JP2005085805A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005085805A
JP2005085805A JP2003312821A JP2003312821A JP2005085805A JP 2005085805 A JP2005085805 A JP 2005085805A JP 2003312821 A JP2003312821 A JP 2003312821A JP 2003312821 A JP2003312821 A JP 2003312821A JP 2005085805 A JP2005085805 A JP 2005085805A
Authority
JP
Japan
Prior art keywords
wiring
magnetoresistive element
magnetic field
wiring structure
tmr element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003312821A
Other languages
Japanese (ja)
Inventor
Tokuji Kimura
徳治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003312821A priority Critical patent/JP2005085805A/en
Publication of JP2005085805A publication Critical patent/JP2005085805A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which is equipped with a magnetoresistive element where data can be written in with a smaller current. <P>SOLUTION: Either line 10 of a word line and a bit line sandwiching a TMR element of MRAM between them is so formed as to make its side closer to the TMR element than its other side wider in line width than the other side, and to be trapezoidal in cross section. By this setup, a uniform magnetic field can be generated by this line more efficiently toward the TMR element than by a conventional line which is rectangular or square in cross section and set equal in current density to the above line, and a writing current can be reduced. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は半導体装置に関し、特に書き込みワード線(デジット線)とビット線の間に磁気抵抗素子が挟まれた構造を有する半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a structure in which a magnetoresistive element is sandwiched between a write word line (digit line) and a bit line.

近年、磁気半導体記憶装置である磁気ランダム・アクセス・メモリ(Magnetic Random Access Memory,MRAM)の研究開発が非常に活発になってきている(例えば特許文献1参照)。MRAMは、不揮発性、低電圧動作、無限回の書き込み/読み出し、高速性、大容量化、耐放射性といった非常に優れたポテンシャルを有しているメモリである。   In recent years, research and development of a magnetic random access memory (MRAM), which is a magnetic semiconductor memory device, has become very active (see, for example, Patent Document 1). The MRAM is a memory having very excellent potential such as non-volatility, low voltage operation, infinite number of writing / reading, high speed, large capacity, and radiation resistance.

図10は従来のMRAMの一構造例を示す図である。ただし、図10では、MRAMに形成されている複数のメモリセルのうち、1メモリセルのみ図示している。
図10に示すMRAM100は、書き込みワード線101、トンネル磁気抵抗(Tunnel Magneto Resistance,TMR)素子102およびビット線103を有するMRAMモジュールが、導電層104および導電プラグ105を介してCMOS(Complementary Metal Oxide Semiconductor)に接続された構造を有している。CMOSには、不純物拡散層106が形成されたシリコン(Si)基板107上に読み出しワード線108が形成されている。このCMOSの不純物拡散層106が導電層104および導電プラグ105を介してMRAMモジュールのビット線103に接続されている。MRAMモジュールのTMR素子102は、ビット線103が書き込みワード線101と交差する位置に形成されていて、非磁性層109が磁性体のピン層110およびフリー層111で挟まれた磁気トンネル接合(Magnetic Tunnel Junction,MTJ)構造を有している。
FIG. 10 shows an example of the structure of a conventional MRAM. However, FIG. 10 shows only one memory cell among the plurality of memory cells formed in the MRAM.
10 includes an MRAM module having a write word line 101, a tunnel magnetoresistance (TMR) element 102, and a bit line 103 via a conductive layer 104 and a conductive plug 105, and a complementary metal oxide semiconductor (CMOS). ). In the CMOS, a read word line 108 is formed on a silicon (Si) substrate 107 on which an impurity diffusion layer 106 is formed. The CMOS impurity diffusion layer 106 is connected to the bit line 103 of the MRAM module through the conductive layer 104 and the conductive plug 105. The TMR element 102 of the MRAM module is formed at a position where the bit line 103 intersects the write word line 101, and a magnetic tunnel junction (Magnetic magnetic field) in which a nonmagnetic layer 109 is sandwiched between a magnetic pinned layer 110 and a free layer 111. Tunnel Junction (MTJ) structure.

図11はTMR素子のスイッチング特性を説明する概念図である。ただし、図11では、図10に示した要素と同一の要素については同一の符号を付している。
上記のようにTMR素子102は磁性体(ピン層110)/非磁性体(非磁性層109)/磁性体(フリー層111)の積層構造からなっており、図11に示すように、磁性体同士のスピンが同じ向きのときには低抵抗、逆向きのときには高抵抗になる。この性質を利用し、抵抗の高低によってデータを1,0で記録し、抵抗の高低によって記録したデータを読み出す。
FIG. 11 is a conceptual diagram illustrating the switching characteristics of the TMR element. However, in FIG. 11, the same elements as those shown in FIG. 10 are denoted by the same reference numerals.
As described above, the TMR element 102 has a laminated structure of magnetic body (pinned layer 110) / nonmagnetic body (nonmagnetic layer 109) / magnetic body (free layer 111). As shown in FIG. When the spins are in the same direction, the resistance is low, and when the spins are in the opposite direction, the resistance is high. Using this property, data is recorded as 1 and 0 according to the level of the resistance, and the data recorded according to the level of the resistance is read out.

図12はTMR素子のスイッチング機構を説明する概念図である。ただし、図12では、図10に示した要素と同一の要素については同一の符号を付している。
TMR素子102は、断面正方形やあるいは断面長方形で形成された書き込みワード線101とビット線103の交差位置に、両配線間に挟まれて形成されている。これらの書き込みワード線101およびビット線103の両配線に電流が流れると、それぞれの配線周囲にその電流の方向に応じた磁場が発生する。この磁場によってTMR素子102の図10,図11に示したフリー層111のスピンが反転し、MRAM100に書き込みが行われる。
特開2002−520767号公報
FIG. 12 is a conceptual diagram illustrating the switching mechanism of the TMR element. However, in FIG. 12, the same elements as those shown in FIG.
The TMR element 102 is formed between the wiring lines at the intersection of the write word line 101 and the bit line 103 formed in a square section or a rectangular section. When a current flows through both the write word line 101 and the bit line 103, a magnetic field corresponding to the direction of the current is generated around each of the lines. By this magnetic field, the spin of the free layer 111 shown in FIGS. 10 and 11 of the TMR element 102 is reversed, and writing to the MRAM 100 is performed.
JP 2002-520767 A

上記のように、MRAMは書き込み時に、ビット線および書き込みワード線にそれぞれ電流を流して磁場を発生させ、TMR素子のフリー層のスピンを反転させなければならない。しかし、このようなMRAMへの書き込みには、通常、数mAという大きな書き込み電流が必要になる。より小さな電流でフリー層のスピンを反転させることのできる磁気半導体記憶装置が望まれている。   As described above, in the MRAM, at the time of writing, current must be passed through the bit line and the writing word line to generate a magnetic field, and the spin of the free layer of the TMR element must be reversed. However, writing to such MRAM usually requires a large writing current of several mA. A magnetic semiconductor memory device that can reverse the spin of the free layer with a smaller current is desired.

本発明はこのような点に鑑みてなされたものであり、より小さな電流で書き込みが行われる磁気抵抗素子を有した半導体装置を提供することを目的とする。   The present invention has been made in view of such a point, and an object thereof is to provide a semiconductor device having a magnetoresistive element in which writing is performed with a smaller current.

本発明では上記問題を解決するために、図1に例示する配線構造を有する半導体装置が提供される。本発明の半導体装置は、磁気抵抗素子が配線間に挟まれた構造を有するメモリセルにおいて、前記磁気抵抗素子を挟む前記配線の少なくとも一方(配線10)は、前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成されていることを特徴とする。   In order to solve the above problem, the present invention provides a semiconductor device having the wiring structure illustrated in FIG. In the semiconductor device according to the present invention, in a memory cell having a structure in which a magnetoresistive element is sandwiched between wirings, at least one of the wirings (wiring 10) sandwiching the magnetoresistive element is on the surface side close to the magnetoresistive element. The line width is formed to be longer than the line width on the surface side far from the magnetoresistive element.

このような半導体装置によれば、TMR素子等の磁気抵抗素子を挟む配線10が、TMR素子に近い面側の線幅が遠い面側の線幅よりも長くなるように形成される。これにより、断面長方形または断面正方形といった従来の配線で電流密度を同じにした場合に比べ、TMR素子側へより高効率で均一な磁場を発生することが可能になる。   According to such a semiconductor device, the wiring 10 sandwiching the magnetoresistive element such as the TMR element is formed so that the line width on the surface side close to the TMR element is longer than the line width on the surface side far away. This makes it possible to generate a more efficient and uniform magnetic field on the TMR element side as compared with the case where the current density is the same in the conventional wiring having a rectangular cross section or a square cross section.

本発明の半導体装置は、磁気抵抗素子を挟む配線からの磁場発生効率を高め、より均一な磁場を発生することが可能であるため、書き込み電流を低減することができる。それにより、磁気半導体記憶装置の低消費電力化が図れ、また、隣のメモリセルへの書き込みを抑制し動作マージンを広げることができるようになる。   The semiconductor device of the present invention can increase the magnetic field generation efficiency from the wiring sandwiching the magnetoresistive element and can generate a more uniform magnetic field, so that the write current can be reduced. Thereby, the power consumption of the magnetic semiconductor memory device can be reduced, and writing to the adjacent memory cell can be suppressed and the operation margin can be widened.

半導体装置のMRAM部の書き込み電流の低減を、磁場発生効率が高く、均一な磁場を発生させるような配線構造により実現した。なお、以下の説明において、配線とは、MRAMの書き込みワード線および/またはビット線をいうものとする。   The reduction of the write current in the MRAM portion of the semiconductor device has been realized by a wiring structure that generates a uniform magnetic field with high magnetic field generation efficiency. In the following description, the wiring refers to a write word line and / or a bit line of the MRAM.

まず第1の配線構造について述べる。
図1はMRAM部の第1の配線構造の断面模式図である。
図1に示すように、第1の配線構造である配線10は、その断面形状が長辺0.15μm、短辺0.05μm、高さ0.1μmの台形であり、ここでは、この配線10の図1中上方(台形の長辺側)にMRAMのTMR素子が形成されるものと仮定する。
First, the first wiring structure will be described.
FIG. 1 is a schematic cross-sectional view of the first wiring structure of the MRAM portion.
As shown in FIG. 1, the wiring 10 that is the first wiring structure has a trapezoidal shape with a cross-sectional shape having a long side of 0.15 μm, a short side of 0.05 μm, and a height of 0.1 μm. It is assumed that an MRAM TMR element is formed on the upper side (the long side of the trapezoid) in FIG.

このような形状の配線10について、3次元電磁界シミュレータを用い、発生する電流磁場の計算を行う。ただし、比較のため、従来の配線構造として次の図2に示すような配線についても電流磁場の計算を行う。   With respect to the wiring 10 having such a shape, a generated current magnetic field is calculated using a three-dimensional electromagnetic field simulator. However, for comparison, the current magnetic field is also calculated for the wiring shown in FIG. 2 as a conventional wiring structure.

図2はMRAM部の従来の配線構造の断面模式図である。
上記第1の配線構造との比較のため、ここでは従来の配線構造として図2に示すような断面正方形の配線40を用いる。3次元電磁界シミュレータを用いた電流磁場の計算に当たり、配線40は、その断面形状が1辺0.1μmの正方形であって、図2中上方にTMR素子が形成されると仮定する。したがって、図1の配線10と図2の配線40とは、その断面積が等しく、また、その形状から、配線10の方が配線40に比べ、TMR素子に近い面側の線幅が長くなっている。すなわち、配線10は、TMR素子に近い面側の線幅が0.15μm、遠い面側の線幅が0.05μmになっており、配線40は、近い面側、遠い面側共に線幅が0.1μmになっている。
FIG. 2 is a schematic cross-sectional view of a conventional wiring structure of the MRAM portion.
For comparison with the first wiring structure, a wiring 40 having a square cross section as shown in FIG. 2 is used here as a conventional wiring structure. In the calculation of the current magnetic field using the three-dimensional electromagnetic field simulator, it is assumed that the wiring 40 is a square having a cross-sectional shape of 0.1 μm per side and a TMR element is formed in the upper part in FIG. Therefore, the wiring 10 in FIG. 1 and the wiring 40 in FIG. 2 have the same cross-sectional area, and the wiring 10 has a longer line width near the TMR element than the wiring 40 due to its shape. ing. That is, the line 10 has a line width near the TMR element of 0.15 μm and a line width of the far side 0.05 μm, and the line 40 has a line width of both the near side and the far side. It is 0.1 μm.

電流磁場の計算においては、配線10,40に流れる電流の大きさは同じにする。また、この計算では、図1および図2に示したように、配線10,40の幅方向をX軸方向、これに直交する方向をY軸方向とし、各配線10,40のTMR素子が形成される側の面上の幅方向中心をX=0μm,Y=0μmとしている。   In the calculation of the current magnetic field, the magnitude of the current flowing through the wirings 10 and 40 is the same. Also, in this calculation, as shown in FIGS. 1 and 2, the width direction of the wirings 10 and 40 is the X-axis direction, and the direction perpendicular to the X-axis direction is the Y-axis direction. The center in the width direction on the surface to be processed is set to X = 0 μm and Y = 0 μm.

図3はY=0.05μmのときの磁場強度のX軸方向距離依存性を示す図である。
この図3において、横軸はX軸方向の距離(μm)を表し、縦軸は磁場強度(Oe/mA)を表している。また、図3において、実線は第1の配線構造についての計算結果を、点線は従来の配線構造についての計算結果をそれぞれ示している。
FIG. 3 is a diagram showing the X-axis direction distance dependency of the magnetic field strength when Y = 0.05 μm.
In FIG. 3, the horizontal axis represents the distance (μm) in the X-axis direction, and the vertical axis represents the magnetic field strength (Oe / mA). In FIG. 3, the solid line shows the calculation result for the first wiring structure, and the dotted line shows the calculation result for the conventional wiring structure.

図3より、第1の配線構造および従来の配線構造は、同じ断面積で同じ大きさの電流を流しているにも関わらず、X=0μmのときには、第1の配線構造の方が従来の配線構造よりも磁場強度が5%〜10%強くなる。そして、X=0.1μm程度までは、第1の配線構造の磁場強度が強いままである。X=0.15μmを超える辺りから磁場強度の大小関係が逆転し、従来の配線構造の方が磁場強度は強くなる。   FIG. 3 shows that the first wiring structure and the conventional wiring structure have the same cross-sectional area and the same current, but the first wiring structure is more conventional when X = 0 μm. The magnetic field strength is 5% to 10% stronger than the wiring structure. The magnetic field strength of the first wiring structure remains strong until X = 0.1 μm. From around X = 0.15 μm, the magnitude relationship of the magnetic field strength is reversed, and the conventional wiring structure has a stronger magnetic field strength.

このように、TMR素子が形成される面側が長辺となる断面台形の配線10によれば、断面正方形の配線40に比べ、TMR素子に対する書き込み効率を高めることができ、また、隣のメモリセルのTMR素子への磁場の影響を小さくすることができるようになる。   As described above, according to the trapezoidal wiring 10 having a long side on the side where the TMR element is formed, the writing efficiency with respect to the TMR element can be increased as compared with the wiring 40 having a square cross section. The influence of the magnetic field on the TMR element can be reduced.

次に第2の配線構造について述べる。
図4はMRAM部の第2の配線構造の断面模式図である。
図4に示すように、第2の配線構造である配線20は、その断面形状を0.15μm×0.05μmの長方形と、0.05μm×0.05μmの正方形を重ねた形状とし、この配線20の図4中上方(長方形側)にTMR素子が形成されるものと仮定する。図4の配線20と上記図2の従来形状の配線40とを比較した場合、両者は同じ断面積であり、また、その形状から、配線20の方が配線40に比べ、TMR素子に近い面側の線幅が長くなっている。すなわち、配線20は、TMR素子に近い面側の線幅が0.15μm、遠い面側の線幅が0.05μmになっている。
Next, the second wiring structure will be described.
FIG. 4 is a schematic cross-sectional view of the second wiring structure of the MRAM portion.
As shown in FIG. 4, the wiring 20 which is the second wiring structure has a cross-sectional shape in which a rectangle of 0.15 μm × 0.05 μm and a square of 0.05 μm × 0.05 μm are overlapped. It is assumed that a TMR element is formed above 20 (rectangular side) in FIG. When the wiring 20 in FIG. 4 and the conventional wiring 40 in FIG. 2 are compared, both have the same cross-sectional area. From the shape, the wiring 20 is closer to the TMR element than the wiring 40. The line width on the side is long. That is, the wiring 20 has a line width on the surface side close to the TMR element of 0.15 μm, and a line width on the surface side far from the TMR element is 0.05 μm.

これらの配線20,40について、3次元電磁界シミュレータを用いて電流磁場の計算を行う。電流磁場の計算においては、配線20,40に流れる電流の大きさは同じにする。また、この計算では、図4に示したように、配線20の幅方向をX軸方向、これに直交する方向をY軸方向とし、配線20のTMR素子側の面上の幅方向中心をX=0μm,Y=0μmとしている。   A current magnetic field is calculated for these wirings 20 and 40 using a three-dimensional electromagnetic field simulator. In the calculation of the current magnetic field, the magnitude of the current flowing through the wirings 20 and 40 is the same. In this calculation, as shown in FIG. 4, the width direction of the wiring 20 is defined as the X-axis direction, and the direction perpendicular thereto is defined as the Y-axis direction. = 0 μm, Y = 0 μm.

図5はY=0.05μmのときの磁場強度のX軸方向距離依存性を示す図である。
この図5において、横軸はX軸方向の距離(μm)を表し、縦軸は磁場強度(Oe/mA)を表している。また、図5において、実線は第2の配線構造についての計算結果を、点線は従来の配線構造についての計算結果をそれぞれ示している。
FIG. 5 is a graph showing the X-axis direction distance dependency of the magnetic field strength when Y = 0.05 μm.
In FIG. 5, the horizontal axis represents the distance (μm) in the X-axis direction, and the vertical axis represents the magnetic field strength (Oe / mA). In FIG. 5, the solid line indicates the calculation result for the second wiring structure, and the dotted line indicates the calculation result for the conventional wiring structure.

図5より、第2の配線構造および従来の配線構造は、同じ断面積で同じ大きさの電流を流しているにも関わらず、X=0μmのときにはほぼ同じ磁場強度であるが、X=0.15μm程度までは第2の配線構造の方が、Xが増加したときの磁場強度の減少が小さい。例えば、X=0.05μmでは、磁場強度は、第2の配線構造の方が10%程度大きくなる。このことから、第2の配線構造は従来の配線構造に比べ、TMR素子に及ぼす磁場としてはより均一であるといえる。X=0.15μmを超える辺りからは磁場強度の大小関係が逆転し、従来の配線構造の方が磁場強度は強くなる。   As shown in FIG. 5, the second wiring structure and the conventional wiring structure have almost the same magnetic field strength when X = 0 μm, although they have the same cross-sectional area and the same current, but X = 0. Up to about 15 μm, the second wiring structure has a smaller decrease in magnetic field strength when X increases. For example, at X = 0.05 μm, the magnetic field strength of the second wiring structure is about 10% larger. From this, it can be said that the second wiring structure is more uniform as the magnetic field exerted on the TMR element than the conventional wiring structure. From around X = 0.15 μm, the magnitude relationship of the magnetic field strength is reversed, and the conventional wiring structure has a stronger magnetic field strength.

このように、長方形と正方形とから成りTMR素子側が長方形になるようにした断面形状の配線20によっても、従来の断面正方形の配線40に比べ、TMR素子に対する書き込み効率を高めることができ、また、隣のメモリセルのTMR素子への磁場の影響を小さくすることができる。   As described above, the wiring 20 having a cross-sectional shape formed of a rectangle and a square so that the TMR element side is rectangular can also improve the writing efficiency for the TMR element as compared with the conventional wiring 40 having a square cross-section. The influence of the magnetic field on the TMR element of the adjacent memory cell can be reduced.

次に第3の配線構造について述べる。
図6はMRAM部の第3の配線構造の断面模式図である。
図6に示す第3の配線構造において、配線30は、図1に示した第1の配線構造の配線10と同じく、その断面形状が長辺0.15μm、短辺0.05μm、高さ0.1μmの台形になるように形成されており、この配線30の図6中上方(台形の長辺側)にTMR素子が形成されるものと仮定する。したがって、配線30は、TMR素子に近い面側の線幅が0.15μm、遠い面側の線幅が0.05μmになっている。
Next, a third wiring structure will be described.
FIG. 6 is a schematic cross-sectional view of the third wiring structure of the MRAM portion.
In the third wiring structure shown in FIG. 6, the wiring 30 has a long side of 0.15 μm, a short side of 0.05 μm, and a height of 0, similar to the wiring 10 of the first wiring structure shown in FIG. It is assumed that a trapezoid of 1 μm is formed, and a TMR element is formed above the wiring 30 in FIG. 6 (the long side of the trapezoid). Accordingly, the wiring 30 has a line width on the surface side close to the TMR element of 0.15 μm, and a line width on the surface side far from the TMR element is 0.05 μm.

さらに、第3の配線構造では、その配線30の周囲に、TMR素子側の面を除き、厚さ0.01μm、比透磁率μ=1000、飽和磁化1Tの磁性体クラッド層31が設けられている。この点で図6に示した第3の配線構造は、図1に示した第1の配線構造と相違している。   Further, in the third wiring structure, a magnetic clad layer 31 having a thickness of 0.01 μm, a relative permeability μ = 1000, and a saturation magnetization of 1T is provided around the wiring 30 except for the surface on the TMR element side. Yes. In this respect, the third wiring structure shown in FIG. 6 is different from the first wiring structure shown in FIG.

このような第3の配線構造についての3次元電磁界シミュレータを用いた電流磁場の計算では、比較のため、次の図7に示すような第4の配線構造についても計算を行っている。   In the calculation of the current magnetic field using the three-dimensional electromagnetic field simulator for such a third wiring structure, the calculation is also performed for the fourth wiring structure as shown in FIG.

図7はMRAM部の第4の配線構造の断面模式図である。
図7に示す第4の配線構造において、配線50は、図2に示した従来の配線構造の配線40と同じく、その断面形状が1辺0.1μmの正方形であり、この配線50の図7中上方にTMR素子が形成されるものと仮定する。したがって、配線50は、TMR素子に近い面側、TMR素子から遠い面側共に線幅が0.1μmになっている。
FIG. 7 is a schematic cross-sectional view of the fourth wiring structure of the MRAM portion.
In the fourth wiring structure shown in FIG. 7, the wiring 50 is a square having a cross-sectional shape of 0.1 μm per side, like the wiring 40 of the conventional wiring structure shown in FIG. It is assumed that a TMR element is formed in the middle upper part. Accordingly, the wiring 50 has a line width of 0.1 μm on both the surface side close to the TMR element and the surface side far from the TMR element.

さらに、第4の配線構造では、その配線50の周囲に、第3の配線構造と同様、TMR素子側の面を除き、厚さ0.01μm、比透磁率μ=1000、飽和磁化1Tの磁性体クラッド層51が設けられている。この点で図7に示した第4の配線構造は、図2に示した従来の配線構造と相違している。   Further, in the fourth wiring structure, as in the third wiring structure, the thickness of 0.01 μm, the relative permeability μ = 1000, and the saturation magnetization 1T are provided around the wiring 50 except for the surface on the TMR element side. A body cladding layer 51 is provided. In this respect, the fourth wiring structure shown in FIG. 7 is different from the conventional wiring structure shown in FIG.

第3,第4の配線構造における配線30,50は、断面積が等しく、上記第1,従来の配線構造の配線10,40の断面積とも等しくなっている。また、配線30,50は、その形状から、配線30の方が配線50に比べ、TMR素子に近い面側の線幅が長くなっている。3次元電磁界シミュレータによって電流磁場を計算する際には、配線30,50に流れる電流の大きさは同じにする。また、図6および図7に示したように、配線30,50の幅方向をX軸方向、これに直交する方向をY軸方向とし、各配線30,50のTMR素子側の面上の幅方向中心をX=0μm,Y=0μmとしている。   The wirings 30 and 50 in the third and fourth wiring structures have the same cross-sectional area, and the cross-sectional areas of the wirings 10 and 40 in the first and conventional wiring structures are also equal. In addition, due to the shape of the wirings 30 and 50, the wiring 30 has a longer line width near the TMR element than the wiring 50. When the current magnetic field is calculated by the three-dimensional electromagnetic field simulator, the magnitudes of the currents flowing through the wirings 30 and 50 are the same. Further, as shown in FIGS. 6 and 7, the width direction of the wirings 30 and 50 is the X-axis direction, and the direction orthogonal to the width direction is the Y-axis direction. The direction center is set to X = 0 μm and Y = 0 μm.

図8はX=0μmのときの磁場強度のY軸方向距離依存性を示す図である。
この図8において、横軸はY軸方向の距離(μm)を表し、縦軸は磁場強度(Oe/mA)を表している。また、図8において、一点鎖線は第3の配線構造についての計算結果を、二点鎖線は第4の配線構造についての計算結果をそれぞれ示している。さらに、図8には、第1,第2の配線構造についての計算結果も併せて図示し、実線は第1の配線構造についての計算結果を、点線は第2の配線構造についての計算結果をそれぞれ示している。
FIG. 8 is a graph showing the dependence of the magnetic field strength on the Y-axis direction distance when X = 0 μm.
In FIG. 8, the horizontal axis represents the distance (μm) in the Y-axis direction, and the vertical axis represents the magnetic field strength (Oe / mA). In FIG. 8, the alternate long and short dash line indicates the calculation result for the third wiring structure, and the alternate long and two short dashes line indicates the calculation result for the fourth wiring structure. FIG. 8 also shows the calculation results for the first and second wiring structures, with the solid line indicating the calculation results for the first wiring structure and the dotted line indicating the calculation results for the second wiring structure. Each is shown.

図8より、磁性体クラッド層31,51がそれぞれ設けられている第3,第4の配線構造では、磁性体クラッド層が設けられていない第1,従来の配線構造に比べ、発生する磁場強度が強くなっている。この傾向は、Y軸方向の距離が小さい、すなわち配線10,30,40,50に近い領域で特に顕著である。さらに、第3,第4の配線構造については、断面台形の配線30に磁性体クラッド層31を設けた第3の配線構造の方が、断面正方形の配線50に磁性体クラッド層51を設けた第4の配線構造に比べ、より高い磁場強度が得られる。   As shown in FIG. 8, the magnetic field strength generated in the third and fourth wiring structures in which the magnetic cladding layers 31 and 51 are provided is larger than that in the first and conventional wiring structures in which the magnetic cladding layer is not provided. Is getting stronger. This tendency is particularly remarkable in the region where the distance in the Y-axis direction is small, that is, in the region close to the wirings 10, 30, 40, and 50. Further, for the third and fourth wiring structures, the third wiring structure in which the magnetic clad layer 31 is provided in the trapezoidal cross section wiring 30 is provided with the magnetic cladding layer 51 in the wiring 50 having a square cross section. Compared to the fourth wiring structure, a higher magnetic field strength can be obtained.

このように、TMR素子側の面を除く配線30,50の周囲に磁性体クラッド層31,51を設けることにより、磁性体クラッド層を設けない場合に比べ、TMR素子側への磁場発生効率を向上させることができる。さらに、配線30のように、その断面形状を台形とし、かつ、TMR素子に近い面側の線幅が長くなるようにすることで、断面正方形の配線50に比べ、より高効率でTMR素子側へ磁場を発生させることができるようになる。   Thus, by providing the magnetic clad layers 31 and 51 around the wirings 30 and 50 excluding the surface on the TMR element side, the magnetic field generation efficiency on the TMR element side can be improved as compared with the case where no magnetic clad layer is provided. Can be improved. Furthermore, like the wiring 30, the cross-sectional shape is trapezoidal, and the line width on the surface side close to the TMR element is increased, so that the TMR element side is more efficient than the wiring 50 having a square cross section. It becomes possible to generate a magnetic field.

図9はY=0.3μmのときの磁場強度のX軸方向距離依存性を示す図である。
この図9において、横軸はX軸方向の距離(μm)を表し、縦軸は磁場強度(Oe/mA)を表している。また、図9において、一点鎖線は第3の配線構造についての計算結果を、二点鎖線は第4の配線構造についての計算結果を、実線は第1の配線構造についての計算結果を、点線は従来の配線構造についての計算結果をそれぞれ示している。
FIG. 9 is a diagram showing the X-axis direction distance dependency of the magnetic field strength when Y = 0.3 μm.
In FIG. 9, the horizontal axis represents the distance (μm) in the X-axis direction, and the vertical axis represents the magnetic field strength (Oe / mA). In FIG. 9, the alternate long and short dash line indicates the calculation result for the third wiring structure, the alternate long and two short dashes line indicates the calculation result for the fourth wiring structure, the solid line indicates the calculation result for the first wiring structure, and the dotted line indicates the calculation result. The calculation results for the conventional wiring structure are shown.

図9より、第1,第3,第4,従来の配線構造における配線10,30,50,40はいずれも同じ断面積で同じ大きさの電流を流すようにしたにも関わらず、X=0μmのときには、第1,従来の配線構造で磁場強度約6Oe/mA、第4の配線構造で磁場強度約15Oe/mAである。そして、第3の配線構造では、X=0μmのときに磁場強度約25Oe/mAであり、第4の配線構造に比べ、発生磁場が60%以上も増加している。磁性体クラッド層が設けられていない第1,従来の配線構造の配線10,40の場合も、断面形状が正方形よりも台形の方が発生磁場は5%程度増大するが、断面台形で磁性体クラッド層31を設けることにより、いっそう配線形状の効果が強められている。   From FIG. 9, although all the wirings 10, 30, 50, and 40 in the first, third, fourth, and conventional wiring structures have the same cross-sectional area and the same magnitude of current, X = At 0 μm, the magnetic field strength is about 6 Oe / mA for the first and conventional wiring structures, and the magnetic field strength is about 15 Oe / mA for the fourth wiring structure. In the third wiring structure, the magnetic field strength is about 25 Oe / mA when X = 0 μm, and the generated magnetic field is increased by 60% or more compared to the fourth wiring structure. In the case of the wirings 10 and 40 having the first and conventional wiring structures in which the magnetic clad layer is not provided, the generated magnetic field is increased by about 5% when the trapezoidal cross-sectional shape is larger than the square cross-sectional shape. By providing the clad layer 31, the effect of the wiring shape is further enhanced.

また、図9より、X=0μmからX=0.3μm程度までは、第4の配線構造に比べ、第3の配線構造の方が磁場強度は強く、それよりもXが大きくなると、逆に第4の配線構造の方が磁場強度は強くなる。MRAMでは、例えば、あるメモリセルの配線とそのメモリセルの隣のメモリセルの配線とは0.3μm程度離れて形成される。したがって、この第3の配線構造によれば、隣り合うメモリセル間のTMR素子の距離を適当に設定することにより、TMR素子への書き込み効率を高めることができるようになり、また、隣のメモリセルのTMR素子への磁場の影響を小さくすることができる。   From FIG. 9, the magnetic field intensity is stronger in the third wiring structure than in the fourth wiring structure from X = 0 μm to X = 0.3 μm, and conversely when X becomes larger than that. The fourth wiring structure has a stronger magnetic field strength. In the MRAM, for example, a wiring of a certain memory cell and a wiring of a memory cell adjacent to the memory cell are formed with a distance of about 0.3 μm. Therefore, according to the third wiring structure, it is possible to increase the writing efficiency to the TMR element by appropriately setting the distance of the TMR element between the adjacent memory cells, and also the adjacent memory cell. The influence of the magnetic field on the TMR element of the cell can be reduced.

なお、上記第2の配線構造における配線20の周囲にTMR素子側の面を除いて磁性体クラッド層を形成しても同様の効果を得ることが可能である。
以上説明したように、MRAMに形成する配線構造として、その断面形状を、TMR素子側に長辺を持つ台形とすることにより、断面形状を同じ断面積で正方形とした場合に比べ、磁場発生効率を高めることができるようになる。配線構造として、その断面形状を、長方形と正方形を重ねた構造とし、長方形側がTMR素子側となるようにしても同様である。これらのような配線構造とすることにより、書き込み電流を低減することができる。また、それによってMRAMの低消費電力化を図れるとともに、隣のメモリセルへの書き込みが抑制され動作マージンが広がるといった効果を奏する。
The same effect can be obtained even if a magnetic clad layer is formed around the wiring 20 in the second wiring structure except for the surface on the TMR element side.
As described above, the wiring structure formed in the MRAM has a cross-sectional shape that is a trapezoid having a long side on the TMR element side, so that the magnetic field generation efficiency is higher than when the cross-sectional shape is a square with the same cross-sectional area. Can be increased. The wiring structure is the same even if the cross-sectional shape is a structure in which a rectangle and a square are overlapped and the rectangle side is the TMR element side. With such a wiring structure, a write current can be reduced. As a result, the power consumption of the MRAM can be reduced, and writing to the adjacent memory cell is suppressed and the operation margin is increased.

さらに、これらのような断面台形の配線の周囲、あるいは長方形と正方形を組み合わせた断面形状の配線の周囲に、TMR素子側の面を除き、磁性体クラッド層を設けた構造とすることにより、よりいっそう磁場発生効率を高めることが可能になる。   Furthermore, by providing a structure in which a magnetic clad layer is provided around the periphery of the trapezoidal cross-section wiring or the cross-section wiring combining the rectangle and the square, except for the surface on the TMR element side, It becomes possible to further increase the magnetic field generation efficiency.

また、断面台形で磁性体クラッド層を設けた配線構造の場合、まずエッチング等で形成した断面台形の溝に対し、例えばスパッタ法によって磁性体クラッド層を形成した後、銅(Cu)やアルミニウム(Al)といった配線金属を堆積する。この場合、断面台形の溝では、その壁面が溝の底に向かって傾斜しているため、断面正方形の溝に磁性体クラッド層を形成するよりも、より均一性良く溝の壁面および底に磁性体クラッド層を形成することができる。   In the case of a wiring structure having a trapezoidal cross section and a magnetic clad layer, first, a magnetic clad layer is formed by sputtering, for example, on a cross section trapezoidal groove formed by etching or the like, and then copper (Cu) or aluminum ( A wiring metal such as Al) is deposited. In this case, since the wall surface of the groove having a trapezoidal cross section is inclined toward the bottom of the groove, the magnetic wall cladding and the bottom of the groove are more uniform than the magnetic clad layer formed on the groove having a square cross section. A body cladding layer can be formed.

なお、以上の説明では、断面台形の配線構造、長方形と正方形を組み合わせた断面形状の配線構造の場合について述べたが、本発明に係るMRAM部の配線断面形状はこれに限定されるものではない。例えば、配線の断面形状は、三角形であっても、その他の多角形であってもよい。本発明では、配線のTMR素子に近い面側の線幅が遠い面側の線幅よりも長くなるように形成され、または、そのような配線の周囲にTMR素子側の面を除いて磁性体クラッド層が設けられていればよい。   In the above description, the case of a wiring structure having a trapezoidal cross section and a wiring structure having a sectional shape combining a rectangle and a square has been described. However, the wiring sectional shape of the MRAM unit according to the present invention is not limited to this. . For example, the cross-sectional shape of the wiring may be a triangle or another polygon. In the present invention, the line width on the surface side close to the TMR element of the wiring is formed so as to be longer than the line width on the surface side far away, or the magnetic body is formed around the wiring except for the surface on the TMR element side. It suffices if a cladding layer is provided.

さらに、以上の説明で述べた配線の線幅は、磁場発生効率の違いを検討するため各配線の断面積が等しくなるように一例として設定したものであり、MRAM部の配線の線幅は、例示した線幅に限定されるものではなく、メモリセル集積度やメモリセル寸法、TMR素子サイズ等に応じて設計される。磁性体クラッド層も同様、上記説明で述べた厚さ、比透磁率、飽和磁化の値は一例であり、必要に応じた設計変更が可能である。   Furthermore, the line width of the wiring described in the above description is set as an example so that the cross-sectional area of each wiring becomes equal in order to study the difference in magnetic field generation efficiency. It is not limited to the illustrated line width, and is designed according to the memory cell integration degree, the memory cell dimension, the TMR element size, and the like. Similarly, the values of the thickness, relative permeability, and saturation magnetization described in the above description are examples for the magnetic clad layer, and the design can be changed as necessary.

また、以上の配線構造は、MRAM部において、書き込みワード線とビット線の両方に形成されていてよく、あるいは書き込みワード線、ビット線のいずれか一方にのみ形成されていてもよい。   The above wiring structure may be formed on both the write word line and the bit line in the MRAM portion, or may be formed only on either the write word line or the bit line.

また、MRAM部の配線形成においては、配線の線幅がTMR素子よりも幅広になるよう、配線を形成することが望ましい。このような線幅で配線を形成することにより、一のメモリセル内の配線から発生する磁場をそのメモリセルのTMR素子に有効に及ぼすことが可能となる。   Further, in forming the wiring of the MRAM portion, it is desirable to form the wiring so that the width of the wiring is wider than that of the TMR element. By forming the wiring with such a line width, the magnetic field generated from the wiring in one memory cell can be effectively applied to the TMR element of the memory cell.

本発明の磁気抵抗素子を含んだ配線構造は、ロジックセルとメモリセルとを混載した半導体装置への適用をはじめ、TMR素子のほか、巨大磁気抵抗(Giant Magneto Resistance,GMR)素子を用いた磁気半導体記憶装置にも適用できる。   The wiring structure including the magnetoresistive element of the present invention is applied to a semiconductor device in which a logic cell and a memory cell are mixedly mounted. In addition to a TMR element, a magnetism using a giant magnetoresistive (GMR) element is used. It can also be applied to a semiconductor memory device.

MRAM部の第1の配線構造の断面模式図である。It is a cross-sectional schematic diagram of the 1st wiring structure of an MRAM part. MRAM部の従来の配線構造の断面模式図である。It is a cross-sectional schematic diagram of the conventional wiring structure of the MRAM part. Y=0.05μmのときの磁場強度のX軸方向距離依存性を示す図である。It is a figure which shows the X-axis direction distance dependence of the magnetic field intensity in case of Y = 0.05 micrometer. MRAM部の第2の配線構造の断面模式図である。It is a cross-sectional schematic diagram of the 2nd wiring structure of an MRAM part. Y=0.05μmのときの磁場強度のX軸方向距離依存性を示す図である。It is a figure which shows the X-axis direction distance dependence of the magnetic field intensity in case of Y = 0.05 micrometer. MRAM部の第3の配線構造の断面模式図である。It is a cross-sectional schematic diagram of the 3rd wiring structure of an MRAM part. MRAM部の第4の配線構造の断面模式図である。It is a cross-sectional schematic diagram of the 4th wiring structure of an MRAM part. X=0μmのときの磁場強度のY軸方向距離依存性を示す図である。It is a figure which shows the Y-axis direction distance dependence of the magnetic field intensity in case of X = 0 micrometer. Y=0.3μmのときの磁場強度のX軸方向距離依存性を示す図である。It is a figure which shows the X-axis direction distance dependence of the magnetic field intensity in case of Y = 0.3 micrometer. MRAMの一構造例を示す図である。It is a figure which shows one structural example of MRAM. TMR素子のスイッチング特性を説明する概念図である。It is a conceptual diagram explaining the switching characteristic of a TMR element. TMR素子のスイッチング機構を説明する概念図である。It is a conceptual diagram explaining the switching mechanism of a TMR element.

符号の説明Explanation of symbols

10,20,30,40,50 配線
31,51 磁性体クラッド層
10, 20, 30, 40, 50 Wiring 31, 51 Magnetic clad layer

Claims (5)

磁気抵抗素子が配線間に挟まれた構造を含む半導体装置において、
前記磁気抵抗素子を挟む前記配線の少なくとも一方は、前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成されていることを特徴とする半導体装置。
In a semiconductor device including a structure in which a magnetoresistive element is sandwiched between wirings,
At least one of the wirings sandwiching the magnetoresistive element is formed such that the line width on the surface side close to the magnetoresistive element is longer than the line width on the surface side far from the magnetoresistive element. Semiconductor device.
前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成された前記配線は、前記磁気抵抗素子に近い面側を除いた周囲に磁性体クラッド層が設けられていることを特徴とする請求項1記載の半導体装置。   The wiring formed so that the line width on the surface side close to the magnetoresistive element is longer than the line width on the surface side far from the magnetoresistive element is magnetic around the surface except for the surface side close to the magnetoresistive element. 2. The semiconductor device according to claim 1, further comprising a body cladding layer. 前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成された前記配線は、断面形状が、前記磁気抵抗素子に近い側が長辺で前記磁気抵抗素子から遠い側が短辺の台形であることを特徴とする請求項1記載の半導体装置。   The wiring formed so that the line width on the surface side close to the magnetoresistive element is longer than the line width on the surface side far from the magnetoresistive element has a cross-sectional shape with a long side on the side close to the magnetoresistive element. 2. The semiconductor device according to claim 1, wherein the side far from the magnetoresistive element is a trapezoid having a short side. 前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成された前記配線は、断面形状が、断面積の異なる長方形または正方形を、前記磁気抵抗素子に近い側の辺が前記磁気抵抗素子から遠い側の辺よりも長くなるよう、前記磁気抵抗素子に向かって重ねた形状であることを特徴とする請求項1記載の半導体装置。   The wiring formed so that the line width on the surface side close to the magnetoresistive element is longer than the line width on the surface side far from the magnetoresistive element has a cross-sectional shape of a rectangle or a square having a different cross-sectional area, 2. The semiconductor device according to claim 1, wherein the semiconductor device has a shape of being overlapped toward the magnetoresistive element so that a side closer to the magnetoresistive element is longer than a side far from the magnetoresistive element. 前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成された前記配線は、前記磁気抵抗素子に近い面側の線幅が、前記磁気抵抗素子よりも幅広に形成されていることを特徴とする請求項1記載の半導体装置。   The wiring formed so that the line width on the surface side close to the magnetoresistive element is longer than the line width on the surface side far from the magnetoresistive element, the line width on the surface side close to the magnetoresistive element is 2. The semiconductor device according to claim 1, wherein the semiconductor device is formed wider than the magnetoresistive element.
JP2003312821A 2003-09-04 2003-09-04 Semiconductor device Pending JP2005085805A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003312821A JP2005085805A (en) 2003-09-04 2003-09-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003312821A JP2005085805A (en) 2003-09-04 2003-09-04 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005085805A true JP2005085805A (en) 2005-03-31

Family

ID=34413968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003312821A Pending JP2005085805A (en) 2003-09-04 2003-09-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005085805A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034466A (en) * 2006-07-26 2008-02-14 Tdk Corp Magnetic storage device
CN111583981A (en) * 2019-02-15 2020-08-25 铠侠股份有限公司 Semiconductor memory device with a plurality of memory cells

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237472A (en) * 1999-06-17 2001-08-31 Matsushita Electric Ind Co Ltd Magnetoresistance effect element, magnetoresistance effect storage element, and method for storing digital signal
WO2002058166A1 (en) * 2001-01-19 2002-07-25 Matsushita Electric Industrial Co., Ltd. Magnetic storage element, production method and driving method therefor, and memory array
US20030156476A1 (en) * 2002-01-16 2003-08-21 Kabushiki Kaisha Toshiba Magnetic memory
JP2004311513A (en) * 2003-04-02 2004-11-04 Mitsubishi Electric Corp Magnetic memory device and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237472A (en) * 1999-06-17 2001-08-31 Matsushita Electric Ind Co Ltd Magnetoresistance effect element, magnetoresistance effect storage element, and method for storing digital signal
WO2002058166A1 (en) * 2001-01-19 2002-07-25 Matsushita Electric Industrial Co., Ltd. Magnetic storage element, production method and driving method therefor, and memory array
US20030156476A1 (en) * 2002-01-16 2003-08-21 Kabushiki Kaisha Toshiba Magnetic memory
JP2004311513A (en) * 2003-04-02 2004-11-04 Mitsubishi Electric Corp Magnetic memory device and its manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034466A (en) * 2006-07-26 2008-02-14 Tdk Corp Magnetic storage device
CN111583981A (en) * 2019-02-15 2020-08-25 铠侠股份有限公司 Semiconductor memory device with a plurality of memory cells
CN111583981B (en) * 2019-02-15 2023-08-22 铠侠股份有限公司 Semiconductor memory device with a memory cell having a memory cell with a memory cell having a memory cell

Similar Documents

Publication Publication Date Title
CN108011038B (en) Spin orbit torque type magnetoresistance effect element and method for manufacturing the same
CN101197345B (en) Mram cell structure and magnetoresistance random access memory structure
JP6642773B2 (en) Spin current magnetization reversal element, spin orbit torque type magnetoresistance effect element, and method of manufacturing spin current magnetization reversal element
KR101154468B1 (en) Solid-state memory device and method for arrangement of solid-state memory cells
US20080030906A1 (en) Magnetoresistive effect element and magnetic memory device
JP2002118239A (en) Optimum write conductor layout for improving performance of mram
KR20130008929A (en) Magnetic memory device having improved margin of thickness in the magnetic layers
JP5370907B2 (en) Magnetoresistive element and magnetic random access memory
JP2010114143A (en) Semiconductor memory device, and method of manufacturing the same
GB2422735A (en) Magnetoresistive tunnelling junction memory with reference layer sandwiched between two antiferromagnetically coupled ferromagnetic free layers
JP2011210830A (en) Magnetic storage element and magnetic storage apparatus
TW200907964A (en) Structure of magnetic memory cell and magnetic memory device
JP2001273759A (en) Magnetic memory cell and magnetic memory device
JP2004179192A (en) Magnetic random access memory
JP2008187048A (en) Magnetoresistive effect element
JP2005101605A (en) Heat assisted change-over array construction for mram (magnetic random access memory)
JP6669270B2 (en) Spin current magnetization reversal element and element assembly
KR100560575B1 (en) Magnetic memory
JP2006148053A (en) Magnetoresistive random access memory for making inverted magnetic field lowered
US6744662B2 (en) Magnetoresistive memory (MRAM)
US6816402B2 (en) Row and column line geometries for improving MRAM write operations
JP2005085805A (en) Semiconductor device
CN107017275B (en) Magnetic memory device
JP2011114108A (en) Spin injection magnetic random access memory
JP2006185961A (en) Magnetic random access memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803