JP2005085794A - Method of forming thin film and method of manufacturing semiconductor device - Google Patents
Method of forming thin film and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2005085794A JP2005085794A JP2003312758A JP2003312758A JP2005085794A JP 2005085794 A JP2005085794 A JP 2005085794A JP 2003312758 A JP2003312758 A JP 2003312758A JP 2003312758 A JP2003312758 A JP 2003312758A JP 2005085794 A JP2005085794 A JP 2005085794A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- boat
- furnace body
- furnace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
Description
本発明は、基板に薄膜を成膜する際のパーティクルの発生を低減した薄膜生成方法に関する。又、この薄膜生成方法を含む半導体装置の製造方法に関する。 The present invention relates to a thin film generation method in which generation of particles when forming a thin film on a substrate is reduced. The present invention also relates to a method for manufacturing a semiconductor device including the thin film generation method.
従来より、ガラス基板や石英基板等の絶縁性基板或いはシリコンウエハ等の基板の表面に、窒化シリコン、酸化シリコンまたはポリシリコン等のシリコン含有化合物または半導体薄膜の成膜を形成する際には、周知の縦型の減圧CVD(Chemical Vapor Deposition)装置が用いられる。 Conventionally, when a silicon-containing compound such as silicon nitride, silicon oxide, or polysilicon or a semiconductor thin film is formed on the surface of an insulating substrate such as a glass substrate or a quartz substrate or a substrate such as a silicon wafer, it is well known. Vertical vacuum CVD (Chemical Vapor Deposition) apparatus is used.
図8に示すフローチャートに従い、縦型減圧CVD装置を用いて基板の表面に成膜処理を施す従来のプロセスに付いて説明する。 A conventional process for forming a film on the surface of a substrate using a vertical reduced pressure CVD apparatus will be described with reference to the flowchart shown in FIG.
先ず、基板を搬送し、減圧CVD装置で一度に処理するために、CVD装置の下方で、CVD装置からの輻射熱の影響を受け難い位置に待機しているボート(BOAT)に基板を搬送してチャージする(ステップS21)。 First, the substrate is transported, and the substrate is transported to a boat (BOAT) that is waiting at a position that is not easily affected by the radiant heat from the CVD device below the CVD device in order to be processed at a time by the low pressure CVD device. Charge (step S21).
次いで、所定枚数の基板をボートにチャージした後、上昇させてCVD装置に挿入し、密閉する(ステップS22)。 Next, after charging a predetermined number of substrates into the boat, they are raised and inserted into the CVD apparatus and sealed (step S22).
そして、ボートがCVD装置にセットされた後、減圧ポンプを作動させて炉内を緩やかに真空引きする(Slow)(ステップS23)。 Then, after the boat is set in the CVD apparatus, the vacuum pump is operated to gently evacuate the furnace (Slow) (step S23).
その後、炉内が設定圧まで低下した後、本格的に真空引きを行って炉内を更に減圧して排気する(Main)(ステップS24)。 After that, after the inside of the furnace is reduced to the set pressure, vacuuming is performed in earnest to further depressurize and exhaust the inside of the furnace (Main) (step S24).
炉内が設定圧力まで低下したら、一旦減圧ポンプの稼働を停止し、炉内圧力を監視して、リークの有無をチェックする(ステップS25)。 When the inside of the furnace is reduced to the set pressure, the operation of the decompression pump is once stopped, and the inside pressure of the furnace is monitored to check for leakage (step S25).
そして、リークが検出されなかった場合、炉内を設定圧に調圧する(ステップS26)。 If no leak is detected, the inside of the furnace is adjusted to a set pressure (step S26).
次いで、炉内に成膜の原料となるガスを供給し、化学反応により基板の表面に薄膜を生成させる(ステップS27)。 Next, a gas as a raw material for film formation is supplied into the furnace, and a thin film is generated on the surface of the substrate by a chemical reaction (step S27).
そして、基板の表面に薄膜を所定に生成させた後、サイクルパージ処理により炉内の反応ガスを掃気する(ステップS28)。 Then, after a predetermined thin film is formed on the surface of the substrate, the reaction gas in the furnace is scavenged by a cycle purge process (step S28).
その後、炉内を大気開放し、炉内を大気圧まで上昇させた後、ボートを下降させて、炉内から取り出す。(ステップS29,S30)。 Thereafter, the inside of the furnace is opened to the atmosphere, the inside of the furnace is raised to atmospheric pressure, and then the boat is lowered and taken out from the furnace. (Steps S29 and S30).
基板を冷却し、所定冷却後、基板をボートから取り出して、次工程へ搬送する(ディスチャージ)(ステップS31,S32)。 The substrate is cooled, and after predetermined cooling, the substrate is taken out of the boat and transferred to the next process (discharge) (steps S31 and S32).
ところで、炉内は、ヒータによって常時加熱されているため、ステップS22において、ボートに積載されている基板を炉内に挿入すると、炉内の高温雰囲気中にさらされた基板は熱膨張し、更に、ステップS23,S24において炉内を真空引きする際に基板に振動が発生する。 By the way, since the inside of the furnace is always heated by the heater, when the substrate loaded on the boat is inserted into the furnace in step S22, the substrate exposed to the high temperature atmosphere in the furnace is thermally expanded. When the inside of the furnace is evacuated in steps S23 and S24, vibration is generated in the substrate.
その結果、図9に示すように、基板1を載置するボート2の爪部2aは、基板1の熱膨張と振動との影響で擦過される。石英製のボートにはデポ膜が堆積されているため、基板1により擦過されると、爪部2aに堆積されているデポ膜が剥離して、パーティクルPが発生する。
As a result, as shown in FIG. 9, the claw portion 2 a of the
このパーティクルPは密閉された炉内で落下し、下方に積載されている基板1の表面等に付着する。
The particles P fall in a sealed furnace and adhere to the surface of the
成膜過程において基板1の表面に付着したパーティクルPが薄膜内に取り込まれてしまうと、後の洗浄工程において基板1を洗浄してもパーティクルPを除去することができなくなる。パーティクルPの付着により直ちに不良となる訳では必ずしも無いが、その後の回路パターンの形成、或いは層間絶縁膜の生成等において、パーティクルPが取り囲まれた薄膜部分が盛り上がるなどして、最終的に製品不良となってしまう可能性がある。
If the particles P adhering to the surface of the
パーティクルPの発生を抑制する技術として、例えば特開平5−112870号公報では、ボートの上部空間に吸着剤を配設し、ボートの上方空間で生成される膜前駆体ラジカルを吸着し、ボート上部の基板に付着するパーティクル数を低減する技術が開示されている。
しかし、特開平5−112870号公報に開示されている技術では、ボート上部でのパーティクルの発生を抑制することはできるが、それよりも下方でデポ膜の剥離により発生するパーティクルの数を低減することはできない。 However, in the technique disclosed in Japanese Patent Application Laid-Open No. 5-112870, the generation of particles at the upper part of the boat can be suppressed, but the number of particles generated by peeling of the deposit film is reduced below that. It is not possible.
更に、炉内の気流の流れが吸着剤の影響で変化しやすくなり、各基板の表面に生成される薄膜分布にばらつきが生じ易くなる。さらに、従来の方法で半導体装置を製造すると、上記パーティクルに起因する欠陥が多く、歩留まりの低下及び信頼性の低下という問題点があった。 Furthermore, the flow of airflow in the furnace is likely to change due to the adsorbent, and the thin film distribution generated on the surface of each substrate tends to vary. Further, when a semiconductor device is manufactured by a conventional method, there are many defects due to the above-mentioned particles, and there is a problem that yield and reliability are lowered.
本発明は、上記事情に鑑み、基板の表面に生成する薄膜にばらつきを与えることなく、成膜過程においてパーティクルの発生を低減することのできる薄膜生成方法及び半導体装置の製造方法を提供することを目的とする。 In view of the above circumstances, the present invention provides a thin film generation method and a semiconductor device manufacturing method capable of reducing the generation of particles in a film formation process without causing variations in the thin film generated on the surface of the substrate. Objective.
上記目的を達成するため本発明は、炉本体内に、複数の基板を配設するボートを挿入し、該基板上に薄膜を生成する薄膜生成方法であって、ボートベースに立設する上記ボートに対して上記基板を載置する工程と、上記ボートベースを上昇させて上記ボートを上記炉本体に挿入すると共に炉本体を密閉する工程と、上記炉本体を密閉した後、該炉本体内を設定時間だけ大気圧状態に保持する工程と、上記設定時間が経過した後、上記炉本体内を真空引きする工程と、上記炉本体内に対して上記基板の表面に薄膜を生成する原料ガスを供給する工程とを備えることを特徴とする。 In order to achieve the above object, the present invention provides a thin film generating method for inserting a boat having a plurality of substrates into a furnace body and generating a thin film on the substrate, wherein the boat is erected on a boat base. A step of placing the substrate on the substrate, a step of raising the boat base and inserting the boat into the furnace body and sealing the furnace body, and after sealing the furnace body, A step of maintaining an atmospheric pressure state for a set time; a step of evacuating the furnace body after the set time has elapsed; and a raw material gas for forming a thin film on the surface of the substrate with respect to the furnace body. And a supplying step.
このような構成では、基板を載置するボートを炉本体に挿入し、密閉した後、直ちに真空引きすることなく、設定時間、大気圧状態に保持することで、先ず基板を熱膨張させるようにしたので、その後の真空引きの際には、基板に熱膨張による移動が発生せず、ボートに堆積されいるデポ膜が剥離し難く、パーティクルの発生を低減することができる。 In such a configuration, after the boat on which the substrate is placed is inserted into the furnace body and sealed, the substrate is first thermally expanded by holding it at atmospheric pressure for a set time without immediately evacuating it. Therefore, in the subsequent evacuation, the substrate does not move due to thermal expansion, and the deposition film deposited on the boat is difficult to peel off, and the generation of particles can be reduced.
又、この場合、上記設定時間を、上記ボートの下部に載置されている上記基板が上記炉本体内に挿入されてから熱膨張が飽和域に達する迄の時間とすることで、全ての基板の熱膨張が飽和域に達した後に真空引きすることができる。 In this case, the set time is defined as the time from when the substrate placed under the boat is inserted into the furnace body until the thermal expansion reaches the saturation region. A vacuum can be drawn after the thermal expansion of reaches the saturation region.
更に、上記真空引きに要する時間を、上記炉本体内を大気圧状態に保持する時間分だけ短縮することで、従来とほぼ同じ時間で成膜処理を行うことができる。 Furthermore, by shortening the time required for the evacuation by the time for maintaining the inside of the furnace body in the atmospheric pressure state, the film forming process can be performed in substantially the same time as the conventional one.
また、本発明の半導体装置の製造方法は、上述した薄膜生成方法を含むことを特徴とする。 In addition, a method for manufacturing a semiconductor device according to the present invention includes the thin film generation method described above.
このような構成により、基板上に薄膜トランジスタ等を製造する場合の歩留まりの向上あるいは信頼性の向上が可能となる。 With such a configuration, it is possible to improve yield or reliability when manufacturing a thin film transistor or the like on a substrate.
本発明によれば、基板の表面に生成する薄膜分布にばらつきを与えることなく、成膜過程においてパーティクルの発生を低減することができる。 According to the present invention, it is possible to reduce the generation of particles in the film forming process without giving variation to the distribution of the thin film generated on the surface of the substrate.
以下、図1〜図7の図面に基づいて本発明の一形態を説明する。図1に縦型減圧CVD装置の概略図を示す。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a schematic view of a vertical vacuum CVD apparatus.
同図に示す縦型減圧CVD装置の炉本体100は、石英製のチューブ101を有している。チューブ101は、アウターチューブ101aとインナーチューブ101bとで構成されている。アウターチューブ101a内は、その外周に配設されたヒータ102で所定の温度(例えば600℃)に保持され、インナーチューブ101b内に設置される基板1に対し、外部から供給される原料ガスによって成膜処理を行う。尚、成膜処理時には炉本体100内が真空引きされる。
The furnace
又、チューブ101の下端の開口103は、基板1の挿入/排出口となっている。チューブ101の下端開口103を開閉するボートベース104には、複数の基板1を載置する石英製のボート2が立設されている。ボート2は四本の柱で形成されており、各柱に、基板1を載置するための爪部2aが所定間隔を開けて複数形成されている。尚、本形態では、ボート2に対して、最大140枚の基板1を載置することが可能であるが、上部と下部とは均一な成膜処理を行うことが困難な領域でありダミー基板を配設しているため、通常は、120枚程度で成膜処理が行われる。
An
又、ボート2はボートベース104の昇降動作により、インナーチューブ101bの内外へ導かれる(ロード/アンロード)。そして、ボートベース104の上昇端において、チューブ101の開口103が密閉される。
Further, the
又、チューブ101には、原料ガス等を供給するガス管106が連通されていると共に、排気口107が開口され、この排気口107の下流側に減圧ポンプ(図示せず)が連通されている。
In addition, a
次に、このような構成の縦型減圧CVD装置を用いて、基板1に対して成膜処理を行う工程について、図6に示すフローチャートに従って説明する。
Next, a process of forming a film on the
図2に示すように、待機状態にあるボートベース104は、ヒータ102からの輻射熱の影響を受け難い位置迄下降されている。
As shown in FIG. 2, the
この状態で、先ず、ステップS1では、基板1を搬送し、縦型減圧CVD装置で一度に処理するために、待機状態にあるボートベース104に立設されているボート2に対し、基板1をチャージする。
In this state, first, in step S1, the
ステップS2では、所定枚数の基板1をボート2にチャージした後、上昇させてチューブ101に挿入し、密閉する。
In step S2, a predetermined number of
ステップS3では、炉本体100内を所定時間、大気圧状態に保持する。保持時間は、基板1の熱膨張が飽和域に達する迄を目標として設定されており、本形態では、おおよそ20分程度である。尚、ボート2はチューブ101に対して比較的緩い速度で挿入されるため、ボート2の上部に載置されている基板1は、下端側に載置されている基板1に比し、熱膨張の開始時期が速くなる。従って、ここで設定する保持時間は、ボートベース104にてチューブ101を密閉した後、ボート2の下端側に載置されている基板1の熱膨張が飽和域に達する時期に対応する値に設定されている。
In step S3, the inside of the furnace
図4に示すように、基板1の膨張率δは温度上昇にほぼ比例しており、従って、図5に示すように、炉本体100内温度がTo℃(例えば600℃)に保たれている場合、基板1が炉内に挿入されてから所定時間toに達すると熱膨張が飽和状態となる。
As shown in FIG. 4, the expansion rate δ of the
従って、本形態では、ボート2に載置されているおおよそ全ての基板1の熱膨張が飽和域に達する迄は、真空引きが開始されないため、基板1が真空引きの影響を受けて振動することがなく、爪部2aに対しては熱膨張のみの移動となるため、爪部2aに堆積されているデポ膜が剥離し難く、パーティクルP(図9参照)の発生を低減することができる。
Therefore, in this embodiment, since the evacuation is not started until the thermal expansion of almost all the
そして、大気圧保持時間が経過した後、ステップS4以下で、従来と同様の制御を行う。尚、ステップS4〜ステップS13は、図8に示すステップS23〜ステップS32に対応している。 Then, after the atmospheric pressure holding time has elapsed, the same control as in the prior art is performed after step S4. Steps S4 to S13 correspond to steps S23 to S32 shown in FIG.
ステップS4以下の処理について簡単に説明する。 The process after step S4 will be briefly described.
ステップS4:減圧ポンプを作動させて炉本体100内を緩やかに真空引きする(Slow)。 Step S4: The vacuum pump is operated to gently evacuate the furnace body 100 (Slow).
ステップS5:炉本体100内が設定圧まで低下した後、本格的に真空引きを行って炉本体100内を更に減圧して排気する(Main)。
Step S5: After the inside of the furnace
炉本体100内を真空引きする際には、基板1の熱膨張は既に飽和域に達しているため、基板1は真空引きによって振動のみが発生する。従って、基板1は、それを載置する爪部2aに対し、堆積されているデポ膜を剥離するような振動を与えることはなく、この工程においても、パーティクルP(図9参照)の発生を低減することができる。
When the inside of the
ステップS6:炉本体100内が設定圧力まで低下したら、一旦減圧ポンプの稼働を停止し、炉本体100内圧力を監視して、リークの有無をチェックする。
Step S6: When the inside of the furnace
ステップS7:リークが検出されなかった場合、炉本体100内を設定圧に調圧する。
Step S7: When no leak is detected, the inside of the
ステップS8:炉本体100内に成膜の原料となるガスを供給し、化学反応により基板1の表面に薄膜を生成する。
Step S8: A gas as a film forming material is supplied into the
ステップS9:基板1の表面に薄膜を生成させた後、サイクルパージ処理により炉本体100内の反応ガスを掃気する。
Step S9: After forming a thin film on the surface of the
ステップS10:その後、炉本体100内を大気開放する。
Step S10: After that, the inside of the
ステップS11:ボート2を下降させて、炉本体100内から取り出す。
Step S11: The
テップS12:ボート2をしばらく放置して、基板1を冷却する。
Step S12: The
ステップS13:所定冷却後、基板1をボート2から取り出して、次工程へ搬送する(ディスチャージ)。
Step S13: After predetermined cooling, the
このように、本形態では、基板1の熱膨張と、真空引きにより発生する振動とを時間的にずらしたので、両者が相乗的に作用して、基板1を載置する爪部2aに堆積されているデポ膜を剥離するような振動は発生せず、パーティクルPの発生を低減することができる。
As described above, in this embodiment, since the thermal expansion of the
その結果、図7にハッチングで示すように、本形態では、白枠で示す従来のものに比し、パーティクル数が大幅に低減し、その分、製品不良率を低減することができる。尚、図7の(a)はボート2の下部、(b)は中程、(c)は上部に載置されているモニタ基板の表面に付着したパーティクル数を計測したものである。
As a result, as shown by hatching in FIG. 7, in the present embodiment, the number of particles is significantly reduced as compared with the conventional one shown by a white frame, and the product defect rate can be reduced correspondingly. 7A shows the number of particles attached to the lower surface of the
ところで、本形態では、ステップS3において、大気保持時間が設定された分、従来の成膜処理工程に比し、処理時間が長時間化するが、その分は、例えばステップS5にて制御されるメインの真空引き時間を短縮することで、或いはこのメインの真空引き時間と、ステップS4で制御されるスローな真空引き時間とを共に短縮することで、調整が可能である。 By the way, in this embodiment, since the atmospheric holding time is set in step S3, the processing time becomes longer as compared with the conventional film forming process, but the amount is controlled in, for example, step S5. Adjustment is possible by shortening the main evacuation time, or by shortening both the main evacuation time and the slow evacuation time controlled in step S4.
又、本形態によれば、CVD装置の構造は何ら改変していないため、成膜処理の際に発生する気流が変化することはなく、各基板1の表面に生成される薄膜分布にばらつきが生じることはない。
In addition, according to the present embodiment, since the structure of the CVD apparatus has not been changed, the airflow generated during the film forming process does not change, and the distribution of the thin film generated on the surface of each
又、電気光学装置のような基板上に複数の薄膜トランジスタ等を有する半導体装置の製造方法に本発明の薄膜生成方法を用いれば、歩留まりの向上と信頼性の向上が実現できる。 Further, if the thin film generation method of the present invention is used in a method for manufacturing a semiconductor device having a plurality of thin film transistors and the like on a substrate such as an electro-optical device, an improvement in yield and an improvement in reliability can be realized.
1 基板、2 ボート、2a 爪部、100 炉本体、101 チューブ、102 ヒータ、103 下端開口、104 ボートベース、P パーティクル
代理人 弁理士 伊 藤 進
1 substrate, 2 boat, 2a claw part, 100 furnace body, 101 tube, 102 heater, 103 lower end opening, 104 boat base, P particle
Agent Patent Attorney Susumu Ito
Claims (4)
ボートベースに立設する上記ボートに対して上記基板を載置する工程と、
上記ボートベースを上昇させて上記ボートを上記炉本体に挿入すると共に炉本体を密閉する工程と、
上記炉本体を密閉した後、該炉本体内を設定時間だけ大気圧状態に保持する工程と、
上記設定時間が経過した後、上記炉本体内を真空引きする工程と、
上記炉本体内に対して上記基板の表面に薄膜を生成する原料ガスを供給する工程と
を備えることを特徴とする薄膜生成方法。 A thin film generation method for inserting a boat in which a plurality of substrates are arranged in a furnace body and generating a thin film on the substrate,
Placing the substrate on the boat standing on the boat base;
Raising the boat base and inserting the boat into the furnace body and sealing the furnace body;
After sealing the furnace body, maintaining the furnace body at atmospheric pressure for a set time;
After the set time has elapsed, evacuating the furnace body; and
And a step of supplying a raw material gas for generating a thin film on the surface of the substrate into the furnace body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003312758A JP2005085794A (en) | 2003-09-04 | 2003-09-04 | Method of forming thin film and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003312758A JP2005085794A (en) | 2003-09-04 | 2003-09-04 | Method of forming thin film and method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005085794A true JP2005085794A (en) | 2005-03-31 |
Family
ID=34413922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003312758A Withdrawn JP2005085794A (en) | 2003-09-04 | 2003-09-04 | Method of forming thin film and method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005085794A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317704A (en) * | 2006-05-23 | 2007-12-06 | Tokyo Electron Ltd | Semiconductor manufacturing apparatus |
-
2003
- 2003-09-04 JP JP2003312758A patent/JP2005085794A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007317704A (en) * | 2006-05-23 | 2007-12-06 | Tokyo Electron Ltd | Semiconductor manufacturing apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6637420B2 (en) | Method and apparatus for precleaning a substrate surface prior to epitaxial growth | |
KR0139793B1 (en) | Method of forming conductive layer including removal of native oxide | |
US8123858B2 (en) | Manufacturing method of semiconductor device and substrate processing apparatus | |
KR101291957B1 (en) | Film formation apparatus, operation method thereof, and memory medium for executing the method | |
TW509963B (en) | Method for manufacturing a semiconductor device and device for manufacturing a semiconductor | |
WO2006049225A1 (en) | Semiconductor device manufacturing method and substrate treating apparatus | |
JPH1116858A (en) | Method of cleaning and processing film forming device | |
JP2011066106A (en) | Method of manufacturing semiconductor device, and substrate processing device | |
JPH113861A (en) | Method and device for manufacturing semiconductor device | |
JP3667038B2 (en) | CVD film forming method | |
US10799896B2 (en) | Substrate processing apparatus, method of coating particle in process gas nozzle and substrate processing method | |
US20030175426A1 (en) | Heat treatment apparatus and method for processing substrates | |
TW201133560A (en) | Method of manufacturing semiconductor device and substrate processing apparatus | |
JP2005085794A (en) | Method of forming thin film and method of manufacturing semiconductor device | |
JP5571157B2 (en) | Semiconductor device manufacturing method, cleaning method, and substrate processing apparatus | |
JP2004288903A (en) | Manufacturing method of semiconductor device | |
JP2649611B2 (en) | Heat treatment method for semiconductor substrate | |
JP2010219561A (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
JP2009016426A (en) | Manufacturing method for semiconductor device, and board processing apparatus | |
JP3070567B2 (en) | Vertical reduced pressure vapor phase growth apparatus and vapor phase growth method using the same | |
JP2003124205A (en) | Semiconductor manufacturing device | |
JP2003183837A (en) | Semiconductor device manufacturing process and substrate treating device | |
JP2007109840A (en) | Steam annealing device and steam annealing method | |
JP2005285819A (en) | Substrate processing apparatus | |
JPH11111698A (en) | Substrate processor and method of processing substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20070403 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A977 | Report on retrieval |
Effective date: 20080626 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A761 | Written withdrawal of application |
Effective date: 20080729 Free format text: JAPANESE INTERMEDIATE CODE: A761 |