JP2005079925A - High output dc amplifier circuit - Google Patents
High output dc amplifier circuit Download PDFInfo
- Publication number
- JP2005079925A JP2005079925A JP2003308069A JP2003308069A JP2005079925A JP 2005079925 A JP2005079925 A JP 2005079925A JP 2003308069 A JP2003308069 A JP 2003308069A JP 2003308069 A JP2003308069 A JP 2003308069A JP 2005079925 A JP2005079925 A JP 2005079925A
- Authority
- JP
- Japan
- Prior art keywords
- output
- push
- pull
- voltage
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、高出力直流増幅回路に関し、特に高電圧の直流出力を得る場合に適用して好適なものである。 The present invention relates to a high-output DC amplifier circuit, and is particularly suitable for application when obtaining a high-voltage DC output.
従来、この種の高出力直流増幅回路として、図5に示すような構成のものが提案されている(非特許文献1参照)。 Conventionally, as this type of high-output DC amplifier circuit, a configuration as shown in FIG. 5 has been proposed (see Non-Patent Document 1).
高出力直流増幅回路1は、アース側入力端子T11及びホット側入力端子T12間に与えられる電圧入力V1を入力抵抗R1を介して入力演算増幅回路2の非反転入力端に受け、その増幅電圧出力V2をNPNトランジスタでなるプッシュ側シフト用トランジスタ3A及びPNPトランジスタでなるプル側シフト用トランジスタ3Bによって構成されたレベルシフト回路4に与える。
The high output DC amplifier circuit 1 receives a voltage input V1 applied between the ground side input terminal T11 and the hot side input terminal T12 at the non-inverting input terminal of the input operational amplifier circuit 2 via the input resistor R1, and outputs the amplified voltage. V2 is applied to a level shift circuit 4 constituted by a push side shift transistor 3A made of an NPN transistor and a pull
トランジスタ3A及び3Bのエミッタ抵抗R4及びR5は互いに接続され、トランジスタ3Aのコレクタは分圧抵抗R6及びR8を介して正側高圧電源+Vccに接続され、抵抗R6及びR8の接続中点がPNPトランジスタでなるプッシュ側ドライブ用トランジスタ5Aのべースに接続される。
The emitter resistors R4 and R5 of the
同様にしてレベルシフト回路4のトランジスタ3Bのコレクタが分圧抵抗R7及びR9を介して負側高圧電源−Vccに接続され、その接続中点がNPNトランジスタでなるプル側ドライブ用トランジスタ5Bのべースに接続される。
Similarly, the collector of the
ドライブ用トランジスタ5A及び5Bは、それぞれバイアス回路6と正及び負側高圧電源+Vcc及び−Vccとの間に接続され、そのコレクタ側の出力端がそれぞれプッシュプル出力段7を構成するプッシュ側及びプル側電界効果トランジスタ8A及び8Bのゲートに接続される。 The drive transistors 5A and 5B are connected between the bias circuit 6 and the positive and negative high-voltage power supplies + Vcc and −Vcc, respectively, and their collector-side output terminals respectively constitute a push-pull output stage 7 and a pull-side output stage 7 The side field effect transistors 8A and 8B are connected to the gates.
互いに直列接続された電界効果トランジスタ8A及び8Bは、それぞれNチャネル及びPチャネル電界効果型トランジスタ(Nチャネル及びPチャネルFETという)で構成され、そのドレイン側の両端が正及び負側高圧電源+Vcc及び−Vcc間に接続されると共に、ソース側の共通接続端がホット側出力端子T22に接続され、これによりアース側出力端子T21との間に出力電圧V3を送出する。 The field effect transistors 8A and 8B connected in series with each other are constituted by N-channel and P-channel field effect transistors (referred to as N-channel and P-channel FET), respectively, and both ends on the drain side are positive and negative high-voltage power supplies + Vcc and The source-side common connection end is connected to the hot-side output terminal T22, thereby sending the output voltage V3 to the ground-side output terminal T21.
ホット側出力端子T22は、フィードバック用抵抗R2(入力抵抗R1に対して、R1:R2=1:100の抵抗比を有する)を介して入力演算増幅回路2の非反転入力端に接続され、これにより、電圧入力V1が変化したとき、この変化に追従して変化する出力電圧V3を得るようになされている。 The hot-side output terminal T22 is connected to the non-inverting input terminal of the input operational amplifier circuit 2 via a feedback resistor R2 (having a resistance ratio of R1: R2 = 1: 100 with respect to the input resistor R1). Thus, when the voltage input V1 changes, an output voltage V3 that changes following this change is obtained.
図5において、入力端子T11及びT12間に‐1〜+1〔V〕の間の電圧入力V1が与えられると、対応する電圧値の増幅電圧出力V2と高圧電源+Vcc及び−Vccとの間の電位差で決まる制御電圧出力がドライブ用トランジスタ5A及び5Bのエミッタ及びコレクタ間にそれぞれ得られ、この制御電圧出力によりプッシュ側及びプル側電界効果トランジスタ8A及び8Bのインピーダンスが制御されることにより、出力端子T21及びT22間に電圧入力V1=‐1〜+1〔V〕に対して抵抗比R2/R1(=100)倍の電圧出力V3=‐100〜+100〔V〕が得られる。 In FIG. 5, when a voltage input V1 between −1 and +1 [V] is applied between the input terminals T11 and T12, the potential difference between the amplified voltage output V2 of the corresponding voltage value and the high voltage power supplies + Vcc and −Vcc. Is obtained between the emitters and collectors of the drive transistors 5A and 5B, and the impedances of the push-side and pull-side field effect transistors 8A and 8B are controlled by this control voltage output, whereby the output terminal T21. And a voltage output V3 = -100 to +100 [V] having a resistance ratio R2 / R1 (= 100) times the voltage input V1 = -1 to +1 [V] between T22 and T22.
因に、電圧入力V1の電位が高くなることにより増幅電圧出力V2の電位が高くなると、ドライブ用トランジスタ5A及び5Bのベース電位がそれぞれ低下及び上昇することによりその制御出力電圧が増加及び減少し、これによりプッシュ側及びプル側電界効果トランジスタ8A及び8Bのインピーダンスがそれぞれ減少及び増加して電圧出力V3の電位が高くなり又は低くなり、その結果電圧出力V3が電圧入力V1の変化に応じて変化する。
以上の構成によれば、‐1〜+1〔V〕程度の低い電圧の電圧入力を処理する入力演算増幅回路2と、‐100〜+100〔V〕程度の高い電圧の電圧出力V3を処理するプッシュプル出力段7との間の処理を、NPN及びPNPトランジスタを用いて構成するようにしたことにより、回路素子数が多い複雑な回路構成が必要になると共に、NPN及びPNPトランジスタとして耐圧が大きいものを得ることが困難なため、電圧出力V3としてもっと高い電圧(例えば数1000〔V〕程度)の高電圧出力を簡易な構成よって得ることができない問題がある。 According to the above configuration, the input operational amplifier circuit 2 that processes a voltage input of a low voltage of about −1 to +1 [V] and the push that processes a voltage output V3 of a high voltage of about −100 to +100 [V]. Since the processing with the pull output stage 7 is configured using NPN and PNP transistors, a complicated circuit configuration with a large number of circuit elements is required, and the NPN and PNP transistors have high breakdown voltage. Therefore, there is a problem that a high voltage output of a higher voltage (for example, about several thousand [V]) cannot be obtained with a simple configuration as the voltage output V3.
本発明は以上の点を考慮してなされたもので、できるだけ簡易な構成によって必要とする高い電圧出力が得られるようにした高出力直流増幅回路を提案しようとするものである。 The present invention has been made in consideration of the above points, and an object of the present invention is to propose a high-output DC amplifier circuit which can obtain a required high voltage output with a simple configuration as much as possible.
かかる課題を解決するため、本発明においては、電圧入力V11を増幅する入力演算増幅回路12と、入力演算増幅回路12の増幅電圧出力V12を発光素子LDに受けて受光素子PARの出力をそれぞれプッシュ側フォトカプラ出力V14及びプル側フォトカプラ出力V15として出力するプッシュ側フォトカプラ13A及びプル側フォトカプラ13Bと、正側高圧電源+Vcc及び負側高圧電源−Vcc間に互いに直列に接続されたプッシュ側電界効果トランジスタ16A及びプル側電界効果トランジスタ16Bを有し、当該接続中点から電圧出力V13を送出すると共に、接続中点を入力演算増幅回路12の入力端にフィードバックするプッシュプル出力段15とを具え、プッシュ側フォトカプラ13A及びプル側フォトカプラ13Bは、受光素子PARとして、互いに直列に接続された複数のフォトダイオードPD1〜PDNを有するフォトダイオードアレイPARによって発光素子LDの発光光を受けるように構成し、プッシュ側フォトカプラ13Aのプッシュ側フォトカプラ出力V14によってプッシュ側電界効果トランジスタ16Aを制御すると共に、プル側フォトカプラ13Bのプル側フォトカプラ出力V15によってプル側電界効果トランジスタ16Bを制御する。
In order to solve such a problem, in the present invention, the input
また、本発明においては、電圧入力V11を増幅する入力演算増幅回路12と、入力演算増幅回路12の増幅電圧出力V12を発光素子LDに受けて受光素子PTの出力をそれぞれプッシュ側フォトカプラ出力V24及びプル側フォトカプラ出力V25として送出するプッシュ側フォトカプラ31A及びプル側フォトカプラ31Bと、正側高圧電源+Vcc及び負側高圧電源−Vcc間に互いに直列に接続されたプッシュ側電界効果トランジスタ16A及びプル側電界効果トランジスタ16Bを有し、当該接続中点から電圧出力V23を送出すると共に、接続中点を入力演算増幅回路12の入力端にフィードバックするプッシュプル出力段15と、第1のフローティング電源36に接続され、プッシュ側フォトカプラ31Aのプッシュ側フォトカプラ出力V24に基づいてプッシュ側制御出力を得る第1の電流増幅型の演算増幅回路35を有し、プッシュ側制御出力によってプッシュ側電界効果トランジスタ16Aを制御するプッシュ側駆動回路32Aと、第2のフローティング電源36に接続され、プル側フォトカプラ31Bのプル側フォトカプラ出力V25に基づいてプル側制御出力を得る第2の電流増幅型の演算増幅回路35を有し、プル側制御出力によってプル側電界効果トランジスタ16Bを制御するプル側駆動回路32Bとを設ける。
Further, in the present invention, the input
本発明によれば、高電圧回路をフォトカプラによって低電圧回路から切り離して高耐圧の電界効果トランジスタによって構成することができるようにしたことにより、一段と簡易な構成によって、十分に高い駆動電圧を有する制御対象を制御できる高出力直流増幅回路を実現し得る。 According to the present invention, the high voltage circuit is separated from the low voltage circuit by a photocoupler and can be configured by a high breakdown voltage field effect transistor, thereby having a sufficiently high driving voltage with a simpler configuration. It is possible to realize a high-output DC amplifier circuit that can control the controlled object.
以下図面について本発明の一実施の形態を詳述する。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
(1)第1の実施の形態
図1において、11は全体として高出力直流増幅回路を示し、アース側入力端子T31及びホット側入力端子T32間に与えられる電圧入力V11を入力抵抗R21を介して入力演算増幅回路12の反転入力端に入力し、その増幅電圧出力V12をプッシュ側フォトカプラ13A及びプル側フォトカプラ13Bに入力する。
(1) First Embodiment In FIG. 1, reference numeral 11 denotes a high output DC amplification circuit as a whole, and a voltage input V11 applied between a ground side input terminal T31 and a hot side input terminal T32 is connected via an input resistor R21. The input
フォトカプラ13A及び13Bは、赤外発光フォトダイオードLDを入力端子P1及びP2に接続すると共に、複数のフォトダイオードPD1、PD2……PDNを直列接続してなるフォトダイオードアレイPARを出力端子P3及びP4間に接続した構成を有する。 The photocouplers 13A and 13B connect the infrared light-emitting photodiode LD to the input terminals P1 and P2, and output a photodiode array PAR formed by connecting a plurality of photodiodes PD1, PD2,... PDN in series to the output terminals P3 and P4. It has the structure connected between.
プッシュ側フォトカプラ13Aの赤外発光ダイオードLDのアノードには、入力端子P1を介して増幅電圧出力V12が与えられると共に、カソードが入力端子P2、負荷抵抗R23を順次介してバイアス回路14の負電源14Aに接続される。 The anode of the infrared light emitting diode LD of the push-side photocoupler 13A is supplied with the amplified voltage output V12 via the input terminal P1, and the cathode is supplied to the negative power source of the bias circuit 14 via the input terminal P2 and the load resistor R23 in this order. 14A.
また、プル側フォトカプラ13Bの赤外発光ダイオードLDのカソードには入力端子P2を介して増幅電圧出力V12が与えられると共に、アノードが入力端子P1、負荷抵抗R24を順次介してバイアス回路14の正電源14Bに接続される。
An amplified voltage output V12 is applied to the cathode of the infrared light emitting diode LD of the pull-side photocoupler 13B through the input terminal P2, and the anode is connected to the positive terminal of the bias circuit 14 through the input terminal P1 and the load resistor R24 sequentially. Connected to
かくしてプッシュ側フォトカプラ13Aの赤外発光ダイオードLDには増幅電圧出力V12及び負電源14A間の電位差に相当する電流が流れることによりこれに対応する光量の赤外光が発光されると共に、プル側フォトカプラ13Bの赤外発光ダイオードLDには増幅電圧出力V12及び正電源14B間の電位差に相当する電流が流れることによりこれに対応する光量の赤外光が発光される。
Thus, a current corresponding to the potential difference between the amplified voltage output V12 and the
プッシュ側及びプル側フォトカプラ13A及び13Bの出力端子P3及びP4のフォトカプラ出力V14及びV15は、それぞれ制御電圧出力としてプッシュプル出力段15を構成するプッシュ側及びプル側電界効果トランジスタ16A及び16Bのゲートとソース抵抗R25及びR26とに接続され、これによりプッシュ側及びプル側電界効果トランジスタ16A及び16Bのインピーダンスをプッシュ側及びプル側フォトダイオードアレイPARがそれぞれ受光した赤外光の光量に相当する値に制御する。
The photocoupler outputs V14 and V15 of the output terminals P3 and P4 of the push-side and pull-side photocouplers 13A and 13B are the control voltage outputs of the push-side and pull-side
この場合プッシュ側電界効果トランジスタ16AはNチャネル電界効果型トランジスタ(すなわちNチャネルFET)で構成されるのに対して、プル側電界効果トランジスタ16BはPチャネル電界効果型トランジスタ(すなわちPチャネルFET)で構成され、これによりプッシュプル出力段15は相補形回路で構成されている。
In this case, the push-side
プッシュプル出力段15はプッシュ側電界効果トランジスタ16A、ソース抵抗R25及びR26、プル側電界効果トランジスタ16Bの直列回路を正側高圧電源+Vcc及び負側高圧電源−Vcc間に接続すると共に、ソース抵抗R25及びR26の接続中点をホット側出力端子T42に接続し、これによりアース側出力端子T41及びホット側出力端子T42間に電圧出力V13を送出する。
The push-pull output stage 15 connects a series circuit of a push-side
ホット側出力端子T42はフィードバック用抵抗R22を介して入力演算増幅回路12の反転入力端に接続され、これによりフィードバック用抵抗R22と入力抵抗R21との抵抗比(この実施の形態の場合R21:R22=1:100=1/100)だけ電圧出力V13を降下させた電圧をフィードバックし、これにより電圧入力V11が変化したとき、これに追従するように電圧出力V13を変更できるようになされている。
The hot-side output terminal T42 is connected to the inverting input terminal of the input
以上の構成において、入力端子T31及びT32に入力された電圧入力V11が低下することにより、入力演算増幅回路12の増幅電圧出力V12の電位が上昇すると、プッシュ側フォトカプラ13Aの入力端子P1及びP2間の電流値が上昇することにより出力端子P3及びP4間の電圧が上昇すると共に、プル側フォトカプラ13Bの入力端子P1及P2間の電流値が減少することにより出力端子P3及びP4間の電圧が降下する。
In the above configuration, when the potential of the amplified voltage output V12 of the input
このとき、プッシュ側及びプル側電界効果トランジスタ16A及び16Bのソース抵抗R25及びR26間の接続中点の電位が上昇することにより、入力端子T31及びT32の電圧入力V11がV11=−1〜+1〔V〕の間で変化すると、これに応じて出力端子T41及びT42の電圧出力V13がV13=−100〜+100〔V〕の間で変化する。
At this time, the potential at the midpoint of connection between the source resistors R25 and R26 of the push-side and pull-side
因に、電圧出力V13は、フィードバック用抵抗R22を介して入力演算増幅回路12の非反転入力端にフィードバックされることにより、電圧入力V11の変化分に対応して変化する値になる。
In this connection, the voltage output V13 is fed back to the non-inverting input terminal of the input
以上の構成によれば、電圧入力V11に対応して変化するような高電圧の電圧出力V13を得ることができるが、かくするにつき入力演算増幅回路12の増幅電圧出力V12をプッシュ側フォトカプラ13A及びプル側フォトカプラ13Bの赤外発光ダイオードLDの光出力を介してフォトダイオードアレイPARに伝達することによって低電圧回路から切り離された高電圧回路を構成する高耐圧のプッシュ側及びプル側電界効果トランジスタ16A及び16Bを制御できるようにしたことにより、低電圧回路から高電圧回路への電圧の伝達を素子数が少ない簡易な回路構成によって実現できる。
According to the above configuration, a high voltage output V13 that changes in response to the voltage input V11 can be obtained. In this way, the amplified voltage output V12 of the input
これに加えて、電圧出力V13によってピエゾ素子17のような容量性負荷を駆動しているときでも、当該容量性負荷への電荷の注入及び引抜きを、プッシュ側電界効果トランジスタ16A及びプル側電界効果トランジスタ16Bを介して正側高圧電源+Vcc及び負側高圧電源−Vccから高速度でなし得、これによりピエゾ素子17の駆動動作を高速化できる。
In addition to this, even when a capacitive load such as the piezo element 17 is driven by the voltage output V13, the push-side
(2)第2の実施の形態
図2は、第2の実施の形態を示すもので、図1と対応部分に同一符号を付して示すように、図1のプッシュプル出力段15は相補形回路で構成したのに対して、図2の場合はNチャネルFETを用いてプル側電界効果トランジスタ16BXを構成し、そのゲート及びソース抵抗R26Xにそれぞれプル側フォトカプラ13Bの出力端子P3及びP4を接続したことを除いて、他は図1と同様に構成されている。
(2) Second Embodiment FIG. 2 shows a second embodiment, and the push-pull output stage 15 of FIG. 1 is complementary as shown in FIG. In the case of FIG. 2, the pull-side field effect transistor 16BX is configured using an N-channel FET in the case of FIG. 2, and the output terminals P3 and P4 of the pull-side photocoupler 13B are connected to the gate and source resistance R26X, respectively. Other than the above, the other configuration is the same as in FIG.
図2の構成によれば、プッシュ側及びプル側電界効果トランジスタ16A及び16BXに対する駆動制御出力をフォトカップリング構成のフォトカプラ13A及び13Bから得ることによってN及びPチャネルFETのいずれであっても駆動制御できるようにしたことにより、プル側電界効果トランジスタ16BXとして、プッシュ側電界効果トランジスタ16Aに対して相補形とせずにこれと同じNチャネルFETを用いて構成しても、プル側フォトカプラ13Bの出力によってプル動作をさせることができ、その結果プッシュプル出力段15の耐圧特性を一段と高めることができる。
According to the configuration shown in FIG. 2, driving control outputs for the push-side and pull-side
因に、一般に、PチャネルFETの耐圧はNチャネルFETの耐圧より低いから、図1の場合のようにプッシュプル出力段15としてNチャネルFET及びPチャネルFETを組み合わせれば、全体としての耐圧はPチャネルFETによって決まることにより耐圧特性をNチャネルFETにまで高めることができない。 In general, the breakdown voltage of the P-channel FET is lower than the breakdown voltage of the N-channel FET. Therefore, when the N-channel FET and the P-channel FET are combined as the push-pull output stage 15 as shown in FIG. The breakdown voltage characteristic cannot be increased to the N-channel FET by being determined by the P-channel FET.
これに対して図2の場合はいずれも耐圧が高いNチャネルFETを組み合わせて用いることができるので、プッシュプル出力段15の耐圧特性をNチャネルFETの耐圧特性にまで高めることができる。 On the other hand, in any of the cases shown in FIG. 2, an N-channel FET having a high breakdown voltage can be used in combination, so that the breakdown voltage characteristic of the push-pull output stage 15 can be increased to the breakdown voltage characteristic of the N-channel FET.
(3)第3の実施の形態
図3は、第3の実施の形態を示すもので、図1との対応部分に同一符号を付して示すように、図1のプッシュ側電界効果トランジスタ16Aと正側高圧電源+Vccとの間にカスケードにNチャネルFETでなる耐圧拡大用の第2のプッシュ側電界効果トランジスタ16AYを接続すると共に、PチャネルFETでなるプル側電界効果トランジスタ16Bと負側高圧電源−Vccとの間にカスケードにPチャネルFETでなる耐圧拡大用の第2のプル側電界効果トランジスタ16BYを接続したと同様の構成を有する。
(3) Third Embodiment FIG. 3 shows a third embodiment. As shown in FIG. 1, parts corresponding to those in FIG. A second push-side field effect transistor 16AY for expanding the breakdown voltage composed of an N-channel FET is connected in cascade between the positive-side high-voltage power supply + Vcc, and a pull-side
第2のプッシュ側電界効果トランジスタ16AYの駆動回路として、プッシュ側電界効果トランジスタ16Aのソース抵抗R25と正側高圧電源+Vccとの間に直列に分圧抵抗R31及びR32を接続し、その接続中点を第2のプッシュ側電界効果トランジスタ16AYのゲートに接続する。
As a drive circuit for the second push-side field effect transistor 16AY, voltage-dividing resistors R31 and R32 are connected in series between the source resistor R25 of the push-side
同様に、第2のプル側電界効果トランジスタ16BYの駆動回路として、図1のプル側電界効果トランジスタ16Bのソース抵抗R26と負側高圧電源−Vccとの間に直列に分圧抵抗R33及びR34を接続し、その接続中点を第2のプル側電界効果トランジスタ16BYのゲートに接続したと同様の構成を有する。
Similarly, as a drive circuit for the second pull-side field effect transistor 16BY, voltage-dividing resistors R33 and R34 are connected in series between the source resistor R26 of the pull-side
以上の構成において、第2の電界効果トランジスタ16AY及び16BYは、電界効果トランジスタ16A及び16Bがオフ状態のときソースに電源が与えられないことによりオフ状態になるのに対して、電界効果トランジスタ16A及び16Bがそれぞれオン動作すると、これを通じてソースに動作電源が与えられることにより第2のプッシュ側電界効果トランジスタ16AY及び16BYがオン動作する。
In the above configuration, the second field effect transistors 16AY and 16BY are turned off because no power is supplied to the sources when the
このとき第2のプッシュ側及びプル側電界効果トランジスタ16AY及び16BYのゲートには、常時分圧電圧が与えられることにより、インピーダンスが一定値になるのに対して、プッシュ側及びプル側電界効果トランジスタ16A及び16Bのインピーダンスはそれぞれプッシュ側及びプル側フォトカプラ13A及び13Bの制御電圧出力V14及びV15によって制御されることにより、電圧出力V13は電圧入力V11に対応する値になる。 At this time, the gates of the second push-side and pull-side field effect transistors 16AY and 16BY are constantly supplied with a divided voltage, so that the impedance becomes a constant value. On the other hand, the push-side and pull-side field effect transistors The impedances of 16A and 16B are controlled by the control voltage outputs V14 and V15 of the push-side and pull-side photocouplers 13A and 13B, respectively, so that the voltage output V13 becomes a value corresponding to the voltage input V11.
図3の構成によれば、4つの電界効果トランジスタ、すなわちプッシュ側電界効果トランジスタ16A及び16AY並びにプル側電界効果トランジスタ16B及び16BYが耐圧電圧を分担することにより、各電界効果トランジスタは入手し易い低耐圧特性のFETであっても、全体として、高い耐圧特性(数1000〔V〕の電圧出力V13を出力できる)をもつプッシュプル出力段15を構成できる。
According to the configuration of FIG. 3, the four field effect transistors, that is, the push-side
(4)第4の実施の形態
図4は第4の実施の形態を示すもので、図1との対応部分に同一符号を付して示すように、ピエゾ素子17として大容量、大電力のものを駆動する場合に適用する。
(4) Fourth Embodiment FIG. 4 shows a fourth embodiment. As shown in FIG. 4, the same reference numerals are given to the corresponding parts to those in FIG. Applies when driving things.
この場合、入力演算増幅回路12の増幅電圧出力V12をプッシュ側フォトカプラ31A及びプル側フォトカプラ31Bの赤外発光ダイオードLDに与える。
In this case, the amplified voltage output V12 of the input
フォトカプラ31A及び31Bは赤外発光ダイオードLDにおいて、入力端子P11及びP12間に与えられる増幅電圧出力V12に相当する光量の赤外光が発光されたとき、これを1つのフォトトランジスタPTにおいて受け、そのフォトカプラ出力V24及びV25をそれぞれ出力端子P13及びP14を介してプッシュ側及びプル側駆動回路32A及び32Bに供給する。
The
プッシュ側及びプル側駆動回路32A及び32Bは、それぞれ、電流増幅型の演算増幅回路35を有し、フローティング電源36の正及び負電源36A及び36Bによって、非反転入力端に与えられる入力電圧V24及びV25に対応するする電圧出力V26及びV27をプッシュプル出力段15のプッシュ側及びプル側電界効果トランジスタ16A及び16Bのゲート及びソース間に供給する。
Each of the push side and pull side drive circuits 32A and 32B has a current amplification type
フォトカプラ31A及び31BのフォトトランジスタPTには、フローティング電源36の正電源36Aから出力端子P13、フォトトランジスタPT、出力端子P14、入力抵抗R27、フローティング電源36の電源中点のループを通じて駆動電流が流れ、この駆動電流が発光ダイオードLDからフォトトランジスタPTに照射される赤外光の光量に応じて制御されることにより入力抵抗R27の両端にフォトカプラ31A及び31Bの出力として演算増幅回路35の非反転入力端への入力電圧V24及びV25が発生する。
A driving current flows from the
プッシュ側駆動回路32Aのフローティング電源36の電源中点は電界効果トラジスタ16Aのソース抵抗R25に接続されると共に演算増幅回路35の出力端が電界効果トランジスタ16Bのゲートに接続され、これにより電源中点と演算増幅回路35の出力端間の電圧出力V26によって電界効果トランジスタ16Aが駆動制御される。
The power supply midpoint of the floating
またプル側駆動回路32Bのフローティング電源36の電源中点は電界効果トランジスタ16Bのゲートに接続されると共に演算増幅回路35の出力端が電界効果トランジスタ16Bのソース抵抗R26に接続され、これにより電源中点と演算増幅回路35の出力端間の電圧出力V27によって電界効果トランジスタ16Bが駆動制御される。
The power supply midpoint of the floating
以上の構成において、電圧入力V11の電位が低下して入力演算増幅回路12の出力端に得られる増幅電圧出力V12の電位が上昇すると、プッシュ側フォトカプラ31Aの発光ダイオードLDの発光光量が増大するのに対して、プル側フォトカプラ31Bの発光ダイオードLDの発光光量が減少する。
In the above configuration, when the potential of the voltage input V11 decreases and the potential of the amplified voltage output V12 obtained at the output terminal of the input
このときプッシュ側駆動回路32Aの電圧入力V24の電位が上昇することにより、演算増幅回路35の出力電圧が大きくなり、その結果プッシュプル出力段15のプッシュ側電界効果トランジスタ16Aのインピーダンスが減少する。
At this time, the potential of the voltage input V24 of the push side drive circuit 32A rises, so that the output voltage of the
これに対してプル側駆動回路32Bの電圧入力V25の電位が降下することにより演算増幅回路35の出力電圧が小さくなり、その結果プッシュプル出力段15のプル側電界効果トランジスタ16Bのインピーダンスが大きくなる。
On the other hand, when the potential of the voltage input V25 of the pull side drive circuit 32B drops, the output voltage of the
かくして電圧入力V11の変化に応じてプッシュプル出力段15のプッシュ側電界効果トランジスタ16Aのインピーダンスが小さくなり、かつプル側電界効果トランジスタ16Bのインピーダンスが大きくなることにより、ピエゾ素子17に供給される電圧出力V13の電位が高くなる。
Thus, as the impedance of the push-side
かくしてピエゾ素子17は入力端子T31及びT32間の電圧入力V11の変化に応じて変化する電圧出力V23によって駆動されるが、プッシュ側及びプル側電界効果トランジスタ16A及び16Bのゲートに対して、プッシュ側及びプル側駆動回路32A及び32Bの電流増幅型の演算増幅回路35から十分大きな電流を供給することができることにより、大容量のピエゾ素子17を駆動するために、これに見合った十分大きなゲート電極を有するFETを電界効果トランジスタ16A及び16Bとして用いた場合にも、電界効果トランジスタ16A及び16Bへの電荷の注入及び抜取りを十分な余裕をもってなし得、これによりピエゾ素子17を十分高速度で入力電圧V11の変化に応動動作させることができる。
Thus, the piezo element 17 is driven by the voltage output V23 which changes in accordance with the change of the voltage input V11 between the input terminals T31 and T32, but the push side and the gate of the pull side
かくするにつき、プッシュ側駆動回路32A及びプル側駆動回路32Bとして、フォトカプラ31A及び31Bによってアース電源から切り離されたフローティング電源36を用いて駆動できることにより、電流増幅型の演算増幅回路35として、特に高耐圧のものを適用しないでも済む(与えられる電圧はせいぜい数ボルトであるから)。
Thus, the push-side drive circuit 32A and the pull-side drive circuit 32B can be driven by using the floating
なお上述の実施の形態においては、高出力直流増幅回路11をピエゾ素子17の駆動制御回路として用いた場合の実施の形態について述べたが、制御対象としてはピエゾ素子に限らず、高電圧直流駆動が必要な素子にも、広く適用できる。 In the above-described embodiment, the embodiment in which the high-output DC amplifier circuit 11 is used as the drive control circuit for the piezoelectric element 17 has been described. However, the control target is not limited to the piezoelectric element, and the high-voltage DC drive is performed. It can be widely applied to devices that require the
本発明はピエゾ素子のように高電圧直流駆動が必要となる素子に対する駆動制御回路として利用できる。 The present invention can be used as a drive control circuit for an element that requires high-voltage direct current drive such as a piezo element.
1、11……高出力直流増幅回路、2、12……入力演算増幅回路、3A、3B……レベルシフト用トランジスタ、4……レベルシフト回路、5A、5B……ドライブ用トランジスタ、6……バイアス回路、7、15……プッシュプル出力段、8A、8B……プッシュ側、プル側電界効果トランジスタ、13A、13B……プッシュ側、プル側フォトカプラ、14……バイアス回路、16A、16B、16BX……プッシュ側、プル側電界効果トランジスタ、16AY、16BY……第2のプッシュ側、プル側電界効果トランジスタ、17……ピエゾ素子、31A、31B……プッシュ側、プル側フォトカプラ、32A、32B……プッシュ側、プル側駆動回路、35……電流増幅型の演算増幅回路、36……フローティング電源。 1, 11... High output DC amplifier circuit, 2, 12... Input operational amplifier circuit, 3A, 3B... Level shift transistor, 4... Level shift circuit, 5A, 5B. Bias circuit, 7, 15... Push-pull output stage, 8A, 8B... Push side, pull side field effect transistor, 13A, 13B... Push side, pull side photocoupler, 14. 16BX: Push side, pull side field effect transistor, 16AY, 16BY: Second push side, pull side field effect transistor, 17: Piezo element, 31A, 31B: Push side, pull side photocoupler, 32A, 32B: Push side, pull side drive circuit, 35: Current amplification type operational amplifier circuit, 36: Floating power supply.
Claims (2)
上記入力演算増幅回路の増幅電圧出力を発光素子に受けて受光素子の出力をそれぞれプッシュ側フォトカプラ出力及びプル側フォトカプラ出力として出力するプッシュ側フォトカプラ及びプル側フォトカプラと、
正側高圧電源及び負側高圧電源間に互いに直列に接続されたプッシュ側電界効果トランジスタ及びプル側電界効果トランジスタを有し、当該接続中点から電圧出力を送出すると共に、上記接続中点を上記入力演算増幅回路の入力端にフィードバックするプッシュプル出力段と
を具え、上記プッシュ側フォトカプラ及び上記プル側フォトカプラは、上記受光素子として互いに直列に接続された複数のフォトダイオードを有するフォトダイオードアレイによって、上記発光素子の発光光を受けるように構成し、
上記プッシュ側フォトカプラの上記プッシュ側フォトカプラ出力によって上記プッシュ側電界効果トランジスタを制御すると共に、上記プル側フォトカプラの上記プル側フォトカプラ出力によって上記プル側電界効果トランジスタを制御する
ことを特徴とする高出力直流増幅回路。 An input operational amplifier circuit for amplifying the voltage input;
A push-side photocoupler and a pull-side photocoupler that receive the amplified voltage output of the input operational amplifier circuit at the light-emitting element and output the output of the light-receiving element as a push-side photocoupler output and a pull-side photocoupler output, respectively;
A push-side field-effect transistor and a pull-side field-effect transistor that are connected in series between the positive-side high-voltage power source and the negative-side high-voltage power source, send voltage output from the connection midpoint, and A push-pull output stage that feeds back to an input terminal of an input operational amplifier circuit, wherein the push-side photocoupler and the pull-side photocoupler have a plurality of photodiodes connected in series as the light receiving elements. And configured to receive the light emitted from the light emitting element,
The push-side field effect transistor is controlled by the push-side photocoupler output of the push-side photocoupler, and the pull-side field-effect transistor is controlled by the pull-side photocoupler output of the pull-side photocoupler. High output DC amplifier circuit.
上記入力演算増幅回路の増幅電圧出力を発光素子に受けて受光素子の出力をそれぞれプッシュ側フォトカプラ出力及びプル側フォトカプラ出力として送出するプッシュ側フォトカプラ及びプル側フォトカプラと、
正側高圧電源及び負側高圧電源間に互いに直列に接続されたプッシュ側電界効果トランジスタ及びプル側電界効果トランジスタを有し、当該接続中点から電圧出力を送出すると共に、上記接続中点を上記入力演算増幅回路の入力端にフィードバックするプッシュプル出力段と
第1のフローティング電源に接続され、上記プッシュ側フォトカプラの上記プッシュ側フォトカプラ出力に基づいてプッシュ側制御出力を得る第1の電流増幅型の演算増幅回路を有し、上記プッシュ側制御出力によって上記プッシュ側電界効果トランジスタを制御するプッシュ側駆動回路と、
第2のフローティング電源に接続され、上記プル側フォトカプラの上記プル側フォトカプラ出力に基づいてプル側制御出力を得る第2の電流増幅型の演算増幅回路を有し、上記プル側制御出力によって上記プル側電界効果トランジスタを制御するプル側駆動回路と
を具えることを特徴とする高出力直流増幅回路。 An input operational amplifier circuit for amplifying the voltage input;
A push-side photocoupler and a pull-side photocoupler that receive the amplified voltage output of the input operational amplifier circuit as a light-emitting element and send the output of the light-receiving element as a push-side photocoupler output and a pull-side photocoupler output, respectively;
A push-side field-effect transistor and a pull-side field-effect transistor that are connected in series between the positive-side high-voltage power source and the negative-side high-voltage power source, send voltage output from the connection midpoint, and A first current amplifier that is connected to a push-pull output stage that feeds back to the input terminal of the input operational amplifier circuit and a first floating power source and obtains a push-side control output based on the push-side photocoupler output of the push-side photocoupler A push-side drive circuit that has a type operational amplifier circuit and controls the push-side field effect transistor by the push-side control output;
A second current amplification type operational amplifier circuit which is connected to a second floating power source and obtains a pull-side control output based on the pull-side photocoupler output of the pull-side photocoupler; And a pull-side drive circuit for controlling the pull-side field effect transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308069A JP2005079925A (en) | 2003-08-29 | 2003-08-29 | High output dc amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308069A JP2005079925A (en) | 2003-08-29 | 2003-08-29 | High output dc amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079925A true JP2005079925A (en) | 2005-03-24 |
Family
ID=34410639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003308069A Pending JP2005079925A (en) | 2003-08-29 | 2003-08-29 | High output dc amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079925A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012074956A (en) * | 2010-09-29 | 2012-04-12 | Audio Technica Corp | Amplifier for electroacoustic transducer |
JP2016532339A (en) * | 2013-09-30 | 2016-10-13 | レイセオン カンパニー | High voltage wide bandwidth amplifier |
JP2019022042A (en) * | 2017-07-14 | 2019-02-07 | 株式会社Sirc | Isolator |
EP4178109A1 (en) | 2021-11-05 | 2023-05-10 | Jeol Ltd. | High voltage amplifier circuit and analyzer apparatus |
-
2003
- 2003-08-29 JP JP2003308069A patent/JP2005079925A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012074956A (en) * | 2010-09-29 | 2012-04-12 | Audio Technica Corp | Amplifier for electroacoustic transducer |
JP2016532339A (en) * | 2013-09-30 | 2016-10-13 | レイセオン カンパニー | High voltage wide bandwidth amplifier |
JP2019022042A (en) * | 2017-07-14 | 2019-02-07 | 株式会社Sirc | Isolator |
EP4178109A1 (en) | 2021-11-05 | 2023-05-10 | Jeol Ltd. | High voltage amplifier circuit and analyzer apparatus |
JP7440475B2 (en) | 2021-11-05 | 2024-02-28 | 日本電子株式会社 | High voltage amplifier circuit and analyzer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010109838A (en) | Level shift circuit | |
JP2007049233A (en) | Constant current circuit | |
JP5309027B2 (en) | Stacked buffer | |
US8907728B2 (en) | High power wideband amplifier and method | |
US11340643B2 (en) | Linear regulator circuit and signal amplifier circuit having fast transient response | |
US8829885B2 (en) | Voltage reference circuit | |
US9246439B2 (en) | Current regulated transimpedance amplifiers | |
KR102359320B1 (en) | High Speed, High Voltage, Amplifier Output Stage Using Linear or Class D Topology | |
JP2005079925A (en) | High output dc amplifier circuit | |
US7560973B2 (en) | Gate driver circuit for power transistor | |
US4827223A (en) | Buffer amplifier | |
US6522175B2 (en) | Current/voltage converter and D/A converter | |
CN111295838B (en) | Differential input stage | |
US10423016B2 (en) | Driver for optical modulator | |
JP2008236515A (en) | High-frequency amplifier | |
US7902906B2 (en) | Driving circuit of driving light-emitting device | |
US6525602B1 (en) | Input stage for a buffer with negative feed-back | |
KR102431919B1 (en) | Amplifier with switchable current bias circuit | |
RU2786630C1 (en) | CLASS AB BUFFER AMPLIFIER ON n-p-n BIPOLAR TRANSISTORS | |
JP4079621B2 (en) | Photocurrent / voltage converter | |
US7190205B2 (en) | Variable resistance circuit | |
JP3371563B2 (en) | Laser diode emission drive circuit | |
US6563379B1 (en) | High voltage operational amplifier | |
US20230288735A1 (en) | Driver circuit | |
JP2005210558A (en) | Optical current/voltage conversion circuit |