JP2005079883A - Filter element, and electronic module - Google Patents

Filter element, and electronic module Download PDF

Info

Publication number
JP2005079883A
JP2005079883A JP2003307569A JP2003307569A JP2005079883A JP 2005079883 A JP2005079883 A JP 2005079883A JP 2003307569 A JP2003307569 A JP 2003307569A JP 2003307569 A JP2003307569 A JP 2003307569A JP 2005079883 A JP2005079883 A JP 2005079883A
Authority
JP
Japan
Prior art keywords
conductor
coil forming
conductors
coil
filter element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003307569A
Other languages
Japanese (ja)
Inventor
Yoshihiro Takeshita
良博 竹下
Michiaki Nishimura
道明 西村
Yuji Maruyama
雄二 丸山
Akira Iwashita
晃 岩下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003307569A priority Critical patent/JP2005079883A/en
Publication of JP2005079883A publication Critical patent/JP2005079883A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Filters And Equalizers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a filter element without requiring classification between an input terminal and an output terminal by making the frequency characteristic of impedance viewed from the input terminal come close to that viewed from the output terminal without deteriorating the characteristic as the filter element, and to provide an electronic module. <P>SOLUTION: Distribution capacitance is generated via each insulation body layer between first coil forming conductors 4b, 4d, 4f and second coil forming conductors 4a, 4c, 4e. By the sum of the capacitance of the first coil forming conductors and the capacitance of the second coil forming conductors, a first capacity is generated. Inductance is generated between a terminal 2a to be the input of a signal line and a terminal 2i to be the output of the signal line, so as to acquire the filter characteristic. Through the use of the structure, electric conductivity of the first coil forming conductors 4b, 4d, 4f and/or the second coil forming conductors 4a, 4c, 4e is made to be 5×10<SP>4</SP>(S/m) to 10<SP>6</SP>(S/m), so that the resistance component of the inductance is increased. Resonance is suppressed, so that the value of impedance viewed from an input side is made to be close to that of impedance viewed from an output side over wide frequencies. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本願発明は、フィルタ素子及び電子モジュールに関し、特にノイズ除去のためなどに使用されるフィルタ素子で、積層された絶縁体層に形成された導体パターンのインダクタンスとキャパシタンスの並列共振及び直列共振を利用して、特定周波数で所定の減衰量が得られるフィルタ素子及びそのフィルタ素子を用いた電子モジュールに関するものである。   The present invention relates to a filter element and an electronic module, and particularly to a filter element used for noise removal and the like, which utilizes parallel resonance and series resonance of inductance and capacitance of a conductor pattern formed in a laminated insulator layer. The present invention relates to a filter element that can obtain a predetermined attenuation at a specific frequency and an electronic module using the filter element.

従来、複数の絶縁体層にコイル断片を形成し、各絶縁体層を積層していくときに、これらのコイル断片をつなぎ合わせて周回コイルを構成し、この周回コイルのインダクタンスと、周回コイルと絶縁体層に形成した導電パターンとの間に形成されるキャパシタンスとを利用することにより、積層型フィルタ素子を実現した例が知られている。
この積層型フィルタ素子として、素子内部回路間の分布定数容量を積極的に活用したものが提案されている(例えば、特許文献1参照)。このフィルタ素子は、素子の中に2重コイルL1、L2を形成し、コイルL1の両端に信号の入力端子と出力端子をそれぞれ設け、コイルL2をグランドに接続し、コイルL1のインダクタンスと、コイルL1、コイルL2間の分布定数容量を用いて、ローパスフィルタとしたものである。
Conventionally, when coil pieces are formed in a plurality of insulator layers and the respective insulator layers are laminated, the coil pieces are connected to form a coil, and the inductance of the coil and the coil There is known an example in which a multilayer filter element is realized by using a capacitance formed between a conductive pattern formed on an insulator layer.
As this multilayer filter element, an element that actively utilizes distributed constant capacitance between element internal circuits has been proposed (for example, see Patent Document 1). In this filter element, double coils L1 and L2 are formed in the element, signal input terminals and output terminals are provided at both ends of the coil L1, the coil L2 is connected to the ground, the inductance of the coil L1, and the coil A low-pass filter is formed by using a distributed constant capacitance between L1 and coil L2.

この構造のローパスフィルタは、各部の容量やインダクタンスを適切に調整することにより、特定周波数(カットオフ周波数)で所定の減衰量が得られる。
特開平04-2108号公報 特開2001-53571号公報
The low-pass filter having this structure can obtain a predetermined attenuation at a specific frequency (cutoff frequency) by appropriately adjusting the capacitance and inductance of each part.
Japanese Unexamined Patent Publication No. 04-2108 JP 2001-53571 A

このフィルタ素子は、配線の構造上、入力側からみたインピーダンスと出力側から見たインピーダンスが異なり、使用する際は入力側と出力側と区別する必要がある。フィルタの入力と出力を逆に使用した場合、フィルタの前又は後に接続されるデバイスとのマッチング条件が変化し、周波数によって減衰特性が劣化することがある。
したがって、従来のフィルタ素子では入力端子と出力端子を識別する必要があるため、方向を表示するためのマーキングが必要である。このため、実装工程、梱包工程などにおいて、マーキングのためのコスト増を招くという問題があった。
This filter element is different in impedance as viewed from the input side and impedance viewed from the output side due to the wiring structure, and when used, it is necessary to distinguish between the input side and the output side. When the input and output of the filter are used in reverse, the matching condition with the device connected before or after the filter changes, and the attenuation characteristic may deteriorate depending on the frequency.
Therefore, since it is necessary to identify the input terminal and the output terminal in the conventional filter element, marking for displaying the direction is necessary. For this reason, there has been a problem that the cost for marking is increased in the mounting process, the packaging process, and the like.

本発明の目的は、フィルタ素子としての特性を損なうことなく、入力端子から見たインピーダンスの周波数特性と出力端子から見たインピーダンスの周波数特性とを近づけることにより、入力端子と出力端子を区別する必要のないフィルタ素子及び電子モジュールを提供することである。  The object of the present invention is to distinguish between the input terminal and the output terminal by bringing the frequency characteristic of the impedance viewed from the input terminal close to the frequency characteristic of the impedance viewed from the output terminal without impairing the characteristics as a filter element. It is providing the filter element and electronic module which do not have.

本発明のフィルタ素子は、複数の絶縁体層に形成されたコイル形成用導体を有し、各絶縁体層を積層した状態で、前記コイル形成用導体同士が電気的に接続され、前記コイル形成用導体の両端が信号ラインの入力及び出力として端面に延出され、前記コイル形成用導体が絶縁体層の容量を介して接地され、前記コイル形成用導体の導電率が5×104[S/m]から106[S/m]までの値をとることを特徴とする。Sはジーメンスであり、Ω(オーム)の逆数である。 The filter element of the present invention has a coil-forming conductor formed on a plurality of insulator layers, and the coil-forming conductors are electrically connected to each other in a state where the respective insulator layers are laminated. Both ends of the conductor for conductor are extended to the end face as input and output of the signal line, the coil-forming conductor is grounded through the capacitance of the insulator layer, and the conductivity of the coil-forming conductor is 5 × 10 4 [S / m] to 10 6 [S / m]. S is Siemens and is the reciprocal of Ω (ohms).

また、本発明のフィルタ素子は、複数の絶縁体層に1層おきに交互に形成された第1のコイル形成用導体および第2のコイル形成用導体と、各絶縁体層を積層した状態で、前記1層おきに形成された第1のコイル形成用導体同士が電気的に接続され、各絶縁体層を積層した状態で、前記1層おきに形成された第2のコイル形成用導体同士が電気的に接続され、前記第1のコイル形成用導体の両端を信号ラインの入力及び出力として端面に延出し、前記第1のコイル形成用導体と第2のコイル形成用導体との間で各絶縁体層を介して分布容量を形成して、その和でもって第1の容量を形成し、前記第2のコイル形成用導体を直接接地又は絶縁体層の第2の容量を介して接地し、前記第1のコイル形成用導体及び/又は第2のコイル形成用導体の導電率が5×104[S/m]から106[S/m]までの値をとることを特徴とする。 The filter element according to the present invention includes a first coil-forming conductor and a second coil-forming conductor that are alternately formed on a plurality of insulator layers, and a laminate of each insulator layer. The first coil-forming conductors formed every other layer are electrically connected to each other, and the second coil-forming conductors formed every other layer in a state where the respective insulator layers are laminated. Are electrically connected, and both ends of the first coil forming conductor are extended to an end face as input and output of a signal line, and between the first coil forming conductor and the second coil forming conductor. A distributed capacitor is formed through each insulator layer, a first capacitor is formed by the sum of the distributed capacitors, and the second coil forming conductor is grounded directly or through the second capacitor of the insulator layer. The first coil-forming conductor and / or the second coil-forming conductor. Wherein the conductivity takes a value from 5 × 10 4 [S / m ] to 10 6 [S / m].

以下、前記「第1のコイル形成用導体」、「第2のコイル形成用導体」を総称して「コイル形成用導体」ということがある。
このようなフィルタ素子では、前記コイル形成用導体によって、信号ラインの入力となる端子及び信号ラインの出力となる端子の間にインダクタンスを形成し、絶縁体層の容量を介して分布容量を形成することによって、フィルタ特性を得ることができる。
Hereinafter, the “first coil forming conductor” and the “second coil forming conductor” may be collectively referred to as “coil forming conductor”.
In such a filter element, the coil-forming conductor forms an inductance between the signal line input terminal and the signal line output terminal, and forms a distributed capacity via the capacity of the insulator layer. Thus, filter characteristics can be obtained.

さらに、コイル形成用導体の導電率が5×104から106[S/m]となるようにすることにより、コイルの抵抗成分が増大する。この結果、共振・反共振が抑制され、入力側からみたインピーダンスと出力側から見たインピーダンスの値を広い周波数にわたって近づけることができる。
本発明のフィルタ素子では、入出力側から見たインピーダンスの値をほぼ等しくできるので、外部回路に接続するための信号ラインの入力となる端子及び信号ラインの出力となる端子を識別する必要がなくなる。したがって、これらの端子を概略同じ形状にすることができ、従来のフィルタ素子のような方向を表示するためのマーキングも不要となり、実装工程、梱包工程などにおける設備負担増とコスト増を避けることができる。
Further, the resistance component of the coil is increased by setting the conductivity of the coil forming conductor to 5 × 10 4 to 10 6 [S / m]. As a result, resonance and anti-resonance are suppressed, and the impedance value seen from the input side and the impedance value seen from the output side can be made close to each other over a wide frequency range.
In the filter element of the present invention, since the impedance values seen from the input / output side can be made substantially equal, it is not necessary to identify the terminals that are input to the signal line for connection to the external circuit and the terminals that are the output of the signal line. . Therefore, these terminals can be formed in substantially the same shape, marking for indicating the direction as in the conventional filter element is unnecessary, and an increase in equipment burden and cost in the mounting process, packing process, etc. can be avoided. it can.

なお、前記コイル形成用導体は、例えばAgを主成分とする導体で構成することができる。
本発明のフィルタ素子は、前記コイル形成用導体が、1つおきの絶縁体層に形成され、これらの間に介在される絶縁体層に、上下層接続用導体が形成された構造を採用することができる。
The coil forming conductor can be made of a conductor containing Ag as a main component, for example.
The filter element of the present invention employs a structure in which the coil forming conductor is formed on every other insulator layer, and the upper and lower layer connecting conductors are formed on the insulator layer interposed therebetween. be able to.

この場合、コイル形成用導体と上下層接続用導体とを絶縁体層中のビア導体で接続することができる。
なお、コイル形成用導体を2種類備える場合は、前記第1のコイル形成用導体同士を、絶縁体層中のビア導体で電気的に接続し、第2のコイル形成用導体同士を、絶縁体層中のビア導体で電気的に接続する構造を採用することができる。
In this case, the coil forming conductor and the upper and lower layer connecting conductors can be connected by via conductors in the insulator layer.
When two types of coil forming conductors are provided, the first coil forming conductors are electrically connected to each other by via conductors in the insulator layer, and the second coil forming conductors are connected to the insulator. A structure in which the via conductors in the layers are electrically connected can be employed.

また、コイル形成用導体を2種類備える場合は、前記第1のコイル形成用導体が形成された絶縁体層、及び第2のコイル形成用導体が形成された絶縁体層に、それぞれ上下層接続用導体が形成された構造を採用することができる。
このように上下層接続用導体を形成する場合は、前記第1のコイル形成用導体と上下層接続用導体とを絶縁体層中のビア導体で接続し、前記第2のコイル形成用導体と上下層接続用導体とを絶縁体層中のビア導体で接続することができる。
When two types of coil forming conductors are provided, upper and lower layers are connected to the insulator layer on which the first coil forming conductor is formed and the insulator layer on which the second coil forming conductor is formed. A structure in which a conductor is formed can be employed.
When forming the upper and lower layer connecting conductors in this way, the first coil forming conductor and the upper and lower layer connecting conductors are connected by via conductors in an insulator layer, and the second coil forming conductor and The upper and lower layer connecting conductors can be connected by via conductors in the insulator layer.

以上のようなビア導体で接続する構造を採用すれば、素子の表面に接続用導体を設ける必要がないので、素子の表面が広く使える。そこで、外部回路と接続するための入出力端子や接続端子の大きさや、互いの間隔を広げることができ、外部端子間の短絡などの不良が減り、フィルタ素子の小型化が容易となる。
本発明の電子モジュールは、前記記載のフィルタ素子を搭載していることを特徴とする。このような電子モジュールは、特性の優れた小型のフィルタを搭載できるため、電子モジュール全体の小型化と特性の向上が図れる。
If the above connection structure using via conductors is adopted, there is no need to provide a connection conductor on the surface of the element, so that the surface of the element can be used widely. Therefore, the size of the input / output terminals and connection terminals for connection to the external circuit and the distance between them can be widened, so that defects such as short circuits between the external terminals are reduced, and the filter element can be easily downsized.
An electronic module according to the present invention includes the above-described filter element. Since such an electronic module can be mounted with a small filter having excellent characteristics, the entire electronic module can be reduced in size and improved in characteristics.

以上のように、本発明においては、入力端子から見たインピーダンスと出力端子から見たインピーダンスとを近づけることができるため、入力端子と出力端子を逆にした場合でも、反射特性の差により外部回路が誤動作するなどの問題がない。したがって広い周波数にわたって急峻な減衰特性を有する、使いやすいフィルタ素子を実現させることができる。   As described above, in the present invention, since the impedance viewed from the input terminal and the impedance viewed from the output terminal can be brought close to each other, even when the input terminal and the output terminal are reversed, the external circuit is caused by the difference in reflection characteristics. There is no problem such as malfunction. Therefore, an easy-to-use filter element having a steep attenuation characteristic over a wide frequency can be realized.

以下、本発明のノイズフィルタを図面に基づいて詳説する。
図1は本発明のフィルタ素子の外観斜視図である。また、図2は同フィルタ素子のX−X線断面図であり、図3は誘電体セラミック層の積層構造を示す分解斜視図となる。
本発明のフィルタ素子は、図1に示すように、複数の誘電体セラミック層で構成されたセラミック積層体1と、その外表面に形成された信号ラインの入力端子2aと、出力端子2iと、GNDラインの端子3とで構成されるチップ部品である。
Hereinafter, the noise filter of the present invention will be described in detail with reference to the drawings.
FIG. 1 is an external perspective view of the filter element of the present invention. 2 is a cross-sectional view of the filter element taken along the line XX, and FIG. 3 is an exploded perspective view showing a laminated structure of dielectric ceramic layers.
As shown in FIG. 1, the filter element of the present invention includes a ceramic laminate 1 composed of a plurality of dielectric ceramic layers, an input terminal 2a of a signal line formed on the outer surface thereof, an output terminal 2i, It is a chip component composed of terminals 3 of the GND line.

セラミック積層体1は、図2に示すように、一番下に位置する誘電体セラミック層1aから一番上に位置する誘電体セラミック層1iまで、9層の積層構造となっている。なお、本発明は、複数層が積層されていればよく、9層に限定されるものではない。
本発明のフィルタ素子には、2つのコイルL1、コイルL2が形成され、それらの間に容量が形成されている。コイルL1を構成するコイル形成用導体を「第1種コイル形成用導体」といい、コイルL2を構成するコイル形成用導体を「第2種コイル形成用導体」という。
As shown in FIG. 2, the ceramic laminated body 1 has a nine-layer laminated structure from the lowermost dielectric ceramic layer 1a to the uppermost dielectric ceramic layer 1i. The present invention is not limited to nine layers as long as a plurality of layers are laminated.
In the filter element of the present invention, two coils L1 and L2 are formed, and a capacitance is formed between them. The coil forming conductor constituting the coil L1 is referred to as a “first type coil forming conductor”, and the coil forming conductor constituting the coil L2 is referred to as a “second type coil forming conductor”.

このフィルタ素子は、第1種コイル形成用導体が配列されている誘電体セラミック層と、第2種コイル形成用導体が配列されている誘電体セラミック層とが交互に積層された構造となる。したがって、第1種コイル形成用導体と、第2種コイル形成用導体とは、誘電体セラミック層に、互いに一層おきに配列される。
フィルタ素子の構造を以下に説明する。図2及び図3を参照して、一番下の誘電体セラミック層1aには、GND導体3aが形成され、このGND導体3aから二方に端子が出て、それらが前記GND端子3に接続している。また、誘電体セラミック層1aには入力端子2aにつながる入力用導体2bが形成されている。
This filter element has a structure in which dielectric ceramic layers in which first-type coil forming conductors are arranged and dielectric ceramic layers in which second-type coil forming conductors are arranged are alternately stacked. Therefore, the first type coil forming conductors and the second type coil forming conductors are arranged in every other layer in the dielectric ceramic layer.
The structure of the filter element will be described below. 2 and 3, a GND conductor 3a is formed on the lowermost dielectric ceramic layer 1a, and terminals are provided in two directions from the GND conductor 3a, which are connected to the GND terminal 3. doing. The dielectric ceramic layer 1a is formed with an input conductor 2b connected to the input terminal 2a.

次の誘電体セラミック層1bには、第2種コイル形成用導体4aが形成され、かつ上下層接続用導体2cが第2種コイル形成用導体4aと分離して形成されている。第2種コイル形成用導体4aは平面図示で略H形をしており、H脚の両下端の間で、信号を概略3/4ターンさせる。これにより、コイルL2のインダクタンスの一部を構成する。上下層接続用導体2cは平面図示で略I形をしており、下の誘電体セラミック層1aの入力用導体2bと、上の誘電体セラミック層1cの第1種コイル形成用導体4bとを接続する。   A second type coil forming conductor 4a is formed on the next dielectric ceramic layer 1b, and an upper and lower layer connecting conductor 2c is formed separately from the second type coil forming conductor 4a. The second-type coil forming conductor 4a is substantially H-shaped in plan view, and makes a signal approximately 3/4 turn between the lower ends of the H legs. This constitutes a part of the inductance of the coil L2. The upper and lower layer connection conductors 2c are substantially I-shaped in plan view, and include an input conductor 2b for the lower dielectric ceramic layer 1a and a first-type coil forming conductor 4b for the upper dielectric ceramic layer 1c. Connecting.

次の誘電体セラミック層1cには、第1種コイル形成用導体4bが形成され、かつ上下層接続用導体2dが第1種コイル形成用導体4bと分離して形成されている。第1種コイル形成用導体4bと上下層接続用導体2dとの位置関係は、下の第2種コイル形成用導体4aと上下層接続用導体2cとの位置関係と逆になっている。第1種コイル形成用導体4bは平面図示で略H形をしており、H脚の両下端の間で、信号を概略3/4ターンさせる。信号は、下の誘電体セラミック層1bの上下層接続用導体2cにより概略1/4ターンされるので、前記第1種コイル形成用導体4bの3/4ターンと併せて、ほぼ1ターン周回することになる(以下同様)。上下層接続用導体2dは平面図示で略I形をしており、下の誘電体セラミック層1bの第2種コイル形成用導体4aと、上の誘電体セラミック層1dの第2種コイル形成用導体4cとを接続する。信号は上下層接続用導体2dにより概略1/4ターンされるので、前記第2種コイル形成用導体4aの3/4ターンと併せて、ほぼ1ターン周回することになる(以下同様)。   In the next dielectric ceramic layer 1c, a first type coil forming conductor 4b is formed, and an upper and lower layer connecting conductor 2d is formed separately from the first type coil forming conductor 4b. The positional relationship between the first type coil forming conductor 4b and the upper and lower layer connecting conductor 2d is opposite to the positional relationship between the lower second type coil forming conductor 4a and the upper and lower layer connecting conductor 2c. The first type coil forming conductor 4b is substantially H-shaped in plan view, and makes a signal approximately 3/4 turn between the lower ends of the H legs. Since the signal is turned approximately ¼ turn by the upper / lower layer connection conductor 2c of the lower dielectric ceramic layer 1b, the signal circulates almost one turn together with the ¾ turn of the first type coil forming conductor 4b. (The same shall apply hereinafter.) The upper and lower layer connecting conductors 2d are substantially I-shaped in plan view, and are used for forming the second type coil forming conductor 4a of the lower dielectric ceramic layer 1b and the second type coil forming of the upper dielectric ceramic layer 1d. The conductor 4c is connected. Since the signal is turned approximately ¼ turn by the upper and lower layer connecting conductor 2d, the signal circulates almost one turn together with the ¾ turn of the second type coil forming conductor 4a (the same applies hereinafter).

次の誘電体セラミック層1dには、第2種コイル形成用導体4cが形成され、かつ上下層接続用導体2eが形成されている。第2種コイル形成用導体4cと上下層接続用導体2eとの位置関係は、下の第1種コイル形成用導体4bと上下層接続用導体2dとの位置関係と逆になっている。したがって、さらに下の第2種コイル形成用導体4aと上下層接続用導体2cとの位置関係と同じ向きになっている。第2種コイル形成用導体4cは平面図示で略H形をしており、H脚の両下端の間で、信号を概略3/4ターンさせる。上下層接続用導体2eは平面図示で略I形をしており、下の誘電体セラミック層1cの第1種コイル形成用導体4bと、上の誘電体セラミック層1eの第1種コイル形成用導体4dとを接続する。   In the next dielectric ceramic layer 1d, a second type coil forming conductor 4c is formed, and an upper and lower layer connecting conductor 2e is formed. The positional relationship between the second type coil forming conductor 4c and the upper and lower layer connecting conductor 2e is opposite to the positional relationship between the lower first type coil forming conductor 4b and the upper and lower layer connecting conductor 2d. Therefore, it is in the same direction as the positional relationship between the second type coil forming conductor 4a and the upper and lower layer connecting conductor 2c. The second type coil forming conductor 4c is substantially H-shaped in plan view, and makes the signal approximately 3/4 turn between the lower ends of the H legs. The upper and lower layer connection conductors 2e are substantially I-shaped in plan view, and are used for forming the first type coil forming conductor 4b of the lower dielectric ceramic layer 1c and the first type coil forming of the upper dielectric ceramic layer 1e. The conductor 4d is connected.

次の誘電体セラミック層1eには、第1種コイル形成用導体4dが形成され、かつ上下層接続用導体2fが形成されている。第1種コイル形成用導体4dと上下層接続用導体2fとの位置関係は、下の第2種コイル形成用導体4cと上下層接続用導体2eとの位置関係と逆になっている。したがって、さらに下の第1種コイル形成用導体4bと上下層接続用導体2dとの位置関係と同じ向きになっている。第1種コイル形成用導体4dは平面図示で略H形をしており、H脚の両下端の間で、信号を概略3/4ターンさせる。上下層接続用導体2fは平面図示で略I形をしており、下の誘電体セラミック層1dの第2種コイル形成用導体4cと、上の誘電体セラミック層1fの第2種コイル形成用導体4eとを接続する。   In the next dielectric ceramic layer 1e, a first type coil forming conductor 4d is formed, and an upper and lower layer connecting conductor 2f is formed. The positional relationship between the first type coil forming conductor 4d and the upper and lower layer connecting conductor 2f is opposite to the positional relationship between the lower second type coil forming conductor 4c and the upper and lower layer connecting conductor 2e. Therefore, it is in the same direction as the positional relationship between the lower first type coil forming conductor 4b and the upper and lower layer connecting conductor 2d. The first-type coil forming conductor 4d is substantially H-shaped in plan view, and makes a signal approximately 3/4 turn between the lower ends of the H legs. The upper and lower layer connection conductors 2f are substantially I-shaped in plan view, and the second type coil forming conductor 4c of the lower dielectric ceramic layer 1d and the second type coil forming of the upper dielectric ceramic layer 1f. The conductor 4e is connected.

次の誘電体セラミック層1fには、第2種コイル形成用導体4eが形成され、かつ上下層接続用導体2gが形成されている。第2種コイル形成用導体4eと上下層接続用導体2gとの位置関係は、下の第1種コイル形成用導体4dと上下層接続用導体2fとの位置関係と逆になっている。したがって、さらに下の第2種コイル形成用導体4cと上下層接続用導体2eとの位置関係と同じ向きになっている。第2種コイル形成用導体4eは平面図示で略H形をしており、H脚の両下端の間で、信号を概略3/4ターンさせる。上下層接続用導体2gは平面図示で略I形をしており、下の誘電体セラミック層1eの第1種コイル形成用導体4dと、上の誘電体セラミック層1gの第1種コイル形成用導体4fとを接続する。   In the next dielectric ceramic layer 1f, a second type coil forming conductor 4e is formed, and an upper and lower layer connecting conductor 2g is formed. The positional relationship between the second type coil forming conductor 4e and the upper and lower layer connecting conductor 2g is opposite to the positional relationship between the lower first type coil forming conductor 4d and the upper and lower layer connecting conductor 2f. Therefore, it is in the same direction as the positional relationship between the lower second type coil forming conductor 4c and the upper and lower layer connecting conductor 2e. The second-type coil forming conductor 4e is substantially H-shaped in plan view, and makes the signal approximately 3/4 turn between the lower ends of the H legs. The upper and lower layer connection conductors 2g are substantially I-shaped in plan view, and the first type coil forming conductor 4d of the lower dielectric ceramic layer 1e and the first type coil forming of the upper dielectric ceramic layer 1g. The conductor 4f is connected.

次の誘電体セラミック層1gには、第1種コイル形成用導体4fが形成され、かつ上下層接続用導体2hが形成されている。第1種コイル形成用導体4fと上下層接続用導体2hとの位置関係は、下の第2種コイル形成用導体4eと上下層接続用導体2gとの位置関係と逆になっている。したがって、さらに下の第1種コイル形成用導体4dと上下層接続用導体2fとの位置関係と同じ向きになっている。第1種コイル形成用導体4fは平面図示で略H形をしており、H脚の両下端の間で、信号を概略3/4ターンさせる。上下層接続用導体2hは平面図示で略I形をしており、下の誘電体セラミック層1fの第2種コイル形成用導体4eと接続されている。   In the next dielectric ceramic layer 1g, a first type coil forming conductor 4f is formed, and an upper and lower layer connecting conductor 2h is formed. The positional relationship between the first type coil forming conductor 4f and the upper and lower layer connecting conductor 2h is opposite to the positional relationship between the lower second type coil forming conductor 4e and the upper and lower layer connecting conductor 2g. Therefore, it is in the same direction as the positional relationship between the lower first type coil forming conductor 4d and the upper and lower layer connecting conductor 2f. The first-type coil forming conductor 4f is substantially H-shaped in plan view, and makes a signal approximately 3/4 turn between the lower ends of the H legs. The upper and lower layer connection conductors 2h are substantially I-shaped in plan view, and are connected to the second type coil forming conductor 4e of the lower dielectric ceramic layer 1f.

一番上の誘電体セラミック層1hには、出力端子2iにつながる出力用導体2iが形成されている。出力用導体2iは、平面図示でフック状をしており、信号を略半周させる。
最後に誘電体セラミック層1hの上に、保護用の誘電体セラミック層1i(図3には示していない)が積層される。
なお、誘電体セラミック層間は、誘電体セラミック層を貫くようにビア導体(図3で模式的に細線で示している)5a〜5gが設けられ、入力用導体2b、上下層接続用導体2c、第1種コイル形成用導体4b、上下層接続用導体2e、第1種コイル形成用導体4d、上下層接続用導体2g、第1種コイル形成用導体4f、出力用導体2iが、これらのビア導体5a〜5gを介して接続される。したがって、入力端子2aと出力端子2iとの間が、これらの第1種コイル形成用導体、ビア導体、上下層接続用導体によって直列に接続されることになる。これらの部材によってコイルL1を構成する。
An output conductor 2i connected to the output terminal 2i is formed on the top dielectric ceramic layer 1h. The output conductor 2i has a hook shape in a plan view, and makes a signal substantially half a circle.
Finally, a protective dielectric ceramic layer 1i (not shown in FIG. 3) is laminated on the dielectric ceramic layer 1h.
Between the dielectric ceramic layers, via conductors (shown schematically by thin lines in FIG. 3) 5a to 5g are provided so as to penetrate the dielectric ceramic layer, and the input conductor 2b, the upper and lower layer connection conductors 2c, The first type coil forming conductor 4b, the upper and lower layer connecting conductor 2e, the first type coil forming conductor 4d, the upper and lower layer connecting conductor 2g, the first type coil forming conductor 4f, and the output conductor 2i are these vias. The conductors 5a to 5g are connected. Therefore, the input terminal 2a and the output terminal 2i are connected in series by the first type coil forming conductor, the via conductor, and the upper and lower layer connecting conductors. The coil L1 is constituted by these members.

さらに、誘電体セラミック層間には、誘電体セラミック層を貫くようにビア導体(図3で模式的に細線で示している)6a〜6eが設けられている。ビア導体6a〜6eによって、第2種コイル形成用導体4a、上下層接続用導体2d、第2種コイル形成用導体4c、上下層接続用導体2f、第2種コイル形成用導体4e、上下層接続用導体2hが直列に接続される。これらの第2種コイル形成用導体、ビア導体、上下層接続用導体は、コイルL2を構成する。   Furthermore, via conductors (schematically shown by thin lines in FIG. 3) 6a to 6e are provided between the dielectric ceramic layers so as to penetrate the dielectric ceramic layer. By the via conductors 6a to 6e, the second type coil forming conductor 4a, the upper and lower layer connecting conductor 2d, the second type coil forming conductor 4c, the upper and lower layer connecting conductor 2f, the second type coil forming conductor 4e, and the upper and lower layers The connecting conductor 2h is connected in series. These second type coil forming conductors, via conductors, and upper and lower layer connecting conductors constitute the coil L2.

本発明で特徴的なことは、第1種コイル形成用導体4b,4d,4f、第2種コイル形成用導体4a,4c,4e、ビア導体5a〜5g、ビア導体6a〜6eがAgなどを主成分とする導体材料によって構成されていることである。導体材料の成分構成は、その導電率が5×104から106[S/m]となるように選ばれている。具体的には、Agが60〜90重量%、Pdが10〜40重量%からなるものである。また、Ag,Ni,Pd,Pt,Ti,Reのうち少なくとも2種を含む合金又はそれらの混合物であってもよい。 What is characteristic of the present invention is that the first type coil forming conductors 4b, 4d and 4f, the second type coil forming conductors 4a, 4c and 4e, the via conductors 5a to 5g, and the via conductors 6a to 6e are made of Ag or the like. That is, it is composed of a conductor material as a main component. The component composition of the conductor material is selected so that its conductivity is 5 × 10 4 to 10 6 [S / m]. Specifically, Ag is 60 to 90% by weight and Pd is 10 to 40% by weight. Further, it may be an alloy containing at least two of Ag, Ni, Pd, Pt, Ti, and Re, or a mixture thereof.

端子電極2a,2iは、Agを主成分とする下地導体及びその表面に形成されたNiメッキや半田メッキなどの層から構成される。
コイルL2は、いずれの端子とも接続されないで浮遊しており、前記入力端子2aと出力端子2iとの間に構成されたコイルL1との間で容量C1を形成し、GND導体3aとの間で容量C2を形成する。容量C1は、第1種コイル形成用導体と第2種コイル形成用導体との間でそれぞれ形成される容量(分布容量という)の和となる。
The terminal electrodes 2a and 2i are composed of a base conductor mainly composed of Ag and a layer such as Ni plating or solder plating formed on the surface thereof.
The coil L2 is floating without being connected to any terminal, forms a capacitance C1 with the coil L1 formed between the input terminal 2a and the output terminal 2i, and between the GND conductor 3a. A capacitor C2 is formed. The capacitance C1 is the sum of the capacitances (distributed capacitances) formed between the first type coil forming conductor and the second type coil forming conductor.

図4は、以上のフィルタ素子の等価回路図である。フィルタ素子は、以上のような構造であるから、9層の積層構造の中に3回半巻きのコイルL1と、3回巻きのコイルL2が形成される。そして、図4に示されるように、コイルL1とコイルL2との間に、分布容量が形成され、その和が容量C1となり、コイルL2と接地との間に容量C2が形成される。このようにして形成された容量C1,C2は、図2のハッチング部分C1,C2にそれぞれ表わされている。ハッチング部分C1は、第1種コイル形成用導体4b,4d,4fと第2種コイル形成用導体4a,4c,4eとの間に形成された分布容量の総和である容量C1を表し、ハッチング部分C2は、第2種コイル形成用導体4aとGND導体3aとの間に形成された容量C2を表している。   FIG. 4 is an equivalent circuit diagram of the above filter element. Since the filter element has the above-described structure, the three-turn and half-turn coil L1 and the three-turn coil L2 are formed in a nine-layer laminated structure. Then, as shown in FIG. 4, a distributed capacitance is formed between the coil L1 and the coil L2, the sum thereof becomes a capacitance C1, and a capacitance C2 is formed between the coil L2 and the ground. The capacitors C1 and C2 formed in this way are represented by hatched portions C1 and C2 in FIG. 2, respectively. The hatched portion C1 represents a capacitance C1 that is a sum of distributed capacitances formed between the first type coil forming conductors 4b, 4d, 4f and the second type coil forming conductors 4a, 4c, 4e, and the hatched portion C2 represents a capacitance C2 formed between the second type coil forming conductor 4a and the GND conductor 3a.

以上の構成により、信号ラインの入力端子2aと、出力端子2iとの間に、前記第1種コイル形成用導体4b,4d,4f等によって形成されたコイルL1が存在し、このコイルL1と、第2種コイル形成用導体4a,4c,4e等によって形成されたコイルL2との間に容量が形成され、さらにコイルL2とGNDラインとの間に容量が形成される。したがって、LCからなるローパスフィルタ素子を構成することができる。このフィルタ素子によってノイズ除去機能などを実現することができる。   With the above configuration, the coil L1 formed by the first type coil forming conductors 4b, 4d, 4f, etc. exists between the input terminal 2a of the signal line and the output terminal 2i. A capacitance is formed between the coil L2 formed by the second type coil forming conductors 4a, 4c, 4e and the like, and a capacitance is further formed between the coil L2 and the GND line. Therefore, a low-pass filter element made of LC can be configured. A noise removal function or the like can be realized by this filter element.

なお、以上のコイルL2は、いずれの端子とも接続されないで浮遊していたが、ビア導体を設けて、第2種コイル形成用導体4aをGND導体3aに接続して。コイルL2を直接接地する構造とすることも可能である。
次に、以上のフィルタ素子の製法を簡単に説明する。
誘電体セラミック層1a〜1iの原料は、アルミナ(Al23),チタン酸バリウム(BaTiO3),二酸化チタン(TiO2)等の誘電体セラミック材料または、これらの誘電体セラミック材料と結晶化ガラスなどの混合物からなる。
The coil L2 is floating without being connected to any terminal, but a via conductor is provided to connect the second type coil forming conductor 4a to the GND conductor 3a. It is also possible to adopt a structure in which the coil L2 is directly grounded.
Next, the manufacturing method of the above filter element is demonstrated easily.
The raw materials for the dielectric ceramic layers 1a to 1i are dielectric ceramic materials such as alumina (Al 2 O 3 ), barium titanate (BaTiO 3 ), titanium dioxide (TiO 2 ), or crystallization with these dielectric ceramic materials. It consists of a mixture such as glass.

第1種コイル形成用導体4b,4d,4f、第2種コイル形成用導体4a,4c,4e、GND導体3a、各接続ビア導体5a〜5g、6a〜6eは、Agなどを主成分とする導電材料によって構成する。
入出力端子2a,2iとGNDラインの端子3は、Agを主成分とする下地導体及びの表面に付着したNiメッキや半田メッキなどの層から構成される。
The first type coil forming conductors 4b, 4d, and 4f, the second type coil forming conductors 4a, 4c, and 4e, the GND conductor 3a, and the connection via conductors 5a to 5g and 6a to 6e are mainly composed of Ag or the like. A conductive material is used.
The input / output terminals 2a and 2i and the terminal 3 of the GND line are composed of a base conductor mainly composed of Ag and a layer such as Ni plating or solder plating attached to the surface thereof.

まず、前記誘電体セラミック材料を主原料とする混合物にバインダー等を混合して、プレス加工によりグリーンシートを作成し、所定位置にビアホールを貫通形成する。
このビアホール付きのグリーンシートに、第1種コイル形成用導体4b,4d,4f、第2種コイル形成用導体4a,4c,4e、GND導体3aを形成するために、Agを主成分とする導体ペーストを所定のパターンに印刷する。さらにビアホールには、前記導体ペーストを埋め込む。そして、各グリーンシートを所定の順番で積層し、プレスを行い一体化した後に、個々の形状にカットする。
First, a binder or the like is mixed with a mixture containing the dielectric ceramic material as a main raw material, a green sheet is formed by press working, and a via hole is formed through a predetermined position.
In order to form the first type coil forming conductors 4b, 4d, 4f, the second type coil forming conductors 4a, 4c, 4e, and the GND conductor 3a on the green sheet with via holes, a conductor mainly composed of Ag. The paste is printed in a predetermined pattern. Further, the conductor paste is embedded in the via hole. And each green sheet is laminated | stacked in a predetermined order, and after pressing and integrating, it cuts into each shape.

それを900℃前後で焼成することで、図1に示したような直方体形状のセラミック積層体1を作成する。さらにAgを主成分とする導体ペーストを用いて、印刷方式又はDIP方式により、入出力端子2a,2iとGND端子3を、セラミック積層体1の表面に形成する。これらの入出力端子2a,2iとGND端子3を焼き付け処理し、Ni、半田メッキを施すことにより、フィルタ素子チップが作製される。   By firing it at around 900 ° C., a rectangular parallelepiped ceramic laminate 1 as shown in FIG. 1 is produced. Furthermore, the input / output terminals 2a and 2i and the GND terminal 3 are formed on the surface of the ceramic laminate 1 by a printing method or a DIP method using a conductive paste mainly composed of Ag. The input / output terminals 2a and 2i and the GND terminal 3 are baked and subjected to Ni and solder plating, whereby a filter element chip is manufactured.

以上に説明したフィルタ素子は、各絶縁体層を積層した状態で、1層おきに形成された第1種コイル形成用導体4b,4d,4fが、中間の層に形成された上下層接続用導体2e,2gを介して接続され、1層おきに形成された第2種コイル形成用導体4a,4c,4eが、中間の層に形成された上下層接続用導体2d,2fを介して接続されていた。
しかし、上下層接続用導体を省略して、1層おきに形成された第1種コイル形成用導体4b,4d,4fを直接、ビア導体によって接続し、1層おきに形成された第2種コイル形成用導体4a,4c,4eを直接、ビア導体によって接続することもできる。
In the filter element described above, the first-type coil forming conductors 4b, 4d, and 4f formed every other layer in a state where the respective insulator layers are stacked are for upper and lower layer connection formed in an intermediate layer. The second-type coil forming conductors 4a, 4c, 4e connected via the conductors 2e, 2g are connected via the upper and lower layer connecting conductors 2d, 2f formed in the middle layer. It had been.
However, the upper and lower layer connection conductors are omitted, and the first type coil forming conductors 4b, 4d, 4f formed every other layer are directly connected by via conductors, and the second type formed every other layer. The coil forming conductors 4a, 4c, and 4e can be directly connected by via conductors.

図5は、このようなコイル形成用導体をビア導体によって直接接続した誘電体セラミック層の積層構造を示す分解斜視図である。図3に示したものと同一の部材には同一の符号を付し、重複説明は省略するが、図3と相違するところは、入力用導体2bと第1種コイル形成用導体4bを接続するビア導体7aが設けられ、第1種コイル形成用導体4bと4dとを接続するビア導体7bが設けられ、第1種コイル形成用導体4dと4fとを接続するビア導体7cが設けられていることと、第2種コイル形成用導体4aと4cとを接続するビア導体8aが設けられ、第2種コイル形成用導体4cと4eとを接続するビア導体8bが設けられていることである。   FIG. 5 is an exploded perspective view showing a laminated structure of dielectric ceramic layers in which such coil forming conductors are directly connected by via conductors. The same members as those shown in FIG. 3 are denoted by the same reference numerals, and repeated description is omitted. However, the difference from FIG. 3 is that the input conductor 2b and the first type coil forming conductor 4b are connected. A via conductor 7a is provided, a via conductor 7b that connects the first type coil forming conductors 4b and 4d is provided, and a via conductor 7c that connects the first type coil forming conductors 4d and 4f is provided. That is, a via conductor 8a that connects the second type coil forming conductors 4a and 4c is provided, and a via conductor 8b that connects the second type coil forming conductors 4c and 4e is provided.

これらのビア導体7a〜7c,8a,8bは、二層に重なった誘電体セラミック層を貫通した状態でコイル形成用導体を接続しなければならない。たとえば入力用導体2bと第1種コイル形成用導体4bを接続するビア導体7aは、誘電体セラミック層1b,1cをまたがることになる。このため、フィルタ素子の製造にあたっては、2枚のグリーンシートが重なった状態で、これらのグリーンシートの同一位置になるようにビアホールをそれぞれ形成し、導体ペーストを上下のビアホールにまたがって埋め込む必要がある。   These via conductors 7a to 7c, 8a, and 8b must be connected to the coil forming conductor in a state of penetrating through the dielectric ceramic layer that overlaps the two layers. For example, the via conductor 7a connecting the input conductor 2b and the first type coil forming conductor 4b straddles the dielectric ceramic layers 1b and 1c. For this reason, when manufacturing the filter element, it is necessary to form via holes so that the two green sheets are overlapped with each other so that the green sheets are located at the same position, and to embed the conductor paste across the upper and lower via holes. is there.

また、1層おきに交互に形成されたコイル形成用導体において、ビア導体に接続されるH脚の両下端の接続点は、平面視して同じ位置になると、ビア導体を斜めに形成しない限り、周回コイルを構成することができなくなる。ビア導体を斜めに形成することは困難であるので、図5の実施形態では、コイル形成用導体の接続点の位置E1,E2,E3を少しずつずらしている。これによって、ビア導体を垂直に形成しながら、かつ、周回コイルを構成することができる。   In addition, in the coil forming conductors alternately formed every other layer, when the connection points of both lower ends of the H legs connected to the via conductor are in the same position in plan view, unless the via conductor is formed obliquely This makes it impossible to form a circular coil. Since it is difficult to form the via conductors at an angle, the positions E1, E2, and E3 of the connection points of the coil forming conductors are shifted little by little in the embodiment of FIG. Accordingly, it is possible to configure the circular coil while forming the via conductor vertically.

このように、図5のフィルタ素子においては、上下層接続用導体を省略できるので、導体の印刷パターンの形状を簡単にすることができ、誘電体セラミック層の面積を小さくすることができる。
一方、図3のように上下層接続用導体を用いる場合は、コイル形成用導体の接続点の位置を各層同一位置に形成することができるので、コイル形成用導体のパターンが同一になり、パターンを印刷するためのマスクの数を減らすことができ、低価格化に有効である。
Thus, in the filter element of FIG. 5, the upper and lower layer connecting conductors can be omitted, so that the shape of the printed pattern of the conductor can be simplified and the area of the dielectric ceramic layer can be reduced.
On the other hand, when the upper and lower layer connection conductors are used as shown in FIG. 3, the positions of the connection points of the coil forming conductors can be formed at the same position in each layer. The number of masks for printing can be reduced, which is effective in reducing the price.

以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではなく、本発明の範囲内で種々の変更を施すことが可能である。
例えば、1種類のコイル形成用導体のみを用いて、積層構造の中に周回コイルを形成する場合でも、本発明を適用することができる。図7に、1種類のコイル形成用導体のみを用いた構造を示す。この図によれば、8層の積層構造1a〜1hの中に、1種類のコイル形成用導体12c,12e,12g,12hと上下層接続用導体12b,12d,12fを用いて、3回半巻きの周回コイルを形成している。なお、14a〜14cは、中間容量を形成するための浮遊導体である。
Although the embodiments of the present invention have been described above, the embodiments of the present invention are not limited to the above-described embodiments, and various modifications can be made within the scope of the present invention.
For example, the present invention can be applied even when a circular coil is formed in a laminated structure using only one type of coil forming conductor. FIG. 7 shows a structure using only one type of coil forming conductor. According to this figure, three-and-a-half times using one type of coil forming conductors 12c, 12e, 12g, and 12h and upper and lower layer connecting conductors 12b, 12d, and 12f in the eight-layer laminated structures 1a to 1h. A winding coil is formed. Reference numerals 14a to 14c are floating conductors for forming an intermediate capacitance.

この場合においても、コイル形成用導体12c,12e,12g,12h、上下層接続用導体12b,12d,12fを、Agなどを主成分とする導体材料によって構成し、その導電率が5×104から106[S/m]となるように選べば、コイルの抵抗成分を増大させることができる。この結果、共振・反共振が抑制され、入力側からみたインピーダンスの値と、出力側から見たインピーダンスとの値を広い周波数にわたって近づけることができる。 Also in this case, the coil forming conductors 12c, 12e, 12g, and 12h and the upper and lower layer connecting conductors 12b, 12d, and 12f are made of a conductive material mainly composed of Ag or the like, and the conductivity is 5 × 10 4. If selected to be 10 6 [S / m], the resistance component of the coil can be increased. As a result, resonance and anti-resonance are suppressed, and the impedance value viewed from the input side and the impedance value viewed from the output side can be made close to each other over a wide frequency range.

このようなフィルタ素子をマザーボードなどに搭載して、種々の機能を実現する電子モジュールを製作することができる。   An electronic module that realizes various functions can be manufactured by mounting such a filter element on a mother board or the like.

このようにして作製した、図1〜図3の構造のフィルタ素子の入出力インピーダンス特性を評価するために、電磁場解析のシミュレーションを行った。
フィルタ素子内部の導体材料の導電率が
(a)5.8×107[S/m]
(b)5.8×106[S/m]
(c)5.8×105[S/m]
(d)5.8×104[S/m]
の場合について、入力側から見たときの反射係数S11と、出力側から見たときの反射係数S22とを、周波数0.1GHzから6GHzの範囲で、スミス図表に表した。
In order to evaluate the input / output impedance characteristics of the filter element having the structure shown in FIGS. 1 to 3 manufactured as described above, a simulation of electromagnetic field analysis was performed.
The conductivity of the conductive material inside the filter element is (a) 5.8 × 10 7 [S / m]
(B) 5.8 × 10 6 [S / m]
(C) 5.8 × 10 5 [S / m]
(D) 5.8 × 10 4 [S / m]
The reflection coefficient S11 when viewed from the input side and the reflection coefficient S22 when viewed from the output side are represented in the Smith chart in the frequency range of 0.1 GHz to 6 GHz.

その結果を図6に示す。スミス図表の値は50Ωで規格化している。周波数0.1GHzでは、反射係数S11,S22とも、スミス図表の中心にあり、およそ50Ωであることが分かる。周波数を増加させていくと、反射係数S11,S22はそれぞれ右回りのループを描きながら図表の中心から離れていく。図表の中心から左側にある場合にはインピーダンスは小さく、右側にある場合にはインピーダンスは大きくなっている。入力側から見たインピーダンスと出力側から見たインピーダンスの理想的な状態は、S11とS22が図表の中心(50Ω)付近から変化しないことである。しかし、広い周波数範囲にわたってこの状態を実現することはきわめて困難である。次に望ましいことは、S11とS22の軌跡が図表の左側に偏っていることである。軌跡が中心より右側に大きく膨らむ状態では、インピーダンスが非常に大きくなる。   The result is shown in FIG. Smith chart values are normalized to 50Ω. At a frequency of 0.1 GHz, it can be seen that both the reflection coefficients S11 and S22 are at the center of the Smith chart and are approximately 50Ω. As the frequency is increased, the reflection coefficients S11 and S22 each move away from the center of the chart while drawing a clockwise loop. When it is on the left side from the center of the chart, the impedance is small, and when it is on the right side, the impedance is large. The ideal state of the impedance seen from the input side and the impedance seen from the output side is that S11 and S22 do not change from the vicinity of the center (50Ω) of the chart. However, it is very difficult to realize this state over a wide frequency range. Next, it is desirable that the trajectories of S11 and S22 are biased to the left side of the chart. When the locus swells greatly to the right from the center, the impedance becomes very large.

図6の解析によれば、本発明の範囲外である図6(a)(b)では、S22が図表の中心よりかなり右側に膨らんでおり、S11とのインピーダンスの差が桁違いに大きくなっている。
一方、本発明の範囲内の図6(c)(d)では、S11,S22ともに図表の左側(点線で囲んで領域G)に入っており、入力側から見たインピーダンスと出力側から見たインピーダンスは、ともに低インピーダンスで、それらの違いはかなり小さい。
According to the analysis of FIG. 6, in FIGS. 6 (a) and 6 (b), which are outside the scope of the present invention, S22 swells considerably to the right from the center of the chart, and the difference in impedance from S11 increases by an order of magnitude. ing.
On the other hand, in FIGS. 6 (c) and 6 (d) within the scope of the present invention, both S11 and S22 are in the left side of the chart (region G surrounded by a dotted line), and viewed from the input side and viewed from the output side. The impedances are both low impedance and the difference between them is quite small.

以上のように、本発明の構造により、入力側からみたインピーダンスと出力側から見たインピーダンスの値を広い周波数にわたって近づけることができる。   As described above, according to the structure of the present invention, the impedance viewed from the input side and the impedance viewed from the output side can be made close to each other over a wide frequency range.

本発明のフィルタ素子の外観斜視図である。It is an external appearance perspective view of the filter element of this invention. 本発明のフィルタ素子の断面図である。It is sectional drawing of the filter element of this invention. 誘電体セラミック層を積層構成したときの構造斜視図である。It is a structure perspective view when a dielectric ceramic layer is laminated. 本発明のフィルタ素子の等価回路図である。It is an equivalent circuit diagram of the filter element of the present invention. 上下層接続用導体を省略して、1層おきに形成された第1種コイル形成用導体を直接ビア導体によって直接接続し、1層おきに形成された第2種コイル形成用導体を直接ビア導体によって直接接続した誘電体セラミック層の積層構造を示す分解斜視図である。By omitting the upper and lower layer connecting conductors, the first type coil forming conductors formed every other layer are directly connected by direct via conductors, and the second type coil forming conductors formed every other layer are directly via. It is a disassembled perspective view which shows the laminated structure of the dielectric ceramic layer directly connected by the conductor. 本発明の範囲外のフィルタ素子(a)(b)及び本発明のフィルタ素子(c)(d)について、入力側から見たときの反射係数S11と、出力側から見たときの反射係数S22とを、周波数0.1GHzから6GHzの範囲で、スミス図表に表した線図である。Regarding the filter elements (a) and (b) outside the scope of the present invention and the filter elements (c) and (d) of the present invention, the reflection coefficient S11 when viewed from the input side and the reflection coefficient S22 when viewed from the output side. Is a diagram showing a Smith chart in a frequency range of 0.1 GHz to 6 GHz. 1種類のコイル形成用導体のみを用いた本発明のフィルタ素子の外観斜視図である。It is an external perspective view of the filter element of the present invention using only one type of coil forming conductor.

符号の説明Explanation of symbols

1 セラミック積層体
1a〜1h 誘電体セラミック層
2a 入力端子
2c〜2h 上下層接続用導体
2i 出力端子
3 GND端子
4b,4d,4f 第1種コイル形成用導体
4a,4c,4e 第2種コイル形成用導体
5a〜5g ビア導体
6a〜6e ビア導体
7a〜7c 2層貫通ビア導体
8a,8b 2層貫通ビア導体
12c,12e,12g,12h コイル形成用導体
12b,12d,12f 上下層接続用導体
DESCRIPTION OF SYMBOLS 1 Ceramic laminated body 1a-1h Dielectric ceramic layer 2a Input terminal 2c-2h Upper / lower layer connection conductor 2i Output terminal 3 GND terminal 4b, 4d, 4f 1st type coil formation conductor 4a, 4c, 4e 2nd type coil formation Conductor 5a-5g Via conductor 6a-6e Via conductor 7a-7c Two-layer through via conductors 8a, 8b Two-layer through via conductors 12c, 12e, 12g, 12h Coil forming conductors 12b, 12d, 12f Upper and lower layer connection conductors

Claims (11)

複数の絶縁体層に形成されたコイル形成用導体を有し、
各絶縁体層を積層した状態で、前記コイル形成用導体同士が電気的に接続され、
前記コイル形成用導体の両端が信号ラインの入力及び出力として端面に延出され、
前記コイル形成用導体が絶縁体層の容量を介して接地され、
前記コイル形成用導体の導電率が5×104[S/m]から106[S/m]までの値をとることを特徴とするフィルタ素子。
Having a coil-forming conductor formed on a plurality of insulator layers;
In the state where each insulator layer is laminated, the coil-forming conductors are electrically connected,
Both ends of the coil forming conductor are extended to the end face as input and output of the signal line,
The coil-forming conductor is grounded through the capacitance of the insulator layer;
A filter element, wherein the coil-forming conductor has a conductivity of 5 × 10 4 [S / m] to 10 6 [S / m].
複数の絶縁体層に1層おきに交互に形成された第1のコイル形成用導体および第2のコイル形成用導体を有し、
各絶縁体層を積層した状態で、前記1層おきに形成された第1のコイル形成用導体同士が電気的に接続され、
各絶縁体層を積層した状態で、前記1層おきに形成された第2のコイル形成用導体同士が電気的に接続され、
前記第1のコイル形成用導体の両端を信号ラインの入力及び出力として端面に延出し、
前記第1のコイル形成用導体と第2のコイル形成用導体との間で各絶縁体層を介して分布容量を形成して、その和でもって第1の容量を形成し、
前記第2のコイル形成用導体を直接接地又は絶縁体層の第2の容量を介して接地し、
前記第1のコイル形成用導体及び/又は第2のコイル形成用導体の導電率が5×104[S/m]から106[S/m]までの値をとることを特徴とするフィルタ素子。
Having a first coil forming conductor and a second coil forming conductor alternately formed in every other layer in a plurality of insulator layers;
In the state where the respective insulator layers are laminated, the first coil forming conductors formed every other layer are electrically connected,
In a state where the respective insulator layers are laminated, the second coil forming conductors formed every other layer are electrically connected,
Extending both ends of the first coil forming conductor to the end face as input and output of a signal line,
Forming a distributed capacitance between the first coil-forming conductor and the second coil-forming conductor via each insulator layer, and forming the first capacitance with the sum,
The second coil forming conductor is directly grounded or grounded via the second capacitor of the insulator layer,
The filter characterized in that the conductivity of the first coil forming conductor and / or the second coil forming conductor has a value of 5 × 10 4 [S / m] to 10 6 [S / m]. element.
前記信号ラインの入力となる端子及び信号ラインの出力となる端子が概略同じ形状である請求項1又は請求項2記載のフィルタ素子。   The filter element according to claim 1, wherein a terminal serving as an input of the signal line and a terminal serving as an output of the signal line have substantially the same shape. 前記コイル形成用導体が、Agを主成分とする導体からなる請求項1記載のフィルタ素子。   The filter element according to claim 1, wherein the coil forming conductor is made of a conductor containing Ag as a main component. 前記第1のコイル形成用導体及び/又は第2のコイル形成用導体が、Agを主成分とする導体からなる請求項2記載のフィルタ素子。   The filter element according to claim 2, wherein the first coil forming conductor and / or the second coil forming conductor is made of a conductor containing Ag as a main component. 前記コイル形成用導体が形成された絶縁体層の間に介在される絶縁体層に、上下層接続用導体が形成されている請求項1記載のフィルタ素子。   The filter element according to claim 1, wherein upper and lower layer connection conductors are formed in an insulator layer interposed between the insulator layers on which the coil forming conductors are formed. 前記コイル形成用導体と上下層接続用導体とは、絶縁体層中のビア導体で接続されていることを特徴とする請求項6記載のフィルタ素子。   The filter element according to claim 6, wherein the coil forming conductor and the upper and lower layer connecting conductors are connected by via conductors in the insulator layer. 第1のコイル形成用導体同士は絶縁体層中のビア導体で接続され、第2のコイル形成用導体同士は絶縁体層中のビア導体で接続されていることを特徴とする請求項2記載のフィルタ素子。   The first coil forming conductors are connected by via conductors in the insulator layer, and the second coil forming conductors are connected by via conductors in the insulator layer. Filter element. 前記第1のコイル形成用導体が形成された絶縁体層、及び第2のコイル形成用導体が形成された絶縁体層に、それぞれ上下層接続用導体が形成されている請求項2記載のフィルタ素子。   3. The filter according to claim 2, wherein upper and lower layer connection conductors are respectively formed in the insulator layer in which the first coil forming conductor is formed and the insulator layer in which the second coil forming conductor is formed. element. 前記第1のコイル形成用導体と上下層接続用導体とは、絶縁体層中のビア導体で接続され、また、前記第2のコイル形成用導体と上下層接続用導体とは、絶縁体層中のビア導体で接続されていることを特徴とする請求項9記載のフィルタ素子。   The first coil forming conductor and the upper and lower layer connecting conductor are connected by a via conductor in the insulator layer, and the second coil forming conductor and the upper and lower layer connecting conductor are an insulating layer. The filter element according to claim 9, wherein the filter element is connected by an inner via conductor. 請求項1〜請求項10のいずれかに記載のフィルタ素子を搭載していることを特徴とする電子モジュール。   An electronic module comprising the filter element according to any one of claims 1 to 10.
JP2003307569A 2003-08-29 2003-08-29 Filter element, and electronic module Pending JP2005079883A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003307569A JP2005079883A (en) 2003-08-29 2003-08-29 Filter element, and electronic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003307569A JP2005079883A (en) 2003-08-29 2003-08-29 Filter element, and electronic module

Publications (1)

Publication Number Publication Date
JP2005079883A true JP2005079883A (en) 2005-03-24

Family

ID=34410327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003307569A Pending JP2005079883A (en) 2003-08-29 2003-08-29 Filter element, and electronic module

Country Status (1)

Country Link
JP (1) JP2005079883A (en)

Similar Documents

Publication Publication Date Title
JP4811935B2 (en) Noise filter array
JP2008054287A (en) Noise filter array
JP5617635B2 (en) Multilayer electronic components
KR100888019B1 (en) Capacitor block and laminated plate comprising the same
CN205680518U (en) Wave filter removed by inducer and frequency band
US9444424B2 (en) Polar-type low pass filter and demultiplexer equipped therewith
CN107305807A (en) Electronic unit
US9461611B2 (en) Low pass filter having attenuation pole and wave splitter
KR102064073B1 (en) Inductor
JP4530866B2 (en) Filter element and electronic module
JP4432303B2 (en) Multilayer inductor
JP6232836B2 (en) Capacitor element
US10382000B2 (en) Circuit board, filter circuit using the same, and capacitance element
US8400236B2 (en) Electronic component
JP2005079883A (en) Filter element, and electronic module
WO2018070105A1 (en) Lamination type lc filter array
JPH11186040A (en) Laminated noise filter
US11356073B2 (en) Multilayer filter
JPH07106896A (en) Band pass filter
JP2005051322A (en) Filter element and electronic module
JP2009038333A (en) Feedthrough multilayer capacitor
JP2004071962A (en) Laminated inductor
JPH0660134U (en) Multilayer chip EMI removal filter
JPH0338813A (en) Lc composite component
JPH0746075A (en) Lc composite parts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100107