JP2005079538A - Ferroelectric film, ferroelectric capacitive element, and manufacturing method of them - Google Patents

Ferroelectric film, ferroelectric capacitive element, and manufacturing method of them Download PDF

Info

Publication number
JP2005079538A
JP2005079538A JP2003311724A JP2003311724A JP2005079538A JP 2005079538 A JP2005079538 A JP 2005079538A JP 2003311724 A JP2003311724 A JP 2003311724A JP 2003311724 A JP2003311724 A JP 2003311724A JP 2005079538 A JP2005079538 A JP 2005079538A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
insulating film
precursor
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003311724A
Other languages
Japanese (ja)
Inventor
Shinichiro Hayashi
慎一郎 林
Toru Nasu
徹 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003311724A priority Critical patent/JP2005079538A/en
Publication of JP2005079538A publication Critical patent/JP2005079538A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ferroelectric, capable of preventing a polarization property of a ferroelectric capacitor to a crystal grain size difference of the ferroelectric from deteriorating and which will not produce deterioration, even if a capacitor size is reduced accompanying microfabrication of a device, a capacitive element using the ferroelectric, and to provide a method of manufacturing the ferroelectric and the capacitive element. <P>SOLUTION: The ferroelectric capacitive element is provided with an insulating film 13a formed on a substrate 1, a lower electrode 5 embedded in the insulating film 13a so that at least a part of a front surface of the lower electrode 5 is exposed, a ferroelectric film 12 formed so as to extend over the insulating film 13a and the lower electrode 5, and an upper electrode 7 formed on the ferroelectric film 12. A crystal grain size of the ferroelectric film 12 is formed almost uniformly on the insulating film 13a contacting with the ferroelectric and on the lower electrode 5. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、強誘電体膜並びにそれを用いた容量素子およびこれらその製造方法に関するものである。   The present invention relates to a ferroelectric film, a capacitive element using the same, and a manufacturing method thereof.

近年デジタル技術の進展に伴い、大容量のデータを処理、保存する傾向が推進される中で電子機器が一段と高度化し、使用される半導体装置もその半導体素子の微細化が急速に進んできている。それに伴ってダイナミックRAM ( Random Access Memory )の高集積化を実現するために、従来の珪素酸化物または窒化物の代わりに高誘電率を有する誘電体(以下、高誘電体と呼ぶ)を記憶容量素子の容量膜として用いる技術が広く研究開発されている。   In recent years, with the advancement of digital technology, electronic devices have become more sophisticated as the tendency to process and store large volumes of data has been promoted, and semiconductor devices used have been rapidly miniaturized. . Along with this, in order to realize high integration of dynamic RAM (Random Access Memory), instead of conventional silicon oxide or nitride, a dielectric having a high dielectric constant (hereinafter referred to as high dielectric) is used as a storage capacity. A technology used as a capacitor film of an element has been widely researched and developed.

さらに従来にない低電圧動作かつ高速書き込み読み出し可能な不揮発性RAMの実用化を目指し、自発分極特性を有する強誘電体に関する研究開発が盛んに行われている。   Furthermore, research and development on ferroelectrics having spontaneous polarization characteristics are being actively pursued with the aim of commercializing a non-volatile RAM capable of high-speed writing and reading that has never been achieved.

不揮発性RAMに用いる強誘電体薄膜としては、記憶データの書き換え耐性に優れ、低電圧動作可能なビスマス層状構造強誘電体が有望である。一般にビスマス層状構造は以下の化学式(1)で表される。   As a ferroelectric thin film used for a nonvolatile RAM, a bismuth layered structure ferroelectric having excellent resistance to rewriting stored data and capable of operating at a low voltage is promising. In general, a bismuth layer structure is represented by the following chemical formula (1).

(化1)
(Bi2O2) (Am-1BmO3m+1) (1)
m: 1〜5の整数
A: 1〜3価の金属
B: 4〜6価の金属
この構造は、酸化ビスマス層Bi2O2とペロブスカイト層Am-1BmO3m+1が交互に積層した構造になっている。
(Chemical formula 1)
(Bi 2 O 2 ) (A m-1 B m O 3m + 1 ) (1)
m: integer from 1 to 5
A: 1 to 3 metal
B: Tetravalent to hexavalent metal This structure is a structure in which bismuth oxide layers Bi 2 O 2 and perovskite layers A m-1 B m O 3m + 1 are alternately laminated.

ビスマス層状構造をもつ一群の材料の中で、不揮発性メモリ用途には特にSBTと呼ばれる材料がよく用いられている。SBTは、化学式(1)式においてm = 2、Aが2価のSr、Bが5価のTaであり、以下の化学式(2)で表される(以下、通常型と呼ぶ)。   Among a group of materials having a bismuth layer structure, a material called SBT is often used for nonvolatile memory applications. SBT is represented by the following chemical formula (2) in which m = 2, A is divalent Sr, and B is pentavalent Ta in the chemical formula (1) (hereinafter referred to as a normal type).

(化2)
(Bi2O2 ) (SrTa2O7) (2)
また上記通常型のSBTの積層構造は図10にその断面模式図を示したように、酸化ビスマス層201とm=2のペロブスカイト層202が交互に積層した構造をもっている。
(Chemical 2)
(Bi 2 O 2 ) (SrTa 2 O 7 ) (2)
In addition, as shown in the schematic cross-sectional view of FIG. 10, the laminated structure of the normal type SBT has a structure in which bismuth oxide layers 201 and m = 2 perovskite layers 202 are alternately laminated.

酸化ビスマス層201(化学式Bi2O2)は、図11にその結晶構造の模式図を示したように、四角錐がつながって平面的に広がった構造をもつ。四角錐の頂点にはビスマス203が存在し、底面の各頂点には酸素204が存在する。尚、図11には、酸素原子など、図10の酸化ビスマス層201とペロブスカイト層202の境界に存在する原子も図示している。その他の結晶構造模式図も同様である。 The bismuth oxide layer 201 (chemical formula Bi 2 O 2 ) has a structure in which quadrangular pyramids are connected and spread in a plane as shown in the schematic diagram of the crystal structure in FIG. Bismuth 203 exists at the apex of the quadrangular pyramid, and oxygen 204 exists at each apex of the bottom surface. FIG. 11 also illustrates atoms such as oxygen atoms that exist at the boundary between the bismuth oxide layer 201 and the perovskite layer 202 in FIG. The same applies to other crystal structure schematic views.

またm=2のペロブスカイト層202(化学式SrTa2O7)は図12にその結晶構造の模式図を示したように、酸素八面体が縦に2つ重なって2次元的に広がった層状構造である。酸素八面体の中心であるBサイトには、タンタル205が存在し、八面体の各頂点に酸素204が存在する。また酸素八面体で囲まれて生じる空間であるAサイトにはストロンチウム206が存在する。尚、Aサイト、Bサイトは上記化学式(1)のAとBにも対応している。 The m = 2 perovskite layer 202 (chemical formula SrTa 2 O 7 ) has a layered structure in which two oxygen octahedrons are two-dimensionally spread as shown in the schematic diagram of the crystal structure in FIG. is there. Tantalum 205 exists at the B site, which is the center of the oxygen octahedron, and oxygen 204 exists at each vertex of the octahedron. In addition, strontium 206 is present at the A site, which is a space surrounded by an oxygen octahedron. The A site and B site also correspond to A and B in the chemical formula (1).

SBTは更に自発分極量の向上や、自発分極量がキャパシタサイズ微細化に伴い減少するのを防ぐことなどの改良が試みられている。   SBT has also been attempted to improve the spontaneous polarization amount and prevent the spontaneous polarization amount from decreasing as the capacitor size is reduced.

SBTの自発分極を向上する方法として、次の2つの結晶構造が提案されている。
[1]混合積層化超格子型(例えば、下記特許文献1参照)
該発明では幅広く層状構造全体について記述されているが、ここでは本発明の趣旨に沿って具体的にSBTに対して適用した場合について述べる。
The following two crystal structures have been proposed as a method for improving the spontaneous polarization of SBT.
[1] Mixed laminated superlattice type (for example, see Patent Document 1 below)
In the present invention, the entire layered structure is described widely, but here, a case where it is specifically applied to SBT will be described in accordance with the gist of the present invention.

混合積層化超格子は図13にその断面模式図を示したように、酸化ビスマス層201の間に、m = 2のペロブスカイト層202 あるいはm = 1のペロブスカイト層207のいずれかが次のような範囲の存在確率で存在する。m = 1のペロブスカイト層207の存在確率をδ (0 < δ <1)とすると、m = 2のペロブスカイト層202の存在確率は1-δとなる。   As shown in the cross-sectional schematic diagram of the mixed laminated superlattice, either the m = 2 perovskite layer 202 or the m = 1 perovskite layer 207 is between the bismuth oxide layers 201 as follows: Exists with range existence probability. If the existence probability of the perovskite layer 207 with m = 1 is δ (0 <δ <1), the existence probability of the perovskite layer 202 with m = 2 is 1−δ.

m = 1のペロブスカイト層207はTaO4で表され、図14にその結晶構造の模式図を示したようにタンタル205を中心とした酸素八面体の単層が2次元的に広がった層状構造である。なお厳密に価数計算すると化学式はTaO7/2となり、図14の構造を形成するためには酸素の数が不足する。不足した酸素の部分は空孔になる。 The m = 1 perovskite layer 207 is represented by TaO 4 and has a layered structure in which an oxygen octahedron monolayer centered on tantalum 205 is expanded two-dimensionally as shown in the schematic diagram of its crystal structure in FIG. is there. If the valence is strictly calculated, the chemical formula is TaO 7/2 , and the number of oxygen is insufficient to form the structure of FIG. The lack of oxygen becomes vacancies.

混合積層化超格子の特徴は前記通常構造に比べて低融点のビスマス量が多く存在するため、結晶粒を大きく成長させやすく、自発分極特性を向上(自発分極量を大きくできるなど)させることができることである。
[2]AサイトBi置換型(例えば、下記特許文献2参照)
次の化学式(3)で表される組成のSBTである。
The characteristics of the mixed laminated superlattice are that the amount of bismuth having a low melting point is larger than that of the normal structure, so that the crystal grains can be grown easily and the spontaneous polarization characteristics can be improved (the spontaneous polarization amount can be increased, etc.). It can be done.
[2] A-site Bi substitution type (for example, see Patent Document 2 below)
It is SBT having a composition represented by the following chemical formula (3).

(化3)
(Bi2O2) [(Sr1-xBix)Ta2O7] (3)
ここで0<x<1である。
(Chemical formula 3)
(Bi 2 O 2 ) [(Sr 1-x Bi x ) Ta 2 O 7 ] (3)
Here, 0 <x <1.

積層構造は図10の断面模式図を転用して説明するならば、酸化ビスマス層201とm=2のペロブスカイト層202が交互に積層した構造をもっている。酸化ビスマス層201は化学式Bi2O2で表され、通常型と同じ図11の結晶構造をもつ。またm=2のペロブスカイト層202は化学式(Sr1-xBix)Ta2O7で表される(但し0<x<1)。Aサイトは、確率1−xでSr、確率xでBiが占める。通常型ではAサイトがすべてSrで占められているのに対し、xの分だけBiに置換されていることになる。 If the cross-sectional schematic diagram of FIG. 10 is used to explain the laminated structure, it has a structure in which bismuth oxide layers 201 and m = 2 perovskite layers 202 are alternately laminated. The bismuth oxide layer 201 is represented by the chemical formula Bi 2 O 2 and has the same crystal structure of FIG. The m = 2 perovskite layer 202 is represented by the chemical formula (Sr 1-x Bi x ) Ta 2 O 7 (where 0 <x <1). The A site is occupied by Sr with probability 1-x and Bi with probability x. In the normal type, the A site is all occupied by Sr, but it is replaced by Bi for x.

最近の研究ではAサイトにおいて空孔が発生していることが確認されている。その理由は、2価のSrに対して3価のBiで一部が置換されているので、電荷中性則を満たすため空孔が発生するためである。この場合、式(3)は以下の化学式(4)のようになる。   Recent studies have confirmed that holes are generated at the A site. The reason is that a part of the divalent Sr is substituted with trivalent Bi, so that vacancies are generated to satisfy the charge neutrality law. In this case, the formula (3) becomes the following chemical formula (4).

(化4)
(Bi2O2) [(Sr1-xBi2x/3)Ta2O7] (4)
(但し0<x<1)
この場合、m=2のペロブスカイト層202は化学式(Sr1-xBi2x/3)Ta2O7で表され、Aサイトは、確率1−xでSr、確率2x/3でBi、確率x/3で空孔が占める。
(Chemical formula 4)
(Bi 2 O 2 ) [(Sr 1-x Bi 2x / 3 ) Ta 2 O 7 ] (4)
(However, 0 <x <1)
In this case, the m = 2 perovskite layer 202 is represented by the chemical formula (Sr 1-x Bi 2x / 3 ) Ta 2 O 7 and the A site is Sr with probability 1−x, Bi with probability 2x / 3, probability x / 3 is occupied by holes.

AサイトBi置換型の特徴は、Aサイトを占めているSr2+に対してイオン半径の小さいBi3+が置換されるため、格子の歪みが大きくなり自発分極量が大きくなることである。 The feature of the A-site Bi substitution type is that Bi 3+ having a small ionic radius is substituted for Sr 2+ occupying the A site, so that the lattice distortion increases and the amount of spontaneous polarization increases.

また混合積層化超格子型と同様、通常型に比べて低融点のBiの量が多く存在するため、結晶粒を大きく成長させやすく、自発分極特性を向上(自発分極量を大きくできるなど)させることができる。   Also, like the mixed superlattice type, the amount of Bi having a low melting point is larger than that of the normal type, so it is easy to grow crystal grains and improve the spontaneous polarization characteristics (e.g., increase the amount of spontaneous polarization). be able to.

以上の従来例の2つの方法では、自発分極を大きくする方法を示している。   The above two conventional methods show a method for increasing the spontaneous polarization.

一方、自発分極量がキャパシタサイズ微細化に伴い減少するのを防ぐ方法として、次の2つの提案がされている。
[3]シード結晶化(例えば、下記特許文献3参照)
下部電極表面に設けたシードを結晶化の起点として下部電極表面上に大きな強誘電体結晶を生成し、この結晶より小さな上部電極を形成して結晶粒界の非常に少ない薄膜キャパシタを実現している。
[4]加工後結晶化(例えば、下記特許文献4参照)
アモルファス相またはフルオライト相からなる前駆体膜上に上部電極を堆積後エッチングによりキャパシタ形状に加工してから熱処理してペロブスカイトに相変化させて誘電体膜を形成する方法が示されている。この方法によれば、予めペロブスカイトに結晶化した誘電体膜上に上部電極を堆積してキャパシタ加工する場合に発生するキャパシタ側壁での金属の析出や導電性酸化物生成に起因したキャパシタ面積微細化に伴う課題を解決している。
On the other hand, the following two proposals have been made as a method for preventing the spontaneous polarization amount from decreasing with the miniaturization of the capacitor size.
[3] Seed crystallization (see, for example, Patent Document 3 below)
A large ferroelectric crystal is generated on the surface of the lower electrode using the seed provided on the surface of the lower electrode as a starting point for crystallization, and a thin film capacitor with very few crystal grain boundaries is realized by forming an upper electrode smaller than this crystal. Yes.
[4] Crystallization after processing (for example, see Patent Document 4 below)
A method is shown in which a dielectric film is formed by depositing an upper electrode on a precursor film made of an amorphous phase or a fluorite phase and then processing it into a capacitor shape by etching, followed by heat treatment to change the phase to perovskite. According to this method, the capacitor area is reduced due to metal deposition on the capacitor side wall and conductive oxide generation that occurs when a capacitor is processed by depositing an upper electrode on a dielectric film crystallized in advance in perovskite. The problem that accompanies is solved.

これらの従来例ではリーク電流や耐圧低下の抑制に効果があり、また自発分極量がキャパシタサイズ微細化に伴い減少するのを防ぐことも期待できると思われた。
特表平11−509683号公報 特開平9−213905号公報 特開平2001−6864号公報 特開平11−121696号公報
These conventional examples were effective in suppressing leakage current and breakdown voltage reduction, and it was expected that the amount of spontaneous polarization could be prevented from decreasing with capacitor size miniaturization.
Japanese National Patent Publication No. 11-509683 JP-A-9-213905 Japanese Patent Laid-Open No. 2001-6864 JP-A-11-121696

しかしながら、先に示した従来例では、強誘電体分極特性がキャパシタ面積の微細化に伴い分極量の低下等の劣化が生じることが本発明者等の実験で明らかになった。   However, in the above-described conventional example, it has been clarified through experiments by the present inventors that the ferroelectric polarization characteristics are deteriorated such as a decrease in the polarization amount as the capacitor area is miniaturized.

その理由は、これらの構造では強誘電体を下部電極上に形成する際の強誘電体結晶の改善に着目して発明がなされており、本発明者等が実験で使用したような微細な下部電極が個々に分離して形成され、それぞれの個々の下部電極が絶縁膜中に埋め込まれ、そして当該下部電極の表面の少なくとも一部が露出している構造の当該絶縁膜上と当該下部電極上にまたがる様に強誘電体を形成する場合には、強誘電体の下地が当該下部電極と絶縁膜の異種膜から構成されることになる。強誘電体の結晶核は主として電極表面上で発生するため、絶縁膜上に比較して大きな強誘電体の結晶粒が電極上に出来るため、上記の問題が生じることがわかった。   The reason for this is that in these structures, the invention has been made paying attention to the improvement of the ferroelectric crystal when forming the ferroelectric on the lower electrode. On the insulating film and on the lower electrode, each electrode is formed separately, each individual lower electrode is embedded in the insulating film, and at least a part of the surface of the lower electrode is exposed. In the case where the ferroelectric is formed so as to straddle, the base of the ferroelectric is composed of a different film of the lower electrode and the insulating film. Since the ferroelectric crystal nuclei are mainly generated on the electrode surface, large ferroelectric crystal grains can be formed on the electrode as compared with the insulating film, and it has been found that the above-mentioned problem occurs.

このため、比較的大きなキャパシタでは自発分極を大きく出来ても、キャパシタ面積が微細化すると電極周辺の比較的小さな強誘電体結晶粒の影響が占める割合が増加して、強誘電体分極特性の低下を招いてしまうということがわかった。   For this reason, even if the spontaneous polarization can be increased with a relatively large capacitor, the proportion of the influence of relatively small ferroelectric crystal grains around the electrode increases as the capacitor area becomes finer, resulting in a decrease in ferroelectric polarization characteristics. I found out that

このように従来例では、キャパシタの微細化に必要な信頼性を有した容量素子を得ることが出来ないという課題を有していた。   As described above, the conventional example has a problem that it is impossible to obtain a capacitive element having the reliability necessary for miniaturization of the capacitor.

本発明は、上記従来の課題を解決するものであり、強誘電体キャパシタの面積微細化に伴う強誘電体分極特性の劣化を防止した強誘電体、それを用いた容量素子及び製造過程において強誘電性前駆体中に常誘電性前駆体を添加することにより強誘電体分極特性の劣化を防止した強誘電体膜及びそれを用いた容量素子の製造方法を提供しようとするものである。   SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and is a ferroelectric in which the ferroelectric polarization characteristics are prevented from being deteriorated due to the miniaturization of the area of the ferroelectric capacitor, the capacitive element using the ferroelectric, and the manufacturing process. An object of the present invention is to provide a ferroelectric film in which deterioration of ferroelectric polarization characteristics is prevented by adding a paraelectric precursor to the dielectric precursor, and a method of manufacturing a capacitive element using the same.

すなわち、本発明者等は、強誘電性前駆体中に常誘電性前駆体を添加することにより、これを結晶化して強誘電体膜を形成すると、強誘電体膜中に存在する常誘電体から結晶核発生が起こるので、下地依存性の排除された強誘電体の結晶化が起こり、埋め込み電極表面上やその周囲の絶縁膜上での結晶粒径差が抑制された強誘電体を得ることが出来、従って、強誘電体膜の結晶粒径が強誘電体に接する絶縁膜上および導電体上においてほぼ均一に形成されることを見出した。それゆえ、本発明は容量素子のリーク電流の増加や耐圧の低下による不良や、分極量の低下等の分極特性の低下を防止することが出来、強誘電体分極特性の劣化が防止された強誘電体膜、更には、高集積可能な強誘電体メモリ、高誘電体メモリを実現できる容量素子及びこれらの製造方法を提供するものである。   That is, the present inventors added a paraelectric precursor to the ferroelectric precursor, and crystallized this to form a ferroelectric film. As a result, crystal nucleation occurs, and the crystallization of the ferroelectric material, which is independent of the underlayer, occurs, and a ferroelectric material in which the difference in crystal grain size on the surface of the buried electrode and the surrounding insulating film is suppressed is obtained. Therefore, it has been found that the crystal grain size of the ferroelectric film is formed almost uniformly on the insulating film and the conductor in contact with the ferroelectric substance. Therefore, the present invention can prevent a failure due to an increase in leakage current of a capacitive element or a decrease in breakdown voltage, or a decrease in polarization characteristics such as a decrease in polarization amount, and can prevent a deterioration in ferroelectric polarization characteristics. The present invention provides a dielectric film, a ferroelectric memory that can be highly integrated, a capacitive element that can realize a high dielectric memory, and a method of manufacturing the same.

上記目的を達成するために、本発明の強誘電体膜は、基板上に形成された絶縁膜上と前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた導電体上とに跨って形成された強誘電体膜であって、前記強誘電体膜の結晶粒径が前記強誘電体に接する前記絶縁膜上および導電体上においてほぼ均一に形成されていることを特徴とする。   In order to achieve the above object, the ferroelectric film of the present invention includes an insulating film formed on a substrate and a conductor embedded in the insulating film so that at least a part of its surface is exposed. A ferroelectric film formed over the insulating film, wherein a crystal grain size of the ferroelectric film is formed substantially uniformly on the insulating film and the conductor in contact with the ferroelectric substance. To do.

また、本発明の強誘電体容量素子は、基板上に形成された絶縁膜と、前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた下部電極と、前記絶縁膜上および下部電極上に跨って形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とを備え、前記強誘電体膜の結晶粒径が前記強誘電体に接する前記絶縁膜上および下部電極上においてほぼ均一に形成されていることを特徴とする。   The ferroelectric capacitor of the present invention includes an insulating film formed on a substrate, a lower electrode embedded in the insulating film so that at least a part of the surface thereof is exposed, the insulating film and A ferroelectric film formed over the lower electrode; and an upper electrode formed on the ferroelectric film, wherein the insulating film has a crystal grain size in contact with the ferroelectric. It is characterized by being formed substantially uniformly on the upper and lower electrodes.

前記本発明の強誘電体容量素子においては、前記強誘電体と接する部分の前記下部電極の結晶粒径がほぼ均一に形成されていることが好ましい。   In the ferroelectric capacitor according to the present invention, it is preferable that the crystal grain size of the lower electrode in a portion in contact with the ferroelectric is formed to be substantially uniform.

また、前記本発明の強誘電体容量素子においては、前記強誘電体と接する部分の前記上部電極の結晶粒径がほぼ均一に形成されていることが好ましい。   In the ferroelectric capacitor of the present invention, it is preferable that the crystal grain size of the upper electrode in a portion in contact with the ferroelectric is formed to be substantially uniform.

また、前記本発明の強誘電体容量素子においては、前記強誘電体膜の膜厚が100nm以下であり、前記下部電極により規定される容量規定口の大きさが50×50μm2以下であることが好ましい。 In the ferroelectric capacitor of the present invention, the thickness of the ferroelectric film is 100 nm or less, and the size of the capacitance defining port defined by the lower electrode is 50 × 50 μm 2 or less. Is preferred.

また、前記本発明の強誘電体容量素子においては、前記強誘電体容量素子が1.8Vパルス波スイッチングによって、少なくとも15μC/cm2の残留分極量を生じる強誘電体容量素子であることが好ましい。 In the ferroelectric capacitor according to the present invention, the ferroelectric capacitor is preferably a ferroelectric capacitor that generates a residual polarization amount of at least 15 μC / cm 2 by 1.8 V pulse wave switching.

また、本発明の強誘電体膜の製造方法は、基板上に形成された絶縁膜上と前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた導電体上とに跨って強誘電体膜を形成する強誘電体膜の製造方法であって、前記基板上に所定の形状にパターニングされた導電体を形成する工程と、前記基板上に前記導電体を被覆するように絶縁膜を形成する工程と、前記絶縁膜の所定の領域を除去して前記導電膜の表面の少なくとも一部を露出させる工程と、前記絶縁膜上および露出した導電体上に、強誘電性前駆体と前記強誘電体膜の構成金属元素の少なくとも一部の金属元素を含む常誘電性前駆体とを混合して前駆体膜を形成する工程と、前記前駆体膜を結晶化して前記強誘電体膜を形成する工程とを備えたことを特徴とする。   The method for manufacturing a ferroelectric film according to the present invention extends over an insulating film formed on a substrate and a conductor embedded in the insulating film so that at least a part of the surface is exposed. A method for manufacturing a ferroelectric film for forming a ferroelectric film, comprising: forming a conductor patterned in a predetermined shape on the substrate; and insulating the conductor to cover the conductor Forming a film; removing a predetermined region of the insulating film to expose at least part of the surface of the conductive film; and forming a ferroelectric precursor on the insulating film and the exposed conductor. And a paraelectric precursor containing at least a part of the constituent metal elements of the ferroelectric film to form a precursor film, and crystallizing the precursor film to form the ferroelectric film And a step of forming a film.

また本発明の強誘電体容量素子の製造方法は、基板上に形成された絶縁膜上と前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた下部電極上とに跨って形成された強誘電体膜を具備する容量素子の製造方法であって、前記基板上に下部電極を形成する工程と、前記基板上に前記下部電極を被覆するように第1の絶縁膜を形成する工程と、前記第1の絶縁膜の所定の領域を除去して前記下部電極の表面の少なくとも一部を露出させる工程と、前記第1の絶縁膜上および露出した下部電極上に、強誘電性前駆体と前記強誘電体膜の構成金属元素の少なくとも一部の金属元素を含む常誘電性前駆体とを混合して前駆体膜を形成する工程と、前記前駆体膜上に上部電極を形成する工程と、前記上部電極上に第2の絶縁膜を形成する工程と、前記前駆体膜を結晶化して前記強誘電体膜を形成する工程とを備えていることを特徴とする。   The method for manufacturing a ferroelectric capacitor according to the present invention extends over an insulating film formed on a substrate and a lower electrode embedded in the insulating film so that at least a part of the surface is exposed. A method of manufacturing a capacitive element having a formed ferroelectric film, comprising: forming a lower electrode on the substrate; and forming a first insulating film on the substrate so as to cover the lower electrode A step of removing a predetermined region of the first insulating film to expose at least a part of the surface of the lower electrode, and a ferroelectric layer on the first insulating film and the exposed lower electrode. Forming a precursor film by mixing a conductive precursor and a paraelectric precursor containing at least a part of the constituent metal elements of the ferroelectric film, and forming an upper electrode on the precursor film. And forming a second insulating film on the upper electrode. And a step of crystallizing the precursor film to form the ferroelectric film.

前記本発明の強誘電体容量素子の製造方法においては、前記前駆体膜上に前記上部電極を形成した後、前記前駆体膜を結晶化して前記強誘電体膜を形成することが好ましい。   In the method for manufacturing a ferroelectric capacitor according to the present invention, it is preferable that after forming the upper electrode on the precursor film, the precursor film is crystallized to form the ferroelectric film.

また、前記本発明の強誘電体容量素子の製造方法においては、前記上部電極上に前記第2の絶縁膜を形成した後、前記前駆体膜を結晶化して前記強誘電体膜を形成することが好ましい。   In the method for manufacturing a ferroelectric capacitor according to the present invention, the second insulating film is formed on the upper electrode, and then the precursor film is crystallized to form the ferroelectric film. Is preferred.

本発明によれば、強誘電体の結晶粒径差に対する強誘電体キャパシタの分極特性の劣化を防止でき、デバイスの微細化に伴いキャパシタサイズが小さくなっても劣化が生じない強誘電体膜及びそれを用いた容量素子、並びにこれらの製造方法を提供できる。従って、電子機器の小型化やより大容量のデータを処理ないし保存可能な電子機器の製造に有用である。   According to the present invention, it is possible to prevent the deterioration of the polarization characteristics of the ferroelectric capacitor with respect to the difference in the crystal grain size of the ferroelectric, and the ferroelectric film that does not deteriorate even when the capacitor size is reduced as the device is miniaturized Capacitance elements using the same and methods for manufacturing these can be provided. Therefore, the present invention is useful for the downsizing of electronic devices and the manufacture of electronic devices that can process or store a larger amount of data.

本発明の強誘電体膜は、基板上に形成された絶縁膜上と前記絶縁膜中に一部が露出するように埋め込まれた導電体上とに跨って形成された強誘電体膜であって、前記強誘電体膜の結晶粒径が前記絶縁膜上および導電体上においてほぼ均一に形成されている。従って、強誘電体キャパシタの分極特性の劣化を防止した強誘電体が提供できる。   The ferroelectric film of the present invention is a ferroelectric film formed over an insulating film formed on a substrate and a conductor embedded so as to be partially exposed in the insulating film. Thus, the crystal grain size of the ferroelectric film is formed substantially uniformly on the insulating film and the conductor. Accordingly, it is possible to provide a ferroelectric that prevents the polarization characteristics of the ferroelectric capacitor from being deteriorated.

また、本発明の強誘電体膜において、前記強誘電体膜が酸化ビスマス層とペロブスカイト層とが交互に積層したビスマス層状構造であることが好ましい。かかる構造の強誘電体膜とすることにより、信頼性の高い強誘電体キャパシタを提供し得る。   In the ferroelectric film of the present invention, it is preferable that the ferroelectric film has a bismuth layer structure in which bismuth oxide layers and perovskite layers are alternately stacked. By using the ferroelectric film having such a structure, a highly reliable ferroelectric capacitor can be provided.

また、本発明の強誘電体膜において、前記酸化ビスマス層はBi2O2構造であり、前記ペロブスカイト層は( A 1-xBi 2x/3 ) m-1B m O 3m+1(0 < x < 1)構造であり、前記( A 1-xBi 2x/3 ) m-1B m O 3m+1構造において、Aは2価の金属よりなり、Bは5価の金属よりなり、mの値は確率δ (0 < δ < 1)で m = 1、確率1-δでm = 2となることが好ましい。
この構成によれば、析出物の生じないビスマス層状構造強誘電体単相の強誘電体を得ることが可能になり、残留分極2Prが大きく、容量素子のリーク電流の増加や耐圧の低下による不良を防止できる強誘電体膜とすることができ好ましい。
尚、上記のような組成の強誘電体膜を製造する場合には、目標とする存在確率δの数値を決め、その確率δの数値を前記化学式に代入して計算される各金属成分の割合に応じた原料組成(常誘電性前駆体と強誘電性前駆体の使用割合も加味した全体の組成における各金属成分の割合に応じた原料組成)を用いて前駆体膜を形成し熱処理すれば、目標とする存在確率のm = 1のペロブスカイト層とm = 2のペロブスカイト層を有する強誘電体を形成できる。他の場合においても同様である。
In the ferroelectric film of the present invention, the bismuth oxide layer has a Bi 2 O 2 structure, and the perovskite layer has (A 1−x Bi 2x / 3 ) m−1 B m O 3m + 1 (0 < x <1) structure, and in the (A 1-x Bi 2x / 3 ) m-1 B m O 3m + 1 structure, A is composed of a divalent metal, B is composed of a pentavalent metal, m Is preferably m = 1 with probability δ (0 <δ <1) and m = 2 with probability 1−δ.
According to this configuration, it is possible to obtain a bismuth layer-structure ferroelectric single-phase ferroelectric in which no precipitate is generated, the remanent polarization 2Pr is large, and a defect due to an increase in leakage current or a decrease in breakdown voltage of the capacitive element. It is preferable that a ferroelectric film can be prevented.
When manufacturing a ferroelectric film having the above composition, the ratio of each metal component calculated by determining the target existence probability δ and substituting the probability δ into the above chemical formula If a precursor film is formed using a raw material composition (a raw material composition corresponding to the ratio of each metal component in the total composition including the usage ratio of the paraelectric precursor and the ferroelectric precursor) and heat-treated, Thus, a ferroelectric material having a perovskite layer with a target existence probability of m = 1 and a perovskite layer with m = 2 can be formed. The same applies to other cases.

また、本発明の強誘電体膜においては、前記AがSrであり、前記BがTa1-yNby(0 ≦ y ≦ 1)であることが好ましい。
この構成によれば、疲労特性に優れた強誘電体膜とすることができるため、書き換え耐性に優れた容量素子を実現できる。
In the ferroelectric film of the present invention, the A is Sr, it is preferable that the B is a Ta 1-y Nb y (0 ≦ y ≦ 1).
According to this configuration, since the ferroelectric film having excellent fatigue characteristics can be obtained, a capacitive element having excellent rewrite resistance can be realized.

また、本発明の強誘電体膜において、前記δが0.01 < δ < 0.3、前記xが0.01 < x < 0.3の範囲内にあることが好ましい。   In the ferroelectric film of the present invention, it is preferable that the δ is in a range of 0.01 <δ <0.3 and the x is in a range of 0.01 <x <0.3.

この構成によれば、残留分極2Prがより大きい強誘電体膜とすることができ好ましい。   According to this configuration, a ferroelectric film having a larger remanent polarization 2Pr can be obtained, which is preferable.

また、本発明の強誘電体容量素子は、基板上に形成された絶縁膜と、前記絶縁膜中に一部が露出するように埋め込まれた下部電極と、前記絶縁膜上および下部電極上に跨って形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とを備え、前記強誘電体膜の結晶粒径が前記絶縁膜上および下部電極上においてほぼ均一に形成されている。   The ferroelectric capacitor of the present invention includes an insulating film formed on a substrate, a lower electrode embedded so as to be partially exposed in the insulating film, and the insulating film and the lower electrode. A ferroelectric film formed over the ferroelectric film and an upper electrode formed on the ferroelectric film, wherein the crystal grain size of the ferroelectric film is formed substantially uniformly on the insulating film and the lower electrode Has been.

従って、分極特性の劣化を防止した強誘電体容量素子を提供でき、電子機器の小型化やより大容量のデータを処理ないし保存可能な電子機器の製造に寄与できる。   Accordingly, it is possible to provide a ferroelectric capacitor element in which the polarization characteristics are prevented from being deteriorated, and it is possible to contribute to the downsizing of the electronic device and the manufacture of an electronic device capable of processing or storing a larger amount of data.

また、本発明の強誘電体容量素子において、前記強誘電体と接する部分の前記下部電極の結晶粒径がほぼ均一に形成されていることが、これらの上に形成される強誘電体膜の結晶粒径をより均一なものとすることができ好ましい。   Further, in the ferroelectric capacitor of the present invention, it is confirmed that the crystal grain size of the lower electrode in the portion in contact with the ferroelectric is formed almost uniformly. The crystal grain size can be made more uniform, which is preferable.

また、本発明の強誘電体容量素子において、前記強誘電体と接する部分の前記上部電極の結晶粒径がほぼ均一に形成されていることが、上部電極の下側に形成される強誘電体膜の結晶粒径をより均一なものとすることができ好ましい。   Further, in the ferroelectric capacitor according to the present invention, the fact that the crystal grain size of the upper electrode in the portion in contact with the ferroelectric is formed almost uniformly means that the ferroelectric formed on the lower side of the upper electrode The crystal grain size of the film can be made more uniform, which is preferable.

また、本発明の強誘電体容量素子において、前記強誘電体膜の膜厚が100nm以下であり、前記下部電極により規定される容量規定口の大きさが50×50μm2以下であることが、分極特性の劣化の防止された、信頼性の高い、より小型化やより大容量のデータを処理ないし保存可能な電子機器の製造に適用でき好ましい。 Further, in the ferroelectric capacitor of the present invention, the thickness of the ferroelectric film is 100 nm or less, the size of the capacitance defining port defined by the lower electrode is 50 × 50 μm 2 or less, This is preferable because it can be applied to the manufacture of electronic devices which can prevent or reduce polarization characteristics and have high reliability and can process or store data with a larger size and a larger capacity.

また、本発明の強誘電体容量素子において、前記強誘電体容量素子が1.8Vパルス波スイッチングによって、少なくとも15μC/cm2の残留分極量を生じる強誘電体容量素子であることが、高信頼性の容量素子とすることができ好ましい。 In the ferroelectric capacitor of the present invention, it is highly reliable that the ferroelectric capacitor is a ferroelectric capacitor that generates a residual polarization amount of at least 15 μC / cm 2 by 1.8 V pulse wave switching. It is preferable to be a capacitive element.

また、本発明の強誘電体膜の製造方法は、基板上に形成された絶縁膜上と前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた導電体上とに跨って強誘電体膜を形成する強誘電体膜の製造方法であって、前記基板上に所定の形状にパターニングされた導電体を形成する工程と、前記基板上に前記導電体を被覆するように絶縁膜を形成する工程と、前記絶縁膜の所定の領域を除去して前記導電膜の表面の少なくとも一部を露出させる工程と、前記絶縁膜上および露出した導電体上に、強誘電性前駆体と前記強誘電体膜の構成金属元素の少なくとも一部の金属元素を含む常誘電性前駆体とを混合して前駆体膜を形成する工程と、前記前駆体膜を結晶化して前記強誘電体膜を形成する工程とを備えている。   The method for manufacturing a ferroelectric film according to the present invention extends over an insulating film formed on a substrate and a conductor embedded in the insulating film so that at least a part of the surface is exposed. A method for manufacturing a ferroelectric film for forming a ferroelectric film, comprising: forming a conductor patterned in a predetermined shape on the substrate; and insulating the conductor to cover the conductor Forming a film; removing a predetermined region of the insulating film to expose at least part of the surface of the conductive film; and forming a ferroelectric precursor on the insulating film and the exposed conductor. And a paraelectric precursor containing at least a part of the constituent metal elements of the ferroelectric film to form a precursor film, and crystallizing the precursor film to form the ferroelectric film Forming a film.

常誘電性前駆体は強誘電性前駆体よりも低温で結晶化を開始する。このため、結晶過程で常誘電性前駆体を混合した強誘電性前駆体膜中で常誘電性前駆体が微細な結晶を形成し、これらが結晶核となり強誘電性前駆体が結晶化する結果、下地の影響を受けることなく強誘電体を結晶化させることが出来る。従って、この方法によって形成した強誘電体膜の結晶粒径は、前記強誘電体が接する絶縁膜上および下部電極などの導電体上においてほぼ均一に形成することができる。   Paraelectric precursors begin to crystallize at a lower temperature than ferroelectric precursors. As a result, the paraelectric precursors form fine crystals in the ferroelectric precursor film mixed with the paraelectric precursors during the crystallization process, and these become crystal nuclei resulting in the crystallization of the ferroelectric precursors. The ferroelectric can be crystallized without being affected by the underlayer. Therefore, the crystal grain size of the ferroelectric film formed by this method can be formed almost uniformly on the insulating film and the conductor such as the lower electrode in contact with the ferroelectric substance.

原料に用いる常誘電性前駆体としては、最終目標とする組成の強誘電体膜を構成する金属元素の少なくとも一部の金属元素を含む常誘電性前駆体を使用することが好ましい。   As the paraelectric precursor used as the raw material, it is preferable to use a paraelectric precursor containing at least a part of the metal elements constituting the ferroelectric film having the final target composition.

本発明の前記強誘電体膜の製造方法で常誘電性前駆体と強誘電性前駆体の使用割合としては、常誘電性前駆体と強誘電性前駆体の合計量に対して、常誘電性前駆体の割合が0.01〜30モル%程度が好ましく、より好ましくは、10〜20モル%である。   In the manufacturing method of the ferroelectric film of the present invention, the usage ratio of the paraelectric precursor and the ferroelectric precursor is a paraelectric property with respect to the total amount of the paraelectric precursor and the ferroelectric precursor. The proportion of the precursor is preferably about 0.01 to 30 mol%, more preferably 10 to 20 mol%.

また、本発明の強誘電体膜の製造方法においては、前記常誘電性前駆体を添加した強誘電性前駆の溶液を前記絶縁膜上および導電体上に塗布する工程と、前記基板に熱処理を加えて前記強誘電体膜を結晶化する工程とを備えていることが好ましい。   In the method for manufacturing a ferroelectric film according to the present invention, a step of applying a solution of a ferroelectric precursor to which the paraelectric precursor is added on the insulating film and the conductor, and a heat treatment on the substrate. In addition, the method preferably includes a step of crystallizing the ferroelectric film.

また、本発明の強誘電体容量素子の製造方法は、基板上に形成された絶縁膜上と前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた下部電極上とに跨って形成された強誘電体膜を具備する容量素子の製造方法であって、前記基板上に下部電極を形成する工程と、前記基板上に前記下部電極を被覆するように第1の絶縁膜を形成する工程と、前記第1の絶縁膜の所定の領域を除去して前記下部電極の表面の少なくとも一部を露出させる工程と、前記第1の絶縁膜上および露出した下部電極上に、強誘電性前駆体と前記強誘電体膜の構成金属元素の少なくとも一部の金属元素を含む常誘電性前駆体とを混合して前駆体膜を形成する工程と、前記前駆体膜上に上部電極を形成する工程と、前記上部電極上に第2の絶縁膜を形成する工程と、前記前駆体膜を結晶化して前記強誘電体膜を形成する工程とを備えている。従って、上述したように、この方法によって形成した強誘電体膜の結晶粒径は、前記強誘電体が接する絶縁膜上および下部電極などの導電体上においてほぼ均一に形成うることができ、分極特性の劣化の防止された、信頼性の高い強誘電体容量素子を製造することができる。   The method for manufacturing a ferroelectric capacitor element according to the present invention extends over an insulating film formed on a substrate and a lower electrode embedded in the insulating film so that at least a part of its surface is exposed. A method of manufacturing a capacitive element having a ferroelectric film formed by the method comprising: forming a lower electrode on the substrate; and forming a first insulating film on the substrate so as to cover the lower electrode. Forming a step of removing a predetermined region of the first insulating film to expose at least a part of the surface of the lower electrode; and forming a strong force on the first insulating film and the exposed lower electrode. Forming a precursor film by mixing a dielectric precursor and a paraelectric precursor containing at least a part of the constituent metal elements of the ferroelectric film; and an upper electrode on the precursor film. And forming a second insulating film on the upper electrode And a step of crystallizing the precursor film to form the ferroelectric film. Therefore, as described above, the crystal grain size of the ferroelectric film formed by this method can be formed almost uniformly on the insulating film and the conductor such as the lower electrode in contact with the ferroelectric, A highly reliable ferroelectric capacitor in which deterioration of characteristics is prevented can be manufactured.

また前記本発明の強誘電体容量素子の製造方法においては、前記前駆体膜上に上部電極を形成した後、前記前駆体膜を結晶化して前記強誘電体膜を形成することが好ましく、強誘電体膜の結晶化の際に、その上側にも上部電極が形成されていることにより、強誘電体膜の結晶化の際の表面側のラフネスを抑え、表面が粗くなるのを防止でき、分極特性の劣化の防止された、より信頼性の高い強誘電体容量素子を製造することができ好ましい。   In the method for manufacturing a ferroelectric capacitor of the present invention, it is preferable that after forming an upper electrode on the precursor film, the precursor film is crystallized to form the ferroelectric film. When the dielectric film is crystallized, the upper electrode is also formed on the upper side thereof, thereby suppressing the roughness on the surface side when the ferroelectric film is crystallized and preventing the surface from becoming rough, A highly reliable ferroelectric capacitor element in which the polarization characteristic is prevented from being deteriorated is preferable.

また前記本発明の強誘電体容量素子の製造方法においては、前記上部電極上に前記第2の絶縁膜を形成した後、前記前駆体膜を結晶化して前記強誘電体膜を形成することが好ましく、熱処理が均一に作用し、強誘電体膜の結晶粒径の均一化がさらに進行して好ましい。すなわち、第2の絶縁膜なしで上部電極が露出したままの状態で熱処理すると、上部電極は金属なので熱を反射するが、第2の絶縁膜で被覆しておくと、上部電極上に相当する部分も熱を吸収しやすくなり、熱処理が均一に作用し、結晶粒径の均一化がさらに進行して、分極特性の劣化の防止された、より信頼性の高い強誘電体容量素子を製造することができ好ましい。   In the method for manufacturing a ferroelectric capacitor of the present invention, the second insulating film is formed on the upper electrode, and then the precursor film is crystallized to form the ferroelectric film. Preferably, the heat treatment acts uniformly, and the uniformization of the crystal grain size of the ferroelectric film further proceeds. That is, if heat treatment is performed with the upper electrode exposed without the second insulating film, the upper electrode reflects the heat because it is a metal, but if it is covered with the second insulating film, it corresponds to the upper electrode. The part also absorbs heat easily, the heat treatment acts uniformly, the uniformity of the crystal grain size further progresses, and a more reliable ferroelectric capacitor element in which the polarization characteristic is prevented from being manufactured is manufactured. Can be preferable.

また、本発明の強誘電体膜の製造方法においては、前記強誘電体膜を、酸化ビスマス層とペロブスカイト層とが交互に積層してなるビスマス層状構造から形成することが信頼性の高い強誘電体キャパシタを提供し得る点から好ましい。   In the method for manufacturing a ferroelectric film of the present invention, it is highly reliable that the ferroelectric film is formed from a bismuth layered structure in which bismuth oxide layers and perovskite layers are alternately stacked. This is preferable because a body capacitor can be provided.

また、本発明の強誘電体膜の製造方法においては、前記酸化ビスマス層はBi2O2構造であり、前記ペロブスカイト層は( A 1-xBi 2x/3 ) m-1B m O 3m+1(0 < x < 1)構造であり、前記( A 1-xBi 2x/3 ) m-1B m O 3m+1構造において、Aは2価の金属よりなり、Bは5価の金属よりなり、mの値は確率δ (0 < δ < 1)で m = 1、確率1-δでm = 2となることが、析出物の生じないビスマス層状構造強誘電体単相の強誘電体を得ることが可能になり、残留分極2Prが大きく、容量素子のリーク電流の増加や耐圧の低下による不良を防止できる強誘電体膜とすることができ好ましい。 In the method for producing a ferroelectric film of the present invention, the bismuth oxide layer has a Bi 2 O 2 structure, and the perovskite layer has (A 1-x Bi 2x / 3 ) m-1 B m O 3m + 1 (0 <x <1) structure, wherein (A 1-x Bi 2x / 3 ) m-1 B m O 3m + 1 structure, A is a divalent metal and B is a pentavalent metal The value of m is m = 1 with probability δ (0 <δ <1), and m = 2 with probability 1-δ. It is possible to obtain a body, and since it is possible to obtain a ferroelectric film that has a large remanent polarization 2Pr and can prevent a defect due to an increase in leakage current and a decrease in breakdown voltage of the capacitive element, it is preferable.

また、本発明の強誘電体膜の製造方法においては、前記AがSrであり、前記BがTa1-yNby(0 ≦ y ≦ 1)であることが、疲労特性に優れた強誘電体膜とすることができるため、書き換え耐性に優れた容量素子を実現でき好ましい。 In the method of manufacturing the ferroelectric film of the present invention, the A is Sr, ferroelectric said B is Ta 1-y Nb y (0 ≦ y ≦ 1) is excellent in fatigue properties Since it can be set as a body film, the capacitive element excellent in rewriting tolerance is realizable, and it is preferable.

また、本発明の強誘電体膜の製造方法において、前記δが0.01 < δ < 0.3、前記xが0.01 < x < 0.3の範囲内にあることが、残留分極2Prがより大きい強誘電体膜とすることができ好ましい。
以上、本発明によれば、強誘電体分極のキャパシタ面積依存性をほぼ完全に抑制でき、容量素子の微細化による不良を防止できる強誘電体並びにそれを用いた容量素子、並びにこれらの製造方法が提供できる。
In the method of manufacturing a ferroelectric film according to the present invention, it is preferable that the δ is in the range of 0.01 <δ <0.3 and the x is in the range of 0.01 <x <0.3. This is preferable.
As described above, according to the present invention, the ferroelectric area dependency of the ferroelectric polarization can be suppressed almost completely, and the defect due to miniaturization of the capacitive element, the capacitive element using the same, and the manufacturing method thereof Can be provided.

(第1の実施形態)
以下、本発明の第1の実施形態について図面を用いて説明する。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.

図1は本実施形態の容量素子の構造断面図である。シリコン等の半導体などの基板101上にソースおよびドレイン領域102、ゲート103よりなるトランジスタ104が形成されている。トランジスタ104を覆って、B(ホウ素)およびP(リン)を添加したSiO2等の酸化膜(通称BPSG:ボロンリンガラス)よりなる絶縁膜105が形成されている。絶縁膜105にはタングステンよりなるコンタクトプラグ106が形成されている。絶縁膜105上にはコンタクトプラグ106を覆うように下部電極108が形成されている。下部電極108はコンタクトプラグ106を通じてトランジスタ104のソースおよびドレイン領域102に電気的に接続されている。下部電極108の構成は上層よりPt / IrO2 / Ir / TiAlNで、膜厚はそれぞれ100 nm / 50 nm / 50 nm / 100nmである。正方形の下部電極108の面積は、この例では0.4×0.4μm2(設計値)とした。絶縁膜105上で下部電極108が存在する以外の領域には、例えばSiO2などの酸化膜よりなる埋め込み絶縁膜107が形成されている。埋め込み絶縁膜としては、特に限定するものではないがオゾンとTEOS(テトラエチルオルソシリケート)のプラズマCVD法により製造したSiO2膜等が用いられている。下部電極108全面とその周囲の埋め込み絶縁膜107上の一部には、膜厚100nmの強誘電体膜109が形成されている。強誘電体膜109上にはPtよりなる膜厚50nmの上部電極110が形成されている。正方形の上部電極110の面積は、この例では0.44×0.44μm2とした。下部電極108、強誘電体膜109、上部電極110より容量素子111が構成される。トランジスタ104がアクセス・トランジスタ、容量素子111がデータ蓄積容量素子となることで不揮発性メモリが形成される。この図示した例では下部電極の面の大きさが容量規定口の大きさとなる例である。 FIG. 1 is a structural cross-sectional view of the capacitive element of this embodiment. A transistor 104 including source and drain regions 102 and a gate 103 is formed on a substrate 101 such as a semiconductor such as silicon. An insulating film 105 made of an oxide film (commonly referred to as BPSG: boron phosphorous glass) such as SiO 2 to which B (boron) and P (phosphorus) are added is formed so as to cover the transistor 104. A contact plug 106 made of tungsten is formed on the insulating film 105. A lower electrode 108 is formed on the insulating film 105 so as to cover the contact plug 106. The lower electrode 108 is electrically connected to the source and drain regions 102 of the transistor 104 through the contact plug 106. The structure of the lower electrode 108 is Pt / IrO 2 / Ir / TiAlN from the upper layer, and the film thicknesses are 100 nm / 50 nm / 50 nm / 100 nm, respectively. In this example, the area of the square lower electrode 108 was set to 0.4 × 0.4 μm 2 (design value). A buried insulating film 107 made of an oxide film such as SiO 2 is formed in a region on the insulating film 105 other than where the lower electrode 108 exists. The buried insulating film is not particularly limited, and an SiO 2 film manufactured by a plasma CVD method using ozone and TEOS (tetraethylorthosilicate) is used. A ferroelectric film 109 having a film thickness of 100 nm is formed on the entire surface of the lower electrode 108 and a part on the surrounding buried insulating film 107. An upper electrode 110 made of Pt and having a thickness of 50 nm is formed on the ferroelectric film 109. The area of the square upper electrode 110 was 0.44 × 0.44 μm 2 in this example. A capacitive element 111 is composed of the lower electrode 108, the ferroelectric film 109, and the upper electrode 110. The nonvolatile memory is formed by the transistor 104 being an access transistor and the capacitor 111 being a data storage capacitor. In this illustrated example, the size of the surface of the lower electrode is the size of the capacity defining port.

強誘電体膜109は図2の断面模式図に示す積層構造をもつ。すなわち酸化ビスマス層121の間に、m = 2のペロブスカイト層122 あるいはm = 1のペロブスカイト層127のいずれかが存在する。m = 1のペロブスカイト層127の存在確率をδ (0 < δ <1)とすると、m = 2のペロブスカイト層122の存在確率は1-δとなる。δは0.01 < δ < 0.3が望ましい。尚、目標とする存在確率の数値を決めれば、その確率の数値を前記化学式に代入して計算される各金属成分の割合に応じた原料組成(常誘電性前駆体と強誘電性前駆体の使用割合も加味した全体の組成における各金属成分の割合に応じた原料組成)を用いて熱処理すれば、目標とする存在確率のm = 1のペロブスカイト層127とm = 2のペロブスカイト層122を有する強誘電体を形成できる。他の場合においても同様である。   The ferroelectric film 109 has a laminated structure shown in the schematic cross-sectional view of FIG. That is, either the m = 2 perovskite layer 122 or the m = 1 perovskite layer 127 exists between the bismuth oxide layers 121. If the existence probability of the perovskite layer 127 with m = 1 is δ (0 <δ <1), the existence probability of the perovskite layer 122 with m = 2 is 1−δ. δ is preferably 0.01 <δ <0.3. Once the target existence probability value is determined, the raw material composition (paraelectric precursor and ferroelectric precursor content) corresponding to the ratio of each metal component calculated by substituting the probability value into the chemical formula is calculated. If the heat treatment is performed using the raw material composition according to the ratio of each metal component in the total composition including the use ratio, the target existence probability of m = 1 perovskite layer 127 and m = 2 perovskite layer 122 is obtained. A ferroelectric can be formed. The same applies to other cases.

m = 1のペロブスカイト層127は(1)式のBがTaの場合、化学式TaO4で表され、その結晶構造の模式図を図3に示したようにタンタル125を中心とした酸素八面体の単層が2次元的に広がった層状構造である。図3において、124は酸素を示す。 The perovskite layer 127 of m = 1 is represented by the chemical formula TaO 4 when B in the formula (1) is Ta, and a schematic diagram of the crystal structure thereof is an oxygen octahedron centered on tantalum 125 as shown in FIG. It is a layered structure in which a single layer spreads two-dimensionally. In FIG. 3, 124 indicates oxygen.

m = 2のペロブスカイト層122は(4)式の場合の如く化学式( Sr 1-x Bi 2x/3 ) Ta2O7で表され(但し0 < x <1)、その結晶構造の模式図である図4に示すようにタンタル125を中心とした酸素八面体が縦に2つ重なって2次元的に広がった層状構造である。酸素八面体の中心であるBサイトには、タンタル125が存在し、八面体の各頂点に酸素124が存在する。また酸素八面体で囲まれて生じる空間であるAサイト 128は、確率1−xでSr、確率2x/3でBi、確率x/3で空孔が占める。xは0.01 < x < 0.3が望ましい。 The perovskite layer 122 with m = 2 is represented by the chemical formula (Sr 1-x Bi 2x / 3 ) Ta 2 O 7 (where 0 <x <1), as in the case of formula (4). As shown in FIG. 4, it is a layered structure in which two oxygen octahedrons centered on tantalum 125 are vertically overlapped and spread two-dimensionally. Tantalum 125 exists at the B site, which is the center of the oxygen octahedron, and oxygen 124 exists at each vertex of the octahedron. The A site 128, which is the space surrounded by the oxygen octahedron, is occupied by Sr with probability 1−x, Bi with probability 2x / 3, and vacancy with probability x / 3. x is preferably 0.01 <x <0.3.

上記で説明した強誘電体は前記[1]の混合積層超格子型のm = 2のペロブスカイト層が、前記[2]のAサイトBi置換型で示した(4)式で示されるペロブスカイト層に置き換えられていて、前記[1]と[2]の両方の特徴を有するものである。なおSrの代わりにCa、Baを用いてもよく、Sr、Ca、Baを任意の比率で混ぜて用いても良い。またTaのかわりにNb、Vを用いてもよく、Ta、Nb、Vを任意の比率で混ぜて用いても良い。通常、Ta1-yNby (0 ≦ y ≦ 1)がよく用いられる。 In the ferroelectric described above, the mixed superlattice type m = 2 perovskite layer of [1] is replaced with the perovskite layer represented by the formula (4) shown in the A-site Bi substitution type of [2]. It has been replaced and has both the features [1] and [2]. Ca and Ba may be used instead of Sr, and Sr, Ca and Ba may be mixed at an arbitrary ratio. Further, Nb and V may be used instead of Ta, and Ta, Nb and V may be mixed and used at an arbitrary ratio. Usually, Ta 1-y Nb y (0 ≦ y ≦ 1) is often used.

この構造の強誘電体の第1の特徴は、前述した通常構造の強誘電体と比較して低融点のBi比が多くなっているため、強誘電体薄膜を形成したときに強誘電体の結晶のグレインサイズが大きくなり自発分極量を増大させることができる。   The first characteristic of the ferroelectric having this structure is that the Bi ratio of the low melting point is larger than that of the ferroelectric having the normal structure described above. The crystal grain size is increased, and the amount of spontaneous polarization can be increased.

以下、上記のような強誘電体を形成する際にその原料となる前駆体に例えば常誘電体BiTaO4の原料に相当する前駆体を混合した強誘電性前駆体膜を用いて、基板上に下部電極が埋め込まれた絶縁膜上に形成された強誘電体膜の結晶粒径を下地の前記下部電極や前記絶縁膜上にかかわらずほぼ均一にする方法について説明する。 Hereinafter, a ferroelectric precursor film in which, for example, a precursor corresponding to a raw material of paraelectric BiTaO 4 is mixed with a precursor used as a raw material when forming the ferroelectric as described above is used on a substrate. A method for making the crystal grain size of the ferroelectric film formed on the insulating film in which the lower electrode is embedded substantially uniform regardless of the underlying lower electrode or the insulating film will be described.

常誘電性前駆体は強誘電性前駆体よりも低温で結晶化を開始する。このため、結晶過程で常誘電性前駆体を混合した強誘電性前駆体膜中で常誘電性前駆体が微細な結晶を形成し、これらが結晶核となり強誘電性前駆体が結晶化する結果、下地の影響を受けることなく強誘電体を結晶化させることが出来る。この方法によって形成した強誘電体結晶粒径の一例を従来例との比較で図5に示した。結晶粒径測定では、形成した強誘電体膜が露出するように強誘電体容量素子の上部電極の一部を除去してから、その表面をSEM(走査型電子顕微鏡)観察した像を用いて、ドイツのイメージメトロジィApS社(Image Metrology ApS社)のスキャニングプローブイメージプロセッサ (The Scanning Probe Image Processor)(以下、SPIPと呼ぶ)プログラムのグレイン分析(Grain Analysis)機能を用いた。SEM写真で観測された従来例の強誘電体膜の結晶粒径は下部電極108上では50nm〜150nmであり、埋め込み絶縁膜107上では40nm〜110nmであることが観察された。すなわち、下部電極108上に比較して埋め込み絶縁膜107上では結晶粒径が小さくなり、かつ下部電極108上と埋め込み絶縁膜107上のともに結晶粒径のばらつきが大きい。   Paraelectric precursors begin to crystallize at a lower temperature than ferroelectric precursors. As a result, the paraelectric precursors form fine crystals in the ferroelectric precursor film mixed with the paraelectric precursors during the crystallization process, and these become crystal nuclei resulting in the crystallization of the ferroelectric precursors. The ferroelectric can be crystallized without being affected by the underlayer. An example of the ferroelectric crystal grain size formed by this method is shown in FIG. 5 in comparison with the conventional example. In crystal grain size measurement, after removing a part of the upper electrode of the ferroelectric capacitor element so that the formed ferroelectric film is exposed, an image obtained by observing the surface with an SEM (scanning electron microscope) is used. The Grain Analysis function of the Scanning Probe Image Processor (hereinafter referred to as SPIP) program of Image Metrology ApS (Germany) was used. The crystal grain size of the conventional ferroelectric film observed in the SEM photograph was observed to be 50 nm to 150 nm on the lower electrode 108 and 40 nm to 110 nm on the buried insulating film 107. That is, the crystal grain size is smaller on the buried insulating film 107 than on the lower electrode 108, and the variation in crystal grain size is larger on both the lower electrode 108 and the buried insulating film 107.

一方本発明の実施の形態によって形成した強誘電体膜のSEM写真で観測される結晶粒径は下部電極108上では100nm〜160nm、埋め込み絶縁膜107上では100nm〜160nmと下部電極108上と埋め込み絶縁膜107上に関係なく、ほぼ均一であることがわかった。   On the other hand, the crystal grain size observed in the SEM photograph of the ferroelectric film formed according to the embodiment of the present invention is 100 nm to 160 nm on the lower electrode 108, and 100 nm to 160 nm on the buried insulating film 107. It was found that the film was almost uniform regardless of the insulating film 107.

図5に上述した従来例と本発明の実施の形態によって形成した場合の強誘電体膜の結晶のグレインサイズのバラツキをSPIPプログラムのグレイン分析(Grain Analysis)機能により解析した結果の分布図を示した。従来例で解析された約240個の結晶グレインサイズと本発明の実施の形態例で観察された約120個の結晶グレインサイズとについて図5では縦軸に度数のパーセント表示で比較した。本発明の実施の形態例のごとく、結晶粒径は主として100nm以上であり、ばらつきの幅も100nm以下であることが好ましい。   FIG. 5 shows a distribution diagram of the result of analyzing the grain size variation of the ferroelectric film crystal by the grain analysis function of the SPIP program when formed according to the conventional example described above and the embodiment of the present invention. It was. About 240 crystal grain sizes analyzed in the conventional example and about 120 crystal grain sizes observed in the embodiment of the present invention are compared in FIG. As in the embodiment of the present invention, it is preferable that the crystal grain size is mainly 100 nm or more and the width of variation is 100 nm or less.

本実施形態の強誘電体膜の結晶構造では組成ずれに対する寛容性が大きいので、常誘電性前駆体を添加して用いても、常誘電体が析出することはない。また、結晶粒径がほぼ均一な強誘電体膜上に形成される上部電極もまた結晶粒径がほぼ均一になり、ストレスマイグレーションに強い信頼性を高くできる。   The crystal structure of the ferroelectric film according to the present embodiment has a large tolerance to the composition shift, so that the paraelectric does not precipitate even when the paraelectric precursor is added. Further, the upper electrode formed on the ferroelectric film having a substantially uniform crystal grain size also has a substantially uniform crystal grain size, and can be highly reliable against stress migration.

尚、強誘電体膜は、次のようにして製膜した。各成分元素の2−エチルヘキサン酸塩を原料とした。すなわち、2−エチルヘキサン酸Sr、2−エチルヘキサン酸Bi、2−エチルヘキサン酸Taを各金属成分の元素数比で1:(1.99/0.81):(1.9/0.81)の割合で混合して用いて、全体をn−オクタンを溶媒として2−エチルヘキサン酸Sr基準で0.08mol/lに薄めて有機金属熱分解法により強誘電体膜を形成した。上記の原料組成の使用割合は、常誘電体としてBi2TaO11/4を10mol%用いると仮定した時の常誘電性前駆体も含めての組成割合である。 The ferroelectric film was formed as follows. 2-ethylhexanoate of each component element was used as a raw material. That is, 2-ethylhexanoic acid Sr, 2-ethylhexanoic acid Bi, and 2-ethylhexanoic acid Ta were used in a ratio of the number of elements of each metal component of 1: (1.99 / 0.81) :( 1.9 / 0. 81), and the whole was diluted to 0.08 mol / l on the basis of Sr of 2-ethylhexanoic acid using n-octane as a solvent, and a ferroelectric film was formed by an organometallic thermal decomposition method. The use ratio of the above raw material composition is a composition ratio including a paraelectric precursor when it is assumed that 10 mol% of Bi 2 TaO 11/4 is used as the paraelectric.

以上の様に強誘電体膜を形成するために常誘電性前駆体を含む強誘電性前駆体混合溶液を使用した。そして後述する第3の実施形態で説明するのと同様の方法により、Ptと酸素バリア層(IrO/Ir/TiAlN)からなる下部電極(表面側がPt)上に埋め込み絶縁膜[ここではオゾンとTEOS(テトラエチルオルソシリケート)を用いたSA-CVD方法(減圧化学蒸着法)で成膜したSiO2膜]を厚み450nmに成膜し、CMP(化学・機械研磨法)を用いて下部電極の表面Ptを露出させて、厚み300nmとし、この下部電極(表面側がPt)上と埋め込み絶縁膜上にまたがって上記組成の常誘電性前駆体と強誘電性前駆体の混合溶液をスピンコート法にて塗布し(図8(c)参照)、溶媒が揮発する温度程度(150〜300℃)でウエハベークし、厚み150nmの強誘電性前駆体膜を形成する。その後結晶成長の基点となる核を形成するためのRTP(急速熱処理法:Rapid thermal processing)を用いて仮焼結を行う。強誘電体材料の種類により核を形成する温度は異なるが、SBT材料はおおよそ650℃程度、1分間程度である。その上に上部電極となるPtからなる導電膜をスパッタ法で前記厚みに成膜したものである。なお、前駆体膜を高温で熱処理し、結晶化させて、強誘電体膜からなる容量絶縁膜を形成する。SBT材料はおおよそ650℃〜800℃程度であるがここではおおよそ800℃で1分間熱処理し。厚み100nmの強誘電体膜を形成した。 As described above, a ferroelectric precursor mixed solution containing a paraelectric precursor was used to form a ferroelectric film. Then, by a method similar to that described in the third embodiment to be described later, a buried insulating film [here, ozone and TEOS] is formed on the lower electrode (surface side is Pt) made of Pt and an oxygen barrier layer (IrO / Ir / TiAlN). SiO 2 film formed by SA-CVD method (low pressure chemical vapor deposition method) using (tetraethylorthosilicate)] is formed to a thickness of 450 nm and the surface Pt of the lower electrode using CMP (chemical / mechanical polishing method) Is exposed to a thickness of 300 nm, and a mixed solution of a paraelectric precursor and a ferroelectric precursor having the above composition is applied by spin coating over the lower electrode (Pt on the surface side) and the buried insulating film. Then (see FIG. 8C), the wafer is baked at about the temperature at which the solvent volatilizes (150 to 300 ° C.) to form a ferroelectric precursor film having a thickness of 150 nm. Thereafter, pre-sintering is performed using RTP (rapid thermal processing) for forming nuclei that serve as a base point for crystal growth. The temperature at which the nucleus is formed differs depending on the type of the ferroelectric material, but the SBT material is about 650 ° C. for about 1 minute. On top of this, a conductive film made of Pt serving as an upper electrode is formed to the above thickness by sputtering. The precursor film is heat-treated at a high temperature and crystallized to form a capacitive insulating film made of a ferroelectric film. The SBT material is approximately 650 ° C to 800 ° C, but here it is heat treated at approximately 800 ° C for 1 minute. A ferroelectric film having a thickness of 100 nm was formed.

尚、得られた前記強誘電体膜は、Bi2O2構造の酸化ビスマス層とペロブスカイト層(m = 1のTaO4とm = 2の( Sr 1-x Bi 2x/3 ) Ta2O7)が交互に積層してなるビスマス層状構造から形成されておりm =1のペロブスカイト層の存在確率は確率δ=0.1であり、従ってm =2のペロブスカイト層の存在確率は0.9であり、また、m = 2のペロブスカイト層のxの値は0.1のものが得られた。 The obtained ferroelectric film is composed of a Bi 2 O 2 bismuth oxide layer and a perovskite layer (m = 1 TaO 4 and m = 2 (Sr 1-x Bi 2x / 3 ) Ta 2 O 7 ) Are alternately laminated, and the probability of existence of a perovskite layer with m = 1 is δ = 0.1, so the probability of existence of a perovskite layer with m = 2 is 0.9, and The value of x of the perovskite layer with m = 2 was 0.1.

なお、前記図5で説明した従来例の強誘電体膜は、SrBi2Ta2O7であり、常誘電性前駆体を添加していない。すなわち、原料組成で表せば、2−エチルヘキサン酸Sr、2−エチルヘキサン酸Bi、2−エチルヘキサン酸Taを各金属成分の元素数比で1:2:2の割合で混合して用いたものである。この場合も、全体をn−オクタンを溶媒として2−エチルヘキサン酸Sr基準で0.08mol/lに薄めて使用した。その他の点は、上記と同様である。 Note that the ferroelectric film of the conventional example described in FIG. 5 is SrBi 2 Ta 2 O 7 , and no paraelectric precursor is added. That is, in terms of the raw material composition, 2-ethylhexanoic acid Sr, 2-ethylhexanoic acid Bi, and 2-ethylhexanoic acid Ta were mixed and used at a ratio of the number of elements of each metal component of 1: 2: 2. Is. Also in this case, the whole was diluted to 0.08 mol / l based on 2-ethylhexanoic acid Sr using n-octane as a solvent. Other points are the same as above.

尚、上記本発明の実施の形態例1における、下部電極の強誘電体膜に接する側の結晶粒径、並びに上部電極の強誘電体膜に接する側の結晶粒径はいずれも100〜200nmでありほぼ均一であった。また、1.8Vパルス波スイッチングによる残留分極量2Prは、16μC/cm2であり、比較の従来例の2Prは、10μC/cm2であった。 In the first embodiment of the present invention, the crystal grain size of the lower electrode in contact with the ferroelectric film and the crystal grain size of the upper electrode in contact with the ferroelectric film are both 100 to 200 nm. There was almost uniform. Further, the residual polarization 2Pr by 1.8V pulse wave switching is 16μC / cm 2, 2Pr conventional example of comparison was 10 [mu] C / cm 2.

(第2の実施形態)
以下、本発明の第2の実施形態について図面を用いて説明する。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

本実施形態の効果を組成条件の観点から確認するため、実際に容量素子を試作し評価を行った。第1の実施形態と同じく強誘電体の成膜は有機金属熱分解法を用いた。組成の条件変更は、溶液への構成金属の仕込み量を変えることで行った。容量素子については、第1の実施形態に示した方法で同様に作成した。   In order to confirm the effect of the present embodiment from the viewpoint of the composition conditions, a capacitor element was actually fabricated and evaluated. As in the first embodiment, the ferroelectric film was formed using an organometallic pyrolysis method. The composition condition was changed by changing the amount of constituent metals charged into the solution. The capacitive element was similarly created by the method shown in the first embodiment.

図6に強誘電体の組成依存性を示す。なお、図6ではタンタル元素比を2に固定し、ストロンチウム、ビスマス元素比率を変化させている。直線aは混合積層化超格子型、直線bはAサイトBi置換型の化学量論比組成を表す。本発明の実施例の結晶構造は、この例では領域Bで形成される。なお、領域Aは直線aより上部で決定される組成領域であり、領域Cは直線bより下部で決定される組成領域である。これらの組成の強誘電体は、前述したと同様に、それぞれの金属成分を含む原料を、当該金属成分の化学量論比となる割合で用いて製造し得る。一例を示すと、図6における直線a上の右端位置の組成、すなわちBiが2.4、Srが0.8、Taが2の元素割合の強誘電体にするには、2−エチルヘキサン酸Taを2の割合(金属元素数の割合、以下同様)に対して、例えば2−エチルヘキサン酸Srを0.8、2−エチルヘキサン酸Biを2.4の割合で用いて、有機金属熱分解法によりSr0.8Bi2.4Ta2Oyを得ることができる。尚、yは化学当量論比の酸素の量である(以下同様である。尚、ここではy=9.4)。同様にして直線b上の下端位置の組成、すなわちBiが2.2、Srが0.7、Taが2の元素割合の強誘電体にするには、2−エチルヘキサン酸Taを2の割合に対して、例えば2−エチルヘキサン酸Srを0.7、2−エチルヘキサン酸Biを2.2の割合で用いて、有機金属熱分解法によりSr0.7Bi2.2Ta2Oyを得ることができる(ここではy=9)。また、領域Bの右下隅の組成の強誘電体を形成するには、2−エチルヘキサン酸Taを2の割合に対して、例えば2−エチルヘキサン酸Srを0.7、2−エチルヘキサン酸Biを2.4の割合で用いて、有機金属熱分解法によりSr0.7Bi2.4Ta2Oyを得る事ができる(ここではy=9.3)。そのほか領域Bで種々の範囲の強誘電体組成にするには前述のδが0.01<δ<0.3、xが0.01<x<0.3の範囲で前記原料組成割合を設定することが好ましい。 Fig. 6 shows the composition dependence of ferroelectrics. In FIG. 6, the tantalum element ratio is fixed at 2, and the strontium / bismuth element ratio is changed. The straight line a represents the stoichiometric composition of the mixed laminated superlattice type, and the straight line b represents the A-site Bi substituted type. The crystal structure of the embodiment of the present invention is formed in region B in this example. Note that the region A is a composition region determined above the straight line a, and the region C is a composition region determined below the straight line b. As described above, the ferroelectrics having these compositions can be manufactured by using raw materials containing respective metal components at a ratio corresponding to the stoichiometric ratio of the metal components. As an example, in order to make a ferroelectric material having a composition at the right end position on the straight line a in FIG. 6, that is, Bi of 2.4, Sr of 0.8, and Ta of 2 elements, 2-ethylhexanoic acid is used. For example, using 2-ethylhexanoic acid Sr at a ratio of 0.8 and 2-ethylhexanoic acid Bi at a ratio of 2 to the ratio of Ta (the ratio of the number of metal elements, the same shall apply hereinafter) Sr 0.8 Bi 2.4 Ta 2 O y can be obtained by the decomposition method. Here, y is the amount of oxygen in a chemical equivalent ratio (the same applies hereinafter, where y = 9.4). Similarly, in order to obtain a ferroelectric at the lower end position on the straight line b, that is, an element ratio of Bi of 2.2, Sr of 0.7, and Ta of 2, 2-ethylhexanoic acid Ta is a ratio of 2. In contrast, for example, Sr 0.7 Bi 2.2 Ta 2 O y can be obtained by organometallic pyrolysis using 2-ethylhexanoic acid Sr in a ratio of 0.7 and 2 -ethylhexanoic acid Bi in a ratio of 2.2. Yes (here y = 9). Further, in order to form a ferroelectric having the composition in the lower right corner of the region B, 2-ethylhexanoic acid Ta is in a ratio of 2, for example, 2-ethylhexanoic acid Sr is 0.7, 2-ethylhexanoic acid. By using Bi at a ratio of 2.4, Sr 0.7 Bi 2.4 Ta 2 O y can be obtained by the organometallic pyrolysis method (here, y = 9.3). In addition, in order to obtain various ranges of ferroelectric compositions in the region B, it is preferable to set the raw material composition ratio within the above-mentioned range where δ is 0.01 <δ <0.3 and x is 0.01 <x <0.3.

次に本実施形態の効果を容量素子の面積の観点から確認するため、容量素子の面積を変えて試作し評価を行った。尚、強誘電体の成膜は有機金属熱分解法を用い、得られる強誘電体膜を構成する金属元素の組成を少し変更した点を除いて、前記第1の実施の形態に説明したとほぼ同様の方法を採用した。すなわちTaの代わりに元素数比でTaが0.96、Nbが0.04の割合でNbを更に用いる以外は、前記第1の実施の形態に説明したとほぼ同様の方法を採用した。原料としては、第1の実施の形態と同様に、各成分元素(金属元素)の2−エチルヘキサン酸塩を用いた。具体的には2−エチルヘキサン酸Sr、2−エチルヘキサン酸Bi、2−エチルヘキサン酸Ta、2−エチルヘキサン酸Nbを各金属成分の元素数比で1:(1.99/0.81):[(1.9×0.96)/0.81]:[(1.9×0.04)/0.81]の割合で混合して用いて、全体をn−オクタンを溶媒として2−エチルヘキサン酸Sr基準で0.08mol/lに薄めて有機金属熱分解法により強誘電体膜を形成した。上記の原料組成の使用割合は、常誘電体としてBi2Ta0.96Nb0.04O4を10mol%用いると仮定した時の常誘電性前駆体も含めての組成割合である。 Next, in order to confirm the effect of this embodiment from the viewpoint of the area of the capacitive element, the prototype was evaluated by changing the area of the capacitive element. It should be noted that the ferroelectric film was formed by using the organometallic pyrolysis method, except that the composition of the metal elements constituting the obtained ferroelectric film was slightly changed, as described in the first embodiment. Almost the same method was adopted. That is, a method substantially similar to that described in the first embodiment was adopted except that Nb was further used instead of Ta at a ratio of the number of elements of Ta of 0.96 and Nb of 0.04. As a raw material, 2-ethylhexanoate of each component element (metal element) was used as in the first embodiment. Specifically, 2-ethylhexanoic acid Sr, 2-ethylhexanoic acid Bi, 2-ethylhexanoic acid Ta, and 2-ethylhexanoic acid Nb are 1: (1.99 / 0.81) in terms of the number of elements of each metal component. ): [(1.9 × 0.96) /0.81]: [(1.9 × 0.04) /0.81] in a mixed ratio and using n-octane as a solvent based on 2-ethylhexanoic acid Sr as a whole. The film was diluted to 0.08 mol / l and a ferroelectric film was formed by organometallic pyrolysis. The use ratio of the above raw material composition is a composition ratio including the paraelectric precursor when it is assumed that 10 mol% of Bi 2 Ta 0.96 Nb 0.04 O 4 is used as the paraelectric.

以上のような常誘電性前駆体を含む強誘電性前駆体との混合溶液を使用して、サンプルTA24-16を作成した。尚、得られた前記強誘電体膜は、Bi2O2構造の酸化ビスマス層とペロブスカイト層(m = 1のTa0.96Nb0.04O4とm = 2の( Sr 1-x Bi 2x/3 ) Ta1.92Nb0.08O7)が交互に積層してなるビスマス層状構造から形成されておりm =1のペロブスカイト層の存在確率は確率δ=14/57であり、従ってm =2のペロブスカイト層の存在確率は43/57あり、また、m = 2のペロブスカイト層のxの値は3/43のものが得られた。 Sample TA24-16 was prepared using a mixed solution with a ferroelectric precursor containing the paraelectric precursor as described above. The obtained ferroelectric film is composed of a Bi 2 O 2 structure bismuth oxide layer and a perovskite layer (Ta 0.96 Nb 0.04 O 4 with m = 1 and (Sr 1-x Bi 2x / 3 ) with m = 2). Ta 1.92 Nb 0.08 O 7 ) is formed from a bismuth layered structure consisting of alternating layers, and the probability of existence of a perovskite layer with m = 1 is probability δ = 14/57, and therefore there is a perovskite layer with m = 2 The probability was 43/57, and the value of x in the perovskite layer with m = 2 was 3/43.

図7に残留分極量2Pr (μC/cm2)の電極サイズ依存性を示す。電極は下部電極も上部電極も正方形の電極とした。図7の横軸のキャパシタ下部電極の1辺の長さ(μm)は、かかる正方形の電極の1辺の長さを示している。尚、上部電極の1辺の長さは、下部電極の1辺の長さより10%長いものを用いた。従来例の強誘電体組成としてSrBi2 Ta1.92Nb0.08O9を使用して作成したサンプルTA24-04 Bi (常誘電体に相当するTa0.96Nb0.04O4に相当する常誘電性前駆体原料を添加しなかったものに相当)に比較して、結晶グレインサイズが電極外周周辺でも均一に形成されたことにより、0.4×0.4μm2の微細なキャパシタでも劣化のない特性を示している。本実施形態において形成した強誘電体の結晶粒径以上の大きさを有するように形成すれば例えば1.6×1.6μm2以下の微細なキャパシタでも所望の特性が得られ、かつ、面積が小さくなるので容量素子の微細化に好適である。 Fig. 7 shows the electrode size dependence of the residual polarization 2Pr (μC / cm 2 ). The lower electrode and the upper electrode were square electrodes. The length (μm) of one side of the capacitor lower electrode on the horizontal axis in FIG. 7 indicates the length of one side of the square electrode. The length of one side of the upper electrode was 10% longer than the length of one side of the lower electrode. Sample TA24-04 Bi prepared using SrBi 2 Ta 1.92 Nb 0.08 O 9 as the ferroelectric composition of the conventional example (paraelectric precursor raw material corresponding to Ta 0.96 Nb 0.04 O 4 corresponding to paraelectric) Compared to those not added), the crystal grain size is uniformly formed around the periphery of the electrode, so that even a fine capacitor of 0.4 × 0.4 μm 2 shows a characteristic without deterioration. If it is formed so as to have a size larger than the crystal grain size of the ferroelectric formed in this embodiment, desired characteristics can be obtained even with a fine capacitor of 1.6 × 1.6 μm 2 or less, and the area becomes small. It is suitable for miniaturization of a capacitor element.

尚、上記本発明の実施の形態例2におけるサンプルTA24-16の強誘電体膜の結晶粒径は下部電極上では100nm〜160nm、埋め込み絶縁膜上では100nm〜160nmと下部電極上と埋め込み絶縁膜上に関係なく、ほぼ均一であった。従来例のサンプルTA24-04の強誘電体膜の結晶粒径は下部電極上では50nm〜150nmであり、埋め込み絶縁膜上では40nm〜110nmであることが観察された。すなわち、下部電極上に比較して埋め込み絶縁膜上では結晶粒径が小さくなり、かつ下部電極上と埋め込み絶縁膜上のともに結晶粒径のばらつきが大きかった。   The crystal grain size of the ferroelectric film of sample TA24-16 in the second embodiment of the present invention is 100 nm to 160 nm on the lower electrode, and 100 nm to 160 nm on the buried insulating film, and on the lower electrode and the buried insulating film. It was almost uniform regardless of the above. It was observed that the crystal grain size of the ferroelectric film of the sample TA24-04 in the conventional example was 50 nm to 150 nm on the lower electrode and 40 nm to 110 nm on the buried insulating film. That is, the crystal grain size was smaller on the buried insulating film than on the lower electrode, and the variation in crystal grain size was larger on both the lower electrode and the buried insulating film.

また、下部電極の強誘電体膜に接する側の結晶粒径、並びに上部電極の強誘電体膜に接する側の結晶粒径はいずれも100〜200nmでありほぼ均一のものを用いた。   Further, the crystal grain size on the side of the lower electrode in contact with the ferroelectric film and the crystal grain size on the side of the upper electrode in contact with the ferroelectric film were both 100 to 200 nm and substantially uniform.

(第3の実施形態)
以下、本発明の第3の実施形態について図面を用いて説明する。
図8(a)に示すように、基板1上に絶縁膜2(具体的にはB(ホウ素),P(リン)などが添加されたSiO2、通称BPSG:ボロンリンガラス)をSA-CVD法(Sub- Atomospheric Chemical Deposition Method:準常圧化学的気相成長法)で膜厚500nm形成し、絶縁膜2中に基板と強誘電体キャパシタの下部電極を電気的に接続する第1のコンタクトプラグ3[W(タングステン)、PolySi(ポリシリコン)など。ここではWを用いた]を形成した。さらに、その上に強誘電体膜の結晶成長を促進する膜(Pt)と酸素バリア層(IrO/Ir/TiAlN)からなる導電膜をDCスパッタ法でPt層が最上層になる順で、膜厚それぞれ100 nm / 50 nm / 50 nm / 100nmに積層し、所望のマスクを用いて第1のコンタクトプラグ3が被覆されるようにパターニングして正方形の下部電極5(面積0.5×0.5μm2:設計値)を形成した。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.
As shown in FIG. 8 (a), an insulating film 2 (specifically, SiO 2 to which B (boron), P (phosphorus), etc. are added, commonly called BPSG: boron phosphorous glass) is applied to the substrate 1 by SA-CVD. A first contact that electrically connects the substrate and the lower electrode of the ferroelectric capacitor in the insulating film 2 with a thickness of 500 nm formed by a sub-atmospheric chemical deposition method (Sub-Atomospheric Chemical Deposition Method) Plug 3 [W (tungsten), PolySi (polysilicon), etc. Here, W was used]. Furthermore, a conductive film composed of a film (Pt) that promotes crystal growth of the ferroelectric film and an oxygen barrier layer (IrO / Ir / TiAlN) is formed on the Pt layer in order of the Pt layer by DC sputtering. The layers are stacked to a thickness of 100 nm / 50 nm / 50 nm / 100 nm, respectively, and patterned so as to cover the first contact plug 3 using a desired mask to form a square lower electrode 5 (area 0.5 × 0.5 μm 2 : Design value) was formed.

次に図8(b)に示すように、下部電極5上に埋め込み絶縁膜13a(具体的には、オゾンとTEOSを用いたSA-CVD方法で成膜したSiO2膜)を成膜し、CMP(化学・機械研磨法)を用いて下部電極5の表面を露出させた。この時の下部電極5と埋め込み絶縁膜13aの厚さは300nmとした。 Next, as shown in FIG. 8B, a buried insulating film 13a (specifically, a SiO 2 film formed by the SA-CVD method using ozone and TEOS) is formed on the lower electrode 5, The surface of the lower electrode 5 was exposed using CMP (chemical / mechanical polishing method). At this time, the thickness of the lower electrode 5 and the buried insulating film 13a was set to 300 nm.

次に図8(c)に示すように、第2の実施の形態例と同一の組成の原料前駆体組成、すなわち2−エチルヘキサン酸Sr、2−エチルヘキサン酸Bi、2−エチルヘキサン酸Ta、2−エチルヘキサン酸Nbを各金属成分の元素数比で1:(1.99/0.81):[(1.9×0.96)/0.81]:[(1.9×0.04)/0.81]の割合で混合して用いて、全体をn−オクタンを溶媒として2−エチルヘキサン酸Sr基準で0.08mol/lに薄めた。かくして常誘電性前駆体が添加された強誘電性前駆体溶液をスピンコート法にて塗布し、溶媒が揮発する温度程度(150〜300℃)でウエハベークし、厚み150nmの強誘電性前駆体膜12aを形成した。その後結晶成長の基点となる核を形成するためのRTP(急速熱処理法:Rapid thermal processing)を用いて仮焼結を行った。強誘電体材料の種類により核を形成する温度は異なるが、SBT系材料はおおよそ650℃程度で、1分間程度である。その上にPtからなる導電膜7aを厚み50nmにスパッタリング法で成膜した。   Next, as shown in FIG. 8 (c), the raw material precursor composition having the same composition as the second embodiment, that is, 2-ethylhexanoic acid Sr, 2-ethylhexanoic acid Bi, 2-ethylhexanoic acid Ta , 2-ethylhexanoic acid Nb in terms of the number ratio of each metal component 1: (1.99 / 0.81): [(1.9 × 0.96) /0.81]: [(1.9 × 0.04) /0.81 The mixture was diluted to 0.08 mol / l based on 2-ethylhexanoic acid Sr using n-octane as a solvent. Thus, the ferroelectric precursor solution to which the paraelectric precursor has been added is applied by spin coating, the wafer is baked at a temperature at which the solvent volatilizes (150 to 300 ° C.), and the ferroelectric precursor film has a thickness of 150 nm. 12a was formed. Thereafter, pre-sintering was performed using RTP (Rapid Thermal Processing) for forming nuclei as a base point for crystal growth. The temperature at which the nucleus is formed differs depending on the type of the ferroelectric material, but the SBT material is about 650 ° C. for about 1 minute. A conductive film 7a made of Pt was formed thereon with a thickness of 50 nm by sputtering.

次に図8(d)に示すように、所望のマスクを用いて下部電極5が被覆されるようにパターニングして前駆体膜12a及び正方形の上部電極7(面積0.6×0.6μm2)を形成した。ここでは強誘電体膜及び上部電極を同じマスクでパターニングしたが、別々のマスクで行ってもかまわない。下部電極5及び上部電極7の強誘電体膜に接する側の結晶粒径はそれぞれ100nm〜200nmといずれもほぼ均一な電極を用いた。すなわち、強誘電体膜が結晶化する際にその下地や上地となる当該下部電極や上部電極の影響を受ける為、当該下部電極や上部電極の結晶粒径が均一であると、その間に形成される強誘電体の結晶粒径がなお一層均一になり、好ましい。なお、必要に応じて、少なくとも下部電極の結晶粒径が均一なものを用いても良い。 Next, as shown in FIG. 8 (d), the precursor film 12a and the square upper electrode 7 (area 0.6 × 0.6 μm 2 ) are formed by patterning to cover the lower electrode 5 using a desired mask. did. Here, the ferroelectric film and the upper electrode are patterned using the same mask, but they may be formed using different masks. The crystal grains on the side of the lower electrode 5 and the upper electrode 7 that are in contact with the ferroelectric film were 100 nm to 200 nm, respectively. That is, when the ferroelectric film is crystallized, it is influenced by the lower electrode and the upper electrode, which are the base and upper layers. Therefore, if the crystal grain size of the lower electrode and the upper electrode is uniform, the ferroelectric film is formed between them. This is preferable because the crystal grain size of the ferroelectric material becomes even more uniform. If necessary, at least the lower electrode having a uniform crystal grain size may be used.

最後に、図8(e)に示すように、前駆体膜を高温で熱処理し、結晶化させて、強誘電体膜からなる容量絶縁膜12を形成した。SBT系材料はおおよそ650℃〜800℃程度で1分間である。ここでは熱処理を強誘電体膜塗布直後と容量素子パターニング後に行う実施形態としたが、強誘電体膜形成以降であれば、例えば、上部電極上に第2の絶縁膜を形成した後など、いずれかの工程に少なくとも一回熱処理工程が入っていればかまわない。尚、上部電極7の強誘電体膜に接する側の結晶粒径は上述したように100nm〜200nmとほぼ均一であることが好ましい。すなわち、強誘電体膜が結晶化する際にその上地となる当該上部電極の影響を受ける為、当該上部電極の結晶粒径が均一であると、その下の強誘電体の結晶粒径がなお一層均一になり、好ましい。   Finally, as shown in FIG. 8 (e), the precursor film was heat-treated at a high temperature and crystallized to form a capacitive insulating film 12 made of a ferroelectric film. The SBT material is about 650 ° C. to 800 ° C. for 1 minute. In this embodiment, the heat treatment is performed immediately after the ferroelectric film is applied and after the capacitive element patterning. However, after the formation of the ferroelectric film, for example, after the second insulating film is formed on the upper electrode, It does not matter if there is at least one heat treatment step in the process. Incidentally, it is preferable that the crystal grain size of the upper electrode 7 on the side in contact with the ferroelectric film is substantially uniform as 100 nm to 200 nm as described above. That is, when the ferroelectric film is crystallized, it is affected by the upper electrode that is the upper layer, so if the crystal grain size of the upper electrode is uniform, the crystal grain size of the ferroelectric film below it is It becomes even more uniform and preferable.

また、得られた前記強誘電体膜は、Bi2O2構造の酸化ビスマス層とペロブスカイト層(m = 1のTa0.96Nb0.04O4とm = 2の( Sr 1-x Bi 2x/3 )Ta1.92Nb0.08O7)が交互に積層してなるビスマス層状構造から形成されておりm =1のペロブスカイト層の存在確率は確率δ=14/57であり、従ってm =2のペロブスカイト層の存在確率は43/57であり、また、m = 2のペロブスカイト層のxの値は3/43のものが得られた。 In addition, the obtained ferroelectric film has a Bi 2 O 2 structure bismuth oxide layer and a perovskite layer (Ta 0.96 Nb 0.04 O 4 with m = 1 and m = 2 (Sr 1-x Bi 2x / 3 )) Ta 1.92 Nb 0.08 O 7 ) is formed from a bismuth layered structure consisting of alternating layers, and the probability of existence of a perovskite layer with m = 1 is probability δ = 14/57, and therefore there is a perovskite layer with m = 2 The probability was 43/57, and the value of x in the perovskite layer with m = 2 was 3/43.

以上により、絶縁膜に埋め込まれた下部電極とその外周絶縁膜上での強誘電体の結晶粒径は、それぞれ100nm〜160nmと100nm〜160nmであり結晶粒径がほぼ均一な強誘電体膜を持つ容量素子を形成することができ、得られた容量素子の残留分極量2Prは、18.8μC/cm2であり、キャパシタ面積が微細化されても強誘電体の分極特性の劣化を防止することできる。 As described above, the ferroelectric crystal grain sizes on the lower electrode embedded in the insulating film and the outer peripheral insulating film are 100 nm to 160 nm and 100 nm to 160 nm, respectively. Capacitance element can be formed, and the residual polarization amount 2Pr of the obtained capacitance element is 18.8 μC / cm 2 , which prevents the deterioration of the polarization characteristics of the ferroelectric material even if the capacitor area is miniaturized. it can.

なお、本実施形態では添加する常誘電性前駆体として常誘電体Bi2Ta0.96Nb0.04O4に相当する常誘電性前駆体を使用した例を説明したが、他のBiを含んだ常誘電体、例えばBi2TaO4、Bi2O3やBi2NbO4に相当する常誘電性前駆体を用いてもかまわない。 In this embodiment, an example in which a paraelectric precursor corresponding to paraelectric Bi 2 Ta 0.96 Nb 0.04 O 4 is used as a paraelectric precursor to be added has been described. For example, a paraelectric precursor corresponding to Bi 2 TaO 4 , Bi 2 O 3, or Bi 2 NbO 4 may be used.

(第4の実施形態)
以下、本発明の第4の実施形態について図面を用いて説明する。
(Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to the drawings.

図9(a)に示すように、基板1(ここでは、基板直径8インチのシリコン半導体基板を用いた)上に絶縁膜2(具体的にはB(ホウ素),P(リン)などが添加されたSiO2、通称BPSG:ボロンリンガラス)をSA-CVD法で膜厚450nm形成し、絶縁膜2中に基板と強誘電体キャパシタの下部電極を電気的に接続する第1のコンタクトプラグ3[W(タングステン)、PolySi(ポリシリコン)など。ここではWを用いた]を形成した。さらに、その上に強誘電体膜の結晶成長を促進する膜(Pt)と酸素バリア層(IrO/Ir/TiAlN)からなる導電膜をDCスパッタ法でPt層が最上層になる順で、膜厚それぞれ100 nm / 50 nm / 50 nm / 100nmに積層し、所望のマスクを用いて第1のコンタクトプラグ3が被覆されるようにパターニングして正方形の下部電極5(面積0.4×0.4μm2:設計値)を形成した。 As shown in FIG. 9 (a), an insulating film 2 (specifically B (boron), P (phosphorus), etc.) is added on a substrate 1 (here, a silicon semiconductor substrate having a substrate diameter of 8 inches). SiO 2 , commonly called BPSG (Boron Phosphorus Glass) is formed with a thickness of 450 nm by the SA-CVD method, and the first contact plug 3 that electrically connects the substrate and the lower electrode of the ferroelectric capacitor in the insulating film 2 [W (tungsten), PolySi (polysilicon), etc. Here, W was used]. Furthermore, a conductive film composed of a film (Pt) that promotes crystal growth of the ferroelectric film and an oxygen barrier layer (IrO / Ir / TiAlN) is formed on the Pt layer in order of the Pt layer by DC sputtering. Each of the layers is laminated to a thickness of 100 nm / 50 nm / 50 nm / 100 nm, and is patterned so as to cover the first contact plug 3 using a desired mask, and a square lower electrode 5 (area 0.4 × 0.4 μm 2 : Design value) was formed.

次に図9(b)に示すように、下部電極5上に埋め込み絶縁膜13a(具体的には、オゾンとTEOSを用いたSA-CVD方法で成膜したSiO2膜)を成膜し、CMP(化学・機械研磨法)を用いて下部電極5の表面を露出させた。この時の下部電極5と埋め込み絶縁膜13aの厚さは300nmとした。 Next, as shown in FIG. 9B, a buried insulating film 13a (specifically, a SiO 2 film formed by the SA-CVD method using ozone and TEOS) is formed on the lower electrode 5, The surface of the lower electrode 5 was exposed using CMP (chemical / mechanical polishing method). At this time, the thickness of the lower electrode 5 and the buried insulating film 13a was set to 300 nm.

次に図9(c)に示すように、第1の実施の形態例と同一の組成の原料前駆体組成、すなわち2−エチルヘキサン酸Sr、2−エチルヘキサン酸Bi、2−エチルヘキサン酸Taを各金属成分の元素数比で1:(1.99/0.81):(1.9/0.81)の割合で混合して用いて、全体をn−オクタンを溶媒として2−エチルヘキサン酸Sr基準で0.08mol/lに薄めた。かくして常誘電性前駆体が添加された強誘電性前駆体溶液をスピンコート法にて塗布し、溶媒が揮発する温度程度(150〜300℃)でウエハベークし、厚み150nmの強誘電性前駆体膜12aを形成した。その後結晶成長の基点となる核を形成するためのRTP(急速熱処理法:Rapid thermal processing)を用いて仮焼結を行った。強誘電体材料の種類により核を形成する温度は異なるが、SBT材料はおおよそ650℃程度で、1分間程度である。その上にPtからなる導電膜7aを厚み50nmにスパッタリング法で成膜した。   Next, as shown in FIG. 9 (c), the raw material precursor composition having the same composition as the first embodiment, that is, 2-ethylhexanoic acid Sr, 2-ethylhexanoic acid Bi, 2-ethylhexanoic acid Ta Are mixed in the ratio of the number of elements of each metal component in a ratio of 1: (1.99 / 0.81) :( 1.9 / 0.81), and the whole is 2-ethyl with n-octane as a solvent. It was diluted to 0.08 mol / l based on hexanoic acid Sr. Thus, the ferroelectric precursor solution to which the paraelectric precursor has been added is applied by spin coating, the wafer is baked at a temperature at which the solvent volatilizes (150 to 300 ° C.), and the ferroelectric precursor film having a thickness of 150 nm. 12a was formed. Thereafter, pre-sintering was performed using RTP (Rapid Thermal Processing) for forming nuclei as a base point for crystal growth. The temperature at which the nucleus is formed differs depending on the type of the ferroelectric material, but the SBT material is about 650 ° C. for about 1 minute. A conductive film 7a made of Pt was formed thereon with a thickness of 50 nm by sputtering.

次に図9(d)に示すように、所望のマスクを用いて下部電極5が被覆されるようにパターニングして前駆体膜12a及び正方形の上部電極7(面積0.45×0.45μm2)を形成した。ここでは前駆体膜及び上部電極を同じマスクでパターニングしたが、別々のマスクで行ってもかまわない。下部電極5及び上部電極7の強誘電体膜に接する側の結晶粒径はそれぞれ100nm〜200nmといずれもほぼ均一のものとした。 Next, as shown in FIG. 9 (d), the precursor film 12a and the square upper electrode 7 (area 0.45 × 0.45 μm 2 ) are formed by patterning so as to cover the lower electrode 5 using a desired mask. did. Here, the precursor film and the upper electrode are patterned using the same mask, but they may be formed using different masks. The crystal grain sizes of the lower electrode 5 and the upper electrode 7 on the side in contact with the ferroelectric film were 100 nm to 200 nm, both of which were almost uniform.

次に図9(e)に示すように、第2の絶縁膜14a(具体的には、オゾンとTEOSを用いたSA-CVD法で成膜したSiO2膜)を上部電極7が被覆されるように厚み約150nmの厚さで形成した。 Next, as shown in FIG. 9 (e), the upper electrode 7 is covered with a second insulating film 14a (specifically, a SiO 2 film formed by the SA-CVD method using ozone and TEOS). Thus, it was formed with a thickness of about 150 nm.

次に図9(f)に示すように、所望のマスクを用いて第2の絶縁膜14aが被覆されるようにパターニングして第2の絶縁膜14及び埋め込み絶縁膜13を所定のパターンに形成した。ここでは第2の絶縁膜及び埋め込み絶縁膜を同じマスクでパターニングしたが、別々のマスクで行ってもかまわない。   Next, as shown in FIG. 9F, the second insulating film 14 and the buried insulating film 13 are formed in a predetermined pattern by patterning so as to cover the second insulating film 14a using a desired mask. did. Although the second insulating film and the buried insulating film are patterned using the same mask here, they may be formed using different masks.

最後に、図9(e)に示すように、前駆体膜を高温で熱処理し、結晶化させて、強誘電体膜からなる容量絶縁膜12を形成した。SBT材料の熱処理はおおよそ650℃〜800℃程度で1分間程度である。ここでは熱処理を第2の絶縁膜で強誘電体容量素子を被覆してから行う実施形態としたので、熱処理が均一に作用し、結晶粒径の均一化がさらに進行した。すなわち、第2の絶縁膜なしの上部電極が露出したままの状態で熱処理すると、上部電極は金属なので熱を反射するが、第2の絶縁膜で被覆しておくと、上部電極上に相当する部分も熱を吸収しやすくなり、熱処理が均一に作用し、結晶粒径の均一化がさらに進行して好ましい。   Finally, as shown in FIG. 9 (e), the precursor film was heat-treated at a high temperature and crystallized to form a capacitive insulating film 12 made of a ferroelectric film. The heat treatment of the SBT material is about 650 ° C. to 800 ° C. for about 1 minute. In this embodiment, since the heat treatment is performed after the ferroelectric capacitor element is covered with the second insulating film, the heat treatment acts uniformly and the crystal grain size is further uniformized. That is, when the heat treatment is performed with the upper electrode without the second insulating film exposed, the upper electrode reflects the heat because it is a metal, but if it is covered with the second insulating film, it corresponds to the upper electrode. The part is also preferable because it easily absorbs heat, the heat treatment acts uniformly, and the uniformity of the crystal grain size further proceeds.

尚、得られた前記強誘電体膜は、Bi2O2構造の酸化ビスマス層とペロブスカイト層(m = 1のTaO4とm = 2の( Sr 1-x Bi 2x/3 )Ta2O7)が交互に積層してなるビスマス層状構造から形成されておりm =1のペロブスカイト層の存在確率は確率δ=0.1であり、従ってm =2のペロブスカイト層の存在確率は0.9であり、また、m = 2のペロブスカイト層のxの値は0.1のものが得られた。 The obtained ferroelectric film is composed of a Bi 2 O 2 bismuth oxide layer and a perovskite layer (M = 1 TaO 4 and m = 2 (Sr 1−x Bi 2x / 3 ) Ta 2 O 7. ) Are alternately laminated, and the probability of existence of a perovskite layer with m = 1 is δ = 0.1, so the probability of existence of a perovskite layer with m = 2 is 0.9, and The value of x of the perovskite layer with m = 2 was 0.1.

以上により、絶縁膜に埋め込まれた下部電極とその外周絶縁膜上での強誘電体の結晶粒径は、それぞれ100nm〜160nmと100nm〜160nmであり、結晶粒径がほぼ均一な強誘電体膜を持つ容量素子を形成することができ、得られた容量素子の残留分極量2Prは、16μC/cm2であり、キャパシタ面積が微細化しても強誘電体の分極特性の劣化を防止することできる。 As described above, the ferroelectric crystal grains of the lower electrode embedded in the insulating film and the outer peripheral insulating film have a crystal grain size of 100 nm to 160 nm and 100 nm to 160 nm, respectively, and the crystal grain size is substantially uniform. The residual polarization amount 2Pr of the obtained capacitive element is 16 μC / cm 2 , and it is possible to prevent the deterioration of the polarization characteristics of the ferroelectric material even if the capacitor area is miniaturized. .

なお、本実施形態では添加する常誘電性前駆体として常誘電体BiTaO4に相当する常誘電性前駆体を使用して説明したが、他のBiを含んだ常誘電体、例えばBi2O3やBiNbO4に相当する常誘電性前駆体を用いてもかまわない。 In this embodiment, the paraelectric precursor corresponding to the paraelectric BiTaO 4 is used as the paraelectric precursor to be added. However, other Bi-containing paraelectrics such as Bi 2 O 3 are used. Alternatively, a paraelectric precursor corresponding to BiNbO 4 may be used.

本発明によれば、強誘電体の結晶粒径差に対する強誘電体キャパシタの分極特性の劣化を防止でき、デバイスの微細化に伴いキャパシタサイズが小さくなっても劣化が生じない強誘電体膜、それを用いた容量素子、並びにこれらの製造方法を提供できる。従って、電子機器の小型化やより大容量のデータを処理ないし保存可能な電子機器の製造に有用である。   According to the present invention, it is possible to prevent the deterioration of the polarization characteristics of the ferroelectric capacitor with respect to the difference in the crystal grain size of the ferroelectric, and the ferroelectric film that does not deteriorate even if the capacitor size is reduced with the miniaturization of the device, Capacitance elements using the same and methods for manufacturing these can be provided. Therefore, the present invention is useful for the downsizing of electronic devices and the manufacture of electronic devices that can process or store a larger amount of data.

本発明の第1の実施形態における容量素子の構造断面図Cross-sectional view of the structure of the capacitive element according to the first embodiment of the present invention 本発明の第1の実施形態におけるペロブスカイト層の構造を示す断面模式図Sectional schematic diagram showing the structure of the perovskite layer in the first embodiment of the present invention 本発明の第1の実施形態におけるビスマス層状構造の強誘電体におけるm = 1のペロブスカイト層の結晶構造を示す模式図Schematic diagram showing the crystal structure of the m = 1 perovskite layer in the bismuth layered ferroelectric in the first embodiment of the present invention 本発明の第1の実施形態におけるビスマス層状構造の強誘電体におけるm = 2のペロブスカイト層の結晶構造を示す模式図Schematic diagram showing the crystal structure of an m = 2 perovskite layer in a bismuth layer-structured ferroelectric in the first embodiment of the present invention 本発明の第1の実施形態におけるビスマス層状結晶構造の結晶粒径と従来例のビスマス層状結晶構造の結晶粒径を示す図(従来のビスマス層状結晶構造の結晶粒径との比較)The figure which shows the crystal grain size of the bismuth layered crystal structure in the 1st Embodiment of this invention, and the crystal grain size of the bismuth layered crystal structure of a prior art example (comparison with the crystal grain size of the conventional bismuth layered crystal structure) 本発明の第2の実施形態におけるビスマス層状結晶構造の組成依存性を示す図The figure which shows the composition dependence of the bismuth layered crystal structure in the 2nd Embodiment of this invention 本発明の第2の実施形態における容量素子の強誘電体キャパシタ特性を示す図The figure which shows the ferroelectric capacitor characteristic of the capacitive element in the 2nd Embodiment of this invention 本発明の第3の実施形態における容量素子の製造方法を示す工程断面図Process sectional drawing which shows the manufacturing method of the capacitive element in the 3rd Embodiment of this invention 本発明の第4の実施形態における容量素子の製造方法を示す工程断面図Process sectional drawing which shows the manufacturing method of the capacitive element in the 4th Embodiment of this invention 従来の通常型ビスマス層状構造の強誘電体におけるビスマス層状構造を示す模式図Schematic diagram showing the bismuth layer structure in a conventional ferroelectric with a normal bismuth layer structure 従来の通常型ビスマス層状構造の強誘電体における酸化ビスマス層の結晶構造を示す模式図Schematic diagram showing the crystal structure of a bismuth oxide layer in a conventional ferroelectric with a normal bismuth layer structure 従来の通常型ビスマス層状構造の強誘電体におけるm = 2のペロブスカイト層の結晶構造を示す模式図Schematic diagram showing the crystal structure of an m = 2 perovskite layer in a conventional ferroelectric with a normal bismuth layer structure 従来の混合積層化超格子型ビスマス層状構造の強誘電体におけるビスマス層状構造を示す断面模式図Cross-sectional schematic diagram showing a bismuth layered structure in a conventional ferroelectric layered superlattice bismuth layered structure 従来の混合積層化超格子型ビスマス層状構造の強誘電体におけるm = 1のペロブスカイト層の結晶構造を示す模式図Schematic diagram showing the crystal structure of the m = 1 perovskite layer in a conventional ferroelectric layered superlattice bismuth layer structure

符号の説明Explanation of symbols

1 基板
2 絶縁膜
3 コンタクトプラグ
5 下部電極
7 上部電極
7a 導電膜
12 強誘電体膜からなる容量絶縁膜
12a 前駆体膜
13 埋め込み絶縁膜
13a 埋め込み絶縁膜
14 第2の絶縁膜
14a 第2の絶縁膜
101 半導体基板
102 ソースおよびドレイン領域
103 ゲート
104 トランジスタ
105 絶縁膜
106 コンタクトプラグ
107 埋め込み絶縁膜
108 下部電極
109 強誘電体膜
110 上部電極
121 酸化ビスマス層
122 m = 2のペロブスカイト層
127 m = 1のペロブスカイト層
124 酸素
125 タンタル
128 Aサイト
201 酸化ビスマス層
202 m = 2のペロブスカイト層
203 ビスマス
204 酸素
205 タンタル
206 ストロンチウム
207 m = 1のペロブスカイト層
DESCRIPTION OF SYMBOLS 1 Substrate 2 Insulating film 3 Contact plug 5 Lower electrode 7 Upper electrode 7a Conductive film 12 Capacitor insulating film made of ferroelectric film 12a Precursor film 13 Embedded insulating film 13a Embedded insulating film 14 Second insulating film 14a Second insulating film Film 101 semiconductor substrate 102 source and drain region 103 gate 104 transistor 105 insulating film 106 contact plug 107 buried insulating film 108 lower electrode 109 ferroelectric film 110 upper electrode 121 bismuth oxide layer 122 m = 2 2 perovskite layer 127 m = 1 Perovskite layer 124 oxygen 125 tantalum 128 A site 201 bismuth oxide layer 202 m = 2 perovskite layer 203 bismuth 204 oxygen 205 tantalum 206 strontium 207 m = 1 perovskite layer

Claims (10)

基板上に形成された絶縁膜上と前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた導電体上とに跨って形成された強誘電体膜であって、前記強誘電体膜の結晶粒径が前記強誘電体に接する前記絶縁膜上および導電体上においてほぼ均一に形成されていることを特徴とする強誘電体膜。 A ferroelectric film formed over an insulating film formed on a substrate and a conductor embedded in the insulating film so that at least a part of the surface thereof is exposed, the ferroelectric film A ferroelectric film characterized in that a crystal grain size of the body film is formed substantially uniformly on the insulating film and the conductor in contact with the ferroelectric substance. 基板上に形成された絶縁膜と、前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた下部電極と、前記絶縁膜上および下部電極上に跨って形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とを備え、前記強誘電体膜の結晶粒径が前記強誘電体に接する前記絶縁膜上および下部電極上においてほぼ均一に形成されていることを特徴とする強誘電体容量素子。 An insulating film formed on the substrate; a lower electrode embedded in the insulating film so that at least a part of the surface thereof is exposed; and a ferroelectric formed over the insulating film and the lower electrode A film and an upper electrode formed on the ferroelectric film, and the crystal grain size of the ferroelectric film is formed substantially uniformly on the insulating film and the lower electrode in contact with the ferroelectric A ferroelectric capacitive element characterized by comprising: 前記強誘電体と接する部分の前記下部電極の結晶粒径がほぼ均一に形成されている請求項2記載の強誘電体容量素子。 3. The ferroelectric capacitor element according to claim 2, wherein a crystal grain size of the lower electrode in a portion in contact with the ferroelectric is formed to be substantially uniform. 前記強誘電体と接する部分の前記上部電極の結晶粒径がほぼ均一に形成されている請求項3記載の強誘電体容量素子。 4. The ferroelectric capacitor element according to claim 3, wherein the crystal grain size of the upper electrode in the portion in contact with the ferroelectric is formed substantially uniformly. 前記強誘電体膜の膜厚が100nm以下であり、前記下部電極により規定される容量規定口の大きさが50×50μm2以下である請求項2〜4のいずれかに記載の強誘電体容量素子。 5. The ferroelectric capacitor according to claim 2, wherein the ferroelectric film has a thickness of 100 nm or less, and a capacity defining port defined by the lower electrode is 50 × 50 μm 2 or less. element. 前記強誘電体容量素子が1.8Vパルス波スイッチングによって、少なくとも15μC/cm2の残留分極量を生じる強誘電体容量素子である請求項5記載の強誘電体容量素子。 6. The ferroelectric capacitive element according to claim 5, wherein the ferroelectric capacitive element is a ferroelectric capacitive element that generates a residual polarization amount of at least 15 μC / cm 2 by 1.8 V pulse wave switching. 基板上に形成された絶縁膜上と前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた導電体上とに跨って強誘電体膜を形成する強誘電体膜の製造方法であって、前記基板上に所定の形状にパターニングされた導電体を形成する工程と、前記基板上に前記導電体を被覆するように絶縁膜を形成する工程と、前記絶縁膜の所定の領域を除去して前記導電膜の表面の少なくとも一部を露出させる工程と、前記絶縁膜上および露出した導電体上に、強誘電性前駆体と前記強誘電体膜の構成金属元素の少なくとも一部の金属元素を含む常誘電性前駆体とを混合して前駆体膜を形成する工程と、前記前駆体膜を結晶化して前記強誘電体膜を形成する工程とを備えたことを特徴とする強誘電体膜の製造方法。 Ferroelectric film manufacturing method for forming a ferroelectric film across an insulating film formed on a substrate and a conductor embedded in the insulating film so that at least a part of the surface of the insulating film is exposed A step of forming a conductor patterned in a predetermined shape on the substrate, a step of forming an insulating film so as to cover the conductor on the substrate, and a predetermined region of the insulating film. Removing at least a part of the surface of the conductive film, and exposing at least a part of the constituent metal elements of the ferroelectric precursor and the ferroelectric film on the insulating film and the exposed conductor And a step of forming a precursor film by mixing with a paraelectric precursor containing a metal element, and a step of crystallizing the precursor film to form the ferroelectric film. A method of manufacturing a ferroelectric film. 基板上に形成された絶縁膜上と前記絶縁膜中にその表面の少なくとも一部が露出するように埋め込まれた下部電極上とに跨って形成された強誘電体膜を具備する容量素子の製造方法であって、前記基板上に下部電極を形成する工程と、前記基板上に前記下部電極を被覆するように第1の絶縁膜を形成する工程と、前記第1の絶縁膜の所定の領域を除去して前記下部電極の表面の少なくとも一部を露出させる工程と、前記第1の絶縁膜上および露出した下部電極上に、強誘電性前駆体と前記強誘電体膜の構成金属元素の少なくとも一部の金属元素を含む常誘電性前駆体とを混合して前駆体膜を形成する工程と、前記前駆体膜上に上部電極を形成する工程と、前記上部電極上に第2の絶縁膜を形成する工程と、前記前駆体膜を結晶化して前記強誘電体膜を形成する工程とを備えていることを特徴とする強誘電体容量素子の製造方法。 Manufacture of a capacitive element comprising a ferroelectric film formed over an insulating film formed on a substrate and a lower electrode embedded in the insulating film so that at least a part of the surface thereof is exposed. A method comprising: forming a lower electrode on the substrate; forming a first insulating film on the substrate so as to cover the lower electrode; and a predetermined region of the first insulating film Removing at least a part of the surface of the lower electrode, and forming a ferroelectric precursor and a constituent metal element of the ferroelectric film on the first insulating film and the exposed lower electrode. A step of mixing a paraelectric precursor containing at least a part of a metal element to form a precursor film; a step of forming an upper electrode on the precursor film; and a second insulation on the upper electrode. Forming a film; and crystallizing the precursor film to produce the ferroelectric And a step of forming a body film. A method of manufacturing a ferroelectric capacitor element, comprising: 前記前駆体膜上に前記上部電極を形成した後、前記前駆体膜を結晶化して前記強誘電体膜を形成する請求項8記載の強誘電体容量素子の製造方法。 9. The method of manufacturing a ferroelectric capacitor element according to claim 8, wherein after the upper electrode is formed on the precursor film, the precursor film is crystallized to form the ferroelectric film. 前記上部電極上に前記第2の絶縁膜を形成した後、前記前駆体膜を結晶化して前記強誘電体膜を形成する請求項8記載の強誘電体容量素子の製造方法。 9. The method for manufacturing a ferroelectric capacitor element according to claim 8, wherein after forming the second insulating film on the upper electrode, the precursor film is crystallized to form the ferroelectric film.
JP2003311724A 2003-09-03 2003-09-03 Ferroelectric film, ferroelectric capacitive element, and manufacturing method of them Pending JP2005079538A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003311724A JP2005079538A (en) 2003-09-03 2003-09-03 Ferroelectric film, ferroelectric capacitive element, and manufacturing method of them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003311724A JP2005079538A (en) 2003-09-03 2003-09-03 Ferroelectric film, ferroelectric capacitive element, and manufacturing method of them

Publications (1)

Publication Number Publication Date
JP2005079538A true JP2005079538A (en) 2005-03-24

Family

ID=34413208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003311724A Pending JP2005079538A (en) 2003-09-03 2003-09-03 Ferroelectric film, ferroelectric capacitive element, and manufacturing method of them

Country Status (1)

Country Link
JP (1) JP2005079538A (en)

Similar Documents

Publication Publication Date Title
TWI297947B (en) Semiconductor memory device with dielectric structure and method for fabricating the same
US6351006B1 (en) Ferroelectric capacitor with means to prevent deterioration
JP5845866B2 (en) Manufacturing method of semiconductor device
KR101123433B1 (en) Method of forming a structure having a high dielectric constant and a structure having a high dielectric constant
JP4299959B2 (en) Manufacturing method of semiconductor device
JPH11126883A (en) Semiconductor memory element
JP5668303B2 (en) Semiconductor device and manufacturing method thereof
JP2004522314A (en) Integrated circuit device including layered superlattice material using interface buffer layer
JP2003174146A (en) Ferroelectric material capacitor and method of manufacturing the same
JP2009117768A (en) Semiconductor memory device and method of manufacturing the same
JP2001007299A (en) Lead germanate ferroelectric structure of multilayer electrode and deposition method thereof
US7473565B2 (en) Semiconductor device and method of manufacturing the same
US20080123243A1 (en) Ferroelectric capacitor
TWI538103B (en) Semiconductor device and manufacturing method of semiconductor device
US7368300B2 (en) Capacitor in semiconductor device and method for fabricating the same
US20090035877A1 (en) Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same
US20040058492A1 (en) Vapor growth method for metal oxide dielectric film and pzt film
JP4928098B2 (en) Method for manufacturing ferroelectric capacitor
US20050070043A1 (en) Semiconductor device and method for manufacturing the same
JP2005108876A (en) Semiconductor device and its manufacturing process
US20110140238A1 (en) Semiconductor device and manufacturing method thereof
JP2005079538A (en) Ferroelectric film, ferroelectric capacitive element, and manufacturing method of them
JP2004023042A (en) Semiconductor device and its manufacturing process
JP3683250B2 (en) Ferroelectric capacitor
JP2009076571A (en) Ferroelectric capacitor, manufacturing method therefor and ferroelectric memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210