JP2005074187A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2005074187A
JP2005074187A JP2003312217A JP2003312217A JP2005074187A JP 2005074187 A JP2005074187 A JP 2005074187A JP 2003312217 A JP2003312217 A JP 2003312217A JP 2003312217 A JP2003312217 A JP 2003312217A JP 2005074187 A JP2005074187 A JP 2005074187A
Authority
JP
Japan
Prior art keywords
board
signal
sub
main control
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003312217A
Other languages
English (en)
Inventor
Katsuyuki Otake
克幸 大竹
Atsutomo Suzuki
淳智 鈴木
Akihiro Kato
晶弘 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyomaru Industry Co Ltd
Original Assignee
Toyomaru Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyomaru Industry Co Ltd filed Critical Toyomaru Industry Co Ltd
Priority to JP2003312217A priority Critical patent/JP2005074187A/ja
Publication of JP2005074187A publication Critical patent/JP2005074187A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

【課題】 電源起動時にその接続の確認が行われる主制御基板及びサブ統合基板とを備えた遊技機を提供する。
【解決手段】 主制御基板41のCPU51は、起動時にRAM52やROM53等の動作確認等の初期処理を終えた後に、第1確認コマンド、第2確認コマンド、第3確認コマンドを順次を送信する。そして、サブ統合基板58では、起動時にRAM582やROM583等の動作確認等の初期処理を終えた後に、第1確認コマンド、第2確認コマンド、第3確認コマンドが順に送信されてくるかの確認が行われされ、これらのコマンドを受信できなかった場合には、主制御基板41と正常に接続できていないと判断し、音基板43へ異常メッセージを出力させるコマンドを送信する。そして、音基板43では、コマンドに従いスピーカ48から「サブ統合基板が正常に接続していません!」等の異常メッセージを発生させる。
【選択図】 図4

Description

本発明は主制御基板及びサブ統合基板とを備えた遊技機に関する。
従来、パチンコ機等の遊技機では、その制御を行うためにその機能に合わせた種々の基板が備えられている。そして、主制御基板が、当たりの抽選といった遊技機の主たる制御を行い、スピーカから音を発生させる音基板や、各種ランプ等の電飾を発光させる電飾基板や、画面の表示の制御を行う図柄表示基板や、遊技球の払出しを行う払出制御基板や、各種部材を動作させるソレノイド等へ信号を伝える中継基板にコマンド(信号)を送信することにより制御を行っている。その中で、主制御基板が与える指示に、よりバリエーションの豊富な演出を加え、さらに主制御基板の負担を軽減するために、サブ統合基板を設け、主制御基板からサブ統合基板へコマンドを送信し、そのコマンドに基づいてサブ統合基板がさらに細かく詳しいコマンドを音基板や電飾基板や図柄表示基板に対して送信しているものもある。
そこで、主制御基板とサブ統合基板との接続が、ケーブル(電線)の切断や接触不良等により正常になされていない場合には、サブ統合基板が正しいコマンドを認識できず、サブ統合基板からさらに音基板や電飾基板や図柄表示基板へ出力されるコマンドは正常なコマンドとならない。よって、遊技機は正常に動作しない。そこで、ケーブルの切断や接触不良を発見するために、遊技機出荷時のメーカーの担当者や遊技場係員は、遊技機の背面を目視して点検を行っていた。また、遊技機が異常な動作を行っていることが発見され、その原因を追究して初めてケーブルの不具合が発見されることもある。
なし
しかしながら、1台1台遊技機の背面を目視して点検を行うことは大変手間がかかる。さらに、目視では全ての切断や接触不良を発見できるわけではないという問題点がある。また、遊技機が異常な動作を行うことは、遊技者が楽しんでいる遊技を中断させてしまい、遊技者に迷惑をかけ、さらに遊技者に対して遊技機に対する不信感を抱かせてしまうという問題点がある。
本発明は、上記課題を解決するためになされたものであり、主制御基板とサブ統合基板とを接続するハーネスの接続確認が行われる遊技機を提供することを目的とする。
上記課題を解決するため、請求項1に記載の遊技機は、遊技機の制御を司る主制御基板と、当該主制御基板からの指示に従い、音声の制御を行う音基板、電飾部材の制御を行う電飾基板、遊技球の払出の制御を行う払出基板、画面の制御を行う図柄表示基板のうちの少なくとも1つに対して指示を与えるサブ統合基板と、前記主制御基板から前記サブ統合基板への信号を送信するための複数の電線で構成されるハーネスと、これらの基板に電力を供給する電源基板とを備えた遊技機であって、前記主制御基板は、前記サブ統合基板へ前記ハーネスを介して信号を送信する信号送信手段を備え、前記サブ統合基板は、前記信号送信手段から送信される前記信号を受信する信号受信手段と、当該信号受信手段が予め定められた所定の確認信号を受信した場合には正常と判断し、受信しない場合には異常と判断する判断手段と、当該判断手段の判断結果の報知を行う報知手段と、当該報知手段で行われる前記判断結果の報知の制御を行う報知制御手段とを備えている。
また、請求項2に係る発明の遊技機では、請求項1に記載の発明の構成に加えて、前記サブ統合基板は、前記判断手段が異常と判断した後に、前記主制御基板から送信された、当該サブ統合基板への指示を示す指示信号を、前記信号受信手段が受信しても、前記指示信号を破棄する指示信号破棄手段を備えたことを特徴とする構成となっている。
また、請求項3に係る発明の遊技機では、請求項1又は2に記載の発明の構成に加えて、前記サブ統合基板は、前記判断手段の判断結果を記憶する判断結果記憶手段を備えたことを特徴とする構成となっている。
また、請求項4に係る発明の遊技機では、請求項3に記載の発明の構成に加えて、前記サブ統合基板は、前記判断結果記憶手段に正常と記憶されている場合に、前記確認信号を前記信号受信手段が受信した際には、受信した前記確認信号を破棄する確認信号破棄手段を備えたことを特徴とする構成となっている。
また、請求項5に係る発明の遊技機では、請求項3又は4に記載の発明の構成に加えて、前記サブ統合基板は、前記判断手段による判断が行われておらず、前記判断結果記憶手段に判断結果が記憶されていない場合に、前記指示信号を前記信号受信手段がした際には、前記判断結果記憶手段に正常を記憶する正常記憶手段を備えたことを特徴とする構成となっている。
また、請求項6に係る発明の遊技機では、請求項1乃至5のいずれかに記載の発明の構成に加えて、前記確認信号は、前記ハーネスを構成する各電線が示す1ビットのビットデータの集合である第1確認信号、及び、前記第1確認信号の反転信号である第2確認信号を少なくとも含むことを特徴とする構成となっている。
また、請求項7に係る発明の遊技機では、請求項1乃至6のいずれかに記載の発明の構成に加えて、前記報知手段はスピーカが用いられる。
請求項1に係る発明の遊技機では、主制御基板の信号送信手段は、サブ統合基板へハーネスを介して信号を送信することができる。そして、サブ統合基板の信号受信手段は、信号送信手段から送信される信号を受信し、判断手段は、信号受信手段が予め定められた所定の確認信号を受信した場合には正常と判断し、受信しない場合には異常と判断し、報知手段は、判断手段の判断結果の報知を行い、報知制御手段は、報知手段で行われる判断結果の報知の制御を行うことができる。したがって、主制御基板とサブ統合基板との接続の状況を判断し、報知することができるので、異常である場合に、その異常のために遊技機の動作に障害が生じるより先に接続の異常を簡単に知ることができる。
また、請求項2に係る発明の遊技機では、請求項1に記載の発明の効果に加えて、サブ統合基板の指示信号破棄手段は、判断手段が異常と判断した後に、主制御基板から送信された、サブ統合基板への指示を示す指示信号を、信号受信手段が受信しても、指示信号を破棄することができる。したがって、主制御基板とサブ統合基板との接続が異常である場合に、遊技機の動作を進行させたり、主制御基板から送信された指示信号を誤って解釈して指示と異なる動作をさせたりすることがない。
また、請求項3に係る発明の遊技機では、請求項1又は2に記載の発明の効果に加えて、サブ統合基板の判断結果記憶手段は、判断手段の判断結果を記憶することができる。したがって、判断手段の判断結果を記憶しておくことができるので、判断が行われたか否かを後に判断することができる。また、判断結果に基づいてなんらかの処理を行うことができる。
また、請求項4に係る発明の遊技機では、請求項3に記載の発明の効果に加えて、サブ統合基板の確認信号破棄手段は、判断結果記憶手段に正常と記憶されている場合に、確認信号を信号受信手段が受信した際には、受信した確認信号を破棄することができる。したがって、主制御基板とサブ統合基板との接続が正常であることが判明しているにもかかわらず、確認信号を受信しても、判断処理を行ってしまうという無駄がない。
また、請求項5に係る発明の遊技機では、請求項3又は4に記載の発明の効果に加えて、サブ統合基板の正常記憶手段は、判断手段による判断が行われておらず、判断結果記憶手段に判断結果が記憶されていない場合に、指示信号を信号受信手段がした際には、判断結果記憶手段に正常を記憶することができる。したがって、判断手段で確認信号による接続の判断が成されていなくても、接続が正常であれば正常と記憶されるので、実際には接続が正常であるのにも係わらず、正常な場合の処理が行われないというような不具合が発生しない。
また、請求項6に係る発明の遊技機では、請求項1乃至5のいずれかに記載の発明の効果に加えて、確認信号は、ハーネスを構成する各電線が示す1ビットのビットデータの集合である第1確認信号、及び、第1確認信号の反転信号である第2確認信号を少なくとも含むように構成することができる。たとえば、1本の電線が示すビットデータが「1」であった場合には、「1」を表現していると判断できるが、「0」であった場合には、「0」を表現してるのか、それとも、電線が切断されているために「0」となっているのかの判断が付かない。しかしながら、「1」及び「0」で表現されるビットデータの集まりである第1確認信号とその反転信号である第2確認信号とで判断が行われるので、ある電線が示すビットデータが第1確認信号で「0」であり、判断が付かなかったとしても、第2確認信号では「0」の反転信号である「1」となっているので、判断することができる。
また、請求項7に係る発明の遊技機では、請求項1乃至5のいずれかに記載の発明の効果に加えて、報知手段はスピーカを用いることができる。したがって、音声により判断結果を報知することができる。
以下、本発明に係る遊技機であるパチンコ機1について、図面を参照して説明する。まず、図1及び図2を参照して、本実施の形態におけるパチンコ機1について説明する。図1は、パチンコ機1の正面図であり、図2はパチンコ機1の背面図であり、図3は、センターカバー90に保護されて設置されている基板の配置図である。
図1に示すように、パチンコ機1の正面の上半分の部分には、発射ハンドル7の操作により図示外の発射機から発射された遊技媒体としての遊技球が流下する遊技盤2が設けられている。この遊技盤2は略正方形であり、透明なガラス板を保持したガラス枠13で保護されている。遊技盤2の下方部には、発射機に遊技球を供給し、かつ賞品球を受ける上皿5が設けられている。そして、上皿5の直下には、賞品球を受ける下皿6が設けられ、下皿6の右横には遊技球の発射を調整する発射ハンドル7が設けられている。さらに、上皿5と下皿6との間にはスピーカ48がそれぞれ設けられている。
また、遊技盤2の前面にはガイドレール(図示外)で囲まれた略円形の遊技領域4が設けられている。この遊技領域4の略中央には、LCDから構成された特別図柄表示画面28や普通図柄表示部24、各種ランプ、LEDを備えた特別図柄表示装置8が設けられている。この特別図柄表示装置8の左右上方には電飾風車9,10がそれぞれ設けられている。また、特別図柄表示装置8の左側方には普通図柄始動ゲート12が設けられている。また、特別図柄表示装置8の下側には特別図柄始動電動役物15が設けられている。そして、その特別図柄始動電動役物15の下方に、大入賞口16が設けられている。そして、特別図柄始動電動役物15の左右には普通入賞口19,20がそれぞれ設けられており、大入賞口16の左右にも普通入賞口17,18がそれぞれ設けられている。
また、特別図柄表示装置8の上部には、7セグメントLEDから構成される普通図柄表示部24が設けられている。この普通図柄表示部24には、1桁の数字や1文字のアルファベット等の図柄を表示できるようになっている。また、特別図柄表示装置8の特別図柄表示画面28の上部には4個のLEDから成る特別図柄記憶数表示LED60が設けられている。この特別図柄記憶数表示LED60には、特別図柄始動電動役物15に入賞し、特別図柄表示画面28に大当たり判定の結果がまだ表示されていない遊技球の個数、いわゆる特別図柄作動保留球数を4個まで、LEDの点灯で表示することができるようになっている。さらに、普通図柄表示部24の下方に設けられた4個のLEDから成る普通図柄記憶数表示LED59は、普通図柄始動ゲート12に入賞し、普通図柄表示部24に普通当たりの判定の結果がまだ表示されていない遊技球の個数、いわゆる普通図柄作動保留球数を、特別図柄作動保留球数同様4個まで、LEDの点灯で表示することができる。尚、遊技盤2には、上記以外に、種々の電飾ランプ63(図4参照)、その他の電飾用のLED62(図4参照)、風車及び多数の障害釘等が設けられている。
次に、特別図柄表示画面28に表示される画面について説明する。特別図柄表示画面28には、左から、特別図柄表示部L1,特別図柄表示部L3,特別図柄表示部L2の順に、3つの特別図柄表示部が横一列に配置されている。この特別図柄表示部L1〜L3には、後述する特別図柄が上から下方向にスクロールするように変動表示され、特別図柄表示部L1、特別図柄表示部L2、特別図柄表示部L3の順に停止するようになっている。尚、この特別図柄表示部L1〜L3の配置、停止表示させる順序、スクロールの方向などは任意に変更できる。また、特別図柄表示画面28上には、特別図柄表示部L1〜L3の背景に画像やメッセージ等も表示されるようになっている。さらに、特別図柄表示部L1〜L3には特別図柄が常に表示されているわけではなく、これらの表示に代えて画像やメッセージ等を表示できるようになっている。
次に、図2を参照して、パチンコ機1の背面の構造について説明する。図2に示すように、パチンコ機1の左下部背面には、パチンコ機1の主制御を司る主制御基板41を収納した透明な樹脂製の主制御基板ボックス91が設けられ、主制御基板ボックス91の右隣には音基板43が、音基板43の右隣上方には電源基板42がそれぞれ透明な樹脂製のボックスに収められ、その下方には払出制御基板45が透明な樹脂製の払出制御基板ボックス92に収められて配置されている。さらに、主制御基板ボックス91の上方には、遊技盤の裏面及び裏面に配置されている基板を保護し、各種配線を覆うセンターカバー90が配置さている。尚、主制御基板ボックス91の上部には、主制御基板41が他の基板に接続するためのハーネスを差し込むコネクタが備えられている。図2では、主制御基板ボックス91の上部の中央に、サブ統合基板58(図3、図4参照)と接続するためのハーネス80(図5参照)を差し込むコネクタ86が備えられている。
次に、図3を参照して、センターカバー90に保護されて設置されている基板について説明する。これらの基板は遊技盤2(図1参照)の背面に設置されている。遊技盤2の表面に設置されている特別図柄表示装置8の裏面には図柄表示基板44が設置されており、その下部には中継基板47が設置されており、図柄表示基板44の左にはサブ統合基板58が設置されている。また、サブ統合基板58の下部には、サブ統合基板58が他の基板に接続するためのハーネスを差し込むコネクタが備えられている。図3では、サブ統合基板58の1番左端に、主制御基板41(図2、図4参照)と接続するためのハーネス80を差し込むコネクタ87が備えられている。
次に、本実施の形態のパチンコ機1の電気的構成について、図4を参照して説明する。図4は、パチンコ機1の電気的回路構成を示すブロック図である。図4に示すように、パチンコ機1の制御部40は、主制御基板41、電源基板42、音基板43、図柄表示基板44、払出制御基板45、電飾基板46、中継基板47及びサブ統合基板58から構成されている。
パチンコ機1の主制御を司る主制御基板41には、プログラムにしたがって各種の処理を行うCPUユニット50が設けられている。このCPUユニット50には、各種の演算処理を行うCPU51と、フラグやカウンタ等の演算処理中に発生するデータの値等を一時的に記憶するRAM52と、制御プログラム、各種データの初期値、他の基板への指示を行うコマンド等を記憶したROM53とが設けられており、これらは一つのLSIとして一体にモールディングされている。また、CPUユニット50には割込信号発生回路57が接続され、この割込信号発生回路57は、例えば、0.002秒(以下、「2ms」と略す。)毎にCPU51に割込信号を与えるようになっている。CPU51は、この割込信号が入力される毎にROM53に記憶されている制御プログラムを実行し、この制御プログラムにしたがってパチンコ機1の制御を行う。
また、主制御基板41にはI/Oインタフェイス54が設けられており、サブ統合基板58、払出制御基板45、中継基板47等のサブ基板と接続している。さらに、サブ統合基板58は、音基板43、図柄表示基板44及び電飾基板46と接続している。尚、各基板は図5に示すような、ケーブルを束ねたハーネス(束)で接続されている。図5に示す例は、主制御基板41のI/Oインタフェイス54とサブ統合基板58とを接続しているハーネス80の概観図である。
また、サブ統合基板58にはCPU581、RAM582及びROM583が設けられている。そして、音基板43にはCPU43aや図示外の入力インタフェイス、RAM及びROMが内蔵されており、図柄表示基板44にはCPU44aや図示外の入力インタフェイス、RAM及びROMが内蔵されている。さらに、払出制御基板45にはCPU45aや図示外の入力インタフェイス、RAM及びROMが内蔵されており、電飾基板46にはCPU46aや図示外の入力インタフェイス、RAM及びROMが内蔵されている。また、主制御基板41のI/Oインタフェイス54には、図示外の遊技場管理用コンピュータにパチンコ機1の情報を出力する出力ポート55が接続されている。
音基板43にはスピーカ48が接続され、パチンコ機1の効果音の発生を制御し、スピーカ48から効果音を発生させる。また、図柄表示基板44には特別図柄表示装置8及び普通図柄表示部24が接続されており、特別図柄表示画面28及び普通図柄表示部24に表示される図柄や映像の制御が行われている。また、電飾基板46には、電飾風車9,10、4個のLEDから構成された普通図柄記憶数表示LED59、4個のLEDから構成された特別図柄記憶数表示LED60、電飾用のLED62、及び電飾ランプ63が接続されており、各LEDや各電飾の発光態様の制御が行われている。そして、サブ統合基板58は、主制御基板41からコマンドによる指示に従い、音基板43、図柄表示基板44、電飾基板46に対して、コマンドにより更に詳しい指示を与えている。
また、払出制御基板45には賞品球払出装置49が接続されており、遊技球の払出の制御が行われている。また、中継基板47はスイッチやソレノイドの配線の中継を行っており、大入賞口16の開閉部材を開放・閉鎖する大入賞口開放ソレノイド70、特別図柄始動電動役物15の開閉部材を開放・閉鎖する電動役物開放ソレノイド71、特別図柄始動電動役物15に入賞した遊技球を検出する始動口スイッチ72、普通図柄始動ゲート12に入賞した遊技球を検出する普通図柄作動スイッチ73、大入賞口16内のVゾーンに入賞した遊技球を検出するVスイッチ74、大入賞口16に入賞した遊技球数を計数するためのカウントスイッチ75、普通入賞口17,18,19,20に入賞した遊技球を検出する入賞口スイッチ76が接続されている。
また、電源基板42は、主制御基板41、音基板43、図柄表示基板44、払出制御基板45、電飾基板46及びサブ統合基板58に各々接続し、直流の安定化した電力を供給している。尚、電源基板42には交流24Vが供給されている。電源基板42には、図示外のシリコンダイオードブリッジからなる整流器、電解コンデンサからなる平滑回路、レギュレータICからなる安定化回路等が設けられており、安定化された直流の12V及び5V等を各基板へ供給できるようになっている。
このようなパチンコ機1では、遊技者が発射ハンドル7を操作することにより遊技球を遊技領域4へ発射し、遊技球が特別図柄始動電動役物15、大入賞口16、普通入賞口17,18,19,20に入賞すると、始動口スイッチ72、カウントスイッチ等の各入賞口に設けられているスイッチが遊技球を検出し、中継基板47を介して主制御基板41へ入賞を示す信号が送信される。そして、主制御基板41から払出制御基板45に指示が行われ、上皿5に所定数の遊技球が払い出される。また、遊技球が特別図柄始動電動役物15に入賞した場合には、主制御基板41において大当たり抽選が行われ、抽選結果を報知するために、主制御基板41からサブ統合基板58へ、特別図柄表示画面に表示される図柄の種類や、変動パターンを示すコマンド等の種々のコマンドが送信される。そして、サブ統合基板58では、主制御基板41から送信されたコマンドの内容に従い、更に細かい指示を決定して、電飾基板46には、各種ランプの点灯パターン等を指示するコマンドを、図柄表示基板44には、図柄に表示される図柄の種類やその変動パターン等を指示するコマンドを、そして、音基板43には、スピーカ48で発生させる効果音の種類やタイミングを指示するコマンドを送信する。そして、各基板ではサブ統合基板58からの指示に従い、各基板で制御している部材を動作させる。
このように、音基板43、図柄表示基板44及び電飾基板46は、主制御基板41から直接指示を受けるのではなく、主制御基板41から指示を受けたサブ統合基板58から指示を受けるので、主制御基板41とサブ統合基板58との接続が正常でないと、パチンコ機1の遊技に多大な影響を与えることとなる。
ここで、主制御基板41とサブ統合基板58とを接続しているハーネス80及び主制御基板41からサブ統合基板58へ送信されるコマンドについて説明する。図5は、ハーネス80の概観図である。
図5に示すように、ハーネス80には、主制御基板41のコネクタ(図示外)に差し込むためのハーネスコネクタ81及びサブ統合基板58のコネクタ(図示外)に差し込むためのハーネスコネクタ82が、当該ハーネス80を構成する10本のケーブル85a,85b,85c,85d,85e,85f,85g,85h,85i,85jの束の両端に設けられている。また、ケーブル85a〜85jの束は、バラバラになり他のケーブルと絡まないように、ホース状のビニール84で保護されている。
主制御基板41は、これらのケーブル85a〜85iにかける電圧を変化させることにより0/1のビットデータを示し、サブ統合基板58へ信号を伝えている。具体的には、ケーブル85aは、ストローク信号に使用され、ケーブル85aのビットデータが「1」を示している場合には、主制御基板41からコマンドが送信されていることを示しており、「0」である場合には、何も送信されていないことを示している。
そして、ケーブル85b〜85iの8本で1バイトのデータを2進数で示している。ケーブル85bは2の0乗の位であり、ケーブル85cは2の1乗の位であり、ケーブル85dは2の2乗の位であり、ケーブル85eは2の3乗の位であり、ケーブル85fは2の4乗の位であり、ケーブル85gは2の5乗の位であり、ケーブル85hは2の6乗の位であり、ケーブル85iは2の7乗の位である。例えば、ケーブル85bが「0」を示し、ケーブル85cが「0」を示し、ケーブル85dが「0」を示し、ケーブル85eが「1」を示し、ケーブル85fが「1」を示し、ケーブル85gが「1」を示し、ケーブル85hが「1」を示し、ケーブル85iが「0」を示している場合には、2進数で「00011110」となり、10進数では「30」、16進数では「1E」を示している。尚、ケーブル85jは、アース線として使用されている。ここで、本実施の形態では、2進数を表現する場合には、Binaryの頭文字「B」を末尾に付け「00011110B」、10進数を表現する場合には、Decimalの頭文字「D」を末尾に付け「30D」、16進数を表現する場合には、Hexadecimalの頭文字「H」を付け「1EH」と表現することとする。
尚、主制御基板41及びサブ統合基板58の制御を行っている制御プログラムでは、簡単のためにコマンドを16進数で示し、実際に主制御基板41からサブ統合基板58に送信する際に2進数に変換して、ケーブル85a及び「1」となるケーブル85b〜85iに電圧をかけてビットデータを送信している。そして、サブ統合基板58では、ケーブル85aが「1」となっている場合に、ケーブル85b〜85iで示している2進数を16進数に変換して、コマンドを解析している。
ここで、主制御基板41からサブ統合基板58へ送信されるコマンドの例を以下に挙げる。特別図柄作動保留コマンドは、特別図柄作動保留球数を示すコマンドであり、例えば特別図柄作動保留球数が1個であれば「11H」、2個であれば「12H」、3個であれば「13H」、4個であれば「14H」である。普通図柄作動保留コマンドは、普通図柄作動保留球数を示すコマンドであり、例えば普通図柄作動保留球数が1個であれば「1AH」、2個であれば「1BH」、3個であれば「1CH」、4個であれば「1DH」である。また、全図柄停止コマンドは、特別図柄表示部L1〜L3の図柄を停止するコマンドであり、「80H」である。これらのコマンドは、パチンコ機1の遊技を制御するためのコマンドであり、本発明の「指示信号」に該当する。尚、指示信号は、例示したコマンドのみではなく、各パチンコ機1の遊技内容で必要な種々のコマンドも該当する。
次に、本発明の要部である確認信号に該当する第1確認コマンド、第2確認コマンド、第3確認コマンドについて説明する。第1確認コマンドは「00H」、第2確認コマンドは「FEH」、第3確認コマンドは「01H」である。主制御基板41のCPU51は、起動時にRAM52やROM53等の動作確認等の初期処理を終えた後に、第1確認コマンド、第2確認コマンド、第3確認コマンドの順で続けてコマンドを送信する(確認コマンド送信処理)。そして、サブ統合基板58では、起動時にRAM582やROM583等の動作確認等の初期処理を終えた後に、主制御基板41から第1確認コマンド、第2確認コマンド、第3確認コマンドが順に送信されてくるか否かのチェックが実施され、これらのコマンドを受信できなかった場合には、主制御基板41と正常に接続できていないと判断し、音基板43へ異常メッセージを出力させるコマンドを送信する。そして、音基板43では、コマンドに従いスピーカ48から「サブ統合基板が正常に接続していません!」等の主制御基板41にサブ統合基板58が正常に接続できていない旨を示す異常メッセージを発生させる。
尚、第1確認コマンド「00H」は、「00000000B」でありすべてのケーブル85b〜85iのビットデータが「0」を示している。どのケーブル85b〜85iにも電圧がかけられていないことを示している。したがって、ケーブル85b〜85i全てが接続できなかったとしても、第2確認コマンドの判断が行われることになる。
第2確認コマンド「FEH」は「11111110B」であり、第3確認コマンド「01H」は「00000001B」である。すなわち、第3確認コマンドは第2確認コマンドの反転信号である。例えば、ケーブル85bについて考える。第2確認コマンドでは、ケーブル85bのビットデータは「0」である。しかし、第2確認コマンドの2の0乗の位はもともと「0」であるので、サブ統合基板58は、正常に接続していても、断線していても「FEH」に変換するので断線を検知できない。しかしながら、第3確認コマンドの2の0乗の位は「1」であるので、正常に接続している場合には、「01H」と変換し、断線している場合には「00H」と変換するので、断線を検知することができる。つまり、反転信号である2種類のコマンドを使用することにより、必ず断線を検知することができる。
次に、図6及び図7を参照して、サブ統合基板58で実施されるサブ統合基板処理について説明する。このサブ統合基板処理は、サブ統合基板58に電源が投入されると開始され、主制御基板41から送信されてくる種々の指示コマンドに従い、音基板43、図柄表示基板44、電飾基板46に対して更に詳細な指示を与えるコマンドを送信する。また、主制御基板41から連続して送信される3つの確認コマンドにより、主制御基板41からのコマンドを受け取るためのハーネス80が正常に接続されているか否かの判断が行われる。図6及び図7は、サブ統合基板58のCPU581で実施されるサブ統合基板処理のフローチャートである。
尚、このサブ統合基板処理では、判断フラグ及び確認フラグの2つのフラグを使用する。判断フラグは、サブ統合基板58のRAM582に記憶され、確認コマンドによる主制御基板41との接続の状況が記憶される。接続の判断が実施されていない場合には「0」、接続が正常に行われている場合には「1」、接続が異常である場合には「2」が記憶されている。また、確認フラグは確認コマンドによる確認判断において、いずれの確認コマンドの判断も行われていない場合には「0」、第1確認コマンドの判断が終了している場合には「1」、第2確認コマンドの判断も終了している場合には「2」、第3確認コマンドの判断も終了している場合には「3」が記憶されている。
まず、RAM582やROM583等の動作確認等の初期処理が実施される(S11)。そして、判断フラグ及び確認フラグに初期値の「0」が記憶される(S12)。次いで、ケーブル85aのビットデータが「1」であり、ストローク信号が送られてきているか否かの判断が行われる(S13)。「1」である場合には(S13:YES)、主制御基板41からコマンドが送信されてきていることを示しているので、ケーブル85b〜85iのビットデータが16進数に変換される(S14)。尚、ケーブル85aのビットデータが「1」でなく、ストローク信号が送られてきていない場合には(S13:NO)、繰り返し、ケーブル85aのビットデータのチェックが行われる(S13)。
主制御基板41及びサブ統合基板58が正常に稼動している場合、まず、主制御基板41から第1確認コマンド「00H」が送信されてくる。すると、サブ統合基板処理では、ケーブル85aのビットデータの「1」を検知し(S13:YES)、ストローク信号が送られてきていると判断して、ケーブル85b〜85iのビットデータが16進数に変換される(S14)。この時、判断フラグは初期値の「0」のままであるので、判断フラグは「1」でないと判断され(S15:NO)、確認フラグも初期値の「0」のままであるので、確認フラグは「1」でなく(S16:NO)、「2」でもないと判断される(S21:NO)。そして、第1確認コマンド「00H」であるので(S28:YES)、確認フラグに第1確認コマンドの判断が終了したことを示す「1」が記憶される(S29)。そして、S13へ戻り、ケーブル85aのビットデータが「1」であり、ストローク信号が送られてきているか否かにより、次のコマンドが送信されたか否かの判断が行われる(S13)。
次いで、主制御基板41から第2確認コマンド「FEH」が送信されてくると、ケーブル85aのビットデータの「1」を検知し(S13:YES)、ストローク信号が送られてきていると判断して、ケーブル85b〜85iのビットデータが16進数に変換される(S14)。この時、判断フラグはまだ初期値の「0」のままであるので、判断フラグは「1」でないと判断される(S15:NO)。そして、確認フラグは「1」となっているので、確認フラグは「1」であると判断される(S16:YES)。そして、第2確認コマンド「FEH」であるので(S17:YES)、確認フラグに第2確認コマンドの判断が終了したことを示す「2」が記憶され(S20)、S13へ戻る。尚、ここで、受信したコマンドが第2確認コマンド「FEH」でなかった場合には(S17:NO)、音基板43へ異常報知を指示するためのコマンドが送信され(S18)、判断フラグに接続が異常である旨を示す「2」が記憶される(S19)。次いで、確認フラグに第2確認コマンドの判断が終了したことを示す「2」が記憶され(S20)、S13へ戻る。
次いで、主制御基板41から第3確認コマンド「01H」が送信されてくると、ケーブル85aのビットデータの「1」を検知し(S13:YES)、ストローク信号が送られてきていると判断して、ケーブル85b〜85iのビットデータが16進数に変換される(S14)。この時、判断フラグはまだ初期値の「0」のままであるので、判断フラグは「1」でないと判断される(S15:NO)。そして、確認フラグは「2」となっているので、確認フラグは「1」でなく(S16:NO)、確認フラグは「2」であると判断される(S21:YES)。そして、第3確認コマンド「01H」であるので(S22:YES)、判断フラグが「2」であるか否かの判断が行われる(S23)。判断フラグが「2」でなければ(S23:NO)、第1確認コマンド、第2確認コマンド、第3確認コマンドすべてのコマンドが正常と判断されているので、判断フラグに接続が正常である旨を示す「1」が記憶される(S24)。尚、第2確認コマンドの判断においてコマンドが正しくないと判断されており(S17:NO)、判断フラグが「2」である場合には(S23:YES)、既に異常と判断されているので、判断フラグに「1」を記憶することは行わない。また、受信したコマンドが第3確認コマンド「01H」でなかった場合には(S22:NO)、音基板43へ異常報知を指示するためのコマンドが送信され(S25)、判断フラグに接続が異常である旨を示す「2」が記憶される(S26)。次いで、第3確認フラグの判断が終了したことを示す「3」が確認フラグに記憶され(S27)、S13へ戻る。
この時点で、主制御基板41から送信された第1確認コマンド、第2確認コマンド、第3確認コマンドすべてのコマンドの判断が終了しており、接続が正常である場合には判断フラグに「1」が記憶され、接続が異常である場合には「2」が記憶されている。また、確認フラグには「3」が記憶されている。
次いで、主制御基板41から何らかの指示コマンドが送信されると、ケーブル85aのビットデータの「1」を検知し(S13:YES)、ストローク信号が送られてきていると判断して、ケーブル85b〜85iのビットデータが16進数に変換される(S14)。この際に、接続が正常(判断フラグ「1」)である場合には(S15:YES)、図7に示すS31へ進む。そして、確認コマンドではないので(S31:NO)、正常な指示コマンドであるか否かの判断が行われ(S32)、正常な指示コマンドである場合には(S32:YES)、判断フラグが「0」であるか否かの判断が行われる(S33)。判断フラグは「1」であり「0」でないので(S33:NO)、何もせずに、受信した指示コマンドに対応した処理が行われる(S35)。そして、各指示コマンドに対する処理が終了したら、S13へ戻り、ケーブル85aのビットデータの「1」を検知し、次の指示コマンドを受信するまで、S13の判断を繰り返す。
このようにして、サブ統合基板処理では、起動後に主制御基板41から順次送信されてくる第1確認コマンド、第2確認コマンド、第3確認コマンドにより、主制御基板41とサブ統合基板58との接続判断が行われ、接続が正常であった場合には、その後、遊技進行に従って主制御基板41から送信されてくる指示コマンドに従った処理が実施される。
ここで、通常でない状況が発生した場合について述べる。まず、判断フラグに「0」が記憶されており、第1確認コマンド、第2確認コマンド、第3確認コマンドの判断が行われていない際に、指示コマンドを受信した場合について説明する。例えば、主制御基板41が起動し、第1確認コマンドを送信した時点で、サブ統合基板58がまだ起動しておらず、その確認マンドを認識できなかったようなトラブルがあった場合や、サブ統合基板のみリセットされ再起動された場合である。この場合には、判断フラグ、確認フラグ共に初期値の「0」が記憶されている。このような場合には、確認コマンドの判断が終了していないにもかかわらず、指示コマンドを受信しているが、正常なコマンドを受信しているので、接続は正常であり確認コマンドの判断を行う必要がない。そこで、判断フラグに通信が正常であることを示す「1」が記憶される。
ケーブル85aのビットデータの「1」を検知し(S13:YES)、ストローク信号が送られてきていると判断して、ケーブル85b〜85iのビットデータが16進数に変換されると(S14)、判断フラグ、確認フラグ共に「0」であり、第1確認コマンド「00H」でもないので(S15:NO、S16:NO、S21:NO、S28:NO、S30:NO、S31:NO)、S32へ進み、正常な指示コマンドであるか否かの判断が行われる。そして、正常な指示コマンドであれば(S32:YES)、判断フラグは「0」であるので(S33:YES)、判断フラグに「1」を記憶する(S34)。そして、受信した指示コマンドに対応した処理が行われ(S35)、S13へ戻る。
次に、判断フラグに「1」が記憶されており、主制御基板41とサブ統合基板58との通信が正常であると判断されているにもかかわらず、主制御基板41から確認コマンドが送信されてきた場合について説明する。例えば、主制御基板41のみがリセットされ再起動された場合である。この場合には、判断フラグに「1」、確認フラグには「3」が記憶されている。この場合には、更に判断処理を行う必要はないので、その確認コマンドに対する処理は何も行わず、次のコマンドの受信を待機する。つまり、この確認コマンドは破棄される。
ケーブル85aのビットデータの「1」を検知し(S13:YES)、ストローク信号が送られてきていると判断して、ケーブル85b〜85iのビットデータが16進数に変換されると(S14)、判断フラグは「1」であるので(S15:YES)、S31へ進む。そして、受信したコマンドは確認コマンドであるので(S31:YES)、何もせずにそのままS13へ戻り、ケーブル85aのビットデータの「1」を検知し、次の指示コマンドを受信するまで、S13の判断を繰り返す。
次に、接続が異常であると判断された後に、指示コマンドが送信されてきた場合について説明する。接続が異常であるので、サブ統合基板処理は、指示コマンドを受信しても正しい指示コマンドを認識することができない。したがって、この場合には受信した指示コマンドに対する処理は何も行わない。つまり、指示コマンドは破棄される。この場合には、判断フラグに「2」、確認フラグには「3」が記憶されている。
ケーブル85aのビットデータの「1」を検知し(S13:YES)、ストローク信号が送られてきていると判断して、ケーブル85b〜85iのビットデータが16進数に変換されると(S14)、判断フラグ「2」、確認フラグ「3」であり、第1確認コマンド「00H」でもないので(S15:NO、S16:NO、S21:NO、S28:NO)、S30にて判断フラグが「2」であると判断され(S30:YES)、何もせずにそのままS13へ戻り、ケーブル85aのビットデータの「1」を検知し、次の指示コマンドを受信するまで、S13の判断を繰り返す。
尚、本実施の形態では、スピーカ48が報知手段に相当し、第2確認コマンド「FEH」、即ち「11111110B」が第1確認信号に相当し、第3確認コマンド「01H」、即ち「00000001B」が 第2確認信号に相当する。また、確認コマンド送信処理を実施する主制御基板41のCPU51が信号送信手段として機能する。また、サブ統合基板58のRAM582に記憶されている判断フラグが「判断結果記憶手段」として機能する。
また、サブ統合基板処理のS13の処理を実施するサブ統合基板58のCPU581が「信号受信手段」として機能し、S17,S22,S28の処理を実施するCPU581が「判断手段」として機能し、S18又はS25の処理を実施するCPU581が「報知制御手段」として機能する。また、S30の処理を実施するCPU581が「指示信号破棄手段」として機能する。また、S15,S31の処理を実施するCPU581「確認信号破棄手段」として機能する。また、S32,S33,S34の処理を実行するCPU581が「正常記憶手段」として機能する。
尚、本発明は、上記実施の形態に限定されるものではなく、種々の変更が可能である。以下に、本発明を適用する実施の形態の変形例について説明する。まず、上記実施形態では遊技機として、遊技機の一種であるパチンコ機を例に挙げているが、遊技機はパチンコ機に限られず、パチコン機、パチスロ台等の各種の遊技機に適用可能である。
また、上記実施の形態では、確認信号として第1確認コマンド「00H」、第2確認コマンド「FEH」、第3確認コマンド「01H」を使用したが、コマンドはこれに限らず、他の値であっても良い。また上記実施の形態では、10本のケーブル(電線)で構成されたハーネス80を使用したが、ケーブルの本数は10本に限らず、それ以上であってもそれ以下であっても良い。また、上記実施の形態では、2進数を16進数に変換してコマンドを16進数で表現したが、コマンドの表現方法はこれに限らず、2進数のまま扱っても良いし、10進数や文字であってもよい。
また、上記実施の形態では報知手段としてスピーカ48を使用したが、音声による報知に限らず、遊技機の所定の場所に設けられたランプやLEDを点灯させたり、点滅させたり、所定のパターンで点滅させたりしてもよい。さらには、遊技場を管理するホールコンピュータ等の管理端末に異常データを送信するようにしてもよい。
本発明の遊技機はパチンコ機に限られず、パチコン機、パチスロ機等の各種の遊技機に適用可能である。
パチンコ機1の正面図である。 パチンコ機1の背面図である。 パチンコ機1のセンターカバー90に保護されている基板の配置図である。 パチンコ機1の電気的回路構成を示すブロック図である。 ハーネス80の概観図である。 サブ統合基板58のCPU581で実施されるサブ統合基板処理のフローチャートである。 サブ統合基板58のCPU581で実施されるサブ統合基板処理のフローチャートであり、図6の続きである。
符号の説明
1 パチンコ機
41 主制御基板
43 音基板
44 図柄表示基板
45 払出制御基板
46 電飾基板
48 スピーカ
58 サブ統合基板
80 ハーネス
85a ケーブル
85b ケーブル
85c ケーブル
85d ケーブル
85e ケーブル
85f ケーブル
85g ケーブル
85h ケーブル
85i ケーブル
85j ケーブル
51 CPU
581 CPU
582 RAM

Claims (7)

  1. 遊技機の制御を司る主制御基板と、当該主制御基板からの指示に従い、音声の制御を行う音基板、電飾部材の制御を行う電飾基板、遊技球の払出の制御を行う払出基板、画面の制御を行う図柄表示基板のうちの少なくとも1つに対して指示を与えるサブ統合基板と、前記主制御基板から前記サブ統合基板への信号を送信するための複数の電線で構成されるハーネスと、これらの基板に電力を供給する電源基板とを備えた遊技機であって、
    前記主制御基板は、
    前記サブ統合基板へ前記ハーネスを介して信号を送信する信号送信手段を備え、
    前記サブ統合基板は、
    前記信号送信手段から送信される前記信号を受信する信号受信手段と、
    当該信号受信手段が予め定められた所定の確認信号を受信した場合には正常と判断し、受信しない場合には異常と判断する判断手段と、
    当該判断手段の判断結果の報知を行う報知手段と、
    当該報知手段で行われる前記判断結果の報知の制御を行う報知制御手段と
    を備えたことを特徴とする遊技機。
  2. 前記サブ統合基板は、前記判断手段が異常と判断した後に、前記主制御基板から送信された、当該サブ統合基板への指示を示す指示信号を、前記信号受信手段が受信しても、前記指示信号を破棄する指示信号破棄手段を備えたことを特徴とする請求項1に記載の遊技機。
  3. 前記サブ統合基板は、前記判断手段の判断結果を記憶する判断結果記憶手段を備えたことを特徴とする請求項1又は2に記載の遊技機。
  4. 前記サブ統合基板は、前記判断結果記憶手段に正常と記憶されている場合に、前記確認信号を前記信号受信手段が受信した際には、受信した前記確認信号を破棄する確認信号破棄手段を備えたことを特徴とする請求項3に記載の遊技機。
  5. 前記サブ統合基板は、前記判断手段による判断が行われておらず、前記判断結果記憶手段に判断結果が記憶されていない場合に、前記指示信号を前記信号受信手段がした際には、前記判断結果記憶手段に正常を記憶する正常記憶手段を備えたことを特徴とする請求項3又は4に記載の遊技機。
  6. 前記確認信号は、前記ハーネスを構成する各電線が示す1ビットのビットデータの集合である第1確認信号、及び、前記第1確認信号の反転信号である第2確認信号を少なくとも含むことを特徴とする請求項1乃至5のいずれかに記載の遊技機。
  7. 前記報知手段はスピーカであることを特徴とする請求項1乃至6のいずれかに記載の遊技機。
JP2003312217A 2003-09-04 2003-09-04 遊技機 Pending JP2005074187A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003312217A JP2005074187A (ja) 2003-09-04 2003-09-04 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003312217A JP2005074187A (ja) 2003-09-04 2003-09-04 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003312065A Division JP4203914B2 (ja) 2003-09-04 2003-09-04 遊技機

Publications (1)

Publication Number Publication Date
JP2005074187A true JP2005074187A (ja) 2005-03-24

Family

ID=34413534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003312217A Pending JP2005074187A (ja) 2003-09-04 2003-09-04 遊技機

Country Status (1)

Country Link
JP (1) JP2005074187A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163757A (ja) * 2004-12-07 2006-06-22 Sony Corp 情報処理装置、情報記録媒体、および情報処理方法、並びにコンピュータ・プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163757A (ja) * 2004-12-07 2006-06-22 Sony Corp 情報処理装置、情報記録媒体、および情報処理方法、並びにコンピュータ・プログラム

Similar Documents

Publication Publication Date Title
JP5572821B2 (ja) 遊技機
JP5426921B2 (ja) 遊技機
JP5286489B2 (ja) 遊技機
JP4771353B2 (ja) 遊技機
JP5426922B2 (ja) 遊技機
JP5651858B2 (ja) 遊技機
JP2011010729A (ja) 遊技機
JP4203914B2 (ja) 遊技機
JP2011206173A (ja) 遊技機
JP4686680B2 (ja) 遊技機
JP2005074187A (ja) 遊技機
JP5604709B2 (ja) 遊技機
JP5426944B2 (ja) 遊技機
JP5658772B2 (ja) 遊技機
JP5421672B2 (ja) 遊技機
JP2014230839A (ja) 遊技機
JP5568731B2 (ja) 遊技機
JP2011206170A (ja) 遊技機
JP6592768B2 (ja) 遊技機
JP2016026038A (ja) 遊技機
JP5706947B2 (ja) 遊技機
JP5938686B2 (ja) 遊技機
JP5870049B2 (ja) 遊技機
JP5799379B2 (ja) 遊技機
JP5829740B2 (ja) 遊技機