JP2005072490A - High-permittivity-film forming method, semiconductor-device manufacturing method, and semiconductor manufacturing apparatus - Google Patents
High-permittivity-film forming method, semiconductor-device manufacturing method, and semiconductor manufacturing apparatus Download PDFInfo
- Publication number
- JP2005072490A JP2005072490A JP2003303394A JP2003303394A JP2005072490A JP 2005072490 A JP2005072490 A JP 2005072490A JP 2003303394 A JP2003303394 A JP 2003303394A JP 2003303394 A JP2003303394 A JP 2003303394A JP 2005072490 A JP2005072490 A JP 2005072490A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- high dielectric
- forming
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は、半導体装置の製造方法及び半導体製造装置に係り、特に電界効果トランジスタのゲート絶縁膜として用いられる高誘電体膜の形成方法に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor manufacturing device, and more particularly to a method for forming a high dielectric film used as a gate insulating film of a field effect transistor.
シリコンを用いた集積回路技術は急速に発展している。微細化技術の進歩に伴い素子の寸法が縮小され、1チップ内の素子の高集積化が可能となり、その結果、より多くの機能を集積回路により実現することが可能になった。素子の微細化に伴い、ゲート絶縁膜の薄膜化が行われてきた。素子の更なる微細化は可能ではあるが、従来のゲート絶縁膜である二酸化シリコン(SiO2)膜の薄膜化は、事実上、限界に達している。現在使用されている最も薄い二酸化シリコン膜の膜厚は約2nmであるが、二酸化シリコン膜をこれ以上薄膜化すると、直接的トンネル効果によって大きなゲートリーク電流が生じ、消費電力が大きくなってしまう。さらに、かかる薄い二酸化シリコン膜は、数層の原子層により形成されるため、そのような膜を均一性良く量産するには厳密な製造制御が必要となる。
そこで、更なる素子の微細化と低消費電力化を両立するために、二酸化シリコン膜より膜厚が厚く形成されても、同等以上のトランジスタ性能が得られる高誘電体(high−k)膜の材料の開発が進められている。有力な高誘電体膜の材料は、例えば、ジルコニアやハフニア等のIV族酸化物、アルミナやイットリア等のIII族酸化物、これらの金属酸化物と二酸化シリコンとの固溶体であるシリケート、IV族酸化物とアルミナとの固溶体であるアルミネート等である。
Integrated circuit technology using silicon is rapidly developing. With the progress of miniaturization technology, the size of the device is reduced, and the device can be highly integrated in one chip. As a result, more functions can be realized by the integrated circuit. With the miniaturization of elements, the gate insulating film has been made thinner. Although further miniaturization of the element is possible, the thinning of a silicon dioxide (SiO 2 ) film, which is a conventional gate insulating film, has practically reached its limit. The thinnest silicon dioxide film currently used is about 2 nm. However, if the silicon dioxide film is made thinner than this, a large gate leakage current is generated by the direct tunnel effect, resulting in an increase in power consumption. Further, since such a thin silicon dioxide film is formed of several atomic layers, strict manufacturing control is required to mass-produce such a film with good uniformity.
Therefore, in order to achieve both further miniaturization of the device and lower power consumption, a high dielectric (high-k) film capable of obtaining equivalent or better transistor performance even when formed thicker than the silicon dioxide film. Material development is underway. Possible high dielectric film materials include group IV oxides such as zirconia and hafnia, group III oxides such as alumina and yttria, silicates that are solid solutions of these metal oxides and silicon dioxide, and group IV oxidation. And aluminate which is a solid solution of the product and alumina.
ところで、高誘電体膜の形成方法としては、スパッタリング法、CVD法、真空蒸着法等がある。
しかし、スパッタリング法では、プラズマダメージによるゲート絶縁膜の信頼性低下が懸念される。超高真空での真空蒸着法と再酸化とを組み合わせた方法では、優れた特性の高誘電体膜が得られるが、スループットが悪く、量産に適さない。CVD法の1つであるプラズマCVD法では上記スパッタリング法と同様にプラズマダメージの問題があり、また熱CVD法では膜の堆積速度が速くナノメータレベルの膜厚制御が困難である。
By the way, as a method for forming the high dielectric film, there are a sputtering method, a CVD method, a vacuum deposition method and the like.
However, in the sputtering method, there is a concern that the reliability of the gate insulating film is reduced due to plasma damage. A method combining ultra-high vacuum vacuum deposition and reoxidation can provide a high dielectric film with excellent characteristics, but has poor throughput and is not suitable for mass production. The plasma CVD method, which is one of the CVD methods, has a problem of plasma damage as in the case of the sputtering method described above, and the thermal CVD method has a high film deposition rate and it is difficult to control the film thickness at the nanometer level.
これらの問題を解決する成膜方法として、原子層CVD法(「逐次CVD法」ともいう。)が提案されている(例えば、特許文献1参照。)。原子層CVD法の基本原理は、気相成長に含まれている化学反応の工程を明確に分離して繰り返すことにある。
ジルコニア、ハフニア及びアルミナ等の金属酸化物の薄膜を形成する場合には、先ず、基板表面に水を供給して、基板表面をOH基で覆う。次に、不活性ガスを導入して、余剰の原料水分子と副生成物とを取り除く。さらに、金属錯体を供給して、基板表面に金属錯体が飽和状態になるようにする。このとき、基板温度は、反応サイトと選択的に反応する温度、例えば、150℃〜350℃、とする。続いて、不活性ガスを導入し、余剰の原料金属錯体分子と副生成物とを取り除く。
以上のような4つの素工程を行うことにより、1分子層分の成膜が完了する。表面反応は化学吸着によって進み、且つ、金属錯体が結合したOH基(配位子)は原料金属錯体分子に対して反応サイトとならないため、基板表面が金属錯体で覆われると自動的に反応が停止する。原子層CVD法は、いわゆる「自己抑制機能」を上手く利用した成膜法である。この原子層CVD法によれば、上記4つの素工程の反応サイクル数を制御することにより、膜厚を正確に制御することが可能であり、大口径基板上に均一な膜厚の高誘電体膜を堆積することできる。
As a film formation method for solving these problems, an atomic layer CVD method (also referred to as “sequential CVD method”) has been proposed (see, for example, Patent Document 1). The basic principle of the atomic layer CVD method is to clearly separate and repeat the chemical reaction steps included in the vapor phase growth.
When forming a thin film of a metal oxide such as zirconia, hafnia, or alumina, first, water is supplied to the substrate surface, and the substrate surface is covered with OH groups. Next, an inert gas is introduced to remove excess raw material water molecules and by-products. Further, a metal complex is supplied so that the metal complex becomes saturated on the substrate surface. At this time, the substrate temperature is a temperature that selectively reacts with the reaction site, for example, 150 ° C. to 350 ° C. Subsequently, an inert gas is introduced to remove excess raw material metal complex molecules and by-products.
By performing the above four elementary steps, the film formation for one molecular layer is completed. The surface reaction proceeds by chemical adsorption, and the OH group (ligand) to which the metal complex is bonded does not become a reaction site for the raw metal complex molecule. Therefore, when the substrate surface is covered with the metal complex, the reaction automatically occurs. Stop. The atomic layer CVD method is a film forming method that makes good use of a so-called “self-suppression function”. According to this atomic layer CVD method, it is possible to accurately control the film thickness by controlling the number of reaction cycles of the above four elementary processes, and a high dielectric material having a uniform film thickness on a large-diameter substrate. A film can be deposited.
しかしながら、原子層CVD法では、成膜速度が遅いためスループットが低く、また膜中に残留する不純物が多いという問題がある。原子層CVD法の原理については上述したが、OH基や金属錯体が基板表面を覆うのに必要なガス供給時間は約1秒以下であるのに対し、余剰の原料ガスと副生成物を取り除くには数秒のパージを要する。しかし、このパージによっても未反応サイトには余分なOH基や配位子が残り、これらが膜中に取り込まれて、不純物として残留してしまう。 However, the atomic layer CVD method has a problem that the throughput is low because the film formation rate is low, and there are many impurities remaining in the film. Although the principle of the atomic layer CVD method has been described above, the gas supply time required for the OH group and the metal complex to cover the substrate surface is about 1 second or less, but the excess source gas and by-products are removed. Requires a few seconds of purge. However, even by this purge, excess OH groups and ligands remain in the unreacted sites, and these are taken into the film and remain as impurities.
本発明者等の検討によれば、トリメチルアルミニウムと水とを原料として用いた原子層CVD法によりアルミナ膜を成膜した場合、1020−21atoms/cm3のオーダーの水素が膜中に含まれていた。また、塩化ハフニウムと水とを原料に用いた原子層CVD法によりハフニウム膜を成膜した場合も、同程度の水素が膜中に含まれていた。この膜中に含まれた水素、すなわちOH基は、後工程において蒸発して膜収縮の原因となり、膜厚の制御を難しくすると共に、ゲート絶縁膜の信頼性が低下してしまうという問題がある。
また、OH基が脱離した後に残る未結合手はゲート絶縁膜中に電荷を発生させる原因となり、この電荷がトランジスタのチャネル領域を走るキャリアの移動度を低下させてしまう。このため、トランジスタの電流が低下してしまうという問題がある。
According to the study by the present inventors, when an alumina film is formed by an atomic layer CVD method using trimethylaluminum and water as raw materials, hydrogen in the order of 10 20-21 atoms / cm 3 is included in the film. It was. Further, when a hafnium film was formed by an atomic layer CVD method using hafnium chloride and water as raw materials, the same amount of hydrogen was contained in the film. Hydrogen contained in the film, that is, OH groups, evaporates in a later process and causes film shrinkage, making it difficult to control the film thickness and reducing the reliability of the gate insulating film. .
Further, the dangling bonds remaining after the OH group is eliminated cause a charge to be generated in the gate insulating film, and this charge reduces the mobility of carriers that run in the channel region of the transistor. For this reason, there exists a problem that the electric current of a transistor will fall.
また、配位子起因の残留不純物について検討してみると、トリメチルアルミニウムと水とを原料に用いた原子層CVD法によりアルミナを成膜した場合、1020−21atoms/cm3のオーダーの炭素が膜中に含まれていた。また、塩化ハフニウムと水とを原料に用いた原子層CVD法によりハフニア膜を成膜した場合、同程度の塩素が膜中に含まれていた。これらの残留不純物もゲート絶縁膜の信頼性を低下させるとともに、ゲート絶縁膜中に電荷を発生させる原因となる。このため、ゲートリーク電流が大きくなり、トランジスタの電流が低下してしまうという問題がある。 Further, when the residual impurities due to the ligand are examined, when an alumina film is formed by an atomic layer CVD method using trimethylaluminum and water as raw materials, carbon in the order of 10 20-21 atoms / cm 3. Was contained in the membrane. Further, when a hafnia film was formed by an atomic layer CVD method using hafnium chloride and water as raw materials, the same degree of chlorine was contained in the film. These residual impurities also reduce the reliability of the gate insulating film and cause charges in the gate insulating film. For this reason, there is a problem that the gate leakage current increases and the current of the transistor decreases.
パージ時間を長くすれば、ある程度、不純物を低減することは可能である。例えば、塩化ハフニウムと水とを原料に用いた原子層CVD法によりハフニア膜を成膜する場合、塩化ハフニウム供給後のパージ時間を30秒とし、水供給後のパージ時間を90秒とすれば、残留塩素を1/3に、残留水素を1/2に減らすことが可能であるが、スループットが大幅に低下してしまう。
上述した問題が原子層CVD法において顕著に見られるのは、基板温度を反応サイトと原料とが選択的に反応する温度(例えば、150℃−350℃)に設定する必要があるためである。もっと基板温度を高くすればパージ時間を短くすることが可能であるが、そうするとCVD反応が起こってしまい、原子層成長でなくなってしまう。
If the purge time is lengthened, it is possible to reduce impurities to some extent. For example, when a hafnia film is formed by atomic layer CVD using hafnium chloride and water as raw materials, the purge time after supplying hafnium chloride is 30 seconds, and the purge time after supplying water is 90 seconds. Although it is possible to reduce the residual chlorine to 1/3 and the residual hydrogen to 1/2, the throughput is significantly reduced.
The above-mentioned problem is noticeably observed in the atomic layer CVD method because the substrate temperature needs to be set to a temperature (for example, 150 ° C.-350 ° C.) at which the reaction site and the raw material selectively react. If the substrate temperature is further increased, the purge time can be shortened. However, if this is done, a CVD reaction will occur, and atomic layer growth will cease.
本発明は、上記従来の課題を解決するためになされたもので、膜中の水素濃度、及び、配位子起因の不純物濃度が低く、かつ、スループットが高い高誘電体膜の形成方法を提供することを目的とする。
また、本発明は、トランジスタのゲートリーク電流を低減することを目的とする。
The present invention has been made to solve the above-described conventional problems, and provides a method for forming a high dielectric film with a high hydrogen concentration in the film and a low impurity concentration due to a ligand and a high throughput. The purpose is to do.
Another object of the present invention is to reduce the gate leakage current of a transistor.
本発明に係る高誘電体膜の形成方法は、逐次反応の繰り返しにより基板上に高誘電体膜を形成する方法であって、
前記逐次反応は、金属原料ガスを前記基板の表面に供給して、該表面に金属原子層を吸着させる工程と、
余剰の金属原料ガスと副生成物とを除去する工程と、
酸化性ガスを用いて前記金属原子層を酸化する工程と、
余剰の酸化性ガスと副生成物とを除去する工程とを含み、
前記逐次反応を行う間、基板温度以上の温度の不活性ガスをパージガスとして前記基板の表面に供給することを特徴とするものである。
A method of forming a high dielectric film according to the present invention is a method of forming a high dielectric film on a substrate by repeating successive reactions,
The sequential reaction includes a step of supplying a metal source gas to the surface of the substrate and adsorbing a metal atomic layer on the surface;
Removing excess metal source gas and by-products;
Oxidizing the metal atomic layer using an oxidizing gas;
Removing excess oxidizing gas and by-products,
During the sequential reaction, an inert gas having a temperature equal to or higher than the substrate temperature is supplied as a purge gas to the surface of the substrate.
本発明に係る高誘電体膜の形成方法において、前記基板温度が150℃−400℃であり、前記不活性ガスの温度が350℃−500℃であることが好適である。 In the method for forming a high dielectric film according to the present invention, it is preferable that the substrate temperature is 150 ° C. to 400 ° C. and the temperature of the inert gas is 350 ° C. to 500 ° C.
本発明に係る高誘電体膜の形成方法において、前記金属原料ガスが、アルミニウム、ハフニウム、ジルコニウム、チタン、イットリウム、ランタノイド系金属元素、タンタル及びニオブの少なくとも何れかを含有する金属錯体を含むことが好適である。 In the method for forming a high dielectric film according to the present invention, the metal source gas contains a metal complex containing at least one of aluminum, hafnium, zirconium, titanium, yttrium, a lanthanoid metal element, tantalum and niobium. Is preferred.
本発明に係る高誘電体膜の形成方法において、前記酸化性ガスが、水蒸気、オゾン、又は、酸素ラジカルを含むことが好適である。 In the method for forming a high dielectric film according to the present invention, it is preferable that the oxidizing gas contains water vapor, ozone, or oxygen radicals.
本発明に係る半導体装置の製造方法は、基板上に、上記高誘電体膜の形成方法を用いて高誘電体膜を形成する工程と、
前記高誘電体膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記基板内に不純物を注入して、前記基板の上層に不純物拡散層を形成する工程と、
を含むことを特徴とするものである。
A method for manufacturing a semiconductor device according to the present invention includes a step of forming a high dielectric film on a substrate using the method for forming a high dielectric film,
Forming a gate electrode on the high dielectric film;
Implanting impurities into the substrate using the gate electrode as a mask to form an impurity diffusion layer on the substrate;
It is characterized by including.
本発明に係る半導体製造装置は、逐次反応の繰り返しにより基板上に高誘電体膜を形成する半導体製造装置であって、
処理室内に前記基板を保持すると共に、該基板を加熱するヒータと、
前記処理室に原料ガスを供給する金属原料ガス供給ラインと、
前記処理室に酸化性ガスを供給する酸化性ガス供給ラインと、
前記処理室に基板温度以上の温度のパージ用不活性ガスを供給するパージ用不活性ガス供給ラインとを備え、
前記金属原料ガス供給ラインと、前記酸化性ガス供給ラインと、前記パージ用不活性ガス供給ラインとが相互に独立していることを特徴とするものである。
A semiconductor manufacturing apparatus according to the present invention is a semiconductor manufacturing apparatus that forms a high dielectric film on a substrate by repeating successive reactions,
A heater for holding the substrate in a processing chamber and heating the substrate;
A metal source gas supply line for supplying source gas to the processing chamber;
An oxidizing gas supply line for supplying an oxidizing gas to the processing chamber;
A purge inert gas supply line for supplying a purge inert gas having a temperature equal to or higher than the substrate temperature to the processing chamber;
The metal source gas supply line, the oxidizing gas supply line, and the purge inert gas supply line are independent of each other.
本発明に係る半導体製造装置において、前記パージ用不活性ガス供給ラインの前記処理室直前に、不活性ガスを基板温度以上に加熱する加熱機構を備えたことが好適である。 In the semiconductor manufacturing apparatus according to the present invention, it is preferable that a heating mechanism for heating the inert gas to a substrate temperature or more is provided immediately before the processing chamber of the purge inert gas supply line.
本発明は以上説明したように、膜中の水素濃度、及び、配位子起因の不純物濃度が低く、かつ、スループットが高い高誘電体膜の形成方法を提供することができる。 As described above, the present invention can provide a method for forming a high dielectric film with a low hydrogen concentration in the film and an impurity concentration caused by a ligand and a high throughput.
実施の形態1.
先ず、高誘電体膜の成膜を行う半導体製造装置について説明する。
図1は、本実施の形態1による半導体製造装置としての原子層CVD装置を説明するための概略断面図である。
図1に示すように、成膜室(処理室)1内にヒータ2が配置され、このヒータ2上に基板3が保持されている。基板3は、ヒータ2により、例えば、300℃−400℃の温度に加熱される。ゲートバルブ5は、基板3の搬入又は搬出を行う際に開き、基板3の処理中に閉じる。
Embodiment 1 FIG.
First, a semiconductor manufacturing apparatus for forming a high dielectric film will be described.
FIG. 1 is a schematic cross-sectional view for explaining an atomic layer CVD apparatus as a semiconductor manufacturing apparatus according to the first embodiment.
As shown in FIG. 1, a
基板3の上方には、基板3に対して原料金属錯体ガス、原料酸化性ガス、パージ用不活性ガス等を供給するシャワーヘッド4が配置されている。シャワーヘッド4は、パージ用不活性ガス供給ライン14、金属錯体ガス供給ライン15及び酸化性ガス供給ライン16に接続されている。すなわち、本実施の形態1による製造装置では、高温の不活性ガス(以下「高温不活性ガス」という。)をパージガスとして用いるため、パージ用不活性ガス供給ライン14と原料ガス供給ライン15,16とを別々に設けている。
なお、一般的な原子層CVD装置では、パージ用不活性ガス供給ラインと原料ガス供給ラインを別々に設けられていない。ガス供給ラインに、常にパージ用不活性ガスを流しておき、そこにパルス的に金属錯体あるいは水を混ぜることで、後述する反応サイクルを実現する。
Above the
In a general atomic layer CVD apparatus, a purge inert gas supply line and a source gas supply line are not provided separately. A purge inert gas is always allowed to flow through the gas supply line, and a metal complex or water is mixed in a pulsed manner to realize a reaction cycle described later.
パージ用不活性ガス供給ライン14は、バルブ10a、マスフローコントローラ11a、及び、ハロゲンランプ9を有する熱交換器8を備えている。パージ用不活性ガス供給ライン14の成膜室1直前に設けられた熱交換器8は、その出口近傍で700℃に、成膜室1に到達した段階でも500℃にまで不活性ガスを加熱可能なものである。すなわち、パージ用不活性ガス供給ライン14は、基板温度以上の温度の不活性ガスを成膜室1に供給可能である。不活性ガスとしては、例えば、N2、Ar、He等を用いることができる。熱交換器8は、例えば、石英ガラス製等の、金属汚染を成膜室1内で発生させないような材料で形成されている。
マスフローコントローラ11aにより流量制御された不活性ガスは、熱交換器8内を通る際に、ハロゲンランプ9により効率良く加熱され、短時間で所望の温度にまで加熱される。よって、プロセス開始の数秒前に、ハロゲンランプ9を点灯すればよい。プロセス中、パージ用不活性ガス供給ライン14から成膜室1内に常に高温不活性ガスが流れている。高温不活性ガスの供給/停止は、熱交換器8手前のバルブ10aとマスフローコントローラ11aにより行われる。
The purge inert
The inert gas whose flow rate is controlled by the mass flow controller 11a is efficiently heated by the
金属錯体ガス供給ライン15は、バルブ10b、マスフローコントローラ11b、原料容器(金属錯体用)12及びバルブ17を備えている。また、酸化性ガス供給ライン16としての水供給ラインは、バルブ10c、マスフローコントローラ11c、原料容器(水用)13及びバルブ18を備えている。金属錯体ガス供給ライン15及び水供給ライン16には、キャリアガスとして加熱していない不活性ガスがそれぞれ流され、そのキャリアガスにパルス的に原料容器12,13内の金属錯体或いは水を混ぜる。
The metal complex
成膜室1内はポンプ7によって減圧され、成膜室1内の圧力はコンダクタンスバルブ6の開閉度により制御される。
The pressure in the film forming chamber 1 is reduced by a
なお、熱交換器8は、ハロゲンランプ9により加熱するランプ加熱方式のものに限らず、例えば、抵抗加熱方式のような他の加熱方式のものを用いることができる。また、本実施の形態1の原子層CVD装置では、シャワーヘッド4を用いてガスを供給したが、ガスを成膜室1の側面から導入し、層流にして基板3上を流れるようにしてもよい。
The heat exchanger 8 is not limited to the lamp heating type that is heated by the
以上説明したように、本実施の形態1による製造装置は、原料ガス供給ライン15,16とは別に、パージ用不活性ガス供給ライン14を設けた。そして、パージ用不活性ガス供給ライン14の成膜室1直前に熱交換器8を設け、パージ用の不活性ガスを加熱できるようにした。よって、高温不活性ガスを供給するために成膜室1全体を加熱する必要がないため、ウェハ搬送機構やゲートバルブ等の設計を容易にすることができる。
また、パージ用不活性ガス供給ライン14と原料ガス供給ライン15,16は、それぞれ独立に成膜室1まで配管されている。よって、配管中で原料ガスと水との反応が起こりパーティクルが発生するのを抑えることができる。
また、不活性ガスの成膜室1への供給/停止は、熱交換器8手前のバルブ及び/又はマスフローコントローラの操作により行うようにした。よって、耐熱性を有するバルブやマスフローコントローラを用いる必要がないため、信頼性が高く、且つ、安価な製造装置を提供することができる。
なお、高温に耐えうるバルブを熱交換器8とシャワーヘッド4との間に設置して、パージ時間にのみ高温不活性ガスを流す方式をとってもよい。この方式は、熱分解による気相反応を起こしやすい金属錯体を原料に用いる場合に有効である。
As described above, the manufacturing apparatus according to the first embodiment is provided with the purge inert
In addition, the purge inert
Further, the supply / stop of the inert gas to the film forming chamber 1 was performed by operating a valve and / or a mass flow controller in front of the heat exchanger 8. Therefore, since it is not necessary to use a heat-resistant valve or a mass flow controller, a highly reliable and inexpensive manufacturing apparatus can be provided.
A valve that can withstand a high temperature may be installed between the heat exchanger 8 and the
次に、上記製造装置を用いた高誘電体膜の形成方法について説明する。
図2は、本実施の形態1による高誘電体膜の形成方法を説明するためのフローチャートである。図3及び図4は、本実施の形態1による高誘電体膜の形成方法を説明するための工程断面図である。
Next, a method for forming a high dielectric film using the manufacturing apparatus will be described.
FIG. 2 is a flowchart for explaining the method for forming a high dielectric film according to the first embodiment. 3 and 4 are process cross-sectional views for explaining a method for forming a high dielectric film according to the first embodiment.
先ず、ゲートバルブ5を開き、成膜室1内のヒータ2上に基板3を搬入する。基板3搬入後、ゲートバルブ5を閉じ、基板3をヒータ2により加熱する。これと共に、熱交換器8をONにして、該熱交換器8により不活性ガスを基板温度以上に加熱する。熱交換器8により加熱された高温不活性ガスは、シャワーヘッド4から基板3表面に供給開始される(ステップS1)。なお、高温不活性ガスの供給は、後述するステップS7で停止されるまで、連続して行われる。
First, the
基板3の温度、成膜室1の圧力が安定したら、シャワーヘッド4から基板3表面に金属錯体を供給する(ステップS2)。このとき、基板3は、金属錯体が基板3の反応サイトと選択的に反応する温度、例えば、150℃−400℃、に加熱されている。この金属錯体の供給は、図3に示すように、金属錯体が基板3表面に吸着して、反応サイトが金属原子層で覆われるまで続ける。この時、基板3表面のOH基のHと、金属錯体の配位子Lとが結合して副生成物となり脱離する。なお、図3において、符号Lは配位子を示し、符号Mは金属元素を示している。
When the temperature of the
次に、金属錯体の供給を停止して、シャワーヘッド4から高温不活性ガスのみを成膜室1内に供給する(ステップS3)。これにより、余剰の原料金属錯体分子と、上記副生成物とが基板3表面から除去される。
Next, the supply of the metal complex is stopped, and only the high temperature inert gas is supplied from the
次に、水(水蒸気)のパルス供給を開始する(ステップS4)。この時、金属錯体の配位子Lと水のHとが結合して副生成物となり脱離することにより、配位子Lが水のOH基と置換される(図4)。すなわち、基板3表面の金属原子層が酸化される。この水の供給は、図4に示すように、反応サイトがOH基で覆われるまで続ける。
そして、水の供給を停止して、シャワーヘッド4から高温不活性ガスのみを成膜室1内に供給する(ステップS5)。これにより、余剰の原料水分子と、副生成物とが基板3表面から除去される。
以上のような4つの素工程(ステップS2−S5)を行うことにより、1分子層分の高誘電体膜の成膜が完了する。
Next, pulse supply of water (water vapor) is started (step S4). At this time, the ligand L of the metal complex and H of water bind to form a by-product and are eliminated, thereby replacing the ligand L with the OH group of water (FIG. 4). That is, the metal atomic layer on the surface of the
Then, the supply of water is stopped, and only the high-temperature inert gas is supplied from the
By performing the above four elementary steps (steps S2 to S5), the formation of the high dielectric film for one molecular layer is completed.
次に、上記4つの素工程(ステップS2−S5)を1サイクルとしたとき、必要なサイクルだけ繰り返したか否かを判別する(ステップS6)。必要なサイクルだけ繰り返していないと判別した場合には、ステップS2に戻る。一方、ステップS6で、必要なサイクルだけ繰り返したと判別した場合には、バルブ10a及び/又はマスフローコントローラ11aの操作により高温不活性ガスの供給を停止すると共に、熱交換器8をOFFする(ステップS7)。以上の工程を経ることにより、所望の分子層分の高誘電体膜が形成される。
Next, when the above four elementary processes (steps S2 to S5) are defined as one cycle, it is determined whether or not the necessary cycles have been repeated (step S6). If it is determined that the necessary cycle has not been repeated, the process returns to step S2. On the other hand, if it is determined in step S6 that only a necessary cycle has been repeated, the supply of the high-temperature inert gas is stopped by operating the
以上説明したように、本実施の形態1による高誘電体膜の形成方法では、反応サイクル中に導入する不活性ガスの温度を基板温度以上に設定した。よって、余剰の原料(金属錯体分子、水分子)と副生成物を効果的に短時間で除去することができる。本発明者等の検討によれば、本実施の形態1による高誘電体膜の形成方法を用いることにより、スループットを2倍〜10倍にすることができると共に、配位子起因の残留水素を1/10〜1/100に低減できることが分かった。 As described above, in the method for forming a high dielectric film according to the first embodiment, the temperature of the inert gas introduced during the reaction cycle is set to be equal to or higher than the substrate temperature. Therefore, surplus raw materials (metal complex molecules, water molecules) and by-products can be effectively removed in a short time. According to studies by the present inventors, by using the method for forming a high dielectric film according to the first embodiment, the throughput can be doubled to 10 times, and the residual hydrogen due to the ligand can be reduced. It turned out that it can reduce to 1/10-1/100.
次に、本実施の形態による高誘電体膜の形成方法を、アルミナ膜の成膜方法に適用した実施例1と、ハフニア膜の成膜方法に適用した実施例2について説明する。 Next, Example 1 in which the method for forming a high dielectric film according to the present embodiment is applied to a method for forming an alumina film and Example 2 in which the method for forming a hafnia film is applied will be described.
[実施例1]
先ず、トリメチルアルミニウムを金属錯体原料としてアルミナ(Al2O3)膜を成膜する方法について説明する。
基板3温度は300℃−400℃、成膜室1の圧力は100mTorr−300mTorrとした。パージには、高温不活性ガスとして400℃の窒素ガスを用いた。
窒素をキャリアガスとしてトリメチルアンモニウムを0.5秒−1秒間供給した後、高温窒素ガスによるパージを2秒間行った。次に、窒素をキャリアガスとして水(水蒸気)を1秒間供給した後、高温窒素ガスによるパージを3秒間行った。これを1サイクルとして、必要なサイクルだけ繰り返して、アルミナ膜を成膜した。
得られたアルミナ膜に含まれる残留水素量を2次イオン質量分析法により調べた。その結果、従来のトリメチルアルミニウムと水とを交互に供給する方法では2×1021atoms/cm3であった残留水素量を、1×1020atoms/cm3に低減することができた。
[Example 1]
First, a method for forming an alumina (Al 2 O 3 ) film using trimethylaluminum as a metal complex raw material will be described.
The
Trimethylammonium was supplied for 0.5 seconds to 1 second using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 2 seconds. Next, water (water vapor) was supplied for 1 second using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 3 seconds. This was defined as one cycle, and the alumina film was formed by repeating only the necessary cycles.
The amount of residual hydrogen contained in the obtained alumina membrane was examined by secondary ion mass spectrometry. As a result, the residual hydrogen amount, which was 2 × 10 21 atoms / cm 3 in the conventional method of alternately supplying trimethylaluminum and water, could be reduced to 1 × 10 20 atoms / cm 3 .
[実施例2]
次に、四塩化ハフニウムを金属錯体原料としてハフニア(HfO2)膜を成膜する方法について説明する。
基板3温度は300℃、成膜室1の圧力は100mTorr−300mTorrとした。パージには、高温不活性ガスとして350℃の窒素ガスを用いた。
シリコン基板を過酸化水素水とフッ酸の混合溶液を用いて洗浄した後、下地膜としてシリコン酸窒化膜(SiON膜)を0.7nmの膜厚で形成した。
次いで、窒素ガスをキャリアガスとして四塩化ハフニウムを1秒−2秒間供給した後、高温窒素ガスによるパージを2秒間行った。続いて、窒素ガスをキャリアガスとして水(水蒸気)を1秒間供給した後、高温窒素ガスによるパージを7秒−10秒間行った。これを1サイクルとして、必要なサイクルだけ繰り返して、ハフニア膜を成膜した。
得られたハフニア膜に含まれる残留水素量を2次イオン質量分析法により調べた。その結果、従来の四塩化ハフニウムと水とを交互に供給する方法では2×1020atoms/cmであった残留水素量を、2×1019atoms/cm3に低減することができた。
[Example 2]
Next, a method of forming a hafnia (HfO 2 ) film using hafnium tetrachloride as a metal complex raw material will be described.
The
After the silicon substrate was cleaned using a mixed solution of hydrogen peroxide and hydrofluoric acid, a silicon oxynitride film (SiON film) was formed to a thickness of 0.7 nm as a base film.
Next, hafnium tetrachloride was supplied for 1 second to 2 seconds using nitrogen gas as a carrier gas, and then purged with high temperature nitrogen gas for 2 seconds. Subsequently, after supplying water (water vapor) for 1 second using nitrogen gas as a carrier gas, purging with high-temperature nitrogen gas was performed for 7 seconds to 10 seconds. This was defined as one cycle, and only a necessary cycle was repeated to form a hafnia film.
The amount of residual hydrogen contained in the obtained hafnia film was examined by secondary ion mass spectrometry. As a result, the amount of residual hydrogen, which was 2 × 10 20 atoms / cm 3 in the conventional method of alternately supplying hafnium tetrachloride and water, could be reduced to 2 × 10 19 atoms / cm 3 .
なお、ハフニア膜の金属錯体原料として、上記四塩化ハフニウム以外に、原子層CVDが可能な金属錯体であれば使用可能である。例えば、テトラキス・ダイ・エチルアミノハフニウム(Hf(NEt2)4)、テトラキス・ダイ・メチルアミノハフニウム(Hf(NMe2)4)、テトラキス・メチルエチルアミノハフニウム(Hf(EtNMe)4)等を用いることができる。これらの金属錯体原料は、配位子の分子量が大きく、立体障害による未結合手が残りやすいため、四塩化ハフニウムの場合より更に有効である。
また、酸化性ガス(「酸化剤」ともいう。)としては水に限らず、オゾンや酸素ラジカル等の活性酸素を用いることができる(後述する実施の形態2についても同様)。
また、高誘電体膜としては、アルミナ膜やハフニア膜に限らず、ジルコニア(ZrO2)、酸化ランタン(La2O3)、酸化プラセオヂウム(Pr2O3)、酸化イットリウム(Y2O3)、酸化タンタル(Ta2O5)、酸化ニオブ(Nb2O5)、酸化チタン(TiO2)、酸化セリウム(CeO2)等の金属酸化物、それら金属酸化物の固溶体、それら金属酸化物とSiO2との固溶体等を材料とする膜を用いることができる。
In addition to the above hafnium tetrachloride, any metal complex capable of atomic layer CVD can be used as the metal complex raw material for the hafnia film. For example, tetrakis-die-ethylaminohafnium (Hf (NEt 2 ) 4 ), tetrakis-die-methylaminohafnium (Hf (NMe 2 ) 4 ), tetrakis-methylethylaminohafnium (Hf (EtNMe) 4 ), etc. are used. be able to. These metal complex raw materials are more effective than hafnium tetrachloride because the molecular weight of the ligand is large and dangling bonds due to steric hindrance tend to remain.
The oxidizing gas (also referred to as “oxidizer”) is not limited to water, and active oxygen such as ozone or oxygen radicals can be used (the same applies to
Further, the high dielectric film is not limited to an alumina film or a hafnia film, but zirconia (ZrO 2 ), lanthanum oxide (La 2 O 3 ), praseodymium oxide (Pr 2 O 3 ), yttrium oxide (Y 2 O 3 ). Metal oxides such as tantalum oxide (Ta 2 O 5 ), niobium oxide (Nb 2 O 5 ), titanium oxide (TiO 2 ), cerium oxide (CeO 2 ), solid solutions of these metal oxides, A film made of a solid solution with SiO 2 or the like can be used.
実施の形態2.
本発明の実施の形態2は、前述した実施の形態1の高誘電体膜の形成方法を含む半導体装置の製造方法である。
図5〜図8は、本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である。
The second embodiment of the present invention is a method for manufacturing a semiconductor device including the method for forming a high dielectric film of the first embodiment described above.
5 to 8 are process cross-sectional views for explaining the method of manufacturing a semiconductor device according to the second embodiment of the present invention.
先ず、図5に示すように、基板32内に、活性領域を確定する素子分離絶縁領域34を形成する。基板32としては、面方位(100)、P導電型、直径300mmの単結晶シリコンからなるシリコン基板を用いることができる。
次に、基板濃度調整用のイオン注入と引き延ばし熱処理を行い、閾値電圧調整用のイオン注入と活性化熱処理を行う。さらに、基板32の活性領域上に、熱酸化膜36を、例えば、1nmの膜厚で形成する。
First, as shown in FIG. 5, an element
Next, ion implantation for substrate concentration adjustment and stretching heat treatment are performed, and ion implantation for threshold voltage adjustment and activation heat treatment are performed. Further, a
次に、図6に示すように、本発明の実施の形態1による原子層CVD法により、高誘電体膜38としてのハフニウムアルミネイト膜を、例えば、3.0nmの膜厚で形成する。以下、詳細に説明する。
基板32の温度は300℃−400℃、成膜室の圧力は100mTorr−300mTorrとした。パージには、400℃の窒素ガスを用いた。
先ず、窒素をキャリアガスとしてトリメチルアルミニウムを0.5秒間供給した後、高温窒素ガスによるパージを2秒間行った。次に、窒素をキャリアガスとして水(水蒸気)を1秒間供給した後、高温窒素ガスによるパージを2秒間行った。この反応サイクルを2回繰り返して、アルミナ膜を形成した。
次に、窒素をキャリアガスとして四塩化ハフニウムを1秒−2秒間供給した後、高温窒素ガスによるパージを2秒間行った。次に、窒素をキャリアガスとして水(水蒸気)を1秒間供給した後、高温窒素ガスによるパージを7秒間行った。この反応サイクルにより、ハフニア膜を形成した。
上述したアルミナ膜の反応サイクル2回とハフニア膜の反応サイクル1回を1サイクルとして、これを30回繰り返すことによりハフニウムアルミネイト膜38を3.0nmの膜厚で形成した。このハフニウムアルミネイト膜38中のハフニウム元素の比はHf/(Hf+Al)×100=25%であった。
Next, as shown in FIG. 6, a hafnium aluminate film as the
The temperature of the
First, trimethylaluminum was supplied for 0.5 seconds using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 2 seconds. Next, water (water vapor) was supplied for 1 second using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 2 seconds. This reaction cycle was repeated twice to form an alumina film.
Next, after supplying hafnium tetrachloride with nitrogen as a carrier gas for 1 second to 2 seconds, purging with high-temperature nitrogen gas was performed for 2 seconds. Next, water (water vapor) was supplied for 1 second using nitrogen as a carrier gas, and then purged with high-temperature nitrogen gas for 7 seconds. A hafnia film was formed by this reaction cycle.
The above-described two alumina film reaction cycles and one hafnia film reaction cycle were taken as one cycle, and this was repeated 30 times to form a
ハフニウムアルミネイト膜38の形成後、減圧酸素雰囲気中で、1050℃、1秒間の熱処理を行い、ハフニウムアルミネイト膜38を緻密化した。
次に、ハフニウムアルミネイト膜38上にノンドープ多結晶シリコン膜40を、例えば、150nm形成する。
After the
Next, a non-doped
次に、図7に示すように、リソグラフィ技術とエッチング法により、ノンドープ多結晶シリコン膜40をパターニングしてゲート電極41を形成する。続いて、基板全面にシリコン酸化膜を形成し、異方性エッチングでエッチバックすることにより、ゲート電極41の側壁を覆う第1サイドウォール42を形成する。
そして、ゲート電極41及び第1サイドウォール42をマスクとして、基板32内にAsイオンをエネルギー2keV、ドーズ量3×1015/cm2でイオン注入することにより、基板32上層にN導電型のエクステンション領域44を形成する。さらに、ゲート電極41及び第1サイドウォール42をマスクとして、基板32内にBイオンを上記Asイオンよりも深い位置にイオン注入することにより、エクステンション領域44の下層にP導電型のパンチスルー防止拡散層46を形成する。
Next, as shown in FIG. 7, a
Then, using the
次に、図8に示すように、基板全面にシリコン酸化膜48を、例えば、15nmの膜厚で形成し、その上にシリコン窒化膜50を、例えば、25nmの膜厚で形成し、さらにその上にシリコン酸化膜52を、例えば、35nmの膜厚で形成する。そして、シリコン窒化膜50をエッチングストッパ膜としてシリコン酸化膜52の異方性エッチングを行った後、シリコン酸化膜48をエッチングストッパ膜としてシリコン窒化膜50の異方性エッチングを行う。さらに、表面に露出するシリコン酸化膜48をウェットエッチングにより除去する。これにより、第1サイドウォール42を覆う第2サイドウォール53が形成される。
次に、ゲート電極41と第1及び第2サイドウォール42,53とをマスクとして基板32内にイオン注入を行い、注入されたイオンを活性化させるため1050℃、1秒の条件で熱処理を行う。これにより、エクステンション領域44及びパンチスルー防止拡散層46に接続するN導電型のソース/ドレイン領域54が形成される。
Next, as shown in FIG. 8, a
Next, ion implantation is performed in the
その後、図示しないが、ニッケル膜をスパッタリング法により形成し、熱処理を行うことによって、ゲート電極41及びソース/ドレイン領域54の上層にニッケルシリサイド層を形成する。これにより、ゲート電極41及びソース/ドレイン領域54の低抵抗化を行うことができる。
さらに、所望の回路構成に従い、層間絶縁膜、コンタクト及び金属配線(Cu配線)を形成することにより、半導体装置としての電界効果トランジスタが製造される。
Thereafter, although not shown, a nickel film is formed by sputtering and heat treatment is performed to form a nickel silicide layer on the
Furthermore, a field effect transistor as a semiconductor device is manufactured by forming an interlayer insulating film, a contact, and a metal wiring (Cu wiring) according to a desired circuit configuration.
以上説明した製造方法によって製造された半導体装置において、熱酸化膜36とハフニウムアルミネイト膜38とからなるゲート絶縁膜の酸化膜換算膜厚は、1.3nmであった。従来の方法により成膜した同じ酸化膜換算膜厚のゲート絶縁膜を有する半導体装置と比較して、ゲートリーク電流を1/10〜1/100に低減することができた。また、シリコン酸化膜からなるゲート絶縁膜を有する半導体装置と比較して、80%〜90%のキャリア移動度が得られた。
In the semiconductor device manufactured by the manufacturing method described above, the equivalent oxide thickness of the gate insulating film formed of the
なお、本実施の形態2では、高誘電体膜38としてハフニウムアルミネイト膜を用いたが、これに限らず、アルミナ(Al2O3)、ハフニア(HfO2)、ジルコニア(ZrO2)、酸化ランタン(La2O3)、酸化プラセオヂウム(Pr2O3)、酸化イットリウム(Y2O3)、酸化タンタル(Ta2O5)、酸化ニオブ(Nb2O5)、酸化チタン(TiO2)、酸化セリウム(CeO2)等の金属酸化物、それら金属酸化物の固溶体、それら金属酸化物とSiO2との固溶体等を材料とする膜を用いることができる。
また、本実施の形態2では、n型電界効果トランジスタについて説明したが、p型電界効果トランジスタについても同様の製造工程を用いて製造することができる。
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することができる。
In the second embodiment, a hafnium aluminate film is used as the
In the second embodiment, an n-type field effect transistor has been described. However, a p-type field effect transistor can also be manufactured using the same manufacturing process.
In addition, the present invention can be implemented with various modifications without departing from the scope of the invention.
1 成膜室
2 ヒータ
3 ウェハ
4 シャワーヘッド
5 ゲートバルブ
6 コンダクタンスバルブ
7 ポンプ
8 熱交換器
9 ハロゲンランプ
10a,10b,10c バルブ
11a,11b,11c マスフローコントローラ
12 原料容器(金属錯体用)
13 原料容器(水用)
14 パージ用不活性ガス供給ライン
15 金属錯体ガス供給ライン
16 酸化性ガス供給ライン(水供給ライン)
17,18 バルブ
32 基板
34 素子分離絶縁領域
36 熱酸化膜
38 高誘電体膜(ハフニウムアルミネイト膜)
40 ノンドープ多結晶シリコン膜
41 ゲート電極
42 第1サイドウォール
44 エクステンション領域
46 パンチスルー防止拡散層
48 シリコン酸化膜
50 シリコン窒化膜
52 シリコン酸化膜
53 第2サイドウォール
54 ソース/ドレイン領域
DESCRIPTION OF SYMBOLS 1
13 Raw material container (for water)
14 Purge inert
17, 18
40 Non-doped
Claims (7)
前記逐次反応は、金属原料ガスを前記基板の表面に供給して、該表面に金属原子層を吸着させる工程と、
余剰の金属原料ガスと副生成物とを除去する工程と、
酸化性ガスを用いて前記金属原子層を酸化する工程と、
余剰の酸化性ガスと副生成物とを除去する工程とを含み、
前記逐次反応を行う間、基板温度以上の温度の不活性ガスをパージガスとして前記基板の表面に供給することを特徴とする高誘電体膜の形成方法。 A method of forming a high dielectric film on a substrate by repeating sequential reactions,
The sequential reaction includes a step of supplying a metal source gas to the surface of the substrate and adsorbing a metal atomic layer on the surface;
Removing excess metal source gas and by-products;
Oxidizing the metal atomic layer using an oxidizing gas;
Removing excess oxidizing gas and by-products,
A method of forming a high dielectric film, wherein an inert gas having a temperature equal to or higher than the substrate temperature is supplied as a purge gas to the surface of the substrate during the sequential reaction.
前記基板温度が150℃−400℃であり、前記不活性ガスの温度が350℃−500℃であることを特徴とする高誘電体膜の形成方法。 The method for forming a high dielectric film according to claim 1,
The method for forming a high dielectric film, wherein the substrate temperature is 150 ° C.-400 ° C., and the temperature of the inert gas is 350 ° C.-500 ° C.
前記金属原料ガスが、アルミニウム、ハフニウム、ジルコニウム、チタン、イットリウム、ランタノイド系金属元素、タンタル及びニオブの少なくとも何れかを含有する金属錯体を含むことを特徴とする高誘電体膜の形成方法。 The method for forming a high dielectric film according to claim 1 or 2,
A method for forming a high dielectric film, wherein the metal source gas contains a metal complex containing at least one of aluminum, hafnium, zirconium, titanium, yttrium, a lanthanoid metal element, tantalum and niobium.
前記酸化性ガスが、水蒸気、オゾン、又は、酸素ラジカルを含むことを特徴とする高誘電体膜の形成方法。 In the formation method of the high dielectric material film according to any one of claims 1 to 3,
The method for forming a high dielectric film, wherein the oxidizing gas contains water vapor, ozone, or oxygen radicals.
前記高誘電体膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記基板内に不純物を注入して、前記基板の上層に不純物拡散層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a high dielectric film on the substrate using the method for forming a high dielectric film according to claim 1;
Forming a gate electrode on the high dielectric film;
Implanting impurities into the substrate using the gate electrode as a mask to form an impurity diffusion layer on the substrate;
A method for manufacturing a semiconductor device, comprising:
処理室内に前記基板を保持すると共に、該基板を加熱するヒータと、
前記処理室に金属原料ガスを供給する金属原料ガス供給ラインと、
前記処理室に酸化性ガスを供給する酸化性ガス供給ラインと、
前記処理室に基板温度以上の温度のパージ用不活性ガスを供給するパージ用不活性ガス供給ラインとを備え、
前記原料ガス供給ラインと、前記酸化性ガス供給ラインと、前記パージ用不活性ガス供給ラインとが相互に独立していることを特徴とする半導体製造装置。 A semiconductor manufacturing apparatus that forms a high dielectric film on a substrate by repeating sequential reactions,
A heater for holding the substrate in a processing chamber and heating the substrate;
A metal source gas supply line for supplying a metal source gas to the processing chamber;
An oxidizing gas supply line for supplying an oxidizing gas to the processing chamber;
A purge inert gas supply line for supplying a purge inert gas having a temperature equal to or higher than the substrate temperature to the processing chamber;
The semiconductor manufacturing apparatus, wherein the source gas supply line, the oxidizing gas supply line, and the purge inert gas supply line are independent of each other.
前記パージ用不活性ガス供給ラインの前記処理室直前に、不活性ガスを基板温度以上に加熱する加熱機構を備えたことを特徴とする半導体製造装置。 The semiconductor manufacturing apparatus according to claim 6,
A semiconductor manufacturing apparatus comprising a heating mechanism for heating an inert gas to a substrate temperature or more immediately before the processing chamber of the purge inert gas supply line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003303394A JP4199072B2 (en) | 2003-08-27 | 2003-08-27 | High dielectric film forming method, semiconductor device manufacturing method, and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003303394A JP4199072B2 (en) | 2003-08-27 | 2003-08-27 | High dielectric film forming method, semiconductor device manufacturing method, and semiconductor manufacturing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072490A true JP2005072490A (en) | 2005-03-17 |
JP4199072B2 JP4199072B2 (en) | 2008-12-17 |
Family
ID=34407403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003303394A Expired - Fee Related JP4199072B2 (en) | 2003-08-27 | 2003-08-27 | High dielectric film forming method, semiconductor device manufacturing method, and semiconductor manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4199072B2 (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005259966A (en) * | 2004-03-11 | 2005-09-22 | Mitsui Eng & Shipbuild Co Ltd | Method of forming thin film |
JP2008311464A (en) * | 2007-06-15 | 2008-12-25 | National Institute Of Advanced Industrial & Technology | Semiconductor device and its manufacturing method |
JP2009277899A (en) * | 2008-05-15 | 2009-11-26 | Hitachi Kokusai Electric Inc | Substrate processing method |
WO2010045468A2 (en) * | 2008-10-16 | 2010-04-22 | Applied Materials, Inc. | Methods and apparatus for recovering heat from processing systems |
JP2011023706A (en) * | 2009-06-17 | 2011-02-03 | Tokyo Electron Ltd | Metal oxide film formation method and apparatus |
JP2013214692A (en) * | 2012-04-04 | 2013-10-17 | Renesas Electronics Corp | Semiconductor device and method of manufacturing semiconductor device |
JP2015124422A (en) * | 2013-12-27 | 2015-07-06 | 株式会社日立国際電気 | Manufacturing method, program, and substrate processing device for semiconductor device |
JP2015149435A (en) * | 2014-02-07 | 2015-08-20 | 東京エレクトロン株式会社 | Method for film deposition, apparatus for film deposition, and storage medium |
CN104885201A (en) * | 2013-12-27 | 2015-09-02 | 株式会社日立国际电气 | Semiconductor device manufacturing method, substrate processing apparatus, and recording medium |
JP5940199B1 (en) * | 2015-06-26 | 2016-06-29 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing apparatus, and program |
JP2017137550A (en) * | 2016-02-05 | 2017-08-10 | 国立大学法人山形大学 | Method of oxide thin film formation and apparatus of oxide thin film formation |
JP2019019391A (en) * | 2017-07-19 | 2019-02-07 | 株式会社アルバック | Film deposition apparatus |
WO2021127470A1 (en) * | 2019-12-20 | 2021-06-24 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Area selective deposition of metal containing films |
US11104995B2 (en) | 2016-03-31 | 2021-08-31 | Kokusai Electric Corporation | Substrate processing apparatus |
WO2022054623A1 (en) * | 2020-09-10 | 2022-03-17 | 東京エレクトロン株式会社 | Film forming method |
-
2003
- 2003-08-27 JP JP2003303394A patent/JP4199072B2/en not_active Expired - Fee Related
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005259966A (en) * | 2004-03-11 | 2005-09-22 | Mitsui Eng & Shipbuild Co Ltd | Method of forming thin film |
JP2008311464A (en) * | 2007-06-15 | 2008-12-25 | National Institute Of Advanced Industrial & Technology | Semiconductor device and its manufacturing method |
US7821083B2 (en) | 2007-06-15 | 2010-10-26 | Tokyo Electron Limited | Semiconductor device and method for manufacturing the same |
JP2009277899A (en) * | 2008-05-15 | 2009-11-26 | Hitachi Kokusai Electric Inc | Substrate processing method |
WO2010045468A2 (en) * | 2008-10-16 | 2010-04-22 | Applied Materials, Inc. | Methods and apparatus for recovering heat from processing systems |
WO2010045468A3 (en) * | 2008-10-16 | 2010-07-15 | Applied Materials, Inc. | Methods and apparatus for recovering heat from processing systems |
JP2011023706A (en) * | 2009-06-17 | 2011-02-03 | Tokyo Electron Ltd | Metal oxide film formation method and apparatus |
JP2013214692A (en) * | 2012-04-04 | 2013-10-17 | Renesas Electronics Corp | Semiconductor device and method of manufacturing semiconductor device |
US9330905B2 (en) | 2012-04-04 | 2016-05-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
JP5793241B1 (en) * | 2013-12-27 | 2015-10-14 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing apparatus, program, and recording medium |
KR101749434B1 (en) * | 2013-12-27 | 2017-06-20 | 가부시키가이샤 히다치 고쿠사이 덴키 | Method of manufacturing semiconductor device, substrate processing apparatus, and program |
CN104885201A (en) * | 2013-12-27 | 2015-09-02 | 株式会社日立国际电气 | Semiconductor device manufacturing method, substrate processing apparatus, and recording medium |
KR20150077274A (en) * | 2013-12-27 | 2015-07-07 | 가부시키가이샤 히다치 고쿠사이 덴키 | Method of manufacturing semiconductor device, computer program and substrate processing apparatus |
JP2015124422A (en) * | 2013-12-27 | 2015-07-06 | 株式会社日立国際電気 | Manufacturing method, program, and substrate processing device for semiconductor device |
US9396930B2 (en) | 2013-12-27 | 2016-07-19 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus |
KR101674928B1 (en) * | 2013-12-27 | 2016-11-10 | 가부시키가이샤 히다치 고쿠사이 덴키 | Method of manufacturing semiconductor device, computer program and substrate processing apparatus |
US9644265B2 (en) | 2013-12-27 | 2017-05-09 | Hitachi Kokusai Electric, Inc. | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer readable recording medium |
JP2015149435A (en) * | 2014-02-07 | 2015-08-20 | 東京エレクトロン株式会社 | Method for film deposition, apparatus for film deposition, and storage medium |
JP5940199B1 (en) * | 2015-06-26 | 2016-06-29 | 株式会社日立国際電気 | Semiconductor device manufacturing method, substrate processing apparatus, and program |
JP2017137550A (en) * | 2016-02-05 | 2017-08-10 | 国立大学法人山形大学 | Method of oxide thin film formation and apparatus of oxide thin film formation |
US11104995B2 (en) | 2016-03-31 | 2021-08-31 | Kokusai Electric Corporation | Substrate processing apparatus |
JP2019019391A (en) * | 2017-07-19 | 2019-02-07 | 株式会社アルバック | Film deposition apparatus |
WO2021127470A1 (en) * | 2019-12-20 | 2021-06-24 | L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Area selective deposition of metal containing films |
US11319449B2 (en) | 2019-12-20 | 2022-05-03 | L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Area selective deposition of metal containing films |
JP2023509332A (en) * | 2019-12-20 | 2023-03-08 | レール・リキード-ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | Area-selective deposition of metal-containing films |
JP7445762B2 (en) | 2019-12-20 | 2024-03-07 | レール・リキード-ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | Area-selective deposition of metal-containing films |
WO2022054623A1 (en) * | 2020-09-10 | 2022-03-17 | 東京エレクトロン株式会社 | Film forming method |
Also Published As
Publication number | Publication date |
---|---|
JP4199072B2 (en) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4199072B2 (en) | High dielectric film forming method, semiconductor device manufacturing method, and semiconductor manufacturing apparatus | |
JP4281082B2 (en) | Surface preparation method before deposition | |
JP3937892B2 (en) | Thin film forming method and semiconductor device manufacturing method | |
JP4917142B2 (en) | Manufacturing method of electronic device material | |
JP4708426B2 (en) | Method for processing a semiconductor substrate | |
US7326655B2 (en) | Method of forming an oxide layer | |
US7473994B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
JP3746968B2 (en) | Insulating film forming method and forming system | |
US20150132938A1 (en) | Methods and Systems for Forming Reliable Gate Stack on Semiconductors | |
JP2003297822A (en) | Method of forming insulation film | |
JP2007516599A (en) | Surface preparation before deposition on germanium | |
JPWO2009099252A1 (en) | Method for plasma modification treatment of insulating film | |
US20150140838A1 (en) | Two Step Deposition of High-k Gate Dielectric Materials | |
JP2009004608A (en) | Method for manufacturing semiconductor device | |
JP4887604B2 (en) | Manufacturing method of semiconductor device | |
JP2008131050A (en) | Integrating method of metal containing film to semiconductor device | |
TW202247469A (en) | Mosfet gate engineerinng with dipole films | |
US20130316546A1 (en) | Methods of atomic layer deposition of hafnium oxide as gate dielectrics | |
JP2007123662A (en) | Semiconductor device and manufacturing method thereof | |
WO2004093179A1 (en) | Method for forming high dielectric film | |
JP2005032908A (en) | Method for forming thin film | |
US20050170665A1 (en) | Method of forming a high dielectric film | |
US20090087550A1 (en) | Sequential flow deposition of a tungsten silicide gate electrode film | |
JP2005236020A (en) | Manufacturing method of semiconductor device | |
KR100681384B1 (en) | Method for Forming Dielectric Film, Method for Fabricating Semiconductor Device, and Method for Fabricating Capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050331 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |