JP2005072340A - Method of manufacturing optical semiconductor device - Google Patents
Method of manufacturing optical semiconductor device Download PDFInfo
- Publication number
- JP2005072340A JP2005072340A JP2003301312A JP2003301312A JP2005072340A JP 2005072340 A JP2005072340 A JP 2005072340A JP 2003301312 A JP2003301312 A JP 2003301312A JP 2003301312 A JP2003301312 A JP 2003301312A JP 2005072340 A JP2005072340 A JP 2005072340A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductivity type
- semiconductor device
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、例えばLED等の光半導体装置の形成に用いられる、光半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing an optical semiconductor device used for forming an optical semiconductor device such as an LED.
近年、電球等に代わる高効率、低消費電力の光源として、高輝度発光ダイオード(LED)が注目されている。 In recent years, high-intensity light-emitting diodes (LEDs) have attracted attention as light sources with high efficiency and low power consumption that can replace light bulbs.
図13にLEDの構造の一例を示す。p型GaP基板101上に、p型GaPバッファー層102、InGaAlP系又はAlGaAs系の化合物半導体からなるp型クラッド層103a、活性層103b、n型クラッド層103cからなる発光層103が形成されている。そして、発光層103上及びp型GaP基板上に電極104、105が形成されている。そして、両電極に電圧を印加することにより発光層において光を発生させ、光取出し面となる発光層表面より外部に取出される。
FIG. 13 shows an example of the structure of the LED. On the p-
このようなLEDは、以下のように形成される。先ず、図14に示すように、n型GaAs基板106上に、InGaAlP系又はAlGaAs系の化合物半導体からなるn型クラッド層103c、活性層103b、p型クラッド層103aを、順次エピタキシャル成長させ、発光層103を形成する。一方、図15に示すように、発光波長に対して透明なp型GaP基板101上に、GaPバッファー層102をエピタキシャル成長させる。
Such an LED is formed as follows. First, as shown in FIG. 14, an n-
次いで、図16に示すように、p型クラッド層102とGaPバッファー層103aの表面を重ね合わせて、加熱圧着する。そして、図17に示すように、n型GaAs基板106をH2O2+H2SO4混合液によるウエットエッチングにより除去する。さらに、電極104、105を形成して、図13に示すような高輝度LEDが形成される。
Next, as shown in FIG. 16, the surfaces of the p-
しかしながら、n型GaAs基板を除去する際、通常90minという長時間接着基板がウエットエッチング液に晒されるため、ウエーハ周辺から発光層にサイドエッチングが入り、基板の接着面において、周辺5mm程度に接着剥がれが発生するという問題があった。 However, when the n-type GaAs substrate is removed, the adhesive substrate is exposed to the wet etching solution for a long time, usually 90 minutes, so that the light emitting layer is side-etched from the periphery of the wafer, and the adhesion surface of the substrate peels off to about 5 mm. There was a problem that occurred.
一方、基板張り合わせ後の基板除去の手法としては、ウエットエッチング以外にもCMP(Chemical Mechanical Polish)法によるものがある。(例えば特許文献1参照)。 On the other hand, as a technique for removing the substrate after the substrates are bonded together, there is a CMP (Chemical Mechanical Polish) method other than wet etching. (For example, refer to Patent Document 1).
しかしながら、CMP法では、研磨終点の検出、制御が困難であり、残存膜厚に10〜20μm程度のばらつきが生じてしまうことから、数μm以下のオーダーでの制御が要求されるLEDの基板除去にそのまま適用するのは困難であるという問題があった。 However, in the CMP method, it is difficult to detect and control the polishing end point, and the remaining film thickness varies by about 10 to 20 μm. There is a problem that it is difficult to apply as it is.
そこで、本発明は、従来の問題を取り除き、高い歩留りを得ることの可能な半導体製造方法を提供することを目的とするものである。
本発明の一実施態様によれば、第1導電型の化合物半導体基板上に、InGaAlP系或いはAlGaAs系の化合物半導体からなる第1導電型クラッド層、活性層、第2導電型クラッド層を有する発光層を形成する工程と、第2導電型のGaP基板上に、第2導電型のGaPバッファー層を形成する工程と、前記第2導電型クラッド層と、前記GaPバッファー層を接着する工程と、前記化合物半導体基板を研磨により所定厚除去する工程と、残った前記化合物半導体基板を、ドライエッチング法により除去する工程を備えることを特徴とする光半導体装置の製造方法が提供される。 According to one embodiment of the present invention, light emission having a first conductivity type cladding layer, an active layer, and a second conductivity type cladding layer made of an InGaAlP-based or AlGaAs-based compound semiconductor on a first conductivity-type compound semiconductor substrate. Forming a layer; forming a second conductivity type GaP buffer layer on a second conductivity type GaP substrate; adhering the second conductivity type cladding layer to the GaP buffer layer; There is provided a method for manufacturing an optical semiconductor device, comprising: removing the compound semiconductor substrate by a predetermined thickness by polishing; and removing the remaining compound semiconductor substrate by a dry etching method.
また、本発明の一実施態様によれば、第1導電型の化合物半導体基板上に、InGaP系のブロック層を形成する工程と、前記ブロック層上に、直接或いはGaAs系のコンタクト層を介してInGaAlP系或いはAlGaAs系の化合物半導体からなる第1導電型クラッド層、活性層、第2導電型クラッド層を有する発光層を形成する工程と、第2導電型のGaP基板上に、第2導電型のGaPバッファー層を形成する工程と、前記第2導電型クラッド層と、前記GaPバッファー層を接着する工程と、前記化合物半導体基板を研磨により所定厚除去する工程と、残った前記化合物半導体基板を除去し、ブロック層を露出させる工程と、前記ブロック層を除去する工程を備えることを特徴とする光半導体装置の製造方法が提供される。 According to one embodiment of the present invention, a step of forming an InGaP-based block layer on a first conductive type compound semiconductor substrate, and a direct or GaAs-based contact layer on the block layer. Forming a light emitting layer having a first conductivity type cladding layer, an active layer, and a second conductivity type cladding layer made of an InGaAlP-based or AlGaAs-based compound semiconductor; and a second conductivity type on a second conductivity type GaP substrate. A step of forming a GaP buffer layer, a step of adhering the second conductivity type cladding layer and the GaP buffer layer, a step of removing the compound semiconductor substrate by a predetermined thickness, and a step of removing the remaining compound semiconductor substrate. There is provided a method of manufacturing an optical semiconductor device comprising a step of removing and exposing a block layer, and a step of removing the block layer.
本発明の一実施態様によれば、高い歩留りを得ることの可能な光半導体装置の製造方法を提供することができる。 According to one embodiment of the present invention, a method for manufacturing an optical semiconductor device capable of obtaining a high yield can be provided.
以下本発明の実施形態について、図を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(実施形態1)
図1に本発明の一実施形態により形成される光半導体装置の断面図を示す。図に示すように、p−GaP基板1上に、p−GaPバッファー層2、発光層3が形成されている。発光層3は、InGaAlP系で、夫々厚さ0.1〜2.0μm程度のp−クラッド層3a、活性層3b、n−クラッド層3cからなる積層構造を有している。活性層は、ノンドープで各クラッド層よりバンドギャップエネルギが小さくなる組成となっている。そして、p側電極4、n側電極5が、夫々p−GaP基板1上、発光層3上に形成されている。
(Embodiment 1)
FIG. 1 shows a cross-sectional view of an optical semiconductor device formed according to an embodiment of the present invention. As shown in the figure, a p-
このような光半導体装置は、以下のように形成される。先ず、図2に示すように、厚さ250μmのn型GaAs基板6をMOCVD(有機金属化学気相成長)装置内に載置し、反応ガスとして、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)及びホスフィン(PH3)を、MFC(Mass Flow Controller)により濃度制御して、n形ドーパントガスのSiH4及びキャリアガスの水素(H2)と共に導入し、500〜900℃程度でエピタキシャル成長させることにより、例えばn−キャリア濃度が1.0×E17〜1.0×E19cm-3程度のIn0.49(Ga0.3Al0.7)0.51Pからなるn−クラッド層3cを、0.5μm形成する。次いで、反応ガスのTMAを減らしてTMGを増やし、ドーパントガスを止めて、同様に、ノンドープのIn0.49(Ga0.75Al0.25)0.51Pからなる活性層3bを、0.5μm形成した後、TMA、TMG濃度を戻し、p形ドーパントガスのジメチル亜鉛(DMZ)を導入し、同様にp−キャリア濃度が1.0×E16〜1.0×E19cm-3程度のIn0.49(Ga0.3Al0.7)0.51Pからなるp−クラッド層3aを、0.5μm形成する。
Such an optical semiconductor device is formed as follows. First, as shown in FIG. 2, an n-
一方、図3に示すように、p型GaP基板1上に、MOCVD法により、p−キャリア濃度が1.0×E18〜3.0×E18cm-3程度のGaPバッファー層2を、厚さ0.1〜5.0μm程度エピタキシャル成長させることにより形成する。
On the other hand, as shown in FIG. 3, a
次いで、図4に示すように、図2に示す発光層のp−クラッド層3a表面に、図3に示すGaPバッファー層2表面を重ね合わせ、0.1〜10kg/cm2程度の圧力で圧接しながら700℃程度に加熱して圧着することにより、両基板を接合し、接着基板を形成する。
Next, as shown in FIG. 4, the surface of the p-
そして、図5に示すように、GaAs基板6を所定厚まで研磨により除去する。研磨装置には図6に示すような平面研磨装置が用いられる。接着基板7は、ステージ8上に保持され、表面に研磨剤が供給される。そして、上部パッド9を所定圧で押さえ、ステージ8、上部パッド9を所定の回転数で回転させることにより、機械的に研磨される。例えば、接着基板7を保持するステージの回転数を10〜30rpm、上部パッドの回転数を10〜30rpm、圧力を0.1〜1.0kg/cm2とし、研磨剤には人工ダイヤモンド粒子(〜100μm)を用いて機械的研磨を行い、GaAs基板を100μm厚とする。
Then, as shown in FIG. 5, the
次いで、図7に示すように、残ったGaAs基板6’をドライエッチングにより除去する。ドライエッチング工程には図8に示すようなICP装置が用いられる。接着基板7は、チャンバー10内のステージ11上に載置され、反応ガスが導入される。そして、高周波印加手段12により、高周波が印加され、発生したプラズマにより、エッチングが進行する。例えば、反応ガスは、Cl2ガス:50〜200sccm、Arガス:10〜100sccmとし、圧力を10〜100mTorr、ソースパワーを300〜500W、バイアスパワーを50〜100Wとして、残った100μm厚のGaAs基板に40分間ドライエッチング処理を施す。尚、このような条件により、ドライエッチングにおいても、3.0μm/min以上の高いエッチングレートを得ることが可能となる。
Next, as shown in FIG. 7, the
さらに、p側電極4、n側電極5を形成し、チップ化することにより、図1に示すような光半導体装置が形成される。例えば、GaP基板側表面にAu−Ti合金、又はAu−Zn−Ni合金などの金属膜を真空蒸着などにより、全面に成膜してp側電極を形成する。さらに、GaAs基板の除去された発光層表面に、Au−Ge−Ni合金などの金属膜を形成し、これをパターニングすることによりn側電極を形成した後、ダイシングを行い、チップ化する。
Further, by forming the p-
本実施形態によれば、基板周辺部の発光層におけるサイドエッチング量を、目視レベルで認められない程度(0.1mm以下)まで抑えることができるため、これまで接着剥がれの生じていた基板周辺より5mmの領域からもチップを得ること可能となり、歩留りを飛躍的に向上することができる。さらに、処理時間も従来(90min)と比較して、約2/3に短縮することも可能となる。 According to the present embodiment, the amount of side etching in the light emitting layer in the periphery of the substrate can be suppressed to a level that is not recognized on the visual level (0.1 mm or less). Chips can be obtained even from a 5 mm region, and the yield can be dramatically improved. Furthermore, the processing time can be shortened to about 2/3 as compared with the conventional case (90 min).
(実施形態2)
本実施形態においては、実施形態1と同様の光半導体装置が形成されるが、GaAs基板を除去する際、ブロック層を用いている点で異なっている。
(Embodiment 2)
In the present embodiment, an optical semiconductor device similar to that of the first embodiment is formed, but is different in that a block layer is used when removing the GaAs substrate.
すなわち、図9に示すように、実施形態1と同様のGaAs基板6上に、格子整合の許容範囲にあり、Inを含む例えばInGaPからなるブロック層13を形成し、さらにGaAsからなるコンタクト層14を0.1〜1.0μm程度形成した後、実施形態1と同様に発光層3を形成する。
That is, as shown in FIG. 9, on the
そして、実施形態1と同様に、GaP基板1上に形成されたGaPバッファー層2と貼り合せた後、GaAs基板6を機械的研磨により100μm厚残して除去する。残ったGaAs基板6’は、アンモニア+過酸化水素水の混合液により、短時間ウエットエッチングが施され、図10に示すように、InGaPブロック層13に到達した時点でエッチストップする。
Then, similarly to the first embodiment, after bonding to the
次いで、図11に示すように、このInGaPブロック層13を、塩酸により短時間ウエットエッチングし、GaAsコンタクト層14に到達した時点でエッチストップする。
Next, as shown in FIG. 11, the
そして、図12に示すように、n側電極5をパターニング形成し、この電極をマスクとして、SH液(H2SO4:H2O2:H2O=8:1:64)により、電極以外の領域のGaAsコンタクト層14をエッチング除去する。尚、このSH液により、0.1〜0.5μm/minの良好なエッチングレートを得るとともに、サイドエッチングを抑えることが可能となる。
Then, as shown in FIG. 12, the n-
本実施形態によれば、ウエットエッチングに晒す時間を大幅に短縮し、サイドエッチングの抑制による歩留りの向上が得られるとともに、ブロック層によりエッチング状態を、容易に且つ高精度に制御することが可能となる。 According to the present embodiment, the time for exposure to wet etching can be significantly shortened, yield can be improved by suppressing side etching, and the etching state can be easily and accurately controlled by the block layer. Become.
(実施形態3)
本実施形態においては、実施形態2と同様の光半導体装置が形成されるが、GaAs基板を除去する際、ドライエッチングを用いている点で異なっている。
(Embodiment 3)
In the present embodiment, an optical semiconductor device similar to that of the second embodiment is formed, but is different in that dry etching is used when removing the GaAs substrate.
すなわち、実施形態2と同様に、GaAs基板上に、例えばInGaPからなるブロック層を形成し、さらにGaAsからなるコンタクト層を形成した後、発光層を形成する。そして、GaP基板上に形成されたGaPバッファー層と貼り合せた後、GaAs基板を機械的研磨により100μm厚残して除去する。 That is, as in the second embodiment, a block layer made of, for example, InGaP is formed on a GaAs substrate, a contact layer made of GaAs is formed, and then a light emitting layer is formed. Then, after bonding with the GaP buffer layer formed on the GaP substrate, the GaAs substrate is removed by mechanical polishing leaving a thickness of 100 μm.
次いで、残ったGaAs基板を、ドライエッチングにより除去する。発光モニターにより、Inの検出点(ブロック層に到達した時点)でエッチストップする。 Next, the remaining GaAs substrate is removed by dry etching. Etching is stopped at the In detection point (when reaching the block layer) by the light emission monitor.
そして、実施形態2と同様に、InGaPブロック層を、塩酸により短時間ウエットエッチングし、GaAsコンタクト層に到達した時点でエッチストップする。さらに、同様に、n側電極をパターニング形成し、この電極をマスクとして、SH液により、電極以外の領域のGaAsコンタクト層をエッチング除去する。 Then, as in the second embodiment, the InGaP block layer is wet-etched with hydrochloric acid for a short time and is stopped when reaching the GaAs contact layer. Further, similarly, an n-side electrode is formed by patterning, and using this electrode as a mask, the GaAs contact layer in a region other than the electrode is removed by etching with SH liquid.
本実施形態によれば、ウエットエッチングに晒す時間をさらに短縮し、サイドエッチングの抑制による歩留りの向上が得られるとともに、ブロック層によりエッチング状態を、容易に且つ高精度に制御することが可能となる。 According to this embodiment, it is possible to further reduce the time for exposure to wet etching, improve the yield by suppressing side etching, and easily and accurately control the etching state by the block layer. .
これら本実施形態において、発光層にInGaAlP系を用いたが、GaAlP系でも同様な作用効果が得られる。また、発光層の構造は、活性層をp、nクラッド層で挟持したダブルヘテロ構造を用いたが、活性層を介さないpn接合構造や、活性層にMQW(Multi Quantum Well)構造を用いたものでも良く、特に限定されるものではない。そして、p、nクラッド層は、劣化対策として2段クラッド層を適用しても良い。そして、光取り出し効率を向上させるために、電流拡散層などを設けても良い。さらに、基板についても、n形に限定されるものでなく、p形基板を用いて、各層の導電形を逆にしても良い。 In these embodiments, the InGaAlP system is used for the light emitting layer, but the same effects can be obtained even with the GaAlP system. The light emitting layer has a double heterostructure in which the active layer is sandwiched between p and n cladding layers. However, a pn junction structure without an active layer or an MQW (Multi Quantum Well) structure is used for the active layer. A thing may be sufficient and it does not specifically limit. The p and n cladding layers may be a two-stage cladding layer as a countermeasure against deterioration. In order to improve the light extraction efficiency, a current diffusion layer or the like may be provided. Further, the substrate is not limited to the n-type, and the conductivity type of each layer may be reversed using a p-type substrate.
尚、本発明は、上述した実施形態に限定されるものではなく、その他要旨を逸脱しない範囲で種々変形して実施することができる。 The present invention is not limited to the above-described embodiment, and can be implemented with various modifications without departing from the scope of the invention.
1 1、101 p−GaP基板
2、102 p−GaPバッファー層
3、103 発光層
4、104 p側電極
5、105 n側電極
6、6’、106 n型GaAs基板
7 接着基板
8、11 ステージ
9 上部パッド
10 チャンバー
12 高周波印加手段
13 ブロック層
14 コンタクト層
11, 101 p-
Claims (6)
第2導電型のGaP基板上に、第2導電型のGaPバッファー層を形成する工程と、
前記第2導電型クラッド層と、前記GaPバッファー層を接着する工程と、
前記化合物半導体基板を研磨により所定厚除去する工程と、
残った前記化合物半導体基板を、ドライエッチング法により除去する工程を備えることを特徴とする光半導体装置の製造方法。 Forming a light emitting layer having a first conductive cladding layer, an active layer, and a second conductive cladding layer made of an InGaAlP-based or AlGaAs-based compound semiconductor on a first conductive type compound semiconductor substrate;
Forming a second conductivity type GaP buffer layer on the second conductivity type GaP substrate;
Adhering the second conductivity type cladding layer and the GaP buffer layer;
Removing the predetermined thickness by polishing the compound semiconductor substrate;
A method of manufacturing an optical semiconductor device, comprising a step of removing the remaining compound semiconductor substrate by a dry etching method.
前記ブロック層上に、直接或いはGaAs系のコンタクト層を介してInGaAlP系或いはAlGaAs系の化合物半導体からなる第1導電型クラッド層、活性層、第2導電型クラッド層を有する発光層を形成する工程と、
第2導電型のGaP基板上に、第2導電型のGaPバッファー層を形成する工程と、
前記第2導電型クラッド層と、前記GaPバッファー層を接着する工程と、
前記化合物半導体基板を研磨により所定厚除去する工程と、
残った前記化合物半導体基板を除去し、前記ブロック層を露出する工程と、
前記ブロック層を除去する工程を備えることを特徴とする光半導体装置の製造方法。 Forming an InGaP-based block layer on the first conductivity type compound semiconductor substrate;
A step of forming a light emitting layer having a first conductive type cladding layer, an active layer, and a second conductive type cladding layer made of an InGaAlP-based or AlGaAs-based compound semiconductor on the block layer directly or via a GaAs-based contact layer. When,
Forming a second conductivity type GaP buffer layer on the second conductivity type GaP substrate;
Adhering the second conductivity type cladding layer and the GaP buffer layer;
Removing the predetermined thickness by polishing the compound semiconductor substrate;
Removing the remaining compound semiconductor substrate and exposing the block layer;
A method of manufacturing an optical semiconductor device, comprising a step of removing the block layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301312A JP2005072340A (en) | 2003-08-26 | 2003-08-26 | Method of manufacturing optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003301312A JP2005072340A (en) | 2003-08-26 | 2003-08-26 | Method of manufacturing optical semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072340A true JP2005072340A (en) | 2005-03-17 |
Family
ID=34405969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003301312A Pending JP2005072340A (en) | 2003-08-26 | 2003-08-26 | Method of manufacturing optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072340A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007091704A1 (en) * | 2006-02-08 | 2007-08-16 | Showa Denko K.K. | Light-emitting diode and fabrication method thereof |
-
2003
- 2003-08-26 JP JP2003301312A patent/JP2005072340A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007091704A1 (en) * | 2006-02-08 | 2007-08-16 | Showa Denko K.K. | Light-emitting diode and fabrication method thereof |
US8269236B2 (en) | 2006-02-08 | 2012-09-18 | Showa Denko K.K. | Light-emitting diode and fabrication method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8404566B2 (en) | Light emitting diode and method for manufacturing the same | |
JP3239774B2 (en) | Substrate separation method for group III nitride semiconductor light emitting device | |
US7439091B2 (en) | Light-emitting diode and method for manufacturing the same | |
US6551848B2 (en) | Method for fabricating semiconductor light emitting device | |
US8252662B1 (en) | Method and structure for manufacture of light emitting diode devices using bulk GaN | |
JP4715370B2 (en) | Light emitting device and manufacturing method thereof | |
JP2007214225A (en) | Light-emitting diode and manufacturing method therefor | |
JP2005268581A (en) | Gallium nitride family compound semiconductor light emitting device | |
EP2985793A1 (en) | Semiconductor light emitting element and method for manufacturing same | |
WO2018180524A1 (en) | Nitride semiconductor laser element and nitride semiconductor laser device | |
US8003418B2 (en) | Method for producing group III nitride-based compound semiconductor device | |
JP3136672B2 (en) | Gallium nitride based compound semiconductor light emitting device | |
JPH11126923A (en) | Method for manufacturing gallium nitride compound semiconductor element | |
JP4380083B2 (en) | Manufacturing method of light emitting diode | |
JP5281536B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP4341623B2 (en) | Light emitting device and manufacturing method thereof | |
JP5287467B2 (en) | Method for manufacturing light emitting device | |
JP5071484B2 (en) | Compound semiconductor epitaxial wafer and manufacturing method thereof | |
JP2005072340A (en) | Method of manufacturing optical semiconductor device | |
JP2010199344A (en) | Method for manufacturing light emitting element | |
JP2009016517A (en) | Compound semiconductor wafer, method of manufacturing light emitting element, and evaluation method | |
JPH11126924A (en) | Method of manufacturing gallium nitride compound semiconductor element | |
KR100684455B1 (en) | Method for forming light emitting diode | |
KR20080024787A (en) | Semiconductor light-emitting device and manufacturing method thereof | |
JP7251672B1 (en) | Method for manufacturing light-emitting element |