JP2005064768A - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP2005064768A JP2005064768A JP2003291003A JP2003291003A JP2005064768A JP 2005064768 A JP2005064768 A JP 2005064768A JP 2003291003 A JP2003291003 A JP 2003291003A JP 2003291003 A JP2003291003 A JP 2003291003A JP 2005064768 A JP2005064768 A JP 2005064768A
- Authority
- JP
- Japan
- Prior art keywords
- data
- solid
- imaging device
- state imaging
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims description 29
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 230000007704 transition Effects 0.000 abstract description 11
- 238000012790 confirmation Methods 0.000 abstract description 2
- 238000012546 transfer Methods 0.000 description 24
- 230000015654 memory Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000037433 frameshift Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、固体撮像素子に関し、特に時系列に変化する駆動信号を生成するタイミング信号生成回路を具備する固体撮像素子に関する。 The present invention relates to a solid-state imaging device, and more particularly to a solid-state imaging device including a timing signal generation circuit that generates a drive signal that changes in time series.
近年、CCD(Charge Coupled Device)イメージセンサ等の固体撮像素子を撮像デバイスとして用いたデジタルスチルカメラ、ビデオカメラなどのカメラモジュールにおいて、その開発期間が短くなり、かつ低価格化が進む一方で、固体撮像素子の高画素化、高性能かへの取り組みが進行している。固体撮像素子の改良が図られた場合には、駆動タイミングの互換性は確保されないのが一般的である。従来、固体撮像素子の駆動タイミングを決めるタイミングジェネレータ(タイミング信号生成回路)として次のようなものが知られている。 In recent years, in the camera module such as a digital still camera and a video camera using a solid-state image pickup device such as a CCD (Charge Coupled Device) image sensor as an image pickup device, the development period has been shortened and the price has been reduced. Efforts are being made to increase the pixel size and performance of image sensors. In general, when the solid-state imaging device is improved, compatibility of driving timing is not ensured. Conventionally, the following is known as a timing generator (timing signal generation circuit) for determining the driving timing of the solid-state imaging device.
先ず、タイミングパルスをマイクロコンピュータによりプログラマブルに設定できるように、立ち上がりパルスをデコードするためのデコーダと、立ち下がりパルスをデコードするためのデコーダとを備えたタイミングジェネレータが知られている(例えば、特許文献1参照)。 First, there is known a timing generator including a decoder for decoding a rising pulse and a decoder for decoding a falling pulse so that the timing pulse can be set programmably by a microcomputer (for example, Patent Documents). 1).
また、メモリ容量の削減を目的として、水平方向に繰り返すタイミングパルスと垂直方向に繰り返すタイミングパルスとを各々個別のメモリから得るようにしたタイミングジェネレータが知られている(例えば、特許文献2参照)。 For the purpose of reducing the memory capacity, a timing generator is known in which a timing pulse that repeats in the horizontal direction and a timing pulse that repeats in the vertical direction are obtained from individual memories (see, for example, Patent Document 2).
さらに、固体撮像素子の駆動に用いられるタイミングパルスを生成するためのメモリ内蔵型タイミングジェネレータに格納すべきデータの量を低減し、かつ当該タイミングジェネレータの柔軟な機能を実現するようにしたものが知られている(例えば、特許文献3参照)。 Further, it is known that the amount of data to be stored in a timing generator with a built-in memory for generating timing pulses used for driving a solid-state imaging device is reduced, and a flexible function of the timing generator is realized. (For example, see Patent Document 3).
固体撮像素子の駆動に用いられるタイミングパルスは、その数が多く、かつその波形が複雑である。したがって、上記特許文献1に係る従来技術では、プログラミングするデータ量が大きく、しかもデータ設定が煩雑であるという課題があった。また、上記特許文献2,3に係る従来技術では、データを格納するメモリが不可欠であるためチップサイズの増大、コストアップにつながるという課題があった。また、マイコンからの外部設定によってタイミングデータを変更する場合において、動作遷移切り替え時、大量のデータをセレクトするためバス切り替え遷移時間が増大するという課題があった。
The number of timing pulses used for driving the solid-state imaging device is large, and the waveform is complicated. Therefore, the conventional technique according to
上記課題を解決するために、本発明による固体撮像素子は、時系列に変化する駆動信号を生成するタイミング信号生成回路を具備する固体撮像素子であって、前記タイミング信号生成回路が、前記固体撮像素子の駆動モードの切替え時に、種々の駆動モードに対応したパラメータデータの集合からなるパラメータ群の中から、設定する駆動モードに対応したパラメータデータを選択する選択手段と、一定周期のクロック信号に同期してカウント動作を行う計数手段と、前記選択手段によって選択されたパラメータデータと前記計数手段のカウントデータとの比較を複数段階に分けて時分割にて行う比較手段と、前記比較手段の各段階毎の比較結果に基づいて前記駆動信号を生成する生成手段とを備えた構成となっている。 In order to solve the above problems, a solid-state imaging device according to the present invention is a solid-state imaging device including a timing signal generation circuit that generates a drive signal that changes in time series, and the timing signal generation circuit includes the solid-state imaging device. When switching the drive mode of the element, the selection means for selecting parameter data corresponding to the drive mode to be set from the parameter group consisting of a set of parameter data corresponding to various drive modes, and the clock signal with a fixed period Counting means for performing a counting operation, comparing means for comparing the parameter data selected by the selecting means and the count data of the counting means in a plurality of stages in a time-sharing manner, and each stage of the comparing means It has the structure provided with the production | generation means which produces | generates the said drive signal based on every comparison result.
上記構成のタイミング信号生成回路において、計数手段のカウント値が順次インクリメント変化する性質を利用し、当該計数手段のカウントデータと、設定する駆動モードに対応して選択したパラメータデータとの比較を同じ比較手段で複数段階に分けて行うことにより、比較手段で比較するビット数を1/段階数分に削減できる。 In the timing signal generation circuit configured as described above, the same comparison is made between the count data of the counting means and the parameter data selected corresponding to the drive mode to be set by utilizing the property that the count value of the counting means is sequentially incremented. By dividing into a plurality of stages by means, the number of bits to be compared by the comparison means can be reduced to 1 / number of stages.
本発明によれば、計数手段のカウントデータと、設定する駆動モードに対応して選択したパラメータデータとを比較する際に、比較するビット数を1/段階数分に削減できるためその分だけ回路ゲート数を抑制でき、しかもデータ確定までの遷移時間を短縮できるため比較動作周波数を向上できる。 According to the present invention, when the count data of the counting means and the parameter data selected corresponding to the drive mode to be set are compared, the number of bits to be compared can be reduced to 1 / step number, so that the circuit is correspondingly. Since the number of gates can be suppressed and the transition time until data confirmation can be shortened, the comparison operation frequency can be improved.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明が適用される固体撮像素子、例えばCCDイメージセンサの全体構成の概略を示す構成図である。図1において、撮像部11は、行列状に二次元配置され、受光した光をその光量に応じた電荷量の信号電荷に光電変換する例えばフォトダイオードからなる受光部(画素)12と、これら受光部12の画素配列に対して垂直画素列ごとに配され、受光部12から読み出される信号電荷を垂直方向に転送するCCDからなる垂直転送部13とを有する構成となっている。 FIG. 1 is a configuration diagram showing an outline of the overall configuration of a solid-state imaging device to which the present invention is applied, for example, a CCD image sensor. In FIG. 1, an imaging unit 11 is two-dimensionally arranged in a matrix and photoelectrically converts received light into a signal charge having a charge amount corresponding to the amount of light. The vertical transfer unit 13 includes a CCD that is arranged for each vertical pixel column with respect to the pixel array of the unit 12 and that transfers a signal charge read from the light receiving unit 12 in the vertical direction.
垂直転送部13の各々によって転送される信号電荷は、撮像部11から水平転送部14に行単位(ライン単位)で転送される。水平転送部14はCCDからなり、撮像部11から転送される1行分の信号電荷を水平方向に転送し、転送先側の端部に設けられた電荷検出部15に順次供給する。電荷検出部15は、例えばフローティングディフュージョンアンプによって構成され、水平転送部14によって順次転送されてくる信号電荷を検出し、信号電圧に変換して出力する。 The signal charges transferred by each of the vertical transfer units 13 are transferred from the imaging unit 11 to the horizontal transfer unit 14 in units of rows (lines). The horizontal transfer unit 14 is composed of a CCD, transfers one row of signal charges transferred from the imaging unit 11 in the horizontal direction, and sequentially supplies them to the charge detection unit 15 provided at the end on the transfer destination side. The charge detection unit 15 is configured by, for example, a floating diffusion amplifier, detects the signal charge sequentially transferred by the horizontal transfer unit 14, converts the signal charge into a signal voltage, and outputs the signal voltage.
タイミングジェネレータ16は、垂直同期信号VD、水平同期信号HDおよびCCDイメージセンサの動作の基準となる一定周期のクロック信号CKに基づいて、垂直転送部13を駆動する例えば4相の垂直転送パルスXV1〜XV4、水平転送部14を駆動する例えば2相の水平転送パルスXH1,XH2、電荷検出部15をリセットするリセットゲートパルスXRG等の各種の駆動パルス(タイミングパルス)を生成するためのタイミング信号生成回路であり、多種多様化する固体撮像素子の駆動パルスをパラメトリック、プログラマブルに制御する。このタイミングジェネレータ16の具体的な構成および動作については後で詳細に説明する。
The
図2は、垂直同期信号VD、水平同期信号HDおよび垂直転送パルスXV1〜XV4のタイミング関係の一例を示すタイミングチャートである。ここでは、本CCDイメージセンサを例えばカメラの撮像デバイスとして用いた場合を例に挙げている。したがって、図2のタイミングチャートには、カメラの電子ズーム機能、オートフォーカス機能、モニタリング機能などを実現するために、1垂直走査期間内に通常転送、高速掃き出し転送、電荷読み出し転送、フレームシフト転送の各制御タイミングが混在している。 FIG. 2 is a timing chart showing an example of a timing relationship between the vertical synchronization signal VD, the horizontal synchronization signal HD, and the vertical transfer pulses XV1 to XV4. Here, the case where this CCD image sensor is used as an imaging device of a camera is taken as an example. Therefore, the timing chart of FIG. 2 shows normal transfer, high-speed sweep transfer, charge readout transfer, and frame shift transfer within one vertical scanning period in order to realize the electronic zoom function, autofocus function, monitoring function, etc. of the camera. Each control timing is mixed.
垂直転送パルスXV1〜XV4は、時系列に波形パターンが変化しているが、CCDイメージセンサの駆動モードや駆動のタイミングにより、波形パターンの変化タイミングの様々な組み合わせを採ることができる。また、垂直転送パルスXV1〜XV4の波形パターンの切替えは、タイミングジェネレータ16において、水平同期信号HDの変化をトリガにして行われる。以下、タイミングジェネレータ16の具体的な構成および動作について説明する。
The waveform patterns of the vertical transfer pulses XV1 to XV4 change in time series, but various combinations of waveform pattern change timings can be adopted depending on the drive mode and drive timing of the CCD image sensor. In addition, switching of the waveform pattern of the vertical transfer pulses XV1 to XV4 is performed in the
図3は、タイミングジェネレータ16の具体的な構成の一例を示すブロック図である。図3において、CCDイメージセンサの種々の駆動モード(動作モード)や駆動のタイミングによって異なる例えば16ビットのパラメータデータの集合からなるパラメータ群が用意されている。そして、本例に係るタイミングジェネレータ16は、様々なタイミングパラメータを駆動モードに合わせてパラメータデータを選択し、その選択したパラメータ値を設定値と比較し、その比較結果に基づいてパルスを生成する処理を行うように構成されている。
FIG. 3 is a block diagram illustrating an example of a specific configuration of the
図4は、波形パターンが切り替わるHD付近のタイミング関係を拡大して示したタイミングチャートである。水平同期信号HDの変化により、選択パラメータが切り替わり、モードが遷移する。ここで、ビット幅の大きい、膨大なパラメータデータを単純に選択加工した場合、大量のパラメータをアクセスし、さらにビット量の大きい設定データとカウントデータとを比較器にて比較すると、データ確定までの遷移時間が長くなるため、比較動作周波数の低下を招く。また、パラメータ毎に比較すると、比較器のゲート数が大きくなり、チップサイズの増大を招く。 FIG. 4 is a timing chart showing an enlarged timing relationship in the vicinity of HD where the waveform pattern is switched. The change of the horizontal synchronization signal HD changes the selection parameter, and the mode changes. Here, when a large amount of parameter data with a large bit width is simply selected and processed, a large amount of parameters are accessed, and when setting data with a large bit amount and count data are compared with a comparator, the data until the data is determined. Since the transition time becomes long, the comparison operation frequency is lowered. In addition, when comparing each parameter, the number of gates of the comparator increases, leading to an increase in chip size.
そこで、本例に係るタイミングジェネレータ16では、様々なタイミングパラメータの駆動モードに合わせたデータ選択、設定値との比較、パルス生成を、レジスタ群やメモリを使用することなく実現できるようにした構成を採っている。以下に、その構成について具体的に説明する。
Therefore, the
CCDイメージセンサの駆動モードの切替えにおいて、パラメータ群の中から設定する駆動モードに対応したパラメータを、水平同期信号HDの変化のタイミングに合わせて第1セレクタ21で選択する。第1セレクタ21は、水平ライン数を計数するカウンタを持ち、当該カウンタの計数値を基にパラメータの選択を行う。この第1セレクタ21で選択された選択パラメータは、第2セレクタ22に与えられる。
In switching the drive mode of the CCD image sensor, the
第2セレクタ22は、第1セレクタ21で選択されたパラメータを複数のデータに分けて、例えば上位データと下位データとに分けて順に選択する。ここで、下位データは毎クロック変化しているのに対し、上位データは変化周波数が低い。そのため、第2セレクタ22での選択に当たり、カウント変化周波数が高い下位側、本例では下位データから順に選択させるように、状態遷移回路31により制御する構成を採っている。ただし、上位データから選択することも可能である。
The
一方、カウンタ28は、CCDイメージセンサの動作の基準となるクロック信号CKをカウントする。このカウンタ28のカウントデータも、パラメータに対応した16ビットのデータである。カウンタ28のカウントデータは、第3セレクタ29に与えられる。第3セレクタ29は、第2セレクタ22に対応してカウンタ28のカウントデータを複数に分けて、本例では上位データと下位データとに分けて順に選択する。このカウンタ28についても、第2セレクタ22と同様に、下位側から、即ち下位ビット、上位ビットの順に分けて読み出しを行うように、状態遷移回路31により制御する構成を採っている。
On the other hand, the
第1セレクタ21で選択されたパラメータ上位/下位データは、コンパレータ24にその一方の入力として与えられる。第3セレクタ29で選択されたカウンタ上位/下位データは、インクリメント回路30を経由した後、コンパレータ24にその他方の入力として与えられる。コンパレータ24は先ず、先に与えられるパラメータ下位データとカウンタ下位データとを比較する。コンパレータ24の比較結果は、フリップフロップ(F/F)25に格納される。フリップフロップ25は、コンパレータ24の一致結果(一致信号)をトリガにして状態が遷移し、バス権を上位バスに移行する。フリップフロップ25の出力は、次段のフリップフロップ26、第2条件式回路27および状態遷移回路31にそれぞれ与えられる。
The parameter upper / lower data selected by the
次ステートにて、コンパレータ24は、パラメータ上位データとカウンタ上位データとを比較する。この比較結果は、フリップフロップ25に格納される。その結果、先のステートにて比較実施した下位データの比較結果は、フリップフロップ25からフリップフロップ26にシフトされて当該フリップフロップ26に格納される。これにより、下位データ、上位データ共に一致したときにフリップフロップ25,26の各出力が“H”レベル(論理1)の状態になる。第2条件式回路(生成手段)27は、共に“H”レベルのフリップフロップ25,25の各出力を受けて駆動パルスを生成する。
In the next state, the
このように、パラメータおよびカウントデータを上位・下位に分けて読み出し、同じコンパレータ24で時分割にて比較処理を行うことにより、コンパレータ24で比較するビット数が1/2になるため、コンパレータ24のゲートサイズを抑制することができるとともに、データ確定までの遷移時間を短縮できる。また、コンパレータ24の比較結果のみをフリップフロップ25,26に格納する構成を採っているため、読み出した下位データ・上位データを内部レジスタあるいはメモリに保持するのに比べて、ゲート数の増加を抑制することができる。
In this way, the parameter and count data are read out in the upper and lower parts, and the comparison processing is performed in the time division by the
比較対象であるカウンタ28のカウントデータについては、インクリメント回路30にて1サイクル毎にインクリメントしている。これに対して、コンパレータ24は1サイクルで下位データを比較し、2サイクル目で上位データを比較し、計2サイクルの処理でパラメータデータとカウントデータとの比較処理を実施している。それにより、カウンタ上位データが切り替わる不整合については、第1条件式回路23で下位データの桁上がりを予想し、比較対象のカウンタ28のカウント値をインクリメントして比較を行うことで不整合がないようにしている。
The count data of the
ここで、第1条件式回路23の作用についてより具体的に説明する。カウンタ28は16ビットカウンタであり、0000〜FFFFまで毎クロックカウントする。例えば、……,11FC,11FD,11FE,11FF,1200,……という具合にカウントする。11FEとカウント比較したい場合、先ずFEとカウント下位データとを比較する。次サイクル(カウント値は11FFになっている)で上位ビットと11とを比較する。上位カウント値は、変化していないため問題なく比較できるが、11FFと比較する場合、次サイクルで1200になっているため、11と上位データ12とが一致しない。これを防止するために、下位FFと一致した場合(第一条件式)のみ、上位データの比較時は、+1カウントさせて比較するようにする。
Here, the operation of the first
また、駆動モードの切替えタイミングからのタイミングがクリティカルなパルス生成については、上位データが限られていることから上位データを第2条件式回路27で先読みし、第2条件式に満たす場合は、2サイクル目での上位データの比較結果を採用せず、下位データの比較のみに基づいて波形を生成することを可能にしている。すなわち、第2条件式回路27は、フリップフロップ25,26がアクティブ(出力が共に論理1)になったという条件と、特定モードでかつ任意の8ビットが一致したときに上位データの比較結果を待たずにアクティブにさせる。この条件(第2条件式)は、特定のデータのみ早読みさせたい場合に有効になる。
For pulse generation with critical timing from the switching timing of the drive mode, the upper data is limited. Therefore, when the upper data is prefetched by the second
上述したように、時系列に変化する駆動パルスを生成するタイミングジェネレータ16において、カウンタ28のカウント値が順次インクリメント変化する性質を利用し、当該カウンタ28のカウント値とパラメータ値との比較を同じコンパレータ24で複数段階、本例では2段階に分けて行うことにより、比較するビット数を半分にできるためその分だけ回路ゲート数を抑制でき、しかもデータ確定までの遷移時間を短縮できるため比較動作周波数を向上できる。また、2段階に分けて一連の動作を行う際に、パラメータデータを格納せずに、比較結果のみを格納する構成を採っていることにより、パラメータデータを格納するためのレジスタ群やメモリを使用しなくて済むため、パラメータデータを格納する場合に比べてゲート規模が増大するのを抑制できる。
As described above, in the
また、従来技術の説明で述べたように、駆動用タイミングの互換性を保つために、外部のマイクロコンピュータによってプログラマブルに設定し、任意に波形生成する手法があるが、当該手法を採用した際には、データ退避のためのレジスタやメモリ(ROM)を使用することによるゲート数の増加、それに伴うチップサイズの増大が懸念される。これに対して、本実施形態では、パラメータ値を固定値とし、パラメータ群の中から駆動モードに対応したパラメータを選択して読み出す構成を採っていることにより、レジスタやメモリを用いなくて済むため、ゲート数の増加や回路構成の複雑化を防止できる。 Also, as described in the description of the prior art, in order to maintain the compatibility of the driving timing, there is a method of generating a waveform arbitrarily by setting it programmable by an external microcomputer. There is a concern about the increase in the number of gates due to the use of a register or memory (ROM) for saving data and the increase in the chip size associated therewith. On the other hand, in this embodiment, the parameter value is fixed, and the configuration corresponding to the drive mode is selected from the parameter group and read, so that it is not necessary to use a register or a memory. In addition, an increase in the number of gates and a complicated circuit configuration can be prevented.
また、駆動モードの切り替わり時の動作周波数については、選択したパラメータデータを数回に分けて読み出して比較させる構成を採っていることにより、内部回路の共有化、バス幅の削減、単純処理機能の最適化を図ることができるため、コンパクトで、動作周波数の高い演算回路を実現できる。また、スピードネックになるパラメータについては、データを先読みさせることにより、従来技術において問題のあったプログラマブル・パラメータ化によるゲート規模の増大化や、切り替わり時のスピードネックといった問題を解決できる。 In addition, the operating frequency at the time of switching the driving mode is such that the selected parameter data is read out and compared in several times, so that the internal circuit is shared, the bus width is reduced, and the simple processing function Since optimization can be achieved, a compact arithmetic circuit with a high operating frequency can be realized. As for parameters that become a speed bottleneck, by prefetching data, problems such as an increase in gate scale due to programmable parameterization and a speed bottleneck at the time of switching, which were problematic in the prior art, can be solved.
なお、上記実施形態では、CCDイメージセンサに適用した場合を例に挙げて説明したが、この適用例に限られるものではなく、本発明は、CCDイメージセンサ以外の電荷転送型固体撮像素子、さらにはCMOSイメージセンサに代表されるX−Yアドレス型固体撮像素子など、時系列に変化する駆動パルスを生成するタイミング信号生成回路を備えた固体撮像素子全般に適用可能である。 In the above embodiment, the case where the present invention is applied to a CCD image sensor has been described as an example. However, the present invention is not limited to this application example, and the present invention is a charge transfer type solid-state imaging device other than a CCD image sensor, Can be applied to all solid-state imaging devices including a timing signal generation circuit that generates drive pulses that change in time series, such as an XY address type solid-state imaging device represented by a CMOS image sensor.
以上説明した本実施形態に係る固体撮像装置は、デジタルスチルカメラ、ビデオカメラなどのカメラモジュールや、携帯電話に代表される撮像機能を搭載した携帯端末装置において、その撮像デバイスとして用いて好適なものである。 The solid-state imaging device according to the present embodiment described above is suitable for use as an imaging device in a camera module such as a digital still camera or a video camera, or a mobile terminal device equipped with an imaging function represented by a mobile phone. It is.
11…撮像部、12…受光部、13…垂直転送部、14…水平転送部、15…電荷転送部、16…タイミングジェネレータ、21…第1セレクタ、22…第2セレクタ、23…第1条件式回路、24…コンパレータ、25,26…フリップフロップ(F/F)、27…第2条件式回路、28…カウンタ、29…第3セレクタ、30…インクリメント回路、31…状態遷移回路 DESCRIPTION OF SYMBOLS 11 ... Imaging part, 12 ... Light receiving part, 13 ... Vertical transfer part, 14 ... Horizontal transfer part, 15 ... Charge transfer part, 16 ... Timing generator, 21 ... 1st selector, 22 ... 2nd selector, 23 ... 1st condition Expression circuit, 24 ... Comparator, 25, 26 ... Flip-flop (F / F), 27 ... Second conditional expression circuit, 28 ... Counter, 29 ... Third selector, 30 ... Increment circuit, 31 ... State transition circuit
Claims (4)
前記タイミング信号生成回路は、
前記固体撮像素子の駆動モードの切替え時に、種々の駆動モードに対応したパラメータデータの集合からなるパラメータ群の中から、設定する駆動モードに対応したパラメータデータを選択する第1選択手段と、
一定周期のクロック信号に同期してカウント動作を行う計数手段と、
前記第1選択手段によって選択されたパラメータデータと前記計数手段のカウントデータとの比較を複数段階に分けて時分割にて行う比較手段と、
前記比較手段の各段階毎の比較結果に基づいて前記駆動信号を生成する生成手段とを備えた
ことを特徴とする固体撮像素子。 A solid-state imaging device including a timing signal generation circuit that generates a drive signal that changes in time series,
The timing signal generation circuit includes:
A first selection means for selecting parameter data corresponding to a driving mode to be set from a parameter group consisting of a set of parameter data corresponding to various driving modes when switching the driving mode of the solid-state imaging device;
Counting means for performing a counting operation in synchronization with a clock signal having a fixed period;
Comparison means for performing time division by comparing the parameter data selected by the first selection means with the count data of the counting means in a plurality of stages;
A solid-state imaging device comprising: generating means for generating the drive signal based on a comparison result for each stage of the comparing means.
前記第1選択手段によって選択されたパラメータデータを複数のデータに分けて順に選択する第2選択手段と、
前記計数手段のカウントデータを複数のデータに分けて順に選択する第3選択手段とを有し、
前記第2、第3選択手段で選択されたデータを順に比較する
ことを特徴とする請求項1記載の固体撮像素子。 The comparison means includes
Second selection means for selecting the parameter data selected by the first selection means into a plurality of data and sequentially selecting the data;
A third selection unit that sequentially selects the count data of the counting unit and divides the data into a plurality of data;
The solid-state imaging device according to claim 1, wherein the data selected by the second and third selection means are compared in order.
前記第3選択手段は、前記計数手段のカウントデータを下位側から順に選択する
ことを特徴とする請求項2記載の固体撮像素子。 The second selection means selects the parameter data selected by the first selection means in order from the lower side,
The solid-state imaging device according to claim 2, wherein the third selection unit sequentially selects count data of the counting unit from the lower order side.
前記生成手段は、前記格納手段の格納内容に基づいて前記駆動信号を生成する
ことを特徴とする請求項1記載の固体撮像素子。
Storage means for storing a comparison result for each stage of the comparison means;
The solid-state imaging device according to claim 1, wherein the generation unit generates the drive signal based on the stored contents of the storage unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291003A JP2005064768A (en) | 2003-08-11 | 2003-08-11 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291003A JP2005064768A (en) | 2003-08-11 | 2003-08-11 | Solid-state imaging device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064768A true JP2005064768A (en) | 2005-03-10 |
Family
ID=34368827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003291003A Pending JP2005064768A (en) | 2003-08-11 | 2003-08-11 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005064768A (en) |
-
2003
- 2003-08-11 JP JP2003291003A patent/JP2005064768A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013055529A (en) | Solid state image pickup device and drive method of the same | |
JP4893320B2 (en) | Solid-state imaging device, imaging device | |
KR19990073016A (en) | Cmos image sensor with test logic circuit for verifying operations thereof and method for testing the same | |
US8634012B2 (en) | Solid-state image pickup device and method of driving the same | |
JP2006115449A (en) | Processor control timing generator for a plurality of image sensors | |
JP2010147684A (en) | Solid-state imaging device, and imaging system using the same | |
JP4806595B2 (en) | Solid-state image sensor driving device and digital camera | |
US6586771B2 (en) | Solid state imaging device having a driver circuit composed of a storage system and a signal generator in the same substrate | |
JP2006279718A (en) | Imager | |
KR100676236B1 (en) | Timing generation device, charge coupled device and camera system | |
KR100314801B1 (en) | Apparatus for panning and scaling window in image sensor | |
JP2004040317A (en) | Timing signal generating apparatus, system, and imaging apparatus | |
US20050094012A1 (en) | Solid-state image sensing apparatus | |
US20090043974A1 (en) | Solid-state imaging device driving apparatus and imaging apparatus | |
JP3917428B2 (en) | Imaging device and imaging element driving pulse generation method | |
JP2016103780A (en) | Imaging device, imaging system, and method of driving imaging apparatus | |
JP2000278617A (en) | Timing pulse generator | |
JP2005064768A (en) | Solid-state imaging device | |
US7551496B2 (en) | Signal generator | |
JP2004248003A (en) | Imaging apparatus | |
US20040201762A1 (en) | Solid-state imaging apparatus | |
US20080022070A1 (en) | Programmable image readout sequencer | |
JP4178401B2 (en) | Timing signal generator | |
US7249299B1 (en) | Bidirectional horizontal scan circuit with sub-sampling and horizontal adding functions | |
JP2008187232A (en) | Solid-state imaging element drive and imaging apparatus |