JP2005064700A - Digital signal processing system - Google Patents
Digital signal processing system Download PDFInfo
- Publication number
- JP2005064700A JP2005064700A JP2003290192A JP2003290192A JP2005064700A JP 2005064700 A JP2005064700 A JP 2005064700A JP 2003290192 A JP2003290192 A JP 2003290192A JP 2003290192 A JP2003290192 A JP 2003290192A JP 2005064700 A JP2005064700 A JP 2005064700A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- processing
- input
- digital
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
Description
本発明は、ディジタル信号処理方式に関し、特に、ディジタルオーディオ信号等のゲイン調整に関する。 The present invention relates to a digital signal processing system, and more particularly to gain adjustment of a digital audio signal or the like.
半導体技術やディジタル化技術の発展により、オーディオ装置、ナビゲーション装置、家電装置等においても広くディジタル信号の処理が行われている。アナログ信号処理の場合、回路特性や温度特性によるバラツキの問題があるのに対して、ディジタル信号処理は再現性が優れているが、その一方において、高精度の処理を実現しようとすれば、それに応じて、処理すべきデータ量が膨大となってしまう。しかし、DSP等の半導体処理回路によって、大量のデータをリアルタイムで処理することが可能となっており、ディジタル信号処理による理想的なアナログ信号波形を得ることが可能になりつつある。 With the development of semiconductor technology and digitization technology, digital signals are widely processed in audio devices, navigation devices, home appliances, and the like. In the case of analog signal processing, although there is a problem of variation due to circuit characteristics and temperature characteristics, digital signal processing is excellent in reproducibility. On the other hand, if high precision processing is to be realized, Accordingly, the amount of data to be processed becomes enormous. However, a large amount of data can be processed in real time by a semiconductor processing circuit such as a DSP, and an ideal analog signal waveform can be obtained by digital signal processing.
本出願人は、例えば特許文献1に示すように、入力オーディオ信号のディジタル可変コンプレッサーに関する技術を開示している。これは、入力オーディオ信号をxとするとき、下記の式(4)(以下、従来方式(4)という)の演算を行い、出力オーディオ信号Xに圧縮特性を付加するとともに、n値を可変することにより圧縮特性を変化させるものである。
従来方式(4)に示す演算を入力ディジタル信号xに施すことにより、出力ディジタル信号Xのゲインを調整し、かつ、すべての入力信号レベルに対してオーバーフローをさせることなくソフトクリップを実現することができる。しかも、従来方式(4)式の処理をDSPにより実行することで、出力ディジタル信号をリアルタイムで得ることができる。 By applying the calculation shown in the conventional method (4) to the input digital signal x, the gain of the output digital signal X can be adjusted, and a soft clip can be realized without overflowing all input signal levels. it can. In addition, an output digital signal can be obtained in real time by executing the processing of the conventional method (4) by the DSP.
しかしながら、上記特許文献1による信号処理方式には、次のような課題がある。例えば、従来方式(4)の信号処理をディジタルアンプに応用し、そのディジタルアンプの電源電圧によるゲインがG[dB]である場合、指数値nが1、2、3、4、・・・と可変すると、出力信号のゲインは、G、G+6、G+9、G+12、・・・[dB]となる。指数値nが2以上となると、従来方式(4)は非線形処理として働き、そのゲインには歪みが含まれてしまう。例えば、指数値nが2であるとき、出力信号Xには、x2の歪成分が重畳され、指数値nが3であるとき、さらにこれに加えてx3の歪成分が重畳される。このことは、特に、入力信号レベルが低い再生状態においても出力信号の歪率をより劣化させてしまう。歪率の劣化程度は、設定されるゲイン値すなわち指数値nにより変化するものの、概ね歪値が一桁程度大きくなってしまう。 However, the signal processing method disclosed in Patent Document 1 has the following problems. For example, when the signal processing of the conventional method (4) is applied to a digital amplifier and the gain due to the power supply voltage of the digital amplifier is G [dB], the exponent value n is 1, 2, 3, 4,. When variable, the gain of the output signal is G, G + 6, G + 9, G + 12,... [DB]. When the exponent value n is 2 or more, the conventional method (4) works as nonlinear processing, and the gain includes distortion. For example, when the index value n is 2, the output signal X, distortion component x 2 is superimposed, when the index value n is 3, the distortion component of x 3 are superimposed in addition to this. This further deteriorates the distortion rate of the output signal even in a reproduction state where the input signal level is low. Although the degree of deterioration of the distortion rate varies depending on the set gain value, that is, the exponent value n, the distortion value is increased by about one digit.
本発明は、上記従来技術の課題を解決し、従来方式(4)よる処理よりも歪を低減することが可能なディジタル処理方式を提供することを目的とする。
本発明の他の目的は、少ない演算でありながらソフトクリップを実現可能なディジタル処理方式を提供する。
さらに他の目的は、入力ディジタル信号に対してそのレベルが低い状態のときに線形処理を行い、レベルが高い状態のときに非線形処理を行うことができるディジタル処理方式を提供する。
An object of the present invention is to solve the above-mentioned problems of the prior art and to provide a digital processing method capable of reducing distortion as compared with the processing according to the conventional method (4).
Another object of the present invention is to provide a digital processing system capable of realizing a soft clip with few operations.
Still another object is to provide a digital processing system capable of performing linear processing when the level of an input digital signal is low and performing nonlinear processing when the level is high.
本発明に係るディジタル信号処理方式は、入力ディジタル信号をx、ゲイン係数をg、出力ディジタル信号Xとするとき、条件式(1)で求まる閾値Pまでは、式(2)による演算を行い、閾値Pを超えるときは式(3)による演算を行うものである。
本発明によれば、入力ディジタル信号を条件式(1)に従い、閾値Pまでは式(2)による線形処理を行い、閾値Pよりも大きな入力信号レベルのときに式(3)による非線形処理を行うようにしたので、入力信号レベルが低い範囲では、完全な線形処理により良好な歪性能を得ることができるとともに、入力信号レベルが高い範囲では、オーバーフローを起こすことなくソフトクリップを実現することができる。さらに、従来方式(4)による処理場合、そのステップ幅が正の実数のみ許される指数値nによって決定されるため、ゲイン値も、G+6、G+9、G+12・・・と離散した値しか得ることができなかったが、本発明では任意のゲイン値を得ることができる。 According to the present invention, the input digital signal is subjected to the conditional processing according to the conditional expression (1), the linear processing according to the expression (2) is performed up to the threshold P, and the nonlinear processing according to the expression (3) is performed when the input signal level is higher than the threshold P. As a result, good distortion performance can be obtained by complete linear processing in the range where the input signal level is low, and soft clip can be realized without overflow in the range where the input signal level is high. it can. Further, in the case of the processing by the conventional method (4), since the step width is determined by the exponent value n that allows only positive real numbers, the gain values can be obtained only as discrete values as G + 6, G + 9, G + 12. However, in the present invention, an arbitrary gain value can be obtained.
以下、本発明の実施の形態について詳細に説明する。本発明に係るディジタル信号の処理は、好ましくは乗算器等を備えた高速演算が可能なDSP(ディジタルシグナルプロセッサ)を用いて行われる。 Hereinafter, embodiments of the present invention will be described in detail. The digital signal processing according to the present invention is preferably performed using a DSP (digital signal processor) equipped with a multiplier or the like and capable of high-speed computation.
図1は、本発明のディジタル信号処理を行うDSPの構成を示すブロック図である。DSP10は、データ空間とプログラム空間を備え、データ空間は、データバス20に接続されたI/Oポート部22、乗算器/ALU部24およびデータメモリ26によって構成される。プログラム空間は、プログラムバス30に接続された各部の動作を制御する制御部32およびプログラムメモリ34によって構成される。
FIG. 1 is a block diagram showing the configuration of a DSP that performs digital signal processing according to the present invention. The DSP 10 includes a data space and a program space, and the data space includes an I /
プログラムメモリ34には、下記の式(1)、(2)および(3)の処理を実行させるためのプログラムが記憶されており、制御部32はそのプログラムに従い、乗算器/ALU部24、データメモリ26、I/Oポート部22等を制御する。設定されたゲイン係数gは、データメモリ26に記憶される。入力ディジタル信号xはI/Oポート22に入力され、次に、プログラム演算の制御下において乗算器/ALU部24等においてディジタル処理がなされ、再びI/Oポート22から出力ディジタル信号Xとして出力される。
The
図2は、上記(1)、(2)および(3)式の動作を説明するための機能ブロックであり、図3はその動作フローチャートを示す図である。入力ディジタル信号xがDSP10に入力されたとき(ステップS101)、処理判定部42は、予め設定されているゲイン係数gをゲイン係数保持部44から読出し(ステップS102)、ゲイン係数gが2以上であるか否かを判定する(ステップS103)。
FIG. 2 is a functional block for explaining the operations of the above formulas (1), (2) and (3), and FIG. 3 is a flowchart showing the operation. When the input digital signal x is input to the DSP 10 (step S101), the
処理判定部42はさらに、ゲイン係数gが2よりも小さいとき(1<g<2)、次式に従い閾値Pを算出する(ステップS104)。
他方、ゲイン係数gが2以上であるときには(n<g<n+1、但しnは2以上の正の整数)、次式に従い閾値Pを算出する(ステップS105)。
閾値Pは、線形処理をするか非線形処理をするかの境界点であり、閾値Pよりも小さいレベルの入力ディジタル信号についは、線形処理のアルゴリズムが実行され、閾値Pよりも大きいレベルについては、非線形処理のアルゴリズムが実行される。 The threshold value P is a boundary point between linear processing and non-linear processing. For an input digital signal having a level smaller than the threshold value P, a linear processing algorithm is executed. A nonlinear processing algorithm is executed.
次に、処理判定部42は、入力ディジタル信号xと閾値Pとを比較し(ステップS106)、これが閾値P未満であると判定したときは、線形処理部44に対して動作可能を指示する出力42aを与える。これにより、線形処理部44は、入力ディジタル信号xにゲイン係数gを掛ける線形処理、すなわち、上記式(2)の処理を行う(ステップS107)。他方、入力ディジタル信号xが閾値P以上となるときは、処理判定部42は非線形処理部46に対して動作可能を指示する出力42bを与える。これにより、非線形処理部46は、入力ディジタル信号xの非線形処理、すなわち上記式(3)の処理を行う(ステップS108)。非線形処理についての演算は、上述した特許文献1に詳述されている。以上の線形および非線形演算は、DSP10によってリアルタイムで実行され、ディジタル信号Xが出力される(ステップS109)
Next, the
図4は、本実施例によるディジタル処理を行ったときの入出力特性を示す図である。横軸および縦軸は、対数(dB)スケールであり、横軸が入力信号、縦軸が出力信号のレベルを示している。実線S1(ゲイン係数g=1)、実線S2(1<g<2)、実線S3(2<g<3)、実線S4(3<g<4)は、式(2)による線形処理を示し、波線(指数値n=2)、点線(指数値n=3)、一点鎖線(指数値n=4)は、式(3)による非線形処理を示し、Pは閾値を示している。例えば、1<g<2のゲイン係数であるとき、実線S2に示すように、入力ディジタル信号xが約−13dBのレベルまでは、すなわち閾値Pまで線形処理が行われ、それよりも大きいレベルでは、指数値n=2の非線形処理が行われる。閾値Pは、実線S2と、指数値n=2の曲線との交点である。2<g<3のゲイン係数であるとき、閾値Pまでは実線S3に示すような線形処理が行われ、閾値Pを越える部分では指数値n=3に示すような非線形処理がなされる。同様に、3<g<4のゲイン係数では、閾値Pまでは実線S4に示すような線形処理が行われ、閾値Pを超える部分で指数値n=4に示すような非線形処理が行われる。 FIG. 4 is a diagram showing input / output characteristics when digital processing according to this embodiment is performed. The horizontal axis and the vertical axis are logarithmic (dB) scales, the horizontal axis indicates the input signal, and the vertical axis indicates the level of the output signal. The solid line S1 (gain coefficient g = 1), the solid line S2 (1 <g <2), the solid line S3 (2 <g <3), and the solid line S4 (3 <g <4) indicate linear processing according to the equation (2). The wavy line (exponential value n = 2), the dotted line (exponential value n = 3), and the alternate long and short dash line (exponential value n = 4) indicate nonlinear processing according to the equation (3), and P indicates a threshold value. For example, when the gain coefficient is 1 <g <2, as shown by the solid line S2, linear processing is performed until the input digital signal x reaches a level of about −13 dB, that is, the threshold P, and at a level higher than that, Then, nonlinear processing with an exponent value n = 2 is performed. The threshold P is the intersection of the solid line S2 and the curve with the exponent value n = 2. When the gain coefficient is 2 <g <3, the linear processing as indicated by the solid line S3 is performed up to the threshold P, and the nonlinear processing as indicated by the exponent value n = 3 is performed in the portion exceeding the threshold P. Similarly, for a gain coefficient of 3 <g <4, linear processing as shown by the solid line S4 is performed up to the threshold value P, and nonlinear processing as shown by the exponent value n = 4 is performed in a portion exceeding the threshold value P.
このように、入力ディジタル信号の所定のレベル以下の低い状態では、完全な線形による処理であるため、出力信号の歪を極めて小さくすることができ、閾値Pを越えるレベルでは、非線形処理による滑らかな波形となるソフトクリップを実現することができる。さらに、従来方式(4)による処理の場合には、指数値nが正の整数のみ許容されるため、出力信号のゲインがG+6、G+9、G+12・・・[dB]のステップ幅に制限されていたが、本実施例ではその間の任意のゲインを得ることも可能となる。 In this way, since the process is completely linear when the input digital signal is in a low level below a predetermined level, the distortion of the output signal can be extremely reduced. A soft clip with a waveform can be realized. Further, in the case of processing according to the conventional method (4), only a positive integer is allowed for the exponent value n, so that the gain of the output signal is limited to a step width of G + 6, G + 9, G + 12. However, in this embodiment, it is also possible to obtain an arbitrary gain during that time.
図5は、本実施例によるディジタル信号処理を、ディジタルアンプに適用した例を示すブロック図である。ディジタルアンプ100は、音量調整部110、ゲイン調整部120、ゲイン係数設定部130、PWM部140および駆動部150を含んで構成される。CD、DVD等の記録媒体から光学的に読取られ、A/D変換されたmビットのディジタルオーディオ信号が音量調整部110に入力され、ここで、ユーザからの音量指示に応じたディジタルオーディオ信号に可変される。ゲイン調整部120は、上記した本実施例に係る式(1)ないし(3)のディジタル信号処理を実行する部分である。ゲイン係数設定部130は、設定されたゲイン係数gを保持するが、このゲイン係数gは、ユーザからの指示によって可変することも可能であるし、また、外部の騒音レベルに応じて自動的にゲイン係数gを可変することも可能である。PWM部140は、入力するディジタルデータに応じたデューテイ比のPWM信号を発生する。駆動部150は、PWM信号に対応して選択的にスピーカーを駆動するスイッチング動作を行う。
FIG. 5 is a block diagram showing an example in which the digital signal processing according to this embodiment is applied to a digital amplifier. The
音量調整部110から入力されるオーディオディジタル信号のレベルに応じて、ゲイン調整部120はそのゲインを調整することができる。特に、音量レベルが小さな信号とき、ゲイン調整部120は入力信号の線形処理を行うことが可能であるため、その歪みを非常に小さく抑えることができる。このように、本実施例に係るディジタル信号処理方式をディジタルアンプのゲイン調整部120に適用することで、アナログ方式に近い優れたオーディオ出力信号を得ることができる。
The
以上、本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims. Deformation / change is possible.
本発明に係るディジタル信号処理方式は、あらゆるディジタル信号の処理に適用可能である。ディジタル信号処理を行うオーディオ装置、家電装置、ナビゲーション装置等のディジタル機器において利用可能である。 The digital signal processing system according to the present invention can be applied to processing of any digital signal. It can be used in digital devices such as audio devices, home appliances, and navigation devices that perform digital signal processing.
10:DSP
42:処理判定部
44:ゲイン係数保持部
46:線形処理部
48:非線形処理部
10: DSP
42: Processing determination unit 44: Gain coefficient holding unit 46: Linear processing unit 48: Non-linear processing unit
Claims (4)
入力ディジタル信号xを受け取るステップと、
入力ディジタル信号xの信号レベルが条件式(1)で求まる閾値Pよりも小さいか否かを判定し、閾値Pよりも小さいときには式(2)による演算を行い、閾値P以上のときには式(3)による演算を行うステップと、
上記演算により求められた出力ディジタル信号Xを出力するステップと、を有するディジタル信号処理方式。
Receiving an input digital signal x;
It is determined whether or not the signal level of the input digital signal x is smaller than the threshold value P obtained by the conditional expression (1). When the signal level is smaller than the threshold value P, the calculation according to the expression (2) is performed. ) To perform the calculation by
And a step of outputting an output digital signal X obtained by the above calculation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003290192A JP4315764B2 (en) | 2003-08-08 | 2003-08-08 | Digital signal processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003290192A JP4315764B2 (en) | 2003-08-08 | 2003-08-08 | Digital signal processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064700A true JP2005064700A (en) | 2005-03-10 |
JP4315764B2 JP4315764B2 (en) | 2009-08-19 |
Family
ID=34368295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003290192A Expired - Fee Related JP4315764B2 (en) | 2003-08-08 | 2003-08-08 | Digital signal processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4315764B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119940A (en) * | 2010-11-30 | 2012-06-21 | Jvc Kenwood Corp | Acoustic signal processing device, acoustic signal processing method, and program |
JP2022538538A (en) * | 2019-06-26 | 2022-09-05 | アーエムエス インターナショナル アーゲー | Tuning circuit and method for tuning |
-
2003
- 2003-08-08 JP JP2003290192A patent/JP4315764B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119940A (en) * | 2010-11-30 | 2012-06-21 | Jvc Kenwood Corp | Acoustic signal processing device, acoustic signal processing method, and program |
JP2022538538A (en) * | 2019-06-26 | 2022-09-05 | アーエムエス インターナショナル アーゲー | Tuning circuit and method for tuning |
JP7304974B2 (en) | 2019-06-26 | 2023-07-07 | アーエムエス インターナショナル アーゲー | Tuning circuit and method for tuning |
Also Published As
Publication number | Publication date |
---|---|
JP4315764B2 (en) | 2009-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602320B2 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
US8494182B2 (en) | Feedback limiter with adaptive time control | |
JP4016206B2 (en) | Audio signal processing apparatus and audio signal processing method | |
RU2433525C1 (en) | Time-dependent audio volume with using time-dependent assessment probability density | |
US8583717B2 (en) | Signal processing circuit | |
JP3726574B2 (en) | D / A converter | |
KR100514340B1 (en) | Digital data converter | |
JP4315764B2 (en) | Digital signal processing system | |
CN112003588B (en) | Adaptive signal filtering method based on polymorphic variable step length normalized mean square | |
JP2006114998A (en) | Digital signal processing system | |
JP2000332574A (en) | Adaptive filter, method for controlling adaptive filter, and storage medium stored with program | |
KR101419433B1 (en) | Method for dynamically controlling gain of parametric equalizer according to input signal and daynamic parametric equalizer employing the same | |
US6892103B1 (en) | Digital tone control with linear step coefficients | |
EP0991184B1 (en) | Digital tone control with linear step coefficients | |
JP4706189B2 (en) | Digital filter coefficient adjustment circuit | |
JP2002315086A (en) | Switching amplifier | |
JP4892899B2 (en) | Digital signal processing system | |
JP4021438B2 (en) | Digital signal processing method | |
JPH07336174A (en) | Digital agc device | |
JP2005123803A (en) | Digital signal processor | |
JPH03204210A (en) | Audio equipment | |
KR100664017B1 (en) | Apparatus for digital automatic gain control | |
CN113965850A (en) | Loudspeaker vibration mode displacement control circuit and control method, and electronic equipment | |
EP1681669A1 (en) | Distortion device | |
JP2674027B2 (en) | Amplitude compression / expansion circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4315764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140529 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |