JP2005064458A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2005064458A JP2005064458A JP2004103474A JP2004103474A JP2005064458A JP 2005064458 A JP2005064458 A JP 2005064458A JP 2004103474 A JP2004103474 A JP 2004103474A JP 2004103474 A JP2004103474 A JP 2004103474A JP 2005064458 A JP2005064458 A JP 2005064458A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- tungsten film
- semiconductor device
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置及びその製造方法に関し、特に、半導体素子や配線の上にタングステンプラグが設けられた半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device in which a tungsten plug is provided on a semiconductor element or a wiring and a manufacturing method thereof.
従来より、絶縁膜によって覆われた半導体素子や下層配線に電流や信号を供給するための電極として、絶縁膜を貫通して設けられたタングステンプラグが用いられている(例えば特許文献1参照)。 Conventionally, a tungsten plug provided through an insulating film has been used as an electrode for supplying a current or a signal to a semiconductor element or a lower layer wiring covered with the insulating film (see, for example, Patent Document 1).
図9は、従来のタングステンプラグを有する半導体装置の断面構造を示している。図9に示すように、半導体素子等を含む半導体集積回路(図示せず)が上面に設けられ且つシリコンからなる半導体基板101の上に、酸化シリコンからなる絶縁膜102が形成されている。絶縁膜102には、半導体素子に達するようにコンタクトホール102aが設けられており、コンタクトホール102aの壁面には、チタン膜103、窒化チタン膜104及び第1のタングステン膜105が順次積層されており、第1のタングステン膜105の上には、コンタクトホール102aの内部を充填するように、第2のタングステン膜106が設けられている。
FIG. 9 shows a cross-sectional structure of a conventional semiconductor device having a tungsten plug. As shown in FIG. 9, a semiconductor integrated circuit (not shown) including a semiconductor element or the like is provided on an upper surface, and an
従来の半導体装置において、第1のタングステン膜105は、プラグ本体部となる第2のタングステン膜106をコンタクトホール102a内に結晶成長する際のシード層としての機能を有する。また、チタン膜103及び窒化チタン膜104は、第1のタングステン膜105と絶縁膜102との密着性を向上するための密着層としての機能を有する。
In the conventional semiconductor device, the
従来の半導体装置の製造方法においては、まず、半導体基板101の上に絶縁膜102を形成した後、該絶縁膜102にコンタクトホール102aを形成し、その後、絶縁膜102の上に全面にわたってチタン膜103及び窒化チタン膜104を順次堆積する。これにより、コンタクトホール102aの壁面及び底面(つまりコンタクトホール102aの下側に露出した半導体基板101の上面)がチタン膜103及び窒化チタン膜104によって覆われる。
In a conventional method for manufacturing a semiconductor device, first, an
次に、フッ化タングステンの水素化シリコン還元反応を用いたCVD(chemical vapor deposition )法により、窒化チタン膜104の上に、コンタクトホール102aが途中まで埋まるように第1のタングステン膜105を形成する。続いて、フッ化タングステンの水素還元反応を用いたCVD法により、第1のタングステン膜105の上に、コンタクトホール102aの内部が完全に埋まるように第2のタングステン膜106を形成する。
Next, a
その後、CMP(chemical mechanical polishing )法により、コンタクトホール102aの外側の第2のタングステン膜106、第1のタングステン膜105、窒化チタン膜104及びチタン膜103、言い換えると、絶縁膜102の上側に堆積された第2のタングステン膜106、第1のタングステン膜105、窒化チタン膜104及びチタン膜103を順次研磨除去する。これにより、コンタクトホール102aの内部に、第1のタングステン膜105及び第2のタングステン膜106からなるプラグが形成される。
しかしながら、前記従来の半導体装置の製造方法においては、図10に示すように、コンタクトホール102aにおけるタングステン膜の埋め込み不良が生じてシーム(空隙)107が形成され、その結果、該欠陥に起因して半導体装置の信頼性が低下してしまうという問題が生じる。また、この問題は、コンタクトホールの微細化又は高アスペクト比化に伴って顕著になる。
However, in the conventional method of manufacturing a semiconductor device, as shown in FIG. 10, a poor filling of the tungsten film in the
前記に鑑み、本発明は、微細ホールにおいても欠陥のないタングステンプラグを形成できるようにすることを目的とする。 In view of the above, an object of the present invention is to make it possible to form a tungsten plug having no defect even in a fine hole.
前記の目的を達成するために、本願発明者らが、前述のタングステンプラグにおけるシーム発生原因について検討した結果、次のような知見が得られた。 In order to achieve the above object, the present inventors have examined the cause of seam generation in the tungsten plug described above, and as a result, the following knowledge has been obtained.
第1に、コンタクトホール102aのアスペクト比(コンタクトホール102aの開口径に対する深さの比)が大きくなるに従って、第1のタングステン膜105の被覆性(カバレッジ)が低下するので、コンタクトホール102aの下部における第1のタングステン膜105の堆積よりも、コンタクトホール102aの開口部における第1のタングステン膜105(つまり絶縁膜102の上面における第1のタングステン膜105の堆積)が促進される。このため、図11に示すように、第1のタングステン膜105は、コンタクトホール102aの開口部において、その周縁から中心に向けてオーバーハングするように形成されてしまう。その結果、該第1のタングステン膜105をシード層として第2のタングステン膜106を堆積すると、コンタクトホール102aの内部に第2のタングステン膜106が充填されるよりも前に、コンタクトホール102aの開口部が第2のタングステン膜106によって塞がれてしまう。
First, as the aspect ratio of the
第2に、第1のタングステン膜105は、前述のCVD法により微小な結晶粒(グレイン)からなる多結晶体として形成されるが、このとき、コンタクトホール102aが微細化されると、特に、コンタクトホール102aの直径が0.18μm以下になると、コンタクトホール102aの底面上に形成される第1のタングステン膜105のグレインの粒径(グレインサイズ)が著しく増大する。その結果、該第1のタングステン膜105をシード層として堆積される第2のタングステン膜106におけるコンタクトホール102aの底面上に形成される部分では柱状構造が成長しにくくなり、コンタクトホール102aの内部を第2のタングステン膜106によって十分に埋め込むことが困難になる。
Second, the
以上のように、半導体装置の微細化、つまりコンタクトホール102aの高アスペクト比化に伴って、第1のタングステン膜105のカバレッジの低下と、ホール底面上での第1のタングステン膜105のグレインサイズの増大とが顕著になり、その結果、第2のタングステン膜106をモホロジ良く形成することが困難となる。このため、第1のタングステン膜105及び第2のタングステン膜106からなるプラグの内部においてシーム107の増大等の不良が生じて、半導体装置の信頼性が劣化してしまう。
As described above, with the miniaturization of the semiconductor device, that is, with the increase in the aspect ratio of the
本願発明者らは、以上の知見に基づいて、シード層となる第1のタングステン膜と、プラグ本体部となる第2のタングステン膜とを備えた半導体装置の製造方法において、第1のタングステン膜におけるプラグ形成用ホールの底面上に形成されている部分の結晶粒径の平均値を30nm以下に抑制するという発明を想到した。 Based on the above knowledge, the inventors of the present application provide a first tungsten film in a method for manufacturing a semiconductor device including a first tungsten film serving as a seed layer and a second tungsten film serving as a plug body. The inventors have conceived an invention in which the average value of the crystal grain size of the portion formed on the bottom surface of the plug forming hole is suppressed to 30 nm or less.
具体的には、本発明に係る半導体装置の製造方法は、絶縁膜に設けられたホールにタングステンプラグを埋め込む方法を前提とし、タングステンプラグとなる第1のタングステン膜をホールの壁面及び底面の上に形成する工程と、第1のタングステン膜をシード層として、タングステンプラグとなる第2のタングステン膜を形成し、ホールを埋め込む工程とを備え、第1のタングステン膜を形成する工程において、第1のタングステン膜におけるホールの底面上に形成されている部分の結晶粒の粒径の平均値を30nm以下に抑制する。 Specifically, the method for manufacturing a semiconductor device according to the present invention is based on the premise that a tungsten plug is embedded in a hole provided in an insulating film, and the first tungsten film to be a tungsten plug is formed on the wall surface and bottom surface of the hole. Forming a first tungsten film as a seed layer, forming a second tungsten film serving as a tungsten plug, and embedding holes, and forming the first tungsten film, The average value of the grain size of the portion of the tungsten film formed on the bottom surface of the hole is suppressed to 30 nm or less.
本発明の半導体装置の製造方法によると、シード層となる第1のタングステン膜を形成する際に、ホール底面上の第1のタングステン膜の結晶粒径の平均値を30nm以下に抑制するため、ホールのアスペクト比が大きい場合であっても、該第1のタングステン膜をシード層として、ホールの内部にモホロジが良好な第2のタングステン膜を形成することができる。このため、ホールに埋め込まれた第1のタングステン膜及び第2のタングステン膜よりなるプラグにおいて、シーム等の欠陥を低減できるため、信頼性の高い半導体装置を製造することができる。 According to the method for manufacturing a semiconductor device of the present invention, when forming the first tungsten film serving as the seed layer, in order to suppress the average value of the crystal grain size of the first tungsten film on the bottom of the hole to 30 nm or less, Even if the aspect ratio of the hole is large, the second tungsten film with good morphology can be formed inside the hole using the first tungsten film as a seed layer. Therefore, since a defect such as a seam can be reduced in the plug formed of the first tungsten film and the second tungsten film embedded in the hole, a highly reliable semiconductor device can be manufactured.
本発明の半導体装置の製造方法において、第1のタングステン膜を形成する工程よりも前に、ホールの壁面及び底面のそれぞれの上に密着層を形成する工程と、密着層に対して熱処理を行なって密着層の表面を清浄化する工程とをさらに備え、第1のタングステン膜は、清浄化された密着層の表面上に形成されることが好ましい。 In the method for manufacturing a semiconductor device of the present invention, before the step of forming the first tungsten film, a step of forming an adhesion layer on each of the wall surface and bottom surface of the hole, and a heat treatment on the adhesion layer And a step of cleaning the surface of the adhesion layer, and the first tungsten film is preferably formed on the cleaned surface of the adhesion layer.
このようにすると、ホール底面上の密着層の表面に生じた、好ましくない変質部分又は汚染を除去することができるので、該密着層を第1のタングステン膜を形成するための下地層として適切に改質できる。これにより、ホール底面上の密着層の上においても、第1のタングステン膜を、その結晶粒径の平均値が確実に30nm以下となるように形成できる。このため、ホールのアスペクト比が大きい場合であっても、ホールの内部にモホロジが良好な第2のタングステン膜を確実に形成できるので、低欠陥のタングステンプラグを確実に形成することができる。 In this way, undesirable alteration or contamination generated on the surface of the adhesion layer on the bottom surface of the hole can be removed, so that the adhesion layer is appropriately used as an underlayer for forming the first tungsten film. Can be modified. Thereby, even on the adhesion layer on the bottom surface of the hole, the first tungsten film can be formed so as to ensure that the average value of the crystal grain size is 30 nm or less. For this reason, even if the aspect ratio of the hole is large, the second tungsten film having a good morphology can be reliably formed inside the hole, so that a low-defect tungsten plug can be reliably formed.
前述の熱処理(密着層清浄化)を行なう場合、熱処理を行なう工程と第1のタングステン膜を形成する工程とは同一反応室内において大気開放することなく連続的に行なわれることが好ましい。 In the case of performing the above-described heat treatment (adhesion layer cleaning), it is preferable that the heat treatment step and the first tungsten film formation step are continuously performed in the same reaction chamber without opening to the atmosphere.
このようにすると、密着層の表面を清浄化した後、第1のタングステン膜を形成するまでの間に、密着層の表面が再び汚染される危険性を排除できる。この場合、熱処理を行なう工程が、反応室内に熱処理ガスを導入して所定の期間にわたって反応室内を昇温した後、反応室から熱処理ガスを排気する工程を含むと、熱処理ガスを用いて密着層の表面の汚染等を確実に除去して、該密着層を、第1のタングステン膜を形成するための下地層として適切に改質することができる。尚、熱処理ガスとしては、例えばアルゴンガスと水素ガスとの混合ガスを用いることが好ましい。このようにすると、密着層の表面の酸化を防止しながら、密着層の表面に生じた汚染等を確実に除去できるため、熱処理に起因して半導体装置の性能が劣化することがない。 In this way, it is possible to eliminate the risk that the surface of the adhesion layer is contaminated again after the surface of the adhesion layer is cleaned and before the first tungsten film is formed. In this case, when the heat treatment step includes a step of introducing a heat treatment gas into the reaction chamber and raising the temperature in the reaction chamber over a predetermined period, and then exhausting the heat treatment gas from the reaction chamber, the adhesion layer is formed using the heat treatment gas. Thus, the adhesion layer can be appropriately modified as a base layer for forming the first tungsten film. As the heat treatment gas, for example, a mixed gas of argon gas and hydrogen gas is preferably used. In this way, contamination and the like generated on the surface of the adhesion layer can be reliably removed while preventing the oxidation of the surface of the adhesion layer, so that the performance of the semiconductor device does not deteriorate due to the heat treatment.
本発明の半導体装置の製造方法において、第1のタングステン膜を形成する工程を、例えばフッ化タングステンガスと水素化シリコンガスとを原料ガスとするCVD法を用いて実施してもよい。この場合、水素化シリコンガスの流量に対するフッ化タングステンガスの流量の比は8.4以上に設定されることが好ましい。このようにすると、第1のタングステン膜の成膜速度を反応律速領域まで向上させることができるため、カバレッジが良好な第1のタングステン膜を確実に形成することができる。 In the method for manufacturing a semiconductor device of the present invention, the step of forming the first tungsten film may be performed using, for example, a CVD method using tungsten fluoride gas and silicon hydride gas as source gases. In this case, the ratio of the flow rate of tungsten fluoride gas to the flow rate of silicon hydride gas is preferably set to 8.4 or more. In this way, the deposition rate of the first tungsten film can be increased to the reaction rate-determining region, so that the first tungsten film with good coverage can be reliably formed.
本発明の半導体装置の製造方法において、第2のタングステン膜を形成する工程を、例えばフッ化タングステンガスと水素ガスとを原料ガスとするCVD法を用いて実施してもよい。この場合、水素ガスの流量に対するフッ化タングステンガスの流量の比は0.24以上に設定されることが好ましい。このようにすると、第2のタングステン膜の成膜速度を反応律速領域まで向上させることができるため、シームが低減された低欠陥のプラグを確実に形成することができる。 In the method for manufacturing a semiconductor device of the present invention, the step of forming the second tungsten film may be performed using, for example, a CVD method using tungsten fluoride gas and hydrogen gas as source gases. In this case, the ratio of the tungsten fluoride gas flow rate to the hydrogen gas flow rate is preferably set to 0.24 or more. In this case, since the deposition rate of the second tungsten film can be improved to the reaction rate-limiting region, a low-defect plug with reduced seam can be reliably formed.
本発明の半導体装置の製造方法において、第1のタングステン膜を形成する前に、ホールの壁面及び底面のそれぞれの上に密着層を形成する場合、該密着層は、チタン膜と窒化チタン膜とが順次積層された積層膜であることが好ましい。このようにすると、絶縁膜と第1のタングステン膜との間の密着性を確実に向上させることができる。 In the method for manufacturing a semiconductor device of the present invention, when forming an adhesion layer on each of the wall surface and the bottom surface of the hole before forming the first tungsten film, the adhesion layer includes a titanium film and a titanium nitride film. Is preferably a laminated film in which are sequentially laminated. In this way, the adhesion between the insulating film and the first tungsten film can be reliably improved.
本発明に係る半導体装置は、絶縁膜に設けられたホールに埋め込まれたタングステンプラグを備えた半導体装置を前提とし、タングステンプラグにおけるホールの底面上に形成されている部分は柱状構造を有し、且つ該柱状構造の底部の直径の平均値は30nm以下である。 The semiconductor device according to the present invention is premised on a semiconductor device provided with a tungsten plug embedded in a hole provided in an insulating film, and the portion formed on the bottom surface of the hole in the tungsten plug has a columnar structure, And the average value of the diameter of the bottom part of this columnar structure is 30 nm or less.
すなわち、本発明の半導体装置は、前述の本発明の半導体装置の製造方法によって得られる半導体装置であるため、タングステンプラグにおけるシーム等の欠陥を低減できるため、半導体装置の信頼性を向上させることができる。 That is, since the semiconductor device of the present invention is a semiconductor device obtained by the above-described method for manufacturing a semiconductor device of the present invention, defects such as seams in the tungsten plug can be reduced, so that the reliability of the semiconductor device can be improved. it can.
本発明の半導体装置において、絶縁膜とタングステンプラグとの間に、例えばチタン膜と窒化チタン膜との積層膜よりなる密着層が設けられていることが好ましい。 In the semiconductor device of the present invention, it is preferable that an adhesion layer made of, for example, a laminated film of a titanium film and a titanium nitride film is provided between the insulating film and the tungsten plug.
このようにすると、タングステンプラグを構成するタングステン膜と絶縁膜との間の密着性を確実に向上させることができる。 In this way, the adhesion between the tungsten film constituting the tungsten plug and the insulating film can be reliably improved.
以上に説明した、本発明の効果は、プラグ形成用ホールの開口径が0.18μm以下である場合に、特に、次世代半導体装置で想定される開口径0.11μmのプラグ形成用ホールを対象とした場合に、極めて顕著なものとなる。 The effect of the present invention described above is particularly applicable to a plug forming hole having an opening diameter of 0.11 μm assumed in a next-generation semiconductor device when the opening diameter of the plug forming hole is 0.18 μm or less. In this case, it becomes extremely remarkable.
本発明によると、ホール内にタングステンプラグを形成する際に、シード層となる第1のタングステン膜におけるホール底面上の部分の結晶粒径の平均値を30nm以下に抑制するため、ホールのアスペクト比が大きい場合であっても、ホールの内部にモホロジが良好な第2のタングステン膜(プラグ本体部)を形成することができる。従って、シーム等の欠陥が低減されたタングステンプラグを形成できるので、半導体装置の信頼性を向上させることができる。 According to the present invention, when a tungsten plug is formed in a hole, the average value of the crystal grain size of the portion on the bottom surface of the hole in the first tungsten film serving as the seed layer is suppressed to 30 nm or less. Even when the thickness is large, it is possible to form the second tungsten film (plug body portion) with good morphology inside the hole. Accordingly, since a tungsten plug with reduced defects such as seams can be formed, the reliability of the semiconductor device can be improved.
以下、本発明の一実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。 Hereinafter, a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings.
図1は、本発明の一実施形態に係る半導体装置の断面構成を示している。図1に示すように、半導体素子等を含む半導体集積回路(図示せず)が上面に設けられ且つ例えばシリコンからなる半導体基板11の上に、例えば酸化シリコンからなる膜厚約1.5μmの絶縁膜12が堆積されている。また、絶縁膜12には、半導体基板11の上面の一部分、例えば半導体素子に達するようにコンタクトホール12aが設けられている。本実施形態では、コンタクトホール12aの開口部の直径は例えば約0.18μmである。コンタクトホール12aの壁面及び底面(つまりコンタクトホール12aの下側に位置する半導体基板11の上面)のそれぞれの上には、例えば膜厚が約5.5nmのチタン膜13と、例えば膜厚が約11nmの窒化チタン膜14と、例えば膜厚が約17nmの第1のタングステン膜15とがこの順に形成されている。さらに、第1のタングステン膜15の上には、コンタクトホール12aの内部を充填するように、第2のタングステン膜16が設けられている。
FIG. 1 shows a cross-sectional configuration of a semiconductor device according to an embodiment of the present invention. As shown in FIG. 1, a semiconductor integrated circuit (not shown) including a semiconductor element or the like is provided on the upper surface, and an insulating film having a thickness of about 1.5 μm made of, for example, silicon oxide is formed on a
尚、コンタクトホール12aに埋め込まれた第1のタングステン膜15及び第2のタングステン膜16は、半導体基板11上の半導体素子と電気的に接続されている。言い換えると、第1のタングステン膜15及び第2のタングステン膜16は、半導体素子の電極を絶縁膜12の上面に取り出すためのプラグとなる。
Note that the
また、チタン膜13及び窒化チタン膜14は、プラグとなるタングステン膜(つまり第1のタングステン膜15及び第2のタングステン膜16)と絶縁膜12との密着性を向上させるための密着層として機能する。
Further, the
また、第1のタングステン膜15としては、フッ化タングステン(WF6 )の水素化シリコン(SiH4 )還元反応により形成されたタングステン膜を用いると共に、第2のタングステン膜16としては、フッ化タングステンの水素(H2 )還元反応により形成されたタングステン膜を用いている。
Further, as the
本実施形態の半導体装置の特徴は、高アスペクト比(具体的には直径が約0.18μm、深さが約1.5μm、アスペクト比が約8)のコンタクトホール12aの底面上において、第1のタングステン膜15のグレインサイズの平均値が30nm以下に抑制されていることである。これにより、第1のタングステン膜15上にモホロジが良好な第2のタングステン膜16が形成されるため、コンタクトホール12a内部の第1のタングステン膜15及び第2のタングステン膜16を、シームが低減された低欠陥のプラグとして用いることができる。尚、実際には、第1のタングステン膜15をシード層として第2のタングステン膜16を成膜した際に、第1のタングステン膜15と第2のタングステン膜16とは一体化するが、該一体化したタングステン膜におけるコンタクトホール12aの底面上に形成されている部分は柱状構造を有し、且つ該柱状構造の底部の直径の平均値は30nm以下となる。
The feature of the semiconductor device of the present embodiment is that the first aspect is provided on the bottom surface of the
以下、本発明の一実施形態に係る半導体装置、つまり図1に示す半導体装置の製造方法について説明する。 A semiconductor device according to an embodiment of the present invention, that is, a method for manufacturing the semiconductor device shown in FIG.
図2(a)〜(e)は、本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 2A to 2E are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
まず、図2(a)に示すように、半導体素子等を含む半導体集積回路(図示せず)が上面に設けられた半導体基板11の上に、例えば化学気相堆積(CVD)法等を用いて、例えば酸化シリコンからなる絶縁膜12を堆積する。続いて、フォトリソグラフィ法及びドライエッチング法を用いて、絶縁膜12に、直径が約0.18μm、深さが約1.5μmのコンタクトホール12aを半導体基板11上の半導体素子に達するようにパターニング形成する。
First, as shown in FIG. 2A, a chemical vapor deposition (CVD) method or the like is used on a
次に、図2(b)に示すように、例えばCVD法等を用いて、絶縁膜12の上に全面にわたって、例えば膜厚が約5.5nmのチタン膜13と、例えば膜厚が約11nmの窒化チタン膜14とを順次堆積する。これにより、コンタクトホール12aの壁面及び底面(コンタクトホール12aに露出する半導体基板11の上面)が、チタン膜13と窒化チタン膜14との積層膜、つまり密着層によって覆われる。
Next, as shown in FIG. 2B, for example, a CVD method or the like is used to form a
その後、窒化チタン膜14までが形成された半導体基板11を、例えばタングステン膜形成用のCVD装置の反応室に投入し、該反応室内に、例えば圧力が約1.2×104 Pa(約90Torr)の熱処理用のガスを導入する。その後、前記反応室内を例えば約450℃に昇温して、窒化チタン膜14の表面に熱処理を施す。熱処理用のガスとしては、例えば、流量が約2800mL/min(標準状態)のアルゴン(Ar)ガスと、流量が約1000mL/min(標準状態)の水素(H2 )ガスとの混合ガスを用いる。そして、例えば約30秒間にわたって半導体基板11に対して熱処理を行なった後、例えば約30秒間にわたって前記反応室から熱処理用のガスを排気する。
Thereafter, the
この熱処理により、窒化チタン膜14の表面を、第1のタングステン膜15を成長するための下地として適するように改質することができる。この熱処理の具体的な効果については後述する。
By this heat treatment, the surface of the
次に、前述のCVD装置の反応室に第1の原料ガスを導入し、例えば温度が約450℃で且つ圧力が約4.0×103 Pa(約30Torr)という条件に設定して、図2(c)に示すように、窒化チタン膜14の上に例えば膜厚約17nmの第1のタングステン膜15をコンタクトホール12aが途中まで埋まるように堆積する。ここで、第1のタングステン膜15を形成するための第1の原料ガスとしては、例えば、流量が約42mL/min(標準状態)のフッ化タングステン(WF6 )ガスと、流量が約5mL/min(標準状態)の水素化シリコン(SiH4 )ガスとの混合ガスを用いる。これにより、コンタクトホール12aの開口部におけるオーバーハングを防止しながら、第1のタングステン膜15をカバレッジ良く形成できる。また、第1のタングステン膜15を形成する際の下地となる窒化チタン膜14は、前述の熱処理により、第1のタングステン膜15の成長に適するように改質されているため、コンタクトホール12aの底面上においても、第1のタングステン膜15のグレインサイズの平均値を30nm以下に抑制することができる。
Next, the first source gas is introduced into the reaction chamber of the above-described CVD apparatus, and for example, the temperature is set to about 450 ° C. and the pressure is set to about 4.0 × 10 3 Pa (about 30 Torr). As shown in FIG. 2C, a
ここで、第1のタングステン膜15を形成する工程は、前述の熱処理工程でCVD装置の反応室から熱処理用のガスを排気した後に該反応室を大気開放することなく第1の原料ガスを連続的に導入することによって実施されることが好ましい。このようにすると、熱処理によって改質された窒化チタン膜14の表面が再び汚染されたり又は変質したりする危険性を排除できるため、第1のタングステン膜15のグレインサイズを確実に小さくすることができる。
Here, in the step of forming the
次に、前述のCVD装置の反応室に第2の原料ガスを導入し、例えば温度が約450℃で且つ圧力が約1.2×104 Pa(約90Torr)という条件に設定して、図2(d)に示すように、第1のタングステン膜15の上に例えば膜厚約200nmの第2のタングステン膜16をコンタクトホール12aが完全に埋まるように形成する。ここで、第2のタングステン膜16を形成するための第2の原料ガスとしては、例えば、流量が約120mL/min(標準状態)のフッ化タングステンガスと、流量が約500mL/min(標準状態)の水素(H2 )ガスとの混合ガスを用いる。尚、第2のタングステン膜16を形成する際の下地となる第1のタングステン膜15のグレインサイズの平均値はコンタクトホール12aの底面上においても30nm以下に抑制されているので、第2のタングステン膜16をモホロジ良く形成することができる。
Next, the second source gas is introduced into the reaction chamber of the above-described CVD apparatus, and for example, the temperature is set to about 450 ° C. and the pressure is set to about 1.2 × 10 4 Pa (about 90 Torr). As shown in FIG. 2D, a
次に、図2(e)に示すように、化学機械的研磨(CMP)法により、コンタクトホール12aの外側の第2のタングステン膜16、第1のタングステン膜15、窒化チタン膜14及びチタン膜13、つまり絶縁膜12の上面よりも上側に位置する第2のタングステン膜16、第1のタングステン膜15、窒化チタン膜14及びチタン膜13を順次研磨除去する。これにより、図1に示す本実施形態の半導体装置が完成する。
Next, as shown in FIG. 2E, the
以上に説明したように、本実施形態によると、シード層となる第1のタングステン膜15を形成する際に、コンタクトホール12aの底面上においても第1のタングステン膜15のグレインサイズの平均値を30nm以下に抑制できる。このため、コンタクトホール12aのアスペクト比が大きい場合であっても、該第1のタングステン膜15をシード層として、コンタクトホール12aの内部にモホロジが良好な第2のタングステン膜16を形成することができる。これにより、コンタクトホール12aに埋め込まれた第1のタングステン膜15及び第2のタングステン膜16よりなるプラグにおいて、シーム等の欠陥を低減できるため、信頼性の高い半導体装置を製造することができる。
As described above, according to the present embodiment, when the
また、以上に説明した本実施形態の効果は、プラグ形成用ホールの開口径が0.18μm以下である場合に、特に次世代半導体装置で想定される開口径0.11μmのプラグ形成用ホールを対象とした場合に、極めて顕著なものとなる。 The effect of the present embodiment described above is that when the opening diameter of the plug forming hole is 0.18 μm or less, the plug forming hole having an opening diameter of 0.11 μm, which is assumed in the next-generation semiconductor device, is obtained. When targeted, it becomes extremely prominent.
図3は、本発明の一実施形態に係る半導体装置の製造方法における密着層(窒化チタン膜14)に対する前述の熱処理の効果を説明するための図である。具体的には、図3において、該熱処理を行なった場合における第1のタングステン膜15(コンタクトホール12aの底面上に形成されている部分)のグレインサイズの分布を、該熱処理を行なわなかった場合と比較して示している。尚、図3において、横軸は第1のタングステン膜15のグレインサイズを表し、縦軸はグレインの個数を表している。また、実線は熱処理を行なった場合のグレインサイズの分布を表し、破線は熱処理を行なわなかった場合のグレインサイズの分布を表している。
FIG. 3 is a diagram for explaining the effect of the above-described heat treatment on the adhesion layer (titanium nitride film 14) in the method for manufacturing a semiconductor device according to an embodiment of the present invention. Specifically, in FIG. 3, the grain size distribution of the first tungsten film 15 (the portion formed on the bottom surface of the
図3に示すように、第1のタングステン膜15の下地となる窒化チタン膜14に対する熱処理を行なった後に第1のタングステン膜15を形成する場合の方が、該熱処理を行なわなかった場合と比べて、タングステン膜のグレインサイズの平均値及びばらつきが小さくなる。具体的には、前述の熱処理後に形成された第1のタングステン膜15のグレインサイズについては、平均値が約26nmであり、標準偏差σが約5.8nmであり、最小値が約5nmであり、最大値が約65nmである。それに対して、前述の熱処理を行なわずに形成されたタングステン膜のグレインサイズについては、平均値が約37nmであり、標準偏差σが約10.8nmである。このように、窒化チタン膜14に対する熱処理を行なうことにより、コンタクトホール12aの底面上においても第1のタングステン膜15のグレインサイズの平均値を30nm以下に抑制できると共に、該グレインサイズのバラツキを小さくすることができる。
As shown in FIG. 3, the case where the
本実施形態において、窒化チタン膜14に対する熱処理を行なうことと、第1のタングステン膜15のグレインサイズが低下することとの因果関係は明らかではないが、本願発明者らは次のように推測している。すなわち、窒化チタン膜14の形成終了から第1のタングステン膜15の形成開始までの間に窒化チタン膜14の表面に生じた何らかの変質又は汚染等を前述の熱処理によって除去することができ、それにより窒化チタン膜14の表面が、第1のタングステン膜15を形成するための下地として適するように改質されるものと考えられる。尚、半導体装置のさらなる微細化、つまりコンタクトホール12aのさらなる微細化・高アスペクト比化に合わせて、コンタクトホール12aの底面上における第1のタングステン膜15のグレインサイズの平均値を30nmよりもさらに小さく抑制できることが好ましい。
In the present embodiment, the causal relationship between performing the heat treatment on the
以下、本実施形態に係る半導体装置の製造方法において、第1のタングステン膜15及び第2のタングステン膜16のそれぞれを形成する工程における具体的な条件を検討した結果について説明する。
Hereinafter, a result of studying specific conditions in the process of forming each of the
まず、コンタクトホール12aの底面上においても第1のタングステン膜15のグレインサイズの平均値を約30nm以下に抑制するための具体的な条件を検討した結果について図面を参照しながら詳細に説明する。
First, the results of examining specific conditions for suppressing the average grain size of the
図4は、本発明の一実施形態に係る半導体装置の製造方法における、第1のタングステン膜15を形成する工程に用いる第1の原料ガスのうちのフッ化タングステンガスの流量と、第1のタングステン膜15の成膜速度との関係を示すグラフである。図4において、横軸はフッ化タングステンガスの流量を表し、縦軸は第1のタングステン膜15の成膜速度を表している。また、図4に示す各データは、第1の原料ガスのうちの水素化シリコンガスの流量を約10mL/min(標準状態)に固定して測定されたものである。
FIG. 4 shows the flow rate of tungsten fluoride gas in the first source gas used in the step of forming the
図4に示すように、第1の原料ガスにおけるフッ化タングステンガスの流量が増大するにつれて、第1のタングステン膜15の成膜速度が向上する一方、該流量が約42mL/min(標準状態)に達すると、第1のタングステン膜15の成膜速度はほとんど増大しなくなる。従って、第1の原料ガスにおけるフッ化タングステンガスの流量を約42mL/min(標準状態)以上に設定することにより、第1のタングステン膜15を反応律速領域で成膜できることが分かる。
As shown in FIG. 4, as the flow rate of the tungsten fluoride gas in the first source gas increases, the deposition rate of the
図5(a)及び(b)は、本発明の一実施形態に係る半導体装置の製造方法における第1のタングステン膜15の形成後の時点で得られたコンタクトホール12aの電子顕微鏡写真であって、図5(a)は第1の原料ガスにおける水素化シリコンガスの流量が5mL/min(標準状態)の場合、図5(b)は該流量が30mL/min(標準状態)の場合をそれぞれ示している。尚、図5(a)及び(b)に示す各データは、第1の原料ガスのうちのフッ化タングステンガスの流量を約42mL/min(標準状態)に固定して得られたものである。
5A and 5B are electron micrographs of the
図5(a)に示すように、水素化シリコンガスの流量が約5mL/min(標準状態)の場合、第1のタングステン膜15はコンタクトホール12aの底面上においてもほぼ設定した通りの膜厚で形成されている。それに対して、図5(b)に示すように、水素化シリコンガスの流量が約30mL/min(標準状態)の場合、コンタクトホール12aの底面上において第1のタングステン膜15の膜厚が設定値よりも小さくなっている。このように、第1の原料ガスのうちの水素化シリコンガスの流量が小さい程、第1のタングステン膜15におけるコンタクトホール12aの底面被覆率(ボトムカバレッジ)が向上していることが確認できる。
As shown in FIG. 5A, when the flow rate of the silicon hydride gas is about 5 mL / min (standard state), the
図6は、本実施形態の半導体装置の製造方法における、第1のタングステン膜15の底面被覆率と第1の原料ガスのうちの水素化シリコンガスの流量との関係を測定した結果を示している。図6において、横軸は水素化シリコンガスの流量を表し、縦軸は第1のタングステン膜15の底面被覆率を表している。ここで、底面被覆率は、コンタクトホール12aの底面上における第1のタングステン膜15の膜厚の、コンタクトホール12aの外側における第1のタングステン膜15の膜厚に対する比率を意味する。尚、図6に示す各データは、第1の原料ガスのうちのフッ化タングステンガスの流量を約42mL/min(標準状態)に固定して測定されたものである。
FIG. 6 shows the result of measuring the relationship between the bottom surface coverage of the
図6に示すように、第1のタングステン膜15の底面被覆率は、水素化シリコンガスの流量が小さくなるにつれて向上していくことがわかる。特に、水素化シリコンガスの流量が約5mL/min(標準状態)の場合には、第1のタングステン膜15の底面被覆率は約63%にまで向上する。図6から明らかなように、第1の原料ガスにおける水素化シリコンガスの流量は5mL/min(標準状態)以下であることが好ましい。このようにすると、第1のタングステン膜15の底面被覆率を向上することができる。言い換えると、コンタクトホール12aの開口部における第1のタングステン膜15のオーバーハングを防止でき、それによって第1のタングステン膜15上に第2のタングステン膜16をモホロジ良く形成することができる。
As shown in FIG. 6, it can be seen that the bottom coverage of the
このように、本実施形態では、第1のタングステン膜15の形成に用いる第1の原料ガスのうちのフッ化タングステンガスの流量を約42mL/min(標準状態)とした場合、水素化シリコンガスの流量を約5mL/min(標準状態)に設定することにより、言い換えると、水素化シリコンガスに対するフッ化タングステンガスの流量比を8.4に設定することにより、反応律速領域の成膜条件で第1のタングステン膜15を形成できる。その結果、カバレッジが良好な第1のタングステン膜15を形成することができる。
Thus, in the present embodiment, when the flow rate of tungsten fluoride gas in the first source gas used for forming the
また、第1のタングステン膜15の形成工程において、フッ化タングステンガス及び水素化シリコンガスのそれぞれの流量が約42mL/min及び約5mL/min(標準状態)に限られるものではないことは言うまでもない。例えば、フッ化タングステンガスの流量が42mL/min(標準状態)以上であってもよく、水素化シリコンガスの流量が5mL/min(標準状態)以下であってもよい。すなわち、水素化シリコンガスに対するフッ化タングステンガスの流量比の値が8.4以上であれば、第1のタングステン膜15をカバレッジ良く形成することが可能である。
Needless to say, in the step of forming the
次に、本実施形態の半導体装置の製造方法における、第2のタングステン膜16を形成する工程の具体的な条件を検討した結果について図面を参照しながら詳細に説明する。
Next, a result of studying specific conditions of the step of forming the
図7は、本実施形態の半導体装置の製造方法における、第2のタングステン膜16を形成するための第2の原料ガスのうちのフッ化タングステンガスの流量と、第2のタングステン膜16の成膜速度との関係を示すグラフである。図7において、横軸はフッ化タングステンガスの流量を表し、縦軸は第2のタングステン膜16の成膜速度を表している。尚、図7に示す各データは、第2の原料ガスのうちの水素ガスの流量を700mL/min(標準状態)に固定して測定されたものである。
FIG. 7 shows the flow rate of tungsten fluoride gas in the second source gas for forming the
図7に示すように、第2の原料ガスにおけるフッ化タングステンガスの流量が増大するにつれて、第2のタングステン膜16の成膜速度が向上する一方、該流量が約120mL/min(標準状態)に達すると、第2のタングステン膜16の成膜速度はほとんど変化しなくなる。従って、第2の原料ガスにおけるフッ化タングステンガスの流量を約120mL/min(標準状態)以上に設定することにより、第2のタングステン膜16を反応律速領域で成膜できることがわかる。
As shown in FIG. 7, as the flow rate of the tungsten fluoride gas in the second source gas increases, the deposition rate of the
図8(a)及び(b)は、本実施形態の半導体装置の製造方法における、第2のタングステン膜16を形成するための第2の原料ガス、つまりフッ化タングステンガス及び水素ガスのそれぞれの流量と、形成される第2のタングステン膜16におけるコンタクトホール12aの側面被覆率(サイドカバレッジ)との関係を示しており、図8(a)はフッ化タングステンガスの流量と側面被覆率との関係を示し、図8(b)は水素ガスの流量と側面被覆率との関係を示している。図8(a)において、横軸はフッ化タングステンガスの流量を表し、縦軸は第2のタングステン膜16の側面被覆率を表している。図8(b)において、横軸は水素ガスの流量を表し、縦軸は第2のタングステン膜16の側面被覆率を表している。ここで、側面被覆率は、コンタクトホール12aの壁面(側面)上における第2のタングステン膜16の膜厚の、コンタクトホール12aの外側における第2のタングステン膜16の膜厚に対する比率を意味する。尚、図8(a)に示す各データは、第2の原料ガスのうちの水素ガスの流量を約700mL/min(標準状態)に固定して測定されたものである。また、図8(b)に示す各データは、第2の原料ガスのうちのフッ化タングステンガスの流量を95mL/min(標準状態)に固定して測定されたものである。
FIGS. 8A and 8B show the second source gas for forming the
図8(a)に示すように、水素ガスの流量を固定した場合、第2のタングステン膜16の側面被覆率は、フッ化タングステンの流量を80mL/min(標準状態)から増大させるに従って向上していき、フッ化タングステンの流量が120mL/min(標準状態)になると、ほぼ反応律速状態に達する。
As shown in FIG. 8A, when the flow rate of hydrogen gas is fixed, the side coverage of the
また、図8(b)に示すように、フッ化タングステンの流量を固定した場合、第2のタングステン膜16の側面被覆率は、水素ガスの流量を約900mL/min(標準状態)から減少させるに従って向上していき、水素ガスの流量が約500mL/min(標準状態)になると、ほぼ反応律速状態に達する。
Further, as shown in FIG. 8B, when the flow rate of tungsten fluoride is fixed, the side coverage of the
従って、本実施形態では、第2のタングステン膜16の形成に用いる第2の原料ガスとして、流量が約120mL/min(標準状態)のフッ化タングステンと、流量が約500mL/min(標準状態)の水素ガスとを用いることにより、言い換えると、水素ガスに対するフッ化タングステンガスの流量比を0.24に設定することにより、反応律速領域の成膜条件で第2のタングステン膜16を形成できる。その結果、モホロジが良好な第2のタングステン膜16を形成することができる。
Therefore, in the present embodiment, tungsten fluoride having a flow rate of about 120 mL / min (standard state) and a flow rate of about 500 mL / min (standard state) are used as the second source gas used for forming the
また、第2のタングステン膜16の形成工程において、フッ化タングステンガス及び水素ガスのそれぞれの流量が約120mL/min(標準状態)及び約500mL/min(標準状態)に限られるものではないことは言うまでもない。図7及び図8(a)、(b)を用いて説明したように、例えば、フッ化タングステンガスの流量が約120mL/min(標準状態)以上であっても良く、水素ガスの流量が500mL/min(標準状態)以下であってもよい。すなわち、水素ガスに対するフッ化タングステンガスの流量比の値が0.24以上であれば、モホロジが良好な第2のタングステン膜16を形成することが可能である。
Further, in the step of forming the
尚、本実施形態において、第1のタングステン膜15の形成前に、第1のタングステン膜15の下地となる窒化チタン膜14に対する熱処理工程は必須工程ではない。すなわち、コンタクトホール12aの底面上においてもグレインサイズの平均値が30nm以下となるように第1のタングステン膜15を形成できればよいのである。このためには、窒化チタン膜14の表面が清浄化された状態で第1のタングステン膜15の成膜を行なえればよい。従って、窒化チタン膜14の形成後に、熱処理以外の他の方法によって窒化チタン膜14の表面を清浄化してもよい。或いは、例えば、窒化チタン膜14を形成した後、直ちに第1のタングステン膜15を形成してもよい。このようにすると、窒化チタン膜14の表面が変質したり又は汚染されたりする前に第1のタングステン膜15を形成できるため、第1のタングステン膜15におけるコンタクトホール12aの底面上に形成されている部分のグレインサイズの平均値を30nm以下に抑制することができる。
In the present embodiment, before the
また、本実施形態において、チタン膜13と窒化チタン膜14との積層膜よりなる密着層に対して、アルゴンガスと水素ガスとの混合ガスよりなる熱処理用ガスを用いて熱処理を行なった。しかし、密着層として、チタン膜13と窒化チタン膜14との積層膜に代えて、窒化チタン膜の単層膜、又は窒化タンタル膜若しくは窒化タングステン膜等を用いてもよい。また、熱処理用ガスとしては、アルゴンガスと水素ガスとの混合ガスに限られず、還元性又は非酸化性を有するガスを用いることができる。このようにすると、熱処理温度を450℃程度の高温に設定した場合にも、半導体装置表面、具体的には密着層の表面の酸化を防止しながら、密着層の表面に生じた汚染等を確実に除去できるため、熱処理に起因して半導体装置の性能が劣化することがない。また、熱処理用ガスを用いずに、他の方法によって密着層に対する熱処理を行なってもよいことは言うまでもない。
Further, in the present embodiment, heat treatment is performed on the adhesion layer made of the laminated film of the
また、本実施形態において、窒化チタン膜14つまり密着層に対して熱処理を行なう工程と、タングステン膜(第1のタングステン膜15及び第2のタングステン膜16)を形成する工程とを同一の反応室内で行なったが、これに代えて、両工程を別々の反応室内で行なってもよい。
In the present embodiment, the step of performing a heat treatment on the
また、本実施形態において、半導体素子上において該素子と接続するコンタクトホールにおけるタングステンプラグの形成を例として説明したが、他の用途を持つホール、例えば配線上において該配線と接続するビアホールにおけるタングステンプラグの形成を対象としても、同様の効果が得られる。 In this embodiment, the formation of a tungsten plug in a contact hole connected to the element on the semiconductor element has been described as an example. However, a tungsten plug in a hole having another use, for example, a via hole connected to the wiring on the wiring. The same effect can be obtained even for the formation of.
以上、本願発明者らによってなされた発明を実施例に基づき具体的に説明してきたが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で変更可能であることは言うまでもない。すなわち、前記実施例では、本発明を半導体集積回路の製造方法に適用した場合について説明したが、本発明は、タングステンを利用した電極形成プロセスを伴う全ての半導体集積回路の製造方法に適用可能である。 As mentioned above, although the invention made by the inventors of the present application has been specifically described based on the embodiments, the present invention is not limited to the embodiments and can be modified without departing from the gist thereof. Needless to say. That is, in the above embodiment, the case where the present invention is applied to a method for manufacturing a semiconductor integrated circuit has been described. However, the present invention is applicable to all methods for manufacturing a semiconductor integrated circuit involving an electrode formation process using tungsten. is there.
本発明に係る半導体装置及びその製造方法は、絶縁膜に設けられた高アスペクト比のホールの内部に低欠陥のタングステンプラグを形成できるという格別の効果を有し、タングステンプラグを有する半導体装置及びその製造方法等として有用である。 The semiconductor device and the manufacturing method thereof according to the present invention have a special effect that a low-defect tungsten plug can be formed inside a high aspect ratio hole provided in an insulating film. This is useful as a production method.
11 半導体基板
12 絶縁膜
12a コンタクトホール
13 チタン膜
14 窒化チタン膜
15 第1のタングステン膜
16 第2のタングステン膜
DESCRIPTION OF
Claims (15)
前記タングステンプラグとなる第1のタングステン膜を前記ホールの壁面及び底面のそれぞれの上に形成する工程と、
前記第1のタングステン膜をシード層として、前記タングステンプラグとなる第2のタングステン膜を形成し、前記ホールを埋め込む工程とを備え、
前記第1のタングステン膜を形成する工程において、前記第1のタングステン膜における前記ホールの底面上に形成されている部分の結晶粒の粒径の平均値を30nm以下に抑制することを特徴とする半導体装置の製造方法。 A method of embedding a tungsten plug in a hole provided in an insulating film,
Forming a first tungsten film to be the tungsten plug on each of a wall surface and a bottom surface of the hole;
Forming a second tungsten film to be the tungsten plug using the first tungsten film as a seed layer, and embedding the holes,
In the step of forming the first tungsten film, an average value of crystal grain sizes of a portion of the first tungsten film formed on the bottom surface of the hole is suppressed to 30 nm or less. A method for manufacturing a semiconductor device.
前記ホールの壁面及び底面のそれぞれの上に密着層を形成する工程と、
前記密着層に対して熱処理を行なって前記密着層の表面を清浄化する工程とをさらに備え、
前記第1のタングステン膜は、清浄化された前記密着層の表面上に形成されることを特徴する請求項1に記載の半導体装置の製造方法。 Before the step of forming the first tungsten film,
Forming an adhesion layer on each of the wall and bottom of the hole;
A step of performing a heat treatment on the adhesion layer to clean the surface of the adhesion layer,
The method of manufacturing a semiconductor device according to claim 1, wherein the first tungsten film is formed on the cleaned surface of the adhesion layer.
前記タングステンプラグにおける前記ホールの底面上に形成されている部分は柱状構造を有し、且つ該柱状構造の底部の直径の平均値は30nm以下であることを特徴とする半導体装置。 A semiconductor device including a tungsten plug embedded in a hole provided in an insulating film,
The portion of the tungsten plug formed on the bottom surface of the hole has a columnar structure, and the average value of the diameter of the bottom of the columnar structure is 30 nm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103474A JP2005064458A (en) | 2003-07-31 | 2004-03-31 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003283415 | 2003-07-31 | ||
JP2004103474A JP2005064458A (en) | 2003-07-31 | 2004-03-31 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064458A true JP2005064458A (en) | 2005-03-10 |
Family
ID=34380223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004103474A Pending JP2005064458A (en) | 2003-07-31 | 2004-03-31 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005064458A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100661169B1 (en) | 2005-06-03 | 2006-12-26 | 삼성전자주식회사 | Packaging chip and packaging method thereof |
-
2004
- 2004-03-31 JP JP2004103474A patent/JP2005064458A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100661169B1 (en) | 2005-06-03 | 2006-12-26 | 삼성전자주식회사 | Packaging chip and packaging method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06140372A (en) | Manufacture of semiconductor device | |
JP2010225697A (en) | Method for manufacturing semiconductor device | |
JPH11220021A (en) | Manufacture of semiconductor device | |
US7233073B2 (en) | Semiconductor device and method for fabricating the same | |
JP2009026864A (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP3085364B2 (en) | Cleaning method for CVD equipment | |
JP4567587B2 (en) | Manufacturing method of semiconductor device | |
JP2006210921A (en) | Method of forming metal wiring of semiconductor device | |
JP2836529B2 (en) | Method for manufacturing semiconductor device | |
JP2000306997A (en) | Semiconductor device having barrier metal layer and fabrication thereof | |
JP4508607B2 (en) | Manufacturing method of semiconductor device | |
JP4941921B2 (en) | Selective W-CVD method and Cu multilayer wiring fabrication method | |
JP2006066642A (en) | Manufacturing method of semiconductor device | |
JP2005064458A (en) | Semiconductor device and its manufacturing method | |
JP2000058643A (en) | Formation method for plug | |
JP3759525B2 (en) | Manufacturing method of semiconductor device | |
JP2010232538A (en) | Semiconductor device, and method of manufacturing the same | |
JP2008305921A (en) | Semiconductor device and manufacturing method therefor | |
JP2007258390A (en) | Semiconductor device and manufacturing method therefor | |
JP2008235778A (en) | Production process of semiconductor device | |
JP3939270B2 (en) | Method for forming wiring structure | |
JP2005158947A (en) | Semiconductor device manufacturing method | |
JP4198669B2 (en) | Method for forming CVD-Ti film | |
KR100414947B1 (en) | Method of forming a contact plug in a semiconductor device | |
JP2002164350A (en) | Method of fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Effective date: 20051101 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20060530 Free format text: JAPANESE INTERMEDIATE CODE: A02 |