JP2005063195A - Keyboard - Google Patents

Keyboard Download PDF

Info

Publication number
JP2005063195A
JP2005063195A JP2003293449A JP2003293449A JP2005063195A JP 2005063195 A JP2005063195 A JP 2005063195A JP 2003293449 A JP2003293449 A JP 2003293449A JP 2003293449 A JP2003293449 A JP 2003293449A JP 2005063195 A JP2005063195 A JP 2005063195A
Authority
JP
Japan
Prior art keywords
voltage
key
keyboard
output
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003293449A
Other languages
Japanese (ja)
Inventor
憶 宗 ▲鄭▼
Yi-Tsung Cheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOTATSU KOKUSAI DENSHI KOFUN Y
HTC Corp
Original Assignee
KOTATSU KOKUSAI DENSHI KOFUN Y
HTC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOTATSU KOKUSAI DENSHI KOFUN Y, HTC Corp filed Critical KOTATSU KOKUSAI DENSHI KOFUN Y
Priority to JP2003293449A priority Critical patent/JP2005063195A/en
Publication of JP2005063195A publication Critical patent/JP2005063195A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Input From Keyboards Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a keyboard in which a processor reads input data at a moment a key cell is pressed and at a moment it is released in order to solve various problems in traditional arts. <P>SOLUTION: The keyboard comprises a key module having at least one key cell having an output end electrically connectable to a first voltage or a second voltage; a detection circuit electrically connected to the output terminal of the key cell, which generates a control signal CS every time the voltage at the output end of the key cell is switched from the first voltage to the second voltage or from the second voltage to the first voltage; a parallel/serial register electrically connected to the output terminal of the key cell; and the processor electrically connected to the parallel/serial register, which controls the operation of the parallel/serial register according to the control signal CS. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明はキーボードに関し、特にキー・セルが押される瞬間と外される瞬間にプロセッサーが入力データを読み取るようにするキーボードに関する。   The present invention relates to a keyboard, and more particularly to a keyboard that allows a processor to read input data when a key cell is pressed and released.

図1を参照する。図1は従来のキーボード10のブロック図である。キーボード10はマトリックスキーモジュール12と、マトリックスキーモジュール12と接続されるプロセッサー14とを含む。マトリックスキーモジュール12はマトリックス方式で配列される複数のキー・セルを含み、プロセッサー14はポーリング方式でマトリックスキーモジュール12におけるキー・セルの出力端B〜Bの入力信号を読み取る。 Please refer to FIG. FIG. 1 is a block diagram of a conventional keyboard 10. The keyboard 10 includes a matrix key module 12 and a processor 14 connected to the matrix key module 12. The matrix key module 12 includes a plurality of key cells arranged in a matrix manner, and the processor 14 reads input signals from the output terminals B 0 to B 7 of the key cells in the matrix key module 12 in a polling manner.

従来の技術の欠点は、マトリックスキーモジュール12のいずれのキー・セルが押されるたび、プロセッサー14は継続的にマトリックスキーモジュール12におけるキー・セルの出力端B〜Bの入力信号を、キー・セルが外されるまでポーリングして、プロセッサー14の機能を低下させることにある。 The disadvantage of the prior art is that whenever any key cell of the matrix key module 12 is pressed, the processor 14 continuously receives the input signals at the key cell outputs B 0 -B 7 in the matrix key module 12 as keys. Polling until the cell is removed to reduce the functionality of the processor 14;

この発明は前述の問題を解決するため、キー・セルが押される瞬間と外される瞬間にプロセッサーが入力データを読み取るようにするキーボードを提供することを課題とする。   In order to solve the above-described problems, an object of the present invention is to provide a keyboard that allows a processor to read input data when a key cell is pressed and when it is released.

この発明はキーボードを提供する。該キーボードは、出力端が選択的に第一電圧または第二電圧と電気的に接続できる少なくとも1個のキー・セルを具えるキーモジュールと、キー・セルの出力端と電気的に接続されて、キー・セルの出力端における電圧が第一電圧から第二電圧に、または第二電圧から第一電圧に切り替えられるたびに制御信号を生ずる検知回路と、キー・セルの出力端と電気的に接続されるパラレル/シリアルレジスターと、パラレル/シリアルレジスターと電気的に接続されて制御信号によってパラレル/シリアルレジスターの動作を制御するプロセッサーとを含む。   The present invention provides a keyboard. The keyboard includes a key module having at least one key cell whose output end can be selectively electrically connected to the first voltage or the second voltage, and electrically connected to the output end of the key cell. A sensing circuit for generating a control signal each time the voltage at the output of the key cell is switched from the first voltage to the second voltage or from the second voltage to the first voltage; and electrically connected to the output of the key cell A parallel / serial register connected; and a processor electrically connected to the parallel / serial register and controlling the operation of the parallel / serial register by a control signal.

この発明によるキーボードはキーモジュールと、検知回路と、パラレル/シリアルレジスターと、プロセッサーを含む。検知回路はキーモジュールによって入力される現在の入力信号と以前の入力信号との間の変化を検知する。言い換えれば検知回路は、キーモジュールのいずれのキー・セルが押されるか外されることを検知できる。プロセッサーは入力信号に変化がある場合にのみ現在の入力信号を入力する。よってこの発明によるキーボードは、いずれのキー・セルが押されるたびに継続的にポーリングしなければならないという従来の技術のおける欠点を改善し、プロセッサーの機能を向上させることができる。
かかるキーボードの特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
The keyboard according to the present invention includes a key module, a detection circuit, a parallel / serial register, and a processor. The detection circuit detects a change between a current input signal input by the key module and a previous input signal. In other words, the detection circuit can detect which key cell of the key module is pressed or removed. The processor inputs the current input signal only when there is a change in the input signal. Thus, the keyboard according to the present invention can improve the function of the processor by improving the disadvantage of the prior art that it has to be continuously polled every time any key cell is pressed.
In order to describe the characteristics of such a keyboard in detail, a specific example will be given and described below with reference to the drawings.

この発明によるキーボードは、キーモジュールにおけるキー・セルが押される瞬間または外される瞬間にコンデンサーにおいて生ずる電圧によって生ずる制御信号を通して、プロセッサーを制御してパラレル/シリアルレジスターからキーモジュールのキー・セルの出力端における入力信号を入力するものである。   The keyboard according to the present invention controls the processor to output the key cell of the key module from the parallel / serial register through a control signal generated by the voltage generated in the capacitor at the moment when the key cell in the key module is pressed or released. The input signal at the end is input.

図2を参照する。図2はこの発明によるキーボード50のブロック図である。キーボード50は、少なくとも1個のキー・セル(例えば図2におけるキー・セル60、61)を含むキーモジュール52と、キーモジュール52のキー・セル60、61の出力端OUT60、OUT61と電気的に接続される検知回路54と、キー・セル60、61の出力端OUT60、OUT61と電気的に接続されるパラレル/シリアルレジスター56と、パラレル/シリアルレジスター56と検知回路54と電気的に接続されて、検知回路54からの制御信号CSを通してパラレル/シリアルレジスター56がキー・セル60、61の出力端OUT60、OUT61の入力信号に対する読み取りを制御するプロセッサー58とを含む。 Please refer to FIG. FIG. 2 is a block diagram of a keyboard 50 according to the present invention. The keyboard 50 includes a key module 52 including at least one key cell (for example, the key cells 60 and 61 in FIG. 2), and the output terminals OUT 60 and OUT 61 of the key cells 60 and 61 of the key module 52 and the electrical circuit. Detection circuit 54 electrically connected, parallel / serial register 56 electrically connected to output terminals OUT 60 and OUT 61 of key cells 60 and 61, and parallel / serial register 56 and detection circuit 54 are electrically connected. The parallel / serial register 56 includes a processor 58 for controlling the reading of the input signal of the output terminals OUT 60 and OUT 61 of the key cells 60 and 61 through the control signal CS from the detection circuit 54.

キーモジュール52のキー・セル60、61はそれぞれスイッチSW60、SW61を含む。キー・セル60の出力端OUT60(またはキー・セル61の出力端OUT61)はスイッチSW60(またはスイッチSW61)の開閉によりそれぞれ第一電圧VCCまたは第二電圧GNDと電気的に接続される。言い換えれば、キー・セル60が押される場合、スイッチSW60はオフにされ、出力端OUT60は第二電圧GNDと電気的に接続されてロジック低電圧Vを出力する。反対に、キー・セル60が外される場合、スイッチSW60はオンにされ、出力端OUT60は第一電圧VCCと電気的に接続されてロジック高電圧Vを出力する。出力端OUT60、OUT61におけるロジック高信号またはロジック低信号は入力信号にあたる。 The key cells 60 and 61 of the key module 52 include switches SW 60 and SW 61 , respectively. Output terminal OUT 60 of the key cell 60 (or the output terminal OUT 61 of the key cell 61) the switch SW 60 (or the switch SW 61) electrically connected to the first voltage V CC or second voltage GND, respectively by opening and closing the Is done. In other words, when the key cell 60 is pressed, the switch SW 60 is turned off, and the output terminal OUT 60 is electrically connected to the second voltage GND to output the logic low voltage VL . Conversely, if the key cell 60 is disconnected, the switch SW 60 is turned on, the output terminal OUT 60 outputs a logic high voltage V H is electrically connected to the first voltage V CC. A logic high signal or a logic low signal at the output terminals OUT 60 and OUT 61 corresponds to an input signal.

検知回路54は、キーモジュール52のキー・セルに対応する少なくとも1個のコンデンサー(例えば図2において、キーモジュール52のキー・セル60、61にそれぞれ対応するコンデンサー64、65)と、コンデンサー64、65と電気的に接続されてコンデンサー64、65における電圧を増幅する増幅器66と、増幅器66と電気的に接続されて、増幅器66の出力端OUTampから出力される電圧が予定範囲内に介する場合に制御信号をそれぞれ出力する2個のコンパレーター68、70と、コンパレーター68、70の出力端と電気的に接続されるORゲート72とを含む。 The detection circuit 54 includes at least one capacitor corresponding to the key cell of the key module 52 (for example, the capacitors 64 and 65 respectively corresponding to the key cells 60 and 61 of the key module 52 in FIG. 2), the capacitor 64, An amplifier 66 that is electrically connected to 65 and amplifies the voltage in the capacitors 64 and 65, and a voltage that is electrically connected to the amplifier 66 and is output from the output terminal OUT amp of the amplifier 66 is within a predetermined range. Two comparators 68 and 70 for outputting control signals respectively, and an OR gate 72 electrically connected to the output terminals of the comparators 68 and 70.

キーモジュール52のキー・セル60(またはキー・セル61)が押されるか外される瞬間、キー・セル60のスイッチSW60はそれに応じてオフにされるかオンにされ、もしくは出力端OUT60はそれに応じて第二電圧GNDか第一電圧VCCに切り替えられる。その瞬間、検知回路54はコンデンサー64(またはコンデンサー65)において生ずる100−150mVの過渡電圧Vtsを検知する。図3を参照する。図3はこの発明によるキーボード50のキー・セル60、61が押されるか外される瞬間、検知回路54が検知したコンデンサー64、65における過渡電圧Vtsと制御信号CSの波形図である。図3によれば、キー・セル60(またはキー・セル61)が時間t(または時間t)において押される瞬間、キー・セル60のスイッチSW60はオフにされ、出力端OUT60は第二電圧GNDに切り替えられる(即ち、キー・セル60の出力端OUT60における入力信号がロジック低電圧Vになる)。この場合、検知回路54はコンデンサー64において生ずる負過渡電圧Vts−を検知する。反対に、キー・セル60(またはキー・セル61)が時間t(または時間t)において外される瞬間、キー・セル60のスイッチSW60はオンにされ、出力端OUT60は第一電圧VCCに切り替えられる(即ち、キー・セル60の出力端OUT60における入力信号がロジック高電圧Vになる)。この場合、検知回路54はコンデンサー64において生ずる正過渡電圧Vts+を検知する。増幅器66はコンデンサー64、65における正過渡電圧Vts+と負過渡電圧Vts−を増幅し、また増幅された正過渡電圧Vts++と負過渡電圧Vts--をコンパレーター68、70お入力端に入力する。この発明において、コンパレーター68、70は正コンパレーター68と負コンパレーター70に分けられる。検知回路54は、増幅された正過渡電圧Vts+が正コンパレーター68のその他の入力端における正参考電圧Vref++を上回り、または増幅された負過渡電圧Vts--が負コンパレーター70のその他の入力端における負参考電圧Vref−を下回る場合において、ORゲート72の出力端OUTorから制御信号を出力する。 At the moment when the key cell 60 (or key cell 61) of the key module 52 is pressed or removed, the switch SW 60 of the key cell 60 is turned off or turned on accordingly, or the output OUT 60 It is switched accordingly to the second voltage GND or a first voltage V CC. At that moment, the sensing circuit 54 senses a transient voltage V ts of 100-150 mV occurring at the capacitor 64 (or capacitor 65). Please refer to FIG. FIG. 3 is a waveform diagram of the transient voltage V ts and the control signal CS at the capacitors 64 and 65 detected by the detection circuit 54 at the moment when the key cells 60 and 61 of the keyboard 50 according to the present invention are pressed or removed. According to FIG. 3, at the moment when the key cell 60 (or key cell 61) is pressed at time t 1 (or time t 2 ), the switch SW 60 of the key cell 60 is turned off and the output terminal OUT 60 is It is switched to the second voltage GND (that is, the input signal at the output terminal OUT 60 of the key cell 60 becomes the logic low voltage V L ). In this case, the detection circuit 54 detects the negative transient voltage V ts− generated in the capacitor 64. Conversely, at the moment when the key cell 60 (or key cell 61) is removed at time t 3 (or time t 4 ), the switch SW 60 of the key cell 60 is turned on, and the output terminal OUT 60 is the first. The voltage is switched to VCC (ie, the input signal at the output terminal OUT 60 of the key cell 60 becomes the logic high voltage V H ). In this case, the detection circuit 54 detects the positive transient voltage V ts + generated in the capacitor 64. The amplifier 66 amplifies the positive transient voltage V ts + and the negative transient voltage V ts− in the capacitors 64 and 65, and the amplified positive transient voltage V ts ++ and the negative transient voltage V ts− are input to the comparators 68 and 70, respectively. To enter. In the present invention, the comparators 68 and 70 are divided into a positive comparator 68 and a negative comparator 70. The detection circuit 54 is configured such that the amplified positive transient voltage V ts + exceeds the positive reference voltage V ref ++ at the other input terminal of the positive comparator 68, or the amplified negative transient voltage V ts− is the other of the negative comparator 70. A control signal is output from the output terminal OUT or of the OR gate 72 when the negative reference voltage V ref− at the input terminal is lower than the negative reference voltage V ref− .

プロセッサー58は制御信号CSを受信した後、パラレル/シリアルレジスター56を制御して、パラレル方式でキーモジュール52のあらゆるキー・セルの出力端における入力信号を入力させてから、シリアル方式で入力信号をいちいち入力させる。例えば、制御信号CSを受信する時間tにおいて、プロセッサー58はパラレル/シリアルレジスター56を制御して、パラレル方式でキー・セル60、61の出力端OUT60、OUT61における入力データ(01)を入力させてから、シリアル方式で入力信号(01)を読み取らせる。更に例えば、時間t、t、tにおいて、プロセッサー58はパラレル/シリアルレジスター56を制御して、パラレル方式で入力データ(00)、(10)、(11)を入力させてから、シリアル方式で入力信号(00)、(10)、(11)を読み取らせる。プロセッサー58は入力信号または入力信号の変化によって作動する。その作動は従来の技術によるもので、ここで説明を省略する。 After receiving the control signal CS, the processor 58 controls the parallel / serial register 56 to input the input signals at the output terminals of all the key cells of the key module 52 in parallel, and then inputs the input signals in serial. Let them input one by one. For example, at time t 1 when the control signal CS is received, the processor 58 controls the parallel / serial register 56 to input data (01) at the output terminals OUT 60 and OUT 61 of the key cells 60 and 61 in parallel. After inputting, the input signal (01) is read in a serial manner. Further, for example, at time t 2 , t 3 , t 4 , the processor 58 controls the parallel / serial register 56 to input the input data (00), (10), (11) in parallel, and then serially The input signals (00), (10), and (11) are read by the method. The processor 58 operates on input signals or changes in input signals. The operation is based on the conventional technique, and the description thereof is omitted here.

以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。   The above is a preferred embodiment of the present invention and does not limit the scope of the present invention. Therefore, any modifications or changes that can be made by those skilled in the art, which are made within the spirit of the present invention and have an equivalent effect on the present invention, shall belong to the scope of the claims of the present invention. To do.

この発明によるキーボードは、キーモジュールのいずれのキー・セルが押されるか外される瞬間にのみキー・セルの出力端における入力信号を読み取る。よって、この発明はプロセッサーがキーモジュールに入力される入力信号を読み取る時間を節約して、プロセッサーの機能を向上させる。   The keyboard according to the invention reads the input signal at the output of the key cell only at the moment when any key cell of the key module is pressed or removed. Thus, the present invention saves time for the processor to read the input signal input to the key module and improves the function of the processor.

従来のキーボードのブロック図である。It is a block diagram of the conventional keyboard. この発明によるキーボードのブロック図である。It is a block diagram of the keyboard by this invention. この発明によるキーボードのキー・セルが押されるか外される瞬間、検知回路が検知したコンデンサーにおける過渡電圧と制御信号の波形図である。FIG. 6 is a waveform diagram of a transient voltage and a control signal in a capacitor detected by a detection circuit at the moment when a key cell of the keyboard according to the present invention is pressed or removed.

符号の説明Explanation of symbols

10、50 キーボード
12、52 キーモジュール
14、58 プロセッサー
54 検知回路
56 パラレル/シリアルレジスター
60、61 キー・セル
64、65 コンデンサー
66 増幅器
68 正コンパレーター
70 負コンパレーター
72 ORゲート
10, 50 Keyboard 12, 52 Key module 14, 58 Processor 54 Detection circuit 56 Parallel / serial register 60, 61 Key cell 64, 65 Capacitor 66 Amplifier 68 Positive comparator 70 Negative comparator 72 OR gate

Claims (6)

キーボードであって、該キーボードは、
出力端が選択的に第一電圧または第二電圧と電気的に接続できる少なくとも1個のキー・セルを具えるキーモジュールと、
キー・セルの出力端と電気的に接続されて、キー・セルの出力端における電圧が第一電圧から第二電圧に、または第二電圧から第一電圧に切り替えられるたびに制御信号を生ずる検知回路と、
キー・セルの出力端と電気的に接続されるパラレル/シリアルレジスターと、
パラレル/シリアルレジスターと電気的に接続されて制御信号によってパラレル/シリアルレジスターの動作を制御するプロセッサーとを含むことを特徴とするキーボード。
A keyboard, the keyboard
A key module comprising at least one key cell whose output can be selectively electrically connected to the first voltage or the second voltage;
A detection that is electrically connected to the output of the key cell and produces a control signal whenever the voltage at the output of the key cell is switched from the first voltage to the second voltage or from the second voltage to the first voltage. Circuit,
A parallel / serial register electrically connected to the output of the key cell;
A keyboard comprising a processor electrically connected to the parallel / serial register and controlling the operation of the parallel / serial register by a control signal.
前記検知回路は、キーモジュールにおけるキー・セルに対応する少なくとも1個のコンデンサーを含むことを特徴とする請求項1記載のキーボード。   2. The keyboard according to claim 1, wherein the detection circuit includes at least one capacitor corresponding to a key cell in the key module. 前記検知回路は更に、コンデンサーにおける電圧を増幅する増幅回路を含むことを特徴とする請求項2記載のキーボード。   3. The keyboard according to claim 2, wherein the detection circuit further includes an amplification circuit for amplifying a voltage in the capacitor. 前記検知回路は更に、増幅回路の出力端から出力される電圧が予定範囲内にあるかを比較して察知する一組のコンパレーターを含み、比較結果によって制御信号を生ずることを特徴とする請求項3記載のキーボード。   The detection circuit further includes a pair of comparators for comparing and detecting whether a voltage output from an output terminal of the amplifier circuit is within a predetermined range, and generating a control signal according to the comparison result. Item 3. The keyboard according to item 3. 前記一組のコンパレーターは、増幅回路の出力端から出力される電圧が正参考電圧を上回る場合に制御信号を生ずる正コンパレーターと、増幅回路の出力端から出力される電圧が負参考電圧を下回る場合に制御信号を生ずる負コンパレーターとを含むことを特徴とする請求項4記載のキーボード。   The pair of comparators includes a positive comparator that generates a control signal when the voltage output from the output terminal of the amplifier circuit exceeds the positive reference voltage, and the voltage output from the output terminal of the amplifier circuit is a negative reference voltage. 5. The keyboard of claim 4, further comprising a negative comparator that produces a control signal when below. 前記検知回路は更に、入力端が一組のコンパレーターの出力端と電気的に接続されて出力端が制御信号を出力するORゲートを含むことを特徴とする請求項4記載のキーボード。   5. The keyboard according to claim 4, wherein the detection circuit further includes an OR gate having an input terminal electrically connected to an output terminal of the pair of comparators and an output terminal outputting a control signal.
JP2003293449A 2003-08-14 2003-08-14 Keyboard Pending JP2005063195A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003293449A JP2005063195A (en) 2003-08-14 2003-08-14 Keyboard

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003293449A JP2005063195A (en) 2003-08-14 2003-08-14 Keyboard

Publications (1)

Publication Number Publication Date
JP2005063195A true JP2005063195A (en) 2005-03-10

Family

ID=34370395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003293449A Pending JP2005063195A (en) 2003-08-14 2003-08-14 Keyboard

Country Status (1)

Country Link
JP (1) JP2005063195A (en)

Similar Documents

Publication Publication Date Title
US7286021B2 (en) Low power random bit generator and random number generator
US20050285682A1 (en) Amplifying circuit with variable supply voltage
US20100127700A1 (en) Magnetic sensor circuit
JP5063939B2 (en) Microcomputer
JP3839027B2 (en) AD converter
US11936352B2 (en) Amplifier circuit with distributed dynamic chopping
US20100271074A1 (en) Comparison circuit, integrated circuit device and electronic apparatus
JP4497742B2 (en) Voltage detection circuit
US7242187B1 (en) Hall effect switching circuit and apparatus and method using the same
US7495657B2 (en) Keyboard
CN109075753B (en) Semiconductor integrated circuit, sensor reading device, and sensor reading method
JP2005063195A (en) Keyboard
US20010022738A1 (en) Controlling a sense amplifier
US10630251B2 (en) Bias current circuit, signal processing device, and bias current control method
CN114966168A (en) Low-power consumption high accuracy current detection circuit
CN114003147B (en) Signal detection device, touch pad and electronic equipment
US7619446B2 (en) Comparator with reduced power consumption and method for the same
EP1521166A1 (en) Keyboard
JP2014062825A (en) Voltage detection circuit, and voltage detection method
CN113447697A (en) Signal detection circuit, signal detection method, touch panel and display device
JP2001035335A (en) Relay failure detecting device
KR102449239B1 (en) Touch input detecting device using a single-ended integral OP-amp
CN217820911U (en) Target detection device and target detection equipment
JP4545116B2 (en) Voltage comparison circuit
CN103391085A (en) Circuits and method for jointly using one pin to detect a plurality of keys and key input system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060815