JP2005057263A - Etching method for manufacturing semiconductor device - Google Patents

Etching method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2005057263A
JP2005057263A JP2004217953A JP2004217953A JP2005057263A JP 2005057263 A JP2005057263 A JP 2005057263A JP 2004217953 A JP2004217953 A JP 2004217953A JP 2004217953 A JP2004217953 A JP 2004217953A JP 2005057263 A JP2005057263 A JP 2005057263A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
step
etching method
dielectric layer
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004217953A
Other languages
Japanese (ja)
Inventor
In-Seak Hwang
Yosen Ko
Won-Jun Lee
Byoung-Moon Yoon
炳 文 尹
源 俊 李
▲よう▼ ▲せん▼ 高
寅 ▲せき▼ 黄
Original Assignee
Samsung Electronics Co Ltd
三星電子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Abstract

<P>PROBLEM TO BE SOLVED: To provide a etching method for eliminating problems such as unetching or an unopen phenomenon. <P>SOLUTION: An wafer having dielectric layers 14, 16 and an electrode 15' partially projected from a top surface of the dielectric layers 14, 16 is provided. An etching liquid 24 is added to the dielectric layers 14, 16. In this case, in order to prevent air bubbles 27 included in the etching liquid 24 from adhering to the electrode 15', before etching using the etching liquid 24, the projection section is covered with a buffer layer 21 to prevent the air bubbles 27 included in the etching liquid 24 from adhering to the electrode 15'. Therefore, the dielectric layers 14, 16 can be etched using the etching liquid 24 without receiving disturbance by the air bubbles 27 included in the etching liquid 24. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は半導体素子の製造方法に係り、特にキャパシタの下部電極のような半導体素子を製造するためのエッチング方法に関する。 The present invention relates to a method of manufacturing a semiconductor device, particularly to an etching method for manufacturing a semiconductor device, such as a lower electrode of the capacitor.

DRAM(Dynamic Random Access Memory)素子のような半導体素子の製造時、半導体製造工程の多様な段階でフッ化水素(HF)とフッ化アンモニウム(NH F)とを含む化学溶液(LAL)や希釈化された酸化膜エッチング液(BOE)のような化学溶液が誘電体層のエッチングに通常的に使われる。 DRAM (Dynamic Random Access Memory) during the manufacture of semiconductor devices such as elements, chemical solution (LAL) or dilution containing hydrogen fluoride at various stages of semiconductor manufacturing process as (HF) and ammonium fluoride (NH 4 F) chemical solution such as of oxidation film etchant (BOE) is commonly used to etch the dielectric layer.

不幸にも、添加物、例えば、化学溶液に一般的に含まれる界面活性剤のような添加物によって、所望しない多様な大きさの気泡が前記化学溶液で発生する。 Unfortunately, additives such as the additives such as surfactant contained in the general chemical solution, bubbles of various sizes undesired occurs with the chemical solution. このような気泡は度々半導体基板の表面に付着して、酸化膜のアンエッチングまたは未開口などの深刻な問題を引き起こす。 Such bubbles often attached to the surface of the semiconductor substrate, causing serious problems, such as en etching or unopened oxide film.

デザインルールの減少につれて、このような問題はさらに深刻になり、製造収率を相当落とす。 With decreasing design rules, such problems become more serious, considerable drop the manufacturing yield. 例えば、デザインルールの減少によってキャパシタの下部電極がさらに円形に近くなるにつれて、前記気泡はさらに容易に下部電極に付着され、その結果、未開口現象のような多様な問題を引き起こす。 For example, as the lower electrode of the capacitor is closer to a circle by a reduction in design rule, the bubble is further easily attached to the lower electrode, as a result, causes a variety of problems, such as unopened phenomenon.

したがって、前記化学溶液に含まれている気泡によって引き起こされる問題点を解決できる新しいエッチング方法を開発する必要性が至急に要求されつつある。 Therefore, a need to develop new etching method capable of solving the problems caused by air bubbles contained in the chemical solution is being requested urgently.
韓国公開特許第1996−015076号 Korean Patent Publication No. 1996-015076 特開2002−299214号公報 JP 2002-299214 JP

本発明はLALのような化学溶液を使用して誘電体層をエッチングする時、その化学溶液に含まれている気泡によって引き起こされるアンエッチングまたは未開口現象などの問題のない半導体素子を製造するためのエッチング方法を提供する。 When the present invention is to etch the dielectric layer using a chemical solution such as LAL, for the manufacture of a semiconductor device free from problems such as en etching or unopened phenomena caused by air bubbles contained in the chemical solution to provide a method of etching.

本発明の一実施例によれば、まず誘電体層及び前記誘電体層の上面から部分的に突出している突出部を有する電極を含むウェーハを提供する。 According to one embodiment of the present invention, firstly it provides a wafer comprising an electrode having a protruding portion which is partially protruded from the upper surface of the dielectric layer and the dielectric layer. そして、前記誘電体層に化学溶液またはエッチング液を加えて前記化学溶液に含まれている気泡の前記電極への付着を防止する。 Then, to prevent the dielectric layer by adding a chemical solution or etching solution adhering to the electrode of the air bubbles contained in the chemical solution. 気泡の前記電極への付着を防止するために、エッチング工程を行う前に、前記化学溶液に含まれている気泡の前記電極への付着を防止すべく前記突出部を覆うバッファ層を形成する。 To prevent adhesion to the electrode of the bubble, prior to the etching step, a buffer layer covering the protrusion to prevent from adhering to the electrode of the air bubbles contained in the chemical solution.

ここに開示されている本発明の技術的思想によれば、誘電体層のエッチング工程が進行する間に、化学溶液に含まれている気泡の、例えば、キャパシタ下部電極のような構造物への付着を防止しうる。 According to the technical concept of the present invention disclosed herein, while the etching process of the dielectric layer proceeds, the bubbles contained in the chemical solution, for example, to structures such as the capacitor lower electrode capable of preventing adhesion. したがって、化学溶液に含まれている気泡による妨害を受けずに、LALのような化学溶液を使用して誘電体層をエッチングしうる。 Therefore, without interference due to the air bubbles contained in the chemical solution, it may etch the dielectric layer using a chemical solution such as LAL. したがって、本発明の実施例を使用すれば、アンエッチング現象によって引き起こされる1ビット不良のような素子の不良を防止できるので、収率を向上させうる。 Thus, using the embodiment of the present invention, since the first element, such as a bit failure failure caused by Ann etching phenomenon can be prevented, it can improve the yield.

本発明によれば、アンエッチング現象によって引き起こされる1ビット不良のような素子の不良を防止しうる。 According to the present invention, it can prevent the first element, such as a bit failure failure caused by Ann etching phenomenon. したがって、本発明によれば収率を相当増加させうる。 Therefore, it can correspond to increasing the yield, according to the present invention.

以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。 Hereinafter will be described the preferred embodiments of the present invention with reference to the accompanying drawings in detail. しかし、本発明はここで説明される実施例に限定されず、他の形に具体化されうる。 However, the present invention is not limited to the embodiments described herein, may be embodied in other forms. むしろ、ここで紹介される実施例は本発明の技術的思想が徹底して完全に開示さるべく、そして当業者に本発明の思想を十分に伝えるべく例示的に提供されるものである。 Rather, the embodiments are presented in the order away completely disclosed thorough technical idea of ​​the present invention, and is to be provided illustratively to those skilled in the art will fully convey the concept of the present invention to. 図面において、構成要素らの形態は明確性のために誇張された。 In the drawings, the form of the components it has been exaggerated for clarity. そして、明細書全体に亙って同じ参照番号は同じ構成要素を示す。 Then, the same reference numerals throughout the specification denote like elements.

図1Aを参照すれば、DRAMのような半導体素子のキャパシタを製造するために、層間絶縁層11または予備金属誘電体層をウェーハまたは半導体基板10上に形成する。 Referring to FIG. 1A, in order to produce a capacitor of a semiconductor device such as a DRAM, an interlayer insulating layer 11 or preliminary metal dielectric layer on the wafer or the semiconductor substrate 10. 層間絶縁層11はシリコン酸化物のような誘電物質で形成しうる。 Interlayer insulating layer 11 may be formed of a dielectric material such as silicon oxide.

なお、図示していないが、半導体基板10上には、トランジスタまたはメモリセルを形成すべくソース/ドレーン領域及びゲート電極のような下部構造物が形成されていてもよい。 Although not shown, on the semiconductor substrate 10, the lower structure may be formed as the source / drain regions and the gate electrode to form a transistor or memory cell.

次いで、通常の技術を使用し、ストレージノードコンタクトパッド12を層間絶縁層11に形成し、その上部に形成されるキャパシタの下部電極と電気的に連結する。 Then, using conventional techniques, to form a storage node contact pad 12 in the interlayer insulating layer 11 is electrically coupled to the bottom electrode of the capacitor formed thereon. ストレージノードコンタクトパッド12は再び半導体基板10の活性領域と電気的に連結される。 Storage node contact pad 12 is again active region and electrically connected to the semiconductor substrate 10. 引続いて、層間絶縁層11を平坦化する。 Subsequently stomach, to planarize the interlayer insulating layer 11.

次いで、層間絶縁層11上にエッチング阻止層13を形成する。 Then, an etching blocking layer 13 on the interlayer insulating layer 11. エッチング阻止層13は第1誘電体層14に対して高いエッチング選択比を有する。 The etch stop layer 13 has an etching selectivity with respect to the first dielectric layer 14. このような層は従来の通常の製造方法を使用して形成しうる。 Such a layer may be formed using conventional normal manufacturing process. エッチング阻止層13は、例えば、シリコン窒化物を使用して約500ないし1000Å程度の厚さに形成しうる。 Etch stop layer 13 may be, for example, from about 500 using a silicon nitride formed to a thickness of about 1000 Å.

第1誘電体層14をエッチング阻止層13上に形成する。 The first dielectric layer 14 is formed on the etch stop layer 13. エッチング阻止層13は第1誘電体層14だけでなく、その上部に形成される第2誘電体層16を除去するための後続エッチングリフトオフ工程でエッチング停止点としての役割をする。 The etch stop layer 13 as well as the first dielectric layer 14, a subsequent etch lift-off process for removing the second dielectric layer 16 formed thereon to serve as an etch stop point.

第1誘電体層14は低温化学気相蒸着(LPCVD)工程のような従来の方法を用いて約3000ないし20000Å程度の厚さを有するシリコン酸化物で形成することが望ましい。 The first dielectric layer 14 is preferably formed of silicon oxide having the order of from about 3,000 to using conventional methods such as low-temperature chemical vapor deposition (LPCVD) process 20000Å thick. 第1誘電体層14はPE−TEOS(plasma−enhanced tetraethylorthosilicate)の単一膜であるか、PE−TEOS層を含む複合膜で有り得る。 Or the first dielectric layer 14 is a single layer of PE-TEOS (plasma-enhanced tetraethylorthosilicate), it is a composite film comprising a PE-TEOS layer.

図1Bを参照すれば、エッチング阻止層13をエッチング停止点として使用して第1誘電体層14をエッチングまたはパターニングすることによって、コンタクトパッド12の一部を露出させるストレージノード開口18を第1誘電体層14に形成する。 Referring to FIG. 1B, the first dielectric layer 14 by etching or patterned using as an etch stop layer 13 etch stop point, the first dielectric storage node opening 18 exposing a portion of the contact pad 12 formed on the body layer 14. 第1誘電体層14に対するエッチングまたはパターニングは従来の技術によるフォトリソグラフィ及びエッチング工程を使用する。 Etching or patterning for the first dielectric layer 14 using the photolithography and etching processes according to the prior art. そして、ストレージノード開口18により露出されるエッチング阻止層13を除去する。 Then, to remove the etch stop layer 13 exposed by the storage node opening 18.

図1Cを参照すれば、キャパシタ下部電極15'(図1D参照)を形成するために、ドーピングされたポリシリコン、Pt、Ru、またはTiNなどの物質よりなる導電体膜15を前記開口18を含む第1誘電体層14とストレージノードコンタクトパッド12上に形成する。 Referring to FIG. 1C, includes in order to form a capacitor lower electrode 15 '(see FIG. 1D), doped polysilicon, Pt, Ru, or the opening 18 of the conductive film 15 made of materials such as TiN formed on the first dielectric layer 14 and the storage node contact pads 12.

次いで、前記ストレージノードコンタクトパッド12と連結されており、前記開口18内にある導電体膜15上に第2誘電体層16を形成する。 Then, the is coupled to the storage node contact pad 12 to form a second dielectric layer 16 on the conductive film 15 within the opening 18. 第2誘電体層16はシリコン酸化物で約10,000ないし30,000Å程度の厚さに形成することが望ましい。 It is desirable that the second dielectric layer 16 to about 10,000 with silicon oxide is formed to a thickness of about 30,000. 当業者には自明なように、第1誘電体層14及び第2誘電体層16を形成するためにシリコン酸化物ではない他の適切な誘電物質を使用しても良い。 As obvious to one skilled in the art, may be used other suitable dielectric materials that are not silicon oxide to form a first dielectric layer 14 and the second dielectric layer 16.

図1Dを参照すれば、第1誘電体層14と第2誘電体層16の上面が露出されるまで、前記導電体膜15を含む第1誘電体層14及び第2誘電体層16を平坦化し、ノード分離されたキャパシタ下部電極15'を形成する。 Referring to FIG. 1D, the first dielectric layer 14 to the upper surface of the second dielectric layer 16 is exposed, a flat first dielectric layer 14 and the second dielectric layer 16 including the conductive film 15 However, to form a capacitor lower electrode 15 'that is node-separated.

前記平坦化工程は、化学機械的研磨(CMP)またはエッチバック工程のような通常の工程を使用して行える。 The planarization step is performed using conventional processes such as chemical mechanical polishing (CMP) or etch-back process. CMP工程を使用する場合には、キャパシタ下部電極15'と第1誘電体層及び第2誘電体層14、16に対してエッチング選択比のあるスラリーを使用することが望ましい。 When using a CMP process, it is desirable to use a slurry having an etching selection ratio between the capacitor lower electrode 15 'to the first dielectric layer and the second dielectric layer 14, 16. エッチバック工程を使用する場合には、キャパシタ下部電極15'と第1誘電体層及び第2誘電体層14、16に対してエッチング選択比のあるエッチング液を使用することが望ましい。 When using an etch-back process, it is desirable to use an etchant having an etching selection ratio between the capacitor lower electrode 15 'to the first dielectric layer and the second dielectric layer 14, 16.

図1Eを参照すれば、平坦化工程の結果として発生するエッチバック残留物またはCMP残留物を除去する洗浄工程で、望ましくはHFを使用する。 Referring to FIG. 1E, in the cleaning step of removing the etch back residues or CMP residues generated as a result of the flattening process, desirably using HF. このため、例えば、円形または楕円形のキャパシタ下部電極15'の上部が、HFを使用する湿式洗浄工程のゆえに誘電体層14、16の表面から突出することになる。 Thus, for example, the upper portion of the circular or the capacitor lower electrode 15 of the elliptical ', will protrude from the surface of the dielectric layer 14, 16 due to the wet cleaning process using HF. なぜなら、HFはポリシリコンで形成されたキャパシタ下部電極は実質的にほとんどエッチングしない一方、シリコン酸化膜のような誘電体層を選択的にエッチングするためである。 Because, HF is a capacitor lower electrode formed of polysilicon while not substantially little etching, in order to selectively etch the dielectric layer such as silicon oxide film. なお、残留物を除去するためのこのような洗浄工程においてはこの分野で公知の他の適切な洗浄液を使用しても良い。 Incidentally, in such a cleaning process for removing residues may be used other known suitable detergent solution in the art.

図1Gを参照すれば、従来のリフトオフ工程を使用して第1誘電体層14及び第2誘電体層16を同時に除去することによって、キャパシタ下部電極15'を完成する。 Referring to FIG. 1G, by removing the first dielectric layer 14 and the second dielectric layer 16 using a conventional lift-off process simultaneously, thereby completing the capacitor lower electrode 15 '. 特に、第1誘電体層14と第2誘電体層16はLALのような化学溶液を使用してエッチングする。 In particular, a first dielectric layer 14 second dielectric layer 16 are etched using a chemical solution such as LAL. この湿式エッチング工程では一般的に表1にその組成が表示されているLALのようなエッチング液を使用する。 In this wet etching process typically the composition in Table 1 using an etching solution such as LAL being displayed. しかし、LAL以外の他の適切な湿式エッチング液を使用しても良い。 However, it may be used other suitable wet etching solution than LAL.

しかし、図2Aに図示されているように、LALのような化学溶液またはエッチング液にある気泡はキャパシタ下部電極15'の突出部に容易に付着してしまう。 However, as illustrated in Figure 2A, a chemical solution or gas bubbles in the etching solution such as LAL can easily become adhered to the projecting portion of the capacitor lower electrode 15 '. このような気泡の付着はキャパシタ下部電極15'の平面が円形か楕円形である場合に特に発生しやすいが、これは前記形状の場合に気泡を容易に捕獲できるからである。 Such adhesion of bubbles is liable to occur particularly when the plane of the capacitor lower electrode 15 'has a circular or oval, which is because it easily trapped air bubbles in the case of the shape.

デザインルールが小さくなるにつれて、この問題はさらに重要になるが、これはキャパシタ下部電極15'に捕獲されている所望しない気泡によって、LALのような化学溶液と誘電体層16との接触が遮断されることがあり、その結果、図2B及び図2Cに図示されているように、アンエッチングまたは未開口現象が発生するからである。 As design rules become smaller, this problem becomes even more important, this is the undesired air bubbles are trapped in the capacitor lower electrode 15 ', is interrupted contact with the chemical solution and the dielectric layer 16, such as a LAL There is Rukoto, as a result, as shown in FIGS. 2B and 2C, because Ann etching or unopened symptoms. 言い換えれば、化学溶液24に存在する気泡27のために第2誘電体層16の一部がエッチングされていない状態で残留し、したがって化学溶液24と第2誘電体層16との接触を遮断してしまう。 In other words, a part of the second dielectric layer 16 may remain in a state of not being etched, thus interrupting the contact between the chemical solution 24 and the second dielectric layer 16 for the bubble 27 present in the chemical solution 24 and will. これはまた第2誘電体層16の除去を妨害する。 This also interferes with the removal of the second dielectric layer 16.

このような問題点を解決するために、本実施例では、図1Fを説明すれば、従来のリフトオフ工程、すなわち、第1誘電体層14及び第2誘電体層16を除去するための湿式エッチング工程を行う前に、キャパシタ下部電極15'の突出部および/または上端部をバッファ層21で覆い、化学溶液またはエッチング液24に含まれている気泡27の電極15'または半導体基板10への付着あるいは接触を防止する。 To solve this problem, in this embodiment, it will be described to FIG. 1F, a conventional lift-off process, i.e., wet etch to remove the first dielectric layer 14 and the second dielectric layer 16 before performing the process, adhesion of the capacitor lower electrode 15 to or the semiconductor substrate 10 'the projections and / or the upper part of the cover with the buffer layer 21, a chemical solution or the electrode 15 of the bubbles 27 contained in the etching solution 24' or to prevent contact. バッファ層21は実質的に半導体基板10のあらゆる上面を覆うこともある。 Buffer layer 21 is also covered all the upper surface of the substantially semiconducting substrate 10.

望ましくは、電極15'の突出部を覆っているバッファ層21が実質的に乾燥してしまう前に、化学溶液またはエッチング液24を前記誘電体層14、16の上に加える。 Preferably, the buffer layer 21 that covers the protruding portion of the electrode 15 'is before the resulting substantially dry, add a chemical solution or etchant 24 on the dielectric layer 14, 16. より望ましくは、電極15'の突出部がバッファ層210で覆われた後、約5分内に誘電体層14、16上に化学溶液またはエッチング液24を加える。 More preferably, after the protruding portion of the electrode 15 'is covered with a buffer layer 210, adding a chemical solution or etchant 24 on the dielectric layer 14, 16 in about 5 minutes. 最も望ましくは、電極15'の突出部がバッファ層210で覆われた後、約2分内に誘電体層14、16上に化学溶液またはエッチング液24を加える。 Most desirably, after the protruding portion of the electrode 15 'is covered with a buffer layer 210, adding a chemical solution or etchant 24 on the dielectric layer 14, 16 in about 2 minutes.

しかし、当業者ならば本発明が前述した実施例に限定されないということが分かるだろう。 However, one skilled in the art the present invention will recognize that not limited to the embodiment described above. 例えば、化学溶液またはエッチング液24を誘電体層14、16に加える前にバッファ層21が実質的に乾燥されない限り、いかなる他の工程も使用できる。 For example, as long as the buffer layer 21 before adding the chemical solution or etching solution 24 in the dielectric layer 14, 16 is not substantially dry, any other process may also be used. 言い換えれば、電極15'の突出部はバッファ層21で十分に覆われてエッチング工程をし始める時、化学溶液またはエッチング液24に含まれている気泡の電極15'への付着を防止可能にすることが望ましい。 In other words, the electrode 15 'overhangs when to start the etching process is sufficiently covered with the buffer layer 21, a chemical solution or gas bubbles of the electrode 15 contained in the etching solution 24' adhesion to allow prevention it is desirable. もし、バッファ層21で突出部を覆ってから誘電体層14、16に化学溶液またはエッチング液24を加えることが遅延されるならば、バッファ層21は過度に乾燥されて本発明の効果を達成できなくなる恐れもある。 If, achieve the effect of if the dielectric layer 14, 16 from covering the protruding portion be added a chemical solution or etchant 24 is delayed, the buffer layer 21 is dried excessively present invention the buffer layer 21 there is also a risk that can not be.

一方、従来の技術では、絶縁層である誘電体膜14、16のエッチング前に洗浄工程を実施した後、一般的に基板10を完全に乾燥した。 On the other hand, in the conventional art, after a cleaning step before the etching of the dielectric films 14 and 16 is an insulating layer, generally the substrate 10 was completely dry. しかし、本発明の実施例では、化学溶液24を誘電体層14、16に加える時、気泡27の電極15'への付着を防止するために基板10の表面をバッファ層21で十分に覆うか、濡らすことが望ましい。 However, if in the embodiment of the present invention, when adding a chemical solution 24 into the dielectric layers 14, 16 sufficiently to cover in order to prevent adhesion to the electrode 15 of the bubble 27 'of the surface of the substrate 10 with the buffer layer 21 , it is desirable that the wet.

本発明の一側面によれば、一旦エッチング工程が始まれば、バッファ層21が電極15'の突出部を覆っている必要がない。 According to one aspect of the present invention, once the etching process starts, the buffer layer 21 is not required to cover the protruding portion of the electrode 15 '. バッファ層21は化学溶液24と混合される。 Buffer layer 21 is mixed with a chemical solution 24. このようなエッチング工程は電極15'に気泡27が付着されていない状態で始められるので、電極15'内に捕獲されている気泡27によって発生する問題点を解決しうる。 'Because it is started in a state where the bubble 27 is not attached to the electrode 15' such etching process electrode 15 can solve the problems caused by bubbles 27 are trapped within.

本発明の一実施例では、電極15'をバッファ層21で覆うために、電極15'の突出部に親水性液体を加えても良い。 In one embodiment of the present invention, 'in order to cover the the buffer layer 21, the electrode 15' electrode 15 to the protruding portion of the may be added a hydrophilic liquid. 望ましくは、前記親水性液体は脱イオン水(DIW)、過酸化水素(H )またはオゾン水(O )で有り得るが、これらに限定されるものではない。 Preferably, the hydrophilic liquid is deionized water (DIW), but can be a hydrogen peroxide (H 2 O 2) or ozone water (O 3), but is not limited thereto. 電極15'を含む基板10の表面がより小さな表面張力を有するバッファ層21によって十分に濡れたり、または覆われているように、前記親水性液体は化学溶液24と比較して実質的にさらに少ない気泡または不純物を有することが望ましい。 As the surface of the substrate 10 including the electrode 15 'is more or fully wetted by the buffer layer 21 having a small surface tension, or covered, wherein the hydrophilic liquid is even less substantially compared with the chemical solution 24 it is desirable to have a bubble or impurities.

バッファ層21は電極15'の上端部に親水性液体をスプレーすることによって形成しても良い。 Buffer layer 21 may be formed by spraying a hydrophilic liquid to the upper end of the electrode 15 '.

また、プレイーに代えて、例えば、図3に示されたような従来の湿式−化学溶液用のバス33を用いて親水性溶液34に基板10を浸漬させてバッファ層21を形成しても良い。 In place of the PLAILLY, for example, conventional wet as shown in Figure 3 - may be formed the buffer layer 21 by immersing the substrate 10 into the hydrophilic solution 34 using bus 33 for a chemical solution . 特に、ロボットアーム35を使用してウェーハキャリア32に位置する基板10を親水性溶液34に浸漬させることが望ましい。 In particular, it is desirable to immerse the substrate 10 positioned on the wafer carrier 32 using the robot arm 35 in a hydrophilic solution 34.

なお、本発明は前記実施例に限定されるものではない。 The present invention is not limited to the examples. 当業者ならば、気泡27の電極15'への付着を防止できる他の適切な方法の利用も、同等に本発明に適用可能であることが分かる。 Those skilled in the art also use other suitable method capable of preventing the adhesion to the electrode 15 of the bubble 27 ', it is understood that the applicable equally present invention.

本明細書に開示されている本発明の思想によれば、誘電体層に対してエッチングを進行する間に化学溶液24に含まれている気泡27の、例えば、キャパシタ下部電極15'への付着を防止しうる。 According to the spirit of the present invention disclosed herein, the bubbles 27 contained in the chemical solution 24 while traveling through the etching the dielectric layer, for example, adhesion to the capacitor lower electrode 15 ' capable of preventing. したがって、LALのような化学溶液を使用する場合にもその化学溶液に含まれている気泡27によって妨害を受けずに誘電体層14、16をエッチングできる。 Thus, can be etched dielectric layer 14, 16 is also not disturbed by the bubbles 27 contained in the chemical solution in the case of using a chemical solution such as LAL.

たとえ本発明はキャパシタの製造方法について図示及び記述しているとしても、本発明がこれに限定されると解釈されてはならない。 Even though the invention has been shown and described a method for manufacturing a capacitor, should not be construed as the present invention is not limited thereto. 特許請求項によって決まる本発明の思想及び範囲を外れずとも、本発明は、むしろ電極や他の導電層が誘電体構造物の上面から突出しているその誘電体構造物をエッチングするために、その内部に気泡を含んでいる化学溶液を使用するいかなる湿式エッチング工程に対しても適用可能である。 Without deviating from the spirit and scope of the invention as determined by the appended claims, the invention, in order to rather electrodes or other conductive layer is etched the dielectric structure protruding from the upper surface of the dielectric structure, the it is applicable to any wet etch process using a chemical solution containing air bubbles therein.

本発明は半導体素子の製造産業に適用しうる。 The invention can be applied to manufacturing industry of semiconductor devices. 特に、湿式エッチング工程を含む半導体製造分野で適用可能である。 Particularly applicable in semiconductor fabrication art, including wet etching process.

本発明の実施例に係るエッチング方法を示す断面図である。 The etching method according to an embodiment of the present invention is a cross-sectional view illustrating. 本発明の実施例に係るエッチング方法を示す断面図である。 The etching method according to an embodiment of the present invention is a cross-sectional view illustrating. 本発明の実施例に係るエッチング方法を示す断面図である。 The etching method according to an embodiment of the present invention is a cross-sectional view illustrating. 本発明の実施例に係るエッチング方法を示す断面図である。 The etching method according to an embodiment of the present invention is a cross-sectional view illustrating. 本発明の実施例に係るエッチング方法を示す断面図である。 The etching method according to an embodiment of the present invention is a cross-sectional view illustrating. 本発明の実施例に係るエッチング方法を示す断面図である。 The etching method according to an embodiment of the present invention is a cross-sectional view illustrating. 本発明の実施例に係るエッチング方法を示す断面図である。 The etching method according to an embodiment of the present invention is a cross-sectional view illustrating. LALのような化学溶液に含まれている気泡が円形のキャパシタ下部電極に付着されていることを示す断面図である。 Air bubbles contained in the chemical solution such as LAL is a sectional view showing that it is attached to the circular capacitor lower electrode. 化学溶液に存在する気泡によって引き起こされるキャパシタ下部電極内のアンエッチング部分を示す断面図である。 It is a sectional view showing a Ann etched portion within the capacitor lower electrode caused by bubbles present in the chemical solution. 未開口現象を示す図2Bの閉鎖されたストレージノードコンタクトを示す半導体素子のキャパシタ下部電極構造物に関する平面図である。 It is a plan view relating to the capacitor lower electrode structure of the semiconductor device showing a storage node contacts that closure of Figure 2B showing the unopened phenomenon. 本発明の実施例に係る浸漬方法を示す概略的なダイアグラムである。 Immersion method according to an embodiment of the present invention is a schematic diagram showing a.

符号の説明 DESCRIPTION OF SYMBOLS

10…半導体基板、 10 ... a semiconductor substrate,
11…層間絶縁層、 11 ... interlayer insulating layer,
12…ストレージノードコンタクトパッド、 12 ... storage node contact pad,
13…エッチング阻止層、 13 ... etch stop layer,
14…第1誘電体層、 14 ... the first dielectric layer,
15…導電体膜、 15 ... conductive film,
15'…キャパシタ下部電極、 15 '... capacitor lower electrode,
16…第2誘電体層、 16 ... the second dielectric layer,
18…開口、 18 ... opening,
21…バッファ層、 21 ... buffer layer,
24…エッチング液、 24 ... etching solution,
27…気泡、 27 ... bubbles,
32…ウェーハキャリア、 32 ... wafer carrier,
33…バス、 33 ... bus,
34…親水性溶液。 34 ... hydrophilic solution.

Claims (34)

  1. 誘電体層及び前記誘電体層の上面から部分的に突出している電極を備えたウェーハを提供する段階と、 And providing a wafer with electrodes that are partially protruded from the upper surface of the dielectric layer and the dielectric layer,
    前記誘電体層にエッチング液を加える段階と、 A step of adding an etching solution on the dielectric layer,
    前記エッチング液に含まれている気泡の前記電極への付着を防止する段階と、を含むエッチング方法であって、前記電極への気泡の付着を防止する段階は前記電極の突出部をバッファ層で覆う段階を含むことを特徴とするエッチング方法。 A etching method comprising the steps of preventing the adhesion to the electrode of the air bubbles contained in the etchant, the step of preventing the adhesion of bubbles to the electrode protrusions of the electrode in the buffer layer etching method characterized by comprising the step of covering.
  2. 前記バッファ層は親水性液体を含むことを特徴とする請求項1に記載のエッチング方法。 The etching method of claim 1 wherein the buffer layer is characterized in that it comprises a hydrophilic liquid.
  3. 前記親水性液体は脱イオン水、過酸化水素、またはオゾン水より選択されることを特徴とする請求項2に記載のエッチング方法。 The hydrophilic liquid etching method according to claim 2, characterized in that it is selected from deionized water, hydrogen peroxide or ozone water.
  4. 前記エッチング液を加える段階は前記バッファ層が乾燥する前に前記エッチング液を前記誘電体層上に加える工程を含むことを特徴とする請求項1に記載のエッチング方法。 The etching method of claim 1 step of adding the etchant which comprises the step of adding the etching solution before the buffer layer is dried on the dielectric layer.
  5. 前記エッチング液を加える段階は前記突出部を前記バッファ層で覆ってから5分以内に行うことを特徴とする請求項1に記載のエッチング方法。 The etching method of claim 1 step of adding the etchant which is characterized in that within 5 minutes from covering the projecting portion in the buffer layer.
  6. 前記エッチング液を加える段階は前記突出部を前記バッファ層を覆ってから2分以内に行うことを特徴とする請求項5に記載のエッチング方法。 The etching method of claim 5 step of adding the etchant which is characterized in that the projecting portions within 2 minutes to cover the buffer layer.
  7. 前記気泡の前記電極への付着を防止する段階は前記電極の突出部を含む前記基板の全体上面を前記バッファ層で覆う工程を含むことを特徴とする請求項1に記載のエッチング方法。 The etching method of claim 1 step to prevent sticking to the electrode of the bubbles, which comprises a step of covering the entire upper surface of the substrate including the projection of the electrode in the buffer layer.
  8. 前記誘電体層はシリコン酸化膜よりなっており、前記エッチング液は水素、窒素、フッ素、及び脱イオン水を含むことを特徴とする請求項1に記載のエッチング方法。 Wherein the dielectric layer has become a silicon oxide film, the etchant etching method according to claim 1, characterized in that it comprises hydrogen, nitrogen, fluorine, and deionized water.
  9. 前記エッチング液はHF、NH F、脱イオン水、及び界面活性剤を含むことを特徴とする請求項8に記載のエッチング方法。 The etchant is HF, NH 4 F, deionized water, and the etching method according to claim 8, characterized in that it comprises a surfactant.
  10. 誘電体層及び前記誘電体層の上面から部分的に突出している電極を備えたウェーハを提供する段階と、 And providing a wafer with electrodes that are partially protruded from the upper surface of the dielectric layer and the dielectric layer,
    前記誘電体層を化学溶液でエッチングする段階と、 And etching the dielectric layer with a chemical solution,
    前記エッチング段階以前に前記化学溶液に含まれている気泡の前記電極への付着を防止すべく前記突出部をバッファ層で覆う段階と、を含むエッチング方法。 Etching method comprising the steps of covering the buffer layer the projecting portion in order to prevent the adhesion to the electrode of the air bubbles contained in the chemical solution etching step previously.
  11. 前記誘電体層のエッチング段階は、前記バッファ層が実質的に乾燥される前に前記誘電体層上に前記エッチング液を加える段階を含むことを特徴とする請求項10に記載のエッチング方法。 Said etching step of the dielectric layer, etching method according to claim 10, characterized in that it comprises a step of adding the etchant on the dielectric layer before the buffer layer is substantially dry.
  12. 前記誘電体層のエッチング段階は前記突出部を前記バッファ層で覆ってから約5分以内に行うことを特徴とする請求項10に記載のエッチング方法。 The etching method of claim 10 etching step of the dielectric layer, which comprises carrying out within about 5 minutes from covering the projecting portion in the buffer layer.
  13. 前記誘電体層のエッチング段階は前記突出部を前記バッファ層で覆ってから約2分以内に行うことを特徴とする請求項12に記載のエッチング方法。 Said etching step of the dielectric layer the etching method according to claim 12, characterized in that within about 2 minutes from covering the projecting portion in the buffer layer.
  14. 前記バッファ層は親水性液体よりなることを特徴とする請求項10に記載のエッチング方法。 The buffer layer etching method according to claim 10, characterized in that it consists of a hydrophilic liquid.
  15. 前記親水性液体は脱イオン水、過酸化水素またはオゾン水のうちから選択されることを特徴とする請求項14に記載のエッチング方法。 The etching method of claim 14 wherein the hydrophilic liquid, characterized in that it is selected from the group consisting of deionized water, hydrogen peroxide or ozone water.
  16. 前記突出部を覆う段階はスプレー法を使用して前記電極の上端部上に前記バッファ層を形成することを特徴とする請求項10に記載のエッチング方法。 It said step of covering the protrusion etching method according to claim 10, characterized by forming the buffer layer on the upper portion of the electrode using a spray method.
  17. 前記突出部を覆う段階は前記バッファ層を形成する物質よりなるバッファ層溶液に前記ウェーハを浸漬することを特徴とする請求項10に記載のエッチング方法。 The etching method of claim 10 the step of covering the protrusion, characterized by immersing the wafer in a buffer layer solution consisting of material forming the buffer layer.
  18. 前記化学溶液はHFまたはNH Fを含むことを特徴とする請求項10に記載のエッチング方法。 The chemical solution etching method according to claim 10, characterized in that it comprises an HF or NH 4 F.
  19. 半導体基板上に第1誘電体層を形成する段階と、 Forming a first dielectric layer on a semiconductor substrate,
    前記第1誘電体層に開口を形成する段階と、 Forming an opening in said first dielectric layer,
    前記開口を含む前記第1誘電体層上に導電体層を蒸着する段階と、 And depositing a conductive layer on the first dielectric layer including the opening,
    前記開口内の前記導電体層を覆う第2誘電体層を蒸着する段階と、 And depositing a second dielectric layer covering the conductive layer in the opening;
    上端部を有するキャパシタの下部電極を形成すべく前記第1誘電体層が露出されるまで前記導電体層を含む前記結果物を平坦化する段階と、 A step of planarizing the resulting structure including the conductive layer to the first dielectric layer to form a lower electrode of a capacitor having an upper portion is exposed,
    化学溶液を使用して前記第1誘電体層及び第2誘電体層をエッチングし、前記化学溶液内に含まれている気泡の前記電極への付着を防止する段階と、を含むエッチング方法。 Etching the first dielectric layer and the second dielectric layer using a chemical solution, the etching method comprising the steps of preventing the adhesion to the electrode of bubbles the contained chemical solution.
  20. 前記気泡の付着を防止する段階は、前記化学溶液に含まれている気泡の前記電極への付着を防止すべく前記電極の上端部をバッファ層で十分に覆う段階を含むことを特徴とする請求項19に記載のエッチング方法。 Step to prevent adhesion of the bubbles claims characterized in that it comprises a fully covering step an upper end of the electrode to prevent the adhesion with the buffer layer to the electrodes of the air bubbles contained in the chemical solution the etching method according to claim 19.
  21. 前記平坦化段階は化学的機械的研磨法で行うことを特徴とする請求項19に記載のエッチング方法。 The planarization step etching method according to claim 19, characterized in that a chemical mechanical polishing method.
  22. 前記化学的機械的研磨法では、前記下部電極及び前記第1及び第2誘電体層に対してエッチング選択比のあるスラリーを使用することを特徴とする請求項21に記載のエッチング方法。 Wherein the chemical mechanical polishing method, etching method according to claim 21, characterized in that using a slurry having an etching selectivity with respect to the lower electrode and the first and second dielectric layers.
  23. 前記結果物に対する前記平坦化段階を行った後であり、前記電極への気泡の付着を防止する段階以前にエッチング残留物を減少させるために前記第1及び第2誘電体層を洗浄する段階をさらに含むことを特徴とする請求項19に記載のエッチング方法。 Wherein is after performing the planarization step for the resultant structure, the step of cleaning the first and second dielectric layers to reduce the steps previously etch residues to prevent bubbles from adhering to the electrode the etching method of claim 19, further comprising.
  24. 前記洗浄段階はHFを使用する工程を含むことを特徴とする請求項23に記載のエッチング方法。 The etching method of claim 23 wherein the washing step which comprises the step of using the HF.
  25. 前記キャパシタの下部電極はその平面が実質的に円形あるいは楕円形であることを特徴とする請求項19に記載のエッチング方法。 The lower electrode of the capacitor etching method according to claim 19, characterized in that the plane is substantially circular or elliptical.
  26. 半導体基板上に第1誘電体層を形成する段階と、 Forming a first dielectric layer on a semiconductor substrate,
    前記第1誘電体層に開口を形成する段階と、 Forming an opening in said first dielectric layer,
    前記開口を含む前記第1誘電体層上に導電体層を蒸着する段階と、 And depositing a conductive layer on the first dielectric layer including the opening,
    前記開口内の前記導電体層を覆う第2誘電体層を形成する段階と、 Forming a second dielectric layer covering the conductive layer in the opening;
    上端部を有するキャパシタの下部電極を形成すべく前記第1誘電体層の上面が露出されるまで前記導電体層を含む結果物を平坦化する段階と、 A step of planarizing the resultant structure including the conductive layer until the top surface of the first dielectric layer to form a lower electrode is exposed capacitor having an upper end,
    前記結果物に対して平坦化段階以後に、バッファ層を生成させる段階と、 The flattening step after to the resultant structure, and a step of generating a buffer layer,
    化学溶液を使用して前記第1及び第2誘電体層のエッチング段階と、を含むエッチング方法であって、前記エッチング段階では前記バッファ層が前記化学溶液に含まれている気泡の前記電極上端部への付着を防止することを特徴とするエッチング方法。 A etching method comprising the etching step of the first and second dielectric layer using a chemical solution, the electrode upper portion of the bubble which said buffer layer is at the etch stage is included in the chemical solution etching method characterized by preventing the attachment to.
  27. 前記結果物に対する平坦化段階以後であり、前記バッファ層の生成段階以前に、エッチング残留物を除去すべく前記第1及び第2誘電体層を洗浄する段階をさらに含むことを特徴とする請求項26に記載のエッチング方法。 Wherein a flattening step after on the results thereof, the production stage before the buffer layer, the claims and further comprising the step of cleaning the first and second dielectric layers to remove etch residues the etching method according to 26.
  28. 前記洗浄段階はHFを使用する工程を含むことを特徴とする請求項27に記載のエッチング方法。 The etching method of claim 27 wherein the washing step which comprises the step of using the HF.
  29. 前記キャパシタ下部電極は平面が円形あるいは楕円形であることを特徴とする請求項26に記載のエッチング方法。 The etching method of claim 26 wherein the capacitor lower electrode is plane, characterized in that it is circular or elliptical.
  30. 前記第1誘電体層及び前記第2誘電体層のエッチング段階は前記上端部を覆っている前記バッファ層が実質的に乾燥される以前に行うことを特徴とする請求項26に記載のエッチング方法。 The etching method of claim 26 etching step of the first dielectric layer and the second dielectric layer, which comprises carrying out before the buffer layer covering the upper portion is substantially dry .
  31. 前記バッファ層の生成段階は前記電極の上端部に親水性液体層を形成する工程を含むことを特徴とする請求項26に記載のエッチング方法。 The etching method of claim 26 the step of creating the buffer layer, which comprises a step of forming a hydrophilic liquid layer to an upper end portion of the electrode.
  32. 前記親水性液体層は脱イオン水、過酸化水素及びオゾン水のうちから選択された液体よりなることを特徴とする請求項31に記載のエッチング方法。 The etching method of claim 31 wherein the hydrophilic liquid layer is characterized by comprising the liquid which is selected from among the deionized water, hydrogen peroxide and ozone water.
  33. 前記親水性液体層を形成する段階は前記電極の上端部上に親水性液体をスプレーして形成する工程を含むことを特徴とする請求項31に記載のエッチング方法。 The etching method of claim 31 wherein forming the hydrophilic liquid layer, which comprises a step of forming by spraying a hydrophilic liquid onto an upper end portion of the electrode.
  34. 前記親水性液体層を形成する段階は前記親水性液体に前記基板を浸漬させる工程を含むことを特徴とする請求項31に記載のエッチング方法。 The etching method of claim 31 wherein forming the hydrophilic liquid layer, which comprises a step of immersing the substrate to the hydrophilic liquid.
JP2004217953A 2003-07-31 2004-07-26 Etching method for manufacturing semiconductor device Pending JP2005057263A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20030053076A KR100546358B1 (en) 2003-07-31 2003-07-31 Wet etching method of silicon oxide layer and method for manufacturing a semiconductor device including the wet etching method
US10855313 US20050026452A1 (en) 2003-07-31 2004-05-26 Etching method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2005057263A true true JP2005057263A (en) 2005-03-03

Family

ID=34380469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004217953A Pending JP2005057263A (en) 2003-07-31 2004-07-26 Etching method for manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP2005057263A (en)
DE (1) DE102004037007B4 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613570A (en) * 1992-03-13 1994-01-21 Micron Technol Inc Optimum-stack type container-capacitor dram cell utilizing sacrificial oxide film vacuum evaporation and chemical-mechanical polishing
JPH08213359A (en) * 1994-09-26 1996-08-20 Semiconductor Energy Lab Co Ltd Solution coating equipment and solution coating method
JPH1027776A (en) * 1996-07-11 1998-01-27 Nittetsu Semiconductor Kk Method for etching polysilicon directly under contact hole
JPH10177998A (en) * 1996-12-18 1998-06-30 Sutera Chemiphar Kk Etchant
JP2001210615A (en) * 2000-01-27 2001-08-03 Seiko Epson Corp Optoelectric device manufacturing method and manufacturing device apparatus
JP2002299214A (en) * 2001-04-02 2002-10-11 Nikon Corp Method for machining soi substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953220B2 (en) * 1992-10-30 1999-09-27 日本電気株式会社 A method of manufacturing a semiconductor device
DE19850838C2 (en) * 1998-09-09 2002-10-24 Mosel Vitelic Inc A method for improving the etch uniformity during a wet etching and wet etching

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613570A (en) * 1992-03-13 1994-01-21 Micron Technol Inc Optimum-stack type container-capacitor dram cell utilizing sacrificial oxide film vacuum evaporation and chemical-mechanical polishing
JPH08213359A (en) * 1994-09-26 1996-08-20 Semiconductor Energy Lab Co Ltd Solution coating equipment and solution coating method
JPH1027776A (en) * 1996-07-11 1998-01-27 Nittetsu Semiconductor Kk Method for etching polysilicon directly under contact hole
JPH10177998A (en) * 1996-12-18 1998-06-30 Sutera Chemiphar Kk Etchant
JP2001210615A (en) * 2000-01-27 2001-08-03 Seiko Epson Corp Optoelectric device manufacturing method and manufacturing device apparatus
JP2002299214A (en) * 2001-04-02 2002-10-11 Nikon Corp Method for machining soi substrate

Also Published As

Publication number Publication date Type
DE102004037007A1 (en) 2005-05-19 application
DE102004037007B4 (en) 2010-02-11 grant

Similar Documents

Publication Publication Date Title
US6051508A (en) Manufacturing method of semiconductor device
US6893914B2 (en) Method for manufacturing semiconductor device
US6794245B2 (en) Methods of fabricating double-sided hemispherical silicon grain electrodes and capacitor modules
US5976973A (en) Method of making a semiconductor device having planarized insulating layer
US20050167724A1 (en) Semiconductor memory device with cylindrical storage electrode and method of manufacturing the same
US20050287803A1 (en) Semiconductor device having a metal wiring structure and method of manufacturing the same
US6607983B1 (en) Method of processing a defect source at a wafer edge region in a semiconductor manufacturing
US6548349B2 (en) Method for fabricating a cylinder-type capacitor for a semiconductor device
US20030017686A1 (en) Method for fabricating semiconductor device
US6858533B2 (en) Semiconductor device having an etch stopper formed of a sin layer by low temperature ALD and method of fabricating the same
US20020146911A1 (en) Semiconductor device and method of manufacturing the same
US6096632A (en) Fabrication method of semiconductor device using CMP process
US20040115881A1 (en) Method for fabricating capacitor of semiconductor device
US6884736B2 (en) Method of forming contact plug on silicide structure
US20060086952A1 (en) Capacitor and method of manufacturing the same
US20020155699A1 (en) Semiconductor device and method of fabricating the same
US20030148627A1 (en) Method for removing contamination and method for fabricating semiconductor device
US6429087B2 (en) Methods of forming capacitors
US6199567B1 (en) Method and apparatus for manufacturing semiconductor device
US6448146B1 (en) Methods of manufacturing integrated circuit capacitors having hemispherical grain electrodes
US6238968B1 (en) Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein
US6180970B1 (en) Microelectronic devices including ferroelectric capacitors with lower electrodes extending into contact holes
US20080003866A1 (en) Wiring structure in a semiconductor device, method of forming the wiring structure, semiconductor device including the wiring structure and method of manufacturing the semiconductor device
JPH07122638A (en) Fabrication of semiconductor device
US20060263971A1 (en) Semiconductor device and method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928