JP2005056956A - Method of manufacturing light emitting element - Google Patents
Method of manufacturing light emitting element Download PDFInfo
- Publication number
- JP2005056956A JP2005056956A JP2003284553A JP2003284553A JP2005056956A JP 2005056956 A JP2005056956 A JP 2005056956A JP 2003284553 A JP2003284553 A JP 2003284553A JP 2003284553 A JP2003284553 A JP 2003284553A JP 2005056956 A JP2005056956 A JP 2005056956A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- bonding
- semiconductor layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
この発明は発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a light emitting device.
発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、長年にわたる進歩の結果、素子内部における光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝度の素子を得ようとした場合、素子からの光取出し効率が極めて重要となる。III−V族化合物半導体、例えば、AlGaInP混晶により発光層部が形成された発光素子は、薄いAlGaInP(あるいはGaInP)活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。このようなAlGaInPダブルへテロ構造は、AlGaInP混晶がGaAsと格子整合することを利用して、GaAs単結晶基板上にAlGaInP混晶からなる各層をエピタキシャル成長させることにより形成できる。そして、これを発光素子として利用する際には、通常、GaAs単結晶基板をそのまま基板として利用することも多い。しかしながら、発光層部を構成するAlGaInP混晶はGaAsよりもバンドギャップが大きいため、発光した光がGaAs基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、半導体多層膜からなる反射層を基板と発光素子との間に挿入する方法(例えば特許文献1)も提案されているが、積層された半導体層の屈折率の違いを利用するため、限られた角度で入射した光しか反射されず、光取出し効率の大幅な向上は原理的に期待できない。 As a result of many years of progress in materials and element structures used in light-emitting elements such as light-emitting diodes and semiconductor lasers, the photoelectric conversion efficiency inside the elements is gradually approaching the theoretical limit. Therefore, when an element with higher luminance is to be obtained, the light extraction efficiency from the element is extremely important. A light emitting device in which a light emitting layer portion is formed of a III-V compound semiconductor, for example, an AlGaInP mixed crystal, includes a thin AlGaInP (or GaInP) active layer, an n-type AlGaInP cladding layer having a larger band gap, and a p-type AlGaInP. By adopting a double hetero structure sandwiched between clad layers, a high-luminance element can be realized. Such an AlGaInP double heterostructure can be formed by epitaxially growing each layer of an AlGaInP mixed crystal on a GaAs single crystal substrate by utilizing the lattice matching of the AlGaInP mixed crystal with GaAs. And when using this as a light emitting element, usually a GaAs single crystal substrate is often used as it is as a substrate. However, since the AlGaInP mixed crystal constituting the light emitting layer has a larger band gap than GaAs, the emitted light is absorbed by the GaAs substrate, and it is difficult to obtain sufficient light extraction efficiency. In order to solve this problem, a method (for example, Patent Document 1) in which a reflective layer made of a semiconductor multilayer film is inserted between a substrate and a light emitting element has also been proposed. Therefore, only light incident at a limited angle is reflected, and a significant improvement in light extraction efficiency cannot be expected in principle.
そこで、特許文献2には、成長用のGaAs基板を、電流拡散層と発光層部とからなる化合物半導体層から除去し、代わって、Siなどからなる補強用の素子基板を、反射率の高い金属層を介して化合物半導体層に貼り合わせる技術が開示されている。具体的には、その段落0041に記載されているごとく、GaAs基板上にダブルへテロ構造のAlGaInP発光層部を成長し、さらにGaPよりなる電流拡散層をMOVPE法により成長し、次いでGaAs基板を機械研磨及び化学エッチングにより除去している。
Therefore, in
また、発光層部と金属層とのオーミックコンタクトを取るために、両者の間には接合金属層(コンタクト層)を分散配置して熱処理により合金化する工程が必須である。特許文献2においては、成長用のGaAs基板を化合物半導体層から剥離した後、その発光層部の剥離面にコンタクト層を形成して合金化熱処理を行ない、その後、該コンタクト層を反射用の金属層にて覆う工程が採用されている。反射用の金属層の形成後ひいては素子基板の貼り合わせ後に合金化熱処理を行なうと、コンタクト層の合金成分が反射面を形成する金属層の面内方向に拡散し、反射率を低下させることになるが、上記の工程によると、金属層の形成前に合金化熱処理が終了するので、拡散による反射率低下が生じにくい利点がある。
Further, in order to make ohmic contact between the light emitting layer portion and the metal layer, it is essential to dispose a bonding metal layer (contact layer) between them and alloy them by heat treatment. In
電流拡散層は、面内方向に電流を十分に拡げるために、層厚をある程度大きく設定すること、例えば発光層部より大きな厚みで形成するのが一般的である。特に、特許文献2の工程では、GaAs基板を除去後に金属反射層を介して素子基板を貼り合せるようにしているから、発光層部が通常、発光効率向上のため非常に薄く形成される(例えば全厚で10μm未満)ことを考慮すると、貼り合わせ時の発光層部のハンドリング性改善のため、電流拡散層は少なくとも50μm程度までは厚膜に成長させる必要がある。
In order to sufficiently spread the current in the in-plane direction, the current diffusion layer is generally formed to have a certain thickness, for example, a thickness larger than that of the light emitting layer. In particular, in the process of
しかし、MOVPE法は高温処理であり、しかも十分な厚さの電流拡散層を成長させるには非常な長時間を要する。その結果、上に電流拡散層を形成する発光層部は、該電流拡散層成長時の高温の熱履歴に長時間曝されることになり、p−n接合を形成するためのp型ドーパントやn型ドーパントの層厚方向の濃度プロファイルが熱拡散によって崩れ、発光層部の内部量子効率低下につながる問題を生ずる。特に、ダブルへテロ構造を採用した発光層部の場合、ノンドープにて形成した活性層に両側のクラッド層からのドーパントが拡散により浸透すると、電子/正孔の発光再結合の確率が減少し、発光強度の劣化が著しくなる。すなわち、発光層部に金属反射層を形成しても、発光層部自体の内部量子効率が劣化したのでは、素子全体の発光性能向上は望むべくもない。 However, the MOVPE method is a high-temperature treatment, and it takes a very long time to grow a current diffusion layer having a sufficient thickness. As a result, the light emitting layer portion on which the current diffusion layer is formed is exposed to a high temperature thermal history during the growth of the current diffusion layer for a long time, and a p-type dopant for forming a pn junction, The concentration profile in the layer thickness direction of the n-type dopant collapses due to thermal diffusion, causing a problem that leads to a decrease in internal quantum efficiency of the light emitting layer portion. In particular, in the case of a light emitting layer portion adopting a double heterostructure, when the dopant from the clad layers on both sides penetrates into the active layer formed by non-doping by diffusion, the probability of electron / hole emission recombination decreases, The emission intensity is significantly deteriorated. That is, even if the metal reflective layer is formed in the light emitting layer portion, the light emitting performance of the entire device cannot be improved because the internal quantum efficiency of the light emitting layer portion itself has deteriorated.
当然、こうした問題が生じないよう、電流拡散層の厚みを減じた場合、該電流拡散層と発光層部とを含む化合物半導体層の全厚が小さくなり、成長用基板を除去した後では、素子基板貼り合わせのためのハンドリングが困難になる。化合物半導体層の厚さが特に小さい場合(例えば10μm以上30μm以下)は、エッチング液中で成長用基板を除去するに伴い、支えを失った化合物半導体層の機械的強度が極度に小さいために、エッチング反応で発生した泡のアタックを受けて、液中で浮きながら藻屑のごとく粉々に破壊されてしまう問題がある。 Naturally, when the thickness of the current diffusion layer is reduced so that such a problem does not occur, the total thickness of the compound semiconductor layer including the current diffusion layer and the light emitting layer portion becomes small, and after removing the growth substrate, the element Handling for bonding substrates becomes difficult. When the thickness of the compound semiconductor layer is particularly small (for example, 10 μm or more and 30 μm or less), since the mechanical strength of the compound semiconductor layer that has lost its support is extremely small as the growth substrate is removed in the etching solution, In response to the attack of bubbles generated by the etching reaction, there is a problem that the bubbles are broken into pieces like algae while floating in the liquid.
本発明の課題は、発光層部を有した化合物半導体層から成長用基板を除去しても、そのハンドリングを容易に行なうことができ、接合金属層の合金化熱処理による金属層の反射率低下も生じにくい発光素子の製造方法を提供することにある。 The problem of the present invention is that even if the growth substrate is removed from the compound semiconductor layer having the light emitting layer portion, the handling can be easily performed, and the reflectance of the metal layer is reduced by the alloying heat treatment of the bonding metal layer. An object of the present invention is to provide a method for manufacturing a light-emitting element that does not easily occur.
本発明の発光素子の製造方法は、発光層部を有するIII−V族化合物半導体からなる化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面に、発光層部からの光を光取出面側に反射させる反射面を有した金属層を介して素子基板が結合されるとともに、金属層と化合物半導体層との間に、該化合物半導体層と該金属層との接触抵抗を低減する接合合金化層を配置した発光素子を製造するためのものであり、上記課題を解決するため、
成長用基板の第一主表面上に化合物半導体層をエピタキシャル成長する化合物半導体層成長工程と、
化合物半導体層の第二主表面側に成長用基板が付随した状態で、化合物半導体層の第一主表面に仮支持基板を、高分子材料結合層を介して貼り合わせ、その後、成長用基板を除去することにより、化合物半導体層と仮支持基板とが貼り合わされた仮支持貼り合わせ体を形成する仮支持貼り合わせ体形成工程と、
成長用基板の除去により露出した化合物半導体層の第二主表面に接合金属層を形成する接合金属層形成工程と、
接合金属層を化合物半導体層と合金化させて接合合金化層とする合金化熱処理を仮支持貼り合わせ体の状態で行なう合金化熱処理工程と、
該合金化熱処理の終了後に、仮支持貼り合わせ体の状態で化合物半導体層をハンドリングしつつ、合金化熱処理よりも低温で貼り合わせ処理を行なうことにより、該化合物半導体層の第二主表面に金属層を介して素子基板を貼り合せた素子基板貼り合わせ体を作成する素子基板貼り合わせ工程と、
高分子材料結合層を加熱して軟化させ、素子基板貼り合わせ体から仮支持基板を分離する仮支持基板分離工程と、がこの順序にて実施されるとともに、
合金化熱処理を、不活性ガス雰囲気中にて300℃以上450℃以下の温度範囲にて行なうとともに、仮支持貼り合わせ体に使用する高分子材料結合層として、300℃以上450℃以下の温度での蒸気圧が10torr(1.33×10−2Pa)以下のものを使用することを特徴とする。
In the method for producing a light emitting device of the present invention, a first main surface of a compound semiconductor layer made of a III-V group compound semiconductor having a light emitting layer portion is used as a light extraction surface, and a light emitting layer is formed on the second main surface of the compound semiconductor layer. The element substrate is coupled through a metal layer having a reflection surface that reflects light from the light-extraction surface side, and the compound semiconductor layer and the metal layer are interposed between the metal layer and the compound semiconductor layer. In order to solve the above-mentioned problem, the light emitting device is provided with a bonding alloying layer that reduces the contact resistance of
A compound semiconductor layer growth step of epitaxially growing the compound semiconductor layer on the first main surface of the growth substrate;
With the growth substrate attached to the second main surface side of the compound semiconductor layer, the temporary support substrate is bonded to the first main surface of the compound semiconductor layer via the polymer material bonding layer, and then the growth substrate is attached. A temporary support bonded body forming step of forming a temporary support bonded body in which the compound semiconductor layer and the temporary support substrate are bonded by removing,
A bonding metal layer forming step of forming a bonding metal layer on the second main surface of the compound semiconductor layer exposed by removing the growth substrate;
An alloying heat treatment step of alloying the bonding metal layer with the compound semiconductor layer to form a bonding alloyed layer in the state of the temporary support laminate;
After the completion of the alloying heat treatment, the compound semiconductor layer is handled in the state of the temporary support bonded body, and the bonding process is performed at a temperature lower than that of the alloying heat treatment, whereby a metal is applied to the second main surface of the compound semiconductor layer. An element substrate bonding step of creating an element substrate bonded body in which the element substrates are bonded through the layers;
A temporary support substrate separation step of heating and softening the polymer material bonding layer to separate the temporary support substrate from the element substrate bonded body is performed in this order,
The alloying heat treatment is performed in an inert gas atmosphere in a temperature range of 300 ° C. or higher and 450 ° C. or lower, and as a polymer material bonding layer used for the temporary support bonded body, at a temperature of 300 ° C. or higher and 450 ° C. or lower. A vapor pressure of 10 torr (1.33 × 10 −2 Pa) or less is used.
上記本発明の方法によると、成長用基板の第一主表面上に化合物半導体層をエピタキシャル成長した後、化合物半導体層の第一主表面に仮支持基板を、高分子材料結合層を介して貼り合わせ、さらに、成長用基板を化学エッチング等により除去する。仮支持基板が貼り合わされていることにより、成長用基板が除去されても化合物半導体層には仮支持基板が補強体として随伴しているので、エッチング中の泡アタック等により化合物半導体層が破損する不具合を効果的に防止できる。また、成長用基板を除去した後において、化合物半導体層を以降の貼り合わせ工程等に供する際にも、仮支持基板が貼り合わされていることで化合物半導体層のハンドリングが極めて容易になり、ハンドリング失敗による化合物半導体層の破損確率が減じられ、ひいては発光素子の製造歩留まり向上に寄与する。仮支持貼り合わせ体に組み込む化合物半導体層の全厚が7μm以上30μm以下と薄い場合は、上記仮支持基板を用いる効果が特に顕著に発揮される。 According to the method of the present invention, after the compound semiconductor layer is epitaxially grown on the first main surface of the growth substrate, the temporary support substrate is bonded to the first main surface of the compound semiconductor layer via the polymer material bonding layer. Further, the growth substrate is removed by chemical etching or the like. Since the temporary support substrate is bonded to the compound semiconductor layer as a reinforcing body even if the growth substrate is removed, the compound semiconductor layer is damaged by a bubble attack or the like during etching. Defects can be effectively prevented. In addition, after removing the growth substrate, when the compound semiconductor layer is subjected to the subsequent bonding process, etc., the temporary support substrate is bonded, which makes it extremely easy to handle the compound semiconductor layer, resulting in a handling failure. This reduces the probability of breakage of the compound semiconductor layer due to, thereby contributing to an improvement in the manufacturing yield of the light emitting elements. When the total thickness of the compound semiconductor layer incorporated in the temporary support bonded body is as thin as 7 μm or more and 30 μm or less, the effect of using the temporary support substrate is particularly remarkable.
III−V族化合物半導体からなる化合物半導体層の場合、接合金属層は、例えばAu、AgあるいはAlを主成分(50質量%以上)とし、コンタクト用合金成分として、Ge、Sb、Sn、Be及びZnの1種又は2種以上を含有したものを使用することができる。AuGe、AuGeNi、AuSn、AuSbはn型半導体層との接触抵抗低減効果に優れ、AuZn及びAuBeはp型半導体層との接触抵抗低減効果に優れる。このような接合金属層に対する合金化熱処理は一般に、300℃以上450℃以下の温度で行なわれている。合金化熱処理温度が300℃未満では化合物半導体層と接合金属層との合金化が十分に進まず、接触抵抗増大につながる。他方、450℃より高温では合金化の効果は飽和し、むしろ、発光層部への合金成分拡散や発光層部内のドーパント濃度プロファイルの拡散劣化などを防止する観点からは、温度を不必要に高く設定することは得策でないので、合金化熱処理の温度の上限は450℃に設定する。また、合金化熱処理温度は比較的高温であるため、化合物半導体層の酸化劣化等を防止するために、その処理はアルゴンや窒素などの不活性ガス雰囲気中で行なう。 In the case of a compound semiconductor layer made of a III-V group compound semiconductor, the bonding metal layer has, for example, Au, Ag or Al as a main component (50% by mass or more), and Ge, Sb, Sn, Be and What contains 1 type (s) or 2 or more types of Zn can be used. AuGe, AuGeNi, AuSn, and AuSb are excellent in the contact resistance reduction effect with the n-type semiconductor layer, and AuZn and AuBe are excellent in the contact resistance reduction effect with the p-type semiconductor layer. Generally, the alloying heat treatment for such a bonding metal layer is performed at a temperature of 300 ° C. or higher and 450 ° C. or lower. If the alloying heat treatment temperature is less than 300 ° C., alloying between the compound semiconductor layer and the bonding metal layer does not proceed sufficiently, leading to an increase in contact resistance. On the other hand, the effect of alloying is saturated at a temperature higher than 450 ° C., but rather, the temperature is unnecessarily high from the viewpoint of preventing diffusion of alloy components into the light emitting layer and diffusion deterioration of the dopant concentration profile in the light emitting layer. Since it is not a good idea to set, the upper limit of the temperature of the alloying heat treatment is set to 450 ° C. Also, since the alloying heat treatment temperature is relatively high, the treatment is performed in an inert gas atmosphere such as argon or nitrogen in order to prevent oxidative degradation of the compound semiconductor layer.
本発明においては、成長用基板が除去された化合物半導体層の第二主表面に接合金属層を形成した後、合金化熱処理をまず行ない、その後、該化合物半導体層の第二主表面に金属層を介して素子基板を貼り合せる。これにより、接合金属層と接した状態で貼り合わせ用の金属層に合金化熱処理の熱履歴が加わることがなくなり、接合金属層の成分が金属層面内に拡散して反射率を落とす不具合を効果的に防止できる。さらに、本発明においては、化合物半導体層に高分子材料結合層を介して仮支持基板を貼り合わせた仮支持貼り合わせ体の状態で、上記の合金化熱処理が行われることになるが、使用する高分子材料結合層として、合金化熱処理が行われる温度範囲(300℃以上450℃以下)における蒸気圧が10torr以下であるものを選定している。これにより、高分子材料結合層が介在した状態で合金化熱処理を施しても、該熱処理中における高分子材料結合層の急速な気化が起こらないので、高分子材料結合層の蒸気により仮支持貼り合わせ体から化合物半導体層が分離したり、あるいは破損したりする、といった不具合を効果的に抑制でき、高歩留まりにて発光素子を製造することが可能となる。 In the present invention, after a bonding metal layer is formed on the second main surface of the compound semiconductor layer from which the growth substrate has been removed, an alloying heat treatment is first performed, and then the metal layer is formed on the second main surface of the compound semiconductor layer. The element substrate is bonded via As a result, the heat history of the alloying heat treatment is not added to the bonding metal layer in contact with the bonding metal layer, and the effect of reducing the reflectivity by diffusing the components of the bonding metal layer into the metal layer surface is effective. Can be prevented. Furthermore, in the present invention, the alloying heat treatment is performed in the state of a temporary support bonded body in which the temporary support substrate is bonded to the compound semiconductor layer via the polymer material bonding layer. As the polymer material bonding layer, one having a vapor pressure of 10 torr or less in a temperature range (300 ° C. or higher and 450 ° C. or lower) in which alloying heat treatment is performed is selected. As a result, even if the alloying heat treatment is performed with the polymer material bonding layer interposed, rapid vaporization of the polymer material bonding layer does not occur during the heat treatment. Problems such as separation or damage of the compound semiconductor layer from the combined body can be effectively suppressed, and a light-emitting element can be manufactured with high yield.
上記温度範囲における高分子材料結合層の蒸気圧が10torrを超えると、気化した高分子材料結合層の蒸気により仮支持貼り合わせ体から化合物半導体層が分離したり、あるいは破損したりする不具合につながる。なお、仮支持貼り合わせ体形成時に適度な温度で軟化可能な高分子材料であれば、上記温度範囲における高分子材料結合層の蒸気圧は低ければ低いほどよい。 When the vapor pressure of the polymer material bonding layer in the above temperature range exceeds 10 torr, it leads to a problem that the compound semiconductor layer is separated or damaged from the temporary support bonded body by the vapor of the vaporized polymer material bonding layer. . In addition, the lower the vapor pressure of the polymer material bonding layer in the above temperature range, the better, as long as the polymer material can be softened at an appropriate temperature when forming the temporary support bonded body.
なお、、高分子材料にはガラス転移温度が存在し、該ガラス転移温度を超えると高分子材料には軟化を生ずる。上記の合金化熱処理温度範囲(300℃以上450℃以下)は、通常の高分子材料のガラス転移温度(例えば80〜90℃程度)よりもはるかに高く、液状に近い状態になっていることも多い。この場合、仮支持貼り合わせ体を不用意に傾けたりすると、仮支持基板と化合物半導体層とが相対的に滑って両者が分離したり、あるいは薄い化合物半導体層に破損を生じたりすることもある。従って、仮支持基板と化合物半導体層との面内方向の相対移動が生じないように仮支持貼り合わせ体を保持しつつ、合金化熱処理を行なう必要がある。この場合、例えば、次のような方法が有効である:
(1) 仮支持貼り合わせ体をなるべく水平に保持して熱処理を行なう;
(2)面内方向の相対移動を阻止するようなホルダに仮支持貼り合わせ体を収容した状態で熱処理を行なう;
(3)仮支持基板と化合物半導体層との密着力を補強する荷重付与体を仮支持貼り合わせ体上に載置して熱処理を行なう。
The polymer material has a glass transition temperature, and when the glass transition temperature is exceeded, the polymer material is softened. The alloying heat treatment temperature range (300 ° C. or more and 450 ° C. or less) is much higher than the glass transition temperature (for example, about 80 to 90 ° C.) of ordinary polymer materials, and may be in a liquid state. Many. In this case, if the temporary support bonded body is tilted carelessly, the temporary support substrate and the compound semiconductor layer may slip relative to each other, or the thin compound semiconductor layer may be damaged. . Therefore, it is necessary to perform an alloying heat treatment while holding the temporary support bonded body so that relative movement in the in-plane direction between the temporary support substrate and the compound semiconductor layer does not occur. In this case, for example, the following method is effective:
(1) Hold the temporary support bonded body as horizontally as possible to perform heat treatment;
(2) performing heat treatment in a state where the temporary support bonded body is housed in a holder that prevents relative movement in the in-plane direction;
(3) A load imparting body that reinforces the adhesion between the temporary support substrate and the compound semiconductor layer is placed on the temporary support bonded body, and heat treatment is performed.
次に、スパッタリングや蒸着等の周知の手法を用いて接合金属層を形成する場合は、基板冷却を行なっても一定の温度上昇は避け難いし、成膜容器中の吸着水分等を蒸発・除去する観点から、60℃以上の温度に昇温して接合金属層を形成することが望ましい。他方、水分除去の効果は150℃で概ね飽和し、それ以上の不要な昇温を行なうことは必ずしも得策ではない。他方、スパッタリングや蒸着などの気相成膜法による金属被膜の形成は、被膜の品質確保のため、当然、真空雰囲気下で行なわれる。この場合、仮支持貼り合わせ体に使用する高分子材料結合層は、上記60℃以上150℃以下の温度での蒸気圧が1×10−6torr(1.33×10−4Pa)以下のものを使用することが望ましい。該温度域での蒸気圧が10−6torrより高い高分子材料結合層を用いると、真空雰囲気下において高分子材料結合層から発生するガスにより、形成する金属層の品質が低下する場合がある。なお、良好な接合金属層を形成するには、使用する真空雰囲気の圧力を1×10−4torr(1.33×10−2Pa)以下に設定して行なうことが望ましい。 Next, when a bonding metal layer is formed using a well-known technique such as sputtering or vapor deposition, it is difficult to avoid a constant temperature rise even if the substrate is cooled, and the adsorbed moisture in the film formation container is evaporated and removed. In view of this, it is desirable to form a bonding metal layer by raising the temperature to 60 ° C. or higher. On the other hand, the effect of removing moisture is almost saturated at 150 ° C., and it is not always a good idea to perform an unnecessary temperature increase beyond that. On the other hand, the formation of a metal film by a vapor deposition method such as sputtering or vapor deposition is naturally performed in a vacuum atmosphere in order to ensure the quality of the film. In this case, the polymer material bonding layer used for the temporary support bonded body has a vapor pressure of 1 × 10 −6 torr (1.33 × 10 −4 Pa) or less at the temperature of 60 ° C. or more and 150 ° C. or less. It is desirable to use something. When a polymer material bonding layer having a vapor pressure higher than 10 −6 torr in the temperature range is used, the quality of the metal layer to be formed may be deteriorated by a gas generated from the polymer material bonding layer in a vacuum atmosphere. . In order to form a good bonding metal layer, it is desirable to set the pressure of the vacuum atmosphere to be used to 1 × 10 −4 torr (1.33 × 10 −2 Pa) or less.
次に、化合物半導体層への金属層を介した素子基板の貼り合わせは、次のようにして簡便に行なうことができる。すなわち、仮支持貼り合わせ体の状態で、化合物半導体層の第二主表面に金属層の一部となるべき第一Au系金属層を形成し、他方、素子基板の貼り合わせ面に金属層の一部となるべき第二Au系金属層を形成し、素子基板貼り合わせ工程において、第一Au系金属層と第二Au系金属層とを貼り合せる。このようにすると、Au系金属層同士の親和力が強いために、比較的低温でも十分な貼り合わせ強度を容易に得られる利点がある。しかし、この場合、仮支持貼り合わせ体側に形成する第一Au系金属層はスパッタリングや蒸着等により形成されるが、成膜容器中の吸着水分等を蒸発・除去の観点から、接合金属層と同様に、60℃以上150℃以下の温度の真空雰囲気下で形成することが望ましく、高分子材料結合層としては、60℃以上150℃以下の温度での蒸気圧が1×10−6torr(1.33×10−4Pa)以下のものを使用することが望ましい。 Next, the bonding of the element substrate to the compound semiconductor layer through the metal layer can be easily performed as follows. That is, the first Au-based metal layer that should be a part of the metal layer is formed on the second main surface of the compound semiconductor layer in the state of the temporary support bonded body, while the metal layer is formed on the bonded surface of the element substrate. A second Au-based metal layer to be a part is formed, and the first Au-based metal layer and the second Au-based metal layer are bonded in the element substrate bonding step. In this case, since the affinity between Au-based metal layers is strong, there is an advantage that sufficient bonding strength can be easily obtained even at a relatively low temperature. However, in this case, the first Au-based metal layer formed on the temporary support bonded body side is formed by sputtering, vapor deposition, or the like. From the viewpoint of evaporation / removal of adsorbed moisture and the like in the film formation container, Similarly, it is desirable to form in a vacuum atmosphere at a temperature of 60 ° C. or higher and 150 ° C. or lower. As the polymer material bonding layer, the vapor pressure at a temperature of 60 ° C. or higher and 150 ° C. or lower is 1 × 10 −6 torr ( It is desirable to use the following 1.33 × 10 −4 Pa) or less.
以下、本発明に係る発光素子の製造方法の実施形態を、図面を参照して説明する。図1は、本発明の適用対象となる発光素子の概念図である。該発光素子100は、素子基板としてのシリコン単結晶よりなるシリコン基板7(本実施形態ではn型であるがp型でもよい)の第一主表面上に、金属層としてのAu系金属層10を介して発光層部24が貼り合わされた構造を有してなる。本実施形態において各層及び基板の主表面は、図1のごとく、発光素子100の光取出面PFを上側にした状態を正置状態として、該正置状態における図面上側に表れる面を第一主表面、下側に表れる面を第二主表面として統一的に記載する。従って、工程説明の都合上、上記正置状態に対し上下を反転した転置状態にて図示を行なう場合は、該図示における第一主表面と第二主表面の上下関係も反転する。
Hereinafter, an embodiment of a method for manufacturing a light emitting device according to the present invention will be described with reference to the drawings. FIG. 1 is a conceptual diagram of a light emitting element to which the present invention is applied. The light-emitting
発光層部24は、ノンドープの(AlxGa1−x)yIn1−yP(ただし、0≦x≦0.55、0.45≦y≦0.55)混晶からなる活性層5を、第一導電型クラッド層、本実施形態ではp型(AlzGa1−z)yIn1−yP(ただしx<z≦1)からなるp型クラッド層6と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではn型(AlzGa1−z)yIn1−yP(ただしx<z≦1)からなるp型クラッド層4とにより挟んだ構造を有し、活性層5の組成に応じて、発光波長を、緑色から赤色領域(発光波長(ピーク発光波長)が550nm以上670nm以下)にて調整できる。
The light emitting
発光層部24の第一主表面上には、AlGaAs(AlInPあるいはGaInPでもよい)からなる電流拡散層20が形成され、発光層部24とともに化合物半導体層50を構成している。電流拡散層20の第一主表面の略中央には、発光層部24に発光駆動電圧を印加するための光取出面側電極9(例えばAu電極)が形成されている。該光取出面側電極9と電流拡散層20との間には、光取出側接合合金化層としてのAuBe接合合金化層9aが配置されている。そして、電流拡散層20の第一主表面における光取出面側電極9の周囲の領域が、発光層部24からの光取出領域PFを形成している。
A
n型クラッド層4及びpクラッド層6の厚さは、例えばそれぞれ0.8μm以上4μm
以下(望ましくは0.8μm以上2μm以下)であり、活性層5の厚さは例えば0.4μm以上2μm以下(望ましくは0.4μm以上1μm以下)である。発光層部24全体の厚さは、例えば2μm以上10μm以下(望ましくは2μm以上5μm以下)である。さらに、電流拡散層20の厚さは、例えば5μm以上28μm以下(望ましくは8μm以上15μm以下)である。従って、化合物半導体層50の厚さは、例えば7μm以上30μm以下(望ましくは5μm以上15μm以下)である。電流拡散層20の厚さが5μm未満では面内の電流拡散効果が低下して光取出し効率の低下を招く場合がある。他方、電流拡散層20の厚さが28μmを超えると、該電流拡散層20をエピタキシャル成長する際の熱履歴により発光層部24の活性層5へのドーパント拡散が進み、発光効率の低下につながる場合がある。なお、本実施形態では、p型クラッド層6が光取出面側に位置する積層形態としているが、n型クラッド層4が光取出面側に位置する積層形態としてもよい(この場合、電流拡散層20はn型にする必要があり、また、接合合金化層9aはAuGeNi等で構成する)。
The thicknesses of the n-
The thickness of the
他方、シリコン基板7の裏面には、その全体を覆うように裏面電極(例えばAu電極である)15が形成されている。該裏面電極15とシリコン基板7との間には基板側接合合金化層として、AuSb接合合金化層16が介挿されている。なお、AuSb接合合金化層16に代えてAuSn接合合金化層を基板側接合合金化層として用いてもよい。
On the other hand, a back surface electrode (for example, an Au electrode) 15 is formed on the back surface of the
シリコン基板7は、Si単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば100μm以上500μm以下である。そして、発光層部24に対し、Au系金属層10を挟んで貼り合わされている。Au系金属層10は、化合物半導体層50と接する第一Au系金属層10aと、シリコン基板7と接する第二Au系金属層10bとが貼り合わせにより一体化したものであり、見かけ上は単一のAu系金属層である。これら第一Au系金属層10a及び第二Au系金属層10b(ひいてはAu系金属層10)は、純AuもしくはAu含有率が95質量%以上のAu合金よりなる。
The
発光層部24と第一Au系金属層10aとの間には、貼り合わせ側接合合金化層としてAuGeNi接合合金化層31(例えばGe:15質量%、Ni:10質量%)が形成されており、素子の直列抵抗低減に貢献している。AuGeNi接合合金化層31は、第一Au系金属層10aの第一主表面上に分散形成され、その形成面積率(第一Au系金属層10aの第一主表面全面積に対するAuGeNi接合合金化層31の合計面積の比率で表す)は1%以上25%以下である。また、シリコン基板7と第二Au系金属層10bとの間には、基板側接合合金化層としてAuSb接合合金化層32(例えばSb:5質量%)が介挿されている。なお、AuSb接合合金化層32に代えてAuSn接合合金化層を用いてもよい。
An AuGeNi bonding alloyed layer 31 (for example, Ge: 15% by mass, Ni: 10% by mass) is formed between the light emitting
また、本実施形態においては、該AuSb接合金属層32の全面が、後述の貼り合わせ熱処理時においてシリコン基板7からのSi成分がAu系金属層10へ拡散するのを防ぐ拡散阻止層(具体的にはTi層である)10cにより覆われている。拡散阻止層10cの厚さは1nm以上10μm以下(本実施形態では600nm)である。なお、拡散阻止層はTi層に代えてNi層又はCr層にて構成してもよい。また、Au系金属層10(第二Au系金属層10b)は、該拡散阻止層10cの全面を覆う形でこれと接するように配置されている。
Further, in the present embodiment, the entire surface of the AuSb
金属層をなすAu系金属層10は、本実施形態では反射層も兼ねるものとなっている。発光層部24からの光は、光取出面側に直接放射される光に、Au系金属層10による反射光が重畳される形で取り出される。Au系金属層10の厚さは、反射効果を十分に確保するため、80nm以上とすることが望ましい。また、厚さの上限には制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める(例えば1μm以下)。なお、反射層も兼ねる金属層としてはAg系層の使用も可能である。例えば、第一Au系金属層10a及び第二Au系金属層10bに代え、第一Ag系層及び第二Ag系層を形成して両者を貼り合せることができる。この場合、貼り合わせ側接合合金化層は、AgGeNiなどのAg系材料にて構成することもできる。
In this embodiment, the Au-based
以下、上記発光素子100の製造方法の具体例について説明する。
まず、図2の工程1に示すように、成長用基板をなすGaAs単結晶基板1の主表面に、n型GaAsバッファ層2を例えば0.5μm、AlAsからなる剥離層3を例えば0.5μm、この順序にてエピタキシャル成長させる。その後、発光層部24として、n型クラッド層4(厚さ:例えば1μm)、AlGaInP活性層(ノンドープ)5(厚さ:例えば0.6μm)、及びp型クラッド層6(厚さ:例えば1μm)を、この順序にエピタキシャル成長させる。発光層部24の全厚は2.6μmである。また、さらにp型AlGaAsよりなる電流拡散層20を例えば5μmエピタキシャル成長させる。これら各層のエピタキシャル成長は、公知のMOVPE法により行なうことができる。Al、Ga、In、P及びAsの各成分源となる原料ガスとしては以下のようなものを使用できる;
・Al源ガス;トリメチルアルミニウム(TMAl)、トリエチルアルミニウム(TEAl)など;
・Ga源ガス;トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)など;
・In源ガス;トリメチルインジウム(TMIn)、トリエチルインジウム(TEIn)など。
・P源ガス;ターシャルブチルホスフィン(TBP)、ホスフィン(PH3)など。
・As源ガス;ターシャルブチルアルシン(TBA)、アルシン(AsH3)など。
Hereinafter, a specific example of the method for manufacturing the
First, as shown in step 1 of FIG. 2, an n-type
Al source gas; trimethylaluminum (TMAl), triethylaluminum (TEAl), etc .;
Ga source gas; trimethylgallium (TMGa), triethylgallium (TEGa), etc .;
In source gas; trimethylindium (TMIn), triethylindium (TEIn), etc.
P source gas; tertiary butyl phosphine (TBP), phosphine (PH 3 ), etc.
As source gas; tertiary butyl arsine (TBA), arsine (AsH 3 ), etc.
また、ドーパントガスとしては、以下のようなものを使用できる;
(p型ドーパント)
・Mg源:ビスシクロペンタジエニルマグネシウム(Cp2Mg)など。
・Zn源:ジメチル亜鉛(DMZn)、ジエチル亜鉛(DEZn)など。
(n型ドーパント)
・Si源:モノシランなどのシリコン水素化物など。
Moreover, as a dopant gas, the following can be used;
(P-type dopant)
Mg source: biscyclopentadienyl magnesium (Cp 2 Mg), etc.
Zn source: dimethyl zinc (DMZn), diethyl zinc (DEZn), etc.
(N-type dopant)
Si source: silicon hydride such as monosilane.
これによって、GaAs単結晶基板1上に発光層部24及び電流拡散層20からなる化合物半導体層50が形成される。該化合物半導体層50の厚さは7.6μmであり、GaAs単結晶基板1を除去した場合、これを単独で無傷にハンドリングすることは事実上不可能である。なお、化合物半導体層50の第一主表面には、この段階で接合金属層9a’とこれを覆う光取出面側電極9をパターニング形成する。このあと引き続き合金化熱処理を行って接合金属層9a’を接合合金化層9aとしてもよいが、本実施形態では該合金化熱処理を、後述のAu系金属層10a側の接合合金化層31を形成する際の合金化熱処理に兼用させている。
As a result, the
次に、工程2に示すように、化合物半導体層50の第一主表面に高分子材料結合層111を、光取出面側電極9を覆う形態で塗付形成し、工程3に示すように、高分子材料結合層111を加熱軟化させた状態で、別途用意した仮支持基板110を重ね合わせて密着させ、その後冷却して該高分子材料結合層111を硬化させることにより、化合物半導体層50と仮支持基板110とを高分子材料結合層111を介して貼り合わせた仮支持貼り合わせ体120を作成する(工程3)。この時点では、化合物半導体層50の第二主表面側には、成長用基板であるGaAs単結晶基板1が付随した状態となっている。
Next, as shown in
仮支持基板110の材質は、後述の合金化熱処理時においても剛性を保ち、かつ、ガス発生等が少ない材料で構成する。具体的には、シリコン基板やセラミック板(例えばアルミナ板)、あるいは金属板等で構成することができる。その厚さは、例えば100μm以上500μm以下であるが、もっと厚くてもよい。他方、高分子材料結合層111としては、ホットメルト型接着剤やワックス類を用いることができ、具体的には、不活性ガス雰囲気中にて300℃以上450℃以下の温度範囲で後述の合金化熱処理を行なう際に、該300℃以上450℃以下の温度域での蒸気圧(定容積条件で測定した平衡蒸気圧とする)が10torr以下のものを使用する。
The material of the
例えば、ホットメルト型接着剤を用いる場合、硬化状態にて高分子材料結合層111の保形性を確保する基材樹脂と、昇温により軟化した基材樹脂に、貼り合わせに必要な粘着力を付与する粘着付与高分子材とを配合したものを使用する。基材樹脂の材質としては、設定される合金化熱処理温度よりも熱分解温度が高いものを使用する必要があり、該合金化熱処理温度が300℃以上450℃以下に設定されることを考慮すれば、ポリプロピレンないしポリエチレン(熱分解温度:330℃以上450℃以下)、ポリスチレン(熱分解温度:300℃以上400℃以下)、ナイロン(熱分解温度:310℃以上380℃以下)などを例示でき、この他、ポリエステル系樹脂、ポリオレフィン系樹脂などの使用も可能である。他方、粘着付与高分子材としては、種々のテルペン系樹脂(テルペン重合体、芳香族変性テルペン重合体、テルペン系水素添加樹脂、テルペンフェノール共重合体など)やαピネン樹脂、βピネン樹脂などを使用できる。接着剤全体としての熱処理温度での蒸気圧を低く保つには、粘着付与高分子材として分子量のなるべく大きいものを使用することが望ましいが、反面、分子量が大きくなりすぎると粘着性付与力が低くなり、高分子材料結合層111としての機能に支障をきたす。従って、使用する粘着付与高分子材の分子量と基材樹脂に対する配合量は、蒸気圧と粘着力とのバランスを考慮して適性に選定する必要がある。高分子材料結合層に対し、貼り合わせに必要な適度な粘着力を付与するには、粘着付与高分子材として基材樹脂よりも熱分解温度が低いものを選定しなければならないことも多く、この場合、基材樹脂と粘着付与高分子材との合計量に対する粘着付与高分子材の含有比率を必要最小限(例えば1質量%以上30質量%以下)に留めることが望ましい。
For example, when a hot-melt adhesive is used, the adhesive force required for bonding to the base resin that ensures the shape retention of the polymer
本発明に適した高分子材料結合層111を形成するためのワックスの市販品としては、アピエゾン・ワックスW(M&I Materials Ltd.社製)、スペースリキッド(日化精工社製)あるいはプロテクトワックス等を例示することができる。これらのワックスは、いずれもガラス転移温度が80℃以上90℃以下(例えば85℃)である。
Examples of commercially available waxes for forming the polymer
次に、図3の工程4に示すように、仮支持貼り合わせ体120に付随している成長用基板としてのGaAs単結晶基板1を除去する。該除去は、例えば仮支持貼り合わせ体120(工程3参照)をGaAs単結晶基板1とともにエッチング液(例えば10%フッ酸水溶液)に浸漬し、バッファ層2と発光層部24との間に形成したAlAs剥離層3を選択エッチングすることにより、該GaAs単結晶基板1を仮支持貼り合わせ体120から剥離する形で実施することができる。なお、AlAs剥離層3に代えてAlInPよりなるエッチストップ層を形成しておき、GaAsに対して選択エッチング性を有する第一エッチング液(例えばアンモニア/過酸化水素混合液)を用いてGaAs単結晶基板1をGaAsバッファ層2とともにエッチング除去し、次いでAlInPに対して選択エッチング性を有する第二エッチング液(例えば塩酸:Al酸化層除去用にフッ酸を添加してもよい)を用いてエッチストップ層をエッチング除去する工程を採用することもできる。なお、高分子材料結合層111は、上記のエッチング液に対し耐腐食性を有したものを用いることが望ましく、前述の市販品は該耐腐食性の観点でも本発明に好適に採用可能である。
Next, as shown in
このようにして、GaAs単結晶基板1が除去された化合物半導体層50は、高分子材料結合層111を介して仮支持基板110と貼り合わされ、仮支持貼り合わせ体120を形成している。従って、化合物半導体層50がごく薄いにもかかわらず、GaAs単結晶基板1のエッチング除去時に泡等の衝撃で破壊される不具合を生じにくく、かつ、GaAs単結晶基板1の除去後も仮支持貼り合わせ体120の形で補強されているために、以降の工程に供する際のハンドリングを容易に行なうことが可能となる。
In this way, the
次に、工程5に示すように、上記仮支持貼り合わせ体120の状態で、GaAs単結晶基板1の除去により露出した化合物半導体層50の第二主表面にAuGeNi接合金属層を分散形成し、さらに該AuGeNi接合金属層をAuGeNi接合合金化層31とするための合金化熱処理を行なう。このとき、光取出面側電極9に対する接合金属層9a’の合金化も同時に行なうことができる。
Next, as shown in
AuGeNi接合金属層の成膜は、真空雰囲気にてスパッタリングあるいは真空蒸着等により行なわれる。具体的には該成膜を、温度60℃以上150℃以下、真空度(圧力)1×10−6torr以上1×10−4torr以下の条件下で行なう(必要であれば、仮支持貼り合わせ体120を図示しないヒータにより加熱することができる)。高分子材料結合層111として、上記温度範囲での蒸気圧が1×10−6torr以下のものを採用することで(前述の市販品はこの条件も満たす)、高分子材料結合層111からのガスにより、成膜される接合金属層の品質が低下する不具合を効果的に防止できる。
The AuGeNi bonding metal layer is formed by sputtering or vacuum deposition in a vacuum atmosphere. Specifically, the film formation is performed under the conditions of a temperature of 60 ° C. or more and 150 ° C. or less and a degree of vacuum (pressure) of 1 × 10 −6 torr or more and 1 × 10 −4 torr or less (if necessary, temporary support bonding is performed) The
また、合金化熱処理は、300℃以上450℃以下の温度の不活性ガス雰囲気下で実施され、具体的には、大気圧と同程度のN2等の不活性ガス雰囲気下で行なうことができる。使用する高分子材料結合層111は、上記温度範囲での蒸気圧が10torr(1.33×10−2Pa)以下であるので、高分子材料結合層111の急激な気化により化合物半導体層50が破損する不具合を効果的に防止できる。なお、合金化熱処理の上記温度は、高分子材料結合層111のガラス転移温度(80〜90℃程度)よりも高いので、処理中に高分子材料結合層111は軟化する。そこで、合金化熱処理中においては滑り防止のため、仮支持貼り合わせ体120を、化合物半導体層50側を上側、仮支持基板110側を下側となるように(つまり、図3の工程5とは上下反対の状態)水平配置し、さらに、セラミック基板やシリコン基板などの荷重付与体を載置することが望ましい。
The alloying heat treatment is performed in an inert gas atmosphere at a temperature of 300 ° C. or higher and 450 ° C. or lower. Specifically, the alloying heat treatment can be performed in an inert gas atmosphere such as N 2 at the same level as atmospheric pressure. . Since the polymer
また、シリコン基板7を別途用意し、その両主表面にAuSb接合金属層を形成して、さらに250℃以上360℃以下の温度域で合金化熱処理を行なうことにより、それぞれAuSb接合合金化層32,16とする。このうち、AuSb接合合金化層32上には、続く素子基板貼り合わせ工程においてシリコン基板7の成分が第二Au系金属層10bへ拡散するのを阻止する拡散阻止層10cを形成しておく。他方、AuSb接合合金化層16上には裏面電極15を形成する。
Further, by separately preparing the
次に、素子基板貼り合わせ工程を行なう。具体的には、図3の工程6に示すように、仮支持貼り合わせ体120の状態で、化合物半導体層50の第二主表面に第一Au系金属層10aを形成し、他方、素子基板7の第一主表面側に第二Au系金属層10bを形成する。なお、各Au系金属層の形成は、真空雰囲気(スパッタリングあるいは真空蒸着等により)にて行なうことができる。具体的には、温度60℃以上150℃以下、真空度(圧力)1×10−6torr以上1×10−4torr以下の条件にて成膜を行なう。仮支持貼り合わせ体120側の第一Au系金属層10aを形成する場合は、高分子材料結合層111として、上記温度域での蒸気圧が1×10−6torr以下のものを採用することにより、高分子材料結合層111からのガスにより、成膜されるAu系金属層の品質が低下する不具合を効果的に防止できる。
Next, an element substrate bonding step is performed. Specifically, as shown in
次に、図4の工程7に示すように、化合物半導体層50側に形成された第一Au系金属層10aを、シリコン基板7側に形成された第二Au系金属層10bに重ね合わせて圧迫し、180℃以上360℃以下(前述の合金化熱処理よりも低温とする)、例えば250℃にて貼り合わせ熱処理する。これにより、第一Au系金属層10aと第二Au系金属層10bとが十分な強度にて貼り合わされ、Au系金属層10となる。また、化合物半導体層50とシリコン基板7とは、Au系金属層10を介して貼り合わされ、貼り合わせ結合体130となる。第一Au系金属層10a及び第二Au系金属層10bとは、いずれも酸化しにくいAuを主体に構成されているので、上記貼り合わせ熱処理は、例えば大気中でも問題なく行なうことができる。この段階で既に光取出側及び貼り合わせ側の各合金化熱処理が既に終わっており、貼り合わせ熱処理がそれよりも低温で実施されることにより、接合合金化層からの合金成分がAu系金属層10からなる反射面の面内に拡散することが効果的に抑制され、ひいてはより反射率の高い反射面を得ることができる。
Next, as shown in
貼り合わせ熱処理が完了したら仮支持基板分離工程を行なう。仮支持基板分離工程は、図4の工程8に示すように、高分子材料結合層111を加熱・軟化させ、仮支持基板110を分離・除去する。なお、この分離は、工程7の貼り合わせ熱処理の際に同時に行なうことも可能である。その後、工程9に示すように、化合物半導体層50の第一主表面上に残存している高分子材料結合層111を、トルエンやメチルエチルケトン(MEK)等の有機溶剤を用いて溶解・除去する。
When the bonding heat treatment is completed, a temporary support substrate separation step is performed. In the temporary support substrate separation step, as shown in Step 8 of FIG. 4, the polymer
以上においては、理解を容易にする便宜上、貼り合わせ結合体130を作る工程を素子単体の積層形態にて図示しつつ説明していたが、実際は、複数の素子チップがマトリックス状に配列した形で一括形成された貼り合わせウェーハが作成される。そして、この貼り合わせウェーハを通常の方法によりダイシングして素子チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。
In the above, for the purpose of facilitating understanding, the process of forming the bonded
なお、図5に示すように、Au系金属層10(第一Au系金属層10a+第二Au系金属層10b)を専ら貼り合わせに用い、Au系金属層10とは別の反射用金属層10rを、Au系金属層10と化合物半導体層50との間に設けることもできる。このような反射用金属層10rとしては、Agを主成分とするAg系反射層や、Alを主成分とするAl系反射層を用いることができる。この場合、貼り合わせ側接合合金化層は、Ag系反射層の場合はAgGeNiなどのAg系材料にて、また、Al系反射層の場合はAlGeNiなどのAl系材料にて構成することもできる。製造工程は略同じであるが、接合合金化層31を反射用金属層10rで覆った後、さらに第一Au系金属層10aで覆う点が相違する。
As shown in FIG. 5, the Au-based metal layer 10 (first Au-based
また、発光層部24は、活性層及びクラッド層が、InAlGaNあるいはMgZnOにて構成されたダブルへテロ構造を有するものとして構成することもできる。
Moreover, the light emitting
1 GaAs単結晶基板(成長用基板)
7 シリコン基板(素子基板)
10 Au系金属層(金属層)
10a 第一Au系金属層
10b 第二Au系金属層
20 電流拡散層
24 発光層部
50 化合物半導体層
100 発光素子
110 仮支持基板
111 高分子材料結合層
120 仮支持貼り合わせ体
130 貼り合わせ結合体
1 GaAs single crystal substrate (growth substrate)
7 Silicon substrate (element substrate)
10 Au-based metal layer (metal layer)
DESCRIPTION OF
Claims (4)
成長用基板の第一主表面上に前記化合物半導体層をエピタキシャル成長する化合物半導体層成長工程と、
前記化合物半導体層の第二主表面側に前記成長用基板が付随した状態で、前記化合物半導体層の第一主表面に仮支持基板を、高分子材料結合層を介して貼り合わせ、その後、前記成長用基板を除去することにより、前記化合物半導体層と前記仮支持基板とが貼り合わされた仮支持貼り合わせ体を形成する仮支持貼り合わせ体形成工程と、
前記成長用基板の除去により露出した前記化合物半導体層の第二主表面に接合金属層を形成する接合金属層形成工程と、
前記接合金属層を前記化合物半導体層と合金化させて前記接合合金化層とする合金化熱処理を、前記仮支持貼り合わせ体の状態で行なう合金化熱処理工程と、
該合金化熱処理の終了後に、前記仮支持貼り合わせ体の状態で前記化合物半導体層をハンドリングしつつ、前記合金化熱処理よりも低温で貼り合わせ処理を行なうことにより、該化合物半導体層の第二主表面に金属層を介して素子基板を貼り合せた素子基板貼り合わせ体を作成する素子基板貼り合わせ工程と、
前記高分子材料結合層を加熱して軟化させ、前記素子基板貼り合わせ体から前記仮支持基板を分離する仮支持基板分離工程と、がこの順序にて実施されるとともに、
前記合金化熱処理を、不活性ガス雰囲気中にて300℃以上450℃以下の温度範囲にて行なうとともに、前記仮支持貼り合わせ体に使用する前記高分子材料結合層として、300℃以上450℃以下の温度での蒸気圧が10torr以下のものを使用することを特徴とする発光素子の製造方法。 The first main surface of a compound semiconductor layer made of a III-V group compound semiconductor having a light emitting layer portion is used as a light extraction surface, and the light from the light emitting layer portion is emitted to the second main surface of the compound semiconductor layer on the light extraction surface side. In order to reduce the contact resistance between the compound semiconductor layer and the metal layer between the metal layer and the compound semiconductor layer, while the element substrate is bonded through a metal layer having a reflective surface to be reflected on In order to manufacture a light emitting device having a bonding alloying layer of
A compound semiconductor layer growth step of epitaxially growing the compound semiconductor layer on the first main surface of the growth substrate;
With the growth substrate attached to the second main surface side of the compound semiconductor layer, a temporary support substrate is bonded to the first main surface of the compound semiconductor layer via a polymer material bonding layer, and then the A temporary support bonded body forming step of forming a temporary support bonded body in which the compound semiconductor layer and the temporary support substrate are bonded by removing the growth substrate;
A bonding metal layer forming step of forming a bonding metal layer on the second main surface of the compound semiconductor layer exposed by removing the growth substrate;
An alloying heat treatment step of alloying the bonding metal layer with the compound semiconductor layer to form the bonding alloyed layer in the state of the temporary support bonded body; and
After completion of the alloying heat treatment, the compound semiconductor layer is handled at a temperature lower than the alloying heat treatment while the compound semiconductor layer is handled in the state of the temporary support bonded body, whereby the second main layer of the compound semiconductor layer is obtained. An element substrate bonding step of creating an element substrate bonded body in which an element substrate is bonded to the surface via a metal layer;
The polymer material bonding layer is heated and softened, and the temporary support substrate separation step of separating the temporary support substrate from the element substrate bonded body is performed in this order,
The alloying heat treatment is performed in an inert gas atmosphere in a temperature range of 300 ° C. or more and 450 ° C. or less, and the polymer material bonding layer used for the temporary support bonded body is 300 ° C. or more and 450 ° C. or less. A method for producing a light-emitting element, wherein a vapor pressure at a temperature of 10 torr or less is used.
前記第一Au系金属層を60℃以上150℃以下の温度の真空雰囲気下で形成し、前記高分子材料結合層として60℃以上150℃以下の温度での蒸気圧が1×10−6torr以下のものを使用することを特徴とする請求項1ないし請求項3のいずれか1項に記載の発光素子の製造方法。 In the state of the temporary support bonded body, a first Au-based metal layer to be a part of the metal layer is formed on the second main surface of the compound semiconductor layer, and on the other side of the bonded surface of the element substrate Forming a second Au-based metal layer to be a part of the metal layer, and bonding the first Au-based metal layer and the second Au-based metal layer in the element substrate bonding step;
The first Au-based metal layer is formed in a vacuum atmosphere at a temperature of 60 ° C. to 150 ° C., and the vapor pressure at a temperature of 60 ° C. to 150 ° C. is 1 × 10 −6 torr as the polymer material bonding layer. The method for manufacturing a light-emitting element according to claim 1, wherein the following is used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284553A JP2005056956A (en) | 2003-07-31 | 2003-07-31 | Method of manufacturing light emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284553A JP2005056956A (en) | 2003-07-31 | 2003-07-31 | Method of manufacturing light emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005056956A true JP2005056956A (en) | 2005-03-03 |
Family
ID=34364446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003284553A Pending JP2005056956A (en) | 2003-07-31 | 2003-07-31 | Method of manufacturing light emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005056956A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1821346A2 (en) * | 2006-02-20 | 2007-08-22 | Sony Corporation | Semiconductor light-emitting device and method of manufacturing the same |
JP2007258326A (en) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | Light emitting element |
JP2014532307A (en) * | 2011-09-30 | 2014-12-04 | マイクロリンク デバイシズ,インコーポレーテッド | Light emitting diodes manufactured by epitaxial lift-off |
JP2020202350A (en) * | 2019-06-13 | 2020-12-17 | ローム株式会社 | Semiconductor light emitting device |
-
2003
- 2003-07-31 JP JP2003284553A patent/JP2005056956A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1821346A2 (en) * | 2006-02-20 | 2007-08-22 | Sony Corporation | Semiconductor light-emitting device and method of manufacturing the same |
EP1821346A3 (en) * | 2006-02-20 | 2009-06-03 | Sony Corporation | Semiconductor light-emitting device and method of manufacturing the same |
JP2007258326A (en) * | 2006-03-22 | 2007-10-04 | Matsushita Electric Ind Co Ltd | Light emitting element |
JP2014532307A (en) * | 2011-09-30 | 2014-12-04 | マイクロリンク デバイシズ,インコーポレーテッド | Light emitting diodes manufactured by epitaxial lift-off |
JP2020202350A (en) * | 2019-06-13 | 2020-12-17 | ローム株式会社 | Semiconductor light emitting device |
JP7360822B2 (en) | 2019-06-13 | 2023-10-13 | ローム株式会社 | semiconductor light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230197906A1 (en) | Semiconductor light emitting device | |
US8039864B2 (en) | Semiconductor light emitting device and fabrication method for the same | |
JP5496104B2 (en) | Contact for semiconductor light emitting devices | |
US7041529B2 (en) | Light-emitting device and method of fabricating the same | |
KR20100008123A (en) | Vertical light emitting devices with the support composed of double heat-sinking layer | |
JP2012212929A (en) | InGaAlN LIGHT-EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME | |
JP4951443B2 (en) | Manufacturing method of light emitting diode | |
JP4140007B2 (en) | Light emitting device and method for manufacturing light emitting device | |
JP2004146539A (en) | Light emitting element and method of manufacturing the same | |
JP2005259912A (en) | Manufacturing method of light emitting element | |
US20110121358A1 (en) | P-type layer for a iii-nitride light emitting device | |
JP2005109208A (en) | Method of manufacturing light emitting element | |
JP4062111B2 (en) | Method for manufacturing light emitting device | |
JP5297329B2 (en) | Manufacturing method of optical semiconductor device | |
JP2005277218A (en) | Light-emitting element and its manufacturing method | |
JP3950801B2 (en) | Light emitting device and method for manufacturing light emitting device | |
JP2005056956A (en) | Method of manufacturing light emitting element | |
JP2005347714A (en) | Light emitting device and its manufacturing method | |
JP2009277852A (en) | Semiconductor light-emitting element and method of manufacturing the same | |
JP2010062355A (en) | Light-emitting device | |
JP2005056957A (en) | Method of manufacturing light emitting element and temporary supporting laminated body | |
JP2005079298A (en) | Light emitting element and method of manufacturing the same | |
WO2005038936A1 (en) | Light-emitting device and method for manufacturing same | |
JP4918245B2 (en) | Light emitting diode and manufacturing method thereof | |
JP2005109207A (en) | Light emitting element and method of manufacturing the same |