JP2005051239A - Reconnectable chip interface and chip package - Google Patents
Reconnectable chip interface and chip package Download PDFInfo
- Publication number
- JP2005051239A JP2005051239A JP2004210546A JP2004210546A JP2005051239A JP 2005051239 A JP2005051239 A JP 2005051239A JP 2004210546 A JP2004210546 A JP 2004210546A JP 2004210546 A JP2004210546 A JP 2004210546A JP 2005051239 A JP2005051239 A JP 2005051239A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- integrated circuit
- substrate
- protrusion
- connection pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 222
- 230000004323 axial length Effects 0.000 claims abstract description 16
- 235000012431 wafers Nutrition 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 9
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000000712 assembly Effects 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000002775 capsule Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002991 molded plastic Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000000489 vacuum metal deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/002—Aligning microparts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10135—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81141—Guiding structures both on and outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81194—Lateral distribution of the bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
- H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は、一般に集積回路アセンブリに関し、特にマイクロチップと基板間の電気−機械的接続に関する。この発明はまた、集積回路デバイスを保護するための集積回路デバイスパッケージ、並びにそのようなパッケージを形成するためのプロセスに関する。 The present invention relates generally to integrated circuit assemblies, and more particularly to electro-mechanical connections between a microchip and a substrate. The invention also relates to an integrated circuit device package for protecting an integrated circuit device, and a process for forming such a package.
集積回路デバイス(即ち、マイクロチップ、チップまたはダイ)は、典型的には基板(例えば、チップキャリア、パッケージまたは回路基板)に対し、周知の方法、例えばダイレクト・チップ・アタッチ(DCA)やワイヤボンディングを使用して接続される。DCAは、チップの電気的接続パッド(即ち、ボンドパッド)に典型的に適用される接合材料、例えば冶金半田や高分子導電性接着剤を使用する。このチップは、それから熱を加えて半田を溶解またはリフローすることによって、基板上の対応するボンドパッドに電気機械的に接続される。アンダーフィルと呼ばれる保護性高分子が、チップと基板との間のギャップに塗布され、それから加熱によって硬化される。この結果、液体は重合して固体となり、チップと基板との間にさらなる結合を与える。ワイヤボンディングでは、チップを基板に取り付けることに接着剤や半田が使用される。チップ取り付け後に、細い金属ワイヤが、熱または超音波エネルギを使用して、各チップの電気的接続パッドに対し、並びに対応する基板の電気的接続パッドに対して溶接される。米国特許第5,439,162号および5,665,654号が参照される。これらの双方は、全ての目的について、DCAおよびワイヤボンディング取り付けのプロセスに関する追加的な背景情報について、参照によりここに組み入れられる。DCAおよびワイヤボンディングのプロセスは典型的に信頼性の高いチップ接続を生じさせるものではあるが、この接続は永久的なものと考えられ、チップの除去および再接続を可能とするものではない。また、半田や接着剤をリフローするに必要な熱は、頻繁にマイクロチップにダメージを与えて、製造効率を低下させる。 Integrated circuit devices (i.e., microchips, chips or dies) are typically attached to a substrate (e.g., chip carrier, package or circuit board) in a well-known manner, such as direct chip attach (DCA) or wire bonding. Connected using. DCA uses bonding materials typically applied to the electrical connection pads (ie, bond pads) of the chip, such as metallurgical solder or polymeric conductive adhesive. The chip is then electromechanically connected to corresponding bond pads on the substrate by applying heat to melt or reflow the solder. A protective polymer called underfill is applied to the gap between the chip and the substrate and then cured by heating. As a result, the liquid polymerizes into a solid, providing further bonding between the chip and the substrate. In wire bonding, an adhesive or solder is used to attach a chip to a substrate. After chip attachment, thin metal wires are welded to the electrical connection pads of each chip as well as to the electrical connection pads of the corresponding substrate using heat or ultrasonic energy. Reference is made to US Pat. Nos. 5,439,162 and 5,665,654. Both of these are hereby incorporated by reference for additional background information regarding the DCA and wire bonding attachment process for all purposes. Although the DCA and wire bonding process typically produces a reliable chip connection, this connection is considered permanent and does not allow chip removal and reconnection. Also, the heat required to reflow solder and adhesive frequently damages the microchip and reduces manufacturing efficiency.
熱的ボンディングプロセスを排除する既存の電気−機械的チップ接続法は、従来のマイクロチップデバイスが回路の基板上に電気的および機械的に搭載され、チップや基板を加熱することなく、チップが除去および再接続され得るようにする。これら従来の電気−機械的接続法は、マイクロチップおよび基板の電気的接続パッド上に配置された金属化された連動構造(即ち、フックおよびループ構成、ロック用インサートおよびソケット、連動用微細構造バーブ)を典型的に含んでいる。米国特許第5,411,400号、5,774,341号および5,903,059号が参照される。これらは、全ての目的について、電子デバイスと基板との間の既存の再接続可能な電気−機械的接続に関する追加的な背景情報について、参照によりここに組み入れられる。既存の再接続可能なチップインターフェース構造は、高い製造コストと低い動作の信頼性故に、産業界では広く受け入れられているように見えない。 The existing electro-mechanical chip connection method that eliminates the thermal bonding process is that traditional microchip devices are electrically and mechanically mounted on the circuit board, removing the chip without heating the chip or board. And be able to be reconnected. These conventional electro-mechanical connection methods involve metallized interlocking structures (ie hook and loop configurations, locking inserts and sockets, interlocking microstructured barbs disposed on the microchip and substrate electrical connection pads. ) Is typically included. Reference is made to US Pat. Nos. 5,411,400, 5,774,341 and 5,903,059. These are hereby incorporated by reference for additional background information regarding existing reconnectable electro-mechanical connections between electronic devices and substrates for all purposes. Existing reconnectable chip interface structures do not appear to be widely accepted in industry due to high manufacturing costs and low operational reliability.
MEMS、即ちマイクロ・エレクトロ・メカニカル・システムは、しばしば移動部品を有する集積回路デバイスであるか、(サーマルインクジェットチップでのように)材料を移動させることができる微細構造である。MEMSデバイスをパッケージングするための一般的な必要条件は、チップの能動表面または面に接触できるカプセル材料やエンクロージャがないということである。インダクタコイルを含む無線周波数部品のような移動部品のない集積回路デバイスに対してさえも、自由空間のあるパッケージは良好に役立つ。これは、カプセル材料が高周波デバイスを「離調」するからである。MEMSデバイスを電子的基板に直接接続することに、DCAは使用できない。これは、チップと基板との間の領域に適用されるアンダーフィルが能動表面をカバーしてしまうからである。不幸なことに、従来の低コストのパッケージング法であるトランスファー成形は、プラスチックのカプセル材料をチップ全面に塗布するので、殆どのMEMSデバイスを役に立たないものにしてしまう。針分配により適用される液体カプセル材料についても同様である。現在、MEMSデバイス用に効果的な低コストのパッケージング法は存在しない。 MEMS, or micro electro mechanical systems, are often integrated circuit devices with moving parts, or microstructures that can move material (as in a thermal inkjet chip). A common requirement for packaging MEMS devices is that there is no encapsulant or enclosure that can contact the active surface or surface of the chip. Even with integrated circuit devices that have no moving parts, such as radio frequency components including inductor coils, packages with free space are well served. This is because the capsule material “detunes” the high frequency device. DCA cannot be used to connect a MEMS device directly to an electronic substrate. This is because the underfill applied to the area between the chip and the substrate covers the active surface. Unfortunately, transfer molding, a traditional low-cost packaging method, applies plastic encapsulant to the entire chip surface, making most MEMS devices useless. The same applies to the liquid capsule material applied by needle dispensing. Currently, there is no effective low cost packaging method for MEMS devices.
MEMSデバイスや他の集積回路デバイス用に最も共通したパッケージは、金属またはセラミック製の密封エクロージャであり、これは概念的に、チップが挿入され接続された後に蓋があてがわれる小さな箱とみなされる。絶縁された電気リードは、この箱の外側へ通り抜けなければならないので、このことがコストを増加し、接続の数を制限する。これら既存の密封エクロージャは、金属またはセラミック製であって、トランスファー成形されたプラスチックパッケージの約10から100倍のコストを要する。密封蓋は、溶接、半田付けまたは鑞付けされなければならず、このことが通常は感熱性のデバイスをエンクロージャ内で加熱する。典型的な金属またはセラミック製の密封エクロージャは、一般的にチップのサイズより遙かに大きく、チップが基板上に直接搭載される場合よりも多くの回路基板搭載スペースを必要とする。 The most common package for MEMS devices and other integrated circuit devices is a metal or ceramic hermetic enclosure, which is conceptually considered a small box that is lidded after the chip is inserted and connected. It is. This increases the cost and limits the number of connections, since the insulated electrical leads must pass outside the box. These existing sealed enclosures are made of metal or ceramic and cost about 10 to 100 times as much as transfer molded plastic packages. The sealed lid must be welded, soldered or brazed, which heats the normally heat sensitive device within the enclosure. Typical metal or ceramic sealed enclosures are typically much larger than the size of the chip and require more circuit board mounting space than if the chip were mounted directly on the board.
チップ・スケール・パッケージ(CSP)と呼ばれる代替のチップパッケージングデザインは、少ない回路基板スペースですむようにパッケージのサイズを減少させる。既存のCSPデザインは、集積回路デバイスが搭載されるベース基板に取り付けられたキャップを有する。ベースウエハ上の電気的接続パッドの周辺回りにあるガスケットまたは接着剤層は、このキャップをウエハに結合して封止し、集積回路デバイスの能動面よりも有意に大きなエンクロージャを与える。米国特許第6,228,675号および6,441,481号が参照される。これらは、全ての目的について、既存のCSPデザインに関する追加的な背景情報について、参照によりここに組み入れられる。既存のCSPデザインは、回路基板への直接電気的接続用の相互接続を欠いている。この結果、キャップを被せたマイクロチップは、キャップとベース基板とが結合された後に、相互接続処理(例えば、ワイヤボンディング)を経る必要がある。一般に、チップ・スケール・パッケージ(CSP)は、総パッケージサイズがパッケージ内に封入される回路デバイスのサイズよりも約20%を超えて大きくならないチップ・パッケージとして定義される。技術が高度な微細化に向けて推進されるにつれて、20%ガイドライン付近のサイズのCSPデザインは、電子産業の微細化要請に適合するには不十分になる。それ故、既存のセラミックパッケージよりも経済的で信頼性の高いシンプルなマイクロチップパッケージ、並びに既存のセラミックパッケージよりも製造が容易で小型なマイクロチップパッケージに対する必要性がある。 An alternative chip packaging design called Chip Scale Package (CSP) reduces the size of the package so that less circuit board space is required. Existing CSP designs have a cap attached to a base substrate on which the integrated circuit device is mounted. A gasket or adhesive layer around the periphery of the electrical connection pads on the base wafer bonds and seals the cap to the wafer, providing an enclosure that is significantly larger than the active surface of the integrated circuit device. Reference is made to US Pat. Nos. 6,228,675 and 6,441,481. These are hereby incorporated by reference for additional background information on existing CSP designs for all purposes. Existing CSP designs lack interconnects for direct electrical connection to the circuit board. As a result, the microchip with the cap needs to undergo an interconnection process (for example, wire bonding) after the cap and the base substrate are coupled. In general, a chip scale package (CSP) is defined as a chip package in which the total package size does not grow more than about 20% larger than the size of the circuit device encapsulated within the package. As technology is driven towards advanced miniaturization, CSP designs with sizes near the 20% guideline will become insufficient to meet the miniaturization requirements of the electronics industry. Therefore, there is a need for simple microchip packages that are more economical and reliable than existing ceramic packages, as well as microchip packages that are easier to manufacture and smaller than existing ceramic packages.
[発明の開示]
この発明のいくつかの目的の中で示されるものは、環境温度で集積回路デバイスを基板に対し電気機械的に接続することを可能にするアセンブリの提供であり、経済的な製造を可能にする同様のアセンブリの提供であり、シンプルなテストを可能とする同様のアセンブリの提供であり、簡単な作り直しを可能とする同様のアセンブリの提供であり、そして集積回路デバイスの簡単な除去および交換を可能とする同様のアセンブリの提供である。
[Disclosure of the Invention]
Some of the objects of the present invention are to provide an assembly that allows an electromechanical connection of an integrated circuit device to a substrate at ambient temperature, allowing for economical manufacturing. Provide similar assemblies, provide similar assemblies that allow simple testing, provide similar assemblies that allow easy rework, and allow easy removal and replacement of integrated circuit devices And providing a similar assembly.
更に、この発明のいくつかの目的の中で示されるものは、集積回路デバイスを保護するための製造が簡単なパッケージの提供であり、スケールの小さい同様のパッケージの提供であり、基板に対して信頼性のある電気的および機械的接続を可能とする同様のパッケージの提供であり、回路デバイス用に十分な保護スペースを与える同様のパッケージの提供であり、組立工程を減少させる同様のパッケージの提供であり、そして電子回路基板との再接続可能な電気的接続を可能とする同様のパッケージの提供である。 Further, some of the objects of the present invention are to provide a package that is simple to manufacture to protect integrated circuit devices, to provide a similar package with a small scale, and to a substrate. Providing similar packages that allow reliable electrical and mechanical connections, providing similar packages that provide sufficient protection space for circuit devices, and providing similar packages that reduce assembly processes And the provision of a similar package that allows a reconnectable electrical connection to an electronic circuit board.
一般に、本発明のアセンブリは、基板と、この基板に対し電気的および機械的に接続されるように適用される集積回路デバイスとを有する。前記回路デバイス上および前記基板上の第1の組の電気的接続パッドは、前記回路デバイスと前記基板が接続されるときに互いに接触するように適用される。前記接続パッドの組は、少なくとも1つの第1の突起を前記デバイスおよび前記基板の一方の上に、また少なくとも2つの第2の突起を前記デバイスおよび前記基板の他方の上に有する。各突起はそれぞれの接続パッドの外面から延びたそれぞれの軸方向の長さを有する。前記第1の突起と前記第2の突起は、前記突起が互いに噛み合ったときに、それぞれの軸方向の長さに沿って緊密な摩擦嵌合をするようにサイズおよび形状が設定され、これにより前記デバイスと前記基板との間に電気的および機械的な接続を確立する。 In general, the assembly of the present invention comprises a substrate and an integrated circuit device adapted to be electrically and mechanically connected to the substrate. A first set of electrical connection pads on the circuit device and on the substrate is applied to contact each other when the circuit device and the substrate are connected. The set of connection pads has at least one first protrusion on one of the device and the substrate and at least two second protrusions on the other of the device and the substrate. Each protrusion has a respective axial length extending from the outer surface of the respective connection pad. The first protrusion and the second protrusion are sized and shaped to have a close frictional fit along their axial length when the protrusions are engaged with each other, thereby An electrical and mechanical connection is established between the device and the substrate.
この発明のもう1つの形態のアセンブリは、複数の接続パッドを有する基板を備える。各パッドは、複数の離れて配置された導電性突起を有する。これらの突起は、前記パッドの外面から延びて、それらの間にオープンスペースを形成する。集積回路デバイスは、前記基板に対して電気的および機械的に接続されるように適用される。前記デバイスは、複数の接続パッドを有する。各パッドは、このパッドの外面から延びた少なくとも1つの導電性突起を備える。前記デバイス上の導電性突起は、前記オープンスペースへの挿入に適用される。かくして前記デバイスと基板は、それぞれの突起間の摩擦嵌合による電気的および機械的な接続状態に保持される。 Another form of assembly of the invention comprises a substrate having a plurality of connection pads. Each pad has a plurality of spaced apart conductive protrusions. These protrusions extend from the outer surface of the pad and form an open space between them. The integrated circuit device is adapted to be electrically and mechanically connected to the substrate. The device has a plurality of connection pads. Each pad includes at least one conductive protrusion extending from the outer surface of the pad. Conductive protrusions on the device are applied for insertion into the open space. Thus, the device and the substrate are held in an electrical and mechanical connection by a friction fit between the respective protrusions.
この発明のもう1つの形態のアセンブリは、基板と、この基板に対し電気的および機械的に接続されるように適用される集積回路デバイスとを有する。前記基板上の第1の接続パッドは、1つのパッドの外面から突出した2以上の導電性接続要素の第1の組を備える。第1の組の各接続要素は、前記基板に対して概ね直交する軸方向の長さを有する。前記基板上の第2の接続パッドは、このパッドの外面から突出した1以上の導電性接続要素の第2の組を備える。第2の組の各接続要素は、軸方向の長さを有して、接続要素の第1の組の接続要素との噛み合いに適用される。接続要素の第1および第2の組は、互いに噛み合ったときに、それぞれの軸方向の長さに沿って緊密な摩擦嵌合をするようにサイズおよび形状が設定され、これにより前記デバイスと前記基板との間に電気的および機械的な接続を確立する。 Another form of assembly of the invention comprises a substrate and an integrated circuit device adapted to be electrically and mechanically connected to the substrate. The first connection pads on the substrate comprise a first set of two or more conductive connection elements protruding from the outer surface of one pad. Each connecting element of the first set has an axial length generally orthogonal to the substrate. The second connection pad on the substrate comprises a second set of one or more conductive connection elements protruding from the outer surface of the pad. Each connecting element of the second set has an axial length and is applied to the engagement of the connecting element with the first set of connecting elements. The first and second sets of connecting elements are sized and shaped to provide a tight friction fit along their respective axial lengths when engaged with each other, whereby the device and the Establish electrical and mechanical connections with the substrate.
一般的に、本発明の集積回路デバイスパッケージは、能動面を有し、その上に少なくとも1つの電気的接続パッドを有した集積回路デバイスと、この集積回路デバイスを電子回路基板上に搭載するための相互接続基板とを備える。前記相互接続基板は、囲まれた空間を形成するために前記集積回路デバイスの能動面と組み合わされるように適用される第1面と、前記電子回路基板との電気的および機械的接続に適用される第2面とを有する。前記相互接続基板は、少なくとも1組の電気的接続パッドを有し、各組は、前記集積回路デバイス上の少なくとも1つの電気的接続パッドとの電気的接続に適用される前記相互接続基板の第1面上の第1の電気的接続パッドと、この第1の接続パッドに電気的に接続される前記相互接続基板の第2面上の第2の電気的接続パッドと備える。前記相互接続基板の第2面上の前記第2の電気的接続パッドは、前記電子回路基板との電気的および機械的接続に適用される。 In general, an integrated circuit device package of the present invention has an active surface with at least one electrical connection pad thereon and an integrated circuit device for mounting on an electronic circuit board. Interconnect substrate. The interconnect substrate is applied to electrical and mechanical connections between the electronic circuit board and a first surface applied to be combined with an active surface of the integrated circuit device to form an enclosed space. And a second surface. The interconnect substrate has at least one set of electrical connection pads, each set being adapted for electrical connection with at least one electrical connection pad on the integrated circuit device. A first electrical connection pad on one surface; and a second electrical connection pad on the second surface of the interconnect substrate electrically connected to the first connection pad. The second electrical connection pads on the second surface of the interconnect substrate are applied for electrical and mechanical connection with the electronic circuit board.
この発明のもう1つの形態の集積回路デバイスパッケージは、能動面を有し、その上に少なくとも1つの電気的接続パッドを有した集積回路デバイスを備える。この集積回路デバイスを電子回路基板上に搭載するための相互接続基板は、囲まれた空間を形成するために前記集積回路デバイスの能動面と組み合わされるように適用される第1面と、前記電子回路基板との電気的および機械的接続に適用される第2面とを有する。前記相互接続基板は、少なくとも1組の電気的接続パッドを有し、各組は、前記集積回路デバイス上の少なくとも1つの電気的接続パッドとの電気的接続に適用される前記相互接続基板の第1面上の第1の電気的接続パッドと、この第1の接続パッドに電気的に接続される前記相互接続基板の第2面上の第2の電気的接続パッドと備える。前記相互接続基板の第2面上の前記第2の電気的接続パッドは、前記電子回路基板との電気的および機械的接続に適用される。 Another form of integrated circuit device package of the present invention comprises an integrated circuit device having an active surface and having at least one electrical connection pad thereon. An interconnect substrate for mounting the integrated circuit device on the electronic circuit substrate includes a first surface adapted to be combined with an active surface of the integrated circuit device to form an enclosed space, and the electronic And a second surface applied for electrical and mechanical connection with the circuit board. The interconnect substrate has at least one set of electrical connection pads, each set being adapted for electrical connection with at least one electrical connection pad on the integrated circuit device. A first electrical connection pad on one surface; and a second electrical connection pad on the second surface of the interconnect substrate electrically connected to the first connection pad. The second electrical connection pads on the second surface of the interconnect substrate are applied for electrical and mechanical connection with the electronic circuit board.
この発明のもう1つの形態は、集積回路デバイススケールパッケージを形成するためのプロセスに関する。このプロセスは、能動面を有する集積回路デバイスウエハを作成する工程と、相互接続基板ウエハを、このウエハがその対向する面上に電気的接続パッドを有し、また1つの凹んだ表面を有するように作成する工程とを備える。前記集積回路デバイスウエハと相互接続基板ウエハは電気的および機械的に接続され、前記2つのウエハが、前記集積回路デバイスウエハの能動面と前記相互接続基板ウエハの凹んだ表面との間に囲まれた空間を形成する。前記集積回路デバイスウエハと相互接続基板ウエハはダイシングされ、1以上の個別集積回路デバイスパッケージを形成する。 Another aspect of the invention relates to a process for forming an integrated circuit device scale package. The process includes the steps of creating an integrated circuit device wafer having an active surface and an interconnect substrate wafer such that the wafer has electrical connection pads on its opposing surface and has a single concave surface. And a step of creating. The integrated circuit device wafer and the interconnect substrate wafer are electrically and mechanically connected, and the two wafers are enclosed between an active surface of the integrated circuit device wafer and a recessed surface of the interconnect substrate wafer. Form a space. The integrated circuit device wafer and the interconnect substrate wafer are diced to form one or more individual integrated circuit device packages.
この発明の更に別の形態の相互接続基板は、集積回路デバイスを電子回路基板上に搭載するためのものであって、前記集積回路デバイスの能動面と組み合わされて囲まれた空間を形成することに適用される第1面と、前記電子回路基板との電気的および機械的接続に適用される第2面とを備える。前記相互接続基板の第1面上の第1の電気的接続パッドは、前記集積回路デバイスとの電気的接続に適用される。前記相互接続基板の第2面上の第2の電気的接続パッドは、前記第1の接続パッドに電気的に接続される。前記相互接続基板の第2面上の前記第2の電気的接続パッドは、前記電子回路基板との電気的および機械的接続に適用される。 According to another aspect of the present invention, there is provided an interconnect substrate for mounting an integrated circuit device on an electronic circuit substrate, and forming an enclosed space in combination with an active surface of the integrated circuit device. And a second surface applied for electrical and mechanical connection with the electronic circuit board. A first electrical connection pad on the first surface of the interconnect substrate is applied for electrical connection with the integrated circuit device. A second electrical connection pad on the second surface of the interconnect substrate is electrically connected to the first connection pad. The second electrical connection pads on the second surface of the interconnect substrate are applied for electrical and mechanical connection with the electronic circuit board.
他の目的および特徴は、以下で部分的に明らかとなり、また部分的に指摘される。 Other objects and features will be in part apparent and in part pointed out hereinafter.
図面、特に図1を参照すると、概略1で示されるチップモジュールは、概略3で示される本発明により組み立てられた集積回路デバイスを備える。図1の特別な実施形態では、モジュール1は、プリント回路基板(図示せず)への電気的接続用半田ボール9を有した通常のボールグリッドアレイ5に添付されている。ここで理解されるべき点は、回路基板に対しチップモジュール1を直接取り付けるか、あるいは他の通常の接続基板(例えば、ピン・グリッドアレイやランドグリッドアレイ)を介して取り付けることができるということである。また、モジュール1は、本発明により組み立てられた集積回路デバイス3を1より多く含むことができる。
With reference to the drawings, and in particular with reference to FIG. 1, the chip module shown in schematic 1 comprises an integrated circuit device assembled in accordance with the present invention shown in
図1及び2に示されるように、モジュール1の集積回路デバイス3は、概略13で示されるチップキャリア基板に対して電気的および機械的に取り付けられる。図示の実施形態では、回路デバイス3は模式的に示されているが、ここで理解されるべき点は、各デバイスが典型的な如何なる集積回路デバイスでもあり得るということである。例えば、マイクロ・エレクトロニック・メカニカル・システム(MEMS)デバイスやオプトエレクトロニック(OE)デバイス、さらには電子回路で使用され得る他のマイクロチップである。図1に示されたモジュール1は、通常の材料(例えば、金属、セラミック、またはプラスチック)で形成された保護キャップ15を含んでいる。このキャップは、集積回路デバイス3を囲んで保護するために、通常の手段(例えば、溶接、半田付け、鑞付け)によってチップキャリア基板13に添付されている。この代わりに、モジュール1のキャップ15は、キャップを通して光を通過させるために、アクセス窓(図示せず)を有することができる。あるいは、モジュールにキャップを設けないこともできる。
As shown in FIGS. 1 and 2, the
図1及び2に見られるように、集積回路デバイス3は、このデバイスと一体化された4つのストップ19を有する。これらストップ19は、デバイスの底面から突出して基板13に接触する。一実施形態では、各ストップは、回路デバイス3と同じ半導体材料からチップ製造プロセスの一部として製造され、回路デバイスのそれぞれの隅近くに配設された固体の円筒形本体である。以下で更に詳細に論じられるように、ストップ19は、基板13に対するチップの3の間隔を制限し、またチップと基板が平行な平面に整列されることを確実にする。
As can be seen in FIGS. 1 and 2, the
図2の実施形態では、モジュール1は、集積回路デバイス3上に8組の電気的接続パッド(即ち、ボンドパッド)23を有する。これは、基板13上の対応する電気的接続パッド27と噛み合わせるためである。回路デバイス3上の各接続パッド23は、そのデバイスの表面上に形成された金属パッドであって、チップキャリア基板13の対向する表面上の対応するパッド27と接触するように配置されている。各電気的接続パッド23,27は、通常の手段を介して、マイクロチップ3の回路、または基板13に対し電気的に接続される。この結果、電気信号がパッドを通して送受信される。図示の実施形態において、接続パッド23は、デバイス3の底(受動)面31の周辺近くに配置されているが、ここで理解されるべき点は、これらのパッドがチップの上(能動)面33上に配置され得るということである。また、この発明の範囲を逸脱することなく、8個より多いか少ないパッド23,27を設けることもできる。ここで理解されるべき点は、チップ3及び基板13上の接続パッド23,27の総数は、集積回路デバイスの特異な技術および応用に依存して変わること、並びに数100または数1000個の外部接続端子もまたマイクロチップおよび基板上に存在するということである。各接続パッド23は、基板13上の対応する(組み合わされる)接続パッド27への取り付け用に配置されている。このため、集積回路デバイスと基板との間に導電性経路が設けられる。以下で更に詳細に論じられるように、チップ3及び基板13上の組み合わされる接続パッド23,27の各対は、集積回路デバイスをチップキャリア基板へ電気的および機械的に接続することが可能な協同する接続要素37,39(図3)を含んでいる。
In the embodiment of FIG. 2, the module 1 has eight sets of electrical connection pads (ie, bond pads) 23 on the
図3に示されるように、集積回路デバイス3上の各電気的接続パッド23は、このデバイスに概ね平行な外面43を有し、そして少なくとも1つの、おそらく1より多い導電性接続要素37を備える。各導電性接続要素は、パッドの平坦な外面から突出する第1の突起を備える。図3及び4の実施形態では、各第1の突起37は、固体の円筒形本体を備える。この本体は、平坦で円形の遊端51と、接続パッド23の平坦な外面43にほぼ直交する軸方向の長さの外面53とを有する。ここで理解されるべき点は、この発明の範囲を逸脱することなく、突起37が他の形状及び構成を有してもよいということである。一実施形態では、各突起37は接続パッド23の一体的な部分として形成され、そして適切な金属または金属合金(例えば、銅または銅合金)からなる。各接続要素37は、接続パッド23を金属化する前に、通常の製造プロセス、例えばマイクロエレクトロニック・フォトリソグラフィ技術(即ち、LIGAプロセスまたは表面微細加工およびエッチング)を使用して、マイクロチップデバイス3と同じ半導体材料(例えば、シリコン、セラミック、まは他の適切な半導体材料)で形成された突起を備えることが好ましい。マイクロチップデバイス3の製造後に、デバイスの底面31上の突起37および周辺領域は、通常のプロセス、例えば真空金属蒸着、無電解メッキ、または電解メッキによって金属化され、金属化された突起およびこの突起を囲む平坦な外面43を備えた導電性接続パッド23を形成する。この代わりに、各接続パッド23は、集積回路デバイス側接続パッド23の平坦な表面43に結合された3次元金属突起を作ることに良く適している通常の微細加工プロセス、例えば電気メッキ、スパッタリング、またはLIGAにより加工された固形金属で作ることができる。この代替加工法は、通常のチップ加工ステップが完了した後に、金属突起37を接続パッド23に結合させることができる。
As shown in FIG. 3, each
図3を再度参照すると、基板13上の各電気的接続パッド27は、複数の離れて配置された導電性接続要素39を備える。各要素39は、基板とほぼ平行であるパッドの平坦な外面61から延びた第2の突起を備える。図3及び4に見られるように、各第2の突起39は、固体の円筒形本体を備える。この本体は、平坦で円形の遊端67と、接続パッド27の平坦な外面61にほぼ直交する軸方向の長さを持つ外面69とを有する。各第2の突起39は、回路デバイス3上の第1の突起37と同様に構成され、そして通常の半導体材料で作られ、金属化されて、導電性外面69を有することが好ましい。ここで理解されるべき点は、基板側接続パッド27上の突起39は、集積回路デバイス3上の第1の突起37について上述したものと同じ製造プロセスを使用して同じ材料で作成されるということである。また、第2の突起39は、この発明の範囲を逸脱することなく、他の形状および構成を有することもできる。
Referring back to FIG. 3, each
図3〜6に見られるように、集積回路デバイス3上の第1の突起37と基板13上の第2の突起39は、デバイスと基板との間の電気的および機械的接続を形成するための噛み合わせに適用される。より具体的には、第1及び第2の突起37,39は、回路デバイス3が基板13上に搭載されたときに、それらのそれぞれの軸方向の長さに沿って互いに緊密な摩擦嵌合をするために、サイズおよび形状が設定されている。一実施形態では、グループ分けされた4つの第2の突起39が離れて配置されて、1つの第1の突起37を受け入れるための1つのオープンスペースを形成する。この結果、第1の突起の軸方向外面53が4つの第2の突起のそれぞれの軸方向外面61と接触する。この代わりに、第2の突起39が別の方法で配置される場合は、4個より多いか少ない突起が各第1の突起37の外面53に接触することができる。各第1の突起37の軸方向外面53と各周囲の第2の突起の軸方向外面69との接触は、デバイス3と基板13の分離に抵抗する機械的な接続力を与える摩擦嵌合を作り出す。ここで理解されるべき点は、デバイスおよび基板、それぞれ3および13は、マイクロチップ接続に共通する表面吸引力(例えば、静止摩擦力)によって接触状態に保たれる。また、突起37,39が金属化された半導体材料で作られている場合、突起は噛み合ったときに弾性変形することが可能である。この場合、各突起はデバイス3または基板13に直交した位置から数度の円弧だけ撓んで、突起の挿入を容易にする。第1及び第2の突起37,39の噛み合いにより生成される摩擦の表面吸引力および/または機械的力は、接着剤や半田を接続パッド23,27へ適用する必要性なしに、集積回路デバイス3を基板13に対して固定的な位置に保持するに十分な接続力を与える。しかしながら、集積回路デバイス3と基板13を電気機械的接続状態に保持する接続力は十分に小さいので、デバイスは、接続パッド23,27の広範囲な作り直しに対する必要性なしに、除去され、交換され、基板上に再配置され得る。デバイス3は、最終部品組立中または集積回路デバイスのテスト中に第1及び第2の突起37,39が噛み合うことによって基板13上に搭載される。
As seen in FIGS. 3-6, the
図6に示されるように、集積回路デバイス3は、基板13に取り付けられる。この場合、デバイス上の第1の突起37と基板上の第2の突起39は、完全に噛み合わされる(即ち、それぞれの突起の遊端51,67の少なくとも一方が、それぞれの接続パッド23,27の平坦な表面43,61に接触する)。各第1の突起37をそれぞれの隣接する第2の突起39間のオープンスペースへ完全に挿入すると、突起間の接触面積は増加し、またチップ3を基板13上に保持する機械的接続力は最大になる。
As shown in FIG. 6, the
代わりに、デバイス3は、隣接するデバイス間の光の転送用に垂直方向の整合を必要とするオプトエレクトリックまたはオプティカルMEMSデバイスでも良い。図2及び7に示されるように、ストップ19は、回路デバイス3の四隅に配置されて、基板13と接触している。このため、集積回路デバイスは、基板から所望の距離D離れて保持されている。デバイスのそれぞれの隅近くで回路デバイスから延びたストップ19は、基板13と接触している。このため、デバイスと基板は、突起37,39が噛み合ったときに互いに平行になる。隣接する回路デバイス(図示せず)は、回路デバイスを同じ高さに整列させるために、同じストップ19を備えている。このため、光学的信号(即ち、光)は、デバイス間を転送される。また、ストップ19は、突起間の重複の量を低減して、電気的および機械的な接触状態にある各突起のそれぞれの軸方向の長さの量を低減する。特別な集積回路用に必要とされるそれぞれの突起の重複する軸方向の長さの量は、集積回路デバイスのサイズと電気回路の必要条件に依存して変化する。典型的に、重複の量は、突起の軸方向の長さの25%から100%の範囲内にある。
Alternatively,
1つの例示的実施形態では、デバイス3上の各ボンドパッド23および基板13上の各パッド27は、約100ミクロンの長さと約100ミクロンの幅を有する。各第1の突起37と第2の突起39は、約12ミクロンの最小長と約1ミクロンの最小径を有する。各ストップ19は、約16ミクロンの長さを有する。この場合、デバイス3および基板13間の対応する距離D(図7)は約16ミクロンであり、また噛み合った突起37,39の軸方向の長さの対応する重複は約8ミクロン(それぞれの突起の軸方向の全長の66%)である。突起37,39間の最小間隔は約1ミクロンであって、突起が50行50列に配列された1つの実施形態では、突起の最大数を約250にする。より好ましくは、各突起がより大きな直径を有したより少ない数の突起37,39を使用できる。1つの実施形態では、約100ミクロンの直径と約12ミクロンの長さを有した単一の第1の突起37がマイクロチップデバイス3上に設けられ、そしてそれぞれが約30ミクロンの直径と約12ミクロンの長さを有した3つの第2の突起39が基板13上に設けられる。
In one exemplary embodiment, each
ここで理解されるべき点は、上述した第1及び第2の突起37,39は、この発明の範囲を離れることなく、他の寸法を有することができ、また別の方法で配置できるということである。第1及び第2の突起間の接触表面積の量は、突起間の電気伝導度に直接比例し、また集積回路デバイス3と基板13を緊密に保持する機械的接続力に直接比例する。突起37,39の数と、突起の寸法構成と、突起の軸方向の長さの重複量は、特定の応用および必要とされる電気伝導度および機械的接続力の量に基づいて変化する。例えば、大電流応用は、多数の噛み合った突起37,39を必要とする。これは、大量の電流が回路デバイス3と基板13との間を転送できるようにするためである。
It should be understood that the first and
操作時に、本発明の集積回路アセンブリ1は、集積回路デバイス3をチップキャリア基板13に対し電気的および機械的に接続することによって作られる。デバイス3は、回路デバイス上の少なくとも1つの第1の突起37と、対となる基板上の少なくとも2つの第2の突起39との噛み合いによって、チップキャリア基板13に対し電気的および機械的に接続されている。第1の突起37と第2の突起39との間の摩擦係合は、集積回路デバイス3と基板13との間に確実な電気的および機械的接続を作る。チップキャリア基板13は、プリント回路基板(図示せず)や他の電子回路の部品から電気信号を受信する。この電気信号は、導電性の第1の突起と導電性の第2の突起39との接触を通して集積回路デバイス3に転送される。この代わりに、アセンブリ1は、基板13上の第1の突起37と集積回路デバイス3上の第2の突起39とを伴って構成される。この場合、デバイスと基板との間の電気的および機械的接続は、突起の噛み合いを通して確立される。
In operation, the integrated circuit assembly 1 of the present invention is made by electrically and mechanically connecting the
図8は、集積回路デバイス側接続パッド203を備えた概略201で示される本発明の第2の実施形態を示している。この実施形態の接続パッド203は、第1の実施形態の接続パッド23と実質的に同じである。但し、この実施形態のパッドは、第1の突起207を含んでいる。集積回路デバイス側接続パッド203の各第1の突起207は、断面を円形とした固体の切頭形本体を有する。この本体は、丸み付けされた遊端即ち先端215と、突起の遊端から基端へ向けて直径が増えるようにテーパ付けされた外面217とを持つ。各第1の突起207は、第1の実施形態でのように、金属や他の導電性材料で作られ、そして基板13上の円筒形の第2の突起39(図5)と噛み合うように構成されている。この代わりに、第1の突起207は、第1の突起と構造が同じである基板上の第2の突起、あるいはこの発明の範囲を離れることのない他の形状および構成を有した第2の突起と噛み合うこともできる。ここで理解されるべき点は、各突起207の丸み付けされた先端215は、基板13上のそれぞれの第2の突起(図8)間に、第1の突起を迅速且つ容易に配置(即ち、案内)することを可能にする。各第1の突起207のテーパ付けされた外面217は、第2の突起39とのより緊密な摩擦嵌合を可能として、基板13に向けたデバイス3のさらなる挿入時に増加する機械的保持力を生じる。この実施形態201は、集積回路デバイス3と基板13との間に耐久性および耐衝撃性のある電気的接続を必要とする応用には特に有用である。
FIG. 8 shows a second embodiment of the present invention, indicated generally at 201 with integrated circuit device
図9は、概略301で示される本発明の第3の実施形態の断面図を示す。この実施形態301は、第1の実施形態と実質的に同じであるが、回路デバイス上の第1の突起305と基板13上の第2の突起307は、長円形または楕円形の断面を有する。一実施形態では、各長円形の第1の突起305は、この実施形態の長円形の第2の突起307よりも大きいが、第1及び第2の突起は、この発明の範囲から離れることなく、他のサイズを有することができるか、あるいは別の方法で配置することができる。ここで理解されるべき点は、この実施形態の第1及び第2の突起305,307は、第1の実施形態について上述したと同じプロセスを使用して金属または他の導電性材料で形成できるということである。
FIG. 9 shows a cross-sectional view of the third embodiment of the present invention, indicated generally at 301. This
図10および11は、先の実施形態と同様に、集積回路デバイス3(図1)上の接続パッド403と基板3(図1)上の接続パッド405を備えた概略401で示される本発明の第4の実施形態を示している。回路デバイス3上の各接続パッド403は第1の突起409を有し、また基板3上の接続パッド405は第2の突起413を有する。各突起409,413は、概ね平坦な接触表面を持つ多角形の断面を有する。図10および11の特別な実施形態では、各第1及び第2の突起409,413は、それぞれの電気的接続パッド403,405から延びた固体の平行四辺形状本体を有する。この実施形態の第1及び第2の突起409,413の噛み合いは、より大きな接触面積を突起間に与えて、より大きな電流搬送能力をデバイス3と基板13との間に許容する。ここで理解されるべき点は、第1及び第2の突起409,413が、この発明の範囲から離れることなく、他の多角形の断面(例えば、矩形、方形、三角形等)を有することができるということである。
10 and 11 of the present invention, shown generally at 401, with
図12及び13を参照すると、概略701で示される集積回路デバイスパッケージは、相互接続基板707上に搭載された集積回路デバイス703を備えている。図12に示されるように、パッケージ701は、相互接続基板707上の導電性接続要素715によって、電気回路基板711(例えば、プリント回路基板、ボール・グリッドアレイ、またはランド・グリッドアレイ)に対し電気的および機械的に接続されている。一実施形態では、導電性接続要素715は、電子回路基板711上の導電性接続要素717と電気的接触状態に置かれ、電気信号を集積回路デバイスパッケージ701へ通過できるようにする。集積回路デバイス703は模式的に示されているが、ここで理解されるべき点は、回路デバイスは、能動面719を有して、保護された囲まれた空間を必要とする、如何なるタイプの回路デバイス(例えば、MEMSデバイスやOEデバイス)でもよいということである。集積回路デバイス703は、電気的接続パッド723を有する。このパッドは、回路デバイスの周辺部から離れて配置され、且つ図1及び2に示された集積回路デバイス3について上述したパッド23と同様に構成されている。図12に示された回路デバイス703上の接続パッド723は、チップの能動面719上に配置されている。このチップは、典型的には電子回路基板711から受信される電気信号によって作動される移動部品(図示せず)を有する。
Referring to FIGS. 12 and 13, the integrated circuit device package shown generally at 701 includes an
典型的に、相互接続基板707は、回路デバイス703と同じチップ組立プロセスおよび同じ半導体材料(例えば、シリコン)を使用して作られている。この代わりに、相互接続基板は、窓(図示せず)を有するか、あるいは光が相互接続基板を通過して光学MEMSデバイス703に到達することを可能にする半透明材料からなることができる。相互接続基板707は、集積回路デバイス703の能動面719との接触に適用される第1面741と、電子回路基板711との電気的接続に適用される第2面745とを有する。図14及び15に最も良く見られるように、相互接続基板707は、複数の組の電気的接続パッドを有している。各組は、基板の第1面上の第1のパッド749と、基板の第2面上の第2のパッド753とを備える。各電気的接続パッド749,753は、相互接続基板707の周辺近くに配置されることが好ましい。図13に最も良く見られるように、相互接続基板707の接続パッド749,753は、相互接続基板を貫通する金属化されたビア759によって電気的に接続されている。相互接続基板707上の接続パッド749は、集積回路デバイス703の能動面719上の対応するパッド723と接触するように配列されている。また、相互接続基板の第2面745上のパッド753は、電子回路基板711の電気的接続パッド717との接続に適用される。
Typically, the
一実施形態では、相互接続基板707上の導電性接続要素715は、図1の集積回路デバイス3について上述した接続要素37と同様の導電性接続突起を備える。各突起715は、電気的接続パッド753と一体的に形成された金属化された突起でもよいし、通常の製造プロセスによって接続パッドに結合された金属突起でもよい。図12および14に見られるように、離れて配置された導電性接続要素717は、先の実施形態について上述された接続要素39と同様の突起を備える。相互接続基板707上の突起715と電子回路基板711上の突起717は、チップ・スケールパッケージ701と電子回路基板との間に電気的および機械的接続を形成するための噛み合わせに適用される。ここで理解されるべき点は、相互接続基板707上の突起715と電子回路基板711上の突起717は、先に論じられた導電性接続要素の実施形態のいずれか、あるいは集積回路デバイスを電子回路基板に接続することに一般的に使用される他の接続要素のいずれかを備えることができる。
In one embodiment, the
図14および15に最もよく見られるように、相互接続基板707の第1面741は、相互接続基板の周辺エッジに沿って、回路デバイス703の能動面719に封止接触するための外縁773を有する。ここで理解されるべき点は、相互接続基板707と集積回路デバイス703は、半導体産業で一般的に使用される通常のウエハボンディング法(例えば、接着ボンディング、融合ボンディング、またはアノードボンディング)によって結合され得るということである。相互接続基板707の第1面741は、外縁773に隣接した肩部777を有する。この肩部は、集積回路デバイス703の対応する電気的接続パッド723と組み合う各電気的接続パッド749を支持する。図15の実施形態では、相互接続基板707の第1面741上の各電気的接続パッド749は、平坦な接触平面を有する。この接触平面は、集積回路デバイス703上のそれぞれの電気的接続パッド723の平坦な接触平面と組み合わされる。相互接続基板707は、肩部777に隣接した凹部781を有する。この凹部は、外縁773が集積回路デバイス703の能動面719と接触したときにパッケージの囲まれた空間を形成する。図示の実施形態では、凹部781は相互接続基板707上に配置され、そして相互接続基板の表面積の約60%から75%を備える。ここで理解されるべき点は、変化するサイズの1より多い凹部781が相互接続基板707上に存在できるということである。また、集積回路デバイス703は、凹部781と同様の凹部を備える能動面719を有するように構成できる。この場合、相互接続基板707の第1面791は、実質的に平坦となる。
As best seen in FIGS. 14 and 15, the
図16は、概略801で示される集積回路デバイスパッケージの第2の実施形態を示している。この実施形態801はパッケージ701の第1の実施形態と実質的に同じである。但し、相互接続基板707の第1面741上の電気的接続パッド805は尖った突起即ち歯809を備え、これらは集積回路デバイス703上の電気的接続パッド723と接触する。回路デバイス703が相互接続基板707に結合されるときに、尖った突起809は集積回路デバイス上の電気的接続パッド723に埋まって、集積回路デバイスを相互接続基板707との電気的接続状態に保持する付加的な機械力を与える。ここで理解されるべき点は、この発明の範囲を離れること無しに、突起809は異なるサイズ及び形状(例えば、鈍い端部を持つ円筒形の突起)を有してもよいということである。
FIG. 16 illustrates a second embodiment of an integrated circuit device package indicated generally at 801. This
図17は、概略831で示される集積回路デバイスパッケージの第3の実施形態を示している。この実施形態831はパッケージ701の第1の実施形態と実質的に同じである。但し、相互接続基板707の第1面741上の電気的接続パッド835は、この接続パッドから延びた1以上の導電性スプリング839を備える。スプリング839は、回路デバイスが僅かではあるが不整合であるときに、集積回路デバイス703と相互接続基板707との間の電気的接続を可能にする。このため、相互接続基板707上の電気的接続パッド835の平坦な表面は、回路デバイス上の電気的接続パッド723の平坦な表面に対して僅かに平行とはなっていない。スプリング839は、通常の組立技術を使用して通常のスプリング金属材料(例えば、モリブデンおよびクロム)によって、接続パッド835と一体的に形成されることが好ましい。米国特許第6,560,851号および5,613,861号が参照される。これらは、全ての目的について、通常のマイクロスプリング材料および組立プロセスについて、参照によりここに組み入れられる。
FIG. 17 illustrates a third embodiment of an integrated circuit device package, indicated generally at 831. This
図18は、概略851で示される集積回路デバイスパッケージの第4の実施形態を示している。この実施形態851はパッケージ701の第1の実施形態と実質的に同じであるが、相互接続基板855を含んでいる。この基板は、導電性突起715(図12)の代わりに半田ボール859を備えた導電性要素を有する。パッケージ851を基板上に配置し、そしてパッケージを加熱して半田ボール859をリフローすることによって、パッケージ851は、電子回路基板711の導電性接続パッド(図示せず)上に通常の手段によって直接搭載される。この代わりに、この実施形態の導電性接続要素859は、他の材料からなることもできる。例えば、集積回路デバイスパッケージ851を電子回路基板711に対して電気的および機械的に接続することに使用され得る導電性接着剤である。
FIG. 18 shows a fourth embodiment of an integrated circuit device package, indicated generally at 851. This
図19〜21を参照すると、図12〜18に示された集積回路デバイスパッケージ701は、複数の個別集積回路デバイスパッケージを生じるウエハレベル組立プロセスによって形成され得る。このプロセスでは、複数の集積回路デバイス703を有する集積回路デバイスウエハ871を製造する。各デバイスは、能動面719と、この能動面上の複数の電気的接続パッド723とを有する。図19Bに示されているように、相互接続基板ウエハ875は、個別集積回路デバイスパッケージ701について上述された外縁773、肩部777および凹部781に対応する複数の表面を有するように製造される。相互接続基板ウエハ875は、基板の第1面741の肩部777上に作られた複数の電気的接続パッド749と、ウエハの第2面745上に作られた複数の導電性接続要素715とを有する。ここで理解されるべき点は、導電性接続要素715は、集積回路デバイス3上の導電性接続要素37について上述された方法のいずれかによって形成されるということである。またウエハ871,875は、通常のウエハ製造法によって製造される。米国特許第6,475,881号、6,159,826号、5,981,361号および5,685,885号が参照される。これらは、全ての目的について、通常のウエハ組立プロセスについて、参照によりここに組み入れられる。図20に示されるように、回路デバイスウエハ871および相互接続基板ウエハ875は、通常のボンディング法によって一緒に結合される。この場合、相互接続基板ウエハ875の第1面741から突出している外縁773は、集積回路デバイスウエハ871の能動面719に封止接触した状態に配置される。またウエハ871,875は、結合前に整合される。この場合、それらの電気的接続パッド723,749は互いに押し付けられて、集積回路デバイスウエハと相互接続基板ウエハとの間に電気的接続を作る。結合後に、連結されたウエハ871,875は、通常のダイシング法(例えば、レーザダイシングまたはソーイング)によって切断される。一実施形態では、ウエハ871,875は、カットライン879に沿って切断される。このカットラインは、集積回路デバイスウエハ871と接触しているウエハ875の外縁773に対応する相互接続基板ウエハ上の縁構造を通過している。カットライン879は、これら縁構造の中心を通ることが好ましい。切断されたウエハは、個別集積回路デバイスパッケージ701(図21)を生じる。このパッケージは、追加処理を必要とすることなしに、電子回路基板711に対して直接電気的及び機械的に接続する準備のできた導電性接続要素715を有している。
With reference to FIGS. 19-21, the integrated
本発明のパッケージ701は、集積回路デバイス703のサイズに近いチップスケールパッケージ(CSP)であって、直接チップ取り付けによって基板に搭載されるベアチップと比較したときに、必要とされる追加的な回路基板搭載面積は非常に小量である。ここで理解されるべき点は、パッケージ701が、ベア集積回路デバイス703と比較して、相互接続基板707の外縁773の幅とほぼ等しい量だけ大きな基板搭載面積を占有するということである。パッケージ701は、ベア集積回路デバイスの搭載面積よりも約1〜20%大きな基板搭載面積を有することが好ましい。このパッケージの基板搭載面積は、ベア集積回路デバイスの基板搭載面積よりも約1〜10%大きいことが更に好ましい。このパッケージの基板搭載面積は、ベア集積回路デバイスの基板搭載面積よりも約1%大きいことが最も好ましい。
The
上記の点を考慮すると、この発明のいくつかの目的が達成され、そして他の有利な結果が得られることが判明する。チップモジュール1の第1の突起37と第2の突起39との間の摩擦係合は、熱の適用およびその結果の熱的ストレスなしに、基板13に対する集積回路デバイス3の組立および取り付けを可能とする。回路デバイス3及び基板13上の第1の突起37及び第2の突起39は、テスト後にデバイスが容易に基板から除去され、また広範囲な作り直しなしに基板に再接続されることを可能にする。また、第1及び第2の突起37,39間の摩擦係合は、最終アセンブリ内の集積回路デバイス3の容易な修理と交換を可能とする。第1及び第2突起の37,39は、チップまたは基板の製造プロセス中に容易に製造できる。あるいは、これらの突起は、チップまたは基板の組立プロセス完了後の追加工程として組立できる。集積回路デバイスパッケージ701は、パッケージから回路基板711への電気的接続用に追加の処理を必要としない単純なウエハレベルのプロセスで製造できる。集積回路デバイスパッケージ701は、集積回路デバイス703を保護するための囲まれた空間を与え、しかも回路基板搭載面積を最小化する。集積回路デバイスパッケージ701,851上の導電性接続要素715,859は、パッケージが容易に電子基板711に搭載され、またそこから除去されることを可能にする。
In view of the above, it will be seen that the several objects of the invention are achieved and other advantageous results are obtained. The frictional engagement between the
この発明の範囲から離れることなしに種々の変形が上記の構成に対してなされ得るので、上記説明に含まれたり、添付の図面に示された全ての事項は、説明用として解釈されるべきものであって、限定するためのものではない。例えば、第1及び第2突起の37,39は、集積回路デバイス3と基板3を電気的および機械的接触状態に保持する摩擦係合を可能とする代替の形状およびサイズを持つことができる。また第1及び/又は第2突起の37,39は、それぞれの電気的接続パッド23,27と一体的に形成されたり、あるいは集積回路デバイス3または基板13の一体的な部分として構成することができる。更には、第1及び/又は第2突起の37,39は、それぞれの電気的接続パッド23,27に取り付けられたか一体的に形成された共通の基部を有する指状の突起でもよい。
Since various modifications can be made to the above configuration without departing from the scope of the present invention, all matters included in the above description and shown in the accompanying drawings should be construed for the purpose of description. And not for limitation. For example, the first and
本発明またはその好ましい実施形態の要素を紹介するときに、冠詞“a”、“an”、“the”および“said”は、これら要素の1以上があることを意味することを意図されている。用語“comprising”、“including”および“having”は、包含的であって、掲載された要素以外に追加の要素もあり得ることを意味することが意図されている。 When introducing elements of the present invention or its preferred embodiments, the articles “a”, “an”, “the” and “said” are intended to mean that there is one or more of these elements. . The terms “comprising”, “including” and “having” are intended to be inclusive and mean that there may be additional elements other than the listed elements.
全図面を通して、対応する部分は、対応する参照符号によって示される。
3 集積回路デバイス
13 チップキャリア基板
23,27 電気的接続パッド
37 第1の突起
39 第2の突起
701 パッケージ
707 相互接続基板
711 電子回路基板
Corresponding parts are designated by corresponding reference numerals throughout the drawings.
DESCRIPTION OF
Claims (26)
この基板に対し電気的および機械的に接続されるように適用される集積回路デバイスと、
前記集積回路デバイス上および前記基板上にあって、前記回路デバイスと前記基板が接続されるときに互いに接触するように適用される電気的接続パッドとを備え、
前記接続パッドは、少なくとも1つの第1の突起を前記デバイスおよび前記基板の一方の上に、また少なくとも2つの第2の突起を前記デバイスおよび前記基板の他方の上に有し、各突起はそれぞれの接続パッドの外面から延びたそれぞれの軸方向の長さを有し、
前記少なくとも1つの第1の突起と前記少なくとも2つの第2の突起は、互いに噛み合ったときに、それらの軸方向の長さに沿って緊密な摩擦嵌合をするためにサイズおよび形状が設定されたそれぞれの外面を有し、これによりそれぞれの突起の間に軸方向の接触面積を作って、前記デバイスと前記基板との間に電気的および機械的な接続を確立することを特徴とするアセンブリ。 A substrate,
An integrated circuit device adapted to be electrically and mechanically connected to the substrate;
Electrical connection pads on the integrated circuit device and on the substrate and applied to contact each other when the circuit device and the substrate are connected;
The connection pad has at least one first protrusion on one of the device and the substrate, and at least two second protrusions on the other of the device and the substrate, each protrusion being respectively Each having an axial length extending from the outer surface of the connection pad,
The at least one first protrusion and the at least two second protrusions are sized and shaped to provide a tight friction fit along their axial length when engaged with each other. An assembly having a respective outer surface thereby creating an axial contact area between the respective protrusions to establish an electrical and mechanical connection between the device and the substrate .
この集積回路デバイスを電子回路基板上に搭載するための相互接続基板とを備え、
前記相互接続基板は、囲まれた空間を形成するために前記集積回路デバイスの能動面と組み合わされるように適用される第1面と、前記電子回路基板との電気的および機械的接続に適用される第2面とを有し、
前記相互接続基板は、少なくとも1組の電気的接続パッドを有し、各組は、前記集積回路デバイス上の少なくとも1つの電気的接続パッドとの電気的接続に適用される前記相互接続基板の第1面上の第1の電気的接続パッドと、この第1の接続パッドに電気的に接続される前記相互接続基板の第2面上の第2の電気的接続パッドと備え、前記相互接続基板の第2面上の前記第2の電気的接続パッドは、前記電子回路基板との電気的および機械的接続に適用されることを特徴とする集積回路デバイスパッケージ。 An integrated circuit device having an active surface and having at least one electrical connection pad thereon;
An interconnection substrate for mounting the integrated circuit device on the electronic circuit substrate,
The interconnect substrate is applied to electrical and mechanical connections between the electronic circuit board and a first surface applied to be combined with an active surface of the integrated circuit device to form an enclosed space. A second surface,
The interconnect substrate has at least one set of electrical connection pads, each set being adapted for electrical connection with at least one electrical connection pad on the integrated circuit device. A first electrical connection pad on one surface; and a second electrical connection pad on a second surface of the interconnect substrate electrically connected to the first connection pad, the interconnect substrate. The integrated circuit device package, wherein the second electrical connection pads on the second surface of the integrated circuit device are applied for electrical and mechanical connection with the electronic circuit board.
能動面を有する集積回路デバイスウエハを作成する工程と、
相互接続基板ウエハを、このウエハがその対向する面上に電気的接続パッドを有し、また1つの凹んだ表面を有するように作成する工程と、
前記集積回路デバイスウエハと相互接続基板ウエハを電気的および機械的に接続して、前記2つのウエハが、前記集積回路デバイスウエハの能動面と前記相互接続基板ウエハの凹んだ表面との間に囲まれた空間を形成する工程と、
前記集積回路デバイスウエハと相互接続基板ウエハをダイシングして、1以上の個別集積回路デバイスパッケージを形成する工程とを備えることを特徴とするプロセス。 A process for forming an integrated circuit device package comprising:
Creating an integrated circuit device wafer having an active surface;
Creating an interconnect substrate wafer such that the wafer has electrical connection pads on its opposite side and a concave surface;
Electrically and mechanically connecting the integrated circuit device wafer and the interconnect substrate wafer, the two wafers are enclosed between an active surface of the integrated circuit device wafer and a recessed surface of the interconnect substrate wafer. Forming a space,
Dicing the integrated circuit device wafer and the interconnect substrate wafer to form one or more individual integrated circuit device packages.
前記集積回路デバイスの能動面と組み合わされて囲まれた空間を形成することに適用される第1面と、前記電子回路基板との電気的および機械的接続に適用される第2面と、
前記相互接続基板の第1面上にあって、前記集積回路デバイスとの電気的接続に適用される第1の電気的接続パッドと、
前記相互接続基板の第2面上にあって、前記第1の接続パッドに電気的に接続された第2の電気的接続パッドと備え、
前記相互接続基板の第2面上の前記第2の電気的接続パッドは、前記電子回路基板との電気的および機械的接続に適用されるものであることを特徴とする相互接続基板。 An interconnect substrate for mounting an integrated circuit device on an electronic circuit substrate,
A first surface applied to form an enclosed space in combination with an active surface of the integrated circuit device; a second surface applied to electrical and mechanical connection with the electronic circuit board;
A first electrical connection pad on a first surface of the interconnect substrate and applied for electrical connection with the integrated circuit device;
A second electrical connection pad on the second surface of the interconnect substrate and electrically connected to the first connection pad;
The interconnect board according to claim 2, wherein the second electrical connection pad on the second surface of the interconnect board is applied to an electrical and mechanical connection with the electronic circuit board.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/621,773 US20050012212A1 (en) | 2003-07-17 | 2003-07-17 | Reconnectable chip interface and chip package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005051239A true JP2005051239A (en) | 2005-02-24 |
Family
ID=33477118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004210546A Pending JP2005051239A (en) | 2003-07-17 | 2004-07-16 | Reconnectable chip interface and chip package |
Country Status (4)
Country | Link |
---|---|
US (2) | US20050012212A1 (en) |
EP (1) | EP1498948A3 (en) |
JP (1) | JP2005051239A (en) |
KR (1) | KR20050009235A (en) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7135771B1 (en) * | 2005-06-23 | 2006-11-14 | Intel Corporation | Self alignment features for an electronic assembly |
KR20070048330A (en) * | 2005-11-04 | 2007-05-09 | 삼성전자주식회사 | Chip type electric device and display device including the same |
KR100802638B1 (en) | 2006-10-30 | 2008-02-13 | 백미자 | Bicycle without seat |
US7830020B2 (en) * | 2007-06-21 | 2010-11-09 | Stats Chippac Ltd. | Integrated circuit package system employing device stacking |
US8174127B2 (en) * | 2007-06-21 | 2012-05-08 | Stats Chippac Ltd. | Integrated circuit package system employing device stacking |
US7863099B2 (en) * | 2007-06-27 | 2011-01-04 | Stats Chippac Ltd. | Integrated circuit package system with overhanging connection stack |
US8487428B2 (en) * | 2007-11-20 | 2013-07-16 | Fujitsu Limited | Method and system for providing a reliable semiconductor assembly |
JP5304536B2 (en) | 2009-08-24 | 2013-10-02 | ソニー株式会社 | Semiconductor device |
KR100966114B1 (en) | 2009-10-09 | 2010-06-28 | (주) 뉴캐어메디컬시스템 | Thyroid uptake measurement apparatus |
US8576029B2 (en) * | 2010-06-17 | 2013-11-05 | General Electric Company | MEMS switching array having a substrate arranged to conduct switching current |
US9773724B2 (en) * | 2013-01-29 | 2017-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and semiconductor device packages |
JP6113585B2 (en) * | 2013-06-26 | 2017-04-12 | 富士通コンポーネント株式会社 | Electronic component module, substrate, and electronic component module manufacturing method |
CN103354210B (en) * | 2013-06-27 | 2016-08-10 | 清华大学 | A kind of bonding method and use the bonding structure that this bonding method formed |
US11289443B2 (en) * | 2017-04-20 | 2022-03-29 | Palo Alto Research Center Incorporated | Microspring structure for hardware trusted platform module |
EP3747043A4 (en) * | 2018-02-01 | 2022-02-23 | Hrl Laboratories, Llc | Integrated circuit with metallic interlocking structure |
CN113345879B (en) * | 2021-05-31 | 2022-07-12 | Tcl华星光电技术有限公司 | Miniature LED display panel |
WO2024108432A1 (en) * | 2022-11-23 | 2024-05-30 | 厦门市芯颖显示科技有限公司 | Micro bonding device, bonding backplane and display device |
Family Cites Families (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3005282A (en) * | 1958-01-28 | 1961-10-24 | Interlego Ag | Toy building brick |
DE1478284A1 (en) * | 1965-06-19 | 1969-03-13 | Lego System As | Process for the production of devices or construction models containing one or more electrical circuits, as well as components for carrying out the process |
US3526867A (en) * | 1967-07-17 | 1970-09-01 | Keeler Brass Co | Interlocking electrical connector |
US3585569A (en) * | 1969-09-02 | 1971-06-15 | Gen Electric | Electrical contact closure |
US3825876A (en) * | 1971-08-12 | 1974-07-23 | Augat Inc | Electrical component mounting |
US3825878A (en) * | 1973-09-10 | 1974-07-23 | Motorola Inc | Flexible flat cable system |
DE2552587A1 (en) * | 1975-11-24 | 1977-05-26 | Jens Freese | Interlocking building brick for toy sets - has metallic cover sections to give electrically conducting path |
ZA84690B (en) * | 1983-02-14 | 1984-09-26 | Interlego Ag | Building blocks for construction models,especially toy building blocks |
JPS59230741A (en) * | 1983-06-15 | 1984-12-25 | 株式会社日立製作所 | Shape memory composite material |
US4526429A (en) * | 1983-07-26 | 1985-07-02 | Augat Inc. | Compliant pin for solderless termination to a printed wiring board |
US4601526A (en) * | 1983-10-28 | 1986-07-22 | Honeywell Inc. | Integrated circuit chip carrier |
FR2583254A1 (en) * | 1985-06-10 | 1986-12-12 | Thevenin Gilles | PANEL FOR MOUNTING REMOVABLE ELEMENTS, ESPECIALLY FOR EDUCATIONAL TOYS |
US4657336A (en) * | 1985-12-18 | 1987-04-14 | Gte Products Corporation | Socket receptacle including overstress protection means for mounting electrical devices on printed circuit boards |
US4744780A (en) * | 1986-02-06 | 1988-05-17 | Tyco Industries, Inc. | Adapter block |
JPH07112041B2 (en) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | Method for manufacturing semiconductor device |
US5502889A (en) * | 1988-06-10 | 1996-04-02 | Sheldahl, Inc. | Method for electrically and mechanically connecting at least two conductive layers |
US5059130A (en) * | 1988-06-23 | 1991-10-22 | Ltv Aerospace And Defense Company | Minimal space printed cicuit board and electrical connector system |
JP2833111B2 (en) * | 1989-03-09 | 1998-12-09 | 日立化成工業株式会社 | Circuit connection method and adhesive film used therefor |
US5118299A (en) * | 1990-05-07 | 1992-06-02 | International Business Machines Corporation | Cone electrical contact |
US5110298A (en) * | 1990-07-26 | 1992-05-05 | Motorola, Inc. | Solderless interconnect |
US5679977A (en) * | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5120678A (en) * | 1990-11-05 | 1992-06-09 | Motorola Inc. | Electrical component package comprising polymer-reinforced solder bump interconnection |
US5312456A (en) * | 1991-01-31 | 1994-05-17 | Carnegie Mellon University | Micromechanical barb and method for making the same |
US5299939A (en) * | 1992-03-05 | 1994-04-05 | International Business Machines Corporation | Spring array connector |
US5411400A (en) * | 1992-09-28 | 1995-05-02 | Motorola, Inc. | Interconnect system for a semiconductor chip and a substrate |
US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
US5457610A (en) * | 1993-06-01 | 1995-10-10 | Motorola, Inc. | Low profile mechanical interconnect system having metalized loop and hoop area |
US5439162A (en) * | 1993-06-28 | 1995-08-08 | Motorola, Inc. | Direct chip attachment structure and method |
US5326428A (en) * | 1993-09-03 | 1994-07-05 | Micron Semiconductor, Inc. | Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability |
JPH09506712A (en) * | 1993-12-13 | 1997-06-30 | ハネウエル・インコーポレーテッド | Integrated Silicon Vacuum Micro Package for Infrared Devices |
GB9400384D0 (en) * | 1994-01-11 | 1994-03-09 | Inmos Ltd | Circuit connection in an electrical assembly |
US6320257B1 (en) * | 1994-09-27 | 2001-11-20 | Foster-Miller, Inc. | Chip packaging technique |
US5665654A (en) * | 1995-02-10 | 1997-09-09 | Micron Display Technology, Inc. | Method for forming an electrical connection to a semiconductor die using loose lead wire bonding |
US5613861A (en) * | 1995-06-07 | 1997-03-25 | Xerox Corporation | Photolithographically patterned spring contact |
US5971253A (en) * | 1995-07-31 | 1999-10-26 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
US5903059A (en) * | 1995-11-21 | 1999-05-11 | International Business Machines Corporation | Microconnectors |
US5774341A (en) * | 1995-12-20 | 1998-06-30 | Motorola, Inc. | Solderless electrical interconnection including metallized hook and loop fasteners |
US5798557A (en) * | 1996-08-29 | 1998-08-25 | Harris Corporation | Lid wafer bond packaging and micromachining |
KR100267155B1 (en) * | 1996-09-13 | 2000-10-16 | 아끼구사 나오유끼 | Fabrication process of a semiconductor device including a dicing process of a semiconductor wafer and an apparatus the refore |
JP3332069B2 (en) * | 1997-08-25 | 2002-10-07 | 株式会社村田製作所 | Inductor and manufacturing method thereof |
JP3862870B2 (en) * | 1997-09-25 | 2006-12-27 | 北陸電気工業株式会社 | Electrical components with solderless terminal fittings |
US6018249A (en) * | 1997-12-11 | 2000-01-25 | Micron Technolgoy, Inc. | Test system with mechanical alignment for semiconductor chip scale packages and dice |
KR100295637B1 (en) * | 1997-12-29 | 2001-10-24 | 김영환 | Structure of semiconductor wafer and method for fabricating semiconductor chip |
US6200143B1 (en) * | 1998-01-09 | 2001-03-13 | Tessera, Inc. | Low insertion force connector for microelectronic elements |
KR200215511Y1 (en) * | 1998-03-03 | 2001-03-15 | 윤종용 | Socket, circuit board and sub-circuit board for integrated circuit device |
EP0951068A1 (en) * | 1998-04-17 | 1999-10-20 | Interuniversitair Micro-Elektronica Centrum Vzw | Method of fabrication of a microstructure having an inside cavity |
US6265776B1 (en) * | 1998-04-27 | 2001-07-24 | Fry's Metals, Inc. | Flip chip with integrated flux and underfill |
WO1999065076A1 (en) * | 1998-06-05 | 1999-12-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
JP2000113919A (en) * | 1998-08-03 | 2000-04-21 | Sony Corp | Electrical connection device and electrically connecting method |
US6208027B1 (en) * | 1999-03-10 | 2001-03-27 | Advanced Micro Devices, Inc. | Temporary interconnect for semiconductor devices |
US6179625B1 (en) * | 1999-03-25 | 2001-01-30 | International Business Machines Corporation | Removable interlockable first and second connectors having engaging flexible members and process of making same |
US6345991B1 (en) * | 1999-06-09 | 2002-02-12 | Avaya Technology Corp. | Printed wiring board for connecting to pins |
US6228675B1 (en) * | 1999-07-23 | 2001-05-08 | Agilent Technologies, Inc. | Microcap wafer-level package with vias |
US6291884B1 (en) * | 1999-11-09 | 2001-09-18 | Amkor Technology, Inc. | Chip-size semiconductor packages |
US6441481B1 (en) * | 2000-04-10 | 2002-08-27 | Analog Devices, Inc. | Hermetically sealed microstructure package |
US6396711B1 (en) * | 2000-06-06 | 2002-05-28 | Agere Systems Guardian Corp. | Interconnecting micromechanical devices |
KR100370398B1 (en) * | 2000-06-22 | 2003-01-30 | 삼성전자 주식회사 | Method for surface mountable chip scale packaging of electronic and MEMS devices |
US6352436B1 (en) * | 2000-06-29 | 2002-03-05 | Teradyne, Inc. | Self retained pressure connection |
US6214644B1 (en) * | 2000-06-30 | 2001-04-10 | Amkor Technology, Inc. | Flip-chip micromachine package fabrication method |
US6448109B1 (en) * | 2000-11-15 | 2002-09-10 | Analog Devices, Inc. | Wafer level method of capping multiple MEMS elements |
US6439703B1 (en) * | 2000-12-29 | 2002-08-27 | Eastman Kodak Company | CMOS/MEMS integrated ink jet print head with silicon based lateral flow nozzle architecture and method of forming same |
-
2003
- 2003-07-17 US US10/621,773 patent/US20050012212A1/en not_active Abandoned
-
2004
- 2004-05-25 US US10/853,696 patent/US20050012191A1/en not_active Abandoned
- 2004-07-16 EP EP04016793A patent/EP1498948A3/en not_active Withdrawn
- 2004-07-16 KR KR1020040055537A patent/KR20050009235A/en not_active Application Discontinuation
- 2004-07-16 JP JP2004210546A patent/JP2005051239A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20050012191A1 (en) | 2005-01-20 |
EP1498948A2 (en) | 2005-01-19 |
EP1498948A3 (en) | 2006-10-18 |
KR20050009235A (en) | 2005-01-24 |
US20050012212A1 (en) | 2005-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005051239A (en) | Reconnectable chip interface and chip package | |
JP5572288B2 (en) | Ultra-small electronic component package and method therefor | |
KR100600683B1 (en) | Semiconductor device and manufacturing method thereof | |
US7858445B2 (en) | Wire bonded wafer level cavity package | |
US6881074B1 (en) | Electrical circuit assembly with micro-socket | |
JP3006885B2 (en) | Contact structures, interposers, semiconductor assemblies and methods for interconnects | |
CN108352355B (en) | Semiconductor system with pre-molded dual leadframe | |
US20130127029A1 (en) | Two level leadframe with upset ball bonding surface and device package | |
US20030151479A1 (en) | Latching micro magnetic relay packages and methods of packaging | |
KR20130132745A (en) | Stackable molded microelectronic packages | |
US20060049495A1 (en) | Semiconductor package and laminated semiconductor package | |
JP2008244473A (en) | Flexible electronic circuit package with stand-off and method for manufacturing the same | |
JP2000074993A (en) | High performance integrated circuit chip package | |
WO2005065207A2 (en) | Microelectronic packages and methods therefor | |
JP2009532912A (en) | Molded semiconductor package with integral through-hole heat dissipation pins | |
TWI765049B (en) | Semiconductor device and method for manufacturing the same | |
JP2012069952A (en) | Interposer with microspring contact, and methods of making and using interposer | |
KR20170085499A (en) | Flat no-leads package with improved contact leads | |
US8866296B2 (en) | Semiconductor device comprising thin-film terminal with deformed portion | |
KR20020090908A (en) | Self-adhering chip | |
US6285202B1 (en) | Test carrier with force applying mechanism guide and terminal contact protector | |
JP6535087B2 (en) | Imaging module and manufacturing method of imaging module | |
KR100299465B1 (en) | How to mount the chip interconnect carrier and the spring contactor to the semiconductor device | |
KR20020007175A (en) | Semiconductor device and method of manufacturing the same | |
JPH0812895B2 (en) | Semiconductor device mounted pin grid array package substrate |