JP2005050913A - Semiconductor device having current sensing function - Google Patents

Semiconductor device having current sensing function Download PDF

Info

Publication number
JP2005050913A
JP2005050913A JP2003203878A JP2003203878A JP2005050913A JP 2005050913 A JP2005050913 A JP 2005050913A JP 2003203878 A JP2003203878 A JP 2003203878A JP 2003203878 A JP2003203878 A JP 2003203878A JP 2005050913 A JP2005050913 A JP 2005050913A
Authority
JP
Japan
Prior art keywords
region
cells
sense
semiconductor device
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003203878A
Other languages
Japanese (ja)
Other versions
JP4622214B2 (en
Inventor
Yuji Nishibe
祐司 西部
Tsutomu Uesugi
勉 上杉
Masahito Kigami
雅人 樹神
Eiko Hayashi
栄子 林
Norikazu Ota
則一 太田
Kimimori Hamada
公守 濱田
Hideshi Takatani
秀史 高谷
Hideki Toshima
秀樹 戸嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2003203878A priority Critical patent/JP4622214B2/en
Publication of JP2005050913A publication Critical patent/JP2005050913A/en
Application granted granted Critical
Publication of JP4622214B2 publication Critical patent/JP4622214B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the fluctuation of the current sensing ratio of a semiconductor device at an atmospheric temperature. <P>SOLUTION: A semiconductor device forms a main region 1 in which main current flows and a sensing region 2 in which branched current flows on the same substrate, and numbers of cells in the sense cell region 2 amount to not more than 0.1% of the numbers in the main cell region. At that time, a resistant temperature coefficient of a peripheral cell existing along the boundary of the regions is equal to that of an inside cell existing away from the boundary. Otherwise, the ratio of the numbers of the peripheral cell and the inside cell is equal in the main region 1 and the sensing region 2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】本発明は、電流センシング機能を有する半導体装置に関する。
【０００２】
【従来の技術】同一の半導体基板上に複数の機能実現セルが形成されており、通電電流をセンシングすることができる半導体装置が提案されており、特許文献１等に開示されている。
【０００３】
【特許文献１】
特開平１０−１０７２８２号公報
【０００４】
電流センシング機能を有する半導体装置は、機能実現セル群をメイン領域とセンス領域に区画し、半導体装置に流れる電流を、メイン領域内のセル群を流れるメイン電流と、センス領域内のセル群を流れるセンス電流に分流し、分流されたセンス電流を測定する。ここで、メイン電流とセンス電流の分流比が既知であれば、測定されたセンス電流値からメイン電流値をセンシングすることができる。
【０００５】
図１に、電流センシング機能を有する半導体装置を利用した電流検出回路を示す。参照番号１はメイン領域を示し、実際には多数のセル群が並列に配置されているが、ここでは１つのセルのみを図示する。２はセンス領域を示し、実際には複数（メイン領域内のセルの個数に比べれば遥かに少ない）のセル群が並列に配置されているが、１つのセルのみを図示する。図１の場合、各セルがスイッチング機能を有するトランジスタである場合を例示している。
メイン領域１内のセル群のゲート電極と、センス領域２内のセル群のゲート電極は、共通の駆動回路に接続され、同一のタイミングでオン／オフされる。この半導体装置は、負荷抵抗Ｒ１を流れる電流の大きさをセンシングする機能を備えている。負荷抵抗Ｒ１を流れる電流の大きさをセンシングするために、電流は、メイン領域１内のセル群を通過するメイン電流と、センス領域２内のセル群を通過するセンス電流に分流される。大半の電流はメイン領域１内のセル群を通過し、センス領域２内のセル群を通過するセンス電流は非常に小さい。センス領域２内のセル群を通過したセンス電流は、抵抗Ｒ２を流れる。抵抗Ｒ２による降下電圧が、オペアンプによって基準電位Ｖｒｅｆと比較され、抵抗Ｒ２を流れるセンス電流の大きさが測定される。メイン領域１内のセル群を通過するメイン電流と、センス領域２内のセル群を通過するセンス電流の分流比が既知であれば、抵抗Ｒ２を流れるセンス電流の測定値からメイン領域１内のセル群を通過するメイン電流の大きさを計算することができ、負荷抵抗Ｒ１を流れる電流の大きさを計算することができる。
半導体装置に電流センシング機能が組込まれていると、例えば、所定値よりも大きな電流が流れる場合に、機能実現セル群の抵抗を上昇させて所定値の電流にフィードバック制御するといった使い方が可能となる。
半導体装置外に電流検出回路を付加するのに比して、安価に実現でき、小型化することもできる。
【０００６】
図２は、機能実現セル群が、メイン領域１とセンス領域２に２分された半導体装置の断面図の一例を示している。単位となるセルは、ドレイン電極１０と、半導体基板２０と、ドリフト層３０と、ボディ層４０と、ソース領域６１と、ソース電極８１，８２と、トレンチゲート電極５０で構成され、トレンチゲート電極５０はゲート絶縁膜５１と層間絶縁膜７０で覆われている。半導体基板２０は、図示の都合によって薄く表現されているが、実際には厚い。ドレイン電極１０と、半導体基板２０と、ドリフト層３０と、ボディ層４０は機能実現セル群に対して共通に利用され、トレンチゲート電極５０とその両サイドのソース領域６１の組合せで単位となる機能実現セルが構成され、メイン領域１内のセル群に対して共通的にソース電極８１が利用され、センス領域２内のセル群に対して共通的にソース電極８２が利用される。図示６２はボディコンタクト領域である。
半導体基板２０はｎ＋型の単結晶シリコン基板で形成されている。ドリフト層３０はｎ−型のエピタキシャルシリコン層からなる。ボディ層４０はｐ型のエピタキシャルシリコン層からなる。ソース領域６１はｎ＋型であり、ボディコンタクト領域６２はｐ＋型である。
トレンチゲート電極５０は、ゲート絶縁膜５１を介して、ソース領域６１とボディ層４０に接しており、ソース領域６１とボディ層４０を貫通してドリフト層３０にまで伸びている。半導体装置を平面視したとき、トレンチゲート電極５０は、例えば格子状に形成されている。
メイン領域１内のセル群に対して共通的に利用されるソース電極８１と、センス領域２内のセル群に対して共通的に利用されるソース電極８２の分離線を正確に管理することが困難であり、その分離線の位置が半導体基板２０に対して製造公差の範囲内で変動することが避けられない。ソース電極８１とソース電極８２の分離線の位置が半導体基板２０に対してばらついても、センス領域２内のセル群の個数が変動しないようにするために、メイン領域１とセンス領域２間にはデットゾーン８３が設けられている。デットゾーン８３では、ソース領域６１とボディコンタクト領域６２が形成されていない。図２では、デットゾーン８３の幅が、単位セル１個分の幅で図示されている。しかしながら、ソース電極８１とソース電極８２の分離線の位置が半導体基板２０に対してばらつく幅はもっと大きく、実際のデットゾーン８３の幅は、数個から数十個の単位セルに相当する幅に調整されている。
【０００７】
トレンチゲート電極５０にオン電位が加えられると、電子は、ソース領域６１からボディ領域４０に形成されるチャネルとドリフト層３０と半導体基板２０を経てドレイン電極１０に流れる。デッドゾーン８３ではソース領域６１が形成されていないため、電流が流れない。
このとき、全ての機能実現セルのオン抵抗が揃っていれば、メイン領域１内のセル群を経てソース電極８１を流れるメイン電流と、センス領域２内のセル群を経てソース電極８２を流れるセンス電流の比は、メイン領域１内のセル数とセンス領域２内のセル数の比に等しくなるはずである。以下では、メイン電流値をセンス電流値で除した値を電流センス比と称する。
電流センス比が既知であれば、センス電流値を検出することによってメイン電流値を計算することができ、さらには半導体装置を流れる電流値を計算することができる。
その電流センス比は、メイン領域１内のセル数とセンス領域２内のセル数の比に等しいはずである。セルのオン抵抗が半導体装置の温度によって変動したとしても、全てのセルの温度が一様に変動するために、電流センス比は、メイン領域１内のセル数とセンス領域２内のセル数の比に維持されるはずである。
【０００８】
【発明が解決しようとする課題】しかしながら、実際に測定してみると、電流センス比は半導体装置の温度によって変化してしまうことがわかってきている。
図３は、従来の半導体装置の電流センス比が温度に対して変化する特性を示す。
温度が増加するにつれて電流センス比が増加しているのが分かる。従来の半導体装置では、温度が変動すると電流センス比まで変動してしまう。そのために、電流センス比が温度に依存して変動する影響を補償しない限り、センス領域２を流れる電流値からメイン領域１を流れる電流値を計算することができないという問題がある。
本発明では、温度補償を必要としない半導体装置、換言すれば、電流センス比が温度に対して変化しづらい半導体装置を実現する。
【０００９】
【課題を解決するための手段及び作用と効果】半導体装置は小型であり、大きな温度分布は生じない。従って、全てのセルの温度はほぼ一様に変化し、セルのオン抵抗が温度によって変動したとしても、全てのセルのオン抵抗が一様に変動するために、温度は電流センス比に影響しないはずである。電流センス比が温度に対して変化しづらい半導体装置を実現するには、電流センス比が温度に対して変化する原因を追求する必要があり、その原因が判明しないことには対策を講じることができない。そこで、本発明者らは、電流センス比が温度に対して変化する原因を探る研究を進めた。
本発明者らの研究によって、半導体装置内のセル群の抵抗温度係数は一様でなく、半導体装置内のセルの位置によって異なることが見出された。
【００１０】
図４は、電流センス機能を持つ半導体装置の平面図を示している。メイン領域１によってセンス領域２が囲繞されており、両者間にデッドゾーン８３が設けられている。メイン領域１の外側には、絶縁分離用のフィールド領域９が確保されている。図中の丸印が単位セルを示しており、メイン領域１内とセンス領域２内のそれぞれに多数のセル群が形成されている。なお、図中の点は単位セルが連続して複数形成されている様子を簡単化して表現している。
図４から明らかに、単位セルの中には、上下左右の四方向のいずれの隣接位置にもセルが形成されているセルと、上下左右の四方向のうちの少なくとも一方向の隣接位置にセルが形成されていないセルが存在していることがわかる。図４に示す白丸のセルは４つのセルによって取囲まれており、黒丸のセルは隣接位置の１または２箇所でセルが形成されていない。黒丸のセルは、メイン領域１とセンス領域２の境界に沿って存在しており、以下では周辺セルという。白丸のセルは、メイン領域１とセンス領域２の境界から離れた位置に存在しており、以下では内部セルという。
本発明者らの研究によって、周辺セルと内部セルとでは抵抗温度係数が相違していること、メイン領域１とセンス領域２とでは周辺セルと内部セルのセル数の比が相違していることによって、電流センス比が半導体装置の温度に依存して変化してしまうことが見出された。
【００１１】
センス領域２は電流を測定するためのものであり、無駄な電流を減少するためには、測定可能な電流がセンス領域２に流れる限度において、センス領域２を小さくすることが好ましい。そのために、メイン領域１内のセル数に対してセンス領域２内のセル数が０．１％以下にまで抑えられることが好ましい。この場合、９９．９％以上の電流が本来の目的に利用可能となる。幾何学の関係から、セル数の少ないセンス領域２では周辺セルの比率が増大し、セル数の多いメイン領域１では周辺セルの比率が減少する。
メイン領域１内のセル数に対してセンス領域２内のセル数が０．１％以下にまで抑えられると、周辺セルと内部セルのセル数の比がメイン領域１とセンス領域２とで大きく相違し、電流センス比が半導体装置の温度に依存して大きく変化してしまう。
【００１２】
本発明は、上記の知見が得られたことから創作されたものでり、その一つの手段では、半導体基板上に複数個の機能実現セルが形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数がメイン領域内のセル数の０．１％以下である半導体装置において、各領域の境界に沿って存在する周辺セルの抵抗温度係数と各領域の境界から離れて存在する内部セルの抵抗温度係数をほぼ等しくする。
周辺セルと内部セルの抵抗温度係数がほぼ等しいと、メイン領域とセンス領域とでセル数が相違し、メイン領域とセンス領域とで周辺セルと内部セルのセル数の比が相違していても、メイン領域でのオン抵抗とセンス領域でのオン抵抗は温度変化に対して同じ比率で変化し、電流センス比が温度に対して変化しづらい特性が得られる。このために、温度にかかわらず、センス領域を流れるセンス電流値からメイン領域を流れるメイン電流値を正確に計算することができる半導体装置が得られる。
周辺セルの抵抗温度係数に対して内部セルの抵抗温度係数が９５％〜１０５％の範囲にあれば、電流センス比が温度に対して変化しずらい特性が得られる。
【００１３】
本発明は、個々の機能実現セルが縦型のＭＯＳＦＥＴである場合に、非常に有用な結果をもたらす。この半導体装置は、半導体装置の裏面側に存在する半導体基板、その表面側に形成されたドリフト層、その表面側に形成されたボディ層、半導体装置の表面側からボディ層を貫通してドリフト層に達するトレンチゲート電極、ボディ層表面のトレンチゲート電極に隣接する位置に形成されたソース領域を有し、トレンチゲート電極とソース領域の組合せで機能実現セルの単位が構成され、同一の半導体基板上に複数個の機能実現セル（縦型のＭＯＳＦＥＴ）が形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下である。本発明の一つの手段では、ドリフト層の厚みを５〜１２μｍとし、ドリフト層の不純物濃度を１×１０１５〜１×１０１６ｃｍ−３とし、半導体基板の厚みをトレンチゲート電極の底面から半導体基板上面までの長さの４０〜６０倍にする。
【００１４】
上記の半導体装置は、いわゆる縦型の電界効果トランジスタであり、そのオン抵抗は、ボディ領域に形成されるチャネルの抵抗と、ドリフト層の抵抗と、半導体基板の抵抗の和となる。このうち、ドリフト抵抗と基板抵抗は温度に対して異なる挙動を示す。
ドリフト層では、格子振動によるキャリアの散乱が主たる抵抗要因となる。ドリフト抵抗は、温度の上昇に伴って増大する正の抵抗温度係数を持つ。不純物濃度が高い基板では、不純物によるキャリアの散乱が主たる抵抗要因となる。基板抵抗は、温度の上昇に伴って減少する負の抵抗温度係数を持つ。
【００１５】
周辺セルはセル群の端部に形成されており、その側方にはデッドスペースないしはフィールド領域が形成されている。周辺セルを流れる電流は、デッドスペース等の領域に広く広がって流れる。とくに広い範囲の基板が電流経路となるために、基板抵抗が小さい。ドリフト抵抗と基板抵抗の比率が、周辺セルと内部セルとでは異なってくる。そのために、周辺セルと内部セルとでは抵抗温度係数が異なってくる。メイン領域とセンス領域とでは周辺セルと内部セルのセル数の比が相違しているために、電流センス比が温度に対して変化しやすい。
【００１６】
ドリフト層の厚みが５〜１２μｍであり、ドリフト層の不純物濃度が１×１０１５〜１×１０１６ｃｍ−３であり、半導体基板の厚みがトレンチゲート電極の底面から半導体基板上面までの長さの４０〜６０倍であると、周辺セルと内部セルの抵抗温度係数をほぼ等しくすることができる。その結果、温度変化に抗して電流センス比をほぼ一定に維持することができる。
【００１７】
本発明の他の一つの手段では、半導体装置の裏面側に存在する半導体基板、その表面側に形成されたドリフト層、その表面側に形成されたボディ層、半導体装置の表面側からボディ層を貫通してドリフト層に達するトレンチゲート電極、ボディ層表面のトレンチゲート電極に隣接する位置に形成されたソース領域を有し、トレンチゲート電極とソース領域の組合せで機能実現セルの単位が構成され、同一の半導体基板上に複数個の機能実現セル（縦型ＭＯＳＦＥＴ）が形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下である半導体装置において、メイン領域内の半導体基板の厚みとセンス領域内の半導体基板の厚みを相違させる。
【００１８】
上記によれば、メイン領域内の半導体基板の厚みと、センス領域内の半導体基板の厚みを独立に調整することができ、それによって、メイン領域内のセル群の抵抗温度係数とセンス領域内のセル群の抵抗温度係数をほぼ等しくすることができる。
【００１９】
本発明の他の一つの手段では、同一の半導体基板上に複数個の機能実現セルが形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下である半導体装置において、各領域の境界に沿って存在する周辺セルの個数と境界から離れて存在する内部セルの個数の比を、メイン領域とセンス領域とで等しくする。
【００２０】
周辺セルと内部セルのセル数の比を、メイン領域とセンス領域とで等しくすると、メイン領域のセル群による抵抗温度係数とセンス領域のセル群による抵抗温度係数が等しくなり、温度変化に抗して電流センス比をほぼ一定に維持することができる。
メイン領域における周辺セルと内部セルのセル数の比に対してセンス領域におけるセル数の比が９８％〜１０２％の範囲にあれば、電流センス比が温度に対して変化しづらい特性が得られる。
【００２１】
上記した各種の半導体装置では、メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線の合計抵抗温度係数がほぼ等しいことが好ましい。
【００２２】
配線や電極パッドにも抵抗温度係数がある。そのため、半導体装置に電極パッドを形成して配線を接続した場合、配線等の抵抗温度係数の影響によって、電流センス比が温度に依存して大きく変化してしまう場合がある。
メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線を合計した抵抗温度係数がほぼ等しいと、半導体装置に配線を接続した全体回路の抵抗温度係数をメイン領域とセンス領域とで等しくすることができる。
メイン領域内のセル群の抵抗温度係数に対する電極パッドと配線の合計抵抗温度係数の比が９５％〜１０５％の範囲にあれば、電流センス比が温度に対して変化しづらい特性が得られる。
【００２３】
【発明の実施の形態】最初に実施例の主要な特徴を列記する。
（形態１）複数の縦型電界効果トランジスタが形成されており、トランジスタ群がメイン領域とセンス領域に区画されており、ドレイン電極はメイン領域とセンス領域に共通であり、ソース電極はメイン領域とセンス領域で分離されている。（形態２）各機能実現セルは、スイッチング素子である。
（形態３）メイン領域の外形を構成する多角形の角数が、センス領域の外形を構成する多角形の角数よりも多い。
【００２４】
【実施例】
（第１実施例） 図５は、第１実施例の半導体装置の単位セル（この場合縦型の電界効果型トランジスタ）２個の断面図を示している。それぞれの単位セルは、ゲート絶縁膜１５１に覆われたトレンチゲート電極１５０と、その両サイドに形成されたソース領域１６１を有する。図５では左右方向に２個の単位セルしか図示されていないが、実際には左右方向に長く伸びている。
ドレイン電極１１０上にｎ＋型の半導体基板（単結晶シリコン基板）１２０が形成されている。半導体基板１２０上にｎ−型の単結晶シリコン層がエピタキシャル成長している。エピタキシャル層の下方にドリフト層１３０が形成されている。第１実施例の半導体素子は５０Ｖの耐圧特性を必要としている。そのために、ドリフト層１３０の不純物濃度は７×１０１５ｃｍ−３である。エピタキシャル層の厚みＬは６．０μｍに設定されている。
ドリフト層１３０上にｐ−型の単結晶シリコンのボディ層１４０が形成されている。ボディ層１４０の上部にｎ＋型のソース領域１６１とｐ＋型のボディコンタクト領域１６２が形成されている。ｎ＋型のソース領域１６１とｐ−型のボディ層１４０を貫通するように、トレンチゲート電極１５０が形成されている。トレンチゲート電極１５０は、ドリフト層１３０に達している。トレンチゲート電極１５０の両サイドは、ゲート絶縁膜１５１を介して、ソース領域１６１とボディ層１４０に対向している。
ｎ＋型のソース領域１６１とｐ＋型のボディコンタクト領域１６２の表面に、ソース電極１８０が形成されている。ソース電極１８０は、絶縁層間膜１７０によってトレンチ電極１５０から電気的に絶縁されている。
トレンチゲート電極１５０の縦方向の長さ（図５に図示するＵ）は２．３μｍである。トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さ（図５に図示するＬ−Ｕ：Ｌはエピタキシャル層の厚み）は３．７μｍである。
半導体基板１２０の厚み（図５に図示するＴ）は、トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さ（Ｌ−Ｕ）の４０〜６０倍に形成されている。具体的には、１４８μｍ〜２２２μｍの厚みに調整されている。図５では、半導体基板１２０の厚みが相対的に薄く表示されている。
【００２５】
図６に第１実施例の半導体装置の要部断面図と、半導体装置に接続される電流検出回路を示している。縦型の電界効果型トランジスタ群は、メイン領域１とセンス領域２に区画されている。メイン領域１内のセル群（トランジスタ群であり、以下ではメインセル群という）をメイン電流が流れる。センス領域１内のセル群（センスセル群という）をセンス電流が流れる。ソース電極１８０は、メイン領域１のメインソース電極１８１と、センス領域２のセンスソース電極１８２に区分され、両者はデッドゾーン１８３によって電気的に絶縁されている。メイン領域１とセンス領域２の平面的位置関係は、図４に示したものとほぼ同じであり、センス領域２はメイン領域１で囲繞されている。
【００２６】
センスセル群のセンスソース電極１８２には、センスパッド１８４が形成され、そのセンスパッド１８４からＡｌ等の配線を介してオペアンプに結線されている。メインセル群のメインソース電極１８１には、ソースパッド１８５が形成され、Ａｌ等の配線が接続され、負荷に接続されている。また、メインソース電極１８１にはケルビンパッド１８６が形成され、Ａｌ等の配線を介してオペアンプに結線され、基準電位として利用されている。
オペアンプに並列に抵抗Ｒ３が形成され、抵抗Ｒ３によってセンスセル群を流れるセンス電流をセンス電圧に変換し、オペアンプから増幅されたセンス電圧を出力する。オペアンプの出力電圧と、電流センス比によって、メインセル群を流れるメイン電流を計算することができる。メインセル群に予定よりも過大な電流が流れているときは、ゲート電極１５０に加える電位を下げてメイン電流を所定電流に下げることができる。電流センシング機能を内蔵しているために、半導体装置を流れる電流値を調整することが可能となる。
【００２７】
メイン領域１内に存在するメインセル群の数は、３９６３３９１個である。センス領域２内に存在するセンスセル群の数は、７２０個である。センスセル群のセル数はメインセル群のセル数の約０．０１８％である。
【００２８】
図７は、第１実施例の半導体装置の電流センス比と温度の関係を示している。実施例１の半導体装置は、雰囲気温度の変化に対して、電流センス比がほとんど変化しないことが分かる。
【００２９】
図８は、第１実施例の半導体装置において、Ｔ／（Ｌ−Ｕ）を様々に設定したときの電流センス比の変動率を示している。ここで、Ｔは、半導体基板１２０の厚みであり、Ｌ−Ｕは、トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さである。電流センス比の変動率とは、室温での電流センス比と約１５０℃での電流センス比の差を室温での電流センス比で除した値を言い、その値が０．０に近いほど、温度の変化に抗して半導体装置の電流センス比が一定に維持されることを示す。
図８から、Ｔ／（Ｌ−Ｕ）が４０〜６０である場合、電流センス比の変動率が０．０に近いことがわかる。
【００３０】
第１実施例の半導体装置は、従来の半導体装置に比べ、半導体基板１２０の厚みを薄くしている。従来の半導体装置では、半導体基板１２０の厚みＴがＬ−Ｕの約６０倍を超えている。従来の半導体装置では、半導体基板１２０の厚みＴをＬ−Ｕの約６０倍以下に薄くすることによって電流センス比の変動率を０．０に近づけられることを認識しておらず、半導体基板１２０の厚みＴを薄くする必要がなかった。半導体基板１２０の厚みＴをＬ−Ｕの約６０倍以下に薄くすると、半導体基板１２０が破壊しやすくなることから、従来の半導体装置の半導体基板１２０の厚みＴはＬ−Ｕの約６０倍を超えている。
ドリフト層の厚みを５〜１２μｍとし、ドリフト層の不純物濃度を１×１０１５〜１×１０１６ｃｍ−３とし、半導体基板の厚みをトレンチゲート電極の底面から半導体基板上面までの長さの４０〜６０倍にすると、必要な耐圧を確保し、必要なオン抵抗を確保しながら、電流センス比の変動率を０．０に近づけることができる。
第１実施例では、電流センス比が温度に依存して変化する特性と、半導体基板１２０の厚みＴが密接に連動するのを見出し、敢えて半導体基板１２０の厚みＴを薄くした。その結果、温度変化に抗して半導体装置の電流センス比をほぼ一定に維持することが可能となり、センス電流から精度良くメイン電流を計算することができるようになった。
第１実施例の半導体装置は、半導体基板１２０の厚みを薄くするによって製造することができる。製造しやすい構造となっている。第１実施例の半導体装置はトレンチゲート電極１５０を利用しており、半導体装置の小型化や電力損失の低減や耐圧特性の向上等にも効果を奏する。
【００３１】
（第２実施例） 第２実施例では、１１０Ｖの耐圧特性を有する半導体装置を提供する。第２実施例は、ドリフト層１３０の不純物濃度や厚みが、第１実施例と異なる。基本的な構造は実施例１と同様であり、図５を参照する。
第２実施例では、ドリフト層１３０の不純物濃度が２．５×１０１５ｃｍ−３である。また、ドリフト層１３０の厚みが９．５μｍである。
トレンチゲート電極１５０の縦方向の長さ（図５に図示するＵ）は１．５μｍである。トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さ（図５に図示するＬ−Ｕ）は８．０μｍである。
半導体基板１２０の膜厚は、トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さの４０〜６０倍で形成されている。具体的には、３２０μｍ〜４８０μｍの範囲に調整されている。
【００３２】
電流検出回路等は、第１実施例の構成に基本的に同一である（図６参照）。メイン領域内１に３２４００００個のメインセル群が形成されている。センス領域２内に７２０個のセンスセル群が形成されている。センスセル群のセル数はメインセル群のセル数の約０．０２２％である。
【００３３】
図９に、第２実施例の半導体装置において、Ｔ／（Ｌ−Ｕ）を様々に設定したときの電流センス比の変動率を示している。図９から、Ｔ／（Ｌ−Ｕ）が４０〜６０の場合、電流センス比変動率が０．０に近いことがわかる。
【００３４】
第１実施例と第２実施例とその他の実験から、ドリフト層の厚みが５〜１２μｍであり、その不純物濃度が１×１０１５〜１×１０１６ｃｍ−３であれば、その条件内でドリフト層の厚みや不純物濃度が変化したとしても、Ｔ／（Ｌ−Ｕ）が４０〜６０の関係式を満たしているときに、温度に対する電流センス比の変動率をゼロに近づけることができ、電流センス比が温度に依存して変化する現象を抑制できることが確認された。
【００３５】
（第３実施例） 図１０は、第３実施例の半導体装置の要部断面図を示す。
第３実施例の半導体装置では、メイン領域１とセンス領域２とで、半導体基板１２０の厚みを異ならせている。図１０（ａ）に示す半導体装置は、低耐圧系（約１００Ｖ以下）である。メイン領域１の半導体基板１２０が薄く、センス領域２の半導体基板１２０の膜厚が厚くなっている。図１０（ｂ）に示す半導体装置は、高耐圧系（約１００Ｖを超える）である。メイン領域１の半導体基板１２０が厚く、センス領域２の半導体基板１２０の膜厚が薄くなっている。なお、図中の半導体基板１２０は、図面の都合により模式的に図示されている。
【００３６】
第３実施例は、メイン領域１とセンス領域２のセル群の抵抗温度係数をそれぞれ独立で調整できることが特徴である。
ドリフト層１３０では格子散乱が主たる抵抗要因となり、正の抵抗温度係数となる。一方、半導体基板１２０では不純物散乱が主たる抵抗要因となり、負の抵抗係数となる。温度上昇に伴うドリフト層１３０の抵抗変化分を、半導体基板１２０の厚みを調整することで、半導体基板１２０の抵抗変化分によって打ち消すことが可能となる。メイン領域１とセンス領域２の半導体基板の厚みを独立に調整することができると、メイン領域１とセンス領域２のセル群の抵抗温度係数をほぼ等しくしたり、さらにはセル群の抵抗温度係数をほぼ０．０にすることができる。また、ドリフト層１３０の設定の自由度が増すため、様々な耐圧の半導体装置に適用できる。
半導体装置を実際に使う場合には、電極パッドや配線等の寄生抵抗を考慮した回路設計を必要とする場合がある。第３実施例によると、メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線を合計した抵抗温度係数をほぼ等しくすることができる。電極パッドや配線位置によって電流センス比が変動することがあるが、メインセル群の抵抗温度係数とセンスセル群の抵抗温度係数と電極パッドと配線を合計した抵抗温度係数がほぼ等しいと、電極パッドや配線位置によって電流センス比が変動することを抑制することができる。ケルビンパッドの位置による電流センス比がばらつくのを抑制するのにも効果的である。
【００３７】
（第４実施例） 図１１に、メイン領域１とセンス領域２のレイアウトの一例の平面図を示す。
図１１に示すように、メイン領域１の外周が長くなるレイアウトを採用すると、メイン領域１における周辺セル数の数が増加する。したがって、メイン領域１での周辺セルと内部セルのセル数の比と、センス領域２での周辺セルと内部セルのセル数の比をほぼ等しくすることができる。したがって、それぞれの抵抗温度係数はほぼ等しくなる。
【００３８】
従来の電流センシング機能を有する半導体装置では、電流センス比が温度に依存して変化するために、半導体装置の温度を測定し、測定した温度によって電流センス比の変動を補償する手段を必要としていた。
本発明の第１〜４実施例によれば、温度センサー等を必要とせず、補償処理も必要としない。部品点数、電力損失、回路の簡単化、および製造工程の簡単化などの点で効果を奏する。
【００３９】
本発明の第１〜３実施例には、トレンチゲート電極を有する縦型電界効果トランジスタが例示されている。しかしながら、本発明の適用範囲は、トレンチゲート電極を有する半導体装置に限定されるものではなく、様々な構成のゲート電極に対して適用することができる。第１〜２実施例のＬ−Ｕは、オン抵抗に寄与するドリフト層の厚みを実質意味するものであって、トレンチゲート電極に限定するものではない。トレンチゲート電極を有さない様々な縦型電界効果トランジスタであっても、適宜調節して適用し得る。
実施例で使用されているｐ型とｎ型を、その逆に利用することも可能である。上記実施例では、機能実現セルがトランジスタである場合を例示したが、トランジスタ以外のスイッチングセルにも適用することができ、さらにはダイオード等にも適用することができる。
【００４０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】従来の半導体装置の等価回路図を示す。
【図２】従来の半導体装置の要部断面図を示す。
【図３】従来の半導体装置の雰囲気温度に対する電流センス比を示す。
【図４】従来の半導体装置の平面図を示す。
【図５】本発明の第１実施例の半導体装置の単位セルの断面図を示す。
【図６】本発明の第１実施例の半導体装置の要部断面図を示す。
【図７】本発明の第１実施例の半導体装置の雰囲気温度に対する電流センス比を示す。
【図８】本発明の第１実施例の半導体装置の様々な条件での電流センス比変動率を示す。
【図９】本発明の第２実施例の半導体装置の様々な条件での電流センス比変動率を示す。を示す。
【図１０】本発明の第３実施例の要部断面図を示す。
【図１１】本発明の第４実施例の平面図を示す。
【符号の説明】
１１０：ドレイン電極
１２０：基板
１３０：ドリフト層
１４０：ボディ層
１５０：トレンチ電極
１５１：ゲート絶縁膜
１６１：ソース領域
１６２：ボディコンタクト領域
１７０：絶縁層間膜
１８０：ソース電極
１８１：メインソース電極
１８２：センスソース電極[0001]
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a current sensing function.
[0002]
2. Description of the Related Art There has been proposed a semiconductor device in which a plurality of function realizing cells are formed on the same semiconductor substrate and can sense an energized current, and is disclosed in Patent Document 1 and the like.
[0003]
[Patent Document 1]
JP-A-10-107282
[0004]
A semiconductor device having a current sensing function divides a function realizing cell group into a main region and a sense region, and a current flowing through the semiconductor device flows through a main current flowing through the cell group in the main region and a cell group in the sense region. The sense current is shunted and the shunted sense current is measured. Here, if the shunt ratio between the main current and the sense current is known, the main current value can be sensed from the measured sense current value.
[0005]
FIG. 1 shows a current detection circuit using a semiconductor device having a current sensing function. Reference numeral 1 indicates a main area, and a large number of cell groups are actually arranged in parallel, but only one cell is shown here. Reference numeral 2 denotes a sense region. Actually, a plurality of cell groups (much smaller than the number of cells in the main region) are arranged in parallel, but only one cell is illustrated. In the case of FIG. 1, the case where each cell is a transistor having a switching function is illustrated.
The gate electrode of the cell group in the main region 1 and the gate electrode of the cell group in the sense region 2 are connected to a common drive circuit and are turned on / off at the same timing. This semiconductor device has a function of sensing the magnitude of the current flowing through the load resistor R1. In order to sense the magnitude of the current flowing through the load resistor R 1, the current is divided into a main current passing through the cell group in the main region 1 and a sense current passing through the cell group in the sense region 2. Most of the current passes through the cell group in the main region 1, and the sense current passing through the cell group in the sense region 2 is very small. The sense current that has passed through the cell group in the sense region 2 flows through the resistor R2. The voltage drop due to the resistor R2 is compared with the reference potential Vref by the operational amplifier, and the magnitude of the sense current flowing through the resistor R2 is measured. If the shunt ratio between the main current passing through the cell group in the main region 1 and the sense current passing through the cell group in the sense region 2 is known, the measured value of the sense current flowing through the resistor R2 The magnitude of the main current passing through the cell group can be calculated, and the magnitude of the current flowing through the load resistor R1 can be calculated.
When a current sensing function is incorporated in a semiconductor device, for example, when a current larger than a predetermined value flows, it is possible to increase the resistance of the function realizing cell group and perform feedback control to a predetermined value of current. .
Compared with the case where a current detection circuit is added outside the semiconductor device, it can be realized at a low cost and can be downsized.
[0006]
FIG. 2 shows an example of a cross-sectional view of a semiconductor device in which the function realizing cell group is divided into a main region 1 and a sense region 2. The unit cell is composed of the drain electrode 10, the semiconductor substrate 20, the drift layer 30, the body layer 40, the source region 61, the source electrodes 81 and 82, and the trench gate electrode 50. Is covered with a gate insulating film 51 and an interlayer insulating film 70. The semiconductor substrate 20 is expressed thin for convenience of illustration, but is actually thick. The drain electrode 10, the semiconductor substrate 20, the drift layer 30, and the body layer 40 are used in common for the function realizing cell group, and a function that becomes a unit by the combination of the trench gate electrode 50 and the source regions 61 on both sides thereof. A realization cell is configured, and the source electrode 81 is commonly used for the cell group in the main region 1, and the source electrode 82 is commonly used for the cell group in the sense region 2. 62 in the figure is a body contact region.
The semiconductor substrate 20 is n + It is formed of a single crystal silicon substrate of the type. The drift layer 30 is n − A type epitaxial silicon layer. The body layer 40 is made of a p-type epitaxial silicon layer. Source region 61 is n + The body contact region 62 is p. + It is a type.
The trench gate electrode 50 is in contact with the source region 61 and the body layer 40 through the gate insulating film 51, extends through the source region 61 and the body layer 40 to the drift layer 30. When the semiconductor device is viewed in plan, the trench gate electrode 50 is formed in a lattice shape, for example.
It is possible to accurately manage the separation line between the source electrode 81 commonly used for the cell group in the main region 1 and the source electrode 82 commonly used for the cell group in the sense region 2. It is difficult, and it is inevitable that the position of the separation line fluctuates with respect to the semiconductor substrate 20 within the range of manufacturing tolerances. Even if the position of the separation line between the source electrode 81 and the source electrode 82 varies with respect to the semiconductor substrate 20, in order to prevent the number of cell groups in the sense region 2 from fluctuating, the main region 1 and the sense region 2 are not changed. A dead zone 83 is provided. In the dead zone 83, the source region 61 and the body contact region 62 are not formed. In FIG. 2, the width of the dead zone 83 is shown as a width corresponding to one unit cell. However, the width at which the position of the separation line between the source electrode 81 and the source electrode 82 varies with respect to the semiconductor substrate 20 is larger, and the actual dead zone 83 has a width corresponding to several to several tens of unit cells. It has been adjusted.
[0007]
When an on potential is applied to the trench gate electrode 50, electrons flow from the source region 61 to the drain electrode 10 through the channel formed in the body region 40, the drift layer 30, and the semiconductor substrate 20. In the dead zone 83, no current flows because the source region 61 is not formed.
At this time, if all the on-resistances of the function realizing cells are uniform, the main current flowing through the source electrode 81 through the cells in the main region 1 and the sense flowing through the source electrode 82 through the cells in the sense region 2 are detected. The current ratio should be equal to the ratio of the number of cells in the main region 1 and the number of cells in the sense region 2. Hereinafter, a value obtained by dividing the main current value by the sense current value is referred to as a current sense ratio.
If the current sense ratio is known, the main current value can be calculated by detecting the sense current value, and further the current value flowing through the semiconductor device can be calculated.
The current sense ratio should be equal to the ratio of the number of cells in the main region 1 and the number of cells in the sense region 2. Even if the on-resistance of the cell varies depending on the temperature of the semiconductor device, the temperature of all the cells varies uniformly, so that the current sense ratio is equal to the number of cells in the main region 1 and the number of cells in the sense region 2. The ratio should be maintained.
[0008]
However, when actually measured, it has been found that the current sense ratio varies depending on the temperature of the semiconductor device.
FIG. 3 shows the characteristic that the current sense ratio of a conventional semiconductor device changes with temperature.
It can be seen that the current sense ratio increases as the temperature increases. In the conventional semiconductor device, when the temperature varies, the current sense ratio varies. Therefore, there is a problem that the current value flowing through the main region 1 cannot be calculated from the current value flowing through the sense region 2 unless the influence of the current sense ratio varying depending on the temperature is compensated.
The present invention realizes a semiconductor device that does not require temperature compensation, in other words, a semiconductor device in which the current sense ratio is difficult to change with respect to temperature.
[0009]
The semiconductor device is small and does not generate a large temperature distribution. Therefore, the temperature of all the cells changes almost uniformly, and even if the on-resistance of the cells fluctuates with temperature, the temperature does not affect the current sense ratio because the on-resistance of all the cells changes uniformly. It should be. In order to realize a semiconductor device in which the current sense ratio does not easily change with temperature, it is necessary to pursue the cause of the change in current sense ratio with respect to temperature. Can not. Therefore, the present inventors have advanced research to investigate the cause of the change in the current sense ratio with respect to temperature.
According to the inventors' research, it has been found that the temperature coefficient of resistance of the cell group in the semiconductor device is not uniform and varies depending on the position of the cell in the semiconductor device.
[0010]
FIG. 4 is a plan view of a semiconductor device having a current sensing function. The sense region 2 is surrounded by the main region 1, and a dead zone 83 is provided between them. A field region 9 for isolation is secured outside the main region 1. Circles in the figure indicate unit cells, and a large number of cell groups are formed in each of the main region 1 and the sense region 2. Note that the points in the figure simply represent a state in which a plurality of unit cells are continuously formed.
As apparent from FIG. 4, the unit cell includes a cell in which the cell is formed in any of the four adjacent directions in the upper, lower, left and right directions, and the cell in at least one adjacent position in the upper, lower, left and right directions. It can be seen that there are cells in which no is formed. The white circle cells shown in FIG. 4 are surrounded by four cells, and the black circle cells are not formed at one or two adjacent positions. The black circle cells exist along the boundary between the main region 1 and the sense region 2, and are hereinafter referred to as peripheral cells. The white circle cell exists at a position away from the boundary between the main region 1 and the sense region 2, and is hereinafter referred to as an internal cell.
According to the studies by the present inventors, the resistance temperature coefficient is different between the peripheral cell and the internal cell, and the ratio of the number of the peripheral cell to the internal cell is different between the main region 1 and the sense region 2. Thus, it has been found that the current sense ratio changes depending on the temperature of the semiconductor device.
[0011]
The sense region 2 is for measuring a current, and in order to reduce a useless current, it is preferable to make the sense region 2 small as long as a measurable current flows to the sense region 2. Therefore, it is preferable that the number of cells in the sense region 2 is suppressed to 0.1% or less with respect to the number of cells in the main region 1. In this case, a current of 99.9% or more can be used for the original purpose. From the geometrical relationship, the ratio of the peripheral cells increases in the sense region 2 with a small number of cells, and the ratio of the peripheral cells decreases in the main region 1 with a large number of cells.
When the number of cells in the sense region 2 is suppressed to 0.1% or less with respect to the number of cells in the main region 1, the ratio of the number of peripheral cells and the number of cells in the internal cells is large between the main region 1 and the sense region 2. In contrast, the current sense ratio varies greatly depending on the temperature of the semiconductor device.
[0012]
The present invention was created from the above knowledge, and in one of the means, a plurality of function realizing cells are formed on a semiconductor substrate, and the cell group includes a main region and a sense. In a semiconductor device that is partitioned into regions and the number of cells in the sense region is 0.1% or less of the number of cells in the main region, the resistance temperature coefficient of the peripheral cells that exist along the boundary of each region and each region The temperature coefficient of resistance of the internal cell existing away from the boundary is made substantially equal.
If the temperature coefficient of resistance of the peripheral cell and the internal cell is almost equal, the number of cells in the main region and the sense region is different, and the ratio of the number of peripheral cells to the internal cell is different in the main region and the sense region. The on-resistance in the main region and the on-resistance in the sense region change at the same ratio with respect to the temperature change, and a characteristic that the current sense ratio hardly changes with temperature is obtained. Therefore, it is possible to obtain a semiconductor device that can accurately calculate the main current value flowing through the main region from the sense current value flowing through the sense region regardless of the temperature.
If the resistance temperature coefficient of the internal cell is in the range of 95% to 105% with respect to the resistance temperature coefficient of the peripheral cell, a characteristic in which the current sense ratio is difficult to change with respect to temperature can be obtained.
[0013]
The present invention provides very useful results when the individual function realizing cells are vertical MOSFETs. The semiconductor device includes a semiconductor substrate existing on the back side of the semiconductor device, a drift layer formed on the surface side, a body layer formed on the surface side, and a drift layer penetrating the body layer from the surface side of the semiconductor device. A source region formed at a position adjacent to the trench gate electrode on the surface of the body layer, and a unit of a function realizing cell is configured by a combination of the trench gate electrode and the source region on the same semiconductor substrate A plurality of function realizing cells (vertical MOSFETs) are formed, and the cell group is partitioned into a main region and a sense region, and the number of cells in the sense region is 0. 0 of the number of cells in the main region. 1% or less. In one means of the present invention, the thickness of the drift layer is 5 to 12 μm, and the impurity concentration of the drift layer is 1 × 10 10. 15 ~ 1x10 16 cm -3 The thickness of the semiconductor substrate is set to 40 to 60 times the length from the bottom surface of the trench gate electrode to the top surface of the semiconductor substrate.
[0014]
The above semiconductor device is a so-called vertical field effect transistor, and its on-resistance is the sum of the resistance of the channel formed in the body region, the resistance of the drift layer, and the resistance of the semiconductor substrate. Of these, the drift resistance and the substrate resistance behave differently with respect to temperature.
In the drift layer, carrier scattering due to lattice vibration is the main resistance factor. The drift resistance has a positive resistance temperature coefficient that increases as the temperature increases. In a substrate having a high impurity concentration, carrier scattering due to impurities is a major resistance factor. The substrate resistance has a negative resistance temperature coefficient that decreases with increasing temperature.
[0015]
The peripheral cell is formed at the end of the cell group, and a dead space or a field region is formed on the side thereof. The current flowing in the peripheral cells spreads widely in a region such as a dead space. In particular, since a wide range of substrates serve as current paths, the substrate resistance is small. The ratio between the drift resistance and the substrate resistance differs between the peripheral cell and the internal cell. Therefore, the temperature coefficient of resistance differs between the peripheral cell and the internal cell. Since the ratio of the number of peripheral cells and the number of internal cells is different between the main region and the sense region, the current sense ratio is likely to change with respect to temperature.
[0016]
The thickness of the drift layer is 5 to 12 μm, and the impurity concentration of the drift layer is 1 × 10 15 ~ 1x10 16 cm -3 When the thickness of the semiconductor substrate is 40 to 60 times the length from the bottom surface of the trench gate electrode to the top surface of the semiconductor substrate, the resistance temperature coefficients of the peripheral cells and the internal cells can be made substantially equal. As a result, the current sense ratio can be maintained almost constant against temperature changes.
[0017]
In another means of the present invention, a semiconductor substrate existing on the back side of the semiconductor device, a drift layer formed on the surface side, a body layer formed on the surface side, and a body layer from the surface side of the semiconductor device are provided. A trench gate electrode that penetrates to reach the drift layer, has a source region formed at a position adjacent to the trench gate electrode on the surface of the body layer, and a unit of a function realizing cell is configured by a combination of the trench gate electrode and the source region, A plurality of function realizing cells (vertical MOSFETs) are formed on the same semiconductor substrate, and the cell group is divided into a main region and a sense region, and the number of cells in the sense region is the number of cells in the main region. In the semiconductor device which is 0.1% or less of the number, the thickness of the semiconductor substrate in the main region is different from the thickness of the semiconductor substrate in the sense region.
[0018]
According to the above, the thickness of the semiconductor substrate in the main region and the thickness of the semiconductor substrate in the sense region can be adjusted independently, whereby the resistance temperature coefficient of the cell group in the main region and the sense region in the sense region can be adjusted. The temperature coefficient of resistance of the cell group can be made substantially equal.
[0019]
In another means of the present invention, a plurality of function realizing cells are formed on the same semiconductor substrate, the cell group is partitioned into a main region and a sense region, and the number of cells in the sense region is In a semiconductor device in which the number of cells in the main region is 0.1% or less, the ratio of the number of peripheral cells existing along the boundary of each region to the number of internal cells existing away from the boundary Equal to the area.
[0020]
If the ratio of the number of peripheral cells to the number of internal cells is the same in the main area and the sense area, the resistance temperature coefficient of the main area cell group and the resistance temperature coefficient of the sense area cell group are equal, which resists temperature changes. Thus, the current sense ratio can be maintained almost constant.
If the ratio of the number of cells in the sense region to the ratio of the number of peripheral cells and the number of cells in the main region is in the range of 98% to 102%, the current sense ratio is less likely to change with temperature. .
[0021]
In the various semiconductor devices described above, the resistance temperature coefficient of the cell group in the main region, the resistance temperature coefficient of the cell group in the sense region, and the total resistance temperature coefficient of the electrode pad and the wiring connected to the semiconductor device are substantially equal. Is preferred.
[0022]
Wiring and electrode pads also have a resistance temperature coefficient. Therefore, when an electrode pad is formed on a semiconductor device and a wiring is connected, the current sense ratio may change greatly depending on the temperature due to the influence of the resistance temperature coefficient of the wiring or the like.
If the resistance temperature coefficient of the cell group in the main area, the resistance temperature coefficient of the cell group in the sense area, and the resistance temperature coefficient of the electrode pad and wiring connected to the semiconductor device are almost equal, the wiring is connected to the semiconductor device. The resistance temperature coefficient of the entire circuit can be made equal between the main region and the sense region.
If the ratio of the total resistance temperature coefficient of the electrode pad and the wiring to the resistance temperature coefficient of the cell group in the main region is in the range of 95% to 105%, a characteristic that the current sense ratio hardly changes with temperature is obtained.
[0023]
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the main features of the embodiments are listed.
(Mode 1) A plurality of vertical field effect transistors are formed, a group of transistors is partitioned into a main region and a sense region, a drain electrode is common to the main region and the sense region, and a source electrode is connected to the main region Separated at the sense region. (Mode 2) Each function realizing cell is a switching element.
(Mode 3) The number of corners of the polygon that forms the outer shape of the main region is larger than the number of corners of the polygon that forms the outer shape of the sense region.
[0024]
【Example】
First Embodiment FIG. 5 shows a cross-sectional view of two unit cells (in this case, vertical field effect transistors) of a semiconductor device according to a first embodiment. Each unit cell has a trench gate electrode 150 covered with a gate insulating film 151 and a source region 161 formed on both sides thereof. In FIG. 5, only two unit cells are shown in the left-right direction, but actually, the unit cells extend long in the left-right direction.
N on the drain electrode 110 + A type semiconductor substrate (single crystal silicon substrate) 120 is formed. N on the semiconductor substrate 120 − A single-crystal silicon layer of the type is epitaxially grown. A drift layer 130 is formed below the epitaxial layer. The semiconductor element of the first embodiment requires a withstand voltage characteristic of 50V. Therefore, the impurity concentration of the drift layer 130 is 7 × 10. 15 cm -3 It is. The thickness L of the epitaxial layer is set to 6.0 μm.
P on the drift layer 130 − A type single crystal silicon body layer 140 is formed. N on top of body layer 140 + Type source region 161 and p + A mold body contact region 162 is formed. n + Type source region 161 and p − A trench gate electrode 150 is formed so as to penetrate the body layer 140 of the mold. The trench gate electrode 150 reaches the drift layer 130. Both sides of the trench gate electrode 150 are opposed to the source region 161 and the body layer 140 with the gate insulating film 151 interposed therebetween.
n + Type source region 161 and p + A source electrode 180 is formed on the surface of the body contact region 162 of the mold. The source electrode 180 is electrically insulated from the trench electrode 150 by the insulating interlayer film 170.
The length in the vertical direction of trench gate electrode 150 (U shown in FIG. 5) is 2.3 μm. The length from the bottom surface of the trench gate electrode 150 to the top surface of the semiconductor substrate 120 (LU: L shown in FIG. 5 is the thickness of the epitaxial layer) is 3.7 μm.
The thickness (T shown in FIG. 5) of the semiconductor substrate 120 is formed to be 40 to 60 times the length (L-U) from the bottom surface of the trench gate electrode 150 to the top surface of the semiconductor substrate 120. Specifically, the thickness is adjusted to 148 μm to 222 μm. In FIG. 5, the thickness of the semiconductor substrate 120 is displayed relatively thin.
[0025]
FIG. 6 shows a cross-sectional view of the main part of the semiconductor device of the first embodiment and a current detection circuit connected to the semiconductor device. The vertical field effect transistor group is divided into a main region 1 and a sense region 2. A main current flows through a cell group (a transistor group, hereinafter referred to as a main cell group) in the main region 1. A sense current flows through a cell group (referred to as a sense cell group) in the sense region 1. The source electrode 180 is divided into a main source electrode 181 in the main region 1 and a sense source electrode 182 in the sense region 2, and both are electrically insulated by a dead zone 183. The planar positional relationship between the main region 1 and the sense region 2 is almost the same as that shown in FIG. 4, and the sense region 2 is surrounded by the main region 1.
[0026]
A sense pad 184 is formed on the sense source electrode 182 of the sense cell group, and the sense pad 184 is connected to an operational amplifier through a wiring such as Al. A source pad 185 is formed on the main source electrode 181 of the main cell group, and a wiring such as Al is connected to a load. A Kelvin pad 186 is formed on the main source electrode 181 and is connected to an operational amplifier via a wiring such as Al and used as a reference potential.
A resistor R3 is formed in parallel with the operational amplifier, the sense current flowing through the sense cell group is converted into a sense voltage by the resistor R3, and the amplified sense voltage is output from the operational amplifier. The main current flowing through the main cell group can be calculated from the output voltage of the operational amplifier and the current sense ratio. When an excessive current is flowing through the main cell group, the potential applied to the gate electrode 150 can be lowered to lower the main current to a predetermined current. Since the current sensing function is built in, the value of the current flowing through the semiconductor device can be adjusted.
[0027]
The number of main cell groups existing in the main area 1 is 3963391. The number of sense cell groups present in the sense region 2 is 720. The number of cells in the sense cell group is about 0.018% of the number of cells in the main cell group.
[0028]
FIG. 7 shows the relationship between the current sense ratio and the temperature of the semiconductor device of the first embodiment. It can be seen that in the semiconductor device of Example 1, the current sense ratio hardly changes as the ambient temperature changes.
[0029]
FIG. 8 shows the variation rate of the current sense ratio when T / (L−U) is variously set in the semiconductor device of the first embodiment. Here, T is the thickness of the semiconductor substrate 120, and L-U is the length from the bottom surface of the trench gate electrode 150 to the top surface of the semiconductor substrate 120. The variation rate of the current sense ratio is a value obtained by dividing the difference between the current sense ratio at room temperature and the current sense ratio at about 150 ° C. by the current sense ratio at room temperature, and the closer the value is to 0.0, It shows that the current sense ratio of the semiconductor device is kept constant against changes in temperature.
FIG. 8 shows that when T / (L−U) is 40 to 60, the variation rate of the current sense ratio is close to 0.0.
[0030]
In the semiconductor device of the first embodiment, the thickness of the semiconductor substrate 120 is made thinner than that of the conventional semiconductor device. In the conventional semiconductor device, the thickness T of the semiconductor substrate 120 exceeds about 60 times L-U. In the conventional semiconductor device, it is not recognized that the variation rate of the current sense ratio can be brought close to 0.0 by reducing the thickness T of the semiconductor substrate 120 to about 60 times or less of L-U. It was not necessary to reduce the thickness T of the film. If the thickness T of the semiconductor substrate 120 is reduced to about 60 times or less L-U, the semiconductor substrate 120 is likely to break down. Therefore, the thickness T of the semiconductor substrate 120 of the conventional semiconductor device is about 60 times L-U. Over.
The thickness of the drift layer is 5 to 12 μm, and the impurity concentration of the drift layer is 1 × 10 15 ~ 1x10 16 cm -3 When the thickness of the semiconductor substrate is 40 to 60 times the length from the bottom surface of the trench gate electrode to the top surface of the semiconductor substrate, the fluctuation rate of the current sense ratio is secured while ensuring the necessary breakdown voltage and ensuring the necessary on-resistance. Can be close to 0.0.
In the first embodiment, the characteristic that the current sense ratio changes depending on the temperature and the thickness T of the semiconductor substrate 120 are closely linked, and the thickness T of the semiconductor substrate 120 is deliberately reduced. As a result, the current sense ratio of the semiconductor device can be maintained almost constant against temperature changes, and the main current can be calculated with high accuracy from the sense current.
The semiconductor device of the first embodiment can be manufactured by reducing the thickness of the semiconductor substrate 120. The structure is easy to manufacture. The semiconductor device of the first embodiment uses the trench gate electrode 150, and is effective in reducing the size of the semiconductor device, reducing power loss, improving the breakdown voltage characteristics, and the like.
[0031]
Second Embodiment In a second embodiment, a semiconductor device having a withstand voltage characteristic of 110V is provided. The second embodiment differs from the first embodiment in the impurity concentration and thickness of the drift layer 130. The basic structure is the same as that of the first embodiment, and reference is made to FIG.
In the second embodiment, the impurity concentration of the drift layer 130 is 2.5 × 10 6. 15 cm -3 It is. The drift layer 130 has a thickness of 9.5 μm.
The length of the trench gate electrode 150 in the vertical direction (U shown in FIG. 5) is 1.5 μm. The length from the bottom surface of the trench gate electrode 150 to the top surface of the semiconductor substrate 120 (LU shown in FIG. 5) is 8.0 μm.
The thickness of the semiconductor substrate 120 is 40 to 60 times the length from the bottom surface of the trench gate electrode 150 to the top surface of the semiconductor substrate 120. Specifically, it is adjusted to a range of 320 μm to 480 μm.
[0032]
The current detection circuit and the like are basically the same as those of the first embodiment (see FIG. 6). In the main area 1, 3240000 main cell groups are formed. In the sense region 2, 720 sense cell groups are formed. The number of cells in the sense cell group is about 0.022% of the number of cells in the main cell group.
[0033]
FIG. 9 shows the variation rate of the current sense ratio when T / (L−U) is variously set in the semiconductor device of the second embodiment. FIG. 9 shows that the current sense ratio variation rate is close to 0.0 when T / (L-U) is 40-60.
[0034]
From the first example, the second example and other experiments, the thickness of the drift layer is 5 to 12 μm and the impurity concentration is 1 × 10 5. 15 ~ 1x10 16 cm -3 Then, even if the thickness of the drift layer and the impurity concentration change within the conditions, the variation rate of the current sense ratio with respect to the temperature when T / (L−U) satisfies the relational expression of 40-60. It was confirmed that the phenomenon that the current sense ratio changes depending on the temperature can be suppressed.
[0035]
Third Embodiment FIG. 10 is a cross-sectional view of a main part of a semiconductor device according to a third embodiment.
In the semiconductor device of the third embodiment, the thickness of the semiconductor substrate 120 differs between the main region 1 and the sense region 2. The semiconductor device shown in FIG. 10A is a low withstand voltage system (about 100 V or less). The semiconductor substrate 120 in the main region 1 is thin, and the semiconductor substrate 120 in the sense region 2 is thick. The semiconductor device shown in FIG. 10B is a high withstand voltage system (above about 100 V). The semiconductor substrate 120 in the main region 1 is thick, and the semiconductor substrate 120 in the sense region 2 is thin. Note that the semiconductor substrate 120 in the drawing is schematically shown for convenience of drawing.
[0036]
The third embodiment is characterized in that the temperature coefficient of resistance of the cell group of the main region 1 and the sense region 2 can be independently adjusted.
In the drift layer 130, lattice scattering is a main resistance factor, and has a positive resistance temperature coefficient. On the other hand, in the semiconductor substrate 120, impurity scattering is the main resistance factor, and a negative resistance coefficient. By adjusting the thickness of the semiconductor substrate 120, the resistance change of the drift layer 130 due to the temperature rise can be canceled by the resistance change of the semiconductor substrate 120. If the thicknesses of the semiconductor substrates of the main region 1 and the sense region 2 can be adjusted independently, the resistance temperature coefficients of the cell groups of the main region 1 and the sense region 2 can be made substantially equal, and further the resistance temperature coefficients of the cell groups Can be reduced to approximately 0.0. Further, since the degree of freedom in setting the drift layer 130 is increased, the drift layer 130 can be applied to semiconductor devices having various withstand voltages.
When a semiconductor device is actually used, it may be necessary to design a circuit in consideration of parasitic resistance such as electrode pads and wiring. According to the third embodiment, the resistance temperature coefficient of the cell group in the main region, the resistance temperature coefficient of the cell group in the sense region, and the total resistance temperature coefficient of the electrode pad and the wiring connected to the semiconductor device are made substantially equal. be able to. The current sense ratio may vary depending on the electrode pad and wiring position.If the resistance temperature coefficient of the main cell group, the resistance temperature coefficient of the sense cell group, and the resistance temperature coefficient of the electrode pad and the wiring are almost equal, It is possible to suppress the current sense ratio from changing depending on the wiring position. It is also effective in suppressing variations in the current sense ratio depending on the position of the Kelvin pad.
[0037]
Fourth Embodiment FIG. 11 is a plan view showing an example of the layout of the main region 1 and the sense region 2.
As illustrated in FIG. 11, when the layout in which the outer periphery of the main region 1 is long is adopted, the number of peripheral cells in the main region 1 increases. Therefore, the ratio of the number of peripheral cells and internal cells in the main region 1 and the ratio of the number of peripheral cells and internal cells in the sense region 2 can be made substantially equal. Therefore, each resistance temperature coefficient becomes substantially equal.
[0038]
In a conventional semiconductor device having a current sensing function, since the current sense ratio changes depending on the temperature, a means for measuring the temperature of the semiconductor device and compensating for the fluctuation of the current sense ratio depending on the measured temperature is required. .
According to the first to fourth embodiments of the present invention, no temperature sensor or the like is required, and no compensation process is required. It is effective in terms of the number of parts, power loss, circuit simplification, and manufacturing process simplification.
[0039]
In the first to third embodiments of the present invention, a vertical field effect transistor having a trench gate electrode is illustrated. However, the application range of the present invention is not limited to a semiconductor device having a trench gate electrode, and can be applied to gate electrodes having various configurations. L-U in the first and second embodiments substantially means the thickness of the drift layer contributing to the on-resistance, and is not limited to the trench gate electrode. Even various vertical field effect transistors having no trench gate electrode can be appropriately adjusted and applied.
It is also possible to use the p-type and n-type used in the embodiments in reverse. In the above embodiment, the case where the function realization cell is a transistor is illustrated, but the present invention can also be applied to a switching cell other than a transistor, and further to a diode or the like.
[0040]
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
[Brief description of the drawings]
FIG. 1 shows an equivalent circuit diagram of a conventional semiconductor device.
FIG. 2 is a cross-sectional view of a main part of a conventional semiconductor device.
FIG. 3 shows a current sense ratio with respect to an ambient temperature of a conventional semiconductor device.
FIG. 4 is a plan view of a conventional semiconductor device.
FIG. 5 is a sectional view of a unit cell of the semiconductor device according to the first embodiment of the present invention.
FIG. 6 is a fragmentary cross-sectional view of the semiconductor device according to the first embodiment of the present invention.
FIG. 7 shows a current sense ratio with respect to an ambient temperature of the semiconductor device according to the first embodiment of the present invention.
FIG. 8 shows current sense ratio variation rates under various conditions of the semiconductor device according to the first example of the present invention.
FIG. 9 shows current sense ratio variation rates under various conditions of the semiconductor device of the second example of the present invention. Indicates.
FIG. 10 is a sectional view showing an essential part of a third embodiment of the present invention.
FIG. 11 is a plan view of a fourth embodiment of the present invention.
[Explanation of symbols]
110: Drain electrode
120: Substrate
130: Drift layer
140: Body layer
150: Trench electrode
151: Gate insulating film
161: Source region
162: Body contact region
170: Insulating interlayer film
180: Source electrode
181: Main source electrode
182: Sense source electrode

Claims (5)

同一の半導体基板上に複数個の機能実現セルが形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下であり、各領域の境界に沿って存在する周辺セルの抵抗温度係数と各領域の境界から離れて存在する内部セルの抵抗温度係数がほぼ等しいことを特徴とする半導体装置。A plurality of function realizing cells are formed on the same semiconductor substrate, the cell group is partitioned into a main region and a sense region, and the number of cells in the sense region is 0.1 of the number of cells in the main region. %, And the temperature coefficient of resistance of peripheral cells existing along the boundary of each region is substantially equal to the temperature coefficient of resistance of internal cells existing away from the boundary of each region. 半導体装置の裏面側に存在する半導体基板、その表面側に形成されたドリフト層、その表面側に形成されたボディ層、半導体装置の表面側からボディ層を貫通してドリフト層に達するトレンチゲート電極、ボディ層表面のトレンチゲート電極に隣接する位置に形成されたソース領域を有し、トレンチゲート電極とソース領域の組合せで構成される機能実現セルが同一の半導体基板上に複数個形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下であり、ドリフト層の厚みが５〜１２μｍであり、ドリフト層の不純物濃度が１×１０１５〜１×１０１６ｃｍ−３であり、半導体基板の厚みがトレンチゲート電極の底面から半導体基板上面までの長さの４０〜６０倍であることを特徴とする半導体装置。Semiconductor substrate existing on the back side of the semiconductor device, drift layer formed on the surface side, body layer formed on the surface side, trench gate electrode reaching the drift layer through the body layer from the surface side of the semiconductor device The body layer surface has a source region formed at a position adjacent to the trench gate electrode, and a plurality of function realizing cells composed of a combination of the trench gate electrode and the source region are formed on the same semiconductor substrate. The cell group is divided into a main region and a sense region, the number of cells in the sense region is 0.1% or less of the number of cells in the main region, the thickness of the drift layer is 5 to 12 μm, and drift impurity concentration of the layer is the 1 × 10 15 ~1 × 10 16 cm -3, 40~ thickness of the semiconductor substrate is a length from the bottom surface of the trench gate electrode to the upper surface of the semiconductor substrate Wherein a is 0 times. 半導体装置の裏面側に存在する半導体基板、その表面側に形成されたドリフト層、その表面側に形成されたボディ層、半導体装置の表面側からボディ層を貫通してドリフト層に達するトレンチゲート電極、ボディ層表面のトレンチゲート電極に隣接する位置に形成されたソース領域を有し、トレンチゲート電極とソース領域の組合せで構成される機能実現セルが同一の半導体基板上に複数個形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下であり、メイン領域内の半導体基板の厚みとセンス領域内の半導体基板の厚みが相違していることを特徴とする半導体装置。Semiconductor substrate existing on the back side of the semiconductor device, drift layer formed on the surface side, body layer formed on the surface side, trench gate electrode reaching the drift layer through the body layer from the surface side of the semiconductor device The body layer surface has a source region formed at a position adjacent to the trench gate electrode, and a plurality of function realizing cells composed of a combination of the trench gate electrode and the source region are formed on the same semiconductor substrate. The cell group is divided into a main region and a sense region, and the number of cells in the sense region is 0.1% or less of the number of cells in the main region, and the thickness of the semiconductor substrate in the main region and the sense region A semiconductor device characterized in that the semiconductor substrates have different thicknesses. 同一の半導体基板上に複数個の機能実現セルが形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下であり、各領域の境界に沿って存在する周辺セルの個数と境界から離れて存在する内部セルの個数の比が、メイン領域とセンス領域とで等しいことを特徴とする半導体装置。A plurality of function realizing cells are formed on the same semiconductor substrate, the cell group is partitioned into a main region and a sense region, and the number of cells in the sense region is 0.1 of the number of cells in the main region. %, And the ratio of the number of peripheral cells existing along the boundary of each region to the number of internal cells existing away from the boundary is the same in the main region and the sense region. メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線の合計抵抗温度係数がほぼ等しいことを特徴とする請求項１〜４のいずれかに記載の半導体装置。The resistance temperature coefficient of the cell group in the main region, the resistance temperature coefficient of the cell group in the sense region, and the total resistance temperature coefficient of the electrode pad and the wiring connected to the semiconductor device are approximately equal to each other. 5. The semiconductor device according to any one of 4.
JP2003203878A 2003-07-30 2003-07-30 Semiconductor device having current sensing function Expired - Fee Related JP4622214B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003203878A JP4622214B2 (en) 2003-07-30 2003-07-30 Semiconductor device having current sensing function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003203878A JP4622214B2 (en) 2003-07-30 2003-07-30 Semiconductor device having current sensing function

Publications (2)

Publication Number Publication Date
JP2005050913A true JP2005050913A (en) 2005-02-24
JP4622214B2 JP4622214B2 (en) 2011-02-02

Family

ID=34263078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003203878A Expired - Fee Related JP4622214B2 (en) 2003-07-30 2003-07-30 Semiconductor device having current sensing function

Country Status (1)

Country Link
JP (1) JP4622214B2 (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010723A (en) * 2006-06-30 2008-01-17 Sanyo Electric Co Ltd Insulated-gate semiconductor device
WO2010137158A1 (en) * 2009-05-28 2010-12-02 トヨタ自動車株式会社 Semiconductor device
CN102024812A (en) * 2009-09-16 2011-04-20 三菱电机株式会社 Semiconductor device and method of manufacturing the same
WO2012002100A1 (en) * 2010-06-28 2012-01-05 日立オートモティブシステムズ株式会社 Current control semiconductor device and control apparatus using same
JP2013070084A (en) * 2012-12-07 2013-04-18 Mitsubishi Electric Corp Semiconductor device for electric power
US8598942B2 (en) 2011-07-06 2013-12-03 Fuji Electric Co., Ltd. Current correction circuit for power semiconductor device and current correction method
US8644038B2 (en) 2010-10-22 2014-02-04 Fuji Electric Co., Ltd. Current detection circuit for a power semiconductor device
US8659864B2 (en) 2010-10-08 2014-02-25 Fuji Electric Co., Ltd. Power semiconductor device current detector circuit and detection method
JP2014064129A (en) * 2012-09-20 2014-04-10 Auto Network Gijutsu Kenkyusho:Kk Current detection circuit and power supply control device
US8829600B2 (en) 2010-06-23 2014-09-09 Mitsubishi Electric Corporation Power semiconductor device
CN104348454A (en) * 2013-07-30 2015-02-11 本田技研工业株式会社 Semiconductor device
CN104471710A (en) * 2012-07-20 2015-03-25 三菱电机株式会社 Semiconductor device and method for manufacturing same
US9543858B2 (en) 2013-07-10 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and inverter using same
JP2019047474A (en) * 2017-08-30 2019-03-22 矢崎総業株式会社 Semiconductor relay and current detector for vehicle
CN112349715A (en) * 2020-11-05 2021-02-09 上海若坝思特半导体有限公司 Power semiconductor device with temperature and voltage detection function and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015176927A (en) * 2014-03-13 2015-10-05 株式会社東芝 Semiconductor device and insulated-gate bipolar transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355968A (en) * 1990-07-30 1992-12-09 Nippondenso Co Ltd Power semiconductor device
JPH1174370A (en) * 1997-07-14 1999-03-16 Sgs Thomson Microelettronica Spa Current sensing method and semiconductor integrated transistor and integrated circuit for executing the method
JPH11238877A (en) * 1998-02-20 1999-08-31 Nec Corp Vertical misfet and manufacture thereof
WO2003038863A2 (en) * 2001-10-30 2003-05-08 General Semiconductor, Inc. Trench dmos device with improved drain contact
WO2003044866A1 (en) * 2001-11-20 2003-05-30 General Semiconductor, Inc. Trench mosfet device with polycrystalline silicon source contact structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355968A (en) * 1990-07-30 1992-12-09 Nippondenso Co Ltd Power semiconductor device
JPH1174370A (en) * 1997-07-14 1999-03-16 Sgs Thomson Microelettronica Spa Current sensing method and semiconductor integrated transistor and integrated circuit for executing the method
JPH11238877A (en) * 1998-02-20 1999-08-31 Nec Corp Vertical misfet and manufacture thereof
WO2003038863A2 (en) * 2001-10-30 2003-05-08 General Semiconductor, Inc. Trench dmos device with improved drain contact
JP2005508083A (en) * 2001-10-30 2005-03-24 ゼネラル セミコンダクター，インク． Trench double-diffused metal oxide semiconductor device with improved drain contact
WO2003044866A1 (en) * 2001-11-20 2003-05-30 General Semiconductor, Inc. Trench mosfet device with polycrystalline silicon source contact structure
JP2005510088A (en) * 2001-11-20 2005-04-14 ゼネラル セミコンダクター，インク． Trench metal oxide semiconductor field effect transistor device with polycrystalline silicon source contact structure

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010723A (en) * 2006-06-30 2008-01-17 Sanyo Electric Co Ltd Insulated-gate semiconductor device
US8809986B2 (en) 2009-05-28 2014-08-19 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2010137158A1 (en) * 2009-05-28 2010-12-02 トヨタ自動車株式会社 Semiconductor device
US20140054688A1 (en) * 2009-05-28 2014-02-27 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5417440B2 (en) * 2009-05-28 2014-02-12 トヨタ自動車株式会社 Semiconductor device
US8933483B2 (en) 2009-05-28 2015-01-13 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN102024812A (en) * 2009-09-16 2011-04-20 三菱电机株式会社 Semiconductor device and method of manufacturing the same
US8278706B2 (en) 2009-09-16 2012-10-02 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
CN102024812B (en) * 2009-09-16 2013-01-16 三菱电机株式会社 Semiconductor device and method of manufacturing the same
US8829600B2 (en) 2010-06-23 2014-09-09 Mitsubishi Electric Corporation Power semiconductor device
US9257542B2 (en) 2010-06-23 2016-02-09 Mitsubishi Electric Corporation Power semiconductor device with resistance control structure
US8653601B2 (en) 2010-06-28 2014-02-18 Hitachi Automotive Systems, Ltd. Current control semiconductor element and control device using the same
JP2012009763A (en) * 2010-06-28 2012-01-12 Hitachi Automotive Systems Ltd Semiconductor element for current control and control device using the same
WO2012002100A1 (en) * 2010-06-28 2012-01-05 日立オートモティブシステムズ株式会社 Current control semiconductor device and control apparatus using same
US8659864B2 (en) 2010-10-08 2014-02-25 Fuji Electric Co., Ltd. Power semiconductor device current detector circuit and detection method
US8644038B2 (en) 2010-10-22 2014-02-04 Fuji Electric Co., Ltd. Current detection circuit for a power semiconductor device
US8598942B2 (en) 2011-07-06 2013-12-03 Fuji Electric Co., Ltd. Current correction circuit for power semiconductor device and current correction method
CN104471710A (en) * 2012-07-20 2015-03-25 三菱电机株式会社 Semiconductor device and method for manufacturing same
JPWO2014013618A1 (en) * 2012-07-20 2016-06-30 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP2014064129A (en) * 2012-09-20 2014-04-10 Auto Network Gijutsu Kenkyusho:Kk Current detection circuit and power supply control device
JP2013070084A (en) * 2012-12-07 2013-04-18 Mitsubishi Electric Corp Semiconductor device for electric power
US9543858B2 (en) 2013-07-10 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and inverter using same
CN104348454A (en) * 2013-07-30 2015-02-11 本田技研工业株式会社 Semiconductor device
US9213055B2 (en) 2013-07-30 2015-12-15 Honda Motor Co., Ltd. Semiconductor device
JP2019047474A (en) * 2017-08-30 2019-03-22 矢崎総業株式会社 Semiconductor relay and current detector for vehicle
CN112349715A (en) * 2020-11-05 2021-02-09 上海若坝思特半导体有限公司 Power semiconductor device with temperature and voltage detection function and manufacturing method thereof
CN112349715B (en) * 2020-11-05 2024-03-26 宁波宝芯源功率半导体有限公司 Power semiconductor device with temperature and voltage detection function and manufacturing method thereof

Also Published As

Publication number Publication date
JP4622214B2 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
JP4622214B2 (en) Semiconductor device having current sensing function
US8426915B2 (en) Power integrated circuit device with incorporated sense FET
JP5718627B2 (en) Semiconductor device
US7932553B2 (en) Semiconductor device including a plurality of cells
US8823089B2 (en) SiC semiconductor power device
JP6009341B2 (en) Semiconductor device
US8907340B2 (en) Semiconductor arrangement with an integrated hall sensor
US10388782B2 (en) Scalable current sense transistor
CN105406850B (en) semiconductor switch with integrated temperature sensor
JP2018133433A (en) Semiconductor device
US20200043823A1 (en) Semiconductor device
KR20020062360A (en) Horizontal junction field-effect transistor
EP3736864A1 (en) Semiconductor device
US5821599A (en) Temperature sensor having a p-n junction
US9905652B2 (en) Semiconductor device having varying wiring resistance
JPH04355968A (en) Power semiconductor device
JP5412873B2 (en) Semiconductor device and current measuring method of semiconductor device
JP2019161079A (en) Silicon carbide semiconductor device and silicon carbide semiconductor circuit device
US7560773B2 (en) Semiconductor device
JP3237612B2 (en) Semiconductor device
JPWO2003075353A1 (en) Semiconductor element
CN115527994A (en) Silicon carbide semiconductor device
US7112828B2 (en) Semiconductor device
JP2006500780A (en) Semiconductor device with sense structure
US20240113045A1 (en) Transistor with integrated short circuit protection

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees