JP4622214B2 - Semiconductor device having current sensing function - Google Patents
Semiconductor device having current sensing function Download PDFInfo
- Publication number
- JP4622214B2 JP4622214B2 JP2003203878A JP2003203878A JP4622214B2 JP 4622214 B2 JP4622214 B2 JP 4622214B2 JP 2003203878 A JP2003203878 A JP 2003203878A JP 2003203878 A JP2003203878 A JP 2003203878A JP 4622214 B2 JP4622214 B2 JP 4622214B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- sense
- semiconductor device
- main
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 239000000758 substrate Substances 0.000 claims description 46
- 239000010410 layer Substances 0.000 description 38
- 230000002093 peripheral effect Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、電流センシング機能を有する半導体装置に関する。
【0002】
【従来の技術】
同一の半導体基板上に複数の機能実現セルが形成されており、通電電流をセンシングすることができる半導体装置が提案されており、特許文献1等に開示されている。
【0003】
【特許文献1】
特開平10−107282号公報
【0004】
電流センシング機能を有する半導体装置は、機能実現セル群をメイン領域とセンス領域に区画し、半導体装置に流れる電流を、メイン領域内のセル群を流れるメイン電流と、センス領域内のセル群を流れるセンス電流に分流し、分流されたセンス電流を測定する。ここで、メイン電流とセンス電流の分流比が既知であれば、測定されたセンス電流値からメイン電流値をセンシングすることができる。
【0005】
図1に、電流センシング機能を有する半導体装置を利用した電流検出回路を示す。参照番号1はメイン領域を示し、実際には多数のセル群が並列に配置されているが、ここでは1つのセルのみを図示する。2はセンス領域を示し、実際には複数(メイン領域内のセルの個数に比べれば遥かに少ない)のセル群が並列に配置されているが、1つのセルのみを図示する。図1の場合、各セルがスイッチング機能を有するトランジスタである場合を例示している。
メイン領域1内のセル群のゲート電極と、センス領域2内のセル群のゲート電極は、共通の駆動回路に接続され、同一のタイミングでオン/オフされる。この半導体装置は、負荷抵抗R1を流れる電流の大きさをセンシングする機能を備えている。負荷抵抗R1を流れる電流の大きさをセンシングするために、電流は、メイン領域1内のセル群を通過するメイン電流と、センス領域2内のセル群を通過するセンス電流に分流される。大半の電流はメイン領域1内のセル群を通過し、センス領域2内のセル群を通過するセンス電流は非常に小さい。センス領域2内のセル群を通過したセンス電流は、抵抗R2を流れる。抵抗R2による降下電圧が、オペアンプによって基準電位Vrefと比較され、抵抗R2を流れるセンス電流の大きさが測定される。メイン領域1内のセル群を通過するメイン電流と、センス領域2内のセル群を通過するセンス電流の分流比が既知であれば、抵抗R2を流れるセンス電流の測定値からメイン領域1内のセル群を通過するメイン電流の大きさを計算することができ、負荷抵抗R1を流れる電流の大きさを計算することができる。
半導体装置に電流センシング機能が組込まれていると、例えば、所定値よりも大きな電流が流れる場合に、機能実現セル群の抵抗を上昇させて所定値の電流にフィードバック制御するといった使い方が可能となる。
半導体装置外に電流検出回路を付加するのに比して、安価に実現でき、小型化することもできる。
【0006】
図2は、機能実現セル群が、メイン領域1とセンス領域2に2分された半導体装置の断面図の一例を示している。単位となるセルは、ドレイン電極10と、半導体基板20と、ドリフト層30と、ボディ層40と、ソース領域61と、ソース電極81,82と、トレンチゲート電極50で構成され、トレンチゲート電極50はゲート絶縁膜51と層間絶縁膜70で覆われている。半導体基板20は、図示の都合によって薄く表現されているが、実際には厚い。ドレイン電極10と、半導体基板20と、ドリフト層30と、ボディ層40は機能実現セル群に対して共通に利用され、トレンチゲート電極50とその両サイドのソース領域61の組合せで単位となる機能実現セルが構成され、メイン領域1内のセル群に対して共通的にソース電極81が利用され、センス領域2内のセル群に対して共通的にソース電極82が利用される。図示62はボディコンタクト領域である。
半導体基板20はn+型の単結晶シリコン基板で形成されている。ドリフト層30はn−型のエピタキシャルシリコン層からなる。ボディ層40はp型のエピタキシャルシリコン層からなる。ソース領域61はn+型であり、ボディコンタクト領域62はp+型である。
トレンチゲート電極50は、ゲート絶縁膜51を介して、ソース領域61とボディ層40に接しており、ソース領域61とボディ層40を貫通してドリフト層30にまで伸びている。半導体装置を平面視したとき、トレンチゲート電極50は、例えば格子状に形成されている。
メイン領域1内のセル群に対して共通的に利用されるソース電極81と、センス領域2内のセル群に対して共通的に利用されるソース電極82の分離線を正確に管理することが困難であり、その分離線の位置が半導体基板20に対して製造公差の範囲内で変動することが避けられない。ソース電極81とソース電極82の分離線の位置が半導体基板20に対してばらついても、センス領域2内のセル群の個数が変動しないようにするために、メイン領域1とセンス領域2間にはデットゾーン83が設けられている。デットゾーン83では、ソース領域61とボディコンタクト領域62が形成されていない。図2では、デットゾーン83の幅が、単位セル1個分の幅で図示されている。しかしながら、ソース電極81とソース電極82の分離線の位置が半導体基板20に対してばらつく幅はもっと大きく、実際のデットゾーン83の幅は、数個から数十個の単位セルに相当する幅に調整されている。
【0007】
トレンチゲート電極50にオン電位が加えられると、電子は、ソース領域61からボディ領域40に形成されるチャネルとドリフト層30と半導体基板20を経てドレイン電極10に流れる。デッドゾーン83ではソース領域61が形成されていないため、電流が流れない。
このとき、全ての機能実現セルのオン抵抗が揃っていれば、メイン領域1内のセル群を経てソース電極81を流れるメイン電流と、センス領域2内のセル群を経てソース電極82を流れるセンス電流の比は、メイン領域1内のセル数とセンス領域2内のセル数の比に等しくなるはずである。以下では、メイン電流値をセンス電流値で除した値を電流センス比と称する。
電流センス比が既知であれば、センス電流値を検出することによってメイン電流値を計算することができ、さらには半導体装置を流れる電流値を計算することができる。
その電流センス比は、メイン領域1内のセル数とセンス領域2内のセル数の比に等しいはずである。セルのオン抵抗が半導体装置の温度によって変動したとしても、全てのセルの温度が一様に変動するために、電流センス比は、メイン領域1内のセル数とセンス領域2内のセル数の比に維持されるはずである。
【0008】
【発明が解決しようとする課題】
しかしながら、実際に測定してみると、電流センス比は半導体装置の温度によって変化してしまうことがわかってきている。図3は、従来の半導体装置の電流センス比が温度に対して変化する特性を示す。温度が増加するにつれて電流センス比が増加しているのが分かる。従来の半導体装置では、温度が変動すると電流センス比まで変動してしまう。そのために、電流センス比が温度に依存して変動する影響を補償しない限り、センス領域2を流れる電流値からメイン領域1を流れる電流値を計算することができないという問題がある。
本発明では、温度補償を必要としない半導体装置、換言すれば、電流センス比が温度に対して変化しづらい半導体装置を実現する。
【0009】
【課題を解決するための手段及び作用と効果】
半導体装置は小型であり、大きな温度分布は生じない。従って、全てのセルの温度はほぼ一様に変化し、セルのオン抵抗が温度によって変動したとしても、全てのセルのオン抵抗が一様に変動するために、温度は電流センス比に影響しないはずである。電流センス比が温度に対して変化しづらい半導体装置を実現するには、電流センス比が温度に対して変化する原因を追求する必要があり、その原因が判明しないことには対策を講じることができない。そこで、本発明者らは、電流センス比が温度に対して変化する原因を探る研究を進めた。
本発明者らの研究によって、半導体装置内のセル群の抵抗温度係数は一様でなく、半導体装置内のセルの位置によって異なることが見出された。
【0010】
図4は、電流センス機能を持つ半導体装置の平面図を示している。メイン領域1によってセンス領域2が囲繞されており、両者間にデッドゾーン83が設けられている。メイン領域1の外側には、絶縁分離用のフィールド領域9が確保されている。図中の丸印が単位セルを示しており、メイン領域1内とセンス領域2内のそれぞれに多数のセル群が形成されている。なお、図中の点は単位セルが連続して複数形成されている様子を簡単化して表現している。
図4から明らかに、単位セルの中には、上下左右の四方向のいずれの隣接位置にもセルが形成されているセルと、上下左右の四方向のうちの少なくとも一方向の隣接位置にセルが形成されていないセルが存在していることがわかる。図4に示す白丸のセルは4つのセルによって取囲まれており、黒丸のセルは隣接位置の1または2箇所でセルが形成されていない。黒丸のセルは、メイン領域1とセンス領域2の境界に沿って存在しており、以下では周辺セルという。白丸のセルは、メイン領域1とセンス領域2の境界から離れた位置に存在しており、以下では内部セルという。
本発明者らの研究によって、周辺セルと内部セルとでは抵抗温度係数が相違していること、メイン領域1とセンス領域2とでは周辺セルと内部セルのセル数の比が相違していることによって、電流センス比が半導体装置の温度に依存して変化してしまうことが見出された。
【0011】
センス領域2は電流を測定するためのものであり、無駄な電流を減少するためには、測定可能な電流がセンス領域2に流れる限度において、センス領域2を小さくすることが好ましい。そのために、メイン領域1内のセル数に対してセンス領域2内のセル数が0.1%以下にまで抑えられることが好ましい。この場合、99.9%以上の電流が本来の目的に利用可能となる。幾何学の関係から、セル数の少ないセンス領域2では周辺セルの比率が増大し、セル数の多いメイン領域1では周辺セルの比率が減少する。
メイン領域1内のセル数に対してセンス領域2内のセル数が0.1%以下にまで抑えられると、周辺セルと内部セルのセル数の比がメイン領域1とセンス領域2とで大きく相違し、電流センス比が半導体装置の温度に依存して大きく変化してしまう。
【0019】
本発明の半導体装置は、同一の半導体基板上に複数個の機能実現セルが形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の0.1%以下であり、各領域の境界に沿って存在する周辺セルの個数と境界から離れて存在する内部セルの個数の比を、メイン領域とセンス領域とで等しい。さらに、メイン領域の外形とセンス領域の外形が非相似であり、メイン領域の外形を構成する多角形の角数が、センス領域の外形を構成する多角形の角数よりも多い。
【0020】
周辺セルと内部セルのセル数の比を、メイン領域とセンス領域とで等しくすると、メイン領域のセル群による抵抗温度係数とセンス領域のセル群による抵抗温度係数が等しくなり、温度変化に抗して電流センス比をほぼ一定に維持することができる。
メイン領域における周辺セルと内部セルのセル数の比に対してセンス領域におけるセル数の比が98%〜102%の範囲にあれば、電流センス比が温度に対して変化しづらい特性が得られる。
【0021】
上記した各種の半導体装置では、メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線の合計抵抗温度係数がほぼ等しいことが好ましい。
【0022】
配線や電極パッドにも抵抗温度係数がある。そのため、半導体装置に電極パッドを形成して配線を接続した場合、配線等の抵抗温度係数の影響によって、電流センス比が温度に依存して大きく変化してしまう場合がある。
メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線を合計した抵抗温度係数がほぼ等しいと、半導体装置に配線を接続した全体回路の抵抗温度係数をメイン領域とセンス領域とで等しくすることができる。
メイン領域内のセル群の抵抗温度係数に対する電極パッドと配線の合計抵抗温度係数の比が95%〜105%の範囲にあれば、電流センス比が温度に対して変化しづらい特性が得られる。
【0023】
【発明の実施の形態】
最初に実施例の主要な特徴を列記する。
(形態1)複数の縦型電界効果トランジスタが形成されており、トランジスタ群がメイン領域とセンス領域に区画されており、ドレイン電極はメイン領域とセンス領域に共通であり、ソース電極はメイン領域とセンス領域で分離されている。
(形態2)各機能実現セルは、スイッチング素子である。
(形態3)メイン領域の外形を構成する多角形の角数が、センス領域の外形を構成する多角形の角数よりも多い。
【0024】
【実施例】
(第1実施例) 図5は、第1実施例の半導体装置の単位セル(この場合縦型の電界効果型トランジスタ)2個の断面図を示している。それぞれの単位セルは、ゲート絶縁膜151に覆われたトレンチゲート電極150と、その両サイドに形成されたソース領域161を有する。図5では左右方向に2個の単位セルしか図示されていないが、実際には左右方向に長く伸びている。
ドレイン電極110上にn+型の半導体基板(単結晶シリコン基板)120が形成されている。半導体基板120上にn−型の単結晶シリコン層がエピタキシャル成長している。エピタキシャル層の下方にドリフト層130が形成されている。第1実施例の半導体素子は50Vの耐圧特性を必要としている。そのために、ドリフト層130の不純物濃度は7×1015cm−3である。エピタキシャル層の厚みLは6.0μmに設定されている。
ドリフト層130上にp−型の単結晶シリコンのボディ層140が形成されている。ボディ層140の上部にn+型のソース領域161とp+型のボディコンタクト領域162が形成されている。n+型のソース領域161とp−型のボディ層140を貫通するように、トレンチゲート電極150が形成されている。トレンチゲート電極150は、ドリフト層130に達している。トレンチゲート電極150の両サイドは、ゲート絶縁膜151を介して、ソース領域161とボディ層140に対向している。
n+型のソース領域161とp+型のボディコンタクト領域162の表面に、ソース電極180が形成されている。ソース電極180は、絶縁層間膜170によってトレンチ電極150から電気的に絶縁されている。
トレンチゲート電極150の縦方向の長さ(図5に図示するU)は2.3μmである。トレンチゲート電極150の底面から半導体基板120の上面までの長さ(図5に図示するL−U:Lはエピタキシャル層の厚み)は3.7μmである。
半導体基板120の厚み(図5に図示するT)は、トレンチゲート電極150の底面から半導体基板120の上面までの長さ(L−U)の40〜60倍に形成されている。具体的には、148μm〜222μmの厚みに調整されている。図5では、半導体基板120の厚みが相対的に薄く表示されている。
【0025】
図6に第1実施例の半導体装置の要部断面図と、半導体装置に接続される電流検出回路を示している。縦型の電界効果型トランジスタ群は、メイン領域1とセンス領域2に区画されている。メイン領域1内のセル群(トランジスタ群であり、以下ではメインセル群という)をメイン電流が流れる。センス領域1内のセル群(センスセル群という)をセンス電流が流れる。ソース電極180は、メイン領域1のメインソース電極181と、センス領域2のセンスソース電極182に区分され、両者はデッドゾーン183によって電気的に絶縁されている。メイン領域1とセンス領域2の平面的位置関係は、図4に示したものとほぼ同じであり、センス領域2はメイン領域1で囲繞されている。
【0026】
センスセル群のセンスソース電極182には、センスパッド184が形成され、そのセンスパッド184からAl等の配線を介してオペアンプに結線されている。メインセル群のメインソース電極181には、ソースパッド185が形成され、Al等の配線が接続され、負荷に接続されている。また、メインソース電極181にはケルビンパッド186が形成され、Al等の配線を介してオペアンプに結線され、基準電位として利用されている。
オペアンプに並列に抵抗R3が形成され、抵抗R3によってセンスセル群を流れるセンス電流をセンス電圧に変換し、オペアンプから増幅されたセンス電圧を出力する。オペアンプの出力電圧と、電流センス比によって、メインセル群を流れるメイン電流を計算することができる。メインセル群に予定よりも過大な電流が流れているときは、ゲート電極150に加える電位を下げてメイン電流を所定電流に下げることができる。電流センシング機能を内蔵しているために、半導体装置を流れる電流値を調整することが可能となる。
【0027】
メイン領域1内に存在するメインセル群の数は、3963391個である。センス領域2内に存在するセンスセル群の数は、720個である。センスセル群のセル数はメインセル群のセル数の約0.018%である。
【0028】
図7は、第1実施例の半導体装置の電流センス比と温度の関係を示している。実施例1の半導体装置は、雰囲気温度の変化に対して、電流センス比がほとんど変化しないことが分かる。
【0029】
図8は、第1実施例の半導体装置において、T/(L−U)を様々に設定したときの電流センス比の変動率を示している。ここで、Tは、半導体基板120の厚みであり、L−Uは、トレンチゲート電極150の底面から半導体基板120の上面までの長さである。電流センス比の変動率とは、室温での電流センス比と約150℃での電流センス比の差を室温での電流センス比で除した値を言い、その値が0.0に近いほど、温度の変化に抗して半導体装置の電流センス比が一定に維持されることを示す。
図8から、T/(L−U)が40〜60である場合、電流センス比の変動率が0.0に近いことがわかる。
【0030】
第1実施例の半導体装置は、従来の半導体装置に比べ、半導体基板120の厚みを薄くしている。従来の半導体装置では、半導体基板120の厚みTがL−Uの約60倍を超えている。従来の半導体装置では、半導体基板120の厚みTをL−Uの約60倍以下に薄くすることによって電流センス比の変動率を0.0に近づけられることを認識しておらず、半導体基板120の厚みTを薄くする必要がなかった。半導体基板120の厚みTをL−Uの約60倍以下に薄くすると、半導体基板120が破壊しやすくなることから、従来の半導体装置の半導体基板120の厚みTはL−Uの約60倍を超えている。
ドリフト層の厚みを5〜12μmとし、ドリフト層の不純物濃度を1×1015〜1×1016cm−3とし、半導体基板の厚みをトレンチゲート電極の底面から半導体基板上面までの長さの40〜60倍にすると、必要な耐圧を確保し、必要なオン抵抗を確保しながら、電流センス比の変動率を0.0に近づけることができる。
第1実施例では、電流センス比が温度に依存して変化する特性と、半導体基板120の厚みTが密接に連動するのを見出し、敢えて半導体基板120の厚みTを薄くした。その結果、温度変化に抗して半導体装置の電流センス比をほぼ一定に維持することが可能となり、センス電流から精度良くメイン電流を計算することができるようになった。
第1実施例の半導体装置は、半導体基板120の厚みを薄くするによって製造することができる。製造しやすい構造となっている。第1実施例の半導体装置はトレンチゲート電極150を利用しており、半導体装置の小型化や電力損失の低減や耐圧特性の向上等にも効果を奏する。
【0031】
(第2実施例) 第2実施例では、110Vの耐圧特性を有する半導体装置を提供する。第2実施例は、ドリフト層130の不純物濃度や厚みが、第1実施例と異なる。基本的な構造は実施例1と同様であり、図5を参照する。
第2実施例では、ドリフト層130の不純物濃度が2.5×1015cm−3である。また、ドリフト層130の厚みが9.5μmである。
トレンチゲート電極150の縦方向の長さ(図5に図示するU)は1.5μmである。トレンチゲート電極150の底面から半導体基板120の上面までの長さ(図5に図示するL−U)は8.0μmである。
半導体基板120の膜厚は、トレンチゲート電極150の底面から半導体基板120の上面までの長さの40〜60倍で形成されている。具体的には、320μm〜480μmの範囲に調整されている。
【0032】
電流検出回路等は、第1実施例の構成に基本的に同一である(図6参照)。メイン領域内1に3240000個のメインセル群が形成されている。センス領域2内に720個のセンスセル群が形成されている。センスセル群のセル数はメインセル群のセル数の約0.022%である。
【0033】
図9に、第2実施例の半導体装置において、T/(L−U)を様々に設定したときの電流センス比の変動率を示している。図9から、T/(L−U)が40〜60の場合、電流センス比変動率が0.0に近いことがわかる。
【0034】
第1実施例と第2実施例とその他の実験から、ドリフト層の厚みが5〜12μmであり、その不純物濃度が1×1015〜1×1016cm−3であれば、その条件内でドリフト層の厚みや不純物濃度が変化したとしても、T/(L−U)が40〜60の関係式を満たしているときに、温度に対する電流センス比の変動率をゼロに近づけることができ、電流センス比が温度に依存して変化する現象を抑制できることが確認された。
【0035】
(第3実施例) 図10は、第3実施例の半導体装置の要部断面図を示す。
第3実施例の半導体装置では、メイン領域1とセンス領域2とで、半導体基板120の厚みを異ならせている。図10(a)に示す半導体装置は、低耐圧系(約100V以下)である。メイン領域1の半導体基板120が薄く、センス領域2の半導体基板120の膜厚が厚くなっている。図10(b)に示す半導体装置は、高耐圧系(約100Vを超える)である。メイン領域1の半導体基板120が厚く、センス領域2の半導体基板120の膜厚が薄くなっている。なお、図中の半導体基板120は、図面の都合により模式的に図示されている。
【0036】
第3実施例は、メイン領域1とセンス領域2のセル群の抵抗温度係数をそれぞれ独立で調整できることが特徴である。
ドリフト層130では格子散乱が主たる抵抗要因となり、正の抵抗温度係数となる。一方、半導体基板120では不純物散乱が主たる抵抗要因となり、負の抵抗係数となる。温度上昇に伴うドリフト層130の抵抗変化分を、半導体基板120の厚みを調整することで、半導体基板120の抵抗変化分によって打ち消すことが可能となる。メイン領域1とセンス領域2の半導体基板の厚みを独立に調整することができると、メイン領域1とセンス領域2のセル群の抵抗温度係数をほぼ等しくしたり、さらにはセル群の抵抗温度係数をほぼ0.0にすることができる。また、ドリフト層130の設定の自由度が増すため、様々な耐圧の半導体装置に適用できる。
半導体装置を実際に使う場合には、電極パッドや配線等の寄生抵抗を考慮した回路設計を必要とする場合がある。第3実施例によると、メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線を合計した抵抗温度係数をほぼ等しくすることができる。電極パッドや配線位置によって電流センス比が変動することがあるが、メインセル群の抵抗温度係数とセンスセル群の抵抗温度係数と電極パッドと配線を合計した抵抗温度係数がほぼ等しいと、電極パッドや配線位置によって電流センス比が変動することを抑制することができる。ケルビンパッドの位置による電流センス比がばらつくのを抑制するのにも効果的である。
【0037】
(第4実施例) 図11に、メイン領域1とセンス領域2のレイアウトの一例の平面図を示す。
図11に示すように、メイン領域1の外周が長くなるレイアウトを採用すると、メイン領域1における周辺セル数の数が増加する。したがって、メイン領域1での周辺セルと内部セルのセル数の比と、センス領域2での周辺セルと内部セルのセル数の比をほぼ等しくすることができる。したがって、それぞれの抵抗温度係数はほぼ等しくなる。
【0038】
従来の電流センシング機能を有する半導体装置では、電流センス比が温度に依存して変化するために、半導体装置の温度を測定し、測定した温度によって電流センス比の変動を補償する手段を必要としていた。
本発明の第1〜4実施例によれば、温度センサー等を必要とせず、補償処理も必要としない。部品点数、電力損失、回路の簡単化、および製造工程の簡単化などの点で効果を奏する。
【0039】
本発明の第1〜3実施例には、トレンチゲート電極を有する縦型電界効果トランジスタが例示されている。しかしながら、本発明の適用範囲は、トレンチゲート電極を有する半導体装置に限定されるものではなく、様々な構成のゲート電極に対して適用することができる。第1〜2実施例のL−Uは、オン抵抗に寄与するドリフト層の厚みを実質意味するものであって、トレンチゲート電極に限定するものではない。トレンチゲート電極を有さない様々な縦型電界効果トランジスタであっても、適宜調節して適用し得る。
実施例で使用されているp型とn型を、その逆に利用することも可能である。
上記実施例では、機能実現セルがトランジスタである場合を例示したが、トランジスタ以外のスイッチングセルにも適用することができ、さらにはダイオード等にも適用することができる。
【0040】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図1】 従来の半導体装置の等価回路図を示す。
【図2】 従来の半導体装置の要部断面図を示す。
【図3】 従来の半導体装置の雰囲気温度に対する電流センス比を示す。
【図4】 従来の半導体装置の平面図を示す。
【図5】 本発明の第1実施例の半導体装置の単位セルの断面図を示す。
【図6】 本発明の第1実施例の半導体装置の要部断面図を示す。
【図7】 本発明の第1実施例の半導体装置の雰囲気温度に対する電流センス比を示す。
【図8】 本発明の第1実施例の半導体装置の様々な条件での電流センス比変動率を示す。
【図9】 本発明の第2実施例の半導体装置の様々な条件での電流センス比変動率を示す。を示す。
【図10】 本発明の第3実施例の要部断面図を示す。
【図11】 本発明の第4実施例の平面図を示す。
【符号の説明】
110:ドレイン電極
120:基板
130:ドリフト層
140:ボディ層
150:トレンチ電極
151:ゲート絶縁膜
161:ソース領域
162:ボディコンタクト領域
170:絶縁層間膜
180:ソース電極
181:メインソース電極
182:センスソース電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a current sensing function.
[0002]
[Prior art]
There has been proposed a semiconductor device in which a plurality of function realizing cells are formed on the same semiconductor substrate and can sense an energized current, and is disclosed in
[0003]
[Patent Document 1]
JP-A-10-107282
[0004]
A semiconductor device having a current sensing function divides a function realizing cell group into a main region and a sense region, and a current flowing through the semiconductor device flows through a main current flowing through the cell group in the main region and a cell group in the sense region. The sense current is shunted and the shunted sense current is measured. Here, if the shunt ratio between the main current and the sense current is known, the main current value can be sensed from the measured sense current value.
[0005]
FIG. 1 shows a current detection circuit using a semiconductor device having a current sensing function.
The gate electrode of the cell group in the
When a current sensing function is incorporated in a semiconductor device, for example, when a current larger than a predetermined value flows, it is possible to increase the resistance of the function realizing cell group and perform feedback control to a predetermined value of current. .
Compared with the case where a current detection circuit is added outside the semiconductor device, it can be realized at a low cost and can be downsized.
[0006]
FIG. 2 shows an example of a cross-sectional view of a semiconductor device in which the function realizing cell group is divided into a
The
The
It is possible to accurately manage the separation line between the
[0007]
When an on potential is applied to the
At this time, if all the on-resistances of the function realizing cells are uniform, the main current flowing through the
If the current sense ratio is known, the main current value can be calculated by detecting the sense current value, and further the current value flowing through the semiconductor device can be calculated.
The current sense ratio should be equal to the ratio of the number of cells in the
[0008]
[Problems to be solved by the invention]
However, when actually measured, it has been found that the current sense ratio changes depending on the temperature of the semiconductor device. FIG. 3 shows the characteristic that the current sense ratio of a conventional semiconductor device changes with temperature. It can be seen that the current sense ratio increases as the temperature increases. In the conventional semiconductor device, when the temperature varies, the current sense ratio varies. Therefore, there is a problem that the current value flowing through the
The present invention realizes a semiconductor device that does not require temperature compensation, in other words, a semiconductor device in which the current sense ratio is difficult to change with respect to temperature.
[0009]
[Means for solving the problem, operation and effect]
The semiconductor device is small and does not generate a large temperature distribution. Therefore, the temperature of all the cells changes almost uniformly, and even if the on-resistance of the cells fluctuates with temperature, the temperature does not affect the current sense ratio because the on-resistance of all the cells changes uniformly. It should be. In order to realize a semiconductor device in which the current sense ratio does not easily change with temperature, it is necessary to pursue the cause of the change in current sense ratio with respect to temperature. Can not. Therefore, the present inventors have advanced research to investigate the cause of the change in the current sense ratio with respect to temperature.
According to the inventors' research, it has been found that the temperature coefficient of resistance of the cell group in the semiconductor device is not uniform and varies depending on the position of the cell in the semiconductor device.
[0010]
FIG. 4 is a plan view of a semiconductor device having a current sensing function. The
As apparent from FIG. 4, the unit cell includes a cell in which the cell is formed in any of the four adjacent directions in the upper, lower, left and right directions, and the cell in at least one adjacent position in the upper, lower, left and right directions. It can be seen that there are cells in which no is formed. The white circle cells shown in FIG. 4 are surrounded by four cells, and the black circle cells are not formed at one or two adjacent positions. The black circle cells exist along the boundary between the
According to the studies by the present inventors, the resistance temperature coefficient is different between the peripheral cell and the internal cell, and the ratio of the number of the peripheral cell to the internal cell is different between the
[0011]
The
When the number of cells in the
[0019]
Of the present inventionSemiconductor deviceA plurality of function realizing cells are formed on the same semiconductor substrate, the cell group is partitioned into a main region and a sense region, and the number of cells in the sense region is 0 of the number of cells in the main region. Less than 1%Yes,The ratio of the number of peripheral cells that exist along the boundary of each region and the number of internal cells that exist away from the boundary is equalized between the main region and the sense region.Yes. Furthermore, the outer shape of the main region and the outer shape of the sense region are dissimilar, and the number of corners of the polygon that forms the outer shape of the main region is larger than the number of corners of the polygon that forms the outer shape of the sense region.
[0020]
If the ratio of the number of peripheral cells to the number of internal cells is the same in the main area and the sense area, the resistance temperature coefficient of the main area cell group and the resistance temperature coefficient of the sense area cell group are equal, which resists temperature changes. Thus, the current sense ratio can be maintained almost constant.
If the ratio of the number of cells in the sense region to the ratio of the number of peripheral cells and the number of cells in the main region is in the range of 98% to 102%, the current sense ratio is less likely to change with temperature. .
[0021]
In the various semiconductor devices described above, the resistance temperature coefficient of the cell group in the main region, the resistance temperature coefficient of the cell group in the sense region, and the total resistance temperature coefficient of the electrode pad and the wiring connected to the semiconductor device are substantially equal. Is preferred.
[0022]
Wiring and electrode pads also have a resistance temperature coefficient. Therefore, when an electrode pad is formed on a semiconductor device and a wiring is connected, the current sense ratio may change greatly depending on the temperature due to the influence of the resistance temperature coefficient of the wiring or the like.
If the resistance temperature coefficient of the cell group in the main area, the resistance temperature coefficient of the cell group in the sense area, and the resistance temperature coefficient of the electrode pad and wiring connected to the semiconductor device are almost equal, the wiring is connected to the semiconductor device. Thus, the temperature coefficient of resistance of the entire circuit can be made equal between the main region and the sense region.
If the ratio of the total resistance temperature coefficient of the electrode pad and the wiring to the resistance temperature coefficient of the cell group in the main region is in the range of 95% to 105%, a characteristic that the current sense ratio hardly changes with temperature is obtained.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
First, the main features of the embodiment are listed.
(Mode 1) A plurality of vertical field effect transistors are formed, a group of transistors is partitioned into a main region and a sense region, a drain electrode is common to the main region and the sense region, and a source electrode is connected to the main region Separated at the sense region.
(Mode 2) Each function realizing cell is a switching element.
(Mode 3) The number of corners of the polygon that forms the outer shape of the main region is larger than the number of corners of the polygon that forms the outer shape of the sense region.
[0024]
【Example】
First Embodiment FIG. 5 shows a cross-sectional view of two unit cells (in this case, vertical field effect transistors) of a semiconductor device according to a first embodiment. Each unit cell has a
N on the drain electrode 110+A type semiconductor substrate (single crystal silicon substrate) 120 is formed. N on the semiconductor substrate 120−A single-crystal silicon layer of the type is epitaxially grown. A
P on the drift layer 130−A type single crystal
n+
The length in the vertical direction of trench gate electrode 150 (U shown in FIG. 5) is 2.3 μm. The length from the bottom surface of the
The thickness (T shown in FIG. 5) of the
[0025]
FIG. 6 shows a cross-sectional view of the main part of the semiconductor device of the first embodiment and a current detection circuit connected to the semiconductor device. The vertical field effect transistor group is divided into a
[0026]
A
A resistor R3 is formed in parallel with the operational amplifier, the sense current flowing through the sense cell group is converted into a sense voltage by the resistor R3, and the amplified sense voltage is output from the operational amplifier. The main current flowing through the main cell group can be calculated from the output voltage of the operational amplifier and the current sense ratio. When an excessive current is flowing through the main cell group, the potential applied to the
[0027]
The number of main cell groups existing in the
[0028]
FIG. 7 shows the relationship between the current sense ratio and the temperature of the semiconductor device of the first embodiment. It can be seen that in the semiconductor device of Example 1, the current sense ratio hardly changes as the ambient temperature changes.
[0029]
FIG. 8 shows the variation rate of the current sense ratio when T / (L−U) is variously set in the semiconductor device of the first embodiment. Here, T is the thickness of the
From FIG. 8, it can be seen that when T / (L−U) is 40 to 60, the variation rate of the current sense ratio is close to 0.0.
[0030]
In the semiconductor device of the first embodiment, the thickness of the
The thickness of the drift layer is 5 to 12 μm, and the impurity concentration of the drift layer is 1 × 1015~ 1x1016cm-3When the thickness of the semiconductor substrate is 40 to 60 times the length from the bottom surface of the trench gate electrode to the top surface of the semiconductor substrate, the fluctuation rate of the current sense ratio is ensured while ensuring the necessary breakdown voltage and ensuring the necessary on-resistance. Can be close to 0.0.
In the first embodiment, the characteristic that the current sense ratio changes depending on the temperature and the thickness T of the
The semiconductor device of the first embodiment can be manufactured by reducing the thickness of the
[0031]
Second Example In a second example, a semiconductor device having a breakdown voltage characteristic of 110V is provided. The second embodiment differs from the first embodiment in the impurity concentration and thickness of the
In the second embodiment, the impurity concentration of the
The length of the
The thickness of the
[0032]
The current detection circuit and the like are basically the same as those of the first embodiment (see FIG. 6). In the
[0033]
FIG. 9 shows the variation rate of the current sense ratio when T / (L−U) is variously set in the semiconductor device of the second embodiment. FIG. 9 shows that when T / (L−U) is 40 to 60, the current sense ratio variation rate is close to 0.0.
[0034]
From the first example, the second example and other experiments, the thickness of the drift layer is 5 to 12 μm and the impurity concentration is 1 × 10 5.15~ 1x1016cm-3Then, even if the thickness of the drift layer and the impurity concentration change within the conditions, the variation rate of the current sense ratio with respect to the temperature when T / (L−U) satisfies the relational expression of 40-60. It was confirmed that the phenomenon that the current sense ratio changes depending on the temperature can be suppressed.
[0035]
Third Embodiment FIG. 10 is a cross-sectional view of a main part of a semiconductor device according to a third embodiment.
In the semiconductor device of the third embodiment, the thickness of the
[0036]
The third embodiment is characterized in that the temperature coefficient of resistance of the cell group of the
In the
When a semiconductor device is actually used, it may be necessary to design a circuit in consideration of parasitic resistance such as electrode pads and wiring. According to the third embodiment, the resistance temperature coefficient of the cell group in the main region, the resistance temperature coefficient of the cell group in the sense region, and the total resistance temperature coefficient of the electrode pad and the wiring connected to the semiconductor device are made substantially equal. be able to. The current sense ratio may vary depending on the electrode pad and wiring position.If the resistance temperature coefficient of the main cell group, the resistance temperature coefficient of the sense cell group, and the resistance temperature coefficient of the electrode pad and the wiring are almost equal, It is possible to suppress the current sense ratio from changing depending on the wiring position. It is also effective in suppressing variations in the current sense ratio depending on the position of the Kelvin pad.
[0037]
Fourth Embodiment FIG. 11 is a plan view showing an example of the layout of the
As illustrated in FIG. 11, when a layout in which the outer periphery of the
[0038]
In a conventional semiconductor device having a current sensing function, since the current sense ratio changes depending on the temperature, a means for measuring the temperature of the semiconductor device and compensating for the fluctuation of the current sense ratio depending on the measured temperature is required. .
According to the first to fourth embodiments of the present invention, no temperature sensor or the like is required, and no compensation process is required. It is effective in terms of the number of parts, power loss, circuit simplification, and manufacturing process simplification.
[0039]
In the first to third embodiments of the present invention, a vertical field effect transistor having a trench gate electrode is illustrated. However, the application range of the present invention is not limited to a semiconductor device having a trench gate electrode, and can be applied to gate electrodes having various configurations. L-U in the first and second embodiments substantially means the thickness of the drift layer contributing to on-resistance, and is not limited to the trench gate electrode. Even various vertical field effect transistors having no trench gate electrode can be appropriately adjusted and applied.
It is also possible to use the p-type and n-type used in the embodiments in reverse.
In the above embodiment, the case where the function realization cell is a transistor is illustrated, but the present invention can also be applied to a switching cell other than a transistor, and further to a diode or the like.
[0040]
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
[Brief description of the drawings]
FIG. 1 shows an equivalent circuit diagram of a conventional semiconductor device.
FIG. 2 is a cross-sectional view of a main part of a conventional semiconductor device.
FIG. 3 shows a current sense ratio with respect to an ambient temperature of a conventional semiconductor device.
FIG. 4 is a plan view of a conventional semiconductor device.
FIG. 5 is a sectional view of a unit cell of the semiconductor device according to the first embodiment of the present invention.
FIG. 6 is a fragmentary cross-sectional view of the semiconductor device according to the first embodiment of the present invention.
FIG. 7 shows a current sense ratio with respect to an ambient temperature of the semiconductor device according to the first embodiment of the present invention.
FIG. 8 shows the current sense ratio variation rate under various conditions of the semiconductor device of the first embodiment of the present invention.
FIG. 9 shows current sense ratio fluctuation rates under various conditions of the semiconductor device of the second embodiment of the present invention. Indicates.
FIG. 10 is a sectional view showing an essential part of a third embodiment of the present invention.
FIG. 11 shows a plan view of a fourth embodiment of the present invention.
[Explanation of symbols]
110: Drain electrode
120: Substrate
130: Drift layer
140: Body layer
150: Trench electrode
151: Gate insulating film
161: Source region
162: Body contact region
170: Insulating interlayer film
180: Source electrode
181: Main source electrode
182: Sense source electrode
Claims (2)
メイン領域の外形とセンス領域の外形が非相似であり、
メイン領域の外形を構成する多角形の角数が、センス領域の外形を構成する多角形の角数よりも多いことを特徴とする半導体装置。A plurality of function realizing cells are formed on the same semiconductor substrate, the cell group is partitioned into a main region and a sense region, and the number of cells in the sense region is 0.1 of the number of cells in the main region. % or less, and the ratio of the number of internal cells existing apart from the number and boundaries of the neighboring cells that lie along the boundary of each region, rather equal in a main region and a sense region,
The outline of the main area and the outline of the sense area are dissimilar,
A semiconductor device characterized in that the number of polygons constituting the outer shape of the main region is larger than the number of corners of the polygon constituting the outer shape of the sense region .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203878A JP4622214B2 (en) | 2003-07-30 | 2003-07-30 | Semiconductor device having current sensing function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203878A JP4622214B2 (en) | 2003-07-30 | 2003-07-30 | Semiconductor device having current sensing function |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005050913A JP2005050913A (en) | 2005-02-24 |
JP4622214B2 true JP4622214B2 (en) | 2011-02-02 |
Family
ID=34263078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003203878A Expired - Fee Related JP4622214B2 (en) | 2003-07-30 | 2003-07-30 | Semiconductor device having current sensing function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4622214B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104916673A (en) * | 2014-03-13 | 2015-09-16 | 株式会社东芝 | Semiconductor device and insulated gate bipolar transistor |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5147203B2 (en) * | 2006-06-30 | 2013-02-20 | オンセミコンダクター・トレーディング・リミテッド | Insulated gate semiconductor device |
JP5417440B2 (en) * | 2009-05-28 | 2014-02-12 | トヨタ自動車株式会社 | Semiconductor device |
JP5369300B2 (en) | 2009-09-16 | 2013-12-18 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
JP5361808B2 (en) | 2010-06-23 | 2013-12-04 | 三菱電機株式会社 | Power semiconductor device |
JP5367651B2 (en) * | 2010-06-28 | 2013-12-11 | 日立オートモティブシステムズ株式会社 | Semiconductor device for current control and control device using the same |
JP5724281B2 (en) | 2010-10-08 | 2015-05-27 | 富士電機株式会社 | Current detection circuit for power semiconductor devices |
JP5170208B2 (en) | 2010-10-22 | 2013-03-27 | 富士電機株式会社 | Current detection circuit for power semiconductor devices |
US8598942B2 (en) | 2011-07-06 | 2013-12-03 | Fuji Electric Co., Ltd. | Current correction circuit for power semiconductor device and current correction method |
DE112012006543T5 (en) * | 2012-07-20 | 2015-02-26 | Mitsubishi Electric Corp. | Semiconductor device and method for its production |
JP5825528B2 (en) * | 2012-09-20 | 2015-12-02 | 株式会社オートネットワーク技術研究所 | Current detection circuit and power supply control device |
JP5546612B2 (en) * | 2012-12-07 | 2014-07-09 | 三菱電機株式会社 | Power semiconductor device |
JP5979570B2 (en) | 2013-07-10 | 2016-08-24 | パナソニックIpマネジメント株式会社 | Semiconductor device and inverter using the same |
JP2015028969A (en) * | 2013-07-30 | 2015-02-12 | 本田技研工業株式会社 | Semiconductor device |
JP6797778B2 (en) * | 2017-08-30 | 2020-12-09 | 矢崎総業株式会社 | Semiconductor relays and vehicle current detectors |
CN112349715B (en) * | 2020-11-05 | 2024-03-26 | 宁波宝芯源功率半导体有限公司 | Power semiconductor device with temperature and voltage detection function and manufacturing method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003044866A1 (en) * | 2001-11-20 | 2003-05-30 | General Semiconductor, Inc. | Trench mosfet device with polycrystalline silicon source contact structure |
JP2005508083A (en) * | 2001-10-30 | 2005-03-24 | ゼネラル セミコンダクター,インク. | Trench double-diffused metal oxide semiconductor device with improved drain contact |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2715399B2 (en) * | 1990-07-30 | 1998-02-18 | 株式会社デンソー | Power semiconductor device |
EP0892435A1 (en) * | 1997-07-14 | 1999-01-20 | STMicroelectronics S.r.l. | Integrated semiconductor transistor with current sensing |
JP3219045B2 (en) * | 1998-02-20 | 2001-10-15 | 日本電気株式会社 | Manufacturing method of vertical MISFET |
-
2003
- 2003-07-30 JP JP2003203878A patent/JP4622214B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005508083A (en) * | 2001-10-30 | 2005-03-24 | ゼネラル セミコンダクター,インク. | Trench double-diffused metal oxide semiconductor device with improved drain contact |
WO2003044866A1 (en) * | 2001-11-20 | 2003-05-30 | General Semiconductor, Inc. | Trench mosfet device with polycrystalline silicon source contact structure |
JP2005510088A (en) * | 2001-11-20 | 2005-04-14 | ゼネラル セミコンダクター,インク. | Trench metal oxide semiconductor field effect transistor device with polycrystalline silicon source contact structure |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104916673A (en) * | 2014-03-13 | 2015-09-16 | 株式会社东芝 | Semiconductor device and insulated gate bipolar transistor |
Also Published As
Publication number | Publication date |
---|---|
JP2005050913A (en) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4622214B2 (en) | Semiconductor device having current sensing function | |
US8426915B2 (en) | Power integrated circuit device with incorporated sense FET | |
JP5718627B2 (en) | Semiconductor device | |
TWI390706B (en) | Semiconductor device | |
US8358157B2 (en) | Monolithic low impedance dual gate current sense MOSFET | |
JP6009341B2 (en) | Semiconductor device | |
US20130181723A1 (en) | Current Measurement in a Power Transistor | |
WO2018150713A1 (en) | Semiconductor device | |
US10291021B2 (en) | Protection circuit and electronic device | |
US10388782B2 (en) | Scalable current sense transistor | |
JP2001044424A (en) | High breakdown strength semiconductor device | |
US20080014693A1 (en) | Silicon carbide vertical mosfet design for fast switching applications | |
JP2014131008A (en) | Wide band gap semiconductor device | |
KR20020062360A (en) | Horizontal junction field-effect transistor | |
US10163890B2 (en) | Semiconductor device | |
US5821599A (en) | Temperature sensor having a p-n junction | |
JP2016025158A (en) | Magnetic field sensor | |
JPH04355968A (en) | Power semiconductor device | |
JP5412873B2 (en) | Semiconductor device and current measuring method of semiconductor device | |
JP2019161079A (en) | Silicon carbide semiconductor device and silicon carbide semiconductor circuit device | |
US9905652B2 (en) | Semiconductor device having varying wiring resistance | |
CN105280638A (en) | Semiconductor device comprising trench structures | |
JP3237612B2 (en) | Semiconductor device | |
CN115527994A (en) | Silicon carbide semiconductor device | |
JP2006500780A (en) | Semiconductor device with sense structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |