JP2005045471A - 高周波電力増幅回路および通信システム - Google Patents
高周波電力増幅回路および通信システム Download PDFInfo
- Publication number
- JP2005045471A JP2005045471A JP2003202149A JP2003202149A JP2005045471A JP 2005045471 A JP2005045471 A JP 2005045471A JP 2003202149 A JP2003202149 A JP 2003202149A JP 2003202149 A JP2003202149 A JP 2003202149A JP 2005045471 A JP2005045471 A JP 2005045471A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power amplifier
- signal
- frequency power
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】利得を広範囲にわたって変化させる場合においても良好な線形特性を有する高周波電力増幅回路および無線通信システムを提供する。
【解決手段】所定の利得を有し入出力特性がほぼ直線的である電力増幅回路（１１０）の少なくとも前段または後段に増幅器または減衰器（１２０）を設けるとともに、電力増幅回路の入力と出力のレベルを比較する比較回路（１６０）を設け、該比較回路の比較結果に応じて前記増幅器または減衰器の利得を変化させることによって前記電力増幅回路の利得の誤差を補正するようにした高周波電力増幅回路において、他の回路もしくは装置から供給される利得制御信号（ＶＰＣ）と前記比較回路の比較結果とに応じて前記増幅器または減衰器の利得を制御するようにした。
【選択図】 図１
【解決手段】所定の利得を有し入出力特性がほぼ直線的である電力増幅回路（１１０）の少なくとも前段または後段に増幅器または減衰器（１２０）を設けるとともに、電力増幅回路の入力と出力のレベルを比較する比較回路（１６０）を設け、該比較回路の比較結果に応じて前記増幅器または減衰器の利得を変化させることによって前記電力増幅回路の利得の誤差を補正するようにした高周波電力増幅回路において、他の回路もしくは装置から供給される利得制御信号（ＶＰＣ）と前記比較回路の比較結果とに応じて前記増幅器または減衰器の利得を制御するようにした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波電力増幅回路およびこの高周波電力増幅回路を組み込んだ無線通信装置に適用して有効な技術に関し、特に位相成分のシフトと振幅成分のシフトを行なう変調方式により変調された高周波信号を電力増幅する例えば無線ＬＡＮ（ローカルエリアネットワーク）のような通信システムに用いられる高周波電力増幅回路に適用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機等の無線通信装置（移動体通信装置）の送信側出力部には、ＭＯＳＦＥＴ（電界効果トランジスタ）やＧａＡｓ−ＭＥＳＦＥＴ等の半導体増幅素子を用いた高周波電力増幅回路（一般には多段構成にされる）が組み込まれている。
【０００３】
ところで、近年のＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）方式等の携帯電話機においては、９０°位相制御により搬送波を変調するＧＭＳＫ変調を行なうＧＭＳＫモードの他に、位相制御と振幅制御により搬送波を変調する３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調を行なうＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＭＳ Ｅｖｏｌｕｔｉｏｎ）モードを有するものが実用化されつつある。１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（以下、８−ＰＳＫと称する）変調では１シンボル当たり３ビットの情報を送ることができるため、ＥＤＧＥモードはＧＭＳＫモードに比べて高い伝送レート（３８４ｋｂｐｓ）による通信が可能である。この８−ＰＳＫ変調は、それぞれのシンボルの振幅の大きさは同じであるが、あるシンボルから他のシンボルへ移行する時に振幅の小さいところを通過するため、振幅制御が必要になる。
【０００４】
また、ＧＭＳＫモードの通信では位相変調された信号を要求出力レベルに応じて増幅して出力すれば良いので高周波電力増幅回路を飽和領域で動作させることができるが、ＥＤＧＥモードの通信では、振幅制御を行なう必要があるため高周波電力増幅回路を非飽和領域で線形動作させなければならない。そのため、ＥＤＧＥモードの通信が可能な無線通信システムに使用される高周波電力増幅回路は入出力特性が線形であることが望まれる。
【０００５】
さらに、近年においては、多重化方式として複数の搬送波を用いるＯＦＤＭ（直交周波数分割多重）方式を用いたより高速なデータ通信が可能な無線ＬＡＮシステムが実用化されている。無線ＬＡＮシステムでは、各搬送波の変調方式として１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｒａｔｉｏｎ）または６４ＱＡＭが用いられる。この１６ＱＡＭや６４ＱＡＭは、シンボル自身が２段階以上の振幅値を有するので、ＥＶＭ（Ｅｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ）を下げてデータの精度を高めるためにも高周波電力増幅回路の入出力特性がより良好な線形性を有することが望まれる。
【０００６】
【特許文献１】
特開平６−１９６９３９号公報
【０００７】
【発明が解決しようとする課題】
従来、高周波電力増幅回路の入出力特性の線形性の向上は、主としてデバイスを改良することにより達成しようとする傾向が強かった。しかしながら、ＥＤＧＥモードを有するＧＳＭ方式の携帯電話機においては、デバイスの改良である程度所望の線形特性を得ることができるが、無線ＬＡＮ用の高周波電力増幅回路においてはデバイスの改良のみで所望の線形特性を得ることは非常に困難であることが明らかになった。
【０００８】
なお、高周波電力増幅回路における非線形歪みを低減するための発明として、例えば特許文献１に開示されているものがある。特許文献１の発明は、高周波パワーアンプの前段に可変利得アンプを設けるとともに、増幅前の入力信号と増幅後の出力信号を比較してパワーアンプの利得を検出する回路を設け、この利得検出回路の出力信号をループフィルタで制御電圧に変換してパワーアンプの前段の可変利得アンプに供給して利得を制御することで、パワーアンプの利得誤差を補正して線形特性を向上させるものである。
【０００９】
この先願の発明は、パワーアンプの利得誤差を補正することはできるが、パワーアンプ自身は固定利得であり、システム全体として利得制御信号によってどのように利得を制御するのかその仕組みが開示されていない。そのため、ある所定の利得で高周波信号を増幅する場合には非線形歪みを低減させることはできるが、平均電力値の利得を広範囲にわたって変化させるような制御を行なうようなシステムに利用する場合にはパワーアンプの非線形歪みを補償することができないという課題がある。
【００１０】
本発明の目的は、利得を広範囲にわたって変化させる場合においても入出力特性が良好な線形性を有する高周波電力増幅回路およびそれによってデータエラーの少ない無線通信システムを提供することにある。
本発明の他の目的は、振幅の小さい信号も振幅の大きい信号もほとんど歪みを生じさせることなく増幅することができる高周波電力増幅回路およびそれによってデータエラーの少ない無線通信システムを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、所定の利得を有し入出力特性がほぼ直線的である電力増幅回路の少なくとも前段または後段に増幅器または減衰器を設けるとともに、電力増幅回路の入力と出力のレベルを比較する比較回路を設け、該比較回路の比較結果に応じて前記増幅器または減衰器の利得を変化させることによって前記電力増幅回路の利得の誤差を補正するようにした高周波電力増幅回路において、他の回路もしくは装置から供給される利得制御信号と前記比較回路の比較結果とに応じて前記増幅器または減衰器の利得を制御するようにしたものである。
【００１２】
上記した手段によれば、電力増幅回路の入出力特性が線形からずれていても、比較回路の比較結果に応じて電力増幅回路の前段または後段の増幅器または減衰器の利得が変化されることによって、電力増幅回路の入出力特性の線形性が補償されるようになる。しかも、利得制御信号と比較回路の比較結果とに応じて電力増幅回路の前段または後段の増幅器または減衰器の利得が制御されるため、入力と出力との誤差分に利得制御信号によるバイアス分が付加されて利得が制御されるようになり、これにより利得を広範囲にわたって変化させる場合にも、電力増幅回路の入出力特性の線形性が補償されるようになる。
【００１３】
また、電力増幅回路の入出力特性の非線形歪みはこれを予め測定してテーブルデータ等としてメモリに保持させておいたり適当なトリミング回路に設定しておくことで補正することも可能であるが、上記した手段によれば、電力増幅回路の入力と出力を比較して利得を補正するため、電力増幅回路の利得誤差をリアルタイムで補正することができ、これによって素子の特性が経時的に変化して利得誤差が生じるようになったとしても補正することができるようになる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明に係る高周波電力増幅回路の第１の実施例の概略構成を示す。
図１の実施例の高周波電力増幅回路は、所定の利得を有するパワーアンプ１１０と、該パワーアンプ１１０の前段に設けられた利得調整可能なプリアンプ１２０と、入力高周波信号を分岐、転写ないしは抽出する入力信号抽出手段１３１と、パワーアンプ１１０の出力信号を分岐、転写ないしは抽出する出力信号抽出手段１３２と、入力信号抽出手段１３１により抽出された信号（入力モニタ信号）の変調成分を取り出す第１の信号受動素子１４１と、出力信号抽出手段１３２により抽出された信号（出力モニタ信号）の変調成分を取り出す第２の信号受動素子１４２と、信号受動素子１４１，１４２の出力を対数圧縮する対数圧縮回路１５１，１５２と、対数圧縮回路１５１，１５２の出力Ｖ（ｔ）：ｃ１，Ｖ（ｔ）：ｃ２を比較し出力差Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２に応じた信号Ｖｇｃ（＝Ｖｐｃ＋Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２）を出力する信号比較回路１６０とを備え、該信号比較回路１６０の出力Ｖｇｃにより前記プリアンプ１２０の利得が制御されるように構成されている。
【００１５】
プリアンプ１２０は利得を制御できるものであれば、増幅回路であっても良いし、減衰回路であっても良い。利得を「１」以上および「１」以下のいずれにも制御可能であればなお良い。
【００１６】
さらに、この実施例の高周波電力増幅回路では、前記信号比較回路１６０が外部からの利得制御信号（パワーコントロール信号）ＶＰＣに応じて入力電位差をレベルシフトした出力信号Ｖｇｃを出力するように構成されている。また、この実施例の高周波電力増幅回路では、出力側の信号受動素子１４２または対数圧縮回路１５２のいずれかがパワーアンプ１１０の有する増幅率の逆数に相当する減衰率を有するように構成されている。
【００１７】
これにより、信号比較回路１６０への入力信号をほぼ同一レベルの信号として与えることができるようにされる。パワーアンプ１１０は通常数１０ｄＢｍの利得を有するように設計されるため、入力信号と出力信号を直接比較して利得誤差を検出できるように信号比較回路１６０を設計するのは困難であるためである。
【００１８】
出力側の信号受動素子１４２または対数圧縮回路１５２のいずれかをパワーアンプ１１０の有する増幅率の逆数に相当する減衰率を有するように構成する代わりに、両方の回路にそれぞれ減衰特性を与えてトータルでパワーアンプ１１０の有する増幅率の逆数に相当する減衰率が得られるように構成しても良い。
【００１９】
なお、図１に示されている回路は、特に制限されるものでないが、複数の半導体チップと容量などのディスクリート部品がセラミック基板のような絶縁基板上に実装され、基板の表面や内部に形成されたプリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されたモジュール（ＲＦパワーモジュール）として構成することができる。ただし、複数の半導体チップとディスクリート部品で構成する代わりに１つの半導体集積回路と若干の外付け部品で構成することも可能である。本明細書においては、かかる半導体集積回路と上記モジュールを総称して高周波電力増幅回路と称する。
【００２０】
前記入力信号抽出手段１３１および出力信号抽出手段１３２は、各々絶縁基板の表面や内部に形成されたプリント配線パターンからなる入力線および出力線とそれぞれ並行に配設された導電体との間に形成される容量素子からなるカプラにより構成することができる。ただし、前記入力信号抽出手段１３１および出力信号抽出手段１３２は、カプラに限定されるものでなく、入力線および出力線により伝達される信号に影響を与えることなく信号を検出できる手段であればどのようなものであってもよい。
【００２１】
例えば入力高周波信号Ｐｉｎを生成する回路やパワーアンプ１１０の最終段の増幅用トランジスタの制御端子に印加される信号を制御端子に受け増幅用トランジスタに流れる電流に比例した電流を流す電流検出用トランジスタを設けて、入力信号と出力信号の変調成分の平均電力値を検出するようにしてもよい。
【００２２】
前記第１の信号受動素子１４１と第２の信号受動素子１４２は、ロウパスフィルタなどから構成され、信号抽出手段１３１，１３２からの信号からキャリア（搬送波）を除去し全波整流して変調成分の平均電力値を検出するように機能する。信号受動素子１４１，１４２の代わりに、入力信号および出力信号のエンベロープ波形（包絡線）を検出するエンベロープ検波回路を用いても良い。前記信号抽出手段１３１および１３２が電流検出用トランジスタにより構成される場合、信号受動素子１４１および１４２を省略して、検出された電流を電圧に変換して対数圧縮回路１５１，１５２に直接入力するように構成することも可能である。
【００２３】
対数圧縮回路１５１，１５２は、例えばトランジスタのベース・エミッタ間電圧とコレクタ電流の間の対数特性を利用したログ・アンプと呼ばれる回路により構成することができる。対数圧縮回路１５１，１５２を設けることにより、入力信号のレンジが広い場合においても比較的変化の少ない信号に変換することができる。また、対数圧縮を行なうことで信号のレベルが小さい領域での制御精度を高めることができる。
【００２４】
パワーアンプ１１０は、特に制限されるものでないが例えばＦＥＴのような増幅用素子を有する３段の増幅段と、各増幅段のＦＥＴのゲート端子にバイアス電圧を印加するバイアス回路などから構成される。該パワーアンプ１１０の最終段のＦＥＴを除く他のＦＥＴとバイアス回路および前記プリアンプ１２０、対数圧縮回路１５１，１５２、信号比較回路１６０は１つの半導体チップ上に半導体集積回路として構成することが可能である。少なくとも対数圧縮回路１５１，１５２と信号比較回路１６０は、１つの半導体チップ上に半導体集積回路として構成するのが部品点数を減らす上で望ましい。
【００２５】
信号比較回路１６０に供給される利得制御信号ＶＰＣは、例えば携帯電話機では基地局から供給される出力要求レベルに応じた出力レベル指示信号Ｖｒａｍｐあるいはこの信号とカプラ等で検出した出力検出信号との誤差信号に応じたフィードバック制御信号Ｖａｐｃとすることができる。
【００２６】
図２は、実施例の高周波電力増幅回路を構成する信号比較回路１６０の具体的な回路例を示す。
この実施例の信号比較回路１６０は、減算回路１６１とバッファ回路１６２と加算回路１６３とから構成されている。このうち、減算回路１６１は、オペアンプＡＭＰ１とその入力端子にそれぞれ接続された入力抵抗Ｒ１，Ｒ２、非反転入力端子と接地点との間に接続された抵抗Ｒ３および出力端子と非反転入力端子との間に接続された帰還抵抗Ｒ４からなり入力端子ＩＮ１，ＩＮ２に入力される信号Ｖ（ｔ）：ｃ１，Ｖ（ｔ）：ｃ２の電位差に相当する信号Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２を出力する。
【００２７】
バッファ回路１６２は、例えばバイポーラ・トランジスタＱ０とコレクタ抵抗Ｒｃ，ベース抵抗Ｒｂ，エミッタ抵抗Ｒｅとからなるエミッタフォロワ回路で構成され、利得制御信号ＶＰＣを加算回路１６２の入力バイアス点に適したレベルの信号Ｖｐｃにレベル変換するとともに、オペアンプＡＭＰ２の他方の入力（ＡＭＰ１の出力）が変化しても信号Ｖｐｃが影響を受けないようにインピーダンス変換する。
【００２８】
加算回路１６３は、オペアンプＡＭＰ２とその入力端子にそれぞれ接続された入力抵抗Ｒ５，Ｒ６、反転入力端子と接地点との間に接続された抵抗Ｒ７および出力端子と反転入力端子との間に接続された帰還抵抗Ｒ８からなり入力抵抗Ｒ５とＲ６を介してアンプＡＭＰ２の入力端子にそれぞれ入力される信号Ｖｐｃと上記減算回路１６１の出力Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２とを加算した電位に相当する信号Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２＋Ｖｐｃを出力する。
【００２９】
この加算回路１６３すなわち信号比較回路１６０の出力Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２＋Ｖｐｃが、図１のプリアンプ１２０に利得制御信号Ｖｇｃとして供給されることにより、プリアンプ１２０の利得が制御される。これによって、図１の実施例の高周波電力増幅回路は、パワーアンプ１１０の利得誤差（非線形歪み）を補正するとともに利得制御信号ＶＰＣに応じた増幅率で高周波信号Ｐｉｎを増幅した信号Ｐｏｕｔを出力することができる。
【００３０】
図３には、上記信号比較回路１６０の変形例を示す。この実施例の回路は、オペアンプＡＭＰ２を有する加算回路１６３が前段に、また後段に減算回路１６１が設けられ、入力信号を減算してから加算する代わりに、加算してから減算した信号Ｖｐｃ＋Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２を出力するように構成したものである。Ｖｐｃ＋Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２を変形するとＶ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２＋Ｖｐｃとなるので、図３のような回路であっても図２の回路と同じ信号を出力することができることが分かる。
【００３１】
図４は、実施例の高周波電力増幅回路を構成するプリアンプ１２０の具体的な回路例を示す。
この実施例のプリアンプ１２０は、上記信号比較回路１６０の出力Ｖｇｃを当該プリアンプにとって最適なレベルおよび最適なレンジを有する信号に変換する信号変換回路１２１と、該信号変換回路１２１の出力端子と接地点との間に直列に接続された２個のダイオード接続のバイポーラ・トランジスタＱ１，Ｑ２と、Ｑ１とカレントミラーをなすトランジスタＱ３と、該トランジスタＱ３のエミッタと接地点との間に接続された増幅用トランジスタＱ４と、該トランジスタＱ４と前記トランジスタＱ２のベース端子間に接続された抵抗Ｒ１１，Ｒ１２と、トランジスタＱ４のエミッタと接地点との間に接続された抵抗Ｒ１３と、トランジスタＱ３のコレクタと電源電圧端子Ｖｄｃとの間に接続された抵抗Ｒ１４と、入力端子ＩＮ０と前記トランジスタＱ４のベース端子との間に接続された直流成分を遮断する容量素子Ｃ１と、トランジスタＱ３のコレクタと出力端子ＯＵＴ０との間に接続された直流成分を遮断する容量素子Ｃ２とから構成されている。
【００３２】
増幅用トランジスタＱ４とトランジスタＱ２のベース端子間に抵抗Ｒ１１，Ｒ１２が接続されているのは、入力高周波信号Ｐｉｎの交流成分が信号変換回路１２１やトランジスタＱ２のベース端子側に漏れて、Ｑ１，Ｑ２に流れる電流に影響を与えるのを防止するためである。
【００３３】
この実施例のプリアンプ１２０は、高周波増幅回路において用いられているカレントミラー回路でバイアス電流を増幅用トランジスタに流す方式に類似した回路構成とされており、カレントミラーをなすトランジスタＱ１，Ｑ３により、増幅用トランジスタＱ４のアイドル電流を制御することで利得を制御することができる。具体的には、高周波信号Ｐｉｎが入力端子ＩＮ０から容量Ｃ１を介してトランジスタＱ４のベースに入力され、Ｑ４により電流増幅され、抵抗Ｒ１４により電流変化が電圧変化に変換されて出力端子ＯＵＴ０より出力される。この実施例のプリアンプ１２０は、信号変換回路１２１に入力される電圧Ｖｇｃによって増幅率すなわち利得を変化させることができる。図１のプリアンプ１２０としては、図４に示されているものの他、一般にロウノイズアンプと呼ばれるものやアッテネータを用いることも可能である。
【００３４】
次に、本発明の他の実施例を説明する。
図５は、本発明を適用した高周波電力増幅回路の第２の実施例を示す。この実施例の高周波電力増幅回路は、パワーアンプ１１０の出力信号を分岐、転写ないしは抽出する出力信号抽出手段１３２と該出力信号抽出手段１３２により抽出された信号の変調成分を取り出す第２の信号受動素子１４２との間に信号減衰手段１７０を設けたものである。この信号減衰手段１７０の減衰率Ｃは、パワーアンプ１１０の有する増幅率Ｇの逆数に相当する、つまりＣ＊Ｇ＝１となるような減衰率とされる。信号減衰手段１７０は例えば容量素子と抵抗素子とからなるπ型アッテネータ等により構成することができる。
【００３５】
図１の実施例の高周波電力増幅回路においては、出力側の信号受動素子１４２または対数圧縮回路１５２のいずれかがパワーアンプ１１０の有する増幅率の逆数に相当する減衰率を有するように構成されているとしたが、第２の実施例のような信号減衰手段１７０を設けることにより出力側の信号受動素子１４２または対数圧縮回路１５２に減衰率を持たせる必要がなくなる。これにより、出力側の信号受動素子１４２および対数圧縮回路１５２として、入力側の信号受動素子１４１および対数圧縮回路１５１と同一の回路を用いることができ、設計に対する負担が軽くなるという利点がある。
【００３６】
ここで、図５の実施例の高周波電力増幅回路における利得制御について詳しく説明する。理解を容易にするため、図５に示されている回路において、パワーアンプ１１０の利得をＧ、プリアンプ１２０の利得をα’（＝α＊ｘ）、減衰手段１７０の利得をＣ、信号受動素子１４１，１４２の利得をＤ、対数圧縮回路１５１，１５２の利得をＥ、信号比較回路１６０の利得をＦ、利得制御信号ＶＰＣの利得換算値をＢとおく。また、入力高周波信号Ｐｉｎの振幅変調成分をＡ（ｔ）、搬送波成分をｃｏｓ（ωｔ）とおくと、入力高周波信号Ｐｉｎは、
Ｖ（ｔ）＝Ａ（ｔ）ｃｏｓ（ωｔ）
で表わされる。α’＝α＊ｘにおけるｘは、信号比較回路１６０からの利得制御電圧Ｖｇｃによって変化する変数である。また、対数圧縮回路１５１，１５２で行なわれる処理内容と、信号比較回路１６０で行なわれる処理内容をそれぞれ演算式で表わすと、
Ｅ’＝Ｅ＊ｌｏｇｘ
Ｆ’＝Ｆ（Ｖ１−Ｖ２）＋Ｂ
となる。
【００３７】
信号受動素子１４１では、サンプリングされた入力高周波信号Ｐｉｎから位相成分が除去され振幅変調成分のみが取り出されるため、高周波信号Ｐｉｎに対して、以下の式で示されるような処理が行なわれることになる。なお、式（１）は信号受動素子１４１の入力側の信号、式（２）は信号受動素子１４１の出力側の信号である。
Ｖ（ｔ）：ａ１＝Ａ（ｔ）ｃｏｓ（ωｔ） ……（１）
Ｖ（ｔ）：ｂ１＝Ｄ＊Ａ（ｔ） ……（２）
【００３８】
一方、信号受動素子１４２では、サンプリングされた出力高周波信号Ｐｏｕｔに対して、以下の式で示されるように処理することでから位相成分が除去され振幅変調成分のみが取り出される。なお、式（３）は信号受動素子１４２の入力側の信号、式（４）は信号受動素子１４２の出力側の信号である。
【００３９】
信号受動素子１４１，１４２で振幅変調成分のみにされた信号Ｖ（ｔ）：ｂ１，Ｖ（ｔ）：ｂ２は、次の対数圧縮回路１５１，１５２により、以下のように対数化処理される。
【００４０】
その後、対数圧縮された信号Ｖ（ｔ）：ｃ１，Ｖ（ｔ）：ｃ２が信号比較回路１６０で差分を取られた後、利得制御信号ＶＰＣのバイアス分が加算されることで、以下のように変化される。
【００４１】
さらに、説明の簡易化のため、信号比較回路１６０に対数圧縮回路１５１，１５２と逆関数特性を持たせたとすると、Ｆ＊Ｅ＝１となるので、上式は、
と整理される。上記式（８）で示される電圧が利得制御電圧Ｖｇｃとしてプリアンプ１２０に与えられ、利得が制御される。ここで、Ｇ＊Ｃは高周波電力増幅回路の入力信号と出力信号との誤差量であり、対数化処理により広いレンジに対応できることが分かる。また、「Ｂ」は利得制御信号ＶＰＣの利得換算値である。これより、図５の実施例の高周波電力増幅回路は、利得制御信号ＶＰＣにより利得を制御することができることが分かる。
【００４２】
また、図１の実施例においては、減衰手段１７０を設ける代わりに、出力側の信号受動素子１４２または対数圧縮回路１５２のいずれかがパワーアンプ１１０の有する増幅率の逆数に相当する減衰率を有するように構成しているため、減衰手段１７０がなくても図５の実施例の高周波電力増幅回路を用いて説明したのと同様な利得制御動作が行なえることが分かる。
【００４３】
具体的には、減衰手段１７０がない場合には、式（６）において“Ｃ”の項がなくなるが、例えば対数圧縮回路１５１と１５２の利得をそれぞれＥ１，Ｅ２のように異ならしめると、式（５），（６）は次のようになる。
【００４４】
ここで、Ｅ２＝Ｅ１｛１＋ｌｏｇＣ／ｌｏｇ［α＊ｘ＊Ｇ＊Ｄ＊Ａ（ｔ）］｝とすれば、式（６）’は式（６）と同じになることが分かる。対数圧縮回路１５１と１５２の利得を異ならせる代わりに、信号受動素子１４１と１４２の利得を異ならせるようにしても同様である。
【００４５】
次に、本発明の高周波電力増幅回路におけるパワーアンプの入出力特性の線形化つまり利得誤差の補正および利得制御信号ＶＰＣによる利得制御の原理を、図１１を用いて説明する。
図１１において、一点鎖線はパワーアンプ１１０の本来のゲイン特性で、実線は理想のゲイン特性である。横軸は入力信号Ｐｉｎの電力、縦軸は出力信号Ｐｏｕｔの電力である。図１１において、入力信号Ｐｉｎが−５ｄＢｍのポイントに着目すると、このときパワーアンプ１１０の出力電力は理想特性からΔＰだけずれている。本発明の高周波電力増幅回路においては、パワーアンプ１１０の入力電力Ｐｉｎを矢印Ｈのように補正することにより、このずれを補償してパワーアンプ１１０の出力電力は理想特性に近付けるものである。これにより、パワーアンプ１１０の入出力特性の線形性が向上される。
【００４６】
以上は、式（８）におけるＢを「０」と仮定した時の動作であり、上述した補正動作に、利得制御信号ＶＰＣによるバイアスが加わると、パワーアンプ１１０の見かけ上の平均電力値が上昇し、図１１に破線で示すように、理想特性が並行移動したような特性が得られる。具体的には、上述した補正動作に利得制御信号ＶＰＣによるバイアスが加わると、図１１において、矢印Ｂのようにさらにバイアス点が移動して理想特性が破線のようにシフトする。
【００４７】
図６は、本発明を適用した高周波電力増幅回路の第３の実施例を示す。この実施例の高周波電力増幅回路は、入力高周波信号Ｐｉｎを分岐、転写ないしは抽出する出力信号抽出手段１３１と該出力信号抽出手段１３１により抽出された信号の変調成分を取り出す信号受動素子１４１との間に位相調整回路１８０を設けたものである。
【００４８】
図１を参照すると明らかなように信号比較回路１６０までの信号経路の途中には、出力信号側の方が色々な回路が介在しておりその分位相が遅くなるので、この位相調整回路１８０により入力と出力の各サンプリング信号の位相を合わせることができ、それによって、より精度の高い比較が行なえるという利点がある。位相調整回路１８０は、公知の位相シフト回路と同様の構成を有する回路を用いることができるので、具体的な回路の図示と説明は省略する。
【００４９】
図７は、本発明を適用した高周波電力増幅回路の第４の実施例を示す。この実施例の高周波電力増幅回路は、信号比較回路１６０とプリアンプ１２０との間に信号比較回路１６０から出力される式（５）で表わされるような利得制御電圧Ｖｇｃを、プリアンプ１２０の制御電圧−利得特性に適した電圧に変換する電圧変換回路１９０を設けるようにしたものである。この電圧変換回路１９０は、対数圧縮回路１５１，１５２で行なわれる対数圧縮と逆の変換を行なう回路としてもよい。さらに、この電圧変換回路１９０を、プリアンプ１２０の特性のばらつきを補正するような信号を出力したり、温度変化により変動する特性を補償するような信号を出力できるように構成してもよい。
【００５０】
図８は、本発明を適用した高周波電力増幅回路の第５の実施例を示す。この実施例の高周波電力増幅回路は、パワーアンプ１１０の前段に信号比較回路１６０から出力される利得制御信号Ｖｇｃにより利得制御されるプリアンプ１２０を設ける代わりに、パワーアンプ１１０の前段に信号比較回路１６０から出力される利得制御信号Ｖｇｃにより利得制御される可変利得アンプもしくはアッテネータからなる増幅／減衰器１２０’を設けるようにしたものである。
【００５１】
この増幅／減衰器１２０’は、図４に示すプリアンプと同様な回路により構成しても良いし、差動アンプの定電流源の電流値を変化させることで利得を変化させるような一般的な回路によって構成するようにしてもよい。また、パワーアンプ１１０の前段にプリアンプ１２０を設け、かつパワーアンプ１１０の後段に増幅／減衰器１２０’を設けるようにしても良い。これにより、ノイズの増加を抑えることができる。
【００５２】
図９には、本発明に係る高周波電力増幅回路を、ＩＥＥＥ８０２．１１ａ規格に従った無線ＬＡＮシステムに適用した場合の一構成例が示されている。
図９の無線ＬＡＮシステムは、送信信号を電力増幅してアンテナＡＮＴを駆動するモジュール化された高周波電力増幅回路（ＰＡ）１００と、送信信号の変復調機能を有する高周波ＩＣ２００と、ベースバンド処理を行なうベースバンドＬＳＩ３００と、受信信号から不要波を除去するバンドパスフィルタ４００とから構成されている。
【００５３】
高周波ＩＣ２００は、アンテナＡＮＴより受信した信号を直交復調するとともに周波数の低いベースバンド信号に変換する復調器＆ダウンコンバート回路２１０と、ベースバンドＬＳＩ３００より供給される送信用ベースバンド信号を直交変調するとともに周波数の高いＲＦ信号に変換しアンテナＡＮＴより送信させる変調器＆アップコンバート回路２２０を有する。
【００５４】
ベースバンドＬＳＩ３００は、送信データに伝送誤りを訂正するためのＣＲＣコードを付加するＦＥＣエンコーダ３８１、連続する送信データのうち隣同士のデータを隣接する副搬送波（サブキャリア）に配置しないようにするインタリーブ処理や送信データを変調信号の各シンボルに対応付けるマッピング処理を行なうインタリーブ＆マッピング処理回路３８２、周波数軸情報を時間軸情報に変換するためのＩＦＦＴ（逆高速フーリエ変換）回路３８３、各シンボル間に時間的な緩衝領域（ガード・インターバル）を挿入するガード・インターバル挿入回路３８４、ディジタル信号をアナログベースバンド信号に変換するＤＡ変換回路３１２、復調された受信ベースバンド信号（アナログ信号）をディジタル信号に変換するＡＤ変換回路３１１、受信信号からガード・インターバルを除去するガード・インターバル除去回路３８５、時間軸情報を周波数軸情報に変換するためのＦＦＴ（高速フーリエ変換）回路３８６、インタリーブ＆マッピング処理回路３８２と逆の処理を行なうデマッピング＆デインタリーブ回路３８７、復元されたＣＲＣコードを用いて受信データの誤りを訂正するＦＥＣデコーダ回路３８８、チップ全体を制御するシステム制御回路３７０などを備える。
【００５５】
ＯＦＤＭ変調では、多数の副搬送波を用い全搬送波に対して逆フーリエ変換で一括して変調処理を行なうが、伝送中、特定の周波数帯域に発生する雑音波は送信データにバースト誤りを生じさせるので、この特定周波数帯の雑音波によるバースト誤りを回避するため、上記インタリーブ＆マッピング処理回路３８２において、連続する送信データのうち隣同士のデータを隣接する副搬送波に配置しないようにするインタリーブ処理が行なわれる。
【００５６】
また、高いビルなどの障害物が多い都会ではビル壁面の反射などによりマルチパスが発生し受信信号は遅延時間の異なる複数の信号（いわゆるゴースト）が加算された信号になるため、上記ガード・インターバル挿入回路３８４において、送信信号の各有効シンボル間に１シンボル信号の末尾の部分を緩衝領域として付け加える処理が行なわれる。
【００５７】
この実施例の無線ＬＡＮシステムにおいては、高周波電力増幅回路１００に対する利得制御信号ＶＰＣはベースバンドＬＳＩ３００から与えるように構成することができる。あるいは、図１０に示すように、高周波電力増幅回路１００の出力側に出力電力を検出するカプラＣＰＬを設けるとともに、該カプラにより検出された出力レベルとベースバンドＬＳＩ３００から供給される出力レベル指示信号Ｖｒａｍｐとを比較して誤差に応じた利得制御信号ＶＰＣを生成する自動パワー制御回路（ＡＰＣ回路）５００を設けるようにしても良い。
【００５８】
無線ＬＡＮシステムを構成する高周波電力増幅回路１００として前記実施例のような入出力特性の線形性が良好な高周波電力増幅回路を使用することにより、ＥＶＭ（エラー・ベクトル・マグニチュード）を小さくしてデータのエラー率を低減することが可能となる。むしろ、５ＧＨｚの周波数帯の信号を使用してデータを６４ＱＡＭで変調して送信を行なう無線ＬＡＮにおいては、前記実施例のような入出力特性の線形性が良好な高周波電力増幅回路を使用しないと無線ＬＡＮの規格を満足するような特性のシステムを構築することが困難であるということができる。
【００５９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、利得制御信号ＶＰＣがアナログ信号として与えられる場合について説明したが、利得制御信号ＶＰＣがディジタル信号として与えられる場合にも、その信号をＤＡ変換して信号比較回路１６０へ供給するＤＡ変換回路を設けることにより、前記実施例をそのまま適用することができる。
【００６０】
また、前記実施例では、パワーアンプ１１０の前段または後段に利得誤差を補正するためのプリアンプ１２０または増幅／減衰器１２０’を設けて信号比較回路１６０からの利得制御信号Ｖｇｃで利得を制御するようにしているが、パワーアンプ１１０に利得制御信号Ｖｇｃを供給してパワーアンプ１１０内のバイアス回路等によって利得誤差を補正するように構成することも可能である。
【００６１】
以上、主として本発明者によってなされた発明をその背景となった利用分野である無線ＬＡＮシステム適用した場合について説明したが、本発明はそれに限定されるものでなく、位相制御と振幅制御を行なうＥＤＧＥモードを有するＧＳＭ方式やＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）方式の携帯電話機のような無線通信装置の他、位相変調と振幅変調を行なう光伝送システムやＡＤＳＬ、ＩＳＤＮ等の有線伝送システムの送信部に設けられる電力増幅部に適用することができる。
【００６２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、本発明に従うと、利得を広範囲にわたって変化させる場合においても良好な線形特性を有し、振幅の小さい信号も振幅の大きい信号もほとんど歪みを生じさせることなく増幅することができる高周波電力増幅回路を実現することができる。また、それによって、本発明の高周波電力増幅回路を使用した無線ＬＡＮのような無線通信システムにおいてはデータエラーを低減することができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る高周波電力増幅回路の第１の実施例を示す回路構成図である。
【図２】実施例の高周波電力増幅回路を構成する信号比較回路の具体例を示す回路図である。
【図３】実施例の高周波電力増幅回路を構成する信号比較回路の他の具体例を示す回路図である。
【図４】実施例の高周波電力増幅回路を構成するプリアンプの具体例を示す回路図である。
【図５】本発明に係る高周波電力増幅回路の第２の実施例を示す回路構成図である。
【図６】本発明に係る高周波電力増幅回路の第３の実施例を示す回路構成図である。
【図７】本発明に係る高周波電力増幅回路の第４の実施例を示す回路構成図である。
【図８】本発明に係る高周波電力増幅回路の第５の実施例を示す回路構成図である。
【図９】実施例の高周波電力増幅回路を使用して好適な無線ＬＡＮシステムの構成例を示すブロック図である。
【図１０】実施例の高周波電力増幅回路を使用して好適な無線ＬＡＮシステムの他の構成例を示すブロック図である。
【図１１】実施例の高周波電力増幅回路におけるパワーアンプの入出力特性と理想の特性を示すグラフである。
【符号の説明】
１００ 高周波電力増幅回路
１１０ パワーアンプ部
１２０ プリアンプ
１２０’ 増幅／減衰器
１３１，１３２ 信号抽出手段
１４１，１４１ 振幅検波回路
１５１，１５２ 対数圧縮回路
１６０ 信号比較回路
１７０ 減衰手段
１８０ 位相調整回路
１９０ 電圧変換回路
２００ 高周波ＩＣ
３００ ベースバンドＬＳＩ
４００ バンドパスフィルタ
５００ 自動パワー制御回路
【発明の属する技術分野】
本発明は、高周波電力増幅回路およびこの高周波電力増幅回路を組み込んだ無線通信装置に適用して有効な技術に関し、特に位相成分のシフトと振幅成分のシフトを行なう変調方式により変調された高周波信号を電力増幅する例えば無線ＬＡＮ（ローカルエリアネットワーク）のような通信システムに用いられる高周波電力増幅回路に適用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話機等の無線通信装置（移動体通信装置）の送信側出力部には、ＭＯＳＦＥＴ（電界効果トランジスタ）やＧａＡｓ−ＭＥＳＦＥＴ等の半導体増幅素子を用いた高周波電力増幅回路（一般には多段構成にされる）が組み込まれている。
【０００３】
ところで、近年のＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）方式等の携帯電話機においては、９０°位相制御により搬送波を変調するＧＭＳＫ変調を行なうＧＭＳＫモードの他に、位相制御と振幅制御により搬送波を変調する３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調を行なうＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＭＳ Ｅｖｏｌｕｔｉｏｎ）モードを有するものが実用化されつつある。１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（以下、８−ＰＳＫと称する）変調では１シンボル当たり３ビットの情報を送ることができるため、ＥＤＧＥモードはＧＭＳＫモードに比べて高い伝送レート（３８４ｋｂｐｓ）による通信が可能である。この８−ＰＳＫ変調は、それぞれのシンボルの振幅の大きさは同じであるが、あるシンボルから他のシンボルへ移行する時に振幅の小さいところを通過するため、振幅制御が必要になる。
【０００４】
また、ＧＭＳＫモードの通信では位相変調された信号を要求出力レベルに応じて増幅して出力すれば良いので高周波電力増幅回路を飽和領域で動作させることができるが、ＥＤＧＥモードの通信では、振幅制御を行なう必要があるため高周波電力増幅回路を非飽和領域で線形動作させなければならない。そのため、ＥＤＧＥモードの通信が可能な無線通信システムに使用される高周波電力増幅回路は入出力特性が線形であることが望まれる。
【０００５】
さらに、近年においては、多重化方式として複数の搬送波を用いるＯＦＤＭ（直交周波数分割多重）方式を用いたより高速なデータ通信が可能な無線ＬＡＮシステムが実用化されている。無線ＬＡＮシステムでは、各搬送波の変調方式として１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｒａｔｉｏｎ）または６４ＱＡＭが用いられる。この１６ＱＡＭや６４ＱＡＭは、シンボル自身が２段階以上の振幅値を有するので、ＥＶＭ（Ｅｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ）を下げてデータの精度を高めるためにも高周波電力増幅回路の入出力特性がより良好な線形性を有することが望まれる。
【０００６】
【特許文献１】
特開平６−１９６９３９号公報
【０００７】
【発明が解決しようとする課題】
従来、高周波電力増幅回路の入出力特性の線形性の向上は、主としてデバイスを改良することにより達成しようとする傾向が強かった。しかしながら、ＥＤＧＥモードを有するＧＳＭ方式の携帯電話機においては、デバイスの改良である程度所望の線形特性を得ることができるが、無線ＬＡＮ用の高周波電力増幅回路においてはデバイスの改良のみで所望の線形特性を得ることは非常に困難であることが明らかになった。
【０００８】
なお、高周波電力増幅回路における非線形歪みを低減するための発明として、例えば特許文献１に開示されているものがある。特許文献１の発明は、高周波パワーアンプの前段に可変利得アンプを設けるとともに、増幅前の入力信号と増幅後の出力信号を比較してパワーアンプの利得を検出する回路を設け、この利得検出回路の出力信号をループフィルタで制御電圧に変換してパワーアンプの前段の可変利得アンプに供給して利得を制御することで、パワーアンプの利得誤差を補正して線形特性を向上させるものである。
【０００９】
この先願の発明は、パワーアンプの利得誤差を補正することはできるが、パワーアンプ自身は固定利得であり、システム全体として利得制御信号によってどのように利得を制御するのかその仕組みが開示されていない。そのため、ある所定の利得で高周波信号を増幅する場合には非線形歪みを低減させることはできるが、平均電力値の利得を広範囲にわたって変化させるような制御を行なうようなシステムに利用する場合にはパワーアンプの非線形歪みを補償することができないという課題がある。
【００１０】
本発明の目的は、利得を広範囲にわたって変化させる場合においても入出力特性が良好な線形性を有する高周波電力増幅回路およびそれによってデータエラーの少ない無線通信システムを提供することにある。
本発明の他の目的は、振幅の小さい信号も振幅の大きい信号もほとんど歪みを生じさせることなく増幅することができる高周波電力増幅回路およびそれによってデータエラーの少ない無線通信システムを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、所定の利得を有し入出力特性がほぼ直線的である電力増幅回路の少なくとも前段または後段に増幅器または減衰器を設けるとともに、電力増幅回路の入力と出力のレベルを比較する比較回路を設け、該比較回路の比較結果に応じて前記増幅器または減衰器の利得を変化させることによって前記電力増幅回路の利得の誤差を補正するようにした高周波電力増幅回路において、他の回路もしくは装置から供給される利得制御信号と前記比較回路の比較結果とに応じて前記増幅器または減衰器の利得を制御するようにしたものである。
【００１２】
上記した手段によれば、電力増幅回路の入出力特性が線形からずれていても、比較回路の比較結果に応じて電力増幅回路の前段または後段の増幅器または減衰器の利得が変化されることによって、電力増幅回路の入出力特性の線形性が補償されるようになる。しかも、利得制御信号と比較回路の比較結果とに応じて電力増幅回路の前段または後段の増幅器または減衰器の利得が制御されるため、入力と出力との誤差分に利得制御信号によるバイアス分が付加されて利得が制御されるようになり、これにより利得を広範囲にわたって変化させる場合にも、電力増幅回路の入出力特性の線形性が補償されるようになる。
【００１３】
また、電力増幅回路の入出力特性の非線形歪みはこれを予め測定してテーブルデータ等としてメモリに保持させておいたり適当なトリミング回路に設定しておくことで補正することも可能であるが、上記した手段によれば、電力増幅回路の入力と出力を比較して利得を補正するため、電力増幅回路の利得誤差をリアルタイムで補正することができ、これによって素子の特性が経時的に変化して利得誤差が生じるようになったとしても補正することができるようになる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明に係る高周波電力増幅回路の第１の実施例の概略構成を示す。
図１の実施例の高周波電力増幅回路は、所定の利得を有するパワーアンプ１１０と、該パワーアンプ１１０の前段に設けられた利得調整可能なプリアンプ１２０と、入力高周波信号を分岐、転写ないしは抽出する入力信号抽出手段１３１と、パワーアンプ１１０の出力信号を分岐、転写ないしは抽出する出力信号抽出手段１３２と、入力信号抽出手段１３１により抽出された信号（入力モニタ信号）の変調成分を取り出す第１の信号受動素子１４１と、出力信号抽出手段１３２により抽出された信号（出力モニタ信号）の変調成分を取り出す第２の信号受動素子１４２と、信号受動素子１４１，１４２の出力を対数圧縮する対数圧縮回路１５１，１５２と、対数圧縮回路１５１，１５２の出力Ｖ（ｔ）：ｃ１，Ｖ（ｔ）：ｃ２を比較し出力差Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２に応じた信号Ｖｇｃ（＝Ｖｐｃ＋Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２）を出力する信号比較回路１６０とを備え、該信号比較回路１６０の出力Ｖｇｃにより前記プリアンプ１２０の利得が制御されるように構成されている。
【００１５】
プリアンプ１２０は利得を制御できるものであれば、増幅回路であっても良いし、減衰回路であっても良い。利得を「１」以上および「１」以下のいずれにも制御可能であればなお良い。
【００１６】
さらに、この実施例の高周波電力増幅回路では、前記信号比較回路１６０が外部からの利得制御信号（パワーコントロール信号）ＶＰＣに応じて入力電位差をレベルシフトした出力信号Ｖｇｃを出力するように構成されている。また、この実施例の高周波電力増幅回路では、出力側の信号受動素子１４２または対数圧縮回路１５２のいずれかがパワーアンプ１１０の有する増幅率の逆数に相当する減衰率を有するように構成されている。
【００１７】
これにより、信号比較回路１６０への入力信号をほぼ同一レベルの信号として与えることができるようにされる。パワーアンプ１１０は通常数１０ｄＢｍの利得を有するように設計されるため、入力信号と出力信号を直接比較して利得誤差を検出できるように信号比較回路１６０を設計するのは困難であるためである。
【００１８】
出力側の信号受動素子１４２または対数圧縮回路１５２のいずれかをパワーアンプ１１０の有する増幅率の逆数に相当する減衰率を有するように構成する代わりに、両方の回路にそれぞれ減衰特性を与えてトータルでパワーアンプ１１０の有する増幅率の逆数に相当する減衰率が得られるように構成しても良い。
【００１９】
なお、図１に示されている回路は、特に制限されるものでないが、複数の半導体チップと容量などのディスクリート部品がセラミック基板のような絶縁基板上に実装され、基板の表面や内部に形成されたプリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されたモジュール（ＲＦパワーモジュール）として構成することができる。ただし、複数の半導体チップとディスクリート部品で構成する代わりに１つの半導体集積回路と若干の外付け部品で構成することも可能である。本明細書においては、かかる半導体集積回路と上記モジュールを総称して高周波電力増幅回路と称する。
【００２０】
前記入力信号抽出手段１３１および出力信号抽出手段１３２は、各々絶縁基板の表面や内部に形成されたプリント配線パターンからなる入力線および出力線とそれぞれ並行に配設された導電体との間に形成される容量素子からなるカプラにより構成することができる。ただし、前記入力信号抽出手段１３１および出力信号抽出手段１３２は、カプラに限定されるものでなく、入力線および出力線により伝達される信号に影響を与えることなく信号を検出できる手段であればどのようなものであってもよい。
【００２１】
例えば入力高周波信号Ｐｉｎを生成する回路やパワーアンプ１１０の最終段の増幅用トランジスタの制御端子に印加される信号を制御端子に受け増幅用トランジスタに流れる電流に比例した電流を流す電流検出用トランジスタを設けて、入力信号と出力信号の変調成分の平均電力値を検出するようにしてもよい。
【００２２】
前記第１の信号受動素子１４１と第２の信号受動素子１４２は、ロウパスフィルタなどから構成され、信号抽出手段１３１，１３２からの信号からキャリア（搬送波）を除去し全波整流して変調成分の平均電力値を検出するように機能する。信号受動素子１４１，１４２の代わりに、入力信号および出力信号のエンベロープ波形（包絡線）を検出するエンベロープ検波回路を用いても良い。前記信号抽出手段１３１および１３２が電流検出用トランジスタにより構成される場合、信号受動素子１４１および１４２を省略して、検出された電流を電圧に変換して対数圧縮回路１５１，１５２に直接入力するように構成することも可能である。
【００２３】
対数圧縮回路１５１，１５２は、例えばトランジスタのベース・エミッタ間電圧とコレクタ電流の間の対数特性を利用したログ・アンプと呼ばれる回路により構成することができる。対数圧縮回路１５１，１５２を設けることにより、入力信号のレンジが広い場合においても比較的変化の少ない信号に変換することができる。また、対数圧縮を行なうことで信号のレベルが小さい領域での制御精度を高めることができる。
【００２４】
パワーアンプ１１０は、特に制限されるものでないが例えばＦＥＴのような増幅用素子を有する３段の増幅段と、各増幅段のＦＥＴのゲート端子にバイアス電圧を印加するバイアス回路などから構成される。該パワーアンプ１１０の最終段のＦＥＴを除く他のＦＥＴとバイアス回路および前記プリアンプ１２０、対数圧縮回路１５１，１５２、信号比較回路１６０は１つの半導体チップ上に半導体集積回路として構成することが可能である。少なくとも対数圧縮回路１５１，１５２と信号比較回路１６０は、１つの半導体チップ上に半導体集積回路として構成するのが部品点数を減らす上で望ましい。
【００２５】
信号比較回路１６０に供給される利得制御信号ＶＰＣは、例えば携帯電話機では基地局から供給される出力要求レベルに応じた出力レベル指示信号Ｖｒａｍｐあるいはこの信号とカプラ等で検出した出力検出信号との誤差信号に応じたフィードバック制御信号Ｖａｐｃとすることができる。
【００２６】
図２は、実施例の高周波電力増幅回路を構成する信号比較回路１６０の具体的な回路例を示す。
この実施例の信号比較回路１６０は、減算回路１６１とバッファ回路１６２と加算回路１６３とから構成されている。このうち、減算回路１６１は、オペアンプＡＭＰ１とその入力端子にそれぞれ接続された入力抵抗Ｒ１，Ｒ２、非反転入力端子と接地点との間に接続された抵抗Ｒ３および出力端子と非反転入力端子との間に接続された帰還抵抗Ｒ４からなり入力端子ＩＮ１，ＩＮ２に入力される信号Ｖ（ｔ）：ｃ１，Ｖ（ｔ）：ｃ２の電位差に相当する信号Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２を出力する。
【００２７】
バッファ回路１６２は、例えばバイポーラ・トランジスタＱ０とコレクタ抵抗Ｒｃ，ベース抵抗Ｒｂ，エミッタ抵抗Ｒｅとからなるエミッタフォロワ回路で構成され、利得制御信号ＶＰＣを加算回路１６２の入力バイアス点に適したレベルの信号Ｖｐｃにレベル変換するとともに、オペアンプＡＭＰ２の他方の入力（ＡＭＰ１の出力）が変化しても信号Ｖｐｃが影響を受けないようにインピーダンス変換する。
【００２８】
加算回路１６３は、オペアンプＡＭＰ２とその入力端子にそれぞれ接続された入力抵抗Ｒ５，Ｒ６、反転入力端子と接地点との間に接続された抵抗Ｒ７および出力端子と反転入力端子との間に接続された帰還抵抗Ｒ８からなり入力抵抗Ｒ５とＲ６を介してアンプＡＭＰ２の入力端子にそれぞれ入力される信号Ｖｐｃと上記減算回路１６１の出力Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２とを加算した電位に相当する信号Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２＋Ｖｐｃを出力する。
【００２９】
この加算回路１６３すなわち信号比較回路１６０の出力Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２＋Ｖｐｃが、図１のプリアンプ１２０に利得制御信号Ｖｇｃとして供給されることにより、プリアンプ１２０の利得が制御される。これによって、図１の実施例の高周波電力増幅回路は、パワーアンプ１１０の利得誤差（非線形歪み）を補正するとともに利得制御信号ＶＰＣに応じた増幅率で高周波信号Ｐｉｎを増幅した信号Ｐｏｕｔを出力することができる。
【００３０】
図３には、上記信号比較回路１６０の変形例を示す。この実施例の回路は、オペアンプＡＭＰ２を有する加算回路１６３が前段に、また後段に減算回路１６１が設けられ、入力信号を減算してから加算する代わりに、加算してから減算した信号Ｖｐｃ＋Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２を出力するように構成したものである。Ｖｐｃ＋Ｖ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２を変形するとＶ（ｔ）：ｃ１−Ｖ（ｔ）：ｃ２＋Ｖｐｃとなるので、図３のような回路であっても図２の回路と同じ信号を出力することができることが分かる。
【００３１】
図４は、実施例の高周波電力増幅回路を構成するプリアンプ１２０の具体的な回路例を示す。
この実施例のプリアンプ１２０は、上記信号比較回路１６０の出力Ｖｇｃを当該プリアンプにとって最適なレベルおよび最適なレンジを有する信号に変換する信号変換回路１２１と、該信号変換回路１２１の出力端子と接地点との間に直列に接続された２個のダイオード接続のバイポーラ・トランジスタＱ１，Ｑ２と、Ｑ１とカレントミラーをなすトランジスタＱ３と、該トランジスタＱ３のエミッタと接地点との間に接続された増幅用トランジスタＱ４と、該トランジスタＱ４と前記トランジスタＱ２のベース端子間に接続された抵抗Ｒ１１，Ｒ１２と、トランジスタＱ４のエミッタと接地点との間に接続された抵抗Ｒ１３と、トランジスタＱ３のコレクタと電源電圧端子Ｖｄｃとの間に接続された抵抗Ｒ１４と、入力端子ＩＮ０と前記トランジスタＱ４のベース端子との間に接続された直流成分を遮断する容量素子Ｃ１と、トランジスタＱ３のコレクタと出力端子ＯＵＴ０との間に接続された直流成分を遮断する容量素子Ｃ２とから構成されている。
【００３２】
増幅用トランジスタＱ４とトランジスタＱ２のベース端子間に抵抗Ｒ１１，Ｒ１２が接続されているのは、入力高周波信号Ｐｉｎの交流成分が信号変換回路１２１やトランジスタＱ２のベース端子側に漏れて、Ｑ１，Ｑ２に流れる電流に影響を与えるのを防止するためである。
【００３３】
この実施例のプリアンプ１２０は、高周波増幅回路において用いられているカレントミラー回路でバイアス電流を増幅用トランジスタに流す方式に類似した回路構成とされており、カレントミラーをなすトランジスタＱ１，Ｑ３により、増幅用トランジスタＱ４のアイドル電流を制御することで利得を制御することができる。具体的には、高周波信号Ｐｉｎが入力端子ＩＮ０から容量Ｃ１を介してトランジスタＱ４のベースに入力され、Ｑ４により電流増幅され、抵抗Ｒ１４により電流変化が電圧変化に変換されて出力端子ＯＵＴ０より出力される。この実施例のプリアンプ１２０は、信号変換回路１２１に入力される電圧Ｖｇｃによって増幅率すなわち利得を変化させることができる。図１のプリアンプ１２０としては、図４に示されているものの他、一般にロウノイズアンプと呼ばれるものやアッテネータを用いることも可能である。
【００３４】
次に、本発明の他の実施例を説明する。
図５は、本発明を適用した高周波電力増幅回路の第２の実施例を示す。この実施例の高周波電力増幅回路は、パワーアンプ１１０の出力信号を分岐、転写ないしは抽出する出力信号抽出手段１３２と該出力信号抽出手段１３２により抽出された信号の変調成分を取り出す第２の信号受動素子１４２との間に信号減衰手段１７０を設けたものである。この信号減衰手段１７０の減衰率Ｃは、パワーアンプ１１０の有する増幅率Ｇの逆数に相当する、つまりＣ＊Ｇ＝１となるような減衰率とされる。信号減衰手段１７０は例えば容量素子と抵抗素子とからなるπ型アッテネータ等により構成することができる。
【００３５】
図１の実施例の高周波電力増幅回路においては、出力側の信号受動素子１４２または対数圧縮回路１５２のいずれかがパワーアンプ１１０の有する増幅率の逆数に相当する減衰率を有するように構成されているとしたが、第２の実施例のような信号減衰手段１７０を設けることにより出力側の信号受動素子１４２または対数圧縮回路１５２に減衰率を持たせる必要がなくなる。これにより、出力側の信号受動素子１４２および対数圧縮回路１５２として、入力側の信号受動素子１４１および対数圧縮回路１５１と同一の回路を用いることができ、設計に対する負担が軽くなるという利点がある。
【００３６】
ここで、図５の実施例の高周波電力増幅回路における利得制御について詳しく説明する。理解を容易にするため、図５に示されている回路において、パワーアンプ１１０の利得をＧ、プリアンプ１２０の利得をα’（＝α＊ｘ）、減衰手段１７０の利得をＣ、信号受動素子１４１，１４２の利得をＤ、対数圧縮回路１５１，１５２の利得をＥ、信号比較回路１６０の利得をＦ、利得制御信号ＶＰＣの利得換算値をＢとおく。また、入力高周波信号Ｐｉｎの振幅変調成分をＡ（ｔ）、搬送波成分をｃｏｓ（ωｔ）とおくと、入力高周波信号Ｐｉｎは、
Ｖ（ｔ）＝Ａ（ｔ）ｃｏｓ（ωｔ）
で表わされる。α’＝α＊ｘにおけるｘは、信号比較回路１６０からの利得制御電圧Ｖｇｃによって変化する変数である。また、対数圧縮回路１５１，１５２で行なわれる処理内容と、信号比較回路１６０で行なわれる処理内容をそれぞれ演算式で表わすと、
Ｅ’＝Ｅ＊ｌｏｇｘ
Ｆ’＝Ｆ（Ｖ１−Ｖ２）＋Ｂ
となる。
【００３７】
信号受動素子１４１では、サンプリングされた入力高周波信号Ｐｉｎから位相成分が除去され振幅変調成分のみが取り出されるため、高周波信号Ｐｉｎに対して、以下の式で示されるような処理が行なわれることになる。なお、式（１）は信号受動素子１４１の入力側の信号、式（２）は信号受動素子１４１の出力側の信号である。
Ｖ（ｔ）：ａ１＝Ａ（ｔ）ｃｏｓ（ωｔ） ……（１）
Ｖ（ｔ）：ｂ１＝Ｄ＊Ａ（ｔ） ……（２）
【００３８】
一方、信号受動素子１４２では、サンプリングされた出力高周波信号Ｐｏｕｔに対して、以下の式で示されるように処理することでから位相成分が除去され振幅変調成分のみが取り出される。なお、式（３）は信号受動素子１４２の入力側の信号、式（４）は信号受動素子１４２の出力側の信号である。
信号受動素子１４１，１４２で振幅変調成分のみにされた信号Ｖ（ｔ）：ｂ１，Ｖ（ｔ）：ｂ２は、次の対数圧縮回路１５１，１５２により、以下のように対数化処理される。
その後、対数圧縮された信号Ｖ（ｔ）：ｃ１，Ｖ（ｔ）：ｃ２が信号比較回路１６０で差分を取られた後、利得制御信号ＶＰＣのバイアス分が加算されることで、以下のように変化される。
さらに、説明の簡易化のため、信号比較回路１６０に対数圧縮回路１５１，１５２と逆関数特性を持たせたとすると、Ｆ＊Ｅ＝１となるので、上式は、
【００４２】
また、図１の実施例においては、減衰手段１７０を設ける代わりに、出力側の信号受動素子１４２または対数圧縮回路１５２のいずれかがパワーアンプ１１０の有する増幅率の逆数に相当する減衰率を有するように構成しているため、減衰手段１７０がなくても図５の実施例の高周波電力増幅回路を用いて説明したのと同様な利得制御動作が行なえることが分かる。
【００４３】
具体的には、減衰手段１７０がない場合には、式（６）において“Ｃ”の項がなくなるが、例えば対数圧縮回路１５１と１５２の利得をそれぞれＥ１，Ｅ２のように異ならしめると、式（５），（６）は次のようになる。
ここで、Ｅ２＝Ｅ１｛１＋ｌｏｇＣ／ｌｏｇ［α＊ｘ＊Ｇ＊Ｄ＊Ａ（ｔ）］｝とすれば、式（６）’は式（６）と同じになることが分かる。対数圧縮回路１５１と１５２の利得を異ならせる代わりに、信号受動素子１４１と１４２の利得を異ならせるようにしても同様である。
【００４５】
次に、本発明の高周波電力増幅回路におけるパワーアンプの入出力特性の線形化つまり利得誤差の補正および利得制御信号ＶＰＣによる利得制御の原理を、図１１を用いて説明する。
図１１において、一点鎖線はパワーアンプ１１０の本来のゲイン特性で、実線は理想のゲイン特性である。横軸は入力信号Ｐｉｎの電力、縦軸は出力信号Ｐｏｕｔの電力である。図１１において、入力信号Ｐｉｎが−５ｄＢｍのポイントに着目すると、このときパワーアンプ１１０の出力電力は理想特性からΔＰだけずれている。本発明の高周波電力増幅回路においては、パワーアンプ１１０の入力電力Ｐｉｎを矢印Ｈのように補正することにより、このずれを補償してパワーアンプ１１０の出力電力は理想特性に近付けるものである。これにより、パワーアンプ１１０の入出力特性の線形性が向上される。
【００４６】
以上は、式（８）におけるＢを「０」と仮定した時の動作であり、上述した補正動作に、利得制御信号ＶＰＣによるバイアスが加わると、パワーアンプ１１０の見かけ上の平均電力値が上昇し、図１１に破線で示すように、理想特性が並行移動したような特性が得られる。具体的には、上述した補正動作に利得制御信号ＶＰＣによるバイアスが加わると、図１１において、矢印Ｂのようにさらにバイアス点が移動して理想特性が破線のようにシフトする。
【００４７】
図６は、本発明を適用した高周波電力増幅回路の第３の実施例を示す。この実施例の高周波電力増幅回路は、入力高周波信号Ｐｉｎを分岐、転写ないしは抽出する出力信号抽出手段１３１と該出力信号抽出手段１３１により抽出された信号の変調成分を取り出す信号受動素子１４１との間に位相調整回路１８０を設けたものである。
【００４８】
図１を参照すると明らかなように信号比較回路１６０までの信号経路の途中には、出力信号側の方が色々な回路が介在しておりその分位相が遅くなるので、この位相調整回路１８０により入力と出力の各サンプリング信号の位相を合わせることができ、それによって、より精度の高い比較が行なえるという利点がある。位相調整回路１８０は、公知の位相シフト回路と同様の構成を有する回路を用いることができるので、具体的な回路の図示と説明は省略する。
【００４９】
図７は、本発明を適用した高周波電力増幅回路の第４の実施例を示す。この実施例の高周波電力増幅回路は、信号比較回路１６０とプリアンプ１２０との間に信号比較回路１６０から出力される式（５）で表わされるような利得制御電圧Ｖｇｃを、プリアンプ１２０の制御電圧−利得特性に適した電圧に変換する電圧変換回路１９０を設けるようにしたものである。この電圧変換回路１９０は、対数圧縮回路１５１，１５２で行なわれる対数圧縮と逆の変換を行なう回路としてもよい。さらに、この電圧変換回路１９０を、プリアンプ１２０の特性のばらつきを補正するような信号を出力したり、温度変化により変動する特性を補償するような信号を出力できるように構成してもよい。
【００５０】
図８は、本発明を適用した高周波電力増幅回路の第５の実施例を示す。この実施例の高周波電力増幅回路は、パワーアンプ１１０の前段に信号比較回路１６０から出力される利得制御信号Ｖｇｃにより利得制御されるプリアンプ１２０を設ける代わりに、パワーアンプ１１０の前段に信号比較回路１６０から出力される利得制御信号Ｖｇｃにより利得制御される可変利得アンプもしくはアッテネータからなる増幅／減衰器１２０’を設けるようにしたものである。
【００５１】
この増幅／減衰器１２０’は、図４に示すプリアンプと同様な回路により構成しても良いし、差動アンプの定電流源の電流値を変化させることで利得を変化させるような一般的な回路によって構成するようにしてもよい。また、パワーアンプ１１０の前段にプリアンプ１２０を設け、かつパワーアンプ１１０の後段に増幅／減衰器１２０’を設けるようにしても良い。これにより、ノイズの増加を抑えることができる。
【００５２】
図９には、本発明に係る高周波電力増幅回路を、ＩＥＥＥ８０２．１１ａ規格に従った無線ＬＡＮシステムに適用した場合の一構成例が示されている。
図９の無線ＬＡＮシステムは、送信信号を電力増幅してアンテナＡＮＴを駆動するモジュール化された高周波電力増幅回路（ＰＡ）１００と、送信信号の変復調機能を有する高周波ＩＣ２００と、ベースバンド処理を行なうベースバンドＬＳＩ３００と、受信信号から不要波を除去するバンドパスフィルタ４００とから構成されている。
【００５３】
高周波ＩＣ２００は、アンテナＡＮＴより受信した信号を直交復調するとともに周波数の低いベースバンド信号に変換する復調器＆ダウンコンバート回路２１０と、ベースバンドＬＳＩ３００より供給される送信用ベースバンド信号を直交変調するとともに周波数の高いＲＦ信号に変換しアンテナＡＮＴより送信させる変調器＆アップコンバート回路２２０を有する。
【００５４】
ベースバンドＬＳＩ３００は、送信データに伝送誤りを訂正するためのＣＲＣコードを付加するＦＥＣエンコーダ３８１、連続する送信データのうち隣同士のデータを隣接する副搬送波（サブキャリア）に配置しないようにするインタリーブ処理や送信データを変調信号の各シンボルに対応付けるマッピング処理を行なうインタリーブ＆マッピング処理回路３８２、周波数軸情報を時間軸情報に変換するためのＩＦＦＴ（逆高速フーリエ変換）回路３８３、各シンボル間に時間的な緩衝領域（ガード・インターバル）を挿入するガード・インターバル挿入回路３８４、ディジタル信号をアナログベースバンド信号に変換するＤＡ変換回路３１２、復調された受信ベースバンド信号（アナログ信号）をディジタル信号に変換するＡＤ変換回路３１１、受信信号からガード・インターバルを除去するガード・インターバル除去回路３８５、時間軸情報を周波数軸情報に変換するためのＦＦＴ（高速フーリエ変換）回路３８６、インタリーブ＆マッピング処理回路３８２と逆の処理を行なうデマッピング＆デインタリーブ回路３８７、復元されたＣＲＣコードを用いて受信データの誤りを訂正するＦＥＣデコーダ回路３８８、チップ全体を制御するシステム制御回路３７０などを備える。
【００５５】
ＯＦＤＭ変調では、多数の副搬送波を用い全搬送波に対して逆フーリエ変換で一括して変調処理を行なうが、伝送中、特定の周波数帯域に発生する雑音波は送信データにバースト誤りを生じさせるので、この特定周波数帯の雑音波によるバースト誤りを回避するため、上記インタリーブ＆マッピング処理回路３８２において、連続する送信データのうち隣同士のデータを隣接する副搬送波に配置しないようにするインタリーブ処理が行なわれる。
【００５６】
また、高いビルなどの障害物が多い都会ではビル壁面の反射などによりマルチパスが発生し受信信号は遅延時間の異なる複数の信号（いわゆるゴースト）が加算された信号になるため、上記ガード・インターバル挿入回路３８４において、送信信号の各有効シンボル間に１シンボル信号の末尾の部分を緩衝領域として付け加える処理が行なわれる。
【００５７】
この実施例の無線ＬＡＮシステムにおいては、高周波電力増幅回路１００に対する利得制御信号ＶＰＣはベースバンドＬＳＩ３００から与えるように構成することができる。あるいは、図１０に示すように、高周波電力増幅回路１００の出力側に出力電力を検出するカプラＣＰＬを設けるとともに、該カプラにより検出された出力レベルとベースバンドＬＳＩ３００から供給される出力レベル指示信号Ｖｒａｍｐとを比較して誤差に応じた利得制御信号ＶＰＣを生成する自動パワー制御回路（ＡＰＣ回路）５００を設けるようにしても良い。
【００５８】
無線ＬＡＮシステムを構成する高周波電力増幅回路１００として前記実施例のような入出力特性の線形性が良好な高周波電力増幅回路を使用することにより、ＥＶＭ（エラー・ベクトル・マグニチュード）を小さくしてデータのエラー率を低減することが可能となる。むしろ、５ＧＨｚの周波数帯の信号を使用してデータを６４ＱＡＭで変調して送信を行なう無線ＬＡＮにおいては、前記実施例のような入出力特性の線形性が良好な高周波電力増幅回路を使用しないと無線ＬＡＮの規格を満足するような特性のシステムを構築することが困難であるということができる。
【００５９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、利得制御信号ＶＰＣがアナログ信号として与えられる場合について説明したが、利得制御信号ＶＰＣがディジタル信号として与えられる場合にも、その信号をＤＡ変換して信号比較回路１６０へ供給するＤＡ変換回路を設けることにより、前記実施例をそのまま適用することができる。
【００６０】
また、前記実施例では、パワーアンプ１１０の前段または後段に利得誤差を補正するためのプリアンプ１２０または増幅／減衰器１２０’を設けて信号比較回路１６０からの利得制御信号Ｖｇｃで利得を制御するようにしているが、パワーアンプ１１０に利得制御信号Ｖｇｃを供給してパワーアンプ１１０内のバイアス回路等によって利得誤差を補正するように構成することも可能である。
【００６１】
以上、主として本発明者によってなされた発明をその背景となった利用分野である無線ＬＡＮシステム適用した場合について説明したが、本発明はそれに限定されるものでなく、位相制御と振幅制御を行なうＥＤＧＥモードを有するＧＳＭ方式やＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）方式の携帯電話機のような無線通信装置の他、位相変調と振幅変調を行なう光伝送システムやＡＤＳＬ、ＩＳＤＮ等の有線伝送システムの送信部に設けられる電力増幅部に適用することができる。
【００６２】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、本発明に従うと、利得を広範囲にわたって変化させる場合においても良好な線形特性を有し、振幅の小さい信号も振幅の大きい信号もほとんど歪みを生じさせることなく増幅することができる高周波電力増幅回路を実現することができる。また、それによって、本発明の高周波電力増幅回路を使用した無線ＬＡＮのような無線通信システムにおいてはデータエラーを低減することができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る高周波電力増幅回路の第１の実施例を示す回路構成図である。
【図２】実施例の高周波電力増幅回路を構成する信号比較回路の具体例を示す回路図である。
【図３】実施例の高周波電力増幅回路を構成する信号比較回路の他の具体例を示す回路図である。
【図４】実施例の高周波電力増幅回路を構成するプリアンプの具体例を示す回路図である。
【図５】本発明に係る高周波電力増幅回路の第２の実施例を示す回路構成図である。
【図６】本発明に係る高周波電力増幅回路の第３の実施例を示す回路構成図である。
【図７】本発明に係る高周波電力増幅回路の第４の実施例を示す回路構成図である。
【図８】本発明に係る高周波電力増幅回路の第５の実施例を示す回路構成図である。
【図９】実施例の高周波電力増幅回路を使用して好適な無線ＬＡＮシステムの構成例を示すブロック図である。
【図１０】実施例の高周波電力増幅回路を使用して好適な無線ＬＡＮシステムの他の構成例を示すブロック図である。
【図１１】実施例の高周波電力増幅回路におけるパワーアンプの入出力特性と理想の特性を示すグラフである。
【符号の説明】
１００ 高周波電力増幅回路
１１０ パワーアンプ部
１２０ プリアンプ
１２０’ 増幅／減衰器
１３１，１３２ 信号抽出手段
１４１，１４１ 振幅検波回路
１５１，１５２ 対数圧縮回路
１６０ 信号比較回路
１７０ 減衰手段
１８０ 位相調整回路
１９０ 電圧変換回路
２００ 高周波ＩＣ
３００ ベースバンドＬＳＩ
４００ バンドパスフィルタ
５００ 自動パワー制御回路
Claims (11)
- 所定の利得を有する電力増幅回路と、該電力増幅回路の少なくとも前段または後段に設けられた増幅器または減衰器と、前記電力増幅回路の入力と出力を比較する比較回路とを備え、該比較回路の比較結果に応じて前記増幅器または減衰器の利得を変化させることによって前記電力増幅回路の利得の誤差を補正する高周波電力増幅回路であって、
他の回路もしくは装置から供給される利得制御信号と前記比較回路の比較結果とに応じて前記増幅器または減衰器の利得を制御するようにされてなることを特徴とする高周波電力増幅回路。 - 入力の変調成分の平均電力を検出する第１の検波手段と出力の変調成分の平均電力を検出する第２の検波手段を備えることを特徴とする請求項１に記載の高周波電力増幅回路。
- 前記比較回路の前段には、前記第１の検波手段により検波された信号を圧縮する第１の圧縮回路と、前記第２の検波手段により検波された信号を圧縮する第２の圧縮回路とが設けられていることを特徴とする請求項２に記載の高周波電力増幅回路。
- 前記第１および第２の圧縮回路は対数圧縮回路であることを特徴とする請求項３に記載の高周波電力増幅回路。
- 前記第１の圧縮回路の利得をＥ、前記電力増幅回路の利得をＧとすると、前記第２の圧縮回路はＥ／Ｇの利得を有するようにされていることを特徴とする請求項３または４に記載の高周波電力増幅回路。
- 前記電力増幅回路の出力側には、前記電力増幅回路の増副率の逆数に相当する減衰率を有し抽出された信号を減衰する減衰手段が設けられていることを特徴とする求項１〜５のいずれかに記載の高周波電力増幅回路。
- 前記比較回路と、前記第１の圧縮回路と、前記第２の圧縮回路は１つの半導体チップ上に半導体集積回路として形成されていることを特徴とする請求項３〜６のいずれかに記載の高周波電力増幅回路。
- 前記電力増幅回路の入力側には抽出された信号の位相を調整する位相調整回路が設けられていることを特徴とする求項１〜７のいずれかに記載の高周波電力増幅回路。
- 前記比較回路の後段には、該比較回路から出力される信号を、前記増幅器または減衰器の制御信号−利得特性に合致した信号に変換する信号変換手段が設けられていることを特徴とする求項１〜８のいずれかに記載の高周波電力増幅回路。
- 請求項１〜９のいずれかに記載の高周波電力増幅回路と、送受信データのベースバンド処理を行なうベースバンド回路と、受信信号を復調し送信信号を変調する変復調回路とからなり、前記利得制御信号は前記ベースバンド回路から前記高周波電力増幅回路に供給されることを特徴とする通信システム。
- 請求項１〜９のいずれかに記載の高周波電力増幅回路と、送受信データのベースバンド処理を行なうベースバンド回路と、受信信号を復調し送信信号を変調する変復調回路と、前記高周波電力増幅回路の出力レベルを検出する手段と、該検出手段からの検出信号と前記ベースバンド回路から供給される出力レベル指示信号との差に応じた信号を生成する誤差検出回路とを備え、該誤差検出回路により生成された前記信号が前記利得制御信号として前記高周波電力増幅回路に供給されることを特徴とする通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003202149A JP2005045471A (ja) | 2003-07-28 | 2003-07-28 | 高周波電力増幅回路および通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003202149A JP2005045471A (ja) | 2003-07-28 | 2003-07-28 | 高周波電力増幅回路および通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005045471A true JP2005045471A (ja) | 2005-02-17 |
Family
ID=34261952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003202149A Pending JP2005045471A (ja) | 2003-07-28 | 2003-07-28 | 高周波電力増幅回路および通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005045471A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303850A (ja) * | 2005-04-20 | 2006-11-02 | Renesas Technology Corp | 高周波電力増幅回路および無線通信端末 |
| US7683712B2 (en) | 2007-03-23 | 2010-03-23 | Panasonic Corporation | Wireless frequency power amplifier, semiconductor device, and wireless frequency power amplification method |
| JP2010268397A (ja) * | 2009-05-18 | 2010-11-25 | Icom Inc | 送信電力制御装置及び送信電力制御方法 |
| US9300253B2 (en) | 2013-11-08 | 2016-03-29 | Socionext Inc. | Amplifier |
| JPWO2017187767A1 (ja) * | 2016-04-25 | 2019-02-28 | 株式会社日立国際電気 | 電力増幅装置 |
-
2003
- 2003-07-28 JP JP2003202149A patent/JP2005045471A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303850A (ja) * | 2005-04-20 | 2006-11-02 | Renesas Technology Corp | 高周波電力増幅回路および無線通信端末 |
| US7683712B2 (en) | 2007-03-23 | 2010-03-23 | Panasonic Corporation | Wireless frequency power amplifier, semiconductor device, and wireless frequency power amplification method |
| JP2010268397A (ja) * | 2009-05-18 | 2010-11-25 | Icom Inc | 送信電力制御装置及び送信電力制御方法 |
| US9300253B2 (en) | 2013-11-08 | 2016-03-29 | Socionext Inc. | Amplifier |
| JPWO2017187767A1 (ja) * | 2016-04-25 | 2019-02-28 | 株式会社日立国際電気 | 電力増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8548400B2 (en) | System and method for polar modulation using power amplifier bias control | |
| US7440731B2 (en) | Power amplifier with VSWR detection and correction feature | |
| US6784740B1 (en) | Power amplifier | |
| US9768739B2 (en) | Digital hybrid mode power amplifier system | |
| EP1224733B1 (en) | Adaptive linearization of power amplifiers | |
| US7792214B2 (en) | Polar modulation transmitter circuit and communications device | |
| US7894546B2 (en) | Replica linearized power amplifier | |
| US20020090921A1 (en) | Transmitter circuits | |
| US7570928B2 (en) | System and method for low delay corrective feedback power amplifier control | |
| US20070030065A1 (en) | Data processing method, pre-distortion arrangement, transmitter, network element and base station | |
| US11316482B2 (en) | Radio frequency power amplifier adaptive digital pre-distortion | |
| US7796959B2 (en) | Data processing method, transmitter, device, network element and base station | |
| KR100768684B1 (ko) | 카테시안 루프 송신기 및 이러한 송신기의 출력레벨을조정하는 방법 | |
| JP3905331B2 (ja) | 無線デバイス用送信器と送信器内のパワー増幅器の効率を改善する方法と装置 | |
| US20050078768A1 (en) | Adaptive phase controller, method of controlling a phase and transmitter employing the same | |
| JP2005045471A (ja) | 高周波電力増幅回路および通信システム | |
| US7209715B2 (en) | Power amplifying method, power amplifier, and communication apparatus | |
| JP2007174553A (ja) | 高周波電力増幅用電子部品および無線通信装置 | |
| KR20040106545A (ko) | 전송 신호를 생성하는 방법 | |
| US7319362B2 (en) | Power amplifying apparatus | |
| US7511576B2 (en) | High frequency power amplifying circuit and high frequency electronic component using the same | |
| KR100445326B1 (ko) | 디지털 신호처리장치(ｄｓｐ)를 이용한 전력증폭기의선형화장치 | |
| US6734733B2 (en) | Auxiliary amplifier in feedforward linearization amplification system | |
| KR101349474B1 (ko) | 증폭 장치 | |
| JPS5875906A (ja) | 高周波直線増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
| RD01 | Notification of change of attorney |
Effective date: 20070427 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A02 | Decision of refusal |
Effective date: 20090407 Free format text: JAPANESE INTERMEDIATE CODE: A02 |