JP2005044832A - Ceramic circuit board - Google Patents
Ceramic circuit board Download PDFInfo
- Publication number
- JP2005044832A JP2005044832A JP2003199881A JP2003199881A JP2005044832A JP 2005044832 A JP2005044832 A JP 2005044832A JP 2003199881 A JP2003199881 A JP 2003199881A JP 2003199881 A JP2003199881 A JP 2003199881A JP 2005044832 A JP2005044832 A JP 2005044832A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic
- molybdenum
- metal circuit
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明はセラミックス基板上に金属回路層を具備するセラミックス回路基板に係り、特に前記金属回路層上にはんだ層を介してＳｉチップを接合した場合に、前記はんだ層にクラックが発生しにくいセラミックス回路基板に関する。
【０００２】
【従来の技術】
パワーデバイス用セラミックス回路基板として、セラミックス基板の表面に回路材としてＣｕまたはＣｕ合金を接合したものが用いられている。このようなＣｕ回路付セラミックス基板のＣｕ回路面には、一般的にＳｉチップ等がはんだにより接合されて用いられる。
【０００３】
パワーデバイス用セラミックス回路基板として上述したようなＣｕ回路付セラミックス基板を用い、そのＣｕ回路面にＳｉチップをはんだにより接合した場合、Ｓｉチップの作動に伴う繰り返しの熱サイクルや動作環境の温度変化等により、これらに挟まれたはんだ層には熱膨張差によりクラックが発生することがある。
【０００４】
はんだ層へのクラック発生を抑制し高い信頼性を得るために、上述したＣｕまたはＣｕ合金の代わりに他の金属または合金を回路材として用いることが行われている。例えば、降伏耐力の低いＡｌまたはＡｌ合金を回路材として用いたり、Ｃｕ回路とＳｉチップとを接合するはんだ層の組成を適切なものとすることが行われている（例えば、特許文献１参照）。
【特許文献１】
特開２０００−１１０８７５号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、低熱膨張係数の金属は一般的に電気伝導性が低く、大電力を流すことができないため、大電力で使用されるパワーデバイス用セラミックス回路基板の回路材として用いることは困難である。また、Ｃｕ回路とＳｉチップとを接合するはんだ層の組成を制御するだけでは、はんだ層におけるクラック発生を十分に抑制することは困難である。
【０００６】
本発明は上述したような課題を解決するためになされたものであって、十分な電気伝導性を有し、大電力で使用してもＳｉチップ等とセラミックス回路基板との間のはんだ層にクラックが発生しにくい信頼性に優れたセラミックス回路基板を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明のセラミックス回路基板は、主として窒化物系セラミックスからなるセラミックス基板と、前記セラミックス基板の少なくとも一方の主面上に配置され、モリブデンおよびタングステンの中から選ばれる少なくとも一方と銅とを含む金属回路層とを具備することを特徴とする。
【０００８】
前記金属回路層におけるモリブデンおよびタングステンの含有量は、前記金属回路層のセラミックス基板側の主面から他方の主面にかけて連続的に増加しているものであってもよい。
【０００９】
また、本発明の他のセラミックス回路基板は、主として窒化物系セラミックスからなるセラミックス基板と、前記セラミックス基板の少なくとも一方の主面上に配置され、主として銅からなる層ならびに主としてモリブデンおよびタングステンの中から選ばれる少なくとも一方からなる層を具備する層状の金属回路層とを具備することを特徴とする。
【００１０】
本発明のセラミックス回路基板においては、前記セラミックス基板が主として窒化珪素からなるものであることが好ましい。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００１２】
図１に示すように、本発明のセラミックス回路基板１は、セラミックス基板２の少なくとも一方の主面上に金属回路層３が形成されているものである。そして、例えば図２に示すように、この金属回路層３の両主面のうちセラミックス基板が接合されていない側の面には、はんだ層４を介してＳｉチップ５が接合されて用いられる。
【００１３】
本発明のセラミックス回路基板に用いられるセラミックス基板は、主として窒化物系セラミックスからなるものであれば特に限定されるものではなく、例えば窒化珪素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）等を用いることができる。
【００１４】
特に窒化珪素は他の窒化物系セラミックスに比べて一般的に高い曲げ強度を有し、熱抵抗を減少させるために薄く形成することが可能であるため、本発明におけるセラミックス基板として好適である。
【００１５】
セラミックス基板の厚さは０．７ｍｍ以下であることが好ましい。厚さが０．７ｍｍを超えると熱抵抗値が増大するため好ましくない。セラミックス基板が窒化珪素からなる場合には、上述したように窒化珪素が高い曲げ強度を有することおよび熱抵抗値の低減等の理由から、その厚さを０．４ｍｍ以下とすることが好ましい。
【００１６】
セラミックス基板が窒化珪素からなる場合には、セラミックス基板の熱伝導率が６０Ｗ／ｍ・Ｋ以上のものを用いることが好ましい。このような熱伝導率の窒化珪素基板を用いることで、例えば熱伝導率が１７０Ｗ／ｍ・Ｋ、厚さが０．８ｍｍの従来の窒化アルミニウム基板と同等の熱抵抗値とすることができる。熱伝導率が８０Ｗ／ｍ・Ｋ以上の窒化珪素基板を用いればより好ましい。
【００１７】
本発明における金属回路層は（１）モリブデンおよびタングステンの中から選ばれる少なくとも一方と銅とを含む合金からなるもの、または、（２）主として銅からなる層ならびに主としてモリブデンおよびタングステンの中から選ばれる少なくとも一方からなる層を具備する層状の金属回路層である。
【００１８】
（１）モリブデンおよびタングステンの中から選ばれる少なくとも一方と銅とを含む合金からなる金属回路層は、具体的にはモリブデンと銅との合金、タングステンと銅との合金、または、モリブデンおよびタングステンならびに銅を含む合金からなる金属回路層である。
【００１９】
モリブデンおよびタングステンは銅の熱膨張率を低下させ、Ｓｉチップの熱膨張率に金属回路層の熱膨張率を近づけるために加えられるものである。金属回路層を構成する合金中のモリブデンおよびタングステンの含有量は１０〜９０質量％、さらには３０〜７０質量％であることが好ましい。モリブデンおよびタングステンを除いた残部は銅および不可避的不純物である。
【００２０】
モリブデンおよびタングステンの含有量が１０質量％未満の場合、金属回路層の熱膨張率を低減する効果が低く、金属回路層上にはんだ層を介してＳｉチップを接合したとき、金属回路層とＳｉチップとの熱膨張差により、これらに挟まれたはんだ層にクラックが発生するおそれがあるため好ましくない。また、９０質量％を超えると、金属回路層の電気損失が大きくなるため好ましくない。
【００２１】
金属回路層を構成する合金の熱膨張率はＳｉチップの熱膨張率に近いものであることが好ましく、具体的には金属回路層を構成する合金の熱膨張率が５〜１０［１０−６／Ｋ］となっていれば好ましい。
【００２２】
金属回路層の熱膨張率をこのようなものとすることで、金属回路層とＳｉチップとの熱膨張差によりこれらに挟まれるはんだ層にクラックが発生することを抑制することができる。このような熱膨張率は、モリブデンおよびタングステンの含有量を上述した範囲内で調整することにより得ることができる。
【００２３】
また、金属回路層を構成する合金の抵抗率は１．７〜４．０μΩ・ｃｍ（２０℃）となっていることが好ましい。このような抵抗率は、上述した熱膨張率と同様に、モリブデンおよびタングステンの含有量を上述した範囲内で調整することにより得ることができる。
【００２４】
本発明では、必ずしも上述したような均一な合金組成の金属回路層でなくともよく、例えば金属回路層におけるモリブデンおよびタングステンの含有量を、金属回路層のセラミックス基板側の主面から他方の主面（Ｓｉチップ側）にかけて連続的に増加させたものであってもよい。
【００２５】
金属回路層の少なくともＳｉチップを接合する側のモリブデンおよびタングステンの含有量が一定値以上であれば、金属回路層の熱膨張率をＳｉチップの熱膨張率に近くすることができ、例えば金属回路層上にはんだ層を介してＳｉチップを接合したとき、金属回路層とＳｉチップとの熱膨張差により、これらに挟まれたはんだ層にクラックが発生することを抑制することができる。
【００２６】
また、金属回路層におけるモリブデンおよびタングステンの含有量を、金属回路層のセラミックス基板側の主面から他方の主面にかけて連続的に増加させることにより、さらに上述したようなはんだ層へのクラックの発生を抑制することができる。
【００２７】
このようにモリブデン、タングステンの含有量を傾斜させた金属回路層においては、Ｓｉチップが接合される主面側のモリブデン、タングステンの含有量が５０〜１００質量％であることが好ましく、７０〜１００質量％であればさらに好ましい。このようなものとすることで、金属回路層のＳｉチップが接合される主面側の熱膨張率をＳｉチップの熱膨張率に近い値、例えば４．５〜８［１０−６／℃］とすることができる。
【００２８】
また、セラミックス基板側のモリブデン、タングステンの含有量は、Ｓｉチップが接合される主面側のモリブデン、タングステンの含有量よりも低くなっていれば特に制限されるものではないが、１０〜７０質量％であれば好ましい。より好ましくは３０〜７０質量％である。このようなものとすることで、セラミックス基板との接合の信頼性に優れかつ抵抗率の低い金属回路層とすることができる。
【００２９】
このようにモリブデン、タングステンの含有量を傾斜させた金属回路層は、例えば銅板と、モリブデン板またはタングステン板とを接触させた状態で、１０００〜１２００℃で１〜２時間熱処理を行い、相互に拡散させることにより得ることができる。
【００３０】
（２）主として銅からなる層ならびに主としてモリブデンおよびタングステンの中から選ばれる少なくとも一方からなる層を具備する層状の金属回路層は、例えば２層構造とした場合、銅層およびモリブデン層、または、銅層およびタングステン層からなるものであり、いずれも銅層がセラミックス基板側となるようにする。
【００３１】
金属回路層が上述したような銅層およびモリブデン層、または、銅層およびタングステン層の２層構造からなる場合、銅層の厚さ（Ｔ１）と、モリブデン層またはタングステン層の厚さ（Ｔ２）との比（Ｔ１／Ｔ２）が、０．１〜１０の範囲内であることが好ましい。比（Ｔ１／Ｔ２）が、０．５〜２の範囲内であればなお好ましい。
【００３２】
上記比（Ｔ１／Ｔ２）が０．１未満であると、モリブデン層またはタングステン層が厚すぎるためにセラミックス回路基板における電気損失が大きくなるため好ましくない。また、上記比（Ｔ１／Ｔ２）が１０を超えるときは、モリブデン層が薄くなりすぎ、例えば金属回路層上にはんだ層を介してＳｉチップを接合したとき、金属回路層とＳｉチップとの熱膨張差を十分に緩和できず、これらに挟まれたはんだ層にクラックが発生するおそれがあるため好ましくない。
【００３３】
上述した例では銅層およびモリブデン層、または、銅層およびタングステン層の２層構造の金属回路層について説明したが、本発明においては３層以上の金属回路層としてもよい。
【００３４】
このような場合、例えば銅層と、モリブデン層またはタングステン層とを交互に積層する。このように金属回路層を構成する層数を増やし、かつ交互に積層することで、金属回路層の熱膨張率を全体として均一なものへと近づけることが可能となる。
【００３５】
また、金属回路層を３層以上の多層とし、金属回路層のセラミックス基板側に配置される層を銅層とし、Ｓｉチップが接合される側に向かって徐々に銅の含有量を減らすと共に、モリブデンおよびタングステンのうち少なくとも一方の含有量を増やした層を配置していき、最終的にモリブデン層またはタングステン層を配置したような構成としてもよい。
【００３６】
このように金属回路層の構成を段階的に組成を変えた積層構造とすることで、Ｓｉチップが接合される側の熱膨張率をＳｉチップの熱膨張率に近くすることができると共に、各層間の熱膨張率の差も小さくすることができる。
【００３７】
上述したような合金からなる金属回路層および層状の金属回路層においては、その全体の厚さが０．１〜０．５ｍｍであれば好ましい。
【００３８】
セラミックス基板への金属回路層の形成は、例えば上述したような金属回路層と同様の構成を有する合金板または積層板を予め作製した後、これをセラミックス基板上に直接配置した状態で加熱して接合する方法（ＤＢＣ、ダイレクトボンディングカッパー法）を用いてもよいし、Ａｇ−Ｃｕ−Ｔｉ系ペースト等の活性金属を含有した接合用ろう材を用いてセラミックス基板と合金板または積層板とを接合する方法（活性金属法）等を用いてもよい。
【００３９】
本発明では上述したようにセラミックス基板に金属回路層を形成した後、この金属回路層表面にメッキ処理を施すことが好ましい。これは金属回路層表面にモリブデンやタングステンが露出している場合、はんだ濡れ性が低下するためであり、金属回路層表面にメッキ処理を施すことではんだとの濡れ性を向上させることができる。メッキ処理としては、例えばＮｉなどのメッキを施すことが挙げられ、具体的には無電解Ｎｉ−Ｐｂメッキ等を施すことが挙げられる。
【００４０】
このようにして作製された本発明のセラミックス回路基板には、その金属回路層上にＳｎ−Ｐｂ共晶はんだ等によりＳｉチップを接合して用いることができる。
【００４１】
本発明のセラミックス回路基板では、金属回路層を上述したような構成とすることにより、この上にはんだによりＳｉチップを接合した場合であっても、大電力を流すことができるとともに、はんだ層へのクラックの発生も抑制し、信頼性に優れたものとすることが可能となる。
【００４２】
【実施例】
以下、実施例と比較例に基づき本発明を更に詳細に説明する。
【００４３】
（実施例１〜１０）
熱伝導率９０Ｗ／ｍ・Ｋ、縦５０ｍｍ×横３０ｍｍ×厚さ０．３２ｍｍの窒化珪素基板の両主面上に、活性金属法により縦４８ｍｍ×横２８ｍｍ×厚さ０．３ｍｍ、銅およびモリブデン、タングステンの含有量を表１に示すように変化させた合金板を接合し、さらにその表面に無電解Ｎｉ−Ｐｂめっきを施し、セラミックス回路基板を作製した。
【００４４】
（比較例１、２）
熱伝導率９０Ｗ／ｍ・Ｋ、縦５０ｍｍ×横３０ｍｍ×厚さ０．３２ｍｍの窒化珪素基板の両主面上に、活性金属法により縦４８ｍｍ×横２８ｍｍ×厚さ０．３ｍｍの銅板またはモリブデン板を接合し、さらにその表面に無電解Ｎｉ−Ｐｂめっきを施し、セラミックス回路基板を作製した。
【００４５】
次に、上記実施例１〜１０および比較例１、２のセラミックス回路基板上にＳｎを６３質量％、Ｐｂを３７質量％含むＳｎ−Ｐｂ系共晶はんだにより１０ｍｍ角のＳｉチップをはんだ付けしてパワーモジュールを作製した。
【００４６】
これらのものについて、−４０℃（３０分）→室温（１０分）→１２５℃（３０分）→室温（１０分）を１サイクルとする熱サイクル試験を３０００サイクル行い、その後実施例および比較例のパワーモジュールを切断し、Ｓｉチップ下のはんだ層におけるクラックの有無を観察した。結果を表１に示す。
【００４７】
【表１】
表１から明らかなように、比較例１のセラミックス回路基板を用いたパワーモジュールについては、Ｓｉチップ下のはんだ層にクラックの発生が見られた。これに対し、実施例１、６のセラミックス回路基板を用いたパワーモジュールについてはＳｉチップ下のはんだ層にクラックの発生が若干見られたが、実施例２〜５、７〜１０および比較例２のセラミックス回路基板を用いたパワーモジュールについてはクラックの発生は見られなかった。
【００４９】
また、同様のパワーモジュールを用いて電気損失を測定したところ、実施例１〜１０のセラミックス回路基板を用いたものについては１０％以下の電気損失に抑えられていたが、比較例２のセラミックス回路基板を用いたものについては２０％以上の電気損失となった。
【００５０】
（実施例１１〜１４）
熱伝導率９０Ｗ／ｍ・Ｋ、縦５０ｍｍ×横３０ｍｍ×厚さ０．３２ｍｍの窒化珪素基板の両主面上に、活性金属法により、銅およびモリブデン、タングステンの含有量を表２に示すように厚さ方向に組成を連続的に傾斜させた合金板を接合し、さらにそれらの表面に無電解めっきを施し、セラミックス回路基板を作製した。なお、合金板はいずれも縦４８ｍｍ×横２８ｍｍ×厚さ０．３ｍｍとなるようにした。
【００５１】
次に、上記実施例１１〜１４のセラミックス回路基板上にＳｎを６３質量％、Ｐｂを３７質量％含むＳｎ−Ｐｂ系共晶はんだにより１０ｍｍ角のＳｉチップをはんだ付けしてパワーモジュールを作製した。
【００５２】
これらのものについて、実施例１と同様に熱サイクル試験および電気損失の測定を行った。結果を表２に示す。
【００５３】
【表２】
表２から明らかなように、実施例１１〜１４のセラミックス回路基板を用いたパワーモジュールについては、Ｓｉチップ下のはんだ層にクラックの発生は見られず、電気損失についても抑制されていることが認められた。
【００５５】
（実施例１５〜２４）
熱伝導率９０Ｗ／ｍ・Ｋ、縦５０ｍｍ×横３０ｍｍ×厚さ０．３２ｍｍの窒化珪素基板の両主面上に、活性金属法により、銅板とモリブデン板または銅板とタングステン板からなり、それぞれの層の厚さの比を変えた２層構造の積層板を接合した。なお、いずれも銅板が窒化珪素基板側となるようにした。
【００５６】
さらに、それらの表面に無電解めっきを施し、セラミックス回路基板を作製した。なお、積層板はいずれも縦４８ｍｍ×横２８ｍｍ×厚さ０．３ｍｍとなるようにした。
【００５７】
次に、上記実施例１５〜２４のセラミックス回路基板上にＳｎを６３質量％、Ｐｂを３７質量％含むＳｎ−Ｐｂ系共晶はんだにより１０ｍｍ角のＳｉチップをはんだ付けしてパワーモジュールを作製した。
【００５８】
これらのものについて、実施例１と同様に熱サイクル試験および電気損失の測定を行った。結果を表３に示す。
【００５９】
【表３】
表３から明らかなように、実施例１５〜２４のセラミックス回路基板を用いたパワーモジュールについては、Ｓｉチップ下のはんだ層にクラックの発生は見られず、電気損失についても抑制されていることが認められた。
【００６１】
【発明の効果】
本発明では主として窒化物系セラミックスからなるセラミックス基板上に、モリブデンまたはタングステンと銅との合金からなる金属回路層、または、モリブデンまたはタングステンと銅とを層状にした金属回路層を配置することで、この金属回路層上にＳｉチップ等をはんだにより接合した場合に、Ｓｉチップ等と金属回路層との間に設けられるはんだ層にクラックが発生しにくく、信頼性に優れたセラミックス回路基板とすることができる。
【図面の簡単な説明】
【図１】本発明のセラミックス回路基板を示した断面図
【図２】本発明のセラミックス回路基板にＳｉチップを接合した例を示した断面図
【符号の説明】
１…セラミックス回路基板 ２…セラミックス基板 ３…金属回路層 ４…はんだ層 ５…Ｓｉチップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ceramic circuit board having a metal circuit layer on a ceramic substrate, and in particular, when a Si chip is joined to the metal circuit layer via a solder layer, the ceramic circuit is less prone to crack in the solder layer. Regarding the substrate.
[0002]
[Prior art]
As a ceramic circuit board for power devices, a ceramic substrate having Cu or Cu alloy bonded to the surface of the ceramic substrate is used. In general, an Si chip or the like is joined to the Cu circuit surface of such a ceramic substrate with a Cu circuit by soldering.
[0003]
When a ceramic circuit board with a Cu circuit as described above is used as a ceramic circuit board for power devices, and a Si chip is joined to the Cu circuit surface by soldering, repeated thermal cycles accompanying the operation of the Si chip, temperature changes in the operating environment, etc. Therefore, cracks may occur in the solder layer sandwiched between them due to a difference in thermal expansion.
[0004]
In order to suppress the occurrence of cracks in the solder layer and obtain high reliability, other metals or alloys are used as circuit materials instead of the above-described Cu or Cu alloys. For example, Al or Al alloy with low yield strength is used as a circuit material, or the composition of a solder layer for joining a Cu circuit and a Si chip is made appropriate (see, for example, Patent Document 1). .
[Patent Document 1]
JP 2000-110875 A
[Problems to be solved by the invention]
However, since a metal having a low thermal expansion coefficient generally has low electrical conductivity and cannot flow a large amount of power, it is difficult to use it as a circuit material for ceramic circuit boards for power devices that are used with a large amount of power. Moreover, it is difficult to sufficiently suppress the occurrence of cracks in the solder layer only by controlling the composition of the solder layer that joins the Cu circuit and the Si chip.
[0006]
The present invention has been made in order to solve the above-described problems, and has sufficient electrical conductivity. Even when used with high power, the present invention provides a solder layer between a Si chip or the like and a ceramic circuit board. An object of the present invention is to provide a ceramic circuit board excellent in reliability in which cracks do not easily occur.
[0007]
[Means for Solving the Problems]
The ceramic circuit board of the present invention is a metal circuit comprising a ceramic substrate mainly made of a nitride ceramic, at least one selected from molybdenum and tungsten, and copper, disposed on at least one main surface of the ceramic substrate. And a layer.
[0008]
The molybdenum and tungsten contents in the metal circuit layer may continuously increase from the main surface on the ceramic substrate side of the metal circuit layer to the other main surface.
[0009]
Further, another ceramic circuit board of the present invention includes a ceramic substrate mainly made of nitride-based ceramics, a layer mainly made of copper and mainly made of molybdenum and tungsten, disposed on at least one main surface of the ceramic substrate. And a layered metal circuit layer including at least one selected layer.
[0010]
In the ceramic circuit board of the present invention, it is preferable that the ceramic substrate is mainly made of silicon nitride.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0012]
As shown in FIG. 1, a ceramic circuit board 1 of the present invention has a
[0013]
The ceramic substrate used for the ceramic circuit board of the present invention is not particularly limited as long as it is mainly made of nitride ceramics. For example, silicon nitride (Si 3 N 4 ), aluminum nitride (AlN) or the like is used. be able to.
[0014]
In particular, silicon nitride is suitable as a ceramic substrate in the present invention because it generally has a higher bending strength than other nitride ceramics and can be formed thin in order to reduce thermal resistance.
[0015]
The thickness of the ceramic substrate is preferably 0.7 mm or less. If the thickness exceeds 0.7 mm, the thermal resistance value increases, which is not preferable. In the case where the ceramic substrate is made of silicon nitride, the thickness is preferably 0.4 mm or less because silicon nitride has a high bending strength as described above and the thermal resistance value is reduced.
[0016]
When the ceramic substrate is made of silicon nitride, it is preferable to use a ceramic substrate having a thermal conductivity of 60 W / m · K or more. By using a silicon nitride substrate having such a thermal conductivity, for example, a thermal resistance value equivalent to that of a conventional aluminum nitride substrate having a thermal conductivity of 170 W / m · K and a thickness of 0.8 mm can be obtained. It is more preferable to use a silicon nitride substrate having a thermal conductivity of 80 W / m · K or more.
[0017]
The metal circuit layer in the present invention is selected from (1) an alloy containing at least one selected from molybdenum and tungsten and copper, or (2) a layer mainly made of copper and mainly molybdenum and tungsten. It is a layered metal circuit layer comprising at least one layer.
[0018]
(1) A metal circuit layer made of an alloy containing copper and at least one selected from molybdenum and tungsten is specifically an alloy of molybdenum and copper, an alloy of tungsten and copper, or molybdenum and tungsten, and It is a metal circuit layer made of an alloy containing copper.
[0019]
Molybdenum and tungsten are added to lower the thermal expansion coefficient of copper and bring the thermal expansion coefficient of the metal circuit layer closer to the thermal expansion coefficient of the Si chip. The molybdenum and tungsten contents in the alloy constituting the metal circuit layer are preferably 10 to 90 mass%, more preferably 30 to 70 mass%. The balance excluding molybdenum and tungsten is copper and inevitable impurities.
[0020]
When the content of molybdenum and tungsten is less than 10% by mass, the effect of reducing the coefficient of thermal expansion of the metal circuit layer is low. When the Si chip is bonded onto the metal circuit layer via the solder layer, the metal circuit layer and Si This is not preferable because a crack may occur in the solder layer sandwiched between the chips due to a difference in thermal expansion from the chip. Moreover, when it exceeds 90 mass%, since the electrical loss of a metal circuit layer becomes large, it is unpreferable.
[0021]
The thermal expansion coefficient of the alloy constituting the metal circuit layer is preferably close to that of the Si chip. Specifically, the thermal expansion coefficient of the alloy constituting the metal circuit layer is 5 to 10 [10 −6. / K] is preferable.
[0022]
By setting the coefficient of thermal expansion of the metal circuit layer as described above, it is possible to suppress the occurrence of cracks in the solder layer sandwiched between the metal circuit layer and the Si chip due to the difference in thermal expansion. Such a coefficient of thermal expansion can be obtained by adjusting the contents of molybdenum and tungsten within the above-described range.
[0023]
The resistivity of the alloy constituting the metal circuit layer is preferably 1.7 to 4.0 μΩ · cm (20 ° C.). Such a resistivity can be obtained by adjusting the contents of molybdenum and tungsten within the above-described range, similarly to the above-described thermal expansion coefficient.
[0024]
In the present invention, the metal circuit layer does not necessarily have a uniform alloy composition as described above. For example, the content of molybdenum and tungsten in the metal circuit layer is changed from the main surface on the ceramic substrate side of the metal circuit layer to the other main surface. It may be increased continuously over (Si chip side).
[0025]
If the content of molybdenum and tungsten on at least the Si chip bonding side of the metal circuit layer is a certain value or more, the coefficient of thermal expansion of the metal circuit layer can be close to the coefficient of thermal expansion of the Si chip. When a Si chip is bonded on the layer via a solder layer, it is possible to suppress the occurrence of cracks in the solder layer sandwiched between the metal circuit layer and the Si chip due to a difference in thermal expansion.
[0026]
In addition, by continuously increasing the content of molybdenum and tungsten in the metal circuit layer from the main surface on the ceramic substrate side of the metal circuit layer to the other main surface, the occurrence of cracks in the solder layer as described above Can be suppressed.
[0027]
Thus, in the metal circuit layer in which the content of molybdenum and tungsten is inclined, the content of molybdenum and tungsten on the main surface side to which the Si chip is bonded is preferably 50 to 100% by mass, and 70 to 100%. If it is mass%, it is more preferable. By setting it as such, the thermal expansion coefficient of the main surface side to which the Si chip of the metal circuit layer is bonded is a value close to the thermal expansion coefficient of the Si chip, for example, 4.5 to 8 [10 −6 / ° C.]. It can be.
[0028]
Further, the content of molybdenum and tungsten on the ceramic substrate side is not particularly limited as long as it is lower than the content of molybdenum and tungsten on the main surface side to which the Si chip is bonded, but it is 10 to 70 masses. % Is preferable. More preferably, it is 30-70 mass%. By setting it as such, it can be set as the metal circuit layer which is excellent in the reliability of joining with a ceramic substrate, and has low resistivity.
[0029]
In this way, the metal circuit layer in which the molybdenum and tungsten contents are inclined is subjected to heat treatment at 1000 to 1200 ° C. for 1 to 2 hours in a state where, for example, a copper plate and a molybdenum plate or a tungsten plate are in contact with each other. It can be obtained by diffusing.
[0030]
(2) When the layered metal circuit layer comprising a layer mainly composed of copper and a layer composed mainly of at least one selected from molybdenum and tungsten has, for example, a two-layer structure, a copper layer and a molybdenum layer, or copper The copper layer is on the ceramic substrate side in both cases.
[0031]
When the metal circuit layer has a two-layer structure of a copper layer and a molybdenum layer as described above, or a copper layer and a tungsten layer, the thickness of the copper layer (T 1 ) and the thickness of the molybdenum layer or the tungsten layer (T 2 )) (T 1 / T 2 ) is preferably in the range of 0.1-10. More preferably, the ratio (T 1 / T 2 ) is in the range of 0.5-2.
[0032]
If the ratio (T 1 / T 2 ) is less than 0.1, the molybdenum layer or the tungsten layer is too thick, and thus the electrical loss in the ceramic circuit board increases, which is not preferable. Further, when the ratio (T 1 / T 2 ) exceeds 10, the molybdenum layer becomes too thin. For example, when a Si chip is bonded to the metal circuit layer via a solder layer, the metal circuit layer and the Si chip This is not preferable because the difference in thermal expansion cannot be sufficiently relaxed and cracks may occur in the solder layer sandwiched between them.
[0033]
In the example described above, the metal circuit layer having a two-layer structure of the copper layer and the molybdenum layer or the copper layer and the tungsten layer has been described. However, in the present invention, three or more metal circuit layers may be used.
[0034]
In such a case, for example, copper layers and molybdenum layers or tungsten layers are alternately stacked. Thus, by increasing the number of layers constituting the metal circuit layer and alternately laminating, it becomes possible to bring the coefficient of thermal expansion of the metal circuit layer closer to a uniform one as a whole.
[0035]
In addition, the metal circuit layer is a multilayer of three or more layers, the layer disposed on the ceramic substrate side of the metal circuit layer is a copper layer, and the copper content is gradually reduced toward the side to which the Si chip is bonded, A layer in which the content of at least one of molybdenum and tungsten is increased may be arranged, and a molybdenum layer or a tungsten layer may be finally arranged.
[0036]
Thus, by making the structure of the metal circuit layer into a laminated structure in which the composition is changed stepwise, the thermal expansion coefficient on the side to which the Si chip is bonded can be close to the thermal expansion coefficient of the Si chip, and each The difference in the coefficient of thermal expansion between the layers can also be reduced.
[0037]
In the metal circuit layer and the layered metal circuit layer made of the alloy as described above, the total thickness is preferably 0.1 to 0.5 mm.
[0038]
The metal circuit layer is formed on the ceramic substrate by, for example, preparing in advance an alloy plate or laminated plate having the same structure as the metal circuit layer as described above, and then heating it in a state of being directly disposed on the ceramic substrate. A bonding method (DBC, direct bonding copper method) may be used, or a ceramic substrate and an alloy plate or a laminated plate are bonded using a bonding brazing material containing an active metal such as an Ag-Cu-Ti paste. A method (active metal method) or the like may be used.
[0039]
In the present invention, as described above, after the metal circuit layer is formed on the ceramic substrate, the surface of the metal circuit layer is preferably plated. This is because when the molybdenum or tungsten is exposed on the surface of the metal circuit layer, the solder wettability is lowered, and the wettability with the solder can be improved by plating the surface of the metal circuit layer. Examples of the plating treatment include plating of Ni or the like, and specifically, electroless Ni—Pb plating or the like.
[0040]
The ceramic circuit board of the present invention thus produced can be used by bonding a Si chip onto the metal circuit layer with Sn—Pb eutectic solder or the like.
[0041]
In the ceramic circuit board of the present invention, the metal circuit layer is configured as described above, so that even when a Si chip is joined to the metal circuit layer by soldering, a large amount of power can be supplied to the solder layer. It is possible to suppress the occurrence of cracks and to have excellent reliability.
[0042]
【Example】
Hereinafter, the present invention will be described in more detail based on examples and comparative examples.
[0043]
(Examples 1 to 10)
On both main surfaces of a silicon nitride substrate having a thermal conductivity of 90 W / m · K, 50 mm long × 30 mm wide × 0.32 mm thick, 48 mm long × 28 mm wide × 0.3 mm thick by active metal method, copper and molybdenum Then, an alloy plate with the tungsten content changed as shown in Table 1 was joined, and the surface thereof was plated with electroless Ni—Pb to produce a ceramic circuit board.
[0044]
(Comparative Examples 1 and 2)
Copper plate or molybdenum of 48 mm length × 28 mm width × 0.3 mm thickness by active metal method on both main surfaces of a silicon nitride substrate having a thermal conductivity of 90 W / m · K, 50 mm long × 30 mm wide × 0.32 mm thick The plates were joined, and the surface thereof was further subjected to electroless Ni—Pb plating to produce a ceramic circuit board.
[0045]
Next, a 10 mm square Si chip was soldered onto the ceramic circuit boards of Examples 1 to 10 and Comparative Examples 1 and 2 with Sn-Pb eutectic solder containing 63 mass% Sn and 37 mass% Pb. To make a power module.
[0046]
About these things, the thermal cycle test which makes -40 degreeC (30 minutes)-> room temperature (10 minutes)-> 125 degreeC (30 minutes)-> room temperature (10 minutes) 1 cycle is performed 3000 cycles, and an Example and a comparative example The power module was cut and the presence or absence of cracks in the solder layer under the Si chip was observed. The results are shown in Table 1.
[0047]
[Table 1]
As is apparent from Table 1, in the power module using the ceramic circuit board of Comparative Example 1, cracks were observed in the solder layer under the Si chip. On the other hand, in the power modules using the ceramic circuit boards of Examples 1 and 6, some cracks were observed in the solder layer under the Si chip. Examples 2 to 5, 7 to 10, and Comparative Example 2 No cracks were found in the power module using the ceramic circuit board.
[0049]
Moreover, when the electrical loss was measured using the same power module, the electrical loss of the ceramic circuit board of Examples 1 to 10 was suppressed to 10% or less, but the ceramic circuit of Comparative Example 2 was suppressed. For those using the substrate, the electric loss was 20% or more.
[0050]
(Examples 11-14)
Table 2 shows the contents of copper, molybdenum, and tungsten by active metal method on both principal surfaces of a silicon nitride substrate having a thermal conductivity of 90 W / m · K, 50 mm long × 30 mm wide × 0.32 mm thick. An alloy plate having a composition continuously inclined in the thickness direction was joined to each other, and electroless plating was applied to the surface thereof to produce a ceramic circuit board. All the alloy plates were 48 mm long × 28 mm wide × 0.3 mm thick.
[0051]
Next, a 10 mm square Si chip was soldered on the ceramic circuit boards of Examples 11 to 14 with Sn-Pb eutectic solder containing 63% by mass of Sn and 37% by mass of Pb to produce a power module. .
[0052]
About these things, the thermal cycle test and the measurement of the electrical loss were performed like Example 1. FIG. The results are shown in Table 2.
[0053]
[Table 2]
As is clear from Table 2, in the power module using the ceramic circuit boards of Examples 11 to 14, no crack was observed in the solder layer under the Si chip, and the electrical loss was also suppressed. Admitted.
[0055]
(Examples 15 to 24)
On both main surfaces of a silicon nitride substrate having a thermal conductivity of 90 W / m · K, length 50 mm × width 30 mm × thickness 0.32 mm, a copper plate and a molybdenum plate or a copper plate and a tungsten plate are formed by an active metal method. Two-layer laminates with different layer thickness ratios were joined. In all cases, the copper plate was on the silicon nitride substrate side.
[0056]
Furthermore, electroless plating was applied to those surfaces to produce a ceramic circuit board. Note that all the laminated plates were 48 mm long × 28 mm wide × 0.3 mm thick.
[0057]
Next, a power module was fabricated by soldering a 10 mm square Si chip onto the ceramic circuit boards of Examples 15 to 24 above with Sn-Pb eutectic solder containing 63% by mass of Sn and 37% by mass of Pb. .
[0058]
About these things, the thermal cycle test and the measurement of the electrical loss were performed like Example 1. FIG. The results are shown in Table 3.
[0059]
[Table 3]
As is apparent from Table 3, in the power modules using the ceramic circuit boards of Examples 15 to 24, no cracks were observed in the solder layer under the Si chip, and electrical loss was also suppressed. Admitted.
[0061]
【The invention's effect】
In the present invention, a metal circuit layer made of molybdenum or an alloy of tungsten and copper, or a metal circuit layer made of molybdenum or tungsten and copper in layers is disposed on a ceramic substrate mainly made of nitride ceramics. When a Si chip or the like is joined to the metal circuit layer by soldering, a ceramic circuit substrate having excellent reliability and being resistant to cracking in the solder layer provided between the Si chip and the metal circuit layer Can do.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a ceramic circuit board of the present invention. FIG. 2 is a cross-sectional view showing an example in which a Si chip is bonded to the ceramic circuit board of the present invention.
DESCRIPTION OF SYMBOLS 1 ...
Claims (4)
前記セラミックス基板の少なくとも一方の主面上に配置され、モリブデンおよびタングステンの中から選ばれる少なくとも一方と銅とを含む金属回路層と
を具備することを特徴とするセラミックス回路基板。A ceramic substrate mainly composed of nitride ceramics;
A ceramic circuit board, comprising: a metal circuit layer disposed on at least one main surface of the ceramic substrate and including at least one selected from molybdenum and tungsten and copper.
前記セラミックス基板の少なくとも一方の主面上に配置され、主として銅からなる層ならびに主としてモリブデンおよびタングステンの中から選ばれる少なくとも一方からなる層を具備する層状の金属回路層と
を具備することを特徴とするセラミックス回路基板。A ceramic substrate mainly composed of nitride ceramics;
A layered metal circuit layer disposed on at least one principal surface of the ceramic substrate and comprising a layer composed mainly of copper and a layer composed mainly of at least one selected from molybdenum and tungsten. Ceramic circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199881A JP2005044832A (en) | 2003-07-22 | 2003-07-22 | Ceramic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199881A JP2005044832A (en) | 2003-07-22 | 2003-07-22 | Ceramic circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005044832A true JP2005044832A (en) | 2005-02-17 |
Family
ID=34260508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003199881A Withdrawn JP2005044832A (en) | 2003-07-22 | 2003-07-22 | Ceramic circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005044832A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150135275A (en) * | 2013-03-29 | 2015-12-02 | 미쓰비시 마테리알 가부시키가이샤 | Power module |
| EP3231266A4 (en) * | 2014-12-09 | 2018-08-15 | Intel Corporation | Microelectronic substrates having copper alloy conductive route structures |
-
2003
- 2003-07-22 JP JP2003199881A patent/JP2005044832A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150135275A (en) * | 2013-03-29 | 2015-12-02 | 미쓰비시 마테리알 가부시키가이샤 | Power module |
| KR102154373B1 (en) | 2013-03-29 | 2020-09-09 | 미쓰비시 마테리알 가부시키가이샤 | Power module |
| EP3231266A4 (en) * | 2014-12-09 | 2018-08-15 | Intel Corporation | Microelectronic substrates having copper alloy conductive route structures |
| US10494700B2 (en) | 2014-12-09 | 2019-12-03 | Intel Corporation | Method of fabricating a microelectronic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5656962B2 (en) | Electronic component module | |
| JP6750404B2 (en) | Thermoelectric conversion module, thermoelectric conversion device, and method for manufacturing thermoelectric conversion module | |
| KR102097177B1 (en) | Power module substrate, power module substrate with heat sink, and power module | |
| KR102154882B1 (en) | Power module | |
| JPH07202063A (en) | Ceramic circuit board | |
| WO1998008256A1 (en) | Silicon nitride circuit board and semiconductor module | |
| WO2003046981A1 (en) | Module structure and module comprising it | |
| JP5938390B2 (en) | Power module | |
| JP2003197826A (en) | Ceramic circuit board and semiconductor module using the same | |
| JP4104429B2 (en) | Module structure and module using it | |
| JP5047315B2 (en) | Ceramic circuit board | |
| JP4910113B2 (en) | Method for producing metal / ceramic bonding substrate | |
| JP4557398B2 (en) | Electronic element | |
| JP4951932B2 (en) | Power module substrate manufacturing method | |
| JP6323103B2 (en) | Power module substrate and power module substrate with heat sink | |
| TWI708754B (en) | Bonded body, power module substrate, power mosule, method of producing bonded body and method of producing power module substrate | |
| JPH08102570A (en) | Ceramic circuit board | |
| JP2005044832A (en) | Ceramic circuit board | |
| JP6756189B2 (en) | Manufacturing method for power module board with heat sink and power module board with heat sink | |
| JP6819385B2 (en) | Manufacturing method of semiconductor devices | |
| JP7248091B2 (en) | Thermoelectric conversion module and method for manufacturing thermoelectric conversion module | |
| JPH06329480A (en) | Joined body of ceramics and metal and its production | |
| JP2007250807A (en) | Manufacturing method for electronic-part loading circuit board and manufacturing method for module using it | |
| JP4286992B2 (en) | Brazing material for Al circuit board and ceramic circuit board using the same | |
| JP5691580B2 (en) | Manufacturing apparatus and manufacturing method for power module substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |