JP2005044124A - Ｍｐｕ - Google Patents

Abstract

【課題】 簡単かつ低コストな構成で、ＭＰＵのレジスタやＭＭＵレジスタを、外部バスにアクセスすることなく、高速に退避および復元できるＭＰＵを提供する。
【解決手段】 レジスタ２０ａを用いて処理および演算を行うＭＰＵコア２０と、外部バス１２と前記レジスタ２０ａ間でデータの授受が可能な外部バスインタフェース２４と、アドレスバスとデータバスとを有するレジスタ退避専用バス２６と、該レジスタ退避専用バス２６に接続されたＲＡＭ２８とを備え、前記ＭＰＵコア２０が、前記レジスタ２０ａを退避するレジスタ退避命令を読み取った際には、該レジスタ２０ａの値を、前記レジスタ退避専用バス２６を介して前記ＲＡＭ２８に退避し、前記ＭＰＵコア２０が、前記レジスタ２０ａを復元するレジスタ復元命令を読み取った際には、前記ＲＡＭ２８に退避した前記レジスタの値を、前記レジスタ退避専用バス２６を介して読み出して、前記レジスタ２０ａに復元する。
【選択図】 図１

Description

本発明は、複数のレジスタを有し、レジスタを用いて処理および演算を行うＭＰＵコアを備えるＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、マイクロプロセッサ）に関するものである。

従来より、ＭＰＵを備えた処理システムにおいて、割り込み発生時やＯＳによるタスク切り換え時等（いわゆるコンテキストスイッチ時）には、ＭＰＵの処理中のルーチン（タスク等）が使用しているＭＰＵの各レジスタを外部ＲＡＭ上のスタックに退避してから、発生した割り込みの処理や切り換え先のタスクの処理をＭＰＵが実行する技術が、一般的に行われている。こうすることにより、割り込み処理や切り換え先のタスクの処理が終了して、割り込み発生時点やタスク切り換え時点で実行されていた元の処理に戻る際、前記スタックに退避した各レジスタの値を、各レジスタに復元して、その元の処理を継続することが可能となる。

しかしながら、従来のＭＰＵが、複数のレジスタを退避および復元する技術には、以下のような課題がある。すなわち、レジスタの退避および復元時には、退避／復元すべき全てのレジスタの値を、外部ＲＡＭに書き込み／読み出しするため、外部ＲＡＭのアクセスに時間が掛かり、コンテキストスイッチに時間が掛かって、割り込み処理や切り換え先のタスクの処理の実行が待たされて遅延してしまうという課題がある。
特に、最近のＭＰＵは、例えば１２８個や２５６個といったように多数のレジスタを持っているものが多いため、その退避／復元時の外部ＲＡＭへのアクセス時間は、無視できるものではない。

レジスタの退避／復元のために外部ＲＡＭにアクセスすることによる、コンテキストスイッチの遅延の課題を解決するためのプロセッサの構成が、特許文献１に開示されている。

特許文献１記載のプロセッサは、ＡＬＵ２（演算手段）と、複数のレジスタから成るレジスタ群３と、複数のレジスタから成り、レジスタ群３と専用のバスｐａｔｈ１で接続されるとともに、外部バス５ともバスｐａｔｈ２を介して接続されたレジスタ群３’とを備える（第１図、段落００１４）。
特許文献１記載のプロセッサでは、ＡＬＵ２がある処理ａを行っている最中に、コンテキストスイッチリクエストがあった場合には、レジスタ群３の記憶内容が、専用のバスｐａｔｈ１を介して、レジスタ群３’に転送されることで退避される。そして、その転送が終了すると、ＡＬＵ２は、他の処理ｂを開始して、コンテキストスイッチが完了する（第２図（Ａ）、段落００１５）。コンテキストスイッチの終了後は、処理ｂの実行と並列して、レジスタ群３’に退避されたデータが、専用のバスｐａｔｈ２および外部バス５を介して、メインメモリ４に転送されて記憶される（第２図、段落００１７）。

特許文献１のプロセッサによれば、レジスタ群３の記憶内容をレジスタ群３’に転送することで、レジスタ群３の記憶内容の退避を短時間で行うことができ、コンテキストスイッチを高速に行うことができるものとしている（段落００１６）。

また、近年、メモリのマッピング管理のためにＭＭＵ（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ、メモリ管理ユニット）を備えたＭＰＵが増えている。コンテキストスイッチ時には、メモリマッピングも切り換える必要が生じるため、メモリマッピングを管理するためのエントリテーブル等のエントリ情報が記憶される、ＭＭＵのＭＭＵレジスタも、退避および復元する必要がある。
特開２０００−２０７２２７号公報

特許文献１のプロセッサは、ＡＬＵ２が演算等を行うために用いるレジスタを、レジスタ群３とレジスタ群３’の二組備えるため、プロセッサの構成が複雑かつコスト高になるという課題がある。
特に、例えば１２８個や２５６個といったように多数のレジスタ群を持っている最近のＭＰＵにおいては、そのレジスタ群を二組持つ構成は、容易に実現できるものではない。

また、多重割り込みが発生したり、多タスクにまたがってタスク切り換えが発生したりするなど、コンテキストスイッチが多重に発生することのある処理システムでは、レジスタ群の値を同時に複数組退避しておく必要が生じる。しかし、特許文献１のプロセッサは、退避用のレジスタ群３’を一組しか備えておらず、従って、特許文献１の第２図および段落００１７に記載されている通り、コンテキストスイッチの終了後に、処理ｂの実行と並列して、レジスタ群３’に退避されたデータを外部バス５を介してメインメモリ４に転送して、次のコンテキストスイッチに備えてレジスタ群３’を空けておく必要が生じている。
これでは、専用のｐａｔｈ２が外部バス５を使用している間、プロセッサ以外の装置やＡＬＵ２が外部バス５を使用できず、処理システムの性能が低下するばかりか、レジスタ群３’の値をメインメモリ４に転送している最中にさらに別のコンテキストスイッチが発生しても、まだ空いていないレジスタ群３’にはレジスタ群３の値を退避できないという課題がある。
ここで、この課題を解決するためには、レジスタ群３’をさらに多数組用意する方法が容易に考え付くが、ＡＬＵ２が演算を行うためのレジスタ群を多数組設けるのは、プロセッサの構成の更なる複雑化と高コスト化を招き、現実的ではない。

さらに、従来のＭＰＵや特許文献１のプロセッサにおいて、レジスタの退避および復元時には、退避／復元すべき全てのレジスタについて、レジスタ退避命令（例えばｐｕｓｈ）やレジスタ復元命令（例えばｐｏｐ）を行う必要があるため、ＲＯＭ等の外部メモリに保存されたレジスタ退避／復元命令（プログラム）の読み取り（フェッチ）や、ＭＰＵコアの命令実行に時間が掛かり、その結果コンテキストスイッチに時間が掛かって、処理システムの性能が低下するという課題がある。

また、従来のＭＭＵを備えるＭＰＵにおいては、前記ＭＭＵレジスタの退避／復元も、外部ＲＡＭにアクセスする必要があるなど、その処理時間が長いという課題がある。
（なお、ここまで、符号は特許文献１中で付されているものを用いた）

本発明に係るＭＰＵは、上記課題を解決するために、以下の構成を備える。すなわち、複数のレジスタを有し、該レジスタを用いて処理および演算を行うＭＰＵコアと、外部バスに接続可能に設けられ、該外部バスと前記レジスタ間でデータの授受が可能な外部バスインタフェースと、アドレスバスとデータバスとを有するレジスタ退避専用バスと、該レジスタ退避専用バスに接続されたＲＡＭとを備え、前記ＭＰＵコアが、前記レジスタを退避するレジスタ退避命令を読み取った際には、該レジスタの値を、前記レジスタ退避専用バスを介して前記ＲＡＭに退避し、前記ＭＰＵコアが、前記レジスタを復元するレジスタ復元命令を読み取った際には、前記ＲＡＭに退避した前記レジスタの値を、前記レジスタ退避専用バスを介して読み出して、前記レジスタに復元することを特徴とする。
これによれば、レジスタの退避および復元は、レジスタ退避専用バスを介して行うため、高速に行うことができる。また、レジスタの退避および復元に外部バスを使用しないため、他の装置やＭＰＵコアは、レジスタの退避／復元中にも外部バスを使用することができ、処理システムの性能を向上させることができる。また、アドレスバスとデータバスとを有するレジスタ退避専用バスと、ＲＡＭとを備えるといった簡単かつ低コストな構成で、レジスタの高速な退避／復元を実現できる。

さらに、前記アドレスバスによる退避先のアドレスの指定をそれぞれ異ならせることで、前記ＲＡＭに、前記複数のレジスタの値を複数組退避可能であることを特徴とする。
これによれば、前記複数のレジスタの値を複数組退避可能であるため、コンテキストスイッチが多重に発生した場合にも、常にレジスタの高速な退避／復元を実現できる。

また、前記データバスのバス幅は、全ての前記レジスタの合計ビット数以上であることを特徴とする。
これによれば、全てのレジスタの値を一度にＲＡＭに保存することができ、高速な退避／復元を実現できる。

また、前記ＭＰＵコアは、一つの前記レジスタ退避命令で、全ての前記レジスタを退避することを特徴とする。
また、前記ＭＰＵコアは、一つの前記レジスタ復元命令で、全ての前記レジスタを復元することを特徴とする。
これによれば、一つのレジスタ退避／復元命令で全てのレジスタの退避／復元を実行するため、レジスタの数分のレジスタ退避／復元命令を実行する必要のある従来のＭＰＵに比較して、ＲＯＭ等の外部メモリに保存されたレジスタ退避／復元命令（プログラム）の読み取り（フェッチ）や、ＭＰＵコアの命令実行回数を大幅に減らすことができ、レジスタの退避／復元をより短時間で行うことができる。

また、エントリ情報が記憶されるＭＭＵレジスタを有し、該エントリ情報に基づいてメモリ空間を管理するＭＭＵを備え、前記ＭＰＵコアが、前記ＭＭＵレジスタを退避するＭＭＵレジスタ退避命令を実行した際には、該ＭＭＵレジスタの値を、前記レジスタ退避専用バスを介して前記ＲＡＭに退避し、前記ＭＰＵコアが、前記ＭＭＵレジスタを復元するＭＭＵレジスタ復元命令を実行した際には、前記ＲＡＭに退避した前記ＭＭＵレジスタの値を、前記レジスタ退避専用バスを介して読み出して、前記ＭＭＵレジスタに復元することを特徴とする。
これによれば、ＭＭＵレジスタの退避および復元は、レジスタ退避専用バスを介して行うため、高速に行うことができる。また、ＭＭＵレジスタの退避および復元に外部バスを使用しないため、他の装置やＭＰＵコアは、ＭＭＵレジスタの退避／復元中にも外部バスを使用することができ、処理システムの性能を向上させることができる。

本発明のＭＰＵは、簡単かつ低コストな構成で、ＭＰＵのレジスタやＭＭＵレジスタを、外部バスにアクセスすることなく、高速に退避および復元できるという利点がある。

以下、本発明に係るＭＰＵを実施するための最良の形態を、添付図面に基づいて詳細に説明する。

図１は、本発明の一実施形態に係るＭＰＵ４を搭載した、処理システムとしての通信機器Ａのブロック図である。また、図１には、ＭＰＵ４の内部ブロック図も同時に示してある。

通信機器Ａは、外部バス１２と、外部バス１２に接続されたＭＰＵ４と、外部バス１２に接続された外部ＲＡＭ６と、外部バス１２に接続され、ＭＰＵ４が実行するコンピュータプログラム等が記憶されたＲＯＭ８と、外部バス１２に接続され、図示しない他の機器とデータを送受信できる通信装置１０とを備える。
通信機器Ａは、通信装置１０によって他の機器から受信したデータを、ＭＰＵ４によってデータ変換処理して、処理したデータを、通信装置１０により同一または別の機器に送信することができる。

通信機器Ａの通信機能およびデータ変換処理機能を実現するための内部的な動作の概略を説明する。
通信装置１０は、図示しない受信バッファを備え、他の機器からデータを受信すると、受信データを受信バッファに蓄えると共に、ＭＰＵ４に対して受信割り込み信号を発生させる。ＭＰＵ４は、この受信割り込み信号によって、内蔵した図示しないＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）を起動させ、受信バッファの受信データを外部バス１２を介して外部ＲＡＭ６にＤＭＡ転送させる。ＤＭＡ転送が終了すると、ＤＭＡＣはＭＰＵ４にＤＭＡ転送終了の内部割り込みを発生させる。ＭＰＵ４は、このＤＭＡ転送終了割り込みをトリガに、ＲＯＭ８に記憶されたプログラムに基づいてデータ変換タスクを起動させ、外部ＲＡＭ６上の受信データをデータ変換処理し、変換データを外部ＲＡＭ６の他の領域に保存する。ＭＰＵ４が実行する前記データ変換タスクは、続いて変換データ転送タスクを起動させる。ＭＰＵ４が実行するこの変換データ転送タスクは、外部ＲＡＭ６上に未送信（未転送）の変換データがある場合には、前記受信データのＤＭＡとは別チャンネルのＤＭＡを起動して、外部ＲＡＭ６上の変換データを、通信装置１０の図示しない送信バッファに転送する。この変換データのＤＭＡ転送終了割り込みが発生すると、ＭＰＵ４はＲＯＭ８に記憶されたプログラムに基づいて、ＭＰＵ４の所定の出力ポートから通信装置１０にデータ送信信号を出力し、通信装置１０はこのデータ送信信号をトリガに、送信バッファの変換データを、他の機器に送信する。通信装置１０は、送信終了時には、ＭＰＵ４に対して送信終了割り込み信号を発生させ、ＭＰＵ４は、この送信終了割り込み信号によって、変換データ転送タスクを再起動して、未送信（未転送）の変換データがあれば、それを送信バッファにＤＭＡ転送させる。

なお、前記受信バッファが満杯となって受信データの取りこぼしが発生するのを防ぐため、前記受信割り込みは、ＤＡＭ転送終了割り込みや送信終了割り込み等の他の割り込みよりも高い優先順位で発生するよう、ＭＰＵ４内の図示しない割り込みコントローラを設定する。
また、外部ＲＡＭ６がデータ変換タスクが保存した変換データで一杯にならないように、変換データ転送タスクは、データ変換タスクより高い実行優先順位となるよう、ＲＯＭ８のプログラム中のＯＳを構成する。

通信機器Ａにおいては、割り込みが発生した場合や、割り込み発生中により高優先順位の割り込みが発生した場合や、データ変換タスクの実行中に、より実行優先順位の高い変換データ転送タスクが起動された場合等、高優先順位の処理を行うコンテキストスイッチが発生した際に、レジスタ２０ａを退避すると共に、メモリマッピングを切り換えるためにＭＭＵレジスタ２２ａを退避する必要が生じる。高優先順位の処理は、多重に発生しうるため、全レジスタ２０ａおよびＭＭＵレジスタ２２ａの値を、複数組退避する必要もある。
そして、それらの高優先順位の処理が終了した際には、退避したレジスタおよびＭＭＵレジスタの値を、レジスタ２０ａおよびＭＭＵレジスタ２２ａに復元する必要が生じる。

次に、ＭＰＵ４の内部構成について説明する。
ＭＰＵ４は、６４ｂｉｔＭＰＵであり、１２８個の６４ｂｉｔレジスタ２０ａを有し、レジスタ２０ａを用いて処理および演算を行うＭＰＵコア２０と、エントリ情報が記憶されるＭＭＵレジスタ２２ａを有し、ＭＭＵレジスタ２２ａのエントリ情報に基づいてメモリ空間を管理するＭＭＵ２２と、外部バス１２に接続可能に設けられ、外部バス１２と前記レジスタ２０ａ間でデータの授受が可能な外部バスインタフェース２４と、アドレスバスとデータバスとを有するレジスタ退避専用バス２６と、レジスタ退避専用バス２６に接続されたＲＡＭ２８とを備える。

そして、ＭＰＵコア２０が、ＲＯＭ８のプログラム中の、レジスタ２０ａを退避するレジスタ退避命令ｐｕｓｈａｌｌを読み取った際には、全てのレジスタ２０ａの値を、レジスタ退避専用バス２６を介してＲＡＭ２８に退避する。また、ＭＰＵコア２０が、レジスタ２０ａを復元するレジスタ復元命令ｐｏｐａｌｌを読み取った際には、ＲＡＭ２８に退避したレジスタの値を、レジスタ退避専用バス２６を介して読み出して、全てのレジスタ２０ａに復元する。
なお、ＲＡＭ２８およびレジスタ退避専用バス２６は、レジスタ２０ａおよびＭＭＵレジスタ２２ａ（後述）の退避および復元にのみ使用され、その他のデータの保存等には使用されない。

なお、図２の説明図に示すように、レジスタ退避専用バス２６のデータバスは、全て（１２８個）のレジスタ２０ａの合計ビット数に等しい、６４ｂｉｔ×１２８個＝８１９２ｂｉｔのバス幅を有する。そして、全てのレジスタ２０ａの前記退避および復元は、ＲＡＭ２８への一回のアクセスで行われる。
なお、レジスタ退避専用バス２６のデータバスのバス幅は、全てのレジスタ２０ａの合計ビット数より大きく構成してもよい。

また、ＭＰＵコア２０は、ＭＭＵレジスタ２２ａを退避するＭＭＵレジスタ退避命令を実行した際には、ＭＭＵレジスタ２２ａの値を、レジスタ退避専用バス２６を介してＲＡＭ２８に退避する。そして、ＭＰＵコア２０は、ＭＭＵレジスタ２２ａを復元するＭＭＵレジスタ復元命令を実行した際には、ＲＡＭ２８に退避したＭＭＵレジスタの値を、レジスタ退避専用バス２６を介して読み出して、ＭＭＵレジスタ２２ａに復元する。

なお、一つの包括レジスタ退避命令および一つの包括レジスタ復元命令で、ＭＰＵコア２０のレジスタ２０ａとＭＭＵ２２のＭＭＵレジスタ２２ａとの両方を退避および復元できるよう構成してもよい。

さらに、レジスタ退避専用バス２６のアドレスバスによる退避先のアドレスの指定をそれぞれ異ならせることで、ＲＡＭ２８に、全てのレジスタ２０ａおよびＭＭＵレジスタ２２ａの値を、それぞれ複数組ずつ退避できるよう構成する。
これは、例えば以下の構成で実現できる。

すなわち、ＭＰＵコア２０のレジスタ２０ａの中に、外部ＲＡＭ６上のスタックをアクセスするための通常のスタックポインタ（ＳＰ）の他に、内部のＲＡＭ２８にレジスタ２０ａを退避させるための、レジスタ退避用スタックポインタ（以下、ＲＳＰと呼ぶ）を設ける。ＲＳＰの初期値は、例えばＲＡＭ２８の最終アドレスに設定しておく。
そして、ＭＰＵコア２０は、レジスタ２０ａを退避する際には、アドレスバスによる退避（書き込み）先のアドレスの指定をＲＳＰの指し示すアドレスに基づいて行って、データバスに全レジスタ２０ａの値を出力することで、レジスタ２０ａをＲＡＭ２８に退避する。そして、退避後にはＲＳＰの値を、退避した全レジスタ２０ａのサイズ分繰り上げて更新する。
また、ＭＰＵコア２０は、レジスタ２０ａの復元の際には、アドレスバスによる復元（読み出し）先のアドレスの指定をＲＳＰの指し示すアドレスに基づいて行って、ＲＳＰの指し示すＲＡＭ２８のアドレスから、データバスを介して退避したレジスタの値を読み出して、レジスタ２０ａに復元させ、復元後にはＲＳＰの値を、復元した全レジスタ２０ａのサイズ分繰り下げて更新する。

なお、全ＭＭＵレジスタ２２ａを複数組退避できるようにするには、同様に、ＭＭＵレジスタ退避用スタックポインタを設けて、ＲＳＰと同様の管理を行えばよい。
なお、レジスタ２０ａとＭＭＵレジスタ２２ａとを常に同時に退避／復元するよう構成した場合には、両者に共通の退避用スタックポインタを用いて、レジスタ２０ａの値とＭＭＵレジスタ２２ａの値とを、連続するアドレスに保存するようにしてもよい。

上記構成をもつＭＰＵ４を備えた通信機器Ａにおいては、コンテキストスイッチが発生した際、外部バス１２を介することなく、レジスタ退避専用バス２６を介してレジスタ２０ａおよびＭＭＵレジスタ２２ａを退避および復元できる。従って、ＭＰＵコア２０やＤＭＡＣや通信装置１０が外部バス１２を使用している最中でも退避および復元が遅延されることがなく、また、退避および復元中にもＭＰＵコア２０や前記ＤＭＡＣや通信装置１０が外部バス１２を使用することができるため、コンテキストスイッチを高速に短時間で完了できると共に、処理システム全体の処理性能を向上させることができる。

また、一つのレジスタ退避命令および一つのレジスタ復元命令で全てのレジスタ２０ａおよびＭＭＵレジスタ２２ａを退避および復元できるため、レジスタ２０ａおよびＭＭＵレジスタ２２ａの数分のレジスタ退避および復元命令を実行する必要のある従来のＭＰＵに比較して、退避および復元処理を短時間で完了することができる。
さらに、レジスタ退避専用バス２６のデータバスは全てのレジスタ２０ａのサイズ分のバス幅を有しているため、レジスタ２０ａの退避および復元は、ＲＡＭ２８への一回のＲＡＭアクセスで実現でき、退避および復元処理をより短時間で完了することができる。

また、本ＭＰＵ４は、レジスタ退避専用バスとＲＡＭとＲＳＰを設けるといった簡単な構成で実現でき、簡単かつ低コストに構成および製造できるという利点がある。

上記実施形態は、本発明を通信機器に応用する例であるが、本発明に係るＭＰＵは、通信機器に限らず、例えばパソコン等、ＭＰＵを搭載するあらゆる処理システムに応用できることは言うまでもない。
なお、本実施形態は、あくまで説明の簡単のために、非常に単純な処理システム（通信機器）の構成としたが、本発明に係るＭＰＵは、割り込みやタスク切り換え等のコンテキストスイッチが、より多重かつ頻繁に発生する処理システムに採用するほど、より大きな処理性能の向上効果を得ることができる。

本実施形態に係るＭＰＵを搭載した処理システム（通信機器）の構成を示したブロック図である。 本実施形態に係るＭＰＵのレジスタ退避専用バスのデータバスのバス幅を示した説明図である。

符号の説明

Ａ 通信機器（処理システム）
４ ＭＰＵ
６ 外部ＲＡＭ
８ ＲＯＭ
１０ 通信装置（他の装置）
１２ 外部バス
２０ ＭＰＵコア
２０ａ レジスタ
２２ ＭＭＵ
２２ａ ＭＭＵレジスタ
２４ 外部バスインタフェース
２６ レジスタ退避専用バス
２８ ＲＡＭ

Claims (6)

1. 複数のレジスタを有し、該レジスタを用いて処理および演算を行うＭＰＵコアと、
   外部バスに接続可能に設けられ、該外部バスと前記レジスタ間でデータの授受が可能な外部バスインタフェースと、
   アドレスバスとデータバスとを有するレジスタ退避専用バスと、
   該レジスタ退避専用バスに接続されたＲＡＭとを備え、
   前記ＭＰＵコアが、前記レジスタを退避するレジスタ退避命令を読み取った際には、該レジスタの値を、前記レジスタ退避専用バスを介して前記ＲＡＭに退避し、
   前記ＭＰＵコアが、前記レジスタを復元するレジスタ復元命令を読み取った際には、前記ＲＡＭに退避した前記レジスタの値を、前記レジスタ退避専用バスを介して読み出して、前記レジスタに復元することを特徴とするＭＰＵ。
2. 前記アドレスバスによる退避先のアドレスの指定をそれぞれ異ならせることで、前記ＲＡＭに、前記複数のレジスタの値を複数組退避可能であることを特徴とする請求項１記載のＭＰＵ。
3. 前記データバスのバス幅は、全ての前記レジスタの合計ビット数以上であることを特徴とする請求項１または２記載のＭＰＵ。
4. 前記ＭＰＵコアは、一つの前記レジスタ退避命令で、全ての前記レジスタを退避することを特徴とする請求項１〜３のうちのいずれか一項記載のＭＰＵ。
5. 前記ＭＰＵコアは、一つの前記レジスタ復元命令で、全ての前記レジスタを復元することを特徴とする請求項１〜４のうちのいずれか一項記載のＭＰＵ。
6. エントリ情報が記憶されるＭＭＵレジスタを有し、該エントリ情報に基づいてメモリ空間を管理するＭＭＵを備え、
   前記ＭＰＵコアが、前記ＭＭＵレジスタを退避するＭＭＵレジスタ退避命令を実行した際には、該ＭＭＵレジスタの値を、前記レジスタ退避専用バスを介して前記ＲＡＭに退避し、
   前記ＭＰＵコアが、前記ＭＭＵレジスタを復元するＭＭＵレジスタ復元命令を実行した際には、前記ＲＡＭに退避した前記ＭＭＵレジスタの値を、前記レジスタ退避専用バスを介して読み出して、前記ＭＭＵレジスタに復元することを特徴とする請求項１〜５のうちのいずれか一項記載のＭＰＵ。

Images