JP2005039907A

JP2005039907A - Dc/dc converter

Info

Publication number: JP2005039907A
Application number: JP2003198538A
Authority: JP
Inventors: Akira Nakamori; 昭中森
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-07-17
Filing date: 2003-07-17
Publication date: 2005-02-10
Anticipated expiration: 2023-07-17
Also published as: JP4196758B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DC/DC converter of higher energy conversion efficiency by reducing the switching frequency of a switching element at a low load, resulting in a reduced switching loss. <P>SOLUTION: An IC circuit 100 for controlling a switching power source comprises a reference voltage circuit 10 which generates a reference voltage value Vref for a detection voltage signal Vo, a reference voltage circuit 21 for generating a reference voltage value Vref_lmt which is lower than the reference voltage value Vref, an operational amplifier 11 which outputs an error voltage between the detection voltage signal Vo and the reference voltage value Vref, and an oscillator 12 which generates a triangular wave voltage signal at a constant frequency. It further comprises a comparator 13 for comparing the error voltage with the triangular wave voltage signal, a comparator 22 for comparing the detection voltage signal Vo with the reference voltage value Vref_lmt, and a comparator 31 for setting a hysteresis voltage in which the upper limit value and lower limit value of a load current IL that flows an inductor L are a voltage upper limit value Vc_H and a voltage lower limit value Vc_L. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、入力電源に対して直列接続した一対のスイッチング素子をオンオフ制御するＤＣ／ＤＣコンバータに関し、特に、エネルギー変換効率を向上させた同期整流方式のＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】
図１０は、従来の同期整流方式のＤＣ／ＤＣコンバータの回路構成を示す図である。
【０００３】
この同期整流方式のＤＣ／ＤＣコンバータは、一対のスイッチング素子、例えばハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎによるプッシュプルスイッチ１と、出力回路２と、負荷が接続される出力端子３の負荷電圧を検出して一対のスイッチング素子をＰＷＭ制御するスイッチング電源制御用のＩＣ回路１００によって構成されている。
【０００４】
プッシュプルスイッチ１では、ハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎのゲートを、それぞれＩＣ回路１００のＯＵＴＨ出力端子１０１、ＯＵＴＬ出力端子１０２に接続している。また、直流電源Ｅ１のマイナス端子を接地するとともに、そのプラス端子をハイサイドパワーＭＯＳＦＥＴＱｐのソースに接続し、ハイサイドパワーＭＯＳＦＥＴＱｐのドレインをローサイドパワーＭＯＳＦＥＴＱｎのドレインに接続し、ローサイドパワーＭＯＳＦＥＴＱｎのソースを接地している。
【０００５】
出力回路２では、プッシュプルスイッチ１のＭＯＳＦＥＴＱｐ，Ｑｎの接続点にダイオードＤのカソードとインダクタＬの一端をそれぞれ接続し、ダイオードＤのアノードを接地し、インダクタＬのもう一方の端子をコンデンサＣ１、出力端子３、及び検出抵抗Ｒ２の一端に接続し、コンデンサＣ１のもう一方の端子および検出抵抗Ｒ３の一端をそれぞれ接地している。
【０００６】
ＤＣ／ＤＣコンバータの出力端子３における負荷電圧は、検出抵抗Ｒ２，Ｒ３の接続点からＩＣ回路１００に帰還される。この帰還電圧は、ＩＮ１電圧検出端子１０３からＩＣ回路１００に取り込まれ、ＩＣ回路１００内の基準電圧回路１０で生成される基準電圧値Ｖｒｅｆと演算増幅器１１で比較増幅される。この比較増幅された信号は、発振器１２で発生する三角波（のこぎり波）電圧と比較器１３で比較され、矩形波電圧に変換される。変換された矩形波電圧はハイサイドドライバ１４、ローサイドドライバ１５で電流増幅され、ハイサイドドライバ１４側からは、ＯＵＴＨ出力端子１０１を介してハイサイドパワーＭＯＳＦＥＴＱｐのゲートに、ローサイドドライバ１５側からは、ＯＵＴＬ出力端子１０２を介してローサイドパワーＭＯＳＦＥＴＱｎのゲートに印加される。
【０００７】
このように、ＤＣ／ＤＣコンバータでは負荷電圧を常時検出して、負荷電圧とＩＣ回路１００内部の基準電圧値Ｖｒｅｆとの誤差信号を三角波電圧と比較し、ハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎをオンオフするゲート信号を出力することにより、接続される負荷の大きさとは関係なしに、負荷電圧を常に一定となるようにＰＷＭ制御を行うものである。
【０００８】
上述した同期整流型のＤＣ／ＤＣコンバータでは、発振器１２の発振周波数が一定であることから、出力端子３に接続されている負荷の大きさが変動しても、常に発振器１２の発振周波数で決まる一定の周期で交互にハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎをオンオフ制御している。そのために、携帯用の電子機器などでは、ハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎのようなプッシュプルスイッチ１の一対のスイッチング素子において、電池などの直流電源Ｅ１から供給される充電電流が大きな損失を生じる。
【０００９】
また、出力端子３に接続された負荷回路は電子機器の使用状況に応じて変動することがあって、とくに軽負荷時にはＩＣ回路１００でのエネルギー変換効率が低下するという問題があった。
【００１０】
そこで、後述する特許文献１では、スイッチングレギュレータ回路において高効率を広い電流範囲にわたって維持するための制御回路および方法が提案されている。
【００１１】
ここで提案されている回路によると、出力電圧が、出力コンデンサの電荷によって、実質的に制御された電圧（例えば、低出力電流）に維持され得る動作条件下で、１つまたはそれ以上のスイッチングトランジスタをターンオフするための制御信号が発生される。したがって、このような制御信号を発生している期間には、負荷は入力電源からの電力を消費しないので、レギュレータ効率を増加することができる。
【００１２】
【特許文献１】
特開平６−３０３７６６号公報（第１３頁〜第１６頁、図１、および図２）
【００１３】
【発明が解決しようとする課題】
しかし、従来の同期整流方式では、ヒステリシス比較器により軽負荷と判断されるまでの期間は、軽負荷であっても同期整流運転を続けるので、ローサイドパワーＭＯＳＦＥＴＱｎのスイッチングが行われている。また、ハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎをオンオフするワンショット回路のデューティーサイクルが電流増幅器によって制御されるので、軽負荷であると判断されるまでは、帰還電圧Ｖｆｂが高いほど、より小さい負荷電流で作動して、そのスイッチング周波数が高くなる。したがって、スイッチングロスを十分に小さくすることができないという問題があった。
【００１４】
この発明の目的は、軽負荷時でのスイッチング素子のスイッチング回数を低減することによりスイッチングロスを減らして、エネルギー変換効率を高めたＤＣ／ＤＣコンバータを提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、入力電源からインダクタおよびコンデンサを介して供給される負荷電圧を検出することにより、前記入力電源に対して直列接続した一対のスイッチング素子をオンオフ制御して負荷に一定電圧を供給するＤＣ／ＤＣコンバータが提供される。このＤＣ／ＤＣコンバータは、前記負荷電圧に対する第１の基準電圧値を生成する第１の基準電圧回路と、前記第１の基準電圧値より低い第２の基準電圧値を生成する第２の基準電圧回路と、前記負荷電圧を検出した検出電圧信号の前記第１の基準電圧値からの誤差電圧を出力する第１の演算増幅回路と、一定周波数の三角波電圧信号を生成する発振回路と、前記第１の演算増幅回路からの誤差電圧を前記三角波電圧信号と比較する第１の比較回路と、前記検出電圧信号を前記第２の基準電圧値と比較する第２の比較回路と、前記インダクタに流れる負荷電流の上限値および下限値に相当する電圧をそれぞれ電圧上限値および電圧下限値とするヒステリシス特性を有する電流しきい値が設定される第３の比較回路とから構成される。
【００１６】
このＤＣ／ＤＣコンバータでは、前記負荷電流の大きさを検出することにより重負荷、軽負荷との切替えを行って、前記負荷電流が前記電流しきい値に等しいか大きいときには前記一対のスイッチング素子をオンオフ制御し、前記負荷電流が前記電流しきい値より小さいときには、前記スイッチング素子のうち一方をオフするとともに他方のスイッチング素子をオンオフ制御してそのスイッチング回数を低減し、前記検出電圧信号が前記第２の基準電圧値より低い電圧値になるときは前記負荷電流と前記電流しきい値との大小関係にかかわらず前記一対のスイッチング素子をオンオフ制御するので、負荷電流が小さくなる軽負荷時にはリプル電圧や周波数など出力電圧の品質を管理・制御しながら、一対のスイッチング素子におけるスイッチング回数を低減することによって、制御回路における損失を減らしてエネルギー変換効率を向上させることができる。
【００１７】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態に係るＤＣ／ＤＣコンバータの回路構成を示す図である。ここでは、図１０に示す従来装置と対応する部分に同一の符号を付けてあるが、この発明は、同期整流方式のＤＣ／ＤＣコンバータに関するすべての分野に適用可能なものである。
【００１８】
図１の出力回路２において、インダクタＬとコンデンサＣ１の間には電流検出用の抵抗Ｒ１を挿入する。電流検出用の抵抗Ｒ１は、その両端をそれぞれＩＣ回路１００のＶ＋電流検出端子１０５、Ｖ−電流検出端子１０６と接続して、負荷電流ＩＬの大きさに対応する電圧信号を抵抗Ｒ１から検出するようにしている。
【００１９】
また、ＤＣ／ＤＣコンバータの出力端子３には、検出抵抗Ｒ２，Ｒ３からなる第１の電圧検出回路と同様の、検出抵抗Ｒ４，Ｒ５からなる第２の電圧検出回路を設けている。この検出抵抗Ｒ４，Ｒ５の接続点からは、ＩＣ回路１００のＩＮ２電圧検出端子１０４に対して負荷電圧を帰還している。
【００２０】
ＩＣ回路１００のＩＮ２電圧検出端子１０４は、ヒステリシスコンパレータ（第４の比較回路）１６の入力端子に接続されている。ヒステリシスコンパレータ１６には、ヒステリシス電圧として第３の基準電圧値である電圧下限値Ｖｒｅｆ＿Ｌおよび第４の基準電圧値である電圧上限値Ｖｒｅｆ＿Ｈが設定され、その出力端子はＡＮＤゲート１７の入力端子と接続されている。このＡＮＤゲート１７は、ＯＲゲート１８、およびＯＲゲート１９とともにハイサイドドライバ１４に対するゲート回路を構成している。
【００２１】
第１の基準電圧値Ｖｒｅｆを生成する基準電圧回路１０は演算増幅器（第１の演算増幅回路）１１と接続され、この演算増幅器１１からは負荷電圧と第１の基準電圧値Ｖｒｅｆとの誤差電圧が帰還電圧信号Ｖｆｂとして出力される。ここで比較増幅された帰還電圧信号Ｖｆｂは、発振器１２で発生する三角波（のこぎり波）電圧と比較器（第１の比較回路）１３で比較される。また、比較器１３の出力端子は、ＡＮＤゲート２０の入力端子と接続されていて、ＡＮＤゲート２０から矩形波電圧をＯＲゲート１８とＯＲゲート１９を介してハイサイドドライバ１４に供給するとともに、ローサイドドライバ１５にはＡＮＤゲート２０から直接供給している。
【００２２】
ＩＣ回路１００の基準電圧回路２１はコンパレータ（第２の比較回路）２２の非反転入力端子と接続され、コンパレータ２２の反転入力端子には、ＩＮ２電圧検出端子１０４から負荷電圧が供給される。この基準電圧回路２１は、第２の基準電圧値Ｖｒｅｆ＿ｌｍｔを生成するものであって、この第２の基準電圧値Ｖｒｅｆ＿ｌｍｔは、基準電圧回路１０で生成される第１の基準電圧値Ｖｒｅｆより３０ｍＶ程度低くなるように設計されている。また、コンパレータ２２では、負荷電圧を第２の基準電圧値Ｖｒｅｆ＿ｌｍｔと比較して、その比較結果をＯＲゲート２３を介してＡＮＤゲート２０への制御信号として出力するとともに、インバータ２４に対しても出力している。
【００２３】
抵抗Ｒ１から負荷電流ＩＬに応じた電圧信号が供給されるＶ＋電流検出端子１０５とＶ−電流検出端子１０６は、それぞれヒステリシスコンパレータ（第３の比較回路）３１の入力端子に接続している。また、Ｖ＋電流検出端子１０５はコンパレータ（第５の比較回路）２９の非反転入力端子に接続し、Ｖ−電流検出端子１０６はオフセット電源Ｅ２を介してコンパレータ２９の反転入力端子に接続している。
【００２４】
ＲＳフリップフロップ２７は、そのセット入力端子Ｓが一定周波数の三角波電圧信号を生成する発振器１２と接続され、そのリセット入力端子Ｒがコンパレータ２９の出力端子と接続されている。ＲＳフリップフロップ２７の出力端子は、ＡＮＤゲート２８とＯＲゲート１９を介してハイサイドドライバ１４と接続され、このハイサイドドライバ１４に対して所定のスイッチング信号を供給している。
【００２５】
ここで、Ｖ＋電流検出端子１０５とＶ−電流検出端子１０６の電圧降下がヒステリシスコンパレータ３１の電圧下限値Ｖｃ＿Ｌ以下であれば、ヒステリシスコンパレータ３１の出力電圧はＬｏｗ（以下、“Ｌ”レベルという。）となり、電圧上限値Ｖｃ＿Ｈ以上であればヒステリシスコンパレータ３１の出力電圧はＨｉｇｈ（以下、“Ｈ”レベルという。）となる。また、ヒステリシスコンパレータ３１はコンパレータ２２の出力端子と接続する第３番目の入力端子であるセット信号端子３２を備え、コンパレータ２２から“Ｈ”レベルの出力電圧信号が入力された時だけ、電圧上限値Ｖｃ＿Ｈを電圧下限値Ｖｃ＿Ｌと同一にする機能をもつ。ヒステリシスコンパレータ３１の出力端子は、インバータ２５を介してＡＮＤゲート２６の一方の入力端子と接続されるとともに、ＯＲゲート２３を介してＡＮＤゲート２０の一方の入力端子と接続されている。
【００２６】
このＩＣ回路１００では、ヒステリシスコンパレータ３１の出力電圧が“Ｈ”レベルとなった場合には、出力端子３に接続された負荷回路が重負荷であると認識し、それが“Ｌ”レベルとなった場合には軽負荷であると認識して、以下に説明するように、ＤＣ／ＤＣコンバータの制御方式を切替えている。
【００２７】
（１）重負荷時の制御方式
最初に、ヒステリシスコンパレータ３１の出力電圧が“Ｈ”レベルとなった場合について説明する。
【００２８】
このヒステリシスコンパレータ３１の“Ｈ”レベルの出力電圧は、ＯＲゲート２３を介してＡＮＤゲート２０に入力される。さらに、インバータ２５およびＡＮＤゲート２６を介してＡＮＤゲート１７に伝達され、ＡＮＤゲート１７の出力電圧を“Ｌ”レベルに、また、インバータ２５およびＡＮＤゲート２６を介してＡＮＤゲート２８に伝達され、ＡＮＤゲート２８の出力電位を“Ｌ”レベルにする。これにより、比較器１３の出力電圧はＡＮＤゲート２０、ＯＲゲート１８およびＯＲゲート１９を介してハイサイドドライバ１４に伝達され、ＯＵＴＨ出力端子１０１からハイサイドパワーＭＯＳＦＥＴＱｐをスイッチング制御し、ＡＮＤゲート２０を介してローサイドドライバ１５にも伝達され、ＯＵＴＬ出力端子１０２からローサイドパワーＭＯＳＦＥＴＱｎをスイッチング制御して、従来と同様のＰＷＭ制御を行う。
【００２９】
（２）軽負荷時の制御方式
次に、ヒステリシスコンパレータ３１の出力電圧が“Ｌ”レベルとなった場合について説明する。
【００３０】
負荷電圧を検出する第２の検出抵抗Ｒ４，Ｒ５は、検出抵抗Ｒ２，Ｒ３と同一の構成を有しており、それらの抵抗値は、コンデンサＣ１の出力電圧が定格出力時に、ＩＮ１電圧検出端子１０３とＩＮ２電圧検出端子１０４にそれぞれ伝達される電圧が基準電圧回路１０で生成される第１の基準電圧値Ｖｒｅｆの値と同一となるように設定している。
【００３１】
したがって、定格出力時には、ＩＮ２電圧検出端子１０４への帰還電圧は、ほぼ第１の基準電圧値Ｖｒｅｆに等しく、コンパレータ２２の出力電圧は“Ｌ”レベルである。そこで、ＯＲゲート２３への入力電圧は両方とも“Ｌ”レベルとなり、比較器１３の出力電圧にかかわらず、ＡＮＤゲート２０の出力電圧は“Ｌ”レベルとなる。これにより、ローサイドドライバ１５を介してＯＵＴＬ出力端子１０２には“Ｌ”レベルのゲート信号が出力され、ローサイドパワーＭＯＳＦＥＴＱｎではオフ制御が継続される。
【００３２】
ハイサイドドライバ１４については、インバータ２４とインバータ２５の出力電圧が“Ｈ”レベルとなり、ＡＮＤゲート２６の出力電圧は“Ｈ”レベルとなる。そのため、第２の検出抵抗Ｒ４，Ｒ５からＩＮ２電圧検出端子１０４を介してヒステリシスコンパレータ１６に帰還する検出電圧信号Ｖｏにより、ＡＮＤゲート１７、ＯＲゲート１８、およびＯＲゲート１９を介してハイサイドドライバ１４が駆動され、ここからＯＵＴＨ出力端子１０１を介してハイサイドパワーＭＯＳＦＥＴＱｐをスイッチング制御することになる。
【００３３】
以下、この軽負荷の期間におけるハイサイドパワーＭＯＳＦＥＴＱｐのスイッチング制御について、さらに詳細に説明する。
コンデンサＣ１の出力電圧は、第２の検出抵抗Ｒ４，Ｒ５からＩＮ２電圧検出端子１０４を介してヒステリシスコンパレータ１６に入力される。この入力信号を検出電圧信号Ｖｏとすると、この検出電圧信号Ｖｏがヒステリシスコンパレータ１６に設定された電圧上限値（第４の基準電圧値）Ｖｒｅｆ＿Ｈを超えるまでは、ヒステリシスコンパレータ１６の出力電圧は“Ｌ”レベルであり、その後に一旦電圧上限値Ｖｒｅｆ＿Ｈを超えると“Ｈ”レベルに切り替わる。ヒステリシスコンパレータ１６の出力電圧が“Ｈ”レベルになると、今度は、検出電圧信号Ｖｏが電圧下限値（第３の基準電圧値）Ｖｒｅｆ＿Ｌより低くなるまでは“Ｈ”レベルを維持し、その後に電圧下限値Ｖｒｅｆ＿Ｌを超えると、ヒステリシスコンパレータ１６の出力電圧は“Ｌ”レベルになる。
【００３４】
こうして、検出電圧信号Ｖｏは２つの基準電圧値である電圧下限値Ｖｒｅｆ＿Ｌと電圧上限値Ｖｒｅｆ＿Ｈの間で制御されることになる。すなわち、ヒステリシスコンパレータ１６の出力電圧が“Ｌ”レベルになると、ハイサイドパワーＭＯＳＦＥＴＱｐはオンオフ動作をする。そして、ハイサイドパワーＭＯＳＦＥＴＱｐがオンオフ動作をする期間中には、ＲＳフリップフロップ２７が電流リミッタとして動作して、ＡＮＤゲート２８を介してパルスバイパルス（Ｐｕｌｓｅ−ｂｙ−ｐｕｌｓｅ）制御される。すなわち、ＲＳフリップフロップ２７にオフセット電源Ｅ２を備えたコンパレータ２９からリセット信号が供給され、発振器１２から三角波電圧信号の各周期毎にセット信号が供給されることにより、ＲＳフリップフロップ２７からＡＮＤゲート２８を介してハイサイドパワーＭＯＳＦＥＴＱｐを一定周期でオンオフすることができる。このとき、電流リミッタ値Ｉｌｉｍｉｔの大きさは、オフセット電源Ｅ２により設定される。
【００３５】
（３）重負荷への過渡時の制御方式
次に、ヒステリシスコンパレータ３１の出力電圧が“Ｌ”レベルになって、再び軽負荷運転から重負荷へ移行する過渡時の制御について説明する。
【００３６】
軽負荷運転中に徐々に負荷の大きさが増加するとき、軽負荷時の電流リミッタ値Ｉｌｉｍｉｔによって負荷への電流供給が困難になる。したがって、徐々に負荷電圧が低下することになり、負荷の検出電圧信号Ｖｏが基準電圧回路２１の第２の基準電圧値Ｖｒｅｆ＿ｌｍｔ以下になると、コンパレータ２２の出力電圧が“Ｌ”レベルから“Ｈ”レベルに切り替わる。
【００３７】
この“Ｈ”レベルの出力電圧がＯＲゲート２３を介してＡＮＤゲート２０に供給されるとともに、インバータ２４およびＡＮＤゲート２６を介してＡＮＤゲート１７にも供給される。これにより軽負荷時の信号経路であるヒステリシスコンパレータ１６−ＡＮＤゲート１７−ＯＲゲート１８から、重負荷時の信号経路である演算増幅器１１−比較器１３−ＡＮＤゲート２０に切り替わり、ＡＮＤゲート２８によって軽負荷時のリミッタが解除される。また、ヒステリシスコンパレータ３１のセット信号端子３２にも“Ｈ”レベルの出力電圧が与えられて、重負荷運転モードに移行することになる。
【００３８】
図２は、図１のＤＣ／ＤＣコンバータで出力電流（出力端子３より図示しない外部負荷に供給する電流）が１００ｍＡ〜１Ａ程度の軽負荷時における動作を示すタイミング図である。
【００３９】
上述した制御回路において、例えば出力電流が１００ｍＡ〜１Ａ程度の軽負荷時動作について説明する。同図（ａ）に示すように検出電圧信号Ｖｏは、２つの基準電圧値（Ｖｒｅｆ＿ＬとＶｒｅｆ＿Ｈ）の間で制御される。検出電圧信号Ｖｏが電圧上限値ｒｅｆ＿Ｈを超えるまでは、ハイサイドパワーＭＯＳＦＥＴＱｐがオンオフを繰り返して、徐々に検出電圧信号Ｖｏが増加する。また、同図（ｃ）に示す負荷電流ＩＬも電流リミッタ値Ｉｌｉｍｉｔ以下で増減を繰り返す。
【００４０】
以上、第１の実施形態では、負荷電圧に対する第１の基準電圧値Ｖｒｅｆを生成する基準電圧回路１０と、第１の基準電圧値Ｖｒｅｆより低い第２の基準電圧値Ｖｒｅｆ＿ｌｍｔを生成する基準電圧回路２１と、負荷電圧を検出した検出電圧信号Ｖｏの第１の基準電圧値Ｖｒｅｆからの誤差電圧を出力する演算増幅器１１と、一定周波数の三角波電圧信号を生成する発振器１２と、演算増幅器１１からの誤差電圧を三角波電圧信号と比較する比較器１３と、検出電圧信号Ｖｏを第２の基準電圧値Ｖｒｅｆ＿ｌｍｔと比較するコンパレータ２２と、インダクタＬに流れる負荷電流ＩＬの上限値および下限値に相当する電圧をそれぞれ電圧上限値Ｖｃ＿Ｈおよび電圧下限値Ｖｃ＿Ｌとするヒステリシス特性を有する電流しきい値が設定されたコンパレータ３１と、を含む制御回路を備え、負荷電流ＩＬの大きさを検出することにより重負荷、軽負荷との切替えを行って、重負荷と判断されるときにはハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎをオンオフ制御し、軽負荷と判断されるときには、スイッチング素子のうちローサイドパワーＭＯＳＦＥＴＱｎをオフにしてハイサイドパワーＭＯＳＦＥＴＱｐをオンオフ制御するとともにスイッチング回数を低減し、軽負荷から重負荷へ移行する場合、検出電圧信号Ｖｏが第２の基準電圧値Ｖｒｅｆ＿ｌｍｔより低い電圧値となる重負荷時には、再び一対のスイッチング素子（ハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎ）をオンオフ制御している。したがって、軽負荷時でのスイッチング素子のスイッチング回数を低減することにより制御回路における損失を減らすことができる。
【００４１】
また、このスイッチング電源制御用のＩＣ回路１００は、第３、第４の基準電圧値を電圧下限値Ｖｒｅｆ＿Ｌおよび電圧上限値Ｖｒｅｆ＿Ｈとしてヒステリシス電圧が設定され、検出電圧信号Ｖｏを電圧上限値Ｖｒｅｆ＿Ｈおよび電圧下限値Ｖｒｅｆ＿Ｌとそれぞれ比較するヒステリシスコンパレータ１６を備え、検出電圧信号Ｖｏが電圧上限値Ｖｒｅｆ＿Ｈより小さいときには、ハイサイドパワーＭＯＳＦＥＴＱｐをオンオフ制御し、その後に検出電圧信号Ｖｏが電圧上限値Ｖｒｅｆ＿Ｈを超えて大きくなったとき、ハイサイドパワーＭＯＳＦＥＴＱｐをオフ制御するとともに、検出電圧信号Ｖｏが電圧下限値Ｖｒｅｆ＿Ｌと等しいか大きいときには、ハイサイドパワーＭＯＳＦＥＴＱｐをオフ制御し、その後に検出電圧信号Ｖｏが電圧下限値Ｖｒｅｆ＿Ｌを超えて小さくなったとき、ハイサイドパワーＭＯＳＦＥＴＱｐをオンオフ制御することによって、検出電圧信号Ｖｏを電圧上限値Ｖｒｅｆ＿Ｈと電圧下限値Ｖｒｅｆ＿Ｌとの間に維持するようにしている。
【００４２】
さらに、このスイッチング電源制御用のＩＣ回路１００は、コンパレータ２９により設定される電流リミッタ値Ｉｌｉｍｉｔによって、ハイサイドパワーＭＯＳＦＥＴＱｐをオンオフ制御する期間には負荷電流ＩＬを検出して、負荷電流ＩＬが電流リミッタ値Ｉｌｉｍｉｔを超えたとき、発振器１２の発振周波数により規定された所定期間だけハイサイドパワーＭＯＳＦＥＴＱｐをオフ制御している。
【００４３】
しかし、ヒステリシスコンパレータ１６では検出電圧信号Ｖｏが電圧上限値ｒｅｆ＿Ｈを超えると、ハイサイドパワーＭＯＳＦＥＴＱｐはオフ状態を継続するようになる。したがって、検出電圧信号Ｖｏは負荷の大きさに応じてその後徐々に低下していき、基準電圧値Ｖｒｅｆ＿Ｌに達すると、図２（ｂ）に示すように、再びハイサイドパワーＭＯＳＦＥＴＱｐはオンとオフを繰り返す。なお、軽負荷時においては、ローサイドパワーＭＯＳＦＥＴＱｎは全区間でオフ状態が維持される。
【００４４】
図３は、図１のＤＣ／ＤＣコンバータで出力電流が１ｍＡ〜１００ｍＡ程度の軽負荷時における動作を示すタイミング図である。この図３の場合、図２の動作と同様の制御が行われるが、負荷電流ＩＬが小さくなるにつれて周期Ｔが徐々に大きくなって、数Ｈｚ程度にまで周波数は低下する。
【００４５】
（第２の実施形態）
図４は、ヒステリシスコンパレータ１６の詳細な回路構成を示す図である。
４０は、ＩＮ２電圧検出端子１０４と接続され、抵抗Ｒ４，Ｒ５で検出された検出電圧信号Ｖｏが入力する負荷電圧入力端子、４１，４２はそれぞれ電圧上限値ｒｅｆ＿Ｈ、基準電圧値Ｖｒｅｆ＿Ｌが入力する入力端子である。インバータ４３は、比較器４６の出力信号を反転してアナログスイッチ４５をオンオフ制御している。
【００４６】
ここで、アナログスイッチ４４は、比較器４６の出力電圧が“Ｈ”レベルでオン、“Ｌ”レベルでオフとなる。また、アナログスイッチ４５は、その逆のオンオフ動作を行うものである。
【００４７】
ヒステリシスコンパレータ１６における２つの基準電圧値Ｖｒｅｆ＿Ｌ、Ｖｒｅｆ＿Ｈは、いずれも図１に示す基準電圧回路１０で生成される第１の基準電圧値Ｖｒｅｆより数１０ｍＶ大きい電圧として、それぞれ入力端子４１，４２に供給されている。検出電圧信号Ｖｏが電圧上限値ｒｅｆ＿Ｈと電圧下限値Ｖｒｅｆ＿Ｌより小さい場合、比較器４６の出力電圧は“Ｈ”レベルとなり、アナログスイッチ４４がオンとなって、電圧上限値ｒｅｆ＿Ｈが比較器４６のプラス入力に対して供給される。
【００４８】
検出電圧信号Ｖｏが電圧上限値ｒｅｆ＿Ｈを超えるまでは、この状態が継続される。検出電圧信号Ｖｏが電圧上限値ｒｅｆ＿Ｈを超えると比較器４６の出力は“Ｌ”レベルとなり、アナログスイッチ４４がオフとなり、アナログスイッチ４５がオンとなる。したがって、電圧下限値Ｖｒｅｆ＿Ｌが比較器４６のプラス入力に対して供給され、検出電圧信号Ｖｏが電圧下限値Ｖｒｅｆ＿Ｌ以下になるまでは、比較器４６の出力電圧は“Ｌ”レベルを継続する。電圧下限値Ｖｒｅｆ＿Ｌ以下になると、比較器４６の出力電圧は“Ｈ”レベルとなる。
【００４９】
この一連の動作によって、図１の検出電圧信号Ｖｏは常に２つの基準電圧値（Ｖｒｅｆ＿ＬとＶｒｅｆ＿Ｈ）の間で、図２と図３で示すような動作を行う。出力電流が１ｍＡ〜１００ｍＡのように小さくなると、図３で示すように一周期Ｔが長くなり、その周波数が数Ｈｚまで低下してしまうことになる。
【００５０】
図５は、図４のヒステリシスコンパレータ１６に周波数リミッタを設けた第２の実施の形態に係る回路構成を示す図である。
第２の実施形態では、図４のヒステリシスコンパレータ１６にＯＲゲート５３、カウンタ５０を組み込んで周波数リミッタを設けて、新たなヒステリシスコンパレータを構成している。カウンタ５０では、比較器４６から出力されるＶｓｉｇ信号は、インバータ４７を介して出力端子４８から出力される。
【００５１】
ここで、Ｖｓｉｇ信号が“Ｈ”レベルから“Ｌ”レベルへ立下がるタイミングを、カウンタ５０のセット信号端子５２により検出するとともに、矩形波信号ｆＩＮの入力端子４９において、その時刻から一定の周波数の矩形波信号ｆＩＮをカウントして、ｎ回カウント後に、出力端子４８に“Ｌ”レベルから“Ｈ”レベルへ変化するワンパルス出力信号を発生するようにしている。このワンパルス出力信号は、ＯＲゲート５３において比較器４６からのＶｓｉｇ信号電圧との論理和演算を行って、インバータ４３とアナログスイッチ４４とに入力している。これにより、負荷電流が小さくなっても周波数の低下を回避できる。
【００５２】
つぎに、この図５に示すようなヒステリシスコンパレータに変更した場合の、図１におけるＩＣ回路１００の動作を説明する。図６は、図５のヒステリシスコンパレータによる電源ＩＣの動作を示すタイミング図である。
【００５３】
図６に示すように、時間Ｔｏは固定であり、その値は任意の大きさに決められる。さらに、検出電圧信号Ｖｏの電圧変動値ΔＶは、図４のように周波数リミッタがないヒステリシスコンパレータ１６を使用した場合に比べて小さくなり、出力電圧の品質も向上する。
【００５４】
（第３の実施の形態）
図７は、図１の演算増幅器１１にさらに別の演算増幅器６７を付加した回路構成を示す図であり、図８は、通常の演算増幅器の回路構成を示す図である。
【００５５】
図８に示す通常の演算増幅器１１では、電源６２とＰＭＯＳトランジスタ６３のソースを接続し、ＰＭＯＳトランジスタ６３のドレインと出力端子６５とＮＭＯＳトランジスタ６４のドレインを接続し、ＮＭＯＳトランジスタ６４のソースを接地した回路構成である。
【００５６】
ここでは、−入力端子６１が＋入力端子６０より高い電圧を維持した場合、その出力端子６５は接地電位まで下がってしまう。これを回避するために、図７に示すように、演算増幅器１１にさらにもう一つの演算増幅器（第２の演算増幅回路）６７を付加して、演算増幅回路を構成して、演算増幅器１１の出力信号に対する下限リミッタを設けている。
【００５７】
すなわち、演算増幅器６７のプラス入力端子６６に一定電圧値Ｖｌｉｍｉｔを供給して、演算増幅器６７のマイナス入力を演算増幅器６７の出力端子、およびＮＭＯＳトランジスタ６４のソースに接続して構成している。このように構成された演算増幅器では、一定電圧値Ｖｌｉｍｉｔによって帰還電圧信号Ｖｆｂの下限リミッタ電圧が規定される。
【００５８】
図９は、通常のエラーアンプ用の演算増幅器（図８）の動作信号と下限リミッタを設けたエラーアンプ用の演算増幅器（図７）の動作信号を比較して示すタイミング図である。
【００５９】
従来のエラーアンプ用の演算増幅器である図８と出力の下限リミッタを設けた図７のエラーアンプ用の演算増幅器を図１に適用した時の軽負荷から重負荷に移行する過渡期の検出電圧信号Ｖｏは、図９（ａ）に示す場合に比較して、下限リミッタを備えた演算増幅器によるＰＷＭ制御では、第１の基準電圧値Ｖｒｅｆに復帰するまでの期間Ｔａが短くなり、正常な制御への戻りが速くなる利点がある。
【００６０】
なお、上述した実施の形態におけるＩＣ回路１００では、負荷電圧が電圧上限値Ｖｒｅｆ＿Ｈより小さいときには、一対のスイッチング素子のうちハイサイドトランジスタであるハイサイドパワーＭＯＳＦＥＴＱｐをオンオフ制御し、その後に負荷電圧が電圧上限値Ｖｒｅｆ＿Ｈを超えて大きくなったとき、ハイサイドパワーＭＯＳＦＥＴＱｐをオフ制御するとともに、負荷電圧が電圧下限値Ｖｒｅｆ＿Ｌと等しいか大きいときには、ハイサイドパワーＭＯＳＦＥＴＱｐをオフ制御し、その後に負荷電圧が電圧下限値Ｖｒｅｆ＿Ｌを超えて小さくなったときに、ハイサイドパワーＭＯＳＦＥＴＱｐをオンオフ制御することによって、負荷電圧を電圧上限値Ｖｒｅｆ＿Ｈと電圧下限値Ｖｒｅｆ＿Ｌとの間に維持するように論理回路を構成したが、ハイサイドパワーＭＯＳＦＥＴＱｐとローサイドパワーＭＯＳＦＥＴＱｎとをそれぞれ逆転して制御するような論理回路構成であってもよい。
【００６１】
【発明の効果】
以上に説明したように、この発明のＤＣ／ＤＣコンバータによれば、軽負荷時にエネルギー変換効率が向上するとともに、負荷電圧におけるリプル電圧制御を確実に行うことができ、軽負荷から重負荷への過渡的な電圧変動に短時間に応答できるなどの利点がある。
【図面の簡単な説明】
【図１】第１の実施の形態に係るＤＣ／ＤＣコンバータの回路構成を示す図である。
【図２】図１のＤＣ／ＤＣコンバータで負荷が１００ｍＡ〜１Ａ程度の軽負荷時における動作を示すタイミング図である。
【図３】図１のＤＣ／ＤＣコンバータで負荷が１ｍＡ〜１００ｍＡ程度の軽負荷時における動作を示すタイミング図である。
【図４】ヒステリシスコンパレータの詳細な回路構成を示す図である。
【図５】図４のヒステリシスコンパレータに周波数リミッタを設けた第２の実施の形態に係る回路構成を示す図である。
【図６】図５のヒステリシスコンパレータによる電源ＩＣの動作を示すタイミング図である。
【図７】図１の演算増幅器にさらにもう一つの演算増幅器を付加した回路構成を示す図である。
【図８】通常の演算増幅器の回路構成を示す図である。
【図９】従来のエラーアンプ用の演算増幅器（図８）の動作信号と下限リミッタを設けたエラーアンプ用の演算増幅器（図７）の動作信号とを比較して示すタイミング図である。
【図１０】従来の同期整流方式のＤＣ／ＤＣコンバータの回路構成を示す図である。
【符号の説明】
１プッシュプルスイッチ（一対のスイッチング素子）
Ｅ１直流電源（入力電源）
２出力回路
ＱｐハイサイドパワーＭＯＳＦＥＴ（ハイサイドトランジスタ）
ＱｎローサイドパワーＭＯＳＦＥＴ（ローサイドトランジスタ）
Ｄダイオード
Ｌインダクタ
Ｃ１コンデンサ
Ｒ１〜Ｒ５抵抗
３出力端子
１０基準電圧回路（第１の基準電圧回路）
１１演算増幅器（第１の演算増幅回路）
１２発振器（発振回路）
１３比較器（第１の比較回路）
１４ハイサイドドライバ
１５ローサイドドライバ
１６ヒステリシスコンパレータ（第４の比較回路）
１７ＡＮＤゲート
１８ＯＲゲート
１９ＯＲゲート
２０ＡＮＤゲート
２１基準電圧回路（第２の基準電圧回路）
２２コンパレータ（第２の比較回路）
２３ＯＲゲート
２４インバータ
２５インバータ
２６ＡＮＤゲート
２７ＲＳフリップフロップ
２８ＡＮＤゲート
２９コンパレータ（第５の比較回路）
Ｅ２オフセット電源
３１ヒステリシスコンパレータ（第３の比較回路）
３２セット信号端子
５０カウンタ（計数回路）
６７演算増幅器（第２の演算増幅回路）
１００ＩＣ回路
１０１ＯＵＴＨ出力端子
１０２ＯＵＴＬ出力端子
１０３ＩＮ１電圧検出端子
１０４ＩＮ２電圧検出端子
１０５Ｖ＋電流検出端子
１０６Ｖ−電流検出端子
Ｖｃ＿Ｈ電圧上限値
Ｖｃ＿Ｌ電圧下限値
Ｖｒｅｆ第１の基準電圧値
Ｖｒｅｆ＿ｌｍｔ第２の基準電圧値
Ｖｒｅｆ＿Ｌ電圧下限値（第３の基準電圧値）
Ｖｒｅｆ＿Ｈ電圧上限値（第４の基準電圧値）
Ｉｌｉｍｉｔ電流リミッタ値
Ｖｌｉｍｉｔ一定電圧値
Ｖｏ検出電圧信号
Ｖｆｂ帰還電圧信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a DC / DC converter that controls on / off of a pair of switching elements connected in series to an input power supply, and more particularly, to a synchronous rectification DC / DC converter with improved energy conversion efficiency.
[0002]
[Prior art]
FIG. 10 is a diagram showing a circuit configuration of a conventional synchronous rectification DC / DC converter.
[0003]
This synchronous rectification DC / DC converter detects a load voltage of a pair of switching elements, for example, a push-pull switch 1 composed of a high-side power MOSFET Qp and a low-side power MOSFET Qn, an output circuit 2, and an output terminal 3 to which a load is connected. The switching power supply control IC circuit 100 performs PWM control of the pair of switching elements.
[0004]
In the push-pull switch 1, the gates of the high-side power MOSFET Qp and the low-side power MOSFET Qn are connected to the OUTH output terminal 101 and the OUTL output terminal 102 of the IC circuit 100, respectively. Further, the negative terminal of the DC power supply E1 is grounded, the positive terminal is connected to the source of the high side power MOSFET Qp, the drain of the high side power MOSFET Qp is connected to the drain of the low side power MOSFET Qn, and the source of the low side power MOSFET Qn is grounded. is doing.
[0005]
In the output circuit 2, the cathode of the diode D and one end of the inductor L are connected to the connection point of the MOSFETs Qp and Qn of the push-pull switch 1, respectively, the anode of the diode D is grounded, and the other terminal of the inductor L is connected to the capacitor C1, The output terminal 3 is connected to one end of the detection resistor R2, and the other terminal of the capacitor C1 and one end of the detection resistor R3 are grounded.
[0006]
The load voltage at the output terminal 3 of the DC / DC converter is fed back to the IC circuit 100 from the connection point of the detection resistors R2 and R3. This feedback voltage is taken into the IC circuit 100 from the IN1 voltage detection terminal 103 and is compared and amplified by the operational amplifier 11 with the reference voltage value Vref generated by the reference voltage circuit 10 in the IC circuit 100. This comparatively amplified signal is compared with a triangular wave (sawtooth wave) voltage generated by the oscillator 12 by a comparator 13 and converted into a rectangular wave voltage. The converted rectangular wave voltage is current-amplified by the high-side driver 14 and the low-side driver 15, from the high-side driver 14 side to the gate of the high-side power MOSFET Qp via the OUTH output terminal 101, and from the low-side driver 15 side. The voltage is applied to the gate of the low-side power MOSFET Qn via the OUTL output terminal 102.
[0007]
As described above, the DC / DC converter constantly detects the load voltage, compares the error signal between the load voltage and the reference voltage value Vref in the IC circuit 100 with the triangular wave voltage, and turns on and off the high-side power MOSFET Qp and the low-side power MOSFET Qn. The PWM control is performed so that the load voltage is always constant regardless of the size of the connected load by outputting the gate signal.
[0008]
In the synchronous rectification type DC / DC converter described above, since the oscillation frequency of the oscillator 12 is constant, the oscillation frequency of the oscillator 12 is always determined even if the size of the load connected to the output terminal 3 varies. The high-side power MOSFET Qp and the low-side power MOSFET Qn are alternately turned on and off at a constant cycle. Therefore, in a portable electronic device or the like, in a pair of switching elements of the push-pull switch 1 such as a high-side power MOSFET Qp and a low-side power MOSFET Qn, a charging current supplied from a DC power supply E1 such as a battery causes a large loss. .
[0009]
In addition, the load circuit connected to the output terminal 3 may fluctuate depending on the usage state of the electronic device, and there is a problem that the energy conversion efficiency in the IC circuit 100 is lowered particularly at a light load.
[0010]
Therefore, Patent Document 1 described later proposes a control circuit and a method for maintaining high efficiency over a wide current range in a switching regulator circuit.
[0011]
According to the proposed circuit, the output voltage can be switched one or more under operating conditions that can be maintained at a substantially controlled voltage (eg, low output current) by the charge of the output capacitor. A control signal is generated to turn off the transistor. Therefore, during the period in which such a control signal is generated, the load does not consume power from the input power supply, so that the regulator efficiency can be increased.
[0012]
[Patent Document 1]
JP-A-6-303766 (pages 13 to 16, FIG. 1 and FIG. 2)
[0013]
[Problems to be solved by the invention]
However, in the conventional synchronous rectification method, since the synchronous rectification operation is continued even when the load is light, the switching of the low-side power MOSFET Qn is performed until the light load is determined by the hysteresis comparator. Also, since the duty cycle of the one-shot circuit that turns on and off the high-side power MOSFET Qp and the low-side power MOSFET Qn is controlled by the current amplifier, the higher the feedback voltage Vfb, the smaller the load current until it is determined that the load is light. And the switching frequency is increased. Therefore, there is a problem that the switching loss cannot be sufficiently reduced.
[0014]
An object of the present invention is to provide a DC / DC converter in which the switching loss is reduced by reducing the number of switching times of the switching element at the time of light load, and the energy conversion efficiency is increased.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, a load voltage supplied from an input power supply via an inductor and a capacitor is detected to control on / off of a pair of switching elements connected in series to the input power supply so that a constant voltage is applied to the load. A DC / DC converter is provided. The DC / DC converter includes a first reference voltage circuit that generates a first reference voltage value for the load voltage, and a second reference voltage value that generates a second reference voltage value lower than the first reference voltage value. A voltage circuit; a first operational amplifier circuit that outputs an error voltage from the first reference voltage value of the detection voltage signal that detects the load voltage; an oscillation circuit that generates a triangular wave voltage signal having a constant frequency; A first comparison circuit that compares an error voltage from a first operational amplifier circuit with the triangular wave voltage signal, a second comparison circuit that compares the detection voltage signal with the second reference voltage value, and an inductor And a third comparison circuit in which a current threshold value having a hysteresis characteristic in which voltages corresponding to the upper limit value and the lower limit value of the flowing load current are set to the voltage upper limit value and the voltage lower limit value, respectively, is set.
[0016]
In this DC / DC converter, switching between heavy load and light load is performed by detecting the magnitude of the load current, and when the load current is equal to or greater than the current threshold value, the pair of switching elements are switched. When the load current is smaller than the current threshold, one of the switching elements is turned off and the other switching element is turned on / off to reduce the number of switching, and the detection voltage signal is When the voltage value is lower than the reference voltage value of 2, the pair of switching elements are controlled on and off regardless of the magnitude relationship between the load current and the current threshold value. Switches in a pair of switching elements while managing and controlling the quality of output voltage such as frequency and frequency By reducing the grayed number, it is possible to improve the energy conversion efficiency by reducing loss in the control circuit.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram illustrating a circuit configuration of the DC / DC converter according to the first embodiment. Here, the same reference numerals are given to the parts corresponding to those of the conventional apparatus shown in FIG. 10, but the present invention is applicable to all fields related to the synchronous rectification type DC / DC converter.
[0018]
In the output circuit 2 of FIG. 1, a current detection resistor R1 is inserted between the inductor L and the capacitor C1. The current detection resistor R1 is connected to the V + current detection terminal 105 and the V− current detection terminal 106 of the IC circuit 100 at both ends thereof, and a voltage signal corresponding to the magnitude of the load current IL is detected from the resistor R1. I am doing so.
[0019]
Further, the output terminal 3 of the DC / DC converter is provided with a second voltage detection circuit composed of detection resistors R4 and R5 similar to the first voltage detection circuit composed of detection resistors R2 and R3. From the connection point of the detection resistors R4 and R5, the load voltage is fed back to the IN2 voltage detection terminal 104 of the IC circuit 100.
[0020]
The IN2 voltage detection terminal 104 of the IC circuit 100 is connected to the input terminal of the hysteresis comparator (fourth comparison circuit) 16. The hysteresis comparator 16 is set with a voltage lower limit value Vref_L that is a third reference voltage value and a voltage upper limit value Vref_H that is a fourth reference voltage value as hysteresis voltages, and its output terminal is connected to the input terminal of the AND gate 17. Has been. The AND gate 17 constitutes a gate circuit for the high side driver 14 together with the OR gate 18 and the OR gate 19.
[0021]
The reference voltage circuit 10 that generates the first reference voltage value Vref is connected to an operational amplifier (first operational amplifier circuit) 11, and the operational amplifier 11 generates an error voltage between the load voltage and the first reference voltage value Vref. Is output as the feedback voltage signal Vfb. The comparatively amplified feedback voltage signal Vfb is compared with a triangular wave (sawtooth wave) voltage generated by the oscillator 12 by a comparator (first comparison circuit) 13. The output terminal of the comparator 13 is connected to the input terminal of the AND gate 20, and supplies a rectangular wave voltage from the AND gate 20 to the high side driver 14 via the OR gate 18 and the OR gate 19, and the low side. The driver 15 is directly supplied from the AND gate 20.
[0022]
The reference voltage circuit 21 of the IC circuit 100 is connected to the non-inverting input terminal of the comparator (second comparison circuit) 22, and the load voltage is supplied from the IN 2 voltage detection terminal 104 to the inverting input terminal of the comparator 22. The reference voltage circuit 21 generates a second reference voltage value Vref_lmt, and the second reference voltage value Vref_lmt is about 30 mV from the first reference voltage value Vref generated by the reference voltage circuit 10. Designed to be low. The comparator 22 compares the load voltage with the second reference voltage value Vref_lmt and outputs the comparison result as a control signal to the AND gate 20 via the OR gate 23 and also to the inverter 24. is doing.
[0023]
The V + current detection terminal 105 and the V− current detection terminal 106 to which a voltage signal corresponding to the load current IL is supplied from the resistor R1 are connected to the input terminal of the hysteresis comparator (third comparison circuit) 31, respectively. The V + current detection terminal 105 is connected to the non-inverting input terminal of the comparator (fifth comparison circuit) 29, and the V-current detection terminal 106 is connected to the inverting input terminal of the comparator 29 via the offset power supply E2. .
[0024]
The RS flip-flop 27 has a set input terminal S connected to the oscillator 12 that generates a triangular wave voltage signal having a constant frequency, and a reset input terminal R connected to the output terminal of the comparator 29. The output terminal of the RS flip-flop 27 is connected to the high side driver 14 via the AND gate 28 and the OR gate 19, and supplies a predetermined switching signal to the high side driver 14.
[0025]
Here, if the voltage drop at the V + current detection terminal 105 and the V− current detection terminal 106 is equal to or lower than the voltage lower limit value Vc_L of the hysteresis comparator 31, the output voltage of the hysteresis comparator 31 is Low (hereinafter referred to as “L” level). If the voltage upper limit value is Vc_H or higher, the output voltage of the hysteresis comparator 31 is High (hereinafter referred to as “H” level). The hysteresis comparator 31 includes a set signal terminal 32 that is a third input terminal connected to the output terminal of the comparator 22, and the voltage upper limit value is set only when an “H” level output voltage signal is input from the comparator 22. It has a function of making Vc_H the same as the voltage lower limit value Vc_L. The output terminal of the hysteresis comparator 31 is connected to one input terminal of the AND gate 26 via the inverter 25 and is connected to one input terminal of the AND gate 20 via the OR gate 23.
[0026]
In the IC circuit 100, when the output voltage of the hysteresis comparator 31 becomes “H” level, the load circuit connected to the output terminal 3 is recognized as a heavy load, and becomes “L” level. If it is detected, it is recognized that the load is light, and the control method of the DC / DC converter is switched as described below.
[0027]
(1) Control method at heavy load
First, the case where the output voltage of the hysteresis comparator 31 becomes “H” level will be described.
[0028]
The “H” level output voltage of the hysteresis comparator 31 is input to the AND gate 20 via the OR gate 23. Further, it is transmitted to AND gate 17 via inverter 25 and AND gate 26, and the output voltage of AND gate 17 is transmitted to "L" level, and is also transmitted to AND gate 28 via inverter 25 and AND gate 26. The output potential of the gate 28 is set to the “L” level. As a result, the output voltage of the comparator 13 is transmitted to the high side driver 14 via the AND gate 20, the OR gate 18 and the OR gate 19, and the high side power MOSFET Qp is switched from the OUTH output terminal 101 to control the AND gate 20. To the low-side driver 15 and switching control of the low-side power MOSFET Qn from the OUTL output terminal 102 to perform PWM control similar to the conventional one.
[0029]
(2) Light load control method
Next, a case where the output voltage of the hysteresis comparator 31 becomes “L” level will be described.
[0030]
The second detection resistors R4 and R5 for detecting the load voltage have the same configuration as the detection resistors R2 and R3, and their resistance values are the IN1 voltage detection terminal when the output voltage of the capacitor C1 is the rated output. The voltage transmitted to the 103 and IN2 voltage detection terminals 104 is set to be the same as the first reference voltage value Vref generated by the reference voltage circuit 10.
[0031]
Therefore, at the rated output, the feedback voltage to the IN2 voltage detection terminal 104 is substantially equal to the first reference voltage value Vref, and the output voltage of the comparator 22 is at the “L” level. Therefore, both of the input voltages to the OR gate 23 become “L” level, and the output voltage of the AND gate 20 becomes “L” level regardless of the output voltage of the comparator 13. As a result, an “L” level gate signal is output to the OUTL output terminal 102 via the low side driver 15, and the OFF control is continued in the low side power MOSFET Qn.
[0032]
With respect to the high side driver 14, the output voltages of the inverter 24 and the inverter 25 are at "H" level, and the output voltage of the AND gate 26 is at "H" level. Therefore, the high side driver 14 via the AND gate 17, the OR gate 18, and the OR gate 19 is detected by the detection voltage signal Vo fed back from the second detection resistors R 4 and R 5 to the hysteresis comparator 16 via the IN 2 voltage detection terminal 104. Is driven, and the high-side power MOSFET Qp is controlled to be switched from here through the OUTH output terminal 101.
[0033]
Hereinafter, switching control of the high-side power MOSFET Qp during the light load period will be described in more detail.
The output voltage of the capacitor C1 is input from the second detection resistors R4 and R5 to the hysteresis comparator 16 via the IN2 voltage detection terminal 104. When this input signal is the detection voltage signal Vo, the output voltage of the hysteresis comparator 16 is “L” until the detection voltage signal Vo exceeds the voltage upper limit value (fourth reference voltage value) Vref_H set in the hysteresis comparator 16. Once the voltage upper limit value Vref_H is exceeded, the level is switched to the “H” level. When the output voltage of the hysteresis comparator 16 becomes “H” level, this time, the “H” level is maintained until the detection voltage signal Vo becomes lower than the voltage lower limit value (third reference voltage value) Vref_L, and then the voltage is increased. When the lower limit value Vref_L is exceeded, the output voltage of the hysteresis comparator 16 becomes “L” level.
[0034]
Thus, the detection voltage signal Vo is controlled between the voltage lower limit value Vref_L and the voltage upper limit value Vref_H which are two reference voltage values. That is, when the output voltage of the hysteresis comparator 16 becomes “L” level, the high-side power MOSFET Qp performs an on / off operation. During the period in which the high-side power MOSFET Qp is turned on / off, the RS flip-flop 27 operates as a current limiter and is pulse-by-pulse controlled through the AND gate 28. That is, a reset signal is supplied to the RS flip-flop 27 from the comparator 29 having the offset power supply E2, and a set signal is supplied from the oscillator 12 for each period of the triangular wave voltage signal. The high-side power MOSFET Qp can be turned on and off at regular intervals via At this time, the magnitude of the current limiter value Ilimit is set by the offset power supply E2.
[0035]
(3) Control method during transient to heavy load
Next, a description will be given of the control at the time of transition in which the output voltage of the hysteresis comparator 31 becomes “L” level and shifts from light load operation to heavy load again.
[0036]
When the load gradually increases during light load operation, current supply to the load becomes difficult due to the current limiter value Ilimit at light load. Accordingly, the load voltage gradually decreases, and when the load detection voltage signal Vo becomes equal to or lower than the second reference voltage value Vref_lmt of the reference voltage circuit 21, the output voltage of the comparator 22 changes from “L” level to “H”. Switch to level.
[0037]
This “H” level output voltage is supplied to the AND gate 20 via the OR gate 23 and also supplied to the AND gate 17 via the inverter 24 and the AND gate 26. As a result, the hysteresis comparator 16-AND gate 17-OR gate 18 which is a signal path at light load is switched to the operational amplifier 11-comparator 13-AND gate 20 which is a signal path at heavy load. The limiter during load is released. Further, the output signal of “H” level is also applied to the set signal terminal 32 of the hysteresis comparator 31, and the operation shifts to the heavy load operation mode.
[0038]
FIG. 2 is a timing diagram showing the operation of the DC / DC converter of FIG. 1 when the output current (current supplied to an external load not shown from the output terminal 3) is light load of about 100 mA to 1 A.
[0039]
In the control circuit described above, for example, an operation at light load with an output current of about 100 mA to 1 A will be described. As shown in FIG. 5A, the detection voltage signal Vo is controlled between two reference voltage values (Vref_L and Vref_H). Until the detection voltage signal Vo exceeds the voltage upper limit value ref_H, the high-side power MOSFET Qp is repeatedly turned on and off, and the detection voltage signal Vo gradually increases. Also, the load current IL shown in FIG. 5C is repeatedly increased and decreased below the current limiter value Ilimit.
[0040]
As described above, in the first embodiment, the reference voltage circuit 10 that generates the first reference voltage value Vref for the load voltage and the reference voltage circuit that generates the second reference voltage value Vref_lmt lower than the first reference voltage value Vref. 21, an operational amplifier 11 that outputs an error voltage from the first reference voltage value Vref of the detected voltage signal Vo that has detected the load voltage, an oscillator 12 that generates a triangular wave voltage signal having a constant frequency, and an operational amplifier 11 A comparator 13 that compares the error voltage with the triangular wave voltage signal, a comparator 22 that compares the detection voltage signal Vo with the second reference voltage value Vref_lmt, and voltages corresponding to the upper limit value and the lower limit value of the load current IL flowing through the inductor L Are set to current thresholds having hysteresis characteristics with voltage upper limit value Vc_H and voltage lower limit value Vc_L, respectively. And a control circuit including the oscillator 31 and switching between a heavy load and a light load by detecting the magnitude of the load current IL. When it is determined that the load is heavy, the high-side power MOSFET Qp and the low-side power MOSFET Qn are When the on / off control is performed and it is determined that the load is light, the low-side power MOSFET Qn of the switching elements is turned off to control the on / off of the high-side power MOSFET Qp and the number of times of switching is reduced. When the signal Vo is a heavy load where the voltage value is lower than the second reference voltage value Vref_lmt, the pair of switching elements (the high-side power MOSFET Qp and the low-side power MOSFET Qn) are turned on / off again. Therefore, the loss in the control circuit can be reduced by reducing the number of times of switching of the switching element at the time of light load.
[0041]
Further, the switching power supply control IC circuit 100 has a hysteresis voltage set with the third and fourth reference voltage values as the voltage lower limit value Vref_L and the voltage upper limit value Vref_H, and the detection voltage signal Vo as the voltage upper limit value Vref_H and the voltage. Hysteresis comparators 16 that respectively compare with the lower limit value Vref_L are provided. When the detection voltage signal Vo is smaller than the voltage upper limit value Vref_H, the high-side power MOSFET Qp is controlled to be turned on and off, and then the detection voltage signal Vo exceeds the voltage upper limit value Vref_H. The high-side power MOSFET Qp is turned off, and when the detection voltage signal Vo is equal to or larger than the voltage lower limit value Vref_L, the high-side power MOSFET Qp is turned off, and then the detection voltage signal Vo is lowered. When it smaller than the value Vref_L, by turning on and off the high-side power MOSFET Qp, so as to maintain the detection voltage signal Vo between the voltage upper limit value Vref_H and the lower limit value of voltage Vref_L.
[0042]
Furthermore, the IC circuit 100 for controlling the switching power supply detects the load current IL during the period in which the high-side power MOSFET Qp is on / off controlled based on the current limiter value Ilimit set by the comparator 29, and the load current IL is detected as the current limiter. When the value Ilimit is exceeded, the high-side power MOSFET Qp is off-controlled only for a predetermined period defined by the oscillation frequency of the oscillator 12.
[0043]
However, in the hysteresis comparator 16, when the detection voltage signal Vo exceeds the voltage upper limit value ref_H, the high-side power MOSFET Qp continues to be in the off state. Accordingly, the detection voltage signal Vo gradually decreases according to the magnitude of the load, and when the reference voltage value Vref_L is reached, the high-side power MOSFET Qp is turned on and off again as shown in FIG. repeat. Note that, during light load, the low-side power MOSFET Qn is maintained in the OFF state throughout the entire interval.
[0044]
FIG. 3 is a timing chart showing the operation of the DC / DC converter of FIG. 1 when the output current is light load of about 1 mA to 100 mA. In the case of FIG. 3, the same control as the operation of FIG. 2 is performed, but the cycle T gradually increases as the load current IL decreases, and the frequency decreases to about several Hz.
[0045]
(Second Embodiment)
FIG. 4 is a diagram showing a detailed circuit configuration of the hysteresis comparator 16.
Reference numeral 40 denotes a load voltage input terminal connected to the IN2 voltage detection terminal 104 and to which the detection voltage signal Vo detected by the resistors R4 and R5 is input. Reference numerals 41 and 42 denote inputs to which the voltage upper limit value ref_H and the reference voltage value Vref_L are input, respectively. Terminal. The inverter 43 inverts the output signal of the comparator 46 to control the analog switch 45 on and off.
[0046]
Here, the analog switch 44 is turned on when the output voltage of the comparator 46 is “H” level and turned off when the output voltage is “L” level. The analog switch 45 performs the reverse on / off operation.
[0047]
The two reference voltage values Vref_L and Vref_H in the hysteresis comparator 16 are both supplied to the input terminals 41 and 42 as voltages that are several tens of mV higher than the first reference voltage value Vref generated by the reference voltage circuit 10 shown in FIG. Has been. When the detection voltage signal Vo is smaller than the voltage upper limit value ref_H and the voltage lower limit value Vref_L, the output voltage of the comparator 46 becomes “H” level, the analog switch 44 is turned on, and the voltage upper limit value ref_H is the plus of the comparator 46. Supplied for input.
[0048]
This state is continued until the detection voltage signal Vo exceeds the voltage upper limit value ref_H. When the detection voltage signal Vo exceeds the voltage upper limit value ref_H, the output of the comparator 46 becomes “L” level, the analog switch 44 is turned off, and the analog switch 45 is turned on. Accordingly, the voltage lower limit value Vref_L is supplied to the plus input of the comparator 46, and the output voltage of the comparator 46 continues to be at the “L” level until the detection voltage signal Vo becomes equal to or lower than the voltage lower limit value Vref_L. When the voltage becomes lower than the voltage lower limit value Vref_L, the output voltage of the comparator 46 becomes “H” level.
[0049]
Through this series of operations, the detection voltage signal Vo in FIG. 1 always performs the operation shown in FIGS. 2 and 3 between two reference voltage values (Vref_L and Vref_H). When the output current is reduced to 1 mA to 100 mA, one cycle T becomes longer as shown in FIG. 3, and the frequency is lowered to several Hz.
[0050]
FIG. 5 is a diagram showing a circuit configuration according to the second embodiment in which a frequency limiter is provided in the hysteresis comparator 16 of FIG.
In the second embodiment, a new hysteresis comparator is configured by incorporating the OR gate 53 and the counter 50 into the hysteresis comparator 16 of FIG. 4 and providing a frequency limiter. In the counter 50, the Vsig signal output from the comparator 46 is output from the output terminal 48 via the inverter 47.
[0051]
Here, the timing at which the Vsig signal falls from the “H” level to the “L” level is detected by the set signal terminal 52 of the counter 50, and at the input terminal 49 of the rectangular wave signal fIN, a constant frequency is detected from that time. The rectangular wave signal fIN is counted, and a n-pulse output signal that changes from “L” level to “H” level is generated at the output terminal 48 after counting n times. This one-pulse output signal undergoes a logical OR operation with the Vsig signal voltage from the comparator 46 in the OR gate 53 and is input to the inverter 43 and the analog switch 44. Thereby, even if load current becomes small, the fall of a frequency can be avoided.
[0052]
Next, the operation of the IC circuit 100 in FIG. 1 when the hysteresis comparator is changed to that shown in FIG. 5 will be described. FIG. 6 is a timing chart showing the operation of the power supply IC by the hysteresis comparator of FIG.
[0053]
As shown in FIG. 6, the time To is fixed, and its value is determined to an arbitrary size. Further, the voltage fluctuation value ΔV of the detection voltage signal Vo is smaller than that in the case where the hysteresis comparator 16 without the frequency limiter is used as shown in FIG. 4, and the quality of the output voltage is improved.
[0054]
(Third embodiment)
FIG. 7 is a diagram showing a circuit configuration in which another operational amplifier 67 is added to the operational amplifier 11 of FIG. 1, and FIG. 8 is a diagram showing a circuit configuration of a normal operational amplifier.
[0055]
In the normal operational amplifier 11 shown in FIG. 8, the power source 62 and the source of the PMOS transistor 63 are connected, the drain of the PMOS transistor 63, the output terminal 65, and the drain of the NMOS transistor 64 are connected, and the source of the NMOS transistor 64 is grounded. Circuit configuration.
[0056]
Here, when the −input terminal 61 maintains a voltage higher than that of the + input terminal 60, the output terminal 65 falls to the ground potential. In order to avoid this, as shown in FIG. 7, another operational amplifier (second operational amplifier circuit) 67 is added to the operational amplifier 11 to form an operational amplifier circuit. A lower limiter for the output signal is provided.
[0057]
That is, a constant voltage value Vlimit is supplied to the positive input terminal 66 of the operational amplifier 67, and the negative input of the operational amplifier 67 is connected to the output terminal of the operational amplifier 67 and the source of the NMOS transistor 64. In the operational amplifier thus configured, the lower limiter voltage of the feedback voltage signal Vfb is defined by the constant voltage value Vlimit.
[0058]
FIG. 9 is a timing diagram showing a comparison between the operation signal of a normal error amplifier operational amplifier (FIG. 8) and the operation signal of an error amplifier operational amplifier (FIG. 7) provided with a lower limiter.
[0059]
FIG. 8 which is a conventional operational amplifier for error amplifier and the operational amplifier for error amplifier of FIG. 7 provided with an output lower limiter are applied to FIG. Compared with the case shown in FIG. 9A, the signal Vo is controlled in a normal manner in the PWM control by the operational amplifier provided with the lower limiter because the period Ta until the operation returns to the first reference voltage value Vref is shortened. There is an advantage that the return to the speed is faster.
[0060]
In the IC circuit 100 in the above-described embodiment, when the load voltage is smaller than the voltage upper limit value Vref_H, the high-side power MOSFET Qp that is the high-side transistor of the pair of switching elements is controlled to be turned on / off, and then the load voltage is the voltage. When the value exceeds the upper limit value Vref_H, the high-side power MOSFET Qp is turned off. When the load voltage is equal to or larger than the voltage lower limit value Vref_L, the high-side power MOSFET Qp is turned off. The logic circuit is configured to maintain the load voltage between the voltage upper limit value Vref_H and the voltage lower limit value Vref_L by controlling on / off of the high side power MOSFET Qp when the value becomes smaller than the value Vref_L. The high-side power MOSFETQp and the low-side power MOSFETQn may be a logic circuit configured to control reversed respectively.
[0061]
【The invention's effect】
As described above, according to the DC / DC converter of the present invention, the energy conversion efficiency is improved at the time of light load, and the ripple voltage control at the load voltage can be reliably performed, so that the light load to the heavy load can be performed. There are advantages such as being able to respond to transient voltage fluctuation in a short time.
[Brief description of the drawings]
FIG. 1 is a diagram showing a circuit configuration of a DC / DC converter according to a first embodiment.
2 is a timing chart showing an operation at a light load of about 100 mA to 1 A in the DC / DC converter of FIG. 1; FIG.
3 is a timing chart showing an operation at a light load of about 1 mA to 100 mA in the DC / DC converter of FIG. 1. FIG.
FIG. 4 is a diagram showing a detailed circuit configuration of a hysteresis comparator.
FIG. 5 is a diagram showing a circuit configuration according to a second embodiment in which a frequency limiter is provided in the hysteresis comparator of FIG. 4;
6 is a timing chart showing the operation of the power supply IC by the hysteresis comparator of FIG. 5. FIG.
7 is a diagram showing a circuit configuration in which another operational amplifier is added to the operational amplifier of FIG. 1; FIG.
FIG. 8 is a diagram showing a circuit configuration of a normal operational amplifier.
FIG. 9 is a timing chart showing a comparison between an operation signal of a conventional operational amplifier for error amplifier (FIG. 8) and an operation signal of an operational amplifier for error amplifier (FIG. 7) provided with a lower limiter.
FIG. 10 is a diagram showing a circuit configuration of a conventional synchronous rectification DC / DC converter.
[Explanation of symbols]
1 Push-pull switch (a pair of switching elements)
E1 DC power supply (input power supply)
2 Output circuit
Qp High-side power MOSFET (High-side transistor)
Qn Low-side power MOSFET (Low-side transistor)
D diode
L inductor
C1 capacitor
R1-R5 resistance
3 Output terminals
10 Reference voltage circuit (first reference voltage circuit)
11 operational amplifier (first operational amplifier circuit)
12 Oscillator (oscillation circuit)
13 comparator (first comparison circuit)
14 High-side driver
15 Low-side driver
16 Hysteresis comparator (fourth comparison circuit)
17 AND gate
18 OR gate
19 OR gate
20 AND gate
21 Reference voltage circuit (second reference voltage circuit)
22 Comparator (second comparison circuit)
23 OR gate
24 inverter
25 Inverter
26 AND gate
27 RS flip-flop
28 AND gate
29 Comparator (fifth comparison circuit)
E2 offset power supply
31 Hysteresis comparator (third comparison circuit)
32 set signal terminals
50 counter (counter circuit)
67 Operational amplifier (second operational amplifier circuit)
100 IC circuit
101 OUTH output terminal
102 OUTL output terminal
103 IN1 voltage detection terminal
104 IN2 voltage detection terminal
105 V + current detection terminal
106 V-Current detection terminal
Vc_H Voltage upper limit
Vc_L Voltage lower limit
Vref first reference voltage value
Vref_lmt Second reference voltage value
Vref_L voltage lower limit (third reference voltage value)
Vref_H voltage upper limit value (fourth reference voltage value)
Ilimit current limiter value
Vlimit constant voltage value
Vo detection voltage signal
Vfb feedback voltage signal

Claims

In a DC / DC converter that detects a load voltage supplied from an input power supply via an inductor and a capacitor, and controls on / off of a pair of switching elements connected in series to the input power supply to supply a constant voltage to the load. ,
A first reference voltage circuit for generating a first reference voltage value for the load voltage;
A second reference voltage circuit for generating a second reference voltage value lower than the first reference voltage value;
A first operational amplifier circuit that outputs an error voltage from the first reference voltage value of the detection voltage signal that detects the load voltage;
An oscillation circuit for generating a triangular wave voltage signal having a constant frequency;
A first comparison circuit for comparing an error voltage from the first operational amplifier circuit with the triangular wave voltage signal;
A second comparison circuit for comparing the detection voltage signal with the second reference voltage value;
A third comparison circuit in which a current threshold value having hysteresis characteristics in which voltages corresponding to an upper limit value and a lower limit value of a load current flowing in the inductor are set to a voltage upper limit value and a voltage lower limit value, respectively;
Including a control circuit including
Switching between a heavy load and a light load by detecting the magnitude of the load current, and when the load current is equal to or greater than the current threshold value, the pair of switching elements are on / off controlled, and the load current Is smaller than the current threshold value, one of the switching elements is turned off and the other switching element is turned on / off to reduce the number of times of switching, and the detection voltage signal is lower than the second reference voltage value. A DC / DC converter characterized in that when the voltage value is reached, the pair of switching elements are on / off controlled regardless of the magnitude relationship between the load current and the current threshold value.

2. The DC / DC converter according to claim 1, wherein the pair of switching elements includes a high-side transistor and a low-side transistor.

The control circuit sets a hysteresis voltage using the third and fourth reference voltage values as a voltage lower limit value and a voltage upper limit value, and compares the load voltage with the voltage upper limit value and the voltage lower limit value, respectively. Comparing circuit,
In the case where the load current is smaller than the current threshold,
When the load voltage is smaller than the voltage upper limit value, on-off control of the high side transistor of the pair of switching elements is performed, and when the load voltage becomes larger than the voltage upper limit value thereafter, the high side transistor is turned on. When the load voltage is equal to or larger than the voltage lower limit value, the high side transistor is turned off, and when the load voltage becomes smaller than the voltage lower limit value thereafter, the high side transistor is controlled. 3. The DC / DC converter according to claim 2, wherein the load voltage is maintained between the voltage upper limit value and the voltage lower limit value by performing on / off control of the DC / DC converter.

The control circuit includes a fifth comparison circuit that sets a second current threshold value;
The high-side transistor is controlled to be turned on / off, and when the load current is detected and the load current exceeds the second current threshold value, the high-side transistor is controlled for a predetermined period defined by the oscillation frequency of the oscillation circuit. 4. The DC / DC converter according to claim 3, wherein the high-side transistor is off-controlled.

The fourth comparison circuit includes a counting circuit that counts the number of pulses having a predetermined period from when the load voltage exceeds the voltage upper limit value,
The high-side transistor is controlled to be turned on / off even when the number of pulses determined by the counting circuit is counted before the load voltage becomes smaller than the voltage lower limit value. The DC / DC converter according to claim 3 or 4.

The first operational amplifier circuit includes a second operational amplifier circuit having a voltage follower configuration interposed between the output stage and the ground,
In the second operational amplifier circuit, one input terminal is connected to the output terminal, and a constant voltage is applied to the other input terminal, thereby setting a lower limit value for the output of the first operational amplifier circuit. The DC / DC converter according to any one of claims 1 to 5.

A first voltage detection circuit for detecting the load voltage;
A second voltage detection circuit for supplying the load voltage detected separately from the first voltage detection circuit to the second and fourth comparison circuits;
The DC / DC converter according to any one of claims 1 to 6, further comprising: