JP2005039170A - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
JP2005039170A
JP2005039170A JP2003350954A JP2003350954A JP2005039170A JP 2005039170 A JP2005039170 A JP 2005039170A JP 2003350954 A JP2003350954 A JP 2003350954A JP 2003350954 A JP2003350954 A JP 2003350954A JP 2005039170 A JP2005039170 A JP 2005039170A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating film
protective insulating
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003350954A
Other languages
Japanese (ja)
Inventor
Akinori Shindo
昭則 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003350954A priority Critical patent/JP2005039170A/en
Publication of JP2005039170A publication Critical patent/JP2005039170A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device with its semiconductor chip prevented from malfunctioning when Al burrs are formed during the dicing process, and to provide a method for manufacturing the same. <P>SOLUTION: The method for manufacturing a semiconductor device comprises a step of forming bumps 19 on a wafer, a step of forming a polyimide film that covers the bumps 19, a step of dicing the wafer into semiconductor chips 16, a step of covering the surface of each semiconductor chip 16 with a protective insulating film 20, a step of removing the polyimide film, and a step of preparing a substrate 23 having leads 24 and of heating and pressing the leads 24 and the bumps 19 for mounting the semiconductor chip 16 on the substrate 23. The bumps 19 are exposed from the protective insulating film 20. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体装置及びその製造方法に係わり、特に、半導体チップのショート不良を防止できる半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device capable of preventing a short-circuit failure of a semiconductor chip and a manufacturing method thereof.

図７（Ａ），（Ｂ）は、従来の半導体装置の製造方法を示す断面図である。
まず、半導体素子などが形成された半導体ウエハ（図示せず）を準備する。このウエハは、半導体チップが形成されたチップ形成領域及びスクライブラインを有している。チップ形成領域はスクライブラインにより分離されている。スクライブライン上にはＡｌ配線材料や複数のＡｌパターンなどが形成されている。Ａｌ配線材料は、Ａｌ配線パターンをチップ形成領域に形成した際にスクライブラインにも形成されてしまうものである。また、Ａｌパターンは、例えば、ウエハに形成されたＴＥＧ(Test Elementary Group)などに電気的な試験を行う際に測定用針を接触させるためのパッド等である。 7A and 7B are cross-sectional views illustrating a conventional method for manufacturing a semiconductor device.
First, a semiconductor wafer (not shown) on which semiconductor elements and the like are formed is prepared. This wafer has a chip formation region in which semiconductor chips are formed and a scribe line. The chip formation area is separated by a scribe line. An Al wiring material, a plurality of Al patterns, and the like are formed on the scribe line. The Al wiring material is also formed on the scribe line when the Al wiring pattern is formed in the chip formation region. The Al pattern is, for example, a pad for bringing a measuring needle into contact with an electrical test on a TEG (Test Elementary Group) formed on the wafer.

次に、ウエハにダイシング工程を施す。すなわち、回転したダイシングブレード（図示せず）を用いてウエハをスクライブラインに沿って切断する。これにより、ウエハから半導体チップ（ＩＣチップ）１０１が分離される。この際、チップサイドにＡｌのかえり１０２が発生することがある。つまり、ダイシング工程の際、Ａｌパターンが完全に切断されず、切断後にＡｌパターンの一部が残ってしまい、その結果、チップサイドにＡｌのかえり１０２が発生することがある。なお、Ａｌのかえりとは、半導体チップ１０１の外周付近（チップサイド）でＡｌ片が立ち上がった状態で残ったものである。   Next, the wafer is subjected to a dicing process. That is, the wafer is cut along a scribe line using a rotated dicing blade (not shown). Thereby, the semiconductor chip (IC chip) 101 is separated from the wafer. At this time, an Al burr 102 may occur on the chip side. That is, during the dicing process, the Al pattern is not completely cut, and a part of the Al pattern remains after cutting, and as a result, an Al burr 102 may occur on the chip side. The Al burr is the one that remains in the state where the Al piece stands up near the outer periphery (chip side) of the semiconductor chip 101.

この後、分離されたＩＣチップ１０１にはＴＣＰの実装工程が施される。
すなわち、図７（ａ）に示すように、まず、ＴＡＢ（Tape Automated Bonding）テープを準備する。このＴＡＢテープはフレキシブルテープ１０３を有し、このフレキシブルテープ１０３上には接着剤（図示せず）によりボンディングリード（フィンガー）１０４が接続されている。ボンディングリード１０４はその先端にインナーリードを有している。 Thereafter, the separated IC chip 101 is subjected to a TCP mounting process.
That is, as shown in FIG. 7A, first, a TAB (Tape Automated Bonding) tape is prepared. The TAB tape has a flexible tape 103, and bonding leads (finger) 104 are connected to the flexible tape 103 by an adhesive (not shown). The bonding lead 104 has an inner lead at its tip.

次に、図７（ｂ）に示すように、このインナーリードをＩＣチップ１０１のパッド１０５上に位置合わせし、インナーリードとパッド１０５を加熱及び加圧して圧着する。このようにしてＴＣＰ実装を行う。   Next, as shown in FIG. 7B, the inner lead is aligned on the pad 105 of the IC chip 101, and the inner lead and the pad 105 are heated and pressed to be bonded. In this way, TCP mounting is performed.

上記従来の半導体装置の製造方法では、チップサイドにＡｌのかえり１０２が発生すると、Ａｌのかえり１０２とフィンガー１０４とが接触して基板とフィンガーのショートもしくはフィンガー間のショートが起こり、品質上大きな問題となり、そのＩＣチップが不良となることがある。   In the above conventional semiconductor device manufacturing method, when Al burr 102 is generated on the chip side, the Al burr 102 and finger 104 come into contact with each other, causing a short circuit between the substrate and the finger or a short circuit between the fingers. Thus, the IC chip may be defective.

本発明は上記のような事情を考慮してなされたものであり、その目的は、ダイシング工程でＡｌのかえりが発生しても半導体チップの不良を防止できる半導体装置及びその製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device capable of preventing a semiconductor chip from being defective even if Al burr occurs in a dicing process, and a method for manufacturing the same. It is in.

上記課題を解決するため、本発明に係る半導体装置は、外部端子を有する半導体チップであって、
前記半導体チップの表面が保護絶縁膜により被覆され、
前記外部端子が前記保護絶縁膜から露出している。 In order to solve the above problems, a semiconductor device according to the present invention is a semiconductor chip having external terminals,
The surface of the semiconductor chip is covered with a protective insulating film,
The external terminal is exposed from the protective insulating film.

上記半導体装置によれば、半導体チップの表面を保護絶縁膜で被覆することにより、半導体組み立て、実装時の障害となる半導体チップのダイシング側面を絶縁処理できる。このため、半導体チップのチップサイドにＡｌのかえりが発生しても、実装時にＡｌのかえりがリード、リードフレームなどに接触することを防止できる。その結果、半導体チップの基板とリードなどとの電気的なショート、又は、微小リークを防止でき、半導体チップの不良の発生を抑制できる。   According to the semiconductor device, by covering the surface of the semiconductor chip with the protective insulating film, it is possible to insulate the dicing side surface of the semiconductor chip that becomes an obstacle during semiconductor assembly and mounting. For this reason, even if Al burr occurs on the chip side of the semiconductor chip, it is possible to prevent the Al burr from coming into contact with the lead, the lead frame, etc. during mounting. As a result, it is possible to prevent an electrical short circuit or a minute leak between the substrate of the semiconductor chip and the leads, and to suppress the occurrence of a defect in the semiconductor chip.

本発明に係る半導体装置は、外部端子を有する半導体チップであって、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面が保護絶縁膜により被覆されている。 A semiconductor device according to the present invention is a semiconductor chip having an external terminal,
In order to prevent a short circuit failure when the semiconductor chip is mounted, the side surface of the semiconductor chip is covered with a protective insulating film.

上記半導体装置によれば、半導体チップの側面を保護絶縁膜で被覆することにより、半導体組み立て、実装時の障害となる半導体チップのダイシング側面を絶縁処理できる。このため、半導体チップのチップサイドにＡｌのかえりが発生しても、実装時にＡｌのかえりがリード、リードフレームなどに接触することを防止できる。その結果、半導体チップの基板とリードなどとの電気的なショート、又は、微小リークを防止でき、半導体チップの不良の発生を抑制できる。
また、本発明に係る半導体装置においては、前記外部端子がバンプ又はパッドであることも可能である。 According to the semiconductor device, by covering the side surface of the semiconductor chip with the protective insulating film, it is possible to insulate the dicing side surface of the semiconductor chip that becomes an obstacle during semiconductor assembly and mounting. For this reason, even if Al burr occurs on the chip side of the semiconductor chip, it is possible to prevent the Al burr from coming into contact with the lead, the lead frame, etc. during mounting. As a result, it is possible to prevent an electrical short circuit or a minute leak between the substrate of the semiconductor chip and the leads, and to suppress the occurrence of a defect in the semiconductor chip.
In the semiconductor device according to the present invention, the external terminal may be a bump or a pad.

本発明に係る半導体装置は、半導体チップと、
前記半導体チップの表面を被覆する保護絶縁膜と、
前記半導体チップに形成され、前記保護絶縁膜から露出したバンプと、
前記バンプに接続されたリードと、
を具備する。 A semiconductor device according to the present invention includes a semiconductor chip,
A protective insulating film covering the surface of the semiconductor chip;
Bumps formed on the semiconductor chip and exposed from the protective insulating film,
A lead connected to the bump;
It comprises.

上記半導体装置によれば、半導体チップのチップサイドにＡｌのかえりが発生しても、半導体チップの表面を保護絶縁膜で被覆しているため、実装時にＡｌのかえりがリードに接触することを防止できる。その結果、半導体チップの基板とリードがショートすることを防止でき、半導体チップの不良の発生を抑制できる。   According to the semiconductor device, even if Al burr occurs on the chip side of the semiconductor chip, the surface of the semiconductor chip is covered with the protective insulating film, so that the Al burr is prevented from contacting the lead during mounting. it can. As a result, it is possible to prevent the semiconductor chip substrate and the lead from being short-circuited, and to suppress the occurrence of defects in the semiconductor chip.

本発明に係る半導体装置は、半導体チップと、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面を被覆する保護絶縁膜と、
前記半導体チップに形成されたバンプと、
前記バンプに接続されたリードと、
を具備する。 A semiconductor device according to the present invention includes a semiconductor chip,
A protective insulating film covering a side surface of the semiconductor chip to prevent a short circuit failure when the semiconductor chip is mounted;
Bumps formed on the semiconductor chip;
A lead connected to the bump;
It comprises.

本発明に係る半導体装置は、半導体チップと、
前記半導体チップの表面を被覆する保護絶縁膜と、
前記半導体チップに形成され、前記保護絶縁膜から露出したパッドと、
前記パッドとワイヤにより接続されたリードフレームと、
を具備する。 A semiconductor device according to the present invention includes a semiconductor chip,
A protective insulating film covering the surface of the semiconductor chip;
A pad formed on the semiconductor chip and exposed from the protective insulating film;
A lead frame connected to the pads by wires;
It comprises.

上記半導体装置によれば、半導体チップのチップサイドにＡｌのかえりが発生しても、半導体チップの表面を保護絶縁膜で被覆しているため、Ａｌのかえりがリードフレームに接触することを防止できる。その結果、半導体チップの基板とリードフレームがショートすることを防止でき、半導体チップの不良の発生を抑制できる。   According to the semiconductor device, even if Al burr occurs on the chip side of the semiconductor chip, the surface of the semiconductor chip is covered with the protective insulating film, so that the Al burr can be prevented from contacting the lead frame. . As a result, it is possible to prevent the semiconductor chip substrate and the lead frame from being short-circuited, and to suppress the occurrence of defects in the semiconductor chip.

本発明に係る半導体装置は、半導体チップと、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面を被覆する保護絶縁膜と、
前記半導体チップに形成されたパッドと、
前記パッドとワイヤにより接続されたリードフレームと、
を具備する。 A semiconductor device according to the present invention includes a semiconductor chip,
A protective insulating film covering a side surface of the semiconductor chip to prevent a short circuit failure when the semiconductor chip is mounted;
Pads formed on the semiconductor chip;
A lead frame connected to the pads by wires;
It comprises.

本発明に係る半導体装置の製造方法は、ウエハ上に外部端子を形成する工程と、
前記外部端子を被覆する外部端子保護用絶縁膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記外部端子保護用絶縁膜を除去する工程と、
を具備し、
前記外部端子は前記保護絶縁膜から露出している。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming an external terminal on a wafer,
Forming an external terminal protection insulating film covering the external terminals;
Cutting the wafer and separating it into semiconductor chips;
Coating the surface of the semiconductor chip with a protective insulating film;
Removing the external terminal protection insulating film;
Comprising
The external terminal is exposed from the protective insulating film.

上記半導体装置の製造方法によれば、半導体チップの表面を保護絶縁膜で被覆することにより、半導体組み立て、実装時の障害となる半導体チップのダイシング側面を絶縁処理できる。このため、半導体チップに分離する工程で半導体チップのチップサイドにＡｌのかえりが発生しても、実装時にＡｌのかえりがリード、リードフレームなどに接触することを防止できる。その結果、半導体チップの基板とリードなどとの電気的なショート、又は、微小リークを防止でき、半導体チップの不良の発生を抑制できる。   According to the method for manufacturing a semiconductor device, by covering the surface of the semiconductor chip with the protective insulating film, it is possible to insulate the dicing side surface of the semiconductor chip that becomes an obstacle during semiconductor assembly and mounting. For this reason, even if Al burr occurs on the chip side of the semiconductor chip in the process of separating the semiconductor chip, it is possible to prevent the Al burr from coming into contact with the lead, the lead frame, etc. during mounting. As a result, it is possible to prevent an electrical short circuit or a minute leak between the substrate of the semiconductor chip and the leads, and to suppress the occurrence of a defect in the semiconductor chip.

本発明に係る半導体装置の製造方法は、ウエハ上に外部端子を形成する工程と、
前記外部端子を被覆する外部端子保護用絶縁膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、半導体チップの実装時のショート不良を防止するための保護絶縁膜により被覆する工程と、
前記外部端子保護用絶縁膜を除去する工程と、
を具備する。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming an external terminal on a wafer,
Forming an external terminal protection insulating film covering the external terminals;
Cutting the wafer and separating it into semiconductor chips;
A step of covering the side surface of the semiconductor chip with a protective insulating film for preventing a short circuit failure when the semiconductor chip is mounted;
Removing the external terminal protection insulating film;
It comprises.

また、本発明に係る半導体装置の製造方法においては、前記外部端子保護用絶縁膜を除去する工程の後に、前記半導体チップを基板に実装する工程をさらに具備することも可能である。   The method for manufacturing a semiconductor device according to the present invention may further include a step of mounting the semiconductor chip on a substrate after the step of removing the insulating film for protecting the external terminals.

本発明に係る半導体装置の製造方法は、ウエハ上にバンプを形成する工程と、
前記バンプを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードを有する基板を準備し、前記リードと前記バンプを加熱して加圧することにより、前記基板に前記半導体チップを実装する工程と、
を具備し、
前記バンプは前記保護絶縁膜から露出している。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming bumps on a wafer,
Forming a polyimide film covering the bump;
Cutting the wafer and separating it into semiconductor chips;
Coating the surface of the semiconductor chip with a protective insulating film;
Removing the polyimide film;
Preparing a substrate having leads, and mounting the semiconductor chip on the substrate by heating and pressurizing the leads and the bumps;
Comprising
The bump is exposed from the protective insulating film.

上記半導体装置の製造方法によれば、半導体チップのチップサイドにＡｌのかえりが発生しても、半導体チップの表面を保護絶縁膜で被覆しているため、実装する工程でＡｌのかえりがリードに接触することを防止できる。その結果、半導体チップの基板とリードなどがショートすることを防止でき、半導体チップの不良の発生を抑制できる。   According to the method for manufacturing a semiconductor device, even if Al burr occurs on the chip side of the semiconductor chip, the surface of the semiconductor chip is covered with the protective insulating film. Contact can be prevented. As a result, it is possible to prevent a short circuit between the substrate of the semiconductor chip and the leads, and to suppress the occurrence of defects in the semiconductor chip.

本発明に係る半導体装置の製造方法は、ウエハ上にバンプを形成する工程と、
前記バンプを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、半導体チップの実装時のショート不良を防止するための保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードを有する基板を準備し、前記リードと前記バンプを加熱して加圧することにより、前記基板に前記半導体チップを実装する工程と、
を具備する。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming bumps on a wafer,
Forming a polyimide film covering the bump;
Cutting the wafer and separating it into semiconductor chips;
A step of covering the side surface of the semiconductor chip with a protective insulating film for preventing a short circuit failure when the semiconductor chip is mounted;
Removing the polyimide film;
Preparing a substrate having leads, and mounting the semiconductor chip on the substrate by heating and pressurizing the leads and the bumps;
It comprises.

本発明に係る半導体装置の製造方法は、ウエハ上にパッドを形成する工程と、
前記パッドを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードフレームを準備し、前記リードフレームと前記パッドをワイヤにより接続する工程と、
を具備し、
前記パッドは前記保護絶縁膜から露出している半導体装置の製造方法。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a pad on a wafer,
Forming a polyimide film covering the pad;
Cutting the wafer and separating it into semiconductor chips;
Coating the surface of the semiconductor chip with a protective insulating film;
Removing the polyimide film;
Preparing a lead frame, and connecting the lead frame and the pad with a wire;
Comprising
A method of manufacturing a semiconductor device, wherein the pad is exposed from the protective insulating film.

本発明に係る半導体装置の製造方法は、ウエハ上にパッドを形成する工程と、
前記パッドを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、ショート不良を防止するための保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードフレームを準備し、前記リードフレームと前記パッドをワイヤにより接続する工程と、
を具備する。 A method of manufacturing a semiconductor device according to the present invention includes a step of forming a pad on a wafer,
Forming a polyimide film covering the pad;
Cutting the wafer and separating it into semiconductor chips;
Coating the side surface of the semiconductor chip with a protective insulating film for preventing short circuit defects;
Removing the polyimide film;
Preparing a lead frame, and connecting the lead frame and the pad with a wire;
It comprises.

以下、図面を参照して本発明を実施するための最良の形態について説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図１乃至図４は、本発明の実施例１による半導体装置の製造方法を示す断面図である。
まず、図１（Ａ）に示すように、図示せぬシリコン基板（ウエハ）上にＣＶ(Chemical Vapor Deposition)法によりシリコン酸化膜などの層間絶縁膜１１を堆積する。この後、この層間絶縁膜１１上にスパッタ法によりＡｌ合金膜を堆積する。 1 to 4 are sectional views showing a method of manufacturing a semiconductor device according to the first embodiment of the present invention.
First, as shown in FIG. 1A, an interlayer insulating film 11 such as a silicon oxide film is deposited on a silicon substrate (wafer) (not shown) by a CV (Chemical Vapor Deposition) method. Thereafter, an Al alloy film is deposited on the interlayer insulating film 11 by sputtering.

次に、このＡｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、Ａｌ合金膜上にはレジストパターンが形成される。この後、このレジストパターンをマスクとしてＡｌ合金膜をエッチングすることにより、層間絶縁膜１１上にはＡｌ合金パッド１２及びＡｌ合金配線（図示せず）が形成される。Ａｌ合金パッド１２はＡｌ合金配線を介して図示せぬ半導体素子に電気的に接続されている。   Next, a photoresist film (not shown) is applied on the Al alloy film, and the photoresist film is exposed and developed to form a resist pattern on the Al alloy film. Thereafter, the Al alloy film is etched using the resist pattern as a mask, whereby an Al alloy pad 12 and an Al alloy wiring (not shown) are formed on the interlayer insulating film 11. The Al alloy pad 12 is electrically connected to a semiconductor element (not shown) through an Al alloy wiring.

この後、Ａｌ合金パッド１２及び層間絶縁膜１１の上にＣＶＤ法によりシリコン窒化膜などからなるパッシベーション膜１３を堆積する。次に、このパッシベーション膜１３上にレジスト膜を塗布し、このレジスト膜を露光、現像することにより、パッシベーション膜１３上にはレジストパターン２１が形成される。   Thereafter, a passivation film 13 made of a silicon nitride film or the like is deposited on the Al alloy pad 12 and the interlayer insulating film 11 by the CVD method. Next, a resist film is applied on the passivation film 13, and the resist film is exposed and developed to form a resist pattern 21 on the passivation film 13.

次に、図１（Ｂ）に示すように、このレジストパターン２１をマスクとしてパッシベーション膜１３をエッチングすることにより、パッシベーション膜１３にＡｌ合金パッド１２の上に位置する開口部１３ａが形成される。この後、この開口部１３ａ内及びパッシベーション膜１３を含む全面上にスパッタ法によりＴｉＷなどからなるアンダーバンプメタル層１４を形成する。   Next, as shown in FIG. 1B, the passivation film 13 is etched using the resist pattern 21 as a mask, so that an opening 13 a located on the Al alloy pad 12 is formed in the passivation film 13. Thereafter, an under bump metal layer 14 made of TiW or the like is formed by sputtering in the opening 13a and on the entire surface including the passivation film 13.

次に、このアンダーバンプメタル層１４の上にレジスト膜を塗布し、このレジスト膜を露光、現像する。これにより、アンダーバンプメタル層１４上には、Ａｌ合金パッド１２上に位置するバンプ形成領域に開口部２２ａを有するレジストパターン２２が形成される。   Next, a resist film is applied on the under bump metal layer 14, and the resist film is exposed and developed. As a result, a resist pattern 22 having an opening 22 a in a bump formation region located on the Al alloy pad 12 is formed on the under bump metal layer 14.

この後、図１（Ｃ）に示すように、このレジストパターン２２をマスクとしてアンダーバンプメタル層１４の上に金属メッキ法により外部端子としての金バンプ１９を形成する。
次いで、図２（Ｄ）に示すように、レジストパターン２２を剥離し、金バンプ１９をマスクとしてアンダーバンプメタル層１４をエッチングする。これにより、金バンプ１９の下に位置するアンダーバンプメタル層１４が残され、それ以外のアンダーバンプメタル層は除去される。 Thereafter, as shown in FIG. 1C, gold bumps 19 as external terminals are formed on the under bump metal layer 14 by metal plating using the resist pattern 22 as a mask.
Next, as shown in FIG. 2D, the resist pattern 22 is peeled off, and the under bump metal layer 14 is etched using the gold bump 19 as a mask. Thereby, the under bump metal layer 14 located under the gold bump 19 is left, and the other under bump metal layers are removed.

次に、金バンプ１９及びパッシベーション膜１３を含む全面上に外部端子保護用絶縁膜としてポリイミド膜を形成する。次いで、このポリイミド膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ポリイミド膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリイミド膜をエッチングすることにより、図２（Ｅ）に示すように、金バンプ１９を覆うように外部端子保護用絶縁膜としてのポリイミド膜１５が残される。このポリイミド膜１５は、後にＩＣチップ全体を保護絶縁膜で被覆する際に、金バンプ１９が保護絶縁膜で被覆されないようにするためのものである。尚、本実施例では、金バンプ１９をポリイミド膜で完全に被覆しているが、金バンプ１９の少なくとも上部を被覆していれば金バンプ１９の側部は必ずしも被覆されてなくても良い。また、本実施例では、ポリイミド膜をレジストパターンを用いてエッチング加工しているが、感光性を有するポリイミド膜であれば、レジストパターンを用いる必要がない。つまり、金バンプ１９を含む全面上に感光性ポリイミド膜を塗布し、このポリイミド膜を露光、現像することにより、金バンプ１９を覆うようにポリイミド膜１５を残すことができる。このようにしてウエハプロセスが終了する。   Next, a polyimide film is formed as an external terminal protection insulating film on the entire surface including the gold bumps 19 and the passivation film 13. Next, a photoresist film (not shown) is applied on the polyimide film, and the photoresist film is exposed and developed to form a resist pattern on the polyimide film. Next, by etching the polyimide film using this resist pattern as a mask, as shown in FIG. 2E, the polyimide film 15 as an insulating film for protecting the external terminals is left so as to cover the gold bumps 19. This polyimide film 15 is for preventing the gold bumps 19 from being covered with the protective insulating film when the entire IC chip is subsequently covered with the protective insulating film. In this embodiment, the gold bumps 19 are completely covered with the polyimide film. However, as long as at least the upper part of the gold bumps 19 is covered, the side parts of the gold bumps 19 do not necessarily have to be covered. In this embodiment, the polyimide film is etched using a resist pattern. However, if the polyimide film has photosensitivity, it is not necessary to use a resist pattern. That is, the polyimide film 15 can be left so as to cover the gold bump 19 by applying a photosensitive polyimide film on the entire surface including the gold bump 19 and exposing and developing the polyimide film. In this way, the wafer process is completed.

この後、ウエハにダイシング工程を施す。すなわち、回転したダイシングブレード（図示せず）を用いてウエハをスクライブラインに沿って切断する。これにより、図３（Ａ）に示すように、ウエハから半導体チップ（ＩＣチップ）１６が分離される。この際、チップサイドにＡｌのかえりが発生することがある。   Thereafter, the wafer is subjected to a dicing process. That is, the wafer is cut along a scribe line using a rotated dicing blade (not shown). Thereby, as shown in FIG. 3A, the semiconductor chip (IC chip) 16 is separated from the wafer. At this time, Al burr may occur on the chip side.

次に、前記ＩＣチップ１６を図示せぬＣＶＤ装置内のステージ上に載置する。この際、ステージ上には複数のＩＣチップ１６を載置することが好ましく、ＩＣチップ１６がステージと接触する部分はポリイミド膜１５のみであることが好ましい。次いで、ＣＶＤ装置内で成膜を行うことにより、図３（Ｂ）に示すように、ＩＣチップ１６の全面には保護縁膜２０が形成される。ただし、保護絶縁膜２０はＩＣチップ１６のポリイミド膜１５を全面的に被覆しないことが好ましく、ポリイミド膜１５が少なくとも部分的に露出していることが好ましい。尚、保護絶縁膜２０としては、例えばシリコン酸化膜又はシリコン窒化膜を用いることができる。また、保護絶縁膜２０の成膜方法はＣＶＤ法に限るものではなく、他の方法により保護絶縁膜をＩＣチップ１６の表面に被覆しても良い。また、本実施例では、ＩＣチップ１６のほぼ全面に保護絶縁膜２０を形成しているが、Ａｌのかえりが発生する可能性のある部分であるチップサイドに保護絶縁膜２０を被覆すれば、必ずしもＩＣチップの全面に被覆する必要はない。   Next, the IC chip 16 is placed on a stage in a CVD apparatus (not shown). At this time, it is preferable to place a plurality of IC chips 16 on the stage, and it is preferable that the portion where the IC chip 16 contacts the stage is only the polyimide film 15. Next, by performing film formation in the CVD apparatus, a protective edge film 20 is formed on the entire surface of the IC chip 16 as shown in FIG. However, it is preferable that the protective insulating film 20 does not cover the entire surface of the polyimide film 15 of the IC chip 16, and the polyimide film 15 is preferably at least partially exposed. For example, a silicon oxide film or a silicon nitride film can be used as the protective insulating film 20. Further, the method for forming the protective insulating film 20 is not limited to the CVD method, and the surface of the IC chip 16 may be covered with the protective insulating film by other methods. Further, in this embodiment, the protective insulating film 20 is formed on almost the entire surface of the IC chip 16, but if the protective insulating film 20 is coated on the chip side which is a portion where the burr of Al may occur, It is not always necessary to cover the entire surface of the IC chip.

次いで、保護絶縁膜２０を全面エッチングする。本実施例では、全面エッチングの一例としてドライエッチングを用いる。このドライエッチングによるエッチバックにより、ポリイミド膜１５の上部では膜厚が薄く部分的にはポリイミド膜１５が露出している保護絶縁膜２０が除去されて、図３（Ｃ）に示すように、金バンプ１９の上部はポリイミド膜１５が突起状に露出する。その後、図３（Ｄ）に示すように、ポリイミド膜１５を薬液により除去する。これにより、金バンプ１９が突起状に露出される。このようにして金バンプ１９以外の表面を保護絶縁膜２０で被覆したＩＣチップ１６を得ることができる。   Next, the entire surface of the protective insulating film 20 is etched. In this embodiment, dry etching is used as an example of whole surface etching. By this etching back by dry etching, the protective insulating film 20 having a thin film thickness and partially exposing the polyimide film 15 is removed above the polyimide film 15, and as shown in FIG. The polyimide film 15 is exposed in a protruding shape on the top of the bump 19. Thereafter, as shown in FIG. 3D, the polyimide film 15 is removed with a chemical solution. Thereby, the gold bump 19 is exposed in a protruding shape. In this way, the IC chip 16 in which the surface other than the gold bump 19 is covered with the protective insulating film 20 can be obtained.

この後、図４（Ｅ）に示すように、ＴＡＢテープを準備する。このＴＡＢテープはフレキシブルテープ２３を有し、このフレキシブルテープ２３上には接着剤（図示せず）によりボンディングリード（フィンガー）２４が接続されている。ボンディングリード２４はその先端にインナーリードを有している。インナーリードはＣｕ薄膜パターンにＳｎメッキしたものである。   Thereafter, as shown in FIG. 4E, a TAB tape is prepared. The TAB tape has a flexible tape 23, and bonding leads (finger) 24 are connected to the flexible tape 23 by an adhesive (not shown). The bonding lead 24 has an inner lead at its tip. The inner lead is a Cu thin film pattern plated with Sn.

次に、図４（Ｆ）に示すように、このインナーリードをＩＣチップ１６の金バンプ１９上に位置合わせし、インナーリードと金バンプ１９を２５０℃〜５００℃程度に加熱し、リード単位面積当り０．１〜０．００１ｇ／μｍ2の荷重をかけて加圧圧着する。これにより、ＡｕとＳｎを共晶化させてインナーリードが金バンプ１９にボンディングされる。このようにしてＴＡＢ実装を行う。尚、加熱温度及び加圧する荷重は適宜変更して実施することが可能である。 Next, as shown in FIG. 4F, the inner lead is aligned on the gold bump 19 of the IC chip 16, and the inner lead and the gold bump 19 are heated to about 250 ° C. to 500 ° C. Pressurize and pressurize with a load of 0.1 to 0.001 g / μm 2 per unit. Thereby, Au and Sn are eutectic, and the inner lead is bonded to the gold bump 19. In this way, TAB mounting is performed. The heating temperature and the load to be pressurized can be changed as appropriate.

上記実施例１によれば、ＩＣチップ１６の表面を保護絶縁膜２０で被覆することにより、半導体組み立て、実装時の障害となるＩＣチップのダイシング側面を絶縁処理できる。このため、ウエハからＩＣチップ１６を分離した際、ＩＣチップのチップサイドにＡｌのかえりが発生しても、実装時にＡｌのかえりがリード、リードフレームなどに接触することを防止できる。その結果、ＩＣチップの基板とボンディングリードとの電気的なショート、又は、微小リークを防止でき、半導体チップの不良の発生を抑制できる。   According to the first embodiment, by covering the surface of the IC chip 16 with the protective insulating film 20, it is possible to insulate the dicing side surface of the IC chip that becomes an obstacle during semiconductor assembly and mounting. For this reason, when the IC chip 16 is separated from the wafer, even if Al burr occurs on the chip side of the IC chip, it is possible to prevent the Al burr from coming into contact with the lead, the lead frame, etc. during mounting. As a result, an electrical short circuit or a minute leak between the substrate of the IC chip and the bonding lead can be prevented, and the occurrence of defects in the semiconductor chip can be suppressed.

尚、上記実施例１では、ＩＣチップ１６をＴＡＢテープに実装しているが、これに限定されるものではなく、ＩＣチップ１６をその他の種々の実装基板に実装することも可能である。   In the first embodiment, the IC chip 16 is mounted on the TAB tape. However, the present invention is not limited to this, and the IC chip 16 can be mounted on various other mounting boards.

図５及び図６は、本発明の実施例２による半導体装置の製造方法を示す断面図である。
図５に示すように、層間絶縁膜１７上にスパッタ法によりＡｌ合金膜を堆積し、このＡｌ合金膜上に反射防止膜としてのＴｉＮ膜をスパッタ法により堆積する。この後、このＴｉＮ膜及びＡｌ合金膜をエッチングすることにより、層間絶縁膜１７上にＡｌパッド１８が形成され、このＡｌパッド１８上には反射防止膜２５が形成される。 5 and 6 are sectional views showing a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
As shown in FIG. 5, an Al alloy film is deposited on the interlayer insulating film 17 by sputtering, and a TiN film as an antireflection film is deposited on the Al alloy film by sputtering. Thereafter, the TiN film and the Al alloy film are etched to form an Al pad 18 on the interlayer insulating film 17, and an antireflection film 25 is formed on the Al pad 18.

次に、反射防止膜２５及び層間絶縁膜１７の上にパッシベーション膜２６をＣＶＤ法により堆積する。この後、プラズマを用いてこのパッシベーション膜２６及び反射防止膜２５をエッチングする。これにより、パッシベーション膜２６及び反射防止膜２５には、Ａｌパッド１８上に位置する略円形状のパッド開口部２６ａが形成され、パッド開口部２６ａ内にＡｌパッド１８が露出する。この後、この開口部２６ａ内及びパッシベーション２６表面を薬液及び純水により洗浄する。   Next, a passivation film 26 is deposited on the antireflection film 25 and the interlayer insulating film 17 by a CVD method. Thereafter, the passivation film 26 and the antireflection film 25 are etched using plasma. As a result, a substantially circular pad opening 26a located on the Al pad 18 is formed in the passivation film 26 and the antireflection film 25, and the Al pad 18 is exposed in the pad opening 26a. Thereafter, the inside of the opening 26a and the surface of the passivation 26 are washed with a chemical solution and pure water.

次いで、Ａｌパッド１８及びパッシベーション膜２６を含む全面上に外部端子保護用絶縁膜としてポリイミド膜を形成する。次いで、このポリイミド膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、ポリイミド膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリイミド膜をエッチングすることにより、Ａｌパッド１８を覆うように外部端子保護用絶縁膜としてのポリイミド膜１５が残される。このポリイミド膜１５は、後にＩＣチップ全体を保護絶縁膜で被覆する際に、Ａｌパッド１８が保護絶縁膜で被覆されないようにするためのものである。尚、本実施例では、Ａｌパッド１８をポリイミド膜で完全に被覆しているが、Ａｌパッド１８の少なくとも上部を被覆していればＡｌパッド１８の側部は必ずしも被覆されてなくても良い。また、本実施例では、ポリイミド膜をレジストパターンを用いてエッチング加工しているが、感光性を有するポリイミド膜であれば、レジストパターンを用いる必要がない。つまり、Ａｌパッド１８を含む全面上に感光性ポリイミド膜を塗布し、このポリイミド膜を露光、現像することにより、Ａｌパッド１８を覆うようにポリイミド膜１５を残すことができる。このようにしてウエハプロセスが終了する。   Next, a polyimide film is formed as an external terminal protection insulating film on the entire surface including the Al pad 18 and the passivation film 26. Next, a photoresist film (not shown) is applied on the polyimide film, and the photoresist film is exposed and developed to form a resist pattern on the polyimide film. Next, by etching the polyimide film using this resist pattern as a mask, the polyimide film 15 as an insulating film for protecting the external terminal is left so as to cover the Al pad 18. The polyimide film 15 is used to prevent the Al pad 18 from being covered with the protective insulating film when the entire IC chip is later covered with the protective insulating film. In this embodiment, the Al pad 18 is completely covered with the polyimide film. However, as long as at least the upper portion of the Al pad 18 is covered, the side portion of the Al pad 18 may not necessarily be covered. In this embodiment, the polyimide film is etched using a resist pattern. However, if the polyimide film has photosensitivity, it is not necessary to use a resist pattern. That is, the polyimide film 15 can be left so as to cover the Al pad 18 by applying a photosensitive polyimide film on the entire surface including the Al pad 18 and exposing and developing the polyimide film. In this way, the wafer process is completed.

この後、ウエハにダイシング工程を施す。すなわち、回転したダイシングブレード（図示せず）を用いてウエハをスクライブラインに沿って切断する。これにより、図６（Ａ）に示すように、ウエハから半導体チップ（ＩＣチップ）２７が分離される。この際、チップサイドにＡｌのかえりが発生することがある。   Thereafter, the wafer is subjected to a dicing process. That is, the wafer is cut along a scribe line using a rotated dicing blade (not shown). Thereby, as shown in FIG. 6A, the semiconductor chip (IC chip) 27 is separated from the wafer. At this time, Al burr may occur on the chip side.

次に、前記ＩＣチップ２７を図示せぬＣＶＤ装置内のステージ上に載置する。この際、ステージ上には複数のＩＣチップ２７を載置することが好ましく、ＩＣチップ２７がステージと接触する部分はポリイミド膜１５のみであることが好ましい。   Next, the IC chip 27 is placed on a stage in a CVD apparatus (not shown). At this time, it is preferable to place a plurality of IC chips 27 on the stage, and it is preferable that only the polyimide film 15 is in contact with the stage.

次いで、ＣＶＤ装置内で成膜を行うことにより、図６（Ｂ）に示すように、ＩＣチップ２７の全面には保護絶縁膜２０が形成される。ただし、保護絶縁膜２０はＩＣチップ２７のポリイミド膜１５を全面的に被覆しないことが好ましく、ポリイミド膜１５が少なくとも部分的に露出していることが好ましい。尚、保護絶縁膜２０としては、例えばシリコン酸化膜又はシリコン窒化膜を用いることができる。また、保護絶縁膜２０の成膜方法はＣＶＤ法に限るものではなく、他の方法により保護絶縁膜をＩＣチップ２７の表面に被覆しても良い。また、本実施例では、ＩＣチップ２７のほぼ全面に保護絶縁膜２０を形成しているが、Ａｌのかえりが発生する可能性のある部分であるチップサイドに保護絶縁膜２０を被覆すれば、必ずしもＩＣチップの全面に被覆する必要はない。   Next, by performing film formation in the CVD apparatus, a protective insulating film 20 is formed on the entire surface of the IC chip 27 as shown in FIG. However, the protective insulating film 20 preferably does not cover the entire surface of the polyimide film 15 of the IC chip 27, and the polyimide film 15 is preferably at least partially exposed. For example, a silicon oxide film or a silicon nitride film can be used as the protective insulating film 20. The method for forming the protective insulating film 20 is not limited to the CVD method, and the protective insulating film may be coated on the surface of the IC chip 27 by other methods. Further, in this embodiment, the protective insulating film 20 is formed on almost the entire surface of the IC chip 27. However, if the protective insulating film 20 is coated on the chip side where the burr of Al may occur, It is not always necessary to cover the entire surface of the IC chip.

次いで、図６（Ｃ）に示すように、ポリイミド膜１５を薬液により除去する。これにより、ＩＣチップ２７の表面においてＡｌパッド（図示せず）が露出される。このようにしてＡｌパッド以外の表面を保護絶縁膜２０で被覆したＩＣチップ２７を得ることができる。   Next, as shown in FIG. 6C, the polyimide film 15 is removed with a chemical solution. As a result, an Al pad (not shown) is exposed on the surface of the IC chip 27. Thus, the IC chip 27 in which the surface other than the Al pad is covered with the protective insulating film 20 can be obtained.

この後、図６（Ｄ）に示すように、リードフレーム２８を準備する。このリードフレーム２８はマウント部２８ａ及びリード２８ｂを有している。次いで、ＩＣチップ２７をマウント部２８ａ上に接着剤２９を用いてフェイスアップで固定する。次いで、ＩＣチップ２７のＡｌパッドとリード２８ｂをボンディングワイヤ３０により電気的に接続する。   Thereafter, as shown in FIG. 6D, a lead frame 28 is prepared. The lead frame 28 has a mount portion 28a and leads 28b. Next, the IC chip 27 is fixed face-up with an adhesive 29 on the mount portion 28a. Next, the Al pad of the IC chip 27 and the lead 28 b are electrically connected by the bonding wire 30.

上記実施例２においても実施例１と同様の効果を得ることができる。すなわち、ＩＣチップ２７の表面を保護絶縁膜２０で被覆することにより、半導体組み立て、実装時の障害となるＩＣチップのダイシング側面を絶縁処理できる。このため、ウエハからＩＣチップ２７を分離した際、チップサイドにＡｌのかえりが発生しても、Ａｌのかえりがボンディングワイヤ３０に接触することを防止できる。その結果、ＩＣチップの基板とボンディングワイヤ３０との電気的なショート、又は微小リークを防止でき、ＩＣチップの不良の発生を抑制できる。   In the second embodiment, the same effect as in the first embodiment can be obtained. That is, by covering the surface of the IC chip 27 with the protective insulating film 20, it is possible to insulate the dicing side surface of the IC chip that becomes an obstacle during semiconductor assembly and mounting. For this reason, when the IC chip 27 is separated from the wafer, even if Al burr occurs on the chip side, it is possible to prevent the Al burr from coming into contact with the bonding wire 30. As a result, an electrical short circuit or a minute leak between the substrate of the IC chip and the bonding wire 30 can be prevented, and the occurrence of defects in the IC chip can be suppressed.

尚、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。   The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.

実施例１による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by Example 1. FIG. 実施例１による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by Example 1. FIG. 実施例１による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by Example 1. FIG. 実施例１による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by Example 1. FIG. 実施例２による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by Example 2. FIG. 実施例２による半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device by Example 2. FIG. （Ａ），（Ｂ）は、従来の半導体装置の製造方法を示す断面図。(A), (B) is sectional drawing which shows the manufacturing method of the conventional semiconductor device.

符号の説明Explanation of symbols

１１…層間絶縁膜、１２…Ａｌ合金パッド、１３…パッシベーション膜、１３ａ…開口部、１４…アンダーバンプメタル層、１５…ポリイミド膜、１６…半導体チップ（ＩＣチップ）、１７…層間絶縁膜、１８…Ａｌパッド、１９…金バンプ、２０…保護絶縁膜、２１…レジストパターン、２２…レジストパターン、２２ａ…開口部、２３…フレキシブルテープ、２４…ボンディングリード（フィンガー）、２５…反射防止膜、２６…パッシベーション膜、２６ａ…パッド開口部、２７…半導体チップ（ＩＣチップ）、２８…リードフレーム、２８ａ…マウント部、２８ｂ…リード、２９…接着剤、３０…ボンディングワイヤ、１０１…半導体チップ（ＩＣチップ）、１０２…Ａｌのかえり、１０３…フレキシブルテープ、１０４…ボンディングリード（フィンガー）、１０５…パッド
DESCRIPTION OF SYMBOLS 11 ... Interlayer insulation film, 12 ... Al alloy pad, 13 ... Passivation film, 13a ... Opening part, 14 ... Under bump metal layer, 15 ... Polyimide film, 16 ... Semiconductor chip (IC chip), 17 ... Interlayer insulation film, 18 DESCRIPTION OF SYMBOLS ... Al pad, 19 ... Gold bump, 20 ... Protective insulating film, 21 ... Resist pattern, 22 ... Resist pattern, 22a ... Opening, 23 ... Flexible tape, 24 ... Bonding lead (finger), 25 ... Antireflection film, 26 ... Passivation film, 26a ... Pad opening, 27 ... Semiconductor chip (IC chip), 28 ... Lead frame, 28a ... Mount part, 28b ... Lead, 29 ... Adhesive, 30 ... Bonding wire, 101 ... Semiconductor chip (IC chip) ), 102 ... Al back, 103 ... Flexible tape, 104 ... Bondi Greed (finger), 105 ... pad

Claims (14)

外部端子を有する半導体チップであって、
前記半導体チップの表面が保護絶縁膜により被覆され、
前記外部端子が前記保護絶縁膜から露出している半導体装置。 A semiconductor chip having external terminals,
The surface of the semiconductor chip is covered with a protective insulating film,
A semiconductor device in which the external terminal is exposed from the protective insulating film. 外部端子を有する半導体チップであって、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面が保護絶縁膜により被覆されている半導体装置。 A semiconductor chip having external terminals,
A semiconductor device in which a side surface of the semiconductor chip is covered with a protective insulating film in order to prevent a short circuit failure when the semiconductor chip is mounted. 前記外部端子がバンプ又はパッドである請求項１又は２に記載の半導体装置。 The semiconductor device according to claim 1, wherein the external terminal is a bump or a pad. 半導体チップと、
前記半導体チップの表面を被覆する保護絶縁膜と、
前記半導体チップに形成され、前記保護絶縁膜から露出したバンプと、
前記バンプに接続されたリードと、
を具備する半導体装置。 A semiconductor chip;
A protective insulating film covering the surface of the semiconductor chip;
Bumps formed on the semiconductor chip and exposed from the protective insulating film,
A lead connected to the bump;
A semiconductor device comprising: 半導体チップと、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面を被覆する保護絶縁膜と、
前記半導体チップに形成されたバンプと、
前記バンプに接続されたリードと、
を具備する半導体装置。 A semiconductor chip;
A protective insulating film covering a side surface of the semiconductor chip to prevent a short circuit failure when the semiconductor chip is mounted;
Bumps formed on the semiconductor chip;
A lead connected to the bump;
A semiconductor device comprising: 半導体チップと、
前記半導体チップの表面を被覆する保護絶縁膜と、
前記半導体チップに形成され、前記保護絶縁膜から露出したパッドと、
前記パッドとワイヤにより接続されたリードフレームと、
を具備する半導体装置。 A semiconductor chip;
A protective insulating film covering the surface of the semiconductor chip;
A pad formed on the semiconductor chip and exposed from the protective insulating film;
A lead frame connected to the pads by wires;
A semiconductor device comprising: 半導体チップと、
前記半導体チップの実装時のショート不良を防止するために前記半導体チップの側面を被覆する保護絶縁膜と、
前記半導体チップに形成されたパッドと、
前記パッドとワイヤにより接続されたリードフレームと、
を具備する半導体装置。 A semiconductor chip;
A protective insulating film covering a side surface of the semiconductor chip to prevent a short circuit failure when the semiconductor chip is mounted;
Pads formed on the semiconductor chip;
A lead frame connected to the pads by wires;
A semiconductor device comprising: ウエハ上に外部端子を形成する工程と、
前記外部端子を被覆する外部端子保護用絶縁膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記外部端子保護用絶縁膜を除去する工程と、
を具備し、
前記外部端子は前記保護絶縁膜から露出している半導体装置の製造方法。 Forming external terminals on the wafer;
Forming an external terminal protection insulating film covering the external terminals;
Cutting the wafer and separating it into semiconductor chips;
Coating the surface of the semiconductor chip with a protective insulating film;
Removing the insulating film for protecting the external terminal;
Comprising
A method of manufacturing a semiconductor device, wherein the external terminal is exposed from the protective insulating film. ウエハ上に外部端子を形成する工程と、
前記外部端子を被覆する外部端子保護用絶縁膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、半導体チップの実装時のショート不良を防止するための保護絶縁膜により被覆する工程と、
前記外部端子保護用絶縁膜を除去する工程と、
を具備する半導体装置の製造方法。 Forming external terminals on the wafer;
Forming an external terminal protection insulating film covering the external terminals;
Cutting the wafer and separating it into semiconductor chips;
A step of covering the side surface of the semiconductor chip with a protective insulating film for preventing a short circuit failure when the semiconductor chip is mounted;
Removing the insulating film for protecting the external terminal;
A method for manufacturing a semiconductor device comprising: 前記外部端子保護用絶縁膜を除去する工程の後に、前記半導体チップを基板に実装する工程をさらに具備する請求項８又は９に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 8, further comprising a step of mounting the semiconductor chip on a substrate after the step of removing the insulating film for protecting the external terminals. ウエハ上にバンプを形成する工程と、
前記バンプを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードを有する基板を準備し、前記リードと前記バンプを加熱して加圧することにより、前記基板に前記半導体チップを実装する工程と、
を具備し、
前記バンプは前記保護絶縁膜から露出している半導体装置の製造方法。 Forming bumps on the wafer;
Forming a polyimide film covering the bump;
Cutting the wafer and separating it into semiconductor chips;
Coating the surface of the semiconductor chip with a protective insulating film;
Removing the polyimide film;
Preparing a substrate having leads, and mounting the semiconductor chip on the substrate by heating and pressurizing the leads and the bumps;
Comprising
The method of manufacturing a semiconductor device, wherein the bump is exposed from the protective insulating film. ウエハ上にバンプを形成する工程と、
前記バンプを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、半導体チップの実装時のショート不良を防止するための保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードを有する基板を準備し、前記リードと前記バンプを加熱して加圧することにより、前記基板に前記半導体チップを実装する工程と、
を具備する半導体装置の製造方法。 Forming bumps on the wafer;
Forming a polyimide film covering the bump;
Cutting the wafer and separating it into semiconductor chips;
A step of covering the side surface of the semiconductor chip with a protective insulating film for preventing a short circuit failure when the semiconductor chip is mounted;
Removing the polyimide film;
Preparing a substrate having leads, and mounting the semiconductor chip on the substrate by heating and pressurizing the leads and the bumps;
A method for manufacturing a semiconductor device comprising: ウエハ上にパッドを形成する工程と、
前記パッドを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの表面を保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードフレームを準備し、前記リードフレームと前記パッドをワイヤにより接続する工程と、
を具備し、
前記パッドは前記保護絶縁膜から露出している半導体装置の製造方法。 Forming a pad on the wafer;
Forming a polyimide film covering the pad;
Cutting the wafer and separating it into semiconductor chips;
Coating the surface of the semiconductor chip with a protective insulating film;
Removing the polyimide film;
Preparing a lead frame and connecting the lead frame and the pad by a wire;
Comprising
A method of manufacturing a semiconductor device, wherein the pad is exposed from the protective insulating film. ウエハ上にパッドを形成する工程と、
前記パッドを被覆するポリイミド膜を形成する工程と、
ウエハを切断して半導体チップに分離する工程と、
前記半導体チップの側面を、ショート不良を防止するための保護絶縁膜により被覆する工程と、
前記ポリイミド膜を除去する工程と、
リードフレームを準備し、前記リードフレームと前記パッドをワイヤにより接続する工程と、
を具備する半導体装置の製造方法。

Forming a pad on the wafer;
Forming a polyimide film covering the pad;
Cutting the wafer and separating it into semiconductor chips;
Coating the side surface of the semiconductor chip with a protective insulating film for preventing short circuit defects;
Removing the polyimide film;
Preparing a lead frame, and connecting the lead frame and the pad with a wire;
A method for manufacturing a semiconductor device comprising:

JP2003350954A 2003-06-27 2003-10-09 Semiconductor device and method for manufacturing the same Withdrawn JP2005039170A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003350954A JP2005039170A (en) 2003-06-27 2003-10-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003185623 2003-06-27
JP2003350954A JP2005039170A (en) 2003-06-27 2003-10-09 Semiconductor device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2005039170A true JP2005039170A (en) 2005-02-10

Family

ID=34220405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350954A Withdrawn JP2005039170A (en) 2003-06-27 2003-10-09 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2005039170A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004598A (en) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd Dicing device, dicing method, semiconductor device, and manufacturing method thereof
JP2008218832A (en) * 2007-03-06 2008-09-18 Olympus Corp Semiconductor device and manufacturing method thereof
CN110176434A (en) * 2019-06-26 2019-08-27 无锡明祥电子有限公司 A kind of the insulation-encapsulated method and insulating spacer at semiconductor chip edge and frame

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004598A (en) * 2006-06-20 2008-01-10 Sanyo Electric Co Ltd Dicing device, dicing method, semiconductor device, and manufacturing method thereof
JP2008218832A (en) * 2007-03-06 2008-09-18 Olympus Corp Semiconductor device and manufacturing method thereof
CN110176434A (en) * 2019-06-26 2019-08-27 无锡明祥电子有限公司 A kind of the insulation-encapsulated method and insulating spacer at semiconductor chip edge and frame

Similar Documents

Publication Publication Date Title
US7642629B2 (en) Methods and apparatus for packaging integrated circuit devices
CN100375232C (en) Semiconductor device and method of fabricating the same
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
KR100222299B1 (en) Wafer level chip scale package and method of manufacturing the same
JP3842548B2 (en) Semiconductor device manufacturing method and semiconductor device
KR102597994B1 (en) Connection structure and method of forming the same
JP2001127095A (en) Semiconductor device and its manufacturing method
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP2006245468A (en) Semiconductor device manufacturing method
JP4215571B2 (en) Manufacturing method of semiconductor device
JPH10154670A (en) Manufacture of semiconductor device
US20220344300A1 (en) Electronic device and manufacturing method thereof
US6989334B2 (en) Manufacturing method of a semiconductor device
JP2005039170A (en) Semiconductor device and method for manufacturing the same
JP3877700B2 (en) Semiconductor device and manufacturing method thereof
JP5238985B2 (en) Manufacturing method of semiconductor device
JP4401330B2 (en) Semiconductor device and manufacturing method thereof
JP2007258629A (en) Manufacturing method of chip size package
JP4119740B2 (en) Manufacturing method of semiconductor device
JP2010016395A5 (en)
JP2006120803A (en) Semiconductor device and manufacturing method therefor
JP2006191152A (en) Semiconductor device and manufacturing method thereof
KR100233866B1 (en) The structure of semiconductor chip for flip-chip and its manufacturing method
JP4196954B2 (en) Semiconductor device
KR100309329B1 (en) Semiconductor Bear Integrated Circuit Direct Attach Bonding Method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109