JP2005039029A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005039029A
JP2005039029A JP2003273932A JP2003273932A JP2005039029A JP 2005039029 A JP2005039029 A JP 2005039029A JP 2003273932 A JP2003273932 A JP 2003273932A JP 2003273932 A JP2003273932 A JP 2003273932A JP 2005039029 A JP2005039029 A JP 2005039029A
Authority
JP
Japan
Prior art keywords
electrode
protective film
metal electrode
solder
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003273932A
Other languages
Japanese (ja)
Inventor
Keiji Mayama
恵次 真山
Shoji Miura
昭二 三浦
Ichiji Kondo
市治 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003273932A priority Critical patent/JP2005039029A/en
Publication of JP2005039029A publication Critical patent/JP2005039029A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a conatct between a soldering member and a protective film in a semiconductor device having a metal electrode for soldering to an Al (aluminum) electrode formed on one side of a semiconductor substrate. <P>SOLUTION: After the Al electrode 11 is formed on the one side of the semiconductor substrate 1, the protective film 12 is formd on the Al electrode 11, and an opening part 12a is formed in the protective film 12, the metal electrode 13 for soldering is formed on the surface of the Al electrode 11 seen through the opening part 12a, and the soldering member 60 is bonded to the metal electrode 13. An inner circumference end face 12b of the opening part 12a of the protective film 12 is shaped in taper having a taper angle θ3 smaller than a supplementary angle θ2 of a solder contacting angle θ1 of a shape of the solder member 60 after reflow, the metal electrode 13 is thnner than the protective film 12, and an upper surface of the metal electrode 13 is in the opening part 12a. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体基板の一面に形成された保護膜から開口するアルミニウム電極の表面に対してはんだ付け用の金属電極を形成してなる半導体装置に関する。   The present invention relates to a semiconductor device in which a metal electrode for soldering is formed on the surface of an aluminum electrode that opens from a protective film formed on one surface of a semiconductor substrate.

半導体基板の一面にアルミニウム電極を形成し、このアルミニウム電極に対してヒートシンク等をはんだ付けするようにした半導体装置が提案されている（例えば、特許文献１、特許文献２参照）。   There has been proposed a semiconductor device in which an aluminum electrode is formed on one surface of a semiconductor substrate and a heat sink or the like is soldered to the aluminum electrode (see, for example, Patent Document 1 and Patent Document 2).

このような半導体装置の場合、バンプ電極技術（例えば、特許文献３参照）を応用して、半導体基板の一面上において、アルミニウム電極の上に保護膜を形成し、この保護膜に開口部を形成した後、この開口部から臨むアルミニウム電極の表面上に、はんだ付け用の金属電極をメッキ等により形成することが考えられる。
特開２００２−１１０８９３号公報 特開２００３−１１００６４号公報 特開昭６３−３０５５３２号公報 In the case of such a semiconductor device, a bump electrode technique (see, for example, Patent Document 3) is applied to form a protective film on the aluminum electrode on one surface of the semiconductor substrate, and an opening is formed in the protective film. After that, it is conceivable that a metal electrode for soldering is formed by plating or the like on the surface of the aluminum electrode facing from the opening.
JP 2002-110893 A JP 2003-110064 A JP-A 63-305532

本発明者らは、この種の半導体装置について試作検討を行った。図４は、本発明者らの試作品としての半導体装置の要部を示す概略断面図である。   The inventors of the present invention conducted a trial production of this type of semiconductor device. FIG. 4 is a schematic cross-sectional view showing a main part of a semiconductor device as a prototype of the present inventors.

半導体基板１の一面上にはアルミニウム（以下、Ａｌという）からなるＡｌ電極１１が形成され、Ａｌ電極１１の上にはポリイミド等からなる保護膜１２が形成されている。   An Al electrode 11 made of aluminum (hereinafter referred to as Al) is formed on one surface of the semiconductor substrate 1, and a protective film 12 made of polyimide or the like is formed on the Al electrode 11.

この保護膜１２には開口部１２ａが形成されており、この開口部１２ａから臨むＡｌ電極１１の表面上には、はんだ付け用の金属電極１３がメッキ等により形成されている。ここでは、金属電極１３は無電解Ｎｉ／Ａｕメッキにより形成され、下側からＮｉメッキ層１３ａ、金メッキ層１３ｂが積層されたものである。   An opening 12a is formed in the protective film 12, and a metal electrode 13 for soldering is formed on the surface of the Al electrode 11 facing the opening 12a by plating or the like. Here, the metal electrode 13 is formed by electroless Ni / Au plating, and a Ni plating layer 13a and a gold plating layer 13b are laminated from below.

しかしながら、試作したものにおいては、図４に示すように、保護膜１２の開口部１２ａにおける内周端面１２ｂが垂直に近くなり、図中の破線に示すように、はんだバンプ等のはんだ部材６０を形成した場合、はんだ部材６０が当該内周端面１２ｂに接触してしまう問題が発生した。   However, in the prototype, as shown in FIG. 4, the inner peripheral end face 12b in the opening 12a of the protective film 12 is nearly vertical, and the solder member 60 such as a solder bump is formed as shown by the broken line in the figure. When formed, the problem that the solder member 60 contacts the said inner peripheral end surface 12b generate | occur | produced.

はんだ部材６０が内周端面１２ｂに接触すると、はんだ部材６０に応力が加わり、はんだ部材６０の変形が生じ、はんだ部材６０と金属電極１３との密着性に悪影響を及ぼすという問題が生じることが判明した。   When the solder member 60 comes into contact with the inner peripheral end surface 12b, it is found that stress is applied to the solder member 60, the solder member 60 is deformed, and there is a problem that the adhesion between the solder member 60 and the metal electrode 13 is adversely affected. did.

本発明は上記問題に鑑み、半導体基板の一面に形成された保護膜から開口するＡｌ電極の表面に対してはんだ付け用の金属電極を形成してなる半導体装置において、はんだ部材と保護膜とが接触しないようにすることを目的とする。   In view of the above problems, the present invention provides a semiconductor device in which a metal electrode for soldering is formed on the surface of an Al electrode that opens from a protective film formed on one surface of a semiconductor substrate. The purpose is to prevent contact.

上記目的を達成するため、請求項１に記載の発明では、半導体基板（１）の一面上にＡｌからなるＡｌ電極（１１）を形成し、Ａｌ電極の上に保護膜（１２）を形成し、Ａｌ電極の一部が保護膜上に臨むように保護膜に開口部（１２ａ）を形成した後、開口部から臨むＡｌ電極の表面上にはんだ付け用の金属電極（１３）を形成し、金属電極にはんだからなるはんだ部材（６０）を接合してなる半導体装置において、保護膜の開口部における内周端面（１２ｂ）が、はんだリフロー後のはんだ部材の形状におけるはんだ接触角（θ１）の補角（θ２）よりも小さいテーパ角度（θ３）を有するテーパ形状となっており、金属電極は保護膜よりも薄いものであり、金属電極の上面は開口部の中に位置していることを特徴としている。   In order to achieve the above object, according to the first aspect of the present invention, an Al electrode (11) made of Al is formed on one surface of a semiconductor substrate (1), and a protective film (12) is formed on the Al electrode. After forming the opening (12a) in the protective film so that a part of the Al electrode faces the protective film, a metal electrode (13) for soldering is formed on the surface of the Al electrode facing from the opening, In a semiconductor device in which a solder member (60) made of solder is joined to a metal electrode, the inner peripheral end surface (12b) in the opening of the protective film has a solder contact angle (θ1) in the shape of the solder member after solder reflow. The taper shape has a taper angle (θ3) smaller than the complementary angle (θ2), the metal electrode is thinner than the protective film, and the upper surface of the metal electrode is located in the opening. It is a feature.

本発明では、金属電極（１３）は保護膜（１２）よりも薄く、金属電極（１３）の上面は開口部（１２ａ）の中に位置しているため、はんだ部材（６０）の下部も開口部（１２ａ）の中に位置している。   In the present invention, since the metal electrode (13) is thinner than the protective film (12) and the upper surface of the metal electrode (13) is located in the opening (12a), the lower part of the solder member (60) is also opened. It is located in the part (12a).

また、保護膜（１２）の開口部（１２ａ）における内周端面（１２ｂ）が、はんだリフロー後のはんだ部材（６０）の形状におけるはんだ接触角（θ１）の補角（θ２）よりも小さいテーパ角度（θ３）を有するテーパ形状となっている。   Further, the inner peripheral end face (12b) in the opening (12a) of the protective film (12) has a taper smaller than the complementary angle (θ2) of the solder contact angle (θ1) in the shape of the solder member (60) after the solder reflow. The taper shape has an angle (θ3).

そのため、本発明では、開口部（１２ａ）の中にはんだ部材（６０）が位置していても、はんだ部材（６０）と保護膜（１２）とが接触しないようにすることができる。   Therefore, in this invention, even if the solder member (60) is located in the opening part (12a), it can prevent a solder member (60) and a protective film (12) from contacting.

また、請求項２に記載の発明では、半導体基板（１）の一面上にＡｌからなるＡｌ電極（１１）を形成し、Ａｌ電極の上に保護膜（１２）を形成し、Ａｌ電極の一部が保護膜上に臨むように保護膜に開口部（１２ａ）を形成した後、開口部から臨むＡｌ電極の表面上にはんだ付け用の金属電極を形成し、金属電極にはんだからなるはんだ部材（６０）を接合してなる半導体装置において、金属電極は保護膜よりも厚いものであり、金属電極の上面は開口部の上方に位置していることを特徴としている。   According to the second aspect of the present invention, an Al electrode (11) made of Al is formed on one surface of the semiconductor substrate (1), a protective film (12) is formed on the Al electrode, and one Al electrode is formed. After forming the opening (12a) in the protective film so that the part faces the protective film, a metal electrode for soldering is formed on the surface of the Al electrode facing from the opening, and the solder member made of solder on the metal electrode In the semiconductor device formed by bonding (60), the metal electrode is thicker than the protective film, and the upper surface of the metal electrode is located above the opening.

本発明では、金属電極（１３）は保護膜（１２）よりも厚く、金属電極の（１３）上面が開口部（１２ａ）の上方に位置している。それによって、本発明では、そもそも、はんだ部材（６０）の全体が開口部（１２ａ）の上方の外部に位置した形となるため、はんだ部材（６０）と保護膜（１２）とが接触しないようにすることができる。   In the present invention, the metal electrode (13) is thicker than the protective film (12), and the upper surface of the metal electrode (13) is located above the opening (12a). Accordingly, in the present invention, since the entire solder member (60) is positioned outside the opening (12a), the solder member (60) and the protective film (12) do not come into contact with each other. Can be.

ここで、請求項３に記載の発明のように、金属電極（１３）は、メッキにより形成された膜にすることができる。   Here, as in the third aspect of the invention, the metal electrode (13) can be a film formed by plating.

さらに、請求項４に記載の発明のように、メッキ膜としての金属電極（１３）としては、Ａｌ電極（１１）の表面側からニッケルメッキ層（１３ａ）、金メッキ層（１３ｂ）が順次無電解メッキにより形成され積層されてなる膜にすることができる。   Further, as the metal electrode (13) as the plating film, the nickel plating layer (13a) and the gold plating layer (13b) are sequentially electrolessly formed from the surface side of the Al electrode (11). A film formed by plating and laminated can be formed.

また、請求項５に記載の発明では、金属電極（１３）は、鉛フリーはんだを用いてはんだ付けされたものであることを特徴とする。   Further, the invention according to claim 5 is characterized in that the metal electrode (13) is soldered using lead-free solder.

鉛を含有しない鉛フリーはんだは、環境に優しいが、従来用いられてきた鉛入りのはんだに比べて硬い。そのため、金属電極に加わる応力も大きくなり、従来の半導体装置ではＡｌ電極と金属電極との剥離が生じやすい。そのような鉛フリーはんだを用いた半導体装置において、本発明は有効に作用する。   Lead-free solders that do not contain lead are environmentally friendly, but are harder than conventional lead-containing solders. For this reason, the stress applied to the metal electrode also increases, and in the conventional semiconductor device, the Al electrode and the metal electrode are easily separated. In the semiconductor device using such lead-free solder, the present invention works effectively.

さらに、請求項６に記載の発明では、金属電極（１３）は鉛フリーはんだを介して金属製のヒートシンク（２０）と接合されていることを特徴とする。   Furthermore, the invention according to claim 6 is characterized in that the metal electrode (13) is joined to the metal heat sink (20) via lead-free solder.

上述したように、本発明者らの検討によれば、金属電極の上にヒートシンクをはんだ付けする場合、Ａｌ電極と金属電極との剥離の問題が顕著になるが、そのようなヒートシンクとはんだ付けされた半導体装置に対して、本発明は有効に作用する。   As described above, according to the study by the present inventors, when the heat sink is soldered on the metal electrode, the problem of peeling between the Al electrode and the metal electrode becomes significant. The present invention effectively operates on the manufactured semiconductor device.

ここで、請求項７に記載の発明のように、保護膜（１２）としては、ポリイミド系樹脂からなるものを採用することができる。   Here, as in the invention described in claim 7, as the protective film (12), one made of a polyimide resin can be adopted.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明を図に示す実施形態について説明する。図１は、本発明の実施形態に係る半導体装置Ｓ１の全体構成を示す概略断面図であり、図２は図１中のエミッタ電極２の近傍部構成の一例を示す拡大断面図である。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below. FIG. 1 is a schematic cross-sectional view showing the overall configuration of a semiconductor device S1 according to an embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view showing an example of the configuration of the vicinity of the emitter electrode 2 in FIG.

図１に示すように、本実施形態では、半導体装置としてＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）が形成された半導体チップ１０を、その両面にはんだ付けされたヒートシンク２０、３０、４０によって挟み込み、さらに、樹脂５０にてモールドした構成のものを採用している。以下、この構成を両面はんだ付けモールド構造ということにする。   As shown in FIG. 1, in this embodiment, a semiconductor chip 10 on which an IGBT (insulated gate bipolar transistor) is formed as a semiconductor device is sandwiched between heat sinks 20, 30, and 40 soldered on both sides, and further, A configuration molded with resin 50 is employed. Hereinafter, this configuration is referred to as a double-sided soldering mold structure.

半導体チップ１０は、シリコン半導体等の半導体基板１を本体として構成されており、この半導体基板１の厚みは約２５０μｍ以下と薄いものとしている。以下、半導体チップ１０すなわち半導体基板１の外表面のうち、図１中の上面側に相当する素子形成面側の面を表面１ａといい、表面１ａとは反対側の面を裏面１ｂという。   The semiconductor chip 10 is configured with a semiconductor substrate 1 such as a silicon semiconductor as a main body, and the thickness of the semiconductor substrate 1 is as thin as about 250 μm or less. Hereinafter, of the outer surface of the semiconductor chip 10, that is, the semiconductor substrate 1, the surface on the element forming surface side corresponding to the upper surface side in FIG.

そして、半導体チップ１０の表面１ａにはエミッタ電極２およびゲート電極３が形成されており、裏面１ｂにはコレクタ電極４が形成されている。ここで、
エミッタ電極２には、はんだ部材６０を介して第１のヒートシンク２０が接合されており、さらに、第１のヒートシンク２０の外側には、はんだ部材６０を介して第２のヒートシンク３０が接合されている。 An emitter electrode 2 and a gate electrode 3 are formed on the front surface 1a of the semiconductor chip 10, and a collector electrode 4 is formed on the back surface 1b. here,
A first heat sink 20 is bonded to the emitter electrode 2 via a solder member 60, and a second heat sink 30 is bonded to the outside of the first heat sink 20 via a solder member 60. Yes.

また、ゲート電極３にはボンディングワイヤ７０が接続されており、このボンディングワイヤ７０を介して、ゲート電極３と半導体チップ１０の周辺に設けられた外部接続用のリード８０とが結線され電気的に接続されている。   A bonding wire 70 is connected to the gate electrode 3, and the gate electrode 3 and an external connection lead 80 provided around the semiconductor chip 10 are connected via the bonding wire 70 to be electrically connected. It is connected.

また、コレクタ電極４は、はんだ部材６０を介して第３のヒートシンク４０と接合されている。ここで、はんだ部材６０としては、鉛フリーはんだが用いられるが、例えば、鉛フリーはんだとしては、Ｓｎ−Ａｇ−Ｃｕ系はんだやＳｎ−Ｎｉ−Ｃｕ系はんだ等を採用することができる。   The collector electrode 4 is joined to the third heat sink 40 via the solder member 60. Here, lead-free solder is used as the solder member 60. For example, Sn-Ag-Cu solder or Sn-Ni-Cu solder can be used as the lead-free solder.

また、ヒートシンク２０、３０、４０は銅（Ｃｕ）等の熱伝導性に優れた材料からなるものである。ボンディングワイヤ７０は、一般的なＡｌや金（Ａｕ）等からなるワイヤをワイヤボンディング法により形成したものである。   The heat sinks 20, 30, and 40 are made of a material having excellent thermal conductivity such as copper (Cu). The bonding wire 70 is formed by forming a wire made of general Al, gold (Au), or the like by a wire bonding method.

ここで、エミッタ電極２の詳細な構成の一例は図２に示される。図２に示すように、半導体基板１の一面すなわち表面１ａ上に、ＡｌからなるＡｌ電極１１が形成されている。Ａｌ電極１１は蒸着やスパッタ等の物理的気相成長法（ＰＶＤ）により形成されたＡｌの膜であり、例えば膜厚は１μｍ程度とすることができる。   Here, an example of a detailed configuration of the emitter electrode 2 is shown in FIG. As shown in FIG. 2, an Al electrode 11 made of Al is formed on one surface of the semiconductor substrate 1, that is, the surface 1a. The Al electrode 11 is an Al film formed by physical vapor deposition (PVD) such as vapor deposition or sputtering. For example, the film thickness can be about 1 μm.

このＡｌ電極１１の上には、電気絶縁性材料からなる保護膜１２が形成されている。この保護膜１２は、例えばポリイミド系樹脂等の電気絶縁性材料を用いたスピンコート法により成膜することができる。ここでは、保護膜１２の厚さは例えば３μｍ程度にすることができる。   A protective film 12 made of an electrically insulating material is formed on the Al electrode 11. The protective film 12 can be formed by a spin coating method using an electrically insulating material such as a polyimide resin. Here, the thickness of the protective film 12 can be set to about 3 μm, for example.

また、この保護膜１２には、Ａｌ電極１１の表面が臨むように開口した開口部１２ａが形成されている。この開口部１２ａは、例えばフォトリソグラフ技術を用いたエッチングを行うことにより形成することができる。   The protective film 12 has an opening 12a that is opened so that the surface of the Al electrode 11 faces. The opening 12a can be formed, for example, by performing etching using a photolithography technique.

そして、開口部１２ａから臨むＡｌ電極１１の表面上には、はんだ付け用の金属電極１３が形成されている。本実施形態では、金属電極１３はメッキにより形成された膜であり、例えば、Ｎｉ／Ａｕの積層メッキ膜、Ｃｕメッキ膜、あるいはＮｉ−Ｆｅ合金のメッキ膜等を採用することができる。なお、金属電極１３はＰＶＤ等にて形成された膜であってもよい。   A metal electrode 13 for soldering is formed on the surface of the Al electrode 11 facing the opening 12a. In the present embodiment, the metal electrode 13 is a film formed by plating. For example, a Ni / Au laminated plating film, a Cu plating film, a Ni-Fe alloy plating film, or the like can be employed. The metal electrode 13 may be a film formed of PVD or the like.

本例では、金属電極１３は、Ａｌ電極１１の表面側からニッケル（Ｎｉ）メッキ層１３ａ、金（Ａｕ）メッキ層１３ｂが順次無電解メッキにより形成され積層されてなる膜すなわち無電解Ｎｉ／Ａｕメッキ膜としている。   In this example, the metal electrode 13 is a film in which a nickel (Ni) plating layer 13a and a gold (Au) plating layer 13b are sequentially formed from the surface side of the Al electrode 11 by electroless plating, that is, electroless Ni / Au. It is a plating film.

このように、本実施形態では、エミッタ電極２は、Ａｌ電極１１と金属電極１３との積層膜として構成されている。なお、ボンディングワイヤ７０と接続されるゲート電極３も、はんだ付けではないものの電極構成はエミッタ電極２と同様の構成を採用することができる。   Thus, in this embodiment, the emitter electrode 2 is configured as a laminated film of the Al electrode 11 and the metal electrode 13. The gate electrode 3 connected to the bonding wire 70 is not soldered, but an electrode configuration similar to that of the emitter electrode 2 can be adopted.

このような開口部１２を含むエミッタ電極２の形成方法について述べる。まず、半導体基板１の表面１ａにＰＶＤによりＡｌ電極１１を形成する。このＡｌ電極１１の上に保護膜１２をスピンコート法等を用いて形成し、フォトエッチング等により保護膜１２に開口部１２ａを形成する。   A method for forming the emitter electrode 2 including the opening 12 will be described. First, the Al electrode 11 is formed on the surface 1a of the semiconductor substrate 1 by PVD. A protective film 12 is formed on the Al electrode 11 using a spin coat method or the like, and an opening 12a is formed in the protective film 12 by photoetching or the like.

そして、開口部１２ａから臨むＡｌ電極１１の表面上に、メッキやＰＶＤ等により金属膜１３を形成する。本例では、無電解メッキにより金属膜１３として無電解Ｎｉ／Ａｕメッキ膜を形成する。こうして、Ａｌ電極１１および金属電極１３より構成されるエミッタ電極２ができあがる。   Then, a metal film 13 is formed on the surface of the Al electrode 11 facing the opening 12a by plating, PVD, or the like. In this example, an electroless Ni / Au plating film is formed as the metal film 13 by electroless plating. Thus, the emitter electrode 2 composed of the Al electrode 11 and the metal electrode 13 is completed.

ここにおいて、図２に示すエミッタ電極２では、保護膜１２の開口部１２ａにおける内周端面１２ｂが、はんだリフロー後のはんだ部材６０の形状におけるはんだ接触角θ１の補角θ２よりも小さいテーパ角度θ３を有するテーパ形状となっている。例えば、この補角θ２は５０°程度にすることができる。   Here, in the emitter electrode 2 shown in FIG. 2, the inner peripheral end surface 12b of the opening 12a of the protective film 12 has a taper angle θ3 smaller than the complementary angle θ2 of the solder contact angle θ1 in the shape of the solder member 60 after solder reflow. Has a tapered shape. For example, the complementary angle θ2 can be about 50 °.

さらに、この図２に示す例では、金属電極１３は保護膜１２よりも薄く、金属電極１３の上面（本例では、金メッキ層１３ｂの上面）は開口部１２ａ中に位置している。つまり、図２において、金属電極１３の上面は保護膜１２の上面よりも低い位置にあるため、はんだ部材６０の下部も開口部１２ａの中に位置している。   Further, in the example shown in FIG. 2, the metal electrode 13 is thinner than the protective film 12, and the upper surface of the metal electrode 13 (in this example, the upper surface of the gold plating layer 13b) is located in the opening 12a. That is, in FIG. 2, since the upper surface of the metal electrode 13 is at a position lower than the upper surface of the protective film 12, the lower portion of the solder member 60 is also located in the opening 12a.

ここで、保護膜１２において上記テーパ形状を有する開口部１２ａを形成するには、上記した保護膜１２のフォトエッチングにおいて、例えば、次のような工程を採用すればよい。   Here, in order to form the opening 12 a having the tapered shape in the protective film 12, for example, the following steps may be employed in the photoetching of the protective film 12 described above.

保護膜１２に用いる材料として、非感光性ポリイミドを用いる。工程としては、半導体基板１上に当該ポリイミドをスピンコーティングして塗布する。その後は、通常のベーク温度よりも低温でベークを行うか、またはベークの処理時間を通常よりも短くしてベークを行う。   As a material used for the protective film 12, non-photosensitive polyimide is used. As a process, the polyimide is applied onto the semiconductor substrate 1 by spin coating. After that, baking is performed at a temperature lower than the normal baking temperature, or baking is performed with a baking processing time shorter than normal.

次に、非感光性ポリイミドのマスクとなるレジスト材を塗布し、露光・現像を行う。こうして、上記テーパ形状を有する開口部１２ａが形成される。   Next, a resist material serving as a non-photosensitive polyimide mask is applied, and exposure and development are performed. Thus, the opening 12a having the tapered shape is formed.

なお、上記図１において、半導体基板１の裏面１ｂに形成され第３のヒートシンク４０とはんだ付けされているコレクタ電極４は、半導体基板１の裏面１ｂの略全面にスパッタ等により形成されている。   In FIG. 1, the collector electrode 4 formed on the back surface 1b of the semiconductor substrate 1 and soldered to the third heat sink 40 is formed on substantially the entire back surface 1b of the semiconductor substrate 1 by sputtering or the like.

例えば、このコレクタ電極４は、半導体基板１の裏面１ｂ側から順次、Ｔｉ（チタン）層、Ｎｉ層、Ａｕ層がスパッタにより積層形成されたＴｉ／Ｎｉ／Ａｕ膜とすることができる。   For example, the collector electrode 4 can be a Ti / Ni / Au film in which a Ti (titanium) layer, a Ni layer, and an Au layer are sequentially formed from the back surface 1b side of the semiconductor substrate 1 by sputtering.

また、図１において、樹脂５０は第２のヒートシンク３０と第３のヒートシンク４０との間に充填され、当該ヒートシンク３０、４０間に位置する構成部品を封止している。ここで、リード８０については、ボンディングワイヤ７０との接続部が樹脂５０にて封止されている。樹脂５０としてはエポキシ系樹脂等、通常のモールド材料を採用することができる。   In FIG. 1, the resin 50 is filled between the second heat sink 30 and the third heat sink 40 and seals the components located between the heat sinks 30 and 40. Here, with respect to the lead 80, the connection portion with the bonding wire 70 is sealed with the resin 50. As the resin 50, an ordinary molding material such as an epoxy resin can be employed.

このようにして、本実施形態の半導体装置Ｓ１が構成されている。この半導体装置Ｓ１では、半導体チップ１０からの発熱を熱伝導性にも優れたはんだ６０を介して各ヒートシンク２０、３０、４０に伝え、放熱を行うことができるようになっている。つまり、本実施形態では、半導体チップ１０の両面１ａ、１ｂからの放熱が可能となっている。   Thus, the semiconductor device S1 of this embodiment is configured. In the semiconductor device S1, the heat generated from the semiconductor chip 10 can be transmitted to the heat sinks 20, 30, and 40 through the solder 60 having excellent thermal conductivity so that the heat can be radiated. That is, in the present embodiment, heat can be radiated from both surfaces 1a and 1b of the semiconductor chip 10.

また、各ヒートシンク２０、３０、４０は半導体チップ１０との電気的な経路となっている。つまり、第１および第２のヒートシンク２０、３０を介して半導体チップ１０のエミッタ電極２の導通が図られ、第３のヒートシンク４０を介して半導体チップ１０のコレクタ電極４の導通が図られるようになっている。   Each heat sink 20, 30, 40 is an electrical path to the semiconductor chip 10. That is, the emitter electrode 2 of the semiconductor chip 10 is conducted through the first and second heat sinks 20 and 30 and the collector electrode 4 of the semiconductor chip 10 is conducted through the third heat sink 40. It has become.

次に、上記構成の半導体装置Ｓ１の組み付け方法について、簡単に述べておく。各電極２、３、４が形成された半導体チップ１０を用意し、当該各電極２〜４の表面にはんだ６０を配設する。   Next, a method for assembling the semiconductor device S1 having the above configuration will be briefly described. A semiconductor chip 10 on which each electrode 2, 3, 4 is formed is prepared, and solder 60 is disposed on the surface of each electrode 2-4.

そして、半導体チップ１０に対してはんだ６０を介して第１および第３のヒートシンク２０、４０を接合する。その後、ワイヤボンディングを行って半導体チップ１０のゲート電極３とリード８０とをボンディングワイヤ７０により電気的に接続する。   Then, the first and third heat sinks 20 and 40 are joined to the semiconductor chip 10 via the solder 60. Thereafter, wire bonding is performed to electrically connect the gate electrode 3 of the semiconductor chip 10 and the lead 80 by the bonding wire 70.

そして、第１のヒートシンク２０の外側に第２のヒートシンク３０をはんだ６０を介して接合する。続いて、樹脂５０によるモールドを行う。こうして、上記半導体装置Ｓ１が完成する。   Then, the second heat sink 30 is joined to the outside of the first heat sink 20 via the solder 60. Subsequently, molding with the resin 50 is performed. Thus, the semiconductor device S1 is completed.

ところで、上記図２に示す例では、エミッタ電極２は、保護膜１２の開口部１２ａにおける内周端面１２ｂが、はんだリフロー後のはんだ部材６０の形状におけるはんだ接触角θ１の補角θ２よりも小さいテーパ角度θ３を有するテーパ形状となっており、さらに、金属電極１３は保護膜１２よりも薄く、金属電極１３の上面は開口部１２ａ中に位置している、という独自の構成を採用している。   By the way, in the example shown in FIG. 2, the emitter electrode 2 has an inner peripheral end surface 12b in the opening 12a of the protective film 12 smaller than the complementary angle θ2 of the solder contact angle θ1 in the shape of the solder member 60 after solder reflow. The taper shape has a taper angle θ3, and the metal electrode 13 is thinner than the protective film 12, and the upper surface of the metal electrode 13 is located in the opening 12a. .

この図２に示す例では、はんだがリフローの際に表面張力により球形になろうとする性質を持つことに着目している。はんだリフロー後のはんだ部材６０の形状は、はんだリフロー時に液状となったはんだ部材６０の形状をほぼ継承している。   In the example shown in FIG. 2, attention is paid to the fact that the solder has the property of becoming spherical due to surface tension during reflow. The shape of the solder member 60 after the solder reflow substantially inherits the shape of the solder member 60 that has become liquid during solder reflow.

そのため、保護膜１２の開口部１２ａにおける内周端面１２ｂをテーパ面とし、そのテーパ角度θ３を、はんだリフロー時のはんだ部材６０の形状におけるはんだ接触角θ１の補角θ２よりも小さくすることにより、リフロー時において、はんだ部材６０と保護膜１２の開口部１２ａの内周端面１２ｂとが接触しにくく（つまり、干渉しにくく）することができる。   Therefore, the inner peripheral end surface 12b in the opening 12a of the protective film 12 is a tapered surface, and the taper angle θ3 is made smaller than the complementary angle θ2 of the solder contact angle θ1 in the shape of the solder member 60 during solder reflow. At the time of reflow, the solder member 60 and the inner peripheral end surface 12b of the opening 12a of the protective film 12 can be made difficult to contact (that is, interfere with each other).

言い換えれば、保護膜１２の開口部１２ａにおける内周端面１２ｂが、はんだ部材６０の濡れ角度に相当する補角θ２よりも小さいテーパ角度θ３を持つテーパ形状となっている。そのため、図２に示す例では、開口部１２ａの中にはんだ部材６０が位置していても、はんだ部材６０と保護膜１２とが接触しないようにすることができる。   In other words, the inner peripheral end surface 12b in the opening 12a of the protective film 12 has a tapered shape having a taper angle θ3 smaller than the complementary angle θ2 corresponding to the wetting angle of the solder member 60. Therefore, in the example shown in FIG. 2, even if the solder member 60 is located in the opening 12a, the solder member 60 and the protective film 12 can be prevented from contacting each other.

また、本実施形態において、はんだ部材６０と保護膜１２とが接触しないようなエミッタ電極２の構成としては、図３のような構成を採用することもできる。図３（ａ）および（ｂ）は、図１中に示されるエミッタ電極２の近傍部構成のもう一つの例を示す拡大断面図である。   In the present embodiment, as the configuration of the emitter electrode 2 so that the solder member 60 and the protective film 12 do not come into contact with each other, the configuration as shown in FIG. 3 can be adopted. 3A and 3B are enlarged cross-sectional views showing another example of the configuration of the vicinity of the emitter electrode 2 shown in FIG.

図３（ａ）、（ｂ）に示す例では、金属電極１３を保護膜１２よりも厚いものとし、金属電極１３の上面を開口部１２ａの上方に位置させた構成としている。また、ここでは、保護膜１２の開口部１２ａにおける内周端面１２ｂを、垂直もしくは垂直に近いものとしている。   3A and 3B, the metal electrode 13 is thicker than the protective film 12, and the upper surface of the metal electrode 13 is positioned above the opening 12a. Here, the inner peripheral end face 12b in the opening 12a of the protective film 12 is assumed to be vertical or nearly vertical.

このような構成は、上述した開口部１２を含むエミッタ電極２の形成方法に準じて容易に形成することができる。なお、図３において（ａ）は保護膜１２を例えば３μｍ以上と比較的厚くし、（ｂ）は保護膜１２を例えば２μｍ以下と比較的薄くすることで、本構成を実現している。   Such a configuration can be easily formed according to the method for forming the emitter electrode 2 including the opening 12 described above. In FIG. 3, (a) makes the protective film 12 relatively thick, for example, 3 μm or more, and (b) realizes this configuration, by making the protective film 12 relatively thin, for example, 2 μm or less.

これらの例では、金属電極１３は保護膜１２よりも厚く、図３において、金属電極１３上面を、開口部１２ａの上方すなわち保護膜１２の上面よりも、上方に位置させることによって、そもそも、はんだ部材６０全体が開口部１２ａの上方の外部に位置した形となる。   In these examples, the metal electrode 13 is thicker than the protective film 12, and in FIG. 3, the upper surface of the metal electrode 13 is positioned above the opening 12 a, that is, above the upper surface of the protective film 12. The entire member 60 is located outside the opening 12a.

そのため、図３に示す例では、保護膜１２の開口部１２ａにおける内周端面１２ｂが垂直もしくは垂直に近いものであっても、はんだ部材６０と保護膜１２とが接触しないようにすることができる。なお、この図３の例においても、保護膜１２の開口部１２ａにおける内周端面１２ｂを、上記図２に示したようなテーパ形状としてよい。   Therefore, in the example shown in FIG. 3, even if the inner peripheral end face 12b in the opening 12a of the protective film 12 is vertical or nearly vertical, the solder member 60 and the protective film 12 can be prevented from contacting each other. . In the example of FIG. 3 as well, the inner peripheral end face 12b of the opening 12a of the protective film 12 may have a tapered shape as shown in FIG.

いずれにせよ、本実施形態では、はんだ付けされるエミッタ電極２の構成を工夫し、はんだ部材６０の根元部が保護膜１２により拘束されない形状とすることで、はんだ部材６０と保護膜１２とが接触しないようにしている。   In any case, in this embodiment, the structure of the emitter electrode 2 to be soldered is devised so that the root portion of the solder member 60 is not constrained by the protective film 12, so that the solder member 60 and the protective film 12 are formed. I try not to touch it.

その結果、本実施形態では、はんだ部材６０に応力が加わり、はんだ部材６０の変形が生じ、はんだ部材６０金属電極１３との密着性に悪影響を及ぼすという問題を防止することができる。   As a result, in the present embodiment, it is possible to prevent the problem that stress is applied to the solder member 60, the solder member 60 is deformed, and the adhesiveness with the metal electrode 13 of the solder member 60 is adversely affected.

また、本実施形態では、金属電極１３は、鉛フリーはんだからなるはんだ６０を用いてはんだ付けされたものとしている。   In the present embodiment, the metal electrode 13 is soldered using a solder 60 made of lead-free solder.

鉛を含有しない鉛フリーはんだは、環境に優しいが、従来用いられてきた鉛入りのはんだに比べて硬い。そのため、金属電極に加わる応力も大きくなり、従来の半導体装置ではＡｌ電極と金属電極との剥離が生じやすい。本実施形態では、そのような鉛フリーはんだを用いた本半導体装置Ｓ１において、上記したような密着性向上の効果が有効に発揮される。   Lead-free solders that do not contain lead are environmentally friendly, but are harder than conventional lead-containing solders. For this reason, the stress applied to the metal electrode also increases, and in the conventional semiconductor device, the Al electrode and the metal electrode are easily separated. In the present embodiment, the effect of improving the adhesion as described above is effectively exhibited in the semiconductor device S1 using such lead-free solder.

また、本実施形態では、金属電極１３は鉛フリーはんだを介して金属製のヒートシンク２０と接合されている。   In the present embodiment, the metal electrode 13 is joined to the metal heat sink 20 via lead-free solder.

上述したように、本発明者らの検討によれば、金属電極の上にヒートシンクをはんだ付けする場合、半導体基板を構成するＳｉとヒートシンクを構成するＣｕ等の金属との線膨張係数の差により、高い応力が界面に発生するため、Ａｌ電極と金属電極との剥離の問題が顕著になる。   As described above, according to the study by the present inventors, when soldering a heat sink on a metal electrode, due to the difference in linear expansion coefficient between Si constituting the semiconductor substrate and a metal such as Cu constituting the heat sink. Since a high stress is generated at the interface, the problem of peeling between the Al electrode and the metal electrode becomes significant.

本実施形態では、そのようなヒートシンク２０とはんだ付けされた半導体装置Ｓ１に対して、上記した密着性向上の効果が有効に発揮される。   In the present embodiment, the above-described effect of improving the adhesion is effectively exhibited with respect to the semiconductor device S1 soldered to the heat sink 20.

また、本実施形態では、半導体基板１の厚さが２５０μｍ以下であることが好ましい。これは、半導体基板１をこの程度に薄くすることにより、応力緩和が可能となり、より高い信頼性が得られるためである。   In the present embodiment, the thickness of the semiconductor substrate 1 is preferably 250 μm or less. This is because by making the semiconductor substrate 1 as thin as this, stress relaxation is possible and higher reliability is obtained.

なお、本発明は、上記した両面はんだ付けモールド構造の半導体装置に限定されるものではなく、半導体基板の一面上にＡｌ電極を形成し、該Ａｌ電極の上に保護膜を形成し、該Ａｌ電極の一部が該保護膜上に臨むように該保護膜に開口部を形成した後、該開口部から臨む該Ａｌ電極の表面上にはんだ付け用の金属電極を形成し、該金属電極にはんだからなるはんだ部材を接合してなる半導体装置ならば、適用可能である。   The present invention is not limited to the above-described semiconductor device having a double-sided soldering mold structure, but an Al electrode is formed on one surface of a semiconductor substrate, a protective film is formed on the Al electrode, and the Al After forming an opening in the protective film so that a part of the electrode faces the protective film, a metal electrode for soldering is formed on the surface of the Al electrode facing the opening, and the metal electrode Any semiconductor device formed by joining solder members made of solder can be applied.

本発明の実施形態に係る半導体装置の全体構成を示す概略断面図である。1 is a schematic cross-sectional view showing an overall configuration of a semiconductor device according to an embodiment of the present invention. 図１中のエミッタ電極２の近傍部構成の一例を示す拡大断面図である。FIG. 2 is an enlarged cross-sectional view showing an example of the configuration of the vicinity of an emitter electrode 2 in FIG. 1. 図１中のエミッタ電極２の近傍部構成のもう一つの例を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view showing another example of the configuration of the vicinity of the emitter electrode 2 in FIG. 1. 本発明者らの試作品としての半導体装置の要部を示す概略断面図である。It is a schematic sectional drawing which shows the principal part of the semiconductor device as a prototype of the present inventors.

符号の説明Explanation of symbols

１…半導体基板、１１…Ａｌ電極、１２…保護膜、１２ａ…開口部、
１３…金属電極、１３ａ…ニッケルメッキ層、１３ｂ…金メッキ層、
２０…ヒートシンク、６０…はんだ部材、θ１…はんだ接触角、
θ２…はんだ接触角の補角、θ３…テーパ角度。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 11 ... Al electrode, 12 ... Protective film, 12a ... Opening part,
13 ... Metal electrode, 13a ... Nickel plating layer, 13b ... Gold plating layer,
20 ... heat sink, 60 ... solder member, θ1 ... solder contact angle,
θ2: Complement angle of solder contact angle, θ3: Taper angle.

Claims (7)

半導体基板（１）の一面上にアルミニウムからなるアルミニウム電極（１１）を形成し、前記アルミニウム電極の上に保護膜（１２）を形成し、前記アルミニウム電極の一部が前記保護膜上に臨むように前記保護膜に開口部（１２ａ）を形成した後、前記開口部から臨む前記アルミニウム電極の表面上にはんだ付け用の金属電極（１３）を形成し、前記金属電極にはんだからなるはんだ部材（６０）を接合してなる半導体装置において、
前記保護膜の前記開口部における内周端面（１２ｂ）が、はんだリフロー後の前記はんだ部材の形状におけるはんだ接触角（θ１）の補角（θ２）よりも小さいテーパ角度（θ３）を有するテーパ形状となっており、
前記金属電極は前記保護膜よりも薄いものであり、前記金属電極の上面は前記開口部の中に位置していることを特徴とする半導体装置。 An aluminum electrode (11) made of aluminum is formed on one surface of the semiconductor substrate (1), a protective film (12) is formed on the aluminum electrode, and a part of the aluminum electrode faces the protective film. After forming an opening (12a) in the protective film, a metal electrode (13) for soldering is formed on the surface of the aluminum electrode facing the opening, and a solder member made of solder on the metal electrode ( 60) in a semiconductor device formed by bonding,
An inner peripheral end surface (12b) in the opening of the protective film has a tapered shape (θ3) having a smaller taper angle (θ3) than a complementary angle (θ2) of the solder contact angle (θ1) in the shape of the solder member after solder reflow. And
2. The semiconductor device according to claim 1, wherein the metal electrode is thinner than the protective film, and an upper surface of the metal electrode is located in the opening. 半導体基板（１）の一面上にアルミニウムからなるアルミニウム電極（１１）を形成し、前記アルミニウム電極の上に保護膜（１２）を形成し、前記アルミニウム電極の一部が前記保護膜上に臨むように前記保護膜に開口部（１２ａ）を形成した後、前記開口部から臨む前記アルミニウム電極の表面上にはんだ付け用の金属電極を形成し、前記金属電極にはんだからなるはんだ部材（６０）を接合してなる半導体装置において、
前記金属電極は前記保護膜よりも厚いものであり、前記金属電極の上面は前記開口部の上方に位置していることを特徴とする半導体装置。 An aluminum electrode (11) made of aluminum is formed on one surface of the semiconductor substrate (1), a protective film (12) is formed on the aluminum electrode, and a part of the aluminum electrode faces the protective film. After forming an opening (12a) in the protective film, a metal electrode for soldering is formed on the surface of the aluminum electrode facing the opening, and a solder member (60) made of solder is formed on the metal electrode. In a semiconductor device formed by bonding,
The semiconductor device, wherein the metal electrode is thicker than the protective film, and an upper surface of the metal electrode is located above the opening. 前記金属電極（１３）は、メッキにより形成された膜であることを特徴とする請求項１または２に記載の半導体装置。 The semiconductor device according to claim 1, wherein the metal electrode is a film formed by plating. 前記金属電極（１３）は、前記アルミニウム電極（１１）の表面側からニッケルメッキ層（１３ａ）、金メッキ層（１３ｂ）が順次無電解メッキにより形成され積層されてなる膜であることを特徴とする請求項３に記載の半導体装置。 The metal electrode (13) is a film in which a nickel plating layer (13a) and a gold plating layer (13b) are sequentially formed by electroless plating from the surface side of the aluminum electrode (11). The semiconductor device according to claim 3. 前記金属電極（１３）は、鉛フリーはんだを用いてはんだ付けされたものであることを特徴とする請求項１ないし４のいずれか一つに記載の半導体装置。 5. The semiconductor device according to claim 1, wherein the metal electrode (13) is soldered using lead-free solder. 前記金属電極（１３）は前記鉛フリーはんだを介して金属製のヒートシンク（２０）と接合されていることを特徴とする請求項５に記載の半導体装置。 6. The semiconductor device according to claim 5, wherein the metal electrode (13) is joined to a metal heat sink (20) via the lead-free solder. 前記保護膜（１２）はポリイミド系樹脂からなることを特徴とする請求項１ないし６のいずれか一つに記載の半導体装置。
The semiconductor device according to claim 1, wherein the protective film is made of a polyimide resin.
JP2003273932A 2003-07-14 2003-07-14 Semiconductor device Pending JP2005039029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003273932A JP2005039029A (en) 2003-07-14 2003-07-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003273932A JP2005039029A (en) 2003-07-14 2003-07-14 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005039029A true JP2005039029A (en) 2005-02-10

Family

ID=34211026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003273932A Pending JP2005039029A (en) 2003-07-14 2003-07-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005039029A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164880A (en) * 2011-02-08 2012-08-30 Denso Corp Semiconductor device and method of manufacturing the same
JP2012212979A (en) * 2011-03-30 2012-11-01 Toshiba Corp Television apparatus and electronic apparatus
JP2013016538A (en) * 2011-06-30 2013-01-24 Toyota Motor Corp Semiconductor device and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164880A (en) * 2011-02-08 2012-08-30 Denso Corp Semiconductor device and method of manufacturing the same
JP2012212979A (en) * 2011-03-30 2012-11-01 Toshiba Corp Television apparatus and electronic apparatus
JP2013016538A (en) * 2011-06-30 2013-01-24 Toyota Motor Corp Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP5141076B2 (en) Semiconductor device
JP2833996B2 (en) Flexible film and semiconductor device having the same
JP4949279B2 (en) Wiring board and manufacturing method thereof
JP3661695B2 (en) Semiconductor device
US9837382B2 (en) Semiconductor package and manufacturing method thereof
TWI466282B (en) A structure of image sensor package and manufacturing method thereof
JP4049035B2 (en) Manufacturing method of semiconductor device
JP2007317979A (en) Method for manufacturing semiconductor device
JP4121542B1 (en) Manufacturing method of electronic device
JP4604641B2 (en) Semiconductor device
JP3767585B2 (en) Semiconductor device
JP2004119773A (en) Semiconductor device and its manufacturing method
JP2005039029A (en) Semiconductor device
JP2006261415A (en) Manufacturing method for semiconductor device
JPH07183304A (en) Manufacture of semiconductor device
JP2005268442A (en) Semiconductor device and its manufacturing method
JP3417292B2 (en) Semiconductor device
JP2021027122A (en) Semiconductor device
JP2005268374A (en) Semiconductor element, its manufacturing method, and semiconductor device
JP2003209213A (en) Method for manufacturing lead frame and semiconductor device
JP2008218472A (en) Semiconductor device
JP3649165B2 (en) Semiconductor device
JPH0878419A (en) Manufacture of bump and semiconductor device using the same
KR101046377B1 (en) Printed circuit board for semiconductor package and manufacturing method thereof
JP3063691B2 (en) Flexible film and semiconductor device having the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060822