JP2005034926A - Polishing method of wafer substrate, and wafer - Google Patents
Polishing method of wafer substrate, and wafer Download PDFInfo
- Publication number
- JP2005034926A JP2005034926A JP2003197784A JP2003197784A JP2005034926A JP 2005034926 A JP2005034926 A JP 2005034926A JP 2003197784 A JP2003197784 A JP 2003197784A JP 2003197784 A JP2003197784 A JP 2003197784A JP 2005034926 A JP2005034926 A JP 2005034926A
- Authority
- JP
- Japan
- Prior art keywords
- wafer substrate
- polishing
- wafer
- plate
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
Description
【0001】
【発明が属する技術分野】
本発明は、ウェーハ、特に弾性表面波フィルター用等に用いられるタンタル酸リチウム単結晶ウェーハ基板の片面のみを鏡面研磨する方法及びこれによって得られるウェーハに関するものである。
【0002】
【従来の技術】
PHSや携帯電話等の移動体通信分野では、弾性表面波素子の基板としてタンタル酸リチウム、ニオブ酸リチウム、水晶、四ホウ酸リチウム又はランガサイト等の圧電性酸化物単結晶ウェーハが利用されている。
【0003】
弾性表面波素子は、これら圧電性を呈する酸化物単結晶ウェーハの一主面にインターデジタル形状(櫛型形状)のトランスデューサ(電極)を設けることにより構成されている。このような構成においては、トランスデューサで弾性表面波を励受信する形となるため、この単結晶ウェーハのトランスデューサ形成面は鏡面研磨する必要がある。また、単結晶ウェーハの裏面側が同様な鏡面であると、弾性表面波の励受信と同時にバルク波等の不要波(障害波)も励受信し、周波数特性におけるスプリアス妨害等を引き起こしてしまう。そこで、表面波デバイス用の単結晶ウェーハにおいては、裏面側を粗い研磨剤による研磨(ラップ)やホーニング加工等によって粗面化している。
【0004】
従来、これらウェーハは以下のように製造されている。即ち、チョクラルスキー法等により得られた単結晶インゴットに対して指定された方向に平面(オリエンテーションフラット)を形成し、内周刃ブレード用スライサー又はワイヤーソーを用いて切断し、板状ウェーハを得、得られたウェーハの両面を所定の厚さまでラップし、次いで研磨装置にて片面のみを鏡面研磨し、研磨終了後に洗浄することによって得られている。
このような弾性表面波フィルター用等に用いられる圧電性酸化物単結晶ウェーハの特性においては、以下の項目が重要となってくる。
【0005】
弾性表面波フィルターの用途において、圧電性酸化物単結晶ウェーハに金属電極を形成する必要があり、例えばウェーハ表面に写真製版等によりパターン形成する際、ウェーハ表面形状が不規則にうねっていると、パターンに則った金属電極が形成されなくなる。従って、設計された電極パターン通りに圧電性酸化物単結晶ウェーハ上に金属電極を形成するためには、ウェーハ表面形状に関して起伏の小さい、即ち平坦度等のよいウェーハを提供しなければならない。
【0006】
上述した弾性表面波素子用の圧電性酸化物単結晶ウェーハの鏡面研磨加工は、従来、裏面にワックスが塗布された圧電性酸化物単結晶ウェーハを加熱してセラミックスプレートにワックス接着したり(特許文献1:実開昭58−129658号公報)、セラッミクスプレートのウェーハを保持する部分に無数の吸着孔を設けて圧電性酸化物単結晶ウェーハを真空吸着したり(特許文献2:特開平2−98926号公報)、バッキング材(バックパッド)と呼ばれる発泡ポリウレタン等からなる吸着材で圧電性酸化物単結晶ウェーハを水吸着し(特許文献3:特開昭62−297064号公報、特許文献4:特開昭63−93562号公報)、片面研磨することにより実施している。
【0007】
これら従来の圧電性酸化物単結晶ウェーハの保持方法のうち、ウェーハをワックスで接着保持する方法は、平坦度等の加工精度に優れる反面、接着に技術を要すると共に、接着に使用したワックスを洗浄する工程が必要であるため、取り扱いが煩雑になったり、特に粗面化した裏面側に付着したワックスを完全に除去しきれないと、電極剥がれ等の原因となるような問題があった。加えて、圧電性酸化物単結晶ウェーハを加熱して接着するため、加熱工程で単結晶ウェーハに割れ等が発生し易いという問題も招いていた。
【0008】
ウェーハをセラミックスプレートに真空吸着保持する方法も、平坦度等の加工精度に優れる反面、ウェーハとプレートの間に異物が介在してしまうと、その部分が極度に研磨されてヘコミを生じてしまう危険性が高い。従って、異物混入を未然に防ぐ必要があり、徹底的にクリーン度を管理したり、極力人が介在しない自動化を推進しなければならず、莫大な設備投資が必要である。
【0009】
一方、バッキング材を用いてウェーハを吸着保持する方法は、上記のような不具合はなく、後工程に関しても特に問題がないものの、発泡ポリウレタン等からなる吸着材の厚みバラツキにより、圧電性酸化物単結晶ウェーハの平坦度等の加工精度が低下し易いと共に、ウェーハ外周部に面だれが発生し易いという問題があった。
【0010】
また、弾性表面波素子用の圧電性酸化物単結晶ウェーハの鏡面研磨加工に、平坦度等を高精度化し易い両面研磨方法を適用することも検討されているが、鏡面研磨後に上述した裏面の粗面化加工を行わなければならず、表面側の鏡面を保護する手間が生じると共に、たとえ表面側を保護した上で粗面化加工を行っても、表面側の鏡面にキズ等が発生し易いというような問題があった(特許文献5:特開2000−124758号公報、特許文献6:特開2001−192296号公報)。
【0011】
従来の弾性表面波素子等に使用される圧電性酸化物単結晶ウェーハの鏡面研磨加工において、ワックスを用いて圧電性酸化物単結晶ウェーハを接着保持する方法では、ワックスの洗浄工程が必要であるため、取り扱いが煩雑になると同時に、粗面化した裏面にワックスが残留すると電極剥がれ等の原因となり、更には接着時の加熱工程で圧電性酸化物単結晶ウェーハに割れ等が生じ易いという問題が残った。圧電性酸化物単結晶ウェーハをセラミックスプレートに真空吸着保持する方法では、クリーン度の管理が重要となり、莫大な設備投資が必要であるという問題が残った。一方、バッキング材を用いて圧電性酸化物単結晶ウェーハを吸着保持する方法は、吸着材の厚みバラツキによって高平坦度等が得られ難いという問題が残った。
また、両面研磨方法を適用した場合には、鏡面研磨後に圧電性酸化物単結晶ウェーハの裏面を粗面化する必要があるために、表面側の鏡面にキズ等が発生し易いという問題が残った。
【0012】
更に、鏡面化すべき面を外側が表面となるように2枚のウェーハを貼り合わせて両面鏡面研磨機で加工する方法も提案されているが(特許文献7:特開平11−309665号公報)、ウェーハ同士が擦れ合うことによるウェーハ裏面キズの発生や貼り合わせ作業の煩わしさ等の問題があった。
【0013】
【特許文献1】
実開昭58−129658号公報
【特許文献2】
特開平2−98926号公報
【特許文献3】
特開昭62−297064号公報
【特許文献4】
特開昭63−93562号公報
【特許文献5】
特開2000−124758号公報
【特許文献6】
特開2001−192296号公報
【特許文献7】
特開平11−309665号公報
【0014】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みなされたもので、ウェーハ、特に弾性表面波素子等に使用される圧電性酸化物単結晶ウェーハ基板の片面鏡面研磨加工において、研磨時及び研磨工程後の取り扱い性等に問題を生じさせることなく、作業性の向上を図ると共に、莫大な設備投資も必要とせず、高平坦度等の優れた加工精度を有する片面鏡面ウェーハを再現性よく製造することができるウェーハ基板の研磨方法及びこれによって得られたウェーハを提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明者らは、上記目的を達成するために鋭意検討を重ねた結果、ウェーハ基板の片面を鏡面加工する研磨工程において、ウェーハ基板の保持方法を工夫することにより、以下の知見を見出し、本発明をなすに至ったものである。
【0016】
即ち、本発明は、下記ウェーハ基板の研磨方法及びウェーハを提供する。
請求項1:
研磨定盤上に配設された研磨布とプレートとの間にウェーハ基板を介在させ、上記研磨定盤及びプレートをそれぞれ回転させることにより、ウェーハ基板の研磨布側の面を該研磨布によって鏡面研磨する方法において、上記ウェーハ基板のプレート側の面を液体を介して該液体の吸着力により直接プレートに保持させた状態で鏡面研磨加工を行うことを特徴とするウェーハ基板の研磨方法。
請求項2:
ウェーハ基板にオリエンテーションフラットが形成されていると共に、このオリエンテーションフラットを有するウェーハ基板と同一形状の型抜き穴が形成されたテンプレートを上記プレートに固定し、このテンプレートの型抜き穴に上記ウェーハ基板を嵌合させた状態で上記プレートに液体を介して直接保持させた請求項1記載の研磨方法。
請求項3:
上記プレートのウェーハ基板保持面が、その周縁部から中央部に向かうに従い、漸次ウェーハ基板側に突出するように形成された請求項1又は2記載の研磨方法。
請求項4:
上記プレートのウェーハ基板保持面が、曲率半径Rが5.0km以上の凸面に形成された請求項3記載の研磨方法。
請求項5:
上記ウェーハ基板が圧電性酸化物単結晶基板である請求項1乃至4のいずれか1項記載の研磨方法。
請求項6:
圧電性酸化物単結晶基板がタンタル酸リチウム単結晶基板である請求項5記載の研磨方法。
請求項7:
請求項1乃至6のいずれか1項記載の研磨方法により片面が鏡面研磨されることにより得られたウェーハ。
【0017】
本発明のウェーハ基板の研磨方法は、前記鏡面研磨工程を前記圧電性酸化物単結晶等のウェーハ基板の裏面を粗面化した後に行い、この粗面化した圧電性酸化物単結晶等のウェーハ基板の裏面側を、液体を介してプレートに直接保持させることを特徴としている。
【0018】
この場合、本発明のウェーハ基板の研磨方法は、ウェーハ基板の裏面側を液体を介してプレートに直接保持させることから、プレート形状精度がウェーハの加工精度に及ぼす影響が大きく、プレート精度を、プレートのウェーハ基板保持面の曲率半径Rとして5.0km以上、好ましくは9.0km以上の凸形状に形成することが好ましい。
【0019】
ここで、曲率半径とは、曲線に接触する円の半径を意味し、この場合、プレート中央部を中心として互いに対向するプレート両端縁部及びこのプレート中央部を通る円弧を形成する円の半径として、容易に算出することができる。例えばφ485mm径のプレートの場合、曲率半径R=5.88kmが、プレート両端縁部とプレート中央部との高低差5.0μmに相当する。従って、具体的にはφ485mm径のプレートを用いる場合、プレートの曲率半径Rを5.0km以上、特に9.0km以上の凸形状にすることが好ましい(即ち、プレート精度として、プレートのウェーハ基板保持面の中央部の突出高さhを0μm≦h≦5μmの凸面、特に0μm≦h≦3μmの凸面とすることが好ましい)。なお、プレートは完全な平坦(即ち、プレートのウェーハ基板保持面の中央部の突出高さが0μm)でも差し支えないが、研磨条件の制御性を考慮すると中央部が突出していた方が好ましい。
【0020】
このようにプレート精度としてプレートのウェーハ基板保持面を凸形状にした場合、プレート自体が研磨布上で回転することによりプレート周縁部から中央部に周速度差が生じ、これよリウェーハ基板にも面内に研磨速度差が生じて、プレート中央部に相当する部分は研磨速度が小さく、プレート周縁部に相当する部分は研磨速度が大きくなる傾向となるため、この研磨速度を補うことができる。なお、プレートの形状はウェーハ基板保持面と反対面も同一形状、即ち周縁部から中央部に向かうに従い、漸次回転シャフト側に突出するように形成されていることが好ましい。
なお、プレートの厚さは適宜選定されるが、通常10〜30mmであることが好ましい。
【0021】
また、本発明のウェーハ基板の研磨方法は、ワックスを用いてウェーハを接着保持する方法や圧電性酸化物単結晶ウェーハをセラミックスプレートに真空吸着保持する方法と異なり、ウェーハ基板がプレートに固定されているものではないことから、鏡面研磨加工中に圧電性酸化物単結晶等のウェーハ基板がプレートのウェーハ保持位置で自由に回転することによりウェーハ裏面に擦れキズが生じないようにすることが好ましい。そこで、ウェーハ基板が、プレートのウェーハ保持位置で自由に回転することを防止するため、ウェーハ基板にオリエンテーションフラット(OF)を形成すると共に、このOF付きウェーハ基板と同一形状に型抜きされているテンプレートを用いることが好ましい。
【0022】
このウェーハ基板と同一形状(オリエンテーションフラット(OF)付き)に型抜きされているテンプレートに関しては、研磨工程直後のウェーハ基板回収作業に際し、ウェーハ基板を回収し易いようにオリエンテーションフラット部又はウェーハ基板周縁部の一部に指の大きさ程度の切り欠きを設けた方がより好ましい。
【0023】
更に、このオリエンテーションフラット部を設ける位置も、ウェーハ基板がプレートのウェーハ基板保持位置となるテンプレートの型抜き穴内で自由に回転することをより効果的に抑制するため、オリエンテーションフラット部をその長さ方向(図における直線方向)がプレートの回転方向に対してほぼ直面するように形成することがより好ましい。例えば図2のようにプレートの中央部に対向するように設けても差し支えないが、テンプレートの使用時間をより長くするためには図3のようにプレートの回転方向に対してオリエンテーションフラット部がほぼ直面するように形成することがより好ましい。
【0024】
本発明のウェーハ基板の研磨方法においては、ウェーハ基板を水等の液体を介してプレートに直接保持させている。従って、従来用いられてきたバッキング材が介在していないことから、圧電性酸化物単結晶等のウェーハ基板の平坦度等を高精度に加工することができる。また、圧電性酸化物単結晶等のウェーハ基板の裏面を粗面化した後に鏡面研磨を実施し、この粗面化した裏面側をプレートに直接保持させても、ウェーハ基板が、プレートのウェーハ基板保持位置で自由に回転しない工夫を施すことにより、裏面の粗さ変化を十分効果的に限度内に抑制することができる。
【0025】
一方、ウェーハ基板の吸着保持自体は、上記したように、従来のバッキング材を使用した場合と同様に、例えば水吸着により行っているため、鏡面研磨時及び加工後の取り扱い性に優れ、作業効率の向上を図ることができ、更には粗面化した裏面側に付着物が残留するおそれが極めて少ないため、残留付着物による電極剥がれ等を防止することができる。
加えて、従来のバッキング材を使用した研磨方法と比べて設備的に大きな変更点はなく、付帯設備等の投資は一切必要がない。
【0026】
なお、本発明において、ウェーハ基板は、丸形、少なくとも平面部分(例えばオリエンテーションフラット)を1箇所有する角型のいずれでもよく、大きさは特に制限ないが、厚さは5mm以下が好ましい。また、本発明においてウェーハ基板としては、圧電性酸化物単結晶基板であることが好ましく、特にタンタル酸リチウム単結晶基板であることが好ましい。
【0027】
【発明の実施の形態】
以下、本発明を実施するための形態についてウェーハ基板として圧電性酸化物単結晶ウェーハ基板を用いた場合を例に説明する。
図1は、本発明の圧電性酸化物単結晶ウェーハの製造方法を説明するための片面研磨装置の構成例を示す図である。同図において、1は研磨定盤である。この研磨定盤1の表面(上面)には研磨布2が貼り付けられており、研磨面を提供するものである。この研磨定盤1の下側には駆動軸3が固着されており、この駆動軸3を介して図示を省略したが、駆動系(例えばモーター)により、研磨定盤1は任意の回転速度で回転駆動される。
【0028】
上記したような研磨定盤1上(実際には研磨布2上)には、例えばセラミックスプレートからなるプレート4に保持された圧電性酸化物単結晶ウェーハ基板5がセットされる。このプレート4への圧電性酸化物単結晶ウェーハ基板5のセットに先立ち、事前に例えばエポキシガラス材からなる型抜き穴6aを有するテンプレート6(図2、図3に相当する)をプレート4に粘着テープを介して接着し、プレート4にウェーハ保持位置となる凹部(型抜き穴6a)を設けておく。この凹部内に圧電性酸化物単結晶ウェーハ基板5を例えば水等の液体を介して、この液体による吸着力により保持させることができる。なお、鏡面研磨加工中に圧電性酸化物単結晶ウェーハ基板5がプレート4のウェーハ保持位置となる凹部内で自由に回転しないように、基板5にオリエンテーションフラット(OF)6bが形成されていると共に、テンプレート6にはこのウェーハと同一形状(オリエンテーションフラット(OF)付き)の型抜き穴6aが施されている。
【0029】
このウェーハと同一形状(オリエンテーションフラット(OF)付き)に型抜きされているテンプレートに関しては、研磨工程直後のウェーハ基板回収作業に際し、ウェーハ基板を回収し易いようにオリエンテーションフラット部乃至ウェーハ基板周縁部の一部に指の大きさ程度の切り欠き6cを設けたほうがより好ましい。
【0030】
更に、このオリエンテーションフラット部を設ける位置も、ウェーハがプレートのウェーハ保持位置となる凹部内で自由に回転することを抑制するため、プレートの回転方向に対して直面するように設けたほうがより好ましい。即ち、図2のような位置でも差し支えないが、テンプレートの使用時間をより長くするためには図3のような位置がより好ましい。
【0031】
圧電性酸化物単結晶ウェーハ基板5が吸着保持されたプレート4は、回転シャフト7を介して図示を省略したが別の駆動系により回転駆動される。また、研磨布2上には、図示を省略したが、研磨剤供給装置から研磨剤が供給される。そして、上記研磨剤を供給しつつ研磨定盤1を回転させると共に、圧電性酸化物単結晶ウェーハ基板5をプレート4で研磨布2に押圧した状態で、プレート4を研磨定盤1とは逆方向に回転させる。このようにして、圧電性酸化物単結晶ウェーハ基板5の表面(研磨布2との摺接面)の鏡面研磨加工が行われる。
【0032】
図4に従来のバッキング材を使用した場合の片面研磨装置の構成例を示す。本発明と比較し、プレート4と圧電性酸化物単結晶ウェーハ基板5との間にバッキング材8が介在している。研磨機構そのものは本発明と同一である。圧電性酸化物単結晶ウェーハ基板5は、例えば水等の液体を介してバッキング材8に吸着(例えば水吸着)される。バッキング材8は発泡ポリウレタン等から構成された吸着材のため、圧電性酸化物単結晶ウェーハ基板5はバッキング材8に強固に固着される。よって、本研磨方法に用いられるテンプレート9(図5、図6に相当する)は圧電性酸化物単結晶ウェーハ基板5とほぼ同一直径を有する円形に型抜きを施すことで十分対応できる。なお、9aは円形状の型抜き穴である。
【0033】
次に、上述した片面研磨装置を用いた実施形態による圧電性酸化物単結晶ウェーハの製造工程について述べる。即ち、まず酸化物単結晶を例えばチョクラルスキー法により育成してそのインゴットを得て、指定された方向に平面(オリエンテーションフラット)を形成し、次いでこれを所定の厚さにスライス加工して板状のウェーハ基板を得る。このスライスウェーハ基板を両面ラップで所望の厚さまで研磨する。このスライス加工とラップ加工は、従来と同様に行えばよい。
【0034】
上記のようにラップ(表裏面を粗面化加工)した圧電性酸化物単結晶ウェーハ基板5に関し、図1に示した片面研磨装置を用いて鏡面研磨加工を行う。この鏡面研磨工程においては、まずプレート4の凹部内(プレート4に固定されたテンプレート6の型抜き穴6a)内に、粗面化した圧電性酸化物単結晶ウェーハ基板5の裏面側を、例えば水等の液体を介して吸着保持させる。
【0035】
次いで、この圧電性酸化物単結晶ウェーハ基板5を吸着保持したプレート4を研磨定盤1上に、研磨する面を研磨布2に接するようにセットする。そして、回転シャフト7をプレート4直上からゆっくり降ろしてプレート4に接触させ、研磨剤を研磨定盤1上に供給しつつ、プレート4と研磨定盤1を回転駆動させることによって、圧電性酸化物単結晶ウェーハ基板5の表面(粗面化加工した面と反対側の面)を鏡面研磨する。上述した鏡面研磨加工において、圧電性酸化物単結晶ウェーハ基板5は水等の液体を介してプレート4に直接保持されており、従来用いられてきたバッキング材8は介在していない。従って、圧電性酸化物単結晶ウェーハ基板5の加工精度、例えば平坦度等を高精度化することができる。具体的には、4インチ径の圧電性酸化物単結晶ウェーハ基板TTV(Total Thickness Variation)が3μm以下、5mm×5mmsiteにおけるLTVmax(Local Thickness Variation)が0.5μm以下の平坦度を再現性よく鏡面研磨加工することが可能となる。
【0036】
本発明における平坦度は、光学式斜入射レーザー干渉方式により、TTV(Total Thickness Variation)、LTVmax(Local Thickness Variation)を指標に評価することができる。ここで、TTVとは、ウェーハをクランプした状態で、ウェーハ裏面を基準平面とし、裏面に対する最大値と最小値の高さの差をいう。
【0037】
一方、LTVmaxとは、TTV同様、ウェーハをクランプした状態で、ウェーハ裏面を基準平面とし、更にウェーハ面内を正方形(本発明においては5mm×5mm)に区切った領域における裏面に対する最大値と最小値の高さの差を測定して、その中での最大値をいう。
【0038】
また、圧電性酸化物単結晶ウェーハ基板5の吸着保持は、従来のバッキング材8を使用した場合と同様に、例えば水吸着により行っているため、鏡面研磨加工後の取り扱い性に優れ、従来のワックス接着のように高度な洗浄等を必要としないため、作業効率の低下を防止することができる。更に、粗面化した裏面側に付着物が残留するおそれが極めて少ないため、残留付着物による電極剥がれ等を防止することができ、弾性表面波素子等の歩留りを向上させることが可能となる。
加えて、従来のバッキング材8を使用した研磨方法と比べて設備的に大きな変更点はなく、付帯設備等の投資は一切必要がない。
【0039】
このように、上述した圧電性酸化物単結晶ウェーハの製造方法の実施形態によれば、設備投資を一切せずに、従来のバッキング材を使用した研磨方法を変更することにより、高平坦度等の加工精度が得られると共に、このような圧電性酸化物単結晶ウェーハ基板の鏡面研磨加工の作業性及び後工程の作業性の向上を図ることが可能となる。従って、圧電性酸化物単結晶ウェーハを用いた弾性表面波素子等の歩留り並びに作業効率の向上等に大きく寄与するものである。
【0040】
【実施例】
以下、実施例及び比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
【0041】
[実施例1]
試料として、直径4インチのタンタル酸リチウム(LiTaO3)単結晶ウェーハ基板を用いた。チョクラルスキー(CZ)法によって製造したこの単結晶を、OF加工後、ワイヤーソーを用いてスライスし、表裏面が規定粗さの状態になるよう適切な研磨剤(遊離砥粒)を用いて、このスライスウェーハ基板を両面ラップで所望の厚さまで研磨した。
この後、上記のようにラップ(表裏面を粗面化加工)したウェーハに関し、ウェーハ基板保持面が曲率半径R=9.8km(中央部の突出高さ3μm)の板形状を有するプレートを用いて図1に示したような片面研磨装置を用いて鏡面研磨加工を行った。具体的には、セラミックス製のプレート4の凹部内(テンプレート6の型抜き穴6a内)にウェーハ基板の粗面化した裏面側を当接して水吸着させ、この状態でプレート4を研磨定盤1上に、研磨する面を研磨布2に接するようにセットした。次いで、回転シャフト7をプレート4直上からゆっくり降ろしてプレート4に接触させ、コロイダルシリカなる研磨剤を研磨布2上に供給しながら徐々に加圧し、ゆっくりと回転させた後に規定回転速度を維持しながら所定の圧力を加え、鏡面研磨加工を行った。この鏡面研磨加工後にウェーハ表面に付着しているコロイダルシリカなる研磨剤及びパーティクルを除去するため、所定の薬液にて、特定周波数の超音波洗浄を実施した。
【0042】
このような工程を100枚のウェーハ基板について実施し、平坦度を測定したところ、TTVで0.78〜2.89μm、5mm×5mmsiteにおけるLTVmaxで0.21〜0.48μmであった。
また、ウェーハ基板裏面を蛍光灯下で観察したところ、キズの発生は一切認められなかった。
【0043】
[比較例1]
図4に示したような片面研磨装置を用いて、図5に示したようにバッキング材(バッキング材の材質:発泡ポリウレタン、厚さ0.4mm)を介在させた曲率半径R=9.8km(中央部の突出高さ3μm)の板形状を有するプレートを用いる以外は実施例1と同様にして、鏡面研磨加工を行った。この鏡面研磨加工後にウェーハ基板表面に付着しているコロイダルシリカなる研磨剤及びパーティクルを除去するため、所定の薬液にて、特定周波数の超音波洗浄を実施した。
【0044】
このような工程を100枚のウェーハ基板について実施し、平坦度を測定したところ、TTVで2.18〜4.68μm、5mm×5mmsiteにおけるLTVmaxで0.78〜2.08μmであった。
なお、ウェーハ基板裏面を蛍光灯下で観察したところ、キズの発生は一切認められなかった。
【0045】
【0046】
以上のように、実施例の方が比較例よりもウェーハ基板平坦度の加工精度が優れており、ウェーハ基板全面にわたって設計されたパターン通りに金属電極を形成できるため、デバイス歩留りの改善を図ることができる。更に、ウェーハ基板裏面には擦れキズが一切生じないことから、キズに起因したワレ等の心配も回避することができる。
【0047】
なお、実施例において直径4インチのタンタル酸リチウムウェーハを例に説明したが、本発明は、弾性表面波フィルター用等に用いられるタンタル酸リチウム、ニオブ酸リチウム、水晶、四ホウ酸リチウム又はランガサイト等の圧電性酸化物単結晶ウェーハに関して有効なものであり、厚さや直径に関しては上記の例に限定されない。
【0048】
また、ウェーハは、圧電性酸化物単結晶ウェーハ以外にも、シリコンウェーハ、化合物半導体ウェーハ又は合成石英ウェーハ等の片面のみ鏡面化されたウェーハ状基板であればあらゆる素材に適用できる。
【0049】
【発明の効果】
本発明のウェーハ基板の研磨方法によれば、鏡面研磨時及び後工程の作業性の向上を図った上で、平坦度等の加工精度を向上させることができる。そして、このような片面鏡面研磨ウェーハを用いることにより、その後のデバイス化工程における歩留りを向上させることが可能となる。
【図面の簡単な説明】
【図1】本発明のウェーハ基板の研磨方法の実施形態で使用した片面研磨装置の構成を示す概略断面図である。
【図2】本発明のウェーハ基板の研磨方法の実施形態で使用したテンプレート形状の一例を示す平面図である。
【図3】本発明のウェーハ基板の研磨方法の実施形態で使用したテンプレート形状の他の例を示す平面図である。
【図4】従来のウェーハ基板の研磨方法で使用されている片面研磨装置の構成を示す概略断面図である。
【図5】従来のウェーハ基板の研磨方法で使用されているテンプレート形状の一例を示す平面図である。
【図6】比較形態で使用したテンプレート形状の一例を示す平面図である。
【符号の説明】
1 研磨定盤
2 研磨布
3 駆動軸
4 プレート
5 ウェーハ
6,9 テンプレート
7 回転シャフト
8 バッキング材[0001]
[Technical field to which the invention belongs]
The present invention relates to a method of mirror-polishing only one surface of a wafer, particularly a lithium tantalate single crystal wafer substrate used for a surface acoustic wave filter or the like, and a wafer obtained thereby.
[0002]
[Prior art]
In the mobile communication field such as PHS and mobile phones, piezoelectric oxide single crystal wafers such as lithium tantalate, lithium niobate, quartz, lithium tetraborate, or langasite are used as substrates for surface acoustic wave elements. .
[0003]
The surface acoustic wave element is configured by providing an interdigital (comb-shaped) transducer (electrode) on one main surface of an oxide single crystal wafer exhibiting piezoelectricity. In such a configuration, since the surface acoustic wave is excited and received by the transducer, the transducer forming surface of the single crystal wafer needs to be mirror-polished. Further, if the back surface side of the single crystal wafer has a similar mirror surface, unnecessary waves (failure waves) such as bulk waves are excited and received simultaneously with the excitation and reception of the surface acoustic waves, which causes spurious interference in the frequency characteristics. Therefore, in the single crystal wafer for the surface wave device, the back surface is roughened by polishing (lapping) with a rough abrasive or honing.
[0004]
Conventionally, these wafers are manufactured as follows. That is, a plane (orientation flat) is formed in a designated direction with respect to a single crystal ingot obtained by the Czochralski method, etc., and is cut using a slicer for an inner peripheral blade or a wire saw, It is obtained by wrapping both surfaces of the obtained wafer to a predetermined thickness, then mirror-polishing only one surface with a polishing apparatus, and cleaning after polishing.
The following items are important in the characteristics of the piezoelectric oxide single crystal wafer used for such a surface acoustic wave filter.
[0005]
In the application of the surface acoustic wave filter, it is necessary to form a metal electrode on the piezoelectric oxide single crystal wafer.For example, when forming a pattern on the wafer surface by photolithography, the wafer surface shape is irregularly wavy, A metal electrode conforming to the pattern is not formed. Therefore, in order to form a metal electrode on a piezoelectric oxide single crystal wafer according to the designed electrode pattern, a wafer having a small undulation, that is, good flatness must be provided with respect to the wafer surface shape.
[0006]
Conventionally, the mirror polishing of a piezoelectric oxide single crystal wafer for a surface acoustic wave element has been conventionally performed by heating a piezoelectric oxide single crystal wafer having a back surface coated with wax and bonding the wax to a ceramic plate (patent) Document 1: Japanese Utility Model Laid-Open No. 58-129658), and a ceramic plate single-crystal wafer is vacuum-adsorbed by providing innumerable adsorption holes in the portion of the ceramic plate holding the wafer (Patent Document 2: Japanese Patent Laid-Open No. Hei 2). No. -98926), a piezoelectric oxide single crystal wafer is water-adsorbed with an adsorbent made of foamed polyurethane or the like called a backing material (back pad) (Patent Document 3: Japanese Patent Laid-Open No. 62-297064, Patent Document 4). : JP-A-63-93562), which is carried out by single-side polishing.
[0007]
Of these conventional methods for holding piezoelectric oxide single crystal wafers, the method of bonding and holding a wafer with wax is excellent in processing accuracy such as flatness, but requires a technique for bonding, and the wax used for bonding is washed. Therefore, there is a problem in that the handling becomes complicated, and in particular, if the wax adhering to the roughened back surface cannot be completely removed, the electrode may be peeled off. In addition, since the piezoelectric oxide single crystal wafer is heated and bonded, there is a problem that the single crystal wafer is easily cracked in the heating process.
[0008]
The method of vacuum-holding the wafer on the ceramic plate is also excellent in processing accuracy such as flatness, but if there is a foreign object between the wafer and the plate, there is a risk that the part will be extremely polished and cause dents. High nature. Accordingly, it is necessary to prevent foreign matter from being mixed in, and it is necessary to thoroughly manage the degree of cleanliness and to promote automation without human intervention as much as possible, which requires enormous capital investment.
[0009]
On the other hand, the method of adsorbing and holding a wafer using a backing material does not have the above-mentioned problems and there is no particular problem with respect to the subsequent process, but due to the thickness variation of the adsorbent made of polyurethane foam, etc. There are problems that the processing accuracy such as the flatness of the crystal wafer is liable to be lowered, and that the wafer outer periphery is liable to occur.
[0010]
In addition, it is also considered to apply a double-side polishing method that facilitates high accuracy of flatness and the like for mirror polishing of a piezoelectric oxide single crystal wafer for surface acoustic wave elements. Roughening has to be performed, and it takes time and effort to protect the surface side mirror surface. Even if the surface side is protected and roughened, scratches etc. are generated on the surface side mirror surface. There was a problem that it was easy (Patent Document 5: JP 2000-124758 A, Patent Document 6: JP 2001-192296 A).
[0011]
In a mirror polishing process of a piezoelectric oxide single crystal wafer used for a conventional surface acoustic wave element or the like, the method of bonding and holding the piezoelectric oxide single crystal wafer using wax requires a wax cleaning step. For this reason, the handling becomes complicated, and at the same time, if wax remains on the roughened back surface, it may cause electrode peeling, and further, the piezoelectric oxide single crystal wafer is likely to be cracked in the heating process during bonding. The remaining. In the method of vacuum-holding a piezoelectric oxide single crystal wafer on a ceramic plate, the management of cleanliness is important, and there remains a problem that enormous capital investment is required. On the other hand, the method of adsorbing and holding a piezoelectric oxide single crystal wafer using a backing material still has a problem that high flatness and the like are difficult to obtain due to variations in the adsorbent thickness.
In addition, when the double-side polishing method is applied, it is necessary to roughen the back surface of the piezoelectric oxide single crystal wafer after mirror polishing, and thus there remains a problem that the mirror surface on the front side is likely to be scratched. It was.
[0012]
Furthermore, there is also proposed a method in which two wafers are bonded so that the surface to be mirrored becomes the outer surface and processed by a double-sided mirror polishing machine (Patent Document 7: JP-A-11-309665). There have been problems such as generation of scratches on the back surface of the wafer due to rubbing of the wafers and troublesome bonding operations.
[0013]
[Patent Document 1]
Japanese Utility Model Publication No. 58-129658
[Patent Document 2]
Japanese Patent Laid-Open No. 2-98926
[Patent Document 3]
JP-A-62-297064
[Patent Document 4]
JP-A-63-93562
[Patent Document 5]
JP 2000-124758 A
[Patent Document 6]
JP 2001-192296 A
[Patent Document 7]
JP-A-11-309665
[0014]
[Problems to be solved by the invention]
The present invention has been made in view of the above circumstances. In a single-sided mirror polishing process of a wafer, particularly a piezoelectric oxide single crystal wafer substrate used for a surface acoustic wave device or the like, handling properties during polishing and after the polishing step, etc. Wafer substrate capable of manufacturing a single-sided mirror wafer having excellent processing accuracy such as high flatness with high reproducibility, without increasing the workability, and without requiring a huge investment in equipment. An object of the present invention is to provide a polishing method and a wafer obtained thereby.
[0015]
[Means for Solving the Problems]
As a result of intensive studies to achieve the above object, the present inventors have found the following knowledge by devising a wafer substrate holding method in a polishing process in which one side of a wafer substrate is mirror-finished. This has led to the invention.
[0016]
That is, the present invention provides the following wafer substrate polishing method and wafer.
Claim 1:
By interposing a wafer substrate between a polishing cloth and a plate disposed on the polishing surface plate and rotating the polishing surface plate and the plate, respectively, the surface on the polishing cloth side of the wafer substrate is mirrored by the polishing cloth. A method for polishing a wafer substrate, comprising performing mirror polishing in a state in which the plate side surface of the wafer substrate is directly held on the plate by a liquid adsorption force through the liquid.
Claim 2:
A template in which an orientation flat is formed on the wafer substrate and a die hole having the same shape as that of the wafer substrate having the orientation flat is fixed to the plate, and the wafer substrate is fitted into the template die hole. The polishing method according to
Claim 3:
The polishing method according to
Claim 4:
The polishing method according to
Claim 5:
The polishing method according to
Claim 6:
The polishing method according to
Claim 7:
A wafer obtained by mirror polishing one side by the polishing method according to
[0017]
In the wafer substrate polishing method of the present invention, the mirror polishing step is performed after the back surface of the wafer substrate of the piezoelectric oxide single crystal or the like is roughened, and the wafer of the roughened piezoelectric oxide single crystal or the like is obtained. The back surface side of the substrate is directly held on the plate through the liquid.
[0018]
In this case, since the wafer substrate polishing method of the present invention directly holds the back side of the wafer substrate on the plate via the liquid, the plate shape accuracy has a great influence on the wafer processing accuracy. It is preferable to form a convex shape having a curvature radius R of the wafer substrate holding surface of 5.0 km or more, preferably 9.0 km or more.
[0019]
Here, the radius of curvature means the radius of a circle in contact with the curve, and in this case, as the radius of a circle forming an arc passing through both ends of the plate facing each other around the center of the plate and the center of the plate. Can be easily calculated. For example, in the case of a plate having a diameter of φ485 mm, the radius of curvature R = 5.88 km corresponds to a height difference of 5.0 μm between the edge portions of the plate and the center portion of the plate. Therefore, specifically, when a plate having a diameter of 485 mm is used, it is preferable that the curvature radius R of the plate is a convex shape of 5.0 km or more, particularly 9.0 km or more (that is, as the plate accuracy, the plate is held on the wafer substrate). The protrusion height h at the center of the surface is preferably a convex surface of 0 μm ≦ h ≦ 5 μm, particularly preferably a convex surface of 0 μm ≦ h ≦ 3 μm). The plate may be completely flat (that is, the protruding height of the central portion of the wafer substrate holding surface of the plate is 0 μm), but it is preferable that the central portion protrudes in consideration of controllability of polishing conditions.
[0020]
In this way, when the wafer substrate holding surface of the plate has a convex shape for plate accuracy, the plate itself rotates on the polishing cloth, resulting in a difference in peripheral speed from the peripheral edge of the plate to the central portion. A difference in the polishing rate is generated therein, and the portion corresponding to the central portion of the plate tends to have a low polishing rate, and the portion corresponding to the peripheral portion of the plate tends to increase in the polishing rate. In addition, it is preferable that the shape of the plate is formed so that the surface opposite to the wafer substrate holding surface has the same shape, that is, gradually protrudes toward the rotating shaft as it goes from the peripheral portion toward the central portion.
In addition, although the thickness of a plate is selected suitably, it is preferable normally that it is 10-30 mm.
[0021]
In addition, the wafer substrate polishing method of the present invention is different from the method of bonding and holding a wafer using wax and the method of vacuum-holding and holding a piezoelectric oxide single crystal wafer on a ceramic plate. Therefore, it is preferable that a wafer substrate such as a piezoelectric oxide single crystal is freely rotated at the wafer holding position of the plate during mirror polishing so that the rear surface of the wafer is not rubbed and scratched. Therefore, in order to prevent the wafer substrate from freely rotating at the wafer holding position of the plate, an orientation flat (OF) is formed on the wafer substrate, and the template is punched in the same shape as the wafer substrate with OF. Is preferably used.
[0022]
For templates that have been punched into the same shape as this wafer substrate (with orientation flat (OF)), the orientation flat portion or the peripheral edge portion of the wafer substrate is used so that the wafer substrate can be easily recovered during the wafer substrate recovery operation immediately after the polishing process. It is more preferable to provide a notch about the size of a finger in a part of this.
[0023]
Furthermore, the position where the orientation flat portion is provided is also arranged in the length direction in order to more effectively suppress the wafer substrate from freely rotating in the template punching hole which becomes the wafer substrate holding position of the plate. More preferably, it is formed so that (the linear direction in the figure) substantially faces the rotation direction of the plate. For example, as shown in FIG. 2, it may be provided so as to be opposed to the central portion of the plate. However, in order to extend the use time of the template, the orientation flat portion is almost the same as the rotation direction of the plate as shown in FIG. More preferably, it is formed to face.
[0024]
In the method for polishing a wafer substrate of the present invention, the wafer substrate is directly held on the plate via a liquid such as water. Therefore, since the conventionally used backing material is not interposed, the flatness of the wafer substrate such as a piezoelectric oxide single crystal can be processed with high accuracy. Even if the back surface of a wafer substrate such as a piezoelectric oxide single crystal is roughened and then mirror polishing is performed, and the rough surface of the back surface is directly held by a plate, the wafer substrate is still a plate wafer substrate. By giving a device that does not rotate freely at the holding position, it is possible to suppress the change in the roughness of the back surface within the limit sufficiently effectively.
[0025]
On the other hand, as described above, the wafer substrate adsorption holding itself is performed by, for example, water adsorption, as in the case of using a conventional backing material, so that it is excellent in handleability during mirror polishing and after processing, and work efficiency. In addition, since there is very little possibility that deposits remain on the roughened back surface side, electrode peeling due to the remaining deposits can be prevented.
In addition, there are no major changes in equipment compared to conventional polishing methods using a backing material, and there is no need to invest in incidental equipment.
[0026]
In the present invention, the wafer substrate may be either a round shape or a square shape having at least one plane portion (for example, an orientation flat), and the size is not particularly limited, but the thickness is preferably 5 mm or less. In the present invention, the wafer substrate is preferably a piezoelectric oxide single crystal substrate, and particularly preferably a lithium tantalate single crystal substrate.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a mode for carrying out the present invention will be described taking as an example a case where a piezoelectric oxide single crystal wafer substrate is used as a wafer substrate.
FIG. 1 is a diagram showing a configuration example of a single-side polishing apparatus for explaining a method for manufacturing a piezoelectric oxide single crystal wafer of the present invention. In the figure,
[0028]
A piezoelectric oxide single
[0029]
With respect to a template that has been punched into the same shape as this wafer (with orientation flat (OF)), the orientation flat portion or the peripheral portion of the wafer substrate can be easily recovered during the wafer substrate recovery operation immediately after the polishing process. It is more preferable to provide a
[0030]
Further, it is more preferable that the orientation flat portion is provided so as to face the rotation direction of the plate in order to prevent the wafer from freely rotating in the concave portion serving as the wafer holding position of the plate. That is, the position as shown in FIG. 2 may be used, but the position as shown in FIG. 3 is more preferable in order to extend the use time of the template.
[0031]
The plate 4 on which the piezoelectric oxide single
[0032]
FIG. 4 shows a configuration example of a single-side polishing apparatus in the case where a conventional backing material is used. Compared to the present invention, a
[0033]
Next, a manufacturing process of the piezoelectric oxide single crystal wafer according to the embodiment using the above-described single-side polishing apparatus will be described. That is, an oxide single crystal is first grown by, for example, the Czochralski method to obtain an ingot, a plane (orientation flat) is formed in a specified direction, and then this is sliced to a predetermined thickness to obtain a plate. A wafer substrate is obtained. The slice wafer substrate is polished to a desired thickness by double-sided lapping. This slicing and lapping may be performed in the same manner as in the past.
[0034]
The piezoelectric oxide single
[0035]
Next, the plate 4 holding the piezoelectric oxide single
[0036]
The flatness according to the present invention is determined by TTV (Total Thickness Variation), LTV by optical oblique incidence laser interference method. max (Local Thickness Variation) can be used as an index. Here, TTV means a difference between the maximum value and the minimum value with respect to the back surface, with the wafer back surface being a reference plane in a state where the wafer is clamped.
[0037]
On the other hand, LTV max Like the TTV, the height of the maximum value and the minimum value with respect to the back surface in a region where the wafer back surface is clamped and the wafer back surface is divided into squares (5 mm × 5 mm in the present invention). Is the maximum value of the difference.
[0038]
In addition, the adsorption holding of the piezoelectric oxide single
In addition, there is no significant change in equipment compared to the conventional polishing method using the
[0039]
Thus, according to the embodiment of the method for manufacturing a piezoelectric oxide single crystal wafer described above, by changing the polishing method using the conventional backing material without making any capital investment, the high flatness, etc. Thus, it is possible to improve the workability of the mirror polishing of the piezoelectric oxide single crystal wafer substrate and the workability of the subsequent process. Therefore, it greatly contributes to the improvement of the yield and work efficiency of the surface acoustic wave device using the piezoelectric oxide single crystal wafer.
[0040]
【Example】
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated concretely, this invention is not restrict | limited to the following Example.
[0041]
[Example 1]
As a sample, lithium tantalate (LiTaO) having a diameter of 4 inches was used. 3 ) A single crystal wafer substrate was used. This single crystal manufactured by the Czochralski (CZ) method is sliced with a wire saw after OF processing, and using an appropriate abrasive (free abrasive) so that the front and back surfaces are in a specified roughness state. The slice wafer substrate was polished to a desired thickness by double-sided lapping.
Thereafter, for the wafer lapped (roughening the front and back surfaces) as described above, a plate having a plate shape with a wafer substrate holding surface having a radius of curvature R = 9.8 km (projection height of 3 μm at the center) is used. Then, mirror polishing was performed using a single-side polishing apparatus as shown in FIG. Specifically, the roughened back surface side of the wafer substrate is brought into contact with water in the recess of the ceramic plate 4 (in the die-
[0042]
When such a process was performed on 100 wafer substrates and the flatness was measured, the LTV was 0.78 to 2.89 μm by TTV and 5 mm × 5 mmsite. max It was 0.21-0.48 micrometer.
Further, when the back surface of the wafer substrate was observed under a fluorescent lamp, no scratch was found.
[0043]
[Comparative Example 1]
Using a single-side polishing apparatus as shown in FIG. 4, a curvature radius R = 9.8 km with a backing material (backing material: foamed polyurethane, thickness 0.4 mm) as shown in FIG. Mirror polishing was performed in the same manner as in Example 1 except that a plate having a plate shape with a projection height of 3 μm at the center was used. In order to remove the abrasive and particles of colloidal silica adhering to the wafer substrate surface after the mirror polishing, ultrasonic cleaning at a specific frequency was performed with a predetermined chemical solution.
[0044]
When such a process was performed on 100 wafer substrates and the flatness was measured, LTV at 2.18 to 4.68 μm, 5 mm × 5 mmsite by TTV. max It was 0.78 to 2.08 μm.
When the back surface of the wafer substrate was observed under a fluorescent lamp, no scratches were observed.
[0045]
[0046]
As described above, the processing accuracy of the wafer substrate flatness is superior to that of the comparative example, and the metal electrodes can be formed according to the designed pattern over the entire surface of the wafer substrate, so that the device yield can be improved. Can do. Further, since there is no rubbing scratch on the back surface of the wafer substrate, it is possible to avoid worrying about cracks due to scratches.
[0047]
In the embodiment, a lithium tantalate wafer having a diameter of 4 inches has been described as an example. However, the present invention relates to lithium tantalate, lithium niobate, crystal, lithium tetraborate, or langasite used for a surface acoustic wave filter or the like. The piezoelectric oxide single crystal wafer such as the above is effective, and the thickness and diameter are not limited to the above examples.
[0048]
In addition to the piezoelectric oxide single crystal wafer, the wafer can be applied to any material as long as it is a wafer-like substrate having only one side mirrored, such as a silicon wafer, a compound semiconductor wafer, or a synthetic quartz wafer.
[0049]
【The invention's effect】
According to the method for polishing a wafer substrate of the present invention, it is possible to improve processing accuracy such as flatness while improving workability during mirror polishing and subsequent processes. And by using such a single-sided mirror polished wafer, it becomes possible to improve the yield in the subsequent device fabrication process.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the configuration of a single-side polishing apparatus used in an embodiment of a wafer substrate polishing method of the present invention.
FIG. 2 is a plan view showing an example of a template shape used in the embodiment of the wafer substrate polishing method of the present invention.
FIG. 3 is a plan view showing another example of the template shape used in the embodiment of the wafer substrate polishing method of the present invention.
FIG. 4 is a schematic cross-sectional view showing a configuration of a single-side polishing apparatus used in a conventional wafer substrate polishing method.
FIG. 5 is a plan view showing an example of a template shape used in a conventional wafer substrate polishing method.
FIG. 6 is a plan view showing an example of a template shape used in a comparative form.
[Explanation of symbols]
1 Polishing surface plate
2 Abrasive cloth
3 Drive shaft
4 plates
5 wafers
6,9 template
7 Rotating shaft
8 Backing material
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003197784A JP2005034926A (en) | 2003-07-16 | 2003-07-16 | Polishing method of wafer substrate, and wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003197784A JP2005034926A (en) | 2003-07-16 | 2003-07-16 | Polishing method of wafer substrate, and wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005034926A true JP2005034926A (en) | 2005-02-10 |
Family
ID=34207810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003197784A Pending JP2005034926A (en) | 2003-07-16 | 2003-07-16 | Polishing method of wafer substrate, and wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005034926A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007090515A (en) * | 2005-08-31 | 2007-04-12 | Shin Etsu Chem Co Ltd | Wafer polishing method and wafer |
KR101174925B1 (en) * | 2005-08-31 | 2012-08-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Wafer polishing method and polished wafer |
JP2013220516A (en) * | 2012-04-18 | 2013-10-28 | Sumitomo Metal Mining Co Ltd | Wafer substrate and method of manufacturing the same |
-
2003
- 2003-07-16 JP JP2003197784A patent/JP2005034926A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007090515A (en) * | 2005-08-31 | 2007-04-12 | Shin Etsu Chem Co Ltd | Wafer polishing method and wafer |
KR101174925B1 (en) * | 2005-08-31 | 2012-08-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Wafer polishing method and polished wafer |
JP2013220516A (en) * | 2012-04-18 | 2013-10-28 | Sumitomo Metal Mining Co Ltd | Wafer substrate and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3055401B2 (en) | Work surface grinding method and device | |
KR101174925B1 (en) | Wafer polishing method and polished wafer | |
TWI515783B (en) | Processing method of semiconductor wafers | |
JP5384313B2 (en) | Composite substrate manufacturing method and composite substrate | |
JP4093793B2 (en) | Semiconductor wafer manufacturing method and wafer | |
JP3400765B2 (en) | Method of manufacturing a semiconductor wafer and use of the method | |
JP3329288B2 (en) | Semiconductor wafer and method of manufacturing the same | |
JP3828176B2 (en) | Manufacturing method of semiconductor wafer | |
WO2002005337A1 (en) | Mirror chamfered wafer, mirror chamfering polishing cloth, and mirror chamfering polishing machine and method | |
JP7271875B2 (en) | Method for manufacturing oxide single crystal substrate | |
JP3328193B2 (en) | Method for manufacturing semiconductor wafer | |
JP2000114216A (en) | Manufacture of semiconductor wafer | |
JP5871282B2 (en) | A method for producing a piezoelectric oxide single crystal wafer. | |
JP2010153961A (en) | Method of manufacturing compound substrate, and compound substrate | |
JP2007260793A (en) | Wafer substrate polishing method and wafer made of piezoelectric single crystal | |
JPH11309665A (en) | Manufacture of oxide single crystal substrate | |
JP2005034926A (en) | Polishing method of wafer substrate, and wafer | |
JP2001332949A (en) | Method for manufacturing surface acoustic wave element | |
JPH11189500A (en) | Production of oxide single crystal substrate | |
JP2007090515A (en) | Wafer polishing method and wafer | |
JPH0957586A (en) | Working method for wafer | |
JP3399179B2 (en) | Wafer processing method | |
JP5459016B2 (en) | Wafer substrate polishing method and polishing plate | |
JP2013220516A (en) | Wafer substrate and method of manufacturing the same | |
JP2020015138A (en) | Manufacturing method for piezoelectric oxide monocrystal wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080430 |