JP2005033611A - Transistor protection circuit - Google Patents
Transistor protection circuit Download PDFInfo
- Publication number
- JP2005033611A JP2005033611A JP2003271891A JP2003271891A JP2005033611A JP 2005033611 A JP2005033611 A JP 2005033611A JP 2003271891 A JP2003271891 A JP 2003271891A JP 2003271891 A JP2003271891 A JP 2003271891A JP 2005033611 A JP2005033611 A JP 2005033611A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- protection circuit
- transistor
- current
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明はトランジスタの保護回路、特に制御IC内のゲート電圧駆動形出力制御トランジスタを電源の過電圧(サージ電圧)から保護する保護回路に関する。 The present invention relates to a protection circuit for a transistor, and more particularly to a protection circuit for protecting a gate voltage driven output control transistor in a control IC from an overvoltage (surge voltage) of a power supply.
インダクタンスを含む回路を流れる電流をスイッチ素子でオンオフするときはサージ電圧が発生することがある。例えば、車両の点火装置の一次コイルはその一端が電源(バッテリ)に接続され、他端がイグナイタの出力制御トランジスタ(例えばIGBT)のコレクタに接続されている。イグナイタの作動中にロードランプサージ等の過電圧がコレクタに印加され易く、それによりIGBTが破壊するおそれがある。 A surge voltage may be generated when the current flowing through the circuit including the inductance is turned on and off by the switch element. For example, a primary coil of a vehicle ignition device has one end connected to a power source (battery) and the other end connected to a collector of an output control transistor (eg, IGBT) of an igniter. During operation of the igniter, an overvoltage such as a load ramp surge is likely to be applied to the collector, which may cause destruction of the IGBT.
IGBTの破壊を防止するため、図3示す従来例(特許文献1参照)では、MOSFET100のドレインDとこれに接続されたリアクトル102との中間点とゲートGとの間に、ダイオード104及びサイリスタ106とを含む保護回路110が配置されている。ダイオード104はそのカソードがMOSFET100のドレインに接続され、過電圧サージを検知する。サイリスタ106は検知電圧をゲートに受けてターンオンし、電源114から抵抗112を介して供給される電力をMOSFET100のゲートに出力する。
In order to prevent the destruction of the IGBT, in the conventional example shown in FIG. 3 (see Patent Document 1), a
ドレイン−ソース間に過電圧サージが発生し、その大きさがダイオード104のブレークオーバ電圧を超えると、サイリスタ106がオンし電源114からの駆動電圧によりMOSFET100がオンし、サージ電流をGNDに放流する。
しかし、従来例はMOSFET100を含む制御ICの電源として電源114の電圧を利用している。電源114の電圧は種々の原因により変動する。よって、これではMOSFET100を電源114のサージ電圧から保護するために別の保護回路が必要となり、その結果保護回数の構成が複雑になる。
However, the conventional example uses the voltage of the
本発明は上記事情に鑑みてなされたもので、構成が簡単でありながら、コレクタに加わる電源の過電圧(サージ電圧)から制御ICの出力制御トランジスタを効果的に保護することができる保護回路を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a protection circuit capable of effectively protecting an output control transistor of a control IC from an overvoltage (surge voltage) of a power supply applied to a collector while having a simple configuration. The purpose is to do.
本願の発明者は、変動の少ない制御回路(制御用CPU)からの制御電圧により保護回路を駆動し、その上で電源のサージ電圧が発生したときは出力制御トランジスタのゲート電圧を遮断(トランジスタをオフ)することを思い付いて、本発明を完成した。 The inventor of the present application drives the protection circuit with a control voltage from a control circuit (control CPU) with little fluctuation, and when the power supply surge voltage is generated, the gate voltage of the output control transistor is cut off (the transistor is turned off). The present invention has been completed.
本発明によるトランジスタの保護回路は、請求項1に記載したように、電源に接続された負荷にコレクタが接続され、負荷を制御するための電圧がゲートに入力される出力制御トランジスタを電源の過電圧から保護する保護回路であって、出力制御トランジスタのコレクタ電流を検知する第1電流検知手段と;検知されたコレクタ電流による電圧を予め設定された第1基準電圧と比較する比較手段と;電源の過電圧により検知した電圧が比較電圧よりも大きいとき出力制御トランジスタのゲート電圧をゼロにするゲート電圧遮断手段と;を含む過電圧保護回路を備えた、ことを特徴とする。 In the transistor protection circuit according to the present invention, the collector is connected to the load connected to the power supply, and the output control transistor in which the voltage for controlling the load is input to the gate is used as the overvoltage of the power supply. A first current detection means for detecting a collector current of the output control transistor; a comparison means for comparing a voltage based on the detected collector current with a first reference voltage set in advance; And an overvoltage protection circuit including a gate voltage cut-off means for setting the gate voltage of the output control transistor to zero when the voltage detected by the overvoltage is larger than the comparison voltage.
この保護回路において、サージ電圧に起因して第1電流検知手段が検知した電流による電圧(その変化量)が基準電圧よりも大きいと比較手段が判断すると、ゲート電圧遮断手段が出力制御トランジスタのゲート電圧をゼロする。これにより、出力制御トランジスタは非作動状態となる。 In this protection circuit, when the comparison means determines that the voltage (the amount of change) due to the current detected by the first current detection means due to the surge voltage is greater than the reference voltage, the gate voltage cutoff means is connected to the gate of the output control transistor. Zero the voltage. As a result, the output control transistor is deactivated.
請求項2の保護回路は、請求項1において更に、コレクタ電流を検知する第2電流検知手段と、検知されたコレクタ電流による電圧と予め設定された第2基準電圧との差を所定値以下に保つ作動増幅器と、過電流により電圧の差が所定値を超えたときゲート電圧を低減させるゲート電圧低減手段とを含む過電流保護回路を備えた。又、請求項3の保護回路は、請求項2において、ゲート電圧遮断手段はゲート電圧低減手段の電圧低減作用を受けない。 According to a second aspect of the present invention, there is provided the protection circuit according to the first aspect, wherein the difference between the second current detection means for detecting the collector current and the voltage based on the detected collector current and a preset second reference voltage is less than a predetermined value. There is provided an overcurrent protection circuit including an operation amplifier for maintaining and a gate voltage reduction means for reducing the gate voltage when a voltage difference exceeds a predetermined value due to overcurrent. According to a third aspect of the protection circuit of the present invention, in the second aspect, the gate voltage cutoff means is not subjected to the voltage reduction action of the gate voltage reduction means.
請求項4の保護回路は、請求項3において、第1電流検知手段及び第2電流知手段は出力制御トランジスタのコレクタ電流のカレントミラーを利用する。請求項5の保護回路は、請求項3において、第1基準電圧は第2基準電圧よりも高い。請求項6の保護回路は、請求項3において、過電圧保護回路及び過電流保護回路は制御用ECUの電圧により駆動される。 According to a protection circuit of a fourth aspect of the present invention, in the third aspect, the first current detection means and the second current knowledge means use a current mirror of the collector current of the output control transistor. The protection circuit of claim 5 is the protection circuit of claim 3, wherein the first reference voltage is higher than the second reference voltage. According to a sixth aspect of the present invention, the overvoltage protection circuit and the overcurrent protection circuit are driven by the voltage of the control ECU.
本発明のトランジスタの保護回路によれば、サージ電圧に起因して検知した電圧が基準電圧よりも高いときは、ゲート電圧遮断手段が出力制御トランジスタのゲート電圧をゼロする。その結果、出力制御トランジスタ及びこれを含む制御ICは非作動状態となる。非作動状態でサージ電圧が印加されても、出力制御トランジスタは破壊する心配はない。 According to the transistor protection circuit of the present invention, when the voltage detected due to the surge voltage is higher than the reference voltage, the gate voltage cutoff means zeroes the gate voltage of the output control transistor. As a result, the output control transistor and the control IC including the output control transistor are deactivated. Even if a surge voltage is applied in a non-operating state, the output control transistor does not have to be destroyed.
請求項2の保護回路によれば、ゲート電圧低減手段を含む電流保護回路を設けたので、出力制御トランジスタが過電流から確実に保護される。請求項3及び5の保護回路によれば、過電流に起因して成されるゲート電圧低減手段によるゲート電圧の低減に影響されることなく、サージ電圧の発生時は、ゲート電圧遮断手段が出力制御トランジスタのゲート電圧を遮断する。 According to the protection circuit of the second aspect, since the current protection circuit including the gate voltage reducing means is provided, the output control transistor is reliably protected from the overcurrent. According to the protection circuits of claims 3 and 5, the gate voltage cutoff means outputs the surge voltage when it is generated without being affected by the reduction of the gate voltage by the gate voltage reduction means caused by the overcurrent. The gate voltage of the control transistor is cut off.
請求項4の保護回路によれば、第1電流検知手段及び第2電流検知手段の構成が簡単になる。請求項6の保護回路によれば、保護回路を駆動する電源のサージ電圧による出力制御トランジスタの破壊を考慮することが不要となる。 According to the protection circuit of the fourth aspect, the configuration of the first current detection means and the second current detection means is simplified. According to the protection circuit of the sixth aspect, it is not necessary to consider the destruction of the output control transistor due to the surge voltage of the power source that drives the protection circuit.
制御用ECUと電源で駆動される負荷との間に配置される制御ICは、少なくとも、制御用ECUからの信号により負荷の作動時期を制御する出力制御トランジスタと、コレクタに加わる電源のサージ電圧から出力制御トランジスタを保護するための過電圧保護回路とを含む。なお、コレクタに加わる過電流から出力制御トランジスタを保護するための過電流保護回路も有することができる。
(1)過電圧保護回路
過電圧保護回路は、少なくとも第1電流検知トランジスタ、比較器及びゲート電圧遮断用トランジスタを含む。更に、フリップフロップ(FF)を含むことができる。
The control IC arranged between the control ECU and the load driven by the power supply is based on at least an output control transistor for controlling the operation timing of the load by a signal from the control ECU and a surge voltage of the power supply applied to the collector. And an overvoltage protection circuit for protecting the output control transistor. An overcurrent protection circuit for protecting the output control transistor from an overcurrent applied to the collector can also be provided.
(1) Overvoltage protection circuit The overvoltage protection circuit includes at least a first current detection transistor, a comparator, and a gate voltage cutoff transistor. Furthermore, a flip-flop (FF) can be included.
第1電流検知手段及び次述する第2電流検知手段は、出力制御トランジスタのコレクタ電流のカレントミラーを利用することができる。即ち、出力制御トランジスタのコレクタとゲートとを直結し、出力制御トランジスタのゲート、第1電流検知トランジスタのゲート及び第2電流検知トランジスタのゲートが共通の配線に接続する。出力制御トランジスタの所定の基準電流(コレクタ電流)が流れると、ゲート−エミッタ間に所定の電圧VBEが発生する。この電圧VBEは第1電流検知トランジスタ及び第2電流検知用トランジスタのゲート−エミッタ間にも同様に加わり、これら2つのトランジスタにも基準電流と同じ電流が流れる。 A current mirror of the collector current of the output control transistor can be used for the first current detection means and the second current detection means described below. That is, the collector and gate of the output control transistor are directly connected, and the gate of the output control transistor, the gate of the first current detection transistor, and the gate of the second current detection transistor are connected to a common wiring. When a predetermined reference current (collector current) of the output control transistor flows, a predetermined voltage V BE is generated between the gate and the emitter. This voltage V BE is similarly applied between the gate and emitter of the first current detection transistor and the second current detection transistor, and the same current as the reference current flows through these two transistors.
サージ電圧の印加時は第1電流検知トランジスタを流れるカレントミラーが上昇するので、これを利用してサージ電圧を検知する。同様に、過電流が流れたとき上昇する第2電流検知トランジスタを流れるカレントミラーを利用して過電流制御を行う。 When the surge voltage is applied, the current mirror that flows through the first current detection transistor rises, and this is used to detect the surge voltage. Similarly, overcurrent control is performed using a current mirror that flows through a second current detection transistor that rises when an overcurrent flows.
比較器は2つの入力端子と1つの出力端子とを有し、第1入力端子に入力される検知電流による電圧変化量を、第2入力端子に予めセットされた基準電圧と比較する。FFの第1入力端子に比較器の出力が入力され、第2入力端子には制御信号が入力される。サージ電圧の発生時、ゲート電圧をゼロにするゲート電圧遮断手段はトランジスタから成る。
(2)過電流保護回路
過電流保護回路は、第2電流検知手段、オペアンプ及びゲート電流低減手段を含む。オペアンプ(作動増幅器)は、第1入力端子に入力される検知電流による電流変化量と、第2入力端子に設定された基準電圧との差を所定値以下に保つ。ゲート電圧を所定値まで低減させるゲート電圧低減手段はトランジスタから成る。
(3)両者の関係等
ゲート電圧遮断手段は、ゲート電圧低減手段による電圧低減作用を受けないことが望ましい。具体的には、第1に、ゲート電圧遮断手段を構成する電圧遮断トランジスタのゲートが、ゲート電圧低減手段を構成する電圧低減トランジスタのゲートよりも制御ICの入力端子側(出力制御トランジスタのゲートから遠い側)に接続されていることである。
The comparator has two input terminals and one output terminal, and compares the amount of voltage change caused by the detected current input to the first input terminal with a reference voltage preset in the second input terminal. The output of the comparator is input to the first input terminal of the FF, and the control signal is input to the second input terminal. The gate voltage cut-off means for making the gate voltage zero when the surge voltage is generated comprises a transistor.
(2) Overcurrent protection circuit The overcurrent protection circuit includes second current detection means, an operational amplifier, and gate current reduction means. The operational amplifier (operational amplifier) keeps the difference between the amount of change in current due to the detected current input to the first input terminal and the reference voltage set at the second input terminal below a predetermined value. The gate voltage reducing means for reducing the gate voltage to a predetermined value comprises a transistor.
(3) Relationship between the two etc. It is desirable that the gate voltage cut-off means is not subjected to the voltage reduction action by the gate voltage reduction means. Specifically, first, the gate of the voltage cut-off transistor constituting the gate voltage cut-off means is closer to the input terminal side of the control IC (from the gate of the output control transistor than the gate of the voltage reduction transistor constituting the gate voltage reduction means). It is connected to the far side.
第2に、第1電流検知トランジスタから電圧変化量を入力されるコンパレータにより駆動されるゲート電圧遮断トランジスタの出力部が、第2電流検知トランジスタから電圧変化量を入力されるオペアンプにより駆動されるゲート低減トランジスタの出力よりも入力端子側に近いことが望ましい。そして、コンパレータ第1基準電圧はオペアンプの第2基準電圧よりも高いことが望ましい。 Second, the output part of the gate voltage cutoff transistor driven by the comparator that receives the voltage change amount from the first current detection transistor is the gate that is driven by the operational amplifier that receives the voltage change amount from the second current detection transistor. It is desirable to be closer to the input terminal side than the output of the reduction transistor. The first reference voltage of the comparator is preferably higher than the second reference voltage of the operational amplifier.
また、過電圧保護回路及び過電流保護回路は、制御用ECUの電力により駆動されることが望ましい。 Further, it is desirable that the overvoltage protection circuit and the overcurrent protection circuit are driven by the electric power of the control ECU.
以下、本発明の実施例を添付図面を参照しつつ説明する。
(構成)
この実施例は、車両のイグナイタに本発明が適用された場合である。図1において、点火コイル(不図示)の1次コイル60と制御用CPU65との間に制御IC(イグナイタ)10が配置されている。1次コイル60の他端は、バッテリ(不図示)に接続されている。制御用CPU65の制御信号がイグナイタ10の入力端子11に入力され、イグナイタ10の制御信号が出力端子12から1次コイル60に出力される。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
(Constitution)
In this embodiment, the present invention is applied to an igniter of a vehicle. In FIG. 1, a control IC (igniter) 10 is arranged between a
イグナイタ10は1次コイル60の作動時期を制御する出力制御トランジスタ15を含む。出力制御トランジスタ15のコレクタが出力端子12に接続され、エミッタは接地端子13に接続され、ゲートが高位側配線66により入力端子11に接続されている。
The
イグナイタ10はさらに、コレクタに加わる過電圧(サージ電圧)から出力制御トランジスタ15を保護する過電圧保護回路20と、過大なコレクタ電流から出力制御トランジスタ15を保護する過電流保護回路40とを含む。
The
過電圧保護回路20は第1電流検知トランジスタ22と、比較器(コンパレータ)25と、フリップフロップ回路30と、ゲート電圧遮断トランジスタ35とを含む。第1電流検知トランジスタ22のコレクタが接続点67で上記出力制御トランジスタ15のコレクタに接続され、エミッタが抵抗21を介して接地端子13に、ゲートが第1抵抗23を介して高位側配線66上の接続点68に、それぞれ接続されている。
The
エミッタの出力がコンパレータ25の第1入力端子に入力される。第2入力端子基準電流Vref1が入力されている。出力端子はFF30のセット端子Sに接続されリセット端子Rは接続点69で高位側配線66に接続されている。FF30の出力端子がそのゲートに接続されたゲート電圧遮断トランジスタ35のコレクタは上記接続点68において高位側配線66に接続されエミッタは低位側配線71に接続されている。高位側配線66には接続点68と69との間に抵抗70が配置されている。
The output of the emitter is input to the first input terminal of the
過電流保護回路40は第2電流検知トランジスタ42と、オペアンプ45と、ゲート電流低減トランジスタ50とを含む。第2電流検知トランジスタ42のコレクタが接続点73で上記出力制御トランジスタ15のコレクタに接続されている。エミッタが第1抵抗41を介して接地端子13に接続され、ゲートが第1電流トランジスタ22のゲートと上記接続点68との間の接続点74で高位側配線66に接続されている。
The
エミッタの出力がオペアンプ45の第1入力端子に入力される。第2入力端子には基準電圧Vref2が入力されている。出力端子がそのゲートに接続されたゲート電圧低減トランジスタ50のコレクタは上記接続点68よりも入力端子11から遠い(出力制御トランジスタ15のゲートに近い)接続点76で高位側配線66に接続されている。エミッタは上記ゲート電圧遮断トランジスタ35のエミッタと接地端子13との間の接続点77で低位側配線71に接続されている。高位側配線66には接続点68と76との間に抵抗78が配置されている。
(作用)
図2を参照しつつ実施例の作用を説明する。なお、左半分は電源からの通常状態(サージ電圧が印加されないない状態)を示し、右半分はサージ電圧が印加された状態を示す。
(1)通常状態
図2(b)に示すように、1次コイル60に接続された電源の電圧Bは一定値(例えば12V)に維持されている。図2(a)に示すように、制御用CPU65から入力端子11に点火信号Aが印加される。
The output of the emitter is input to the first input terminal of the
(Function)
The operation of the embodiment will be described with reference to FIG. The left half shows a normal state (a state where no surge voltage is applied) from the power source, and the right half shows a state where a surge voltage is applied.
(1) Normal State As shown in FIG. 2B, the voltage B of the power source connected to the
図2(c)にc1で示すように、出力制御トランジスタ15のコレクタからエミッタに流れる電流CがRC時定数で上昇する。すると、第2電流検知トランジスタ42で検知している出力制御トランジスタ15のコレクタ電流のカレントミラーが上昇し、図2(e)にe1で示すように、第2電流検知トランジスタ42を流れる電流と抵抗41との積が漸増する。図2(f)にf1で示すように出力制御トランジスタ15のゲート電圧Fは上昇し、図2(d)にd1で示すように出力端子13から1次コイル60の出力電圧は低下する。
As indicated by c1 in FIG. 2 (c), the current C flowing from the collector to the emitter of the output control transistor 15 increases with the RC time constant. Then, the current mirror of the collector current of the output control transistor 15 detected by the second
第2電流検知トランジスタ42を流れる電流と抵抗41との積と、オペアンプ45にセットされた第2基準電圧Vref2との差が所定値よりも大きくなると、過電流制御に移行する。即ち、オペアンプ45が電圧低減トランジスタ50をオンさせ、出力制御トランジスタ15のゲート電流を放流させる(絞る)。その結果、図2(c)にc2で示すようにメイン電流は一定値に維持され、図2(f)にf2で示すようにゲート電圧Fは下降し、図2(d)にd2で示すように出力電圧Dは上昇する。
(2)サージ電圧の発生時
図2(a)に示す点火信号Aのオン時、図2(b)bで示すように電源にサージ電圧が発生すると、図2(c)にc3で示すように、それまで過電流制御時と同様に上昇していたメイン電流が急激に上昇する。これに伴い、第1トランジスタ22で検知している出力制御トランジスタ15のコレクタ電流のカレントミラーも急に上昇する。
When the difference between the product of the current flowing through the second
(2) When a surge voltage is generated When the ignition signal A shown in FIG. 2 (a) is turned on, if a surge voltage is generated in the power source as shown in FIG. 2 (b) b, as indicated by c3 in FIG. 2 (c). In addition, the main current that has been increasing in the same manner as during overcurrent control increases rapidly. Along with this, the current mirror of the collector current of the output control transistor 15 detected by the
その結果、それまで過電流制御時と同様に上昇していた、第1電流検知トランジスタ22を流れる電流と抵抗21との積できまる電力が、図2(e)にe3で示すように急激に上昇する。そして、コンパレータ25にセットされた基準電圧Vref1を超えると、e4で示すように瞬時に下降し、フリップフロップ30がその状態を保持する。図2(f)にf4で示すように、電圧遮断トランジスタ35が出力制御トランジスタのゲート電圧をゼロにする。こうして、図2(c)にc4で示すようにメイン電流はそれ以上の上昇がストップし、一定値に保持される。
(効果)
本実施例によれば以下の効果が得られる。第1に、過電流保護回路40の他に過電圧保護回路20を設けたので、出力制御トランジスタ15が電源の過電流から保護されると共に、サージ電圧から保護される。しかも、以下の理由によりサージ電圧からの保護は確実である。
As a result, the power that has been increased in the same way as during overcurrent control and that can be accumulated by the current flowing through the first
(effect)
According to the present embodiment, the following effects can be obtained. First, since the
まず、コンパレータ25により制御されるゲート電圧遮断トランジスタ35と配線66との接続点68は、オペアンプ45により制御されるゲート電圧低減トランジスタ50と配線66との接続線76よりも入力端子11側、換言すれば出力制御トランジスタ15のゲートから離れた位置にある。
First, the
よって、第1電流検知トランジスタ22のゲートにはオペアンプ45によるフィードバック(電圧低減作用)を受けていない比較的高い電圧が印加され、それに応じてコンパレータ25がゲート電流遮断トランジスタ35を作動させる。しかも、コンパレータ25の第1基準電圧Vref1はオペアンプ45の第2基準電圧Vref2よりも高く設定されている。こうして、出力制御トランジスタ15にサージ電圧が印加される直前にそのゲート電圧をオフにする。
Therefore, a relatively high voltage that is not subjected to feedback (voltage reduction action) by the
第2に、過電圧保護回路20及び過電流保護回路40を含むイグナイタ10は、1次コイル60が接続された電源の電圧ではなく、制御用CPU65からの電圧で駆動される。制御用CPU65の電源電圧は変動が小さいので、そのサージ電圧により出力制御トランジスタ15が破壊される心配はない。
<比較例>
比較例として、制御用CPUからの制御信号を制御ICの電源として利用することも考えられる。しかし制御ICは電源の電圧に関する情報がない。そのため制御ICの作動中に電源から印加される過電圧からトランジスタを保護することはできない。
Secondly, the
<Comparative example>
As a comparative example, it is also conceivable to use a control signal from the control CPU as a power source for the control IC. However, the control IC has no information regarding the voltage of the power supply. Therefore, the transistor cannot be protected from an overvoltage applied from the power supply during the operation of the control IC.
10:イグナイタ(制御IC) 15:出力制御トランジスタ
20:過電圧保護回路
22:第1電流検知トランジスタ
25:コンパレータ 30:フリップフロップ
35:ゲート電圧遮断トランジスタ
40:過電流保護回路 42:第2電流検知トランジスタ
45:オペアンプ 50:ゲート電圧低減トランジス
10: igniter (control IC) 15: output control transistor 20: overvoltage protection circuit 22: first current detection transistor 25: comparator 30: flip-flop 35: gate voltage cutoff transistor 40: overcurrent protection circuit 42: second current detection transistor 45: Operational amplifier 50: Gate voltage reduction transistor
Claims (6)
前記出力制御トランジスタのコレクタ電流を検知する第1電流検知手段と、
検知されたコレクタ電流による電圧を予め設定された第1基準電圧と比較する比較手段と、
前記電源の過電圧により、検知した電圧が該第1基準電圧よりも高いとき、該出力制御トランジスタのゲート電圧をゼロにするゲート電圧遮断手段と、を含む過電圧保護回路を備えた、ことを特徴とするトランジスタの保護回路。 A protection circuit that protects an output control transistor in which a collector is connected to a load connected to a power supply and a voltage for controlling the load is input to a gate from an overvoltage of the power supply,
First current detection means for detecting a collector current of the output control transistor;
A comparing means for comparing a voltage due to the detected collector current with a preset first reference voltage;
And an overvoltage protection circuit including gate voltage cut-off means for making the gate voltage of the output control transistor zero when the detected voltage is higher than the first reference voltage due to an overvoltage of the power supply. Transistor protection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271891A JP2005033611A (en) | 2003-07-08 | 2003-07-08 | Transistor protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003271891A JP2005033611A (en) | 2003-07-08 | 2003-07-08 | Transistor protection circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005033611A true JP2005033611A (en) | 2005-02-03 |
Family
ID=34209609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003271891A Pending JP2005033611A (en) | 2003-07-08 | 2003-07-08 | Transistor protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005033611A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009193122A (en) * | 2008-02-12 | 2009-08-27 | Denso Corp | Abnormal current detection circuit |
WO2014171278A1 (en) * | 2013-04-18 | 2014-10-23 | 富士電機株式会社 | Switching element drive circuit |
CN106797214A (en) * | 2015-03-09 | 2017-05-31 | 富士电机株式会社 | Drive circuit and semiconductor module |
JP2017126953A (en) * | 2016-01-15 | 2017-07-20 | 富士電機株式会社 | Semiconductor device |
US11028814B2 (en) | 2017-06-30 | 2021-06-08 | Fuji Electric Co., Ltd. | Semiconductor device for internal combustion engine ignition |
US11644003B2 (en) | 2020-10-27 | 2023-05-09 | Denso Corporation | Ignition device for internal combustion engine |
-
2003
- 2003-07-08 JP JP2003271891A patent/JP2005033611A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009193122A (en) * | 2008-02-12 | 2009-08-27 | Denso Corp | Abnormal current detection circuit |
US9748942B2 (en) | 2013-04-18 | 2017-08-29 | Fuji Electric Co., Ltd. | Switching element driving circuit |
WO2014171278A1 (en) * | 2013-04-18 | 2014-10-23 | 富士電機株式会社 | Switching element drive circuit |
CN105027442A (en) * | 2013-04-18 | 2015-11-04 | 富士电机株式会社 | Switching element drive circuit |
JP6061025B2 (en) * | 2013-04-18 | 2017-01-18 | 富士電機株式会社 | Switching element drive circuit |
US10574225B2 (en) | 2015-03-09 | 2020-02-25 | Fuji Electric Co., Ltd. | Driving circuit and semiconductor module |
CN106797214A (en) * | 2015-03-09 | 2017-05-31 | 富士电机株式会社 | Drive circuit and semiconductor module |
CN107070438A (en) * | 2016-01-15 | 2017-08-18 | 富士电机株式会社 | Semiconductor device |
JP2017126953A (en) * | 2016-01-15 | 2017-07-20 | 富士電機株式会社 | Semiconductor device |
US10554037B2 (en) | 2016-01-15 | 2020-02-04 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
CN107070438B (en) * | 2016-01-15 | 2022-01-14 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
US11028814B2 (en) | 2017-06-30 | 2021-06-08 | Fuji Electric Co., Ltd. | Semiconductor device for internal combustion engine ignition |
US11644003B2 (en) | 2020-10-27 | 2023-05-09 | Denso Corporation | Ignition device for internal combustion engine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4579293B2 (en) | Power supply control device | |
CN107276571B (en) | System and method for high side power switch | |
US8975940B2 (en) | Semiconductor device | |
WO2012147489A1 (en) | Semiconductor switching element drive circuit | |
JP3607902B2 (en) | Ignition device for internal combustion engine | |
JP4398312B2 (en) | Semiconductor switch control device | |
US6181186B1 (en) | Power transistor with over-current protection controller | |
JP7056160B2 (en) | Internal combustion engine ignition system | |
US6169439B1 (en) | Current limited power MOSFET device with improved safe operating area | |
JP2010104079A (en) | Load driver | |
JP2003274672A (en) | Semiconductor switching apparatus | |
JP3964833B2 (en) | Intelligent power device and load short circuit protection method thereof | |
JP2005295753A (en) | Terminal protection circuit and synchronous rectification type switching power supply | |
JP2005033611A (en) | Transistor protection circuit | |
US6429631B2 (en) | Regulated power source circuit including an overcurrent detecting mechanism for eliminating loss in the output control element | |
JP4913376B2 (en) | Semiconductor integrated circuit device | |
JP2006352931A (en) | Switching element protection circuit | |
JP2009302367A (en) | Electrostatic protective circuit of semiconductor device | |
US20070086530A1 (en) | Circuit arrangement for connecting a first circuit node to a second circuit node and for protecting the first circuit node for overvoltage | |
JP4651100B2 (en) | Power supply control device | |
EP1610464A2 (en) | Protection circuit and method for protecting a switch from a fault | |
JP2005312099A (en) | Intelligent power device and its load short circuit protection method | |
JP2006046256A (en) | Ignition device for internal combustion engine | |
JP3679524B2 (en) | Transistor overcurrent protection circuit | |
JP2004236485A (en) | Overcurrent detecting circuit for voltage-driving element |