JP2005032449A - Electron emitting device and image display device - Google Patents

Electron emitting device and image display device Download PDF

Info

Publication number
JP2005032449A
JP2005032449A JP2003192645A JP2003192645A JP2005032449A JP 2005032449 A JP2005032449 A JP 2005032449A JP 2003192645 A JP2003192645 A JP 2003192645A JP 2003192645 A JP2003192645 A JP 2003192645A JP 2005032449 A JP2005032449 A JP 2005032449A
Authority
JP
Japan
Prior art keywords
electrode
electron emission
electron
gate electrode
cathode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003192645A
Other languages
Japanese (ja)
Inventor
Kazuji Nomura
和司 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003192645A priority Critical patent/JP2005032449A/en
Publication of JP2005032449A publication Critical patent/JP2005032449A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electron emitting device capable of reducing a unique capacity of an electron emitting element, reducing a beam diameter of emitted electrons and being manufactured easily. <P>SOLUTION: The electron emitting device has a gate electrode 14, a cathode electrode 13 made of a laminated body of a first electrode 12 and an electron emitting layer 15, and an anode electrode 16 arranged on a substrate 11. An h<SB>2</SB>is set to fulfill a specific relation formula with a film thickness h<SB>1</SB>of the first electrode 12, a film thickness h of the cathode electrode 13, an interval d between the gate electrode 14 and the first electrode, an interval H between the cathode electrode 13 and the anode electrode 16, an electric field intensity E<SB>a</SB>between the anode electrode 16 and the cathode electrode 13, and an electric field intensity E<SB>g</SB>between the cathode electrode 13 and the gate electrode 14. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、電子放出装置及び画像表示装置に関する。
【0002】
【従来の技術】
電子放出素子には、電界放出型電子放出素子(以下、「FE」という。)や、金属/絶縁層/金属型電子放出素子(以下、「MIM」という。)等がある。
【0003】
縦型のFEの概略断面構造を図13に示す。図中、131は基板、132はカソード電極、133は絶縁層、134はゲート電極、135は円錐型のエミッタである。当該素子は、カソード電極132上に配置された絶縁層133とゲート電極134との積層体に開口を形成し、この開口内に円錐状のエミッタ135を配置した構造(所謂「スピント型」)である。また、開口内に円錐状のエミッタを配置せず、略平坦なエミッタを配置した構造は、例えば、特許文献1や特許文献2等に開示されている。
【0004】
横型のFEは、先端が先鋭化されたエミッタと、エミッタ先端から電子を引き出すゲート電極とが基板上に平行に配置された構造である(特許文献3、特許文献4、特許文献5、特許文献6参照)。
【0005】
【特許文献1】
特開平8−96704号公報
【特許文献2】
特開平8−115654号公報
【特許文献3】
米国特許第4728851号明細書
【特許文献4】
米国特許第4904895号明細書
【特許文献5】
特開平3−46729号公報
【特許文献6】
特開2002−150925号公報
【0006】
【発明が解決しようとする課題】
電子放出素子をディスプレイ等の画像表示装置に応用するには、低消費電力で駆動できることが望まれる。また、ディスプレイの高精細化のためには、蛍光体に照射される電子ビームの径が小さいことが必要である。そして製造し易いことが重要である。
【0007】
前述した縦型のFEであるスピント型素子は、均一に素子を製造するのが困難なため、素子間での電子放出特性が均一になり難い。さらに、絶縁層を介してカソード電極とゲート電極を積層した構造となっているため、表示画素数の増大に伴い、駆動時に、電子放出素子の持つ素子容量に起因して消費電力が増大してしまう。
【0008】
一方、前述の特許文献2等に開示された平坦な電子放出層を用いる縦型のFEにおいては、電子ビームの径を低減することができるが、縦型であるため、表示画素数の増大に伴い、駆動時に、電子放出素子の持つ素子容量に起因して消費電力が増大してしまう。
【0009】
また、一般的な横型のFEでは、陰極から放出された電子は、対向するゲート電極に衝突しやすい構造となっているため、効率(エミッタから放出される総放出電子電流に対するアノード電極に到達する放出電子電流の比)が低下するだけでなく、エミッタから放出された電子がゲート電極で散乱し、アノードに照射された際の電子ビームの径が大きくなってしまう可能性がある。
【0010】
本発明は、電子放出素子固有の容量を低減すること、放出電子のビーム径を小さくすること、且つ容易に製造し得る電子放出装置と、該装置を用いて構成される画像表示装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明の第一は、(a)基板表面上に配置されたゲート電極と、
(b)前記基板表面上に前記ゲート電極と離れて配置された第1の電極と、該第1の電極表面上に配置された電子放出層とで構成されるカソード電極と、
(c)前記カソード電極とゲート電極間に電圧Vを印加するための第1の電圧印加装置と、
(d)前記電子放出層に距離をおいて対向配置されたアノード電極と、
(e)前記カソード電極と前記アノード電極との間に電圧Vを印加するための第2の電圧印加装置と、を有しており、前記カソード電極の厚みと前記ゲート電極の厚みとが実質的に同一である電子放出装置であって、
前記第1の電極の厚みをh、前記電子放出層の厚みをh
前記カソード電極の厚みをh(=h+h)、
前記ゲート電極と前記第1の電極との間の間隔をd、
前記カソード電極とアノード電極との間の間隔をH、
前記アノード電極とカソード電極との間の電界強度EをV/Hとし、
前記カソード電極とゲート電極との間の電界強度EをV/dとしたときに、下記式(I)の関係を満たすことを特徴とする。
【0012】
式(I)
0<h/h≦{A×(E/E)+B}×{C×log(d/h)+D}、
且つh/h≦1
(上式において、E/E≧0.057であり、A=2.45であり、B=−0.1であり、d/h≧1であり、C=0.658であり、D=0.35である)
【0013】
上記本発明の電子放出装置においては、下記の構成を好ましい態様として含む。
【0014】
前記式(I)において、
0.057≦E/E<0.346の時にA=2.45、B=−0.14であり、
0.346≦E/Eの時にA=0.082、B=0.68であり、
1≦d/h<10の時にC=0.658、D=0.239であり、
10≦d/h<50の時にC=0.352、D=0.543であり、
50≦d/hの時にC=0、D=1.15である。
【0015】
前記d/hが、10≦d/h<1000である。
【0016】
前記E/Eが、E/E≧0.1である。
【0017】
前記ゲート電極の厚みとカソード電極の厚みとの差が、カソード電極の厚みの5%以下である。
【0018】
前記電子放出層の前記ゲート電極と対向するエッジの位置が、前記第1電極の前記ゲート電極と対向するエッジの位置と、同等かそれよりも前記ゲート電極から離れた位置にある。
【0019】
前記ゲート電極が、前記基板表面上に配置された第2の電極と、該第2の電極上に配置された、前記電子放出層と同じ材料からなる層とから構成される。
【0020】
本発明の第二は、上記本発明の電子放出装置を複数用いて構成したことを特徴とする画像表示装置である。
【0021】
【発明の実施の形態】
以下に図面を参照して、本発明の好適な実施形態を例示的に詳しく説明する。但し、本実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【0022】
また、本発明においては、基板上にゲート電極、カソード電極を設けた構成を電子放出素子と呼び、該素子にアノード電極、第1の電圧印加装置、第2の電圧印加装置まで組み込んだ構成を電子放出装置と呼ぶ。
【0023】
本発明の電子放出装置の特徴は、横型のFE〔基板表面に間隔を置いて配置されたカソード電極(電子放出層を含む)とゲート電極とを有する電子放出素子〕を用い、カソード電極とゲート電極の厚さが実質的に同じであり、カソード電極中における電子放出層の厚さが下記式(I)を満たすことである。
【0024】
式(I)
0<h/h≦{A×(E/E)+B}×{C×log(d/h)+D}、
且つh/h≦1
【0025】
尚、上記式中、
h:カソード電極の厚み
:電子放出層の厚み
d:ゲート電極とカソード電極との間の間隔(換言すると、dはゲート電極と電子放出層との間隔)、
H:カソード電極とアノード電極との間の間隔(より明確には、電子放出層とアノード電極との間隔)
:アノード電圧をVとした時のアノード電極とカソード電極との間の電界強度=V/H
:ゲート電圧をVとした時のゲート電極とカソード電極との間の電界強度=V/d
上記式(I)において、E/E≧0.057であり、A=2.45であり、B=−0.1であり、d/h≧1であり、C=0.658であり、D=0.35である。
【0026】
一般的に横型のFEでは、ゲート電極にゲート電圧Vを印加すると、カソード電極先端(カソード電極上に電子放出部材からなる層がある場合には、電子放出部材からなる層の先端)に巻きつくように放射状の等電位面が形成され、カソード電極(電子放出部材)に電界が印加される。この電界によってカソード電極(電子放出部材)から電子が放出されるのであるが、等電位面がカソード電極先端(電子放出部材先端)に巻きついているため、カソード電極(電子放出部材)の内、基板側から放出された電子には基板方向にも力がかかり、基板に衝突もしくはゲート電極に衝突してしまう電子が多く存在してしまう。特にアノード電圧Vによって形成される電界よりも、ゲート電圧Vによって形成される電界の方が大きい場合にこの傾向は顕著で、対向するゲート電極に衝突し易くなってしまう。この結果、電子放出効率(カソードから放出された電子に対するアノードに到達する電子の割合)が低下し、さらに、ゲート電極に入射した電子が散乱することによって、アノードに照射された際の電子ビームの径が大きくなってしまう可能性がある。
【0027】
この様な、ゲート電極に衝突してしまう電子の、カソード電極(電子放出層)での放出位置は、カソード電極(電子放出層を含む)の膜厚h、ゲート電極とカソード電極との間の間隔d、ゲート電圧をVとした時のゲート電極とカソード電極との間の電界強度E(即ちV/d)、アノード電圧をV、カソード電極とアノード電極との間の間隔Hとした時のアノード電極とカソード電極との間の電界強度E(即ちV/H)に強く依存している。よって、カソード電極上の電子放出部を、電子放出部から放出された電子が、ゲート電極に衝突しない範囲に収めれば、電子放出効率は飛躍的に向上し、さらにアノードに照射した際の電子ビームを小さくすることが可能である。
【0028】
放出された電子が、ゲート電極に衝突しない放出部の範囲は、図2(a)及び(b)中でハッチングで示した範囲で表される。よって、電子放出層の厚みhが図中のハッチングで示される範囲に入るように制御することによって、効率がほぼ100%の横型の電子放出装置を作製することが可能である。図中の曲線は放出された電子がゲート電極に衝突するかしないかの境界線を表しており、この曲線を近似的に表した下記式(I)により、効率ほぼ100%の電子放出装置となるhを規定することが可能である。
【0029】
式(I)
0<h/h≦{A×(E/E)+B}×{C×log(d/h)+D}、
且つh/h≦1
ここで、上記式(I)において、A、B、C、及びDは定数である。
【0030】
上記式(I)において、
0.057≦E/E<0.346の時には、A=2.45、B=−0.14を満たし、
0.346≦E/Eの時には、A=0.082、B=0.68を満たし、
1≦d/h<10の時には、C=0.658、D=0.239を満たし、
10≦d/h<50の時には、C=0.352、D=0.543を満たし、
50≦d/hの時には、C=0、D=1.15を満たす。
【0031】
尚、上記式において、E=V/H、E=V/dである。
【0032】
但し、電子放出部から放出された電子が、ゲート電極に衝突し、散乱したとしても、その電子の量が、電子放出部から放出された全電子数に比べて十分に少なく、つまり効率が非常に高い場合には、アノードに照射した際の電子ビームの大きさ等に影響を及ぼさない。
【0033】
従って、実際には、上記式(I)において、A=2.45、B=−0.1、C=0.658、D=0.35で規定される範囲のhであっても構わない。
【0034】
本発明において好ましくは、d/hが10≦d/h<1000であり、E/EがE/E≧0.1である。
【0035】
この様に、上記した本発明の電子放出装置の構成では、カソード電極から放出された電子がゲート電極に入射するのを軽減することができ、電子放出効率を飛躍的に向上させ、アノードに照射された際の電子ビームを小さくすることが可能である。
【0036】
図1に本発明の電子放出装置の一実施形態の概略斜視図を示す。図中、11は基板、12は第1電極、13はカソード電極、14はゲート電極、15は電子放出層、16はアノード電極、dはカソード電極13とゲート電極14との間の間隔、hはカソード電極13の厚み、hは電子放出層15の厚み、Hはカソード電極13とアノード電極16との間の間隔、Vはゲート電圧、Vはアノード電圧である。ここで、カソード電極13は、第1電極12と電子放出層15との積層体で構成されている。また、ゲート電極14は、カソード電極13と同様に、第2電極と、電子放出層15と同じ材料で構成される層との積層体で構成される場合もある。
【0037】
ゲート電極14とカソード電極13との間の間隔dは、素子を構成する材料や電子放出層15を構成する材料の仕事関数、駆動させる時の電圧や、必要とする放出電子ビームの形状等により適宜設定される。通常、dは、数十nmから数十μmの範囲で設定され、好ましくは100nmから10μm程度の範囲で選択される。
【0038】
電子放出層15の厚みhは、式(I)で表される範囲から適宜設定される。この範囲から選択することによって、駆動時に電子放出層から放出された電子が、ゲート電極に衝突するのを防ぎ、効率を向上させることができ、さらにアノードに照射された際の電子ビームを小さくすることが可能である。通常、hは、数μm以下の範囲で設定され、好ましくは150nm以下の範囲で選択される。また、カソード電極のトータルの厚みhは、好ましくは、1nm以上150nm以下である。
【0039】
図1に示す本発明の電子放出装置は、絶縁基板(シリコン基板等に絶縁層を積層した積層体でも良い)上に、対向する第1電極12と第2電極(ゲート電極14)とが間隔を置いて配置されており、少なくとも第1電極12上に電子放出層15が積層され、第1電極12と電子放出層15とでカソード電極13を構成する構造である。この時、カソード電極13の厚みとゲート電極14の厚みとが実質的に同一、好ましくは、カソード電極13の厚みとゲート電極14の厚みとの差が、カソード電極13の厚みの5%以下である。この電子放出装置は、ゲート電極14にカソード電極13よりも高い電圧を印加することによって、電子放出層15から電子を放出させ、アノード電極16にカソード電極13及びゲート電極14よりも高い電圧を印加することにより、電子放出層15から放出された電子を収集する。
【0040】
以上述べた本発明の電子放出装置の製造方法の一例について、図3を用いて説明する。図3は本発明の電子放出装置を構成する電子放出素子の一実施形態の製造方法の一例を示した概略断面図である。
【0041】
先ず、図3(a)に示すように、基板11上に、第1電極12及び第2電極35となる導電性材料層31、及び電子放出層15を構成する材料層32を積層する。
【0042】
具体的には、予め、その表面を十分に洗浄した、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス、SiOをシリコン基板等にスパッタ法等により積層した積層体、アルミナ等セラミックスの絶縁性基板のうち、いずれか一つを基板11として用い、基板11上に導電性材料層31、及び電子放出層を構成する材料層32を積層する。
【0043】
導電性材料層31は、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。導電性材料層31の材料は、例えば、Be、Mg、Ti、Zr、Hf、V、Nb、Ta、Mo、W、Al、Cu、Ni、Cr、Au、Pt、Pd等の金属または合金材料等から適宜選択される。第1電極12及び第2電極35となる導電性材料層31の厚さとしては、電極ライン部を含め、数十nmから数mmの範囲で設定され、好ましくは10nmから50μmの範囲で選択される。
【0044】
電子放出層を構成する材料層32はCVD法、蒸着法、スパッタ法等の一般的真空成膜技術により形成することができる。電子放出層15を構成する材料としては、例えば、グラファイト、フラーレン、ファイバー状の導電性材料(カーボンナノチューブなどのカーボンファイバーも含む)、アモルファスカーボン、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。好ましくは仕事関数の低い炭素化合物が良い。電子放出層を構成する材料層32の膜厚としては、数μm以下の範囲で設定され、好ましくは150nm以下の範囲で選択される。
【0045】
特にカーボンナノチューブなどのカーボンファイバーを用いる場合には、ファイバーの長手方向が、カソード電極の表面(アノード電極と対向する面)に平行になるように(カソード電極表面にファイバーを寝かせるように)、カソード電極の表面(アノード電極と対向する面)に配置することが好ましい。さらには、上記カーボンファイバーは、カソード電極の表面に複数配置することがより好ましい。尚、このようにカーボンファイバーを用いる場合には、ファイバーの先端が、ゲート電極側に向くように配置することが好ましい。複数のカーボンファイバーを用いる場合には、互いに間隔を置いて、各々のファイバーの先端が、ゲート電極側に向くように配列することが好ましい。
【0046】
次に、図3(b)に示すように、電子放出層を構成する材料層32上に、フォトリソグラフィー技術によってマスクパターン33を形成する。マスクパターン33は、カソード電極13とゲート電極14との間に間隔を形成するためにエッチングされる部分を除いて形成される。
【0047】
図3(c)に示すように、電子放出層を構成する材料層32及び導電性材料層31の積層体を左右に分離する間隔34を形成する。これにより、第1電極12と第2電極35を形成する。ここで説明した作成方法においては、カソード電極13は第1電極12と電子放出層15とで構成され、ゲート電極14は第2電極35と電子放出層15とで構成される。本発明におけるゲート電極14は、第2電極35のみで構成することができる。そのため、上記した製法において残した、第2電極35上の電子放出層15は必ずしも必要ではない。
【0048】
間隔34の形成はエッチングによって行うことができ、本エッチング工程は、基板11を掘り込む様に行っても良い。本エッチング方法は、エッチング対象である導電性材料層31及び電子放出層を構成する材料層32の材料に応じて選択すれば良い。
【0049】
最後に、図3(d)に示すように、マスクパターン33を除去し、本発明にかかる電子放出素子を形成することができる。
【0050】
本発明の電子放出装置は、その複数個を基体上に配列することによって、電子源または画像表示装置を構成することができる。尚、この場合、アノード電極は複数個の電子放出素子に対して、連続した1個の電極として配置される。
【0051】
図4を用いて、本発明の電子放出装置を複数配して得られる電子源について説明する。図中、41は電子源基体、42はX方向配線、43はY方向配線、44は本発明にかかる電子放出素子である。
【0052】
X方向配線42は、Dx1、Dx2、…Dxmのm本の配線からなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で形成することができる。配線の材料、膜厚、幅は適宜設計される。Y方向配線43は、Dy1、Dy2、…Dynのn本の配線からなり、X方向配線42と同様に形成することができる。
【0053】
X方向配線42とY方向配線43は交差する。そのため、これらm本のX方向配線42とn本のY方向配線43との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している。ここで、m及びnは共に正の整数である。不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO等で構成される。
【0054】
電子放出素子44を構成するカソード電極13は、m本のX方向配線42のうちの1つと電気的に接続し、ゲート電極14はn本のY方向配線43のうちの一つと電気的に接続されている。
【0055】
X方向配線42には、X方向に配列した電子放出素子44の行を選択するための、走査信号を印加する不図示の走査信号印加手段を接続することができる。一方、Y方向配線43には、Y方向に配列した電子放出素子44の各列を入力信号に応じて変調するための、不図示の変調信号発生手段を接続することができる。各電子放出素子44に印加される駆動電圧は、当該電子放出素子44に印加される走査信号と変調信号の差電圧として供給される。
【0056】
上記構成においては、単純なマトリクス配線を用いて、個別の電子放出素子44を選択し、独立に駆動可能とすることができる。
【0057】
このようなマトリクス配置の電子源を用いて構成した画像表示装置について、図5を用いて説明する。図5は、本発明の画像表示装置の一例を示す概略斜視図である。41は電子放出素子を複数配した電子源基体、51は電子源基体41を固定したリアプレート、56はガラス基体53の内面に画像形成部材である蛍光体としての蛍光膜54とメタルバック55等が形成されたフェースプレートである。52は支持枠であり、支持枠52には、リアプレート51、フェースプレート56がフリットガラス等を用いて接続されている。57は外囲器である。支持枠52は、フェースプレート56とリアプレート51との間隔が1mmよりも小さい場合には必ずしも必要はなく、その場合は、フェースプレート56とリアプレート51とをフリットなどの接合材で直接、接続してもよい。尚、リアプレート51は主に基体41の強度を補強する目的で設けられるため、基体41自体で十分な強度を持つ場合は、別体のリアプレート51は不要とすることができる。即ち、基体41に直接支持枠52を封着し、フェースプレート56、支持枠52及び基体41で外囲器57を構成しても良い。
【0058】
一方、フェースープレート56、リアプレート51間に、スペーサとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ外囲器57を構成することもできる。図6は、蛍光膜54を示す模式平面図である。カラーの蛍光膜の場合は、蛍光体62の配列により図6(a)に示すブラックストライプまたは図6(b)に示すブラックマトリクスと呼ばれる黒色導電材61と蛍光体62とから蛍光膜54構成する。
【0059】
以上のような画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。
【0060】
【実施例】
以下、本実施の形態についての実施例を詳細に説明する。
【0061】
[実施例1]
(工程1)
図3(a)に示すように、基板11に石英を用い、十分洗浄を行った後、スパッタ法により、基板11上に、導電性材料層31として厚さ40nmのW、CVD法により、電子放出層を構成する材料層32として厚さ60nmのアモルファスカーボンを順次堆積した。CVD法における反応ガスは、CHとHとNの混合ガスを用いた。
【0062】
(工程2)
次に、図3(b)に示すように、フォトリソグラフィーで、ポジ型フォトレジストのスピンコーティング、フォトマスクパターンを露光、現像し、マスクパターン33を形成した。マスクパターン33は、次工程で第1電極12と第2電極35を形成するためにドライエッチングされる部分を除いて形成される。
【0063】
(工程3)
図3(c)に示すように、マスクパターン33をマスクとして、CFを用いて、電子放出層を構成する材料層32及び導電性材料層31をドライエッチングし、電子放出層を構成する材料層32及び導電性材料層31を左右に分離する間隔34を形成した。本実施例では、第1電極12と第2電極14の間隔dは2μmとした。ここで、カソード電極13は第1電極12と電子放出層15とで構成されており、ゲート電極14は第2電極35と電子放出層15とで構成されている。
【0064】
(工程4)
最後に、図3(d)に示すように、マスクパターン33を完全に除去し、図1に示すようにアノード電極16と組合せて接続し、本発明の電子放出装置を構成し、電子を放出させた。本装置においては、Vによって形成された電界によって電子放出層15から放出された電子が、Vによって形成された電界によってアノード電極16に引き寄せられる。本実施例では、V=40V、V=5kV、H=1mmとした。
【0065】
ゲート電極14とカソード電極13との間、及びアノード電極16とカソード電極13との間に電流を計測できる機器を配置し、電子放出時にゲート電極14に流れる電流(以下、「ゲート電流」という。)及びアノード電極16に流れる電流を測定し、効率を算出したところ、本実施例の電子放出装置では効率は94.4%となった。
【0066】
また、電子放出層15から放出された電子がアノード電極16に到達した際の電子ビームの径は、導電性材料層31として厚さ60nmのW、電子放出層を構成する材料層32として厚さ40nmのアモルファスカーボンを順次堆積して、本実施例の電子放出素子と同様に作製した電子放出装置のそれと同じであった。
【0067】
ここで言う電子ビームの径とは、発光した蛍光体のピーク輝度の10%の領域までのサイズである。
【0068】
本実施例の電子放出装置は、第1電極12の膜厚hが40nmであり、電子放出層15の膜厚hが60nmであるため、カソード電極13の膜厚hは100nmである。よって、h/hは0.6であり、式(I)に請求項1に記載のA、B、C、D、及び、本実施例の場合のV、V、H、d、hを代入したh/h≦0.618を満たしている。
【0069】
また、本実施例の電子放出装置との比較に用いた電子放出装置は、第1電極12の膜厚hが60nmであり、電子放出層15の膜厚hが40nmであるため、カソード電極13の膜厚は100nmである。よってh/hは0.4であり、式(I)に請求項2に記載のA、B、C、D、及び、本実施例の場合のV、V、H、d、hを代入したh/h≦0.473を満たしている。
【0070】
また、本実施例は第1電極12及び第2電極35の両電極と電子放出層15を単純積層し、ドライエッチングにより、カソード電極13とゲート電極14を形成するため、作製が非常に容易である。
【0071】
[実施例2]
図7に本実施例の電子放出素子の概略断面図を示す。本実施例では、電子放出層15の、カソード電極14と対向するエッジ(端部)の位置が、第1電極12のエッジ(端部)よりもカソード電極14から離れた位置に設けられた例を示す。図8、図9に製造工程を示す。
【0072】
(工程1)
図8(a)に示すように、基板11に石英を用い、十分洗浄を行った後、スパッタ法により、基板11上に、導電性材料層31として厚さ100nmのTiを積層した。
【0073】
(工程2)
次に、図8(b)に示すように、フォトリソグラフィーで、ポジ型フォトレジストをスピンコーティングし、マスクパターンを露光及び現像し、マスクパターン81を形成した。マスクパターン81は、次工程で第1電極12と第2電極35を形成するためにドライエッチングされる部分を除いて形成される。
【0074】
(工程3)
図8(c)に示すように、マスクパターン81をマスクとして、CFガスを用いて、導電性材料層31をドライエッチングし、導電性材料層31を左右に分割し(導電性材料層31を分離する間隔34を形成し)、第1電極12と第2電極35を形成した。本実施例では、第1電極12と第2電極35の間隔dは3μmとした。
【0075】
(工程4)
図8(d)に示すように、マスクパターン81を完全に除去した。
【0076】
(工程5)
次に、図9(e)に示すように、フォトリソグラフィーで、ポジ型フォトレジストをスピンコーティングし、フォトマスクパターンを露光及び現像し、マスクパターン82を形成した。マスクパターン82は、最終的に電子放出層15が形成される部分を除いて形成される。
【0077】
(工程6)
続いて、図9(f)に示すように、CVD法により、電子放出層を構成する材料層32として厚さ20nmのダイヤモンドライクカーボンを堆積した。反応ガスは、CHとHとNの混合ガスを用いた。
【0078】
(工程7)
最後に、図9(g)に示すように、マスクパターン82を完全に除去し、図1の構成と同様にアノード電極16を配置して接続し、第1電極12側をカソード電極13として用いて、電子を放出させた。本実施例では、V=60V、V=5kV、H=1mmとした。
【0079】
本実施例の電子放出装置においてはゲート電流は観測されなかった。
【0080】
ゲート電流は大きければ大きいほど、電子放出層15から放出された電子がゲート電極14に衝突していると考えられ、従って、ゲート電極14で散乱し、アノード電極16に到達した際の電子ビームの径も広がると考えられる。ゲート電流が流れてしまうと、消費電力の増大を招いてしまう恐れがあるため、ゲート電流は少ない方が望ましい。
【0081】
本実施例の電子放出装置は、第1電極12の膜厚hが100nmであり、電子放出層15の膜厚hが20nmであるため、カソード電極の膜厚hは120nmである。よって、h/hは0.167であり、式(I)に請求項2に記載のA、B、C、D、及び、本実施例の場合のV、V、H、d、hを代入したh/h≦0.489を満たしている。
【0082】
[実施例3]
図10に本実施例の電子放出素子の概略断面図の一例を示す。本実施例では、第1電極12上にのみ電子放出層15を構成する材料層(電子放出層)が積層されており、第2電極(ゲート電極14)には電子放出層15が積層されていない例を示す。図11、図12に製造工程を示す。
【0083】
(工程1)
図11(a)に示すように、基板11に石英を用い、十分洗浄を行った後、スパッタ法により、基板11上に、導電性材料層31として厚さ80nmのW、CVD法により、電子放出層を構成する材料層32として厚さ20nmのダイヤモンドライクカーボンを堆積した。反応ガスは、CHとHとNの混合ガスを用いた。
【0084】
(工程2)
次に、図11(b)に示すように、ポジ型フォトレジストをスピンコーティングし、フォトマスクパターンを露光及び現像し、マスクパターン111を形成した。マスクパターン111は、次工程で第1電極12と電子放出層15からなるカソード電極13を形成するためにドライエッチングされる部分を除いて形成される。
【0085】
(工程3)
図11(c)に示すように、マスクパターン111をマスクとして、CFを用いて、電子放出層を構成する材料層32及び導電性材料層31をドライエッチングし、カソード電極13を形成した。
【0086】
(工程4)
図11(d)に示すように、マスクパターン111を除去し、続いて、ポジ型フォトレジストをスピンコーティングし、フォトマスクパターンを露光及び現像し、マスクパターン112を形成した。マスクパターン112は、次工程でゲート電極14を形成する部分を除いて形成される。
【0087】
(工程5)
図12(e)に示すように、導電性材料層113として厚さ100nmのWを堆積した。
【0088】
(工程6)
最後に、図12(f)に示すように、マスクパターン112を完全に除去し、図1の構成と同様にアノード電極16を配置して、電子を放出させた。本実施例では、d=10μm、V=200V、V=5kV、H=1mmとした。
【0089】
本実施例の電子放出装置においてもゲート電流は観測されなかった。ここで言うゲート電流は、実施例1で記述したものと同じである。本実施例の電子放出装置は、第1電極12の膜厚hが80nmであり、電子放出層15の膜厚hが20nmであるため、カソード電極13の膜厚hは100nmである。よって、h/hは0.2であり、式(I)で示される関係式に請求項2に記載のA、B、C、D、及び、本実施例の場合のV、V、H、d、hを代入したh/h≦0.543を満たしている。
【0090】
本実施例の電子放出装置はゲート電極14に電子放出層15を積層していないため、この素子を複数配置してマトリクス駆動させた場合に、何らかの原因で、ゲート電圧Vが変動して、瞬間的にゲート電極14の電位がカソード電極13の電位よりも低くなっても、電子が放出されることは無い。
【0091】
[実施例4]
本実施例では、カソード電極13を構成する電子放出層15が非常に薄い場合を示す。
【0092】
(工程1)
基板11として石英を用い、十分洗浄を行った後、スパッタ法により、基板11上に、導電性材料層31として厚さ30nmのWを堆積した。その後、真空チャンバー内で、メタンと水素の混合ガス雰囲気中、630℃、1時間ランプ加熱することによって、導電性材料層31の表面を水素終端処理を行う。この水素で終端された導電性材料層31の表面が後の電子放出層15となる。
【0093】
(工程2)
次に、一般的なレーザー加工法によって、導電性材料層31をエッチングし、導電性材料層31間に間隔を形成し、カソード電極13とゲート電極14を形成し、図1に示すのと同様にアノード電極16を配置して電子を放出させた。本実施例では、d=5μm、V=25V、V=5kV、H=1mmとした。
【0094】
本実施例の電子放出装置においてもゲート電流は観測されなかった。ここで言うゲート電流は、実施例1で記述したものと同じである。本実施例の電子放出装置は、第1電極12の膜厚hが30nmであり、電子放出層15の厚さhがほぼ0であるため、h/hは0に限りなく近い値である。よって、式(I)で示される関係式に請求項2に記載のA、B、C、D、及び、本実施例の場合のV、V、H、d、hを代入したh/h≦0.876を満たしている。
【0095】
本実施例の電子放出装置は、カソード電極13の、アノード電極16と対向している側の表面に水素終端層が形成されている。そして、その部分が、第1電極12の、ゲート電極14と対向し且つ水素終端層が形成されていない表面よりも低電界で電子放出する状態になっている。よって、アノード電極に照射された際の電子ビームの径は小さくなる。
【0096】
[実施例5]
本実施例では、実施例3で作成した電子放出装置を用いて、画像表示装置を作製した。
【0097】
実施例3と同様の作製方法を用いて、図10にその断面図を示した電子放出素子をX方向に100個、Y方向に100個、合計10000個をマトリクス状に配置した。各電子放出素子に接続する配線は、図4に示すように、X方向配線42をカソード電極13と接続し、Y方向配線43をゲート電極14に接続した。各電子放出素子44は、横150μm、縦300μmのピッチで配置した。また、素子上部には、図5に示すように、1mmの距離を隔てた位置に蛍光膜54及びアルミニウムからなるメタルバック55を有するガラス基体53を配置した。メタルバック55には5kVの電圧を印加した。この結果、マトリクス駆動が可能で、ディスプレイとして消費電力が少なく、高精細な画像表示装置が形成できた。
【0098】
【発明の効果】
以上説明したように、本発明の電子放出装置は、式(I)を満たす様にカソード電極に電子放出層を形成することによって、横型FEの効率を飛躍的に向上させ、ほぼ100%にすることができる。さらに、電子放出層から放出され、ゲート電極で散乱する電子を抑制することができるため、アノード電極に照射された際の電子ビームの径を小さくすることが可能である。また、本発明の電子放出装置は、単純な積層構造で構成されているため作製が容易である。
【図面の簡単な説明】
【図1】本発明の一実施形態の概略斜視図である。
【図2】本発明にかかるh/hとE/E及びd/hの関係を示す概略グラフである。
【図3】本発明にかかる電子放出素子の製造方法の一例を示す工程図である。
【図4】本発明の電子放出装置を用いて構成される電子源の一例を示す模式平面図である。
【図5】本発明の画像表示装置の一例を示す概略斜視図である。
【図6】本発明の画像表示装置に用いられる蛍光膜を示す模式平面図である。
【図7】実施例2の電子放出素子の概略断面図である。
【図8】実施例2の電子放出素子の製造工程図である。
【図9】実施例2の電子放出素子の製造工程図である。
【図10】実施例3の電子放出素子の概略断面図である。
【図11】実施例3の電子放出素子の製造工程図である。
【図12】実施例3の電子放出素子の製造工程図である。
【図13】従来の縦型FEの概略断面図である。
【符号の説明】
11 基板
12 第1電極
13 カソード電極
14 ゲート電極
15 電子放出層
16 アノード電極
31 導電性材料層
32 電子放出層を構成する材料層
33 マスクパターン
34 間隔
35 第2電極
41 電子源基体
42 X方向配線
43 Y方向配線
44 電子放出素子
51 リアプレート
52 支持枠
53 ガラス基体
54 蛍光膜
55 メタルバック
56 フェースプレート
57 外囲器
61 黒色導電材
62 蛍光体
81、82、111、112 マスクパターン
113 導電性材料層
131 基板
132 カソード電極
133 絶縁層
134 ゲート電極
135 エミッタ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electron emission device and an image display device.
[0002]
[Prior art]
Examples of the electron-emitting device include a field-emission electron-emitting device (hereinafter referred to as “FE”) and a metal / insulating layer / metal-type electron-emitting device (hereinafter referred to as “MIM”).
[0003]
FIG. 13 shows a schematic cross-sectional structure of the vertical FE. In the figure, 131 is a substrate, 132 is a cathode electrode, 133 is an insulating layer, 134 is a gate electrode, and 135 is a conical emitter. The element has a structure (so-called “spindt type”) in which an opening is formed in a laminated body of an insulating layer 133 and a gate electrode 134 disposed on the cathode electrode 132, and a conical emitter 135 is disposed in the opening. is there. Further, a structure in which a substantially flat emitter is disposed in the opening without disposing a conical emitter is disclosed in, for example, Patent Document 1 and Patent Document 2.
[0004]
The horizontal FE has a structure in which an emitter having a sharp tip and a gate electrode that draws electrons from the tip of the emitter are arranged in parallel on a substrate (Patent Document 3, Patent Document 4, Patent Document 5, and Patent Document). 6).
[0005]
[Patent Document 1]
JP-A-8-96704
[Patent Document 2]
JP-A-8-115654
[Patent Document 3]
U.S. Pat. No. 4,728,851
[Patent Document 4]
US Pat. No. 4,904,895
[Patent Document 5]
Japanese Patent Laid-Open No. 3-46729
[Patent Document 6]
JP 2002-150925 A
[0006]
[Problems to be solved by the invention]
In order to apply the electron-emitting device to an image display device such as a display, it is desired that the electron-emitting device can be driven with low power consumption. Further, in order to increase the definition of the display, it is necessary that the diameter of the electron beam irradiated to the phosphor is small. And it is important that it is easy to manufacture.
[0007]
The above-mentioned Spindt-type device, which is a vertical FE, is difficult to uniformly manufacture the device, so that the electron emission characteristics between the devices are difficult to be uniform. Furthermore, since the cathode electrode and the gate electrode are stacked via the insulating layer, the power consumption increases due to the element capacity of the electron-emitting device during driving as the number of display pixels increases. End up.
[0008]
On the other hand, in the vertical FE using the flat electron-emitting layer disclosed in the above-mentioned Patent Document 2 or the like, the diameter of the electron beam can be reduced, but the vertical type FE increases the number of display pixels. As a result, the power consumption increases due to the element capacitance of the electron-emitting element during driving.
[0009]
Further, in a general lateral type FE, since electrons emitted from the cathode are likely to collide with the opposing gate electrode, efficiency (reaches the anode electrode with respect to the total emitted electron current emitted from the emitter). In addition to a decrease in the ratio of the emitted electron current, electrons emitted from the emitter may be scattered by the gate electrode, and the diameter of the electron beam may be increased when the anode is irradiated.
[0010]
The present invention provides an electron-emitting device that can reduce the capacitance inherent to the electron-emitting device, reduce the beam diameter of the emitted electrons, and can be easily manufactured, and an image display device that uses the device. There is.
[0011]
[Means for Solving the Problems]
The first of the present invention is (a) a gate electrode disposed on a substrate surface;
(B) a cathode electrode composed of a first electrode disposed on the surface of the substrate apart from the gate electrode, and an electron emission layer disposed on the surface of the first electrode;
(C) A voltage V between the cathode electrode and the gate electrode. g A first voltage applying device for applying
(D) an anode electrode disposed opposite to the electron emission layer at a distance;
(E) A voltage V between the cathode electrode and the anode electrode a A second voltage application device for applying the electron emission device, wherein the thickness of the cathode electrode and the thickness of the gate electrode are substantially the same,
The thickness of the first electrode is h 1 , The thickness of the electron emission layer is h 2 ,
The thickness of the cathode electrode is h (= h 1 + H 2 ),
The distance between the gate electrode and the first electrode is d,
The distance between the cathode electrode and the anode electrode is H,
Electric field intensity E between the anode electrode and the cathode electrode a V a / H,
Electric field strength E between the cathode electrode and the gate electrode g V g / D satisfies the relationship of the following formula (I).
[0012]
Formula (I)
0 <h 2 / H ≦ {A × (E a / E g ) + B} × {C × log (d / h) + D},
And h 2 / H ≦ 1
(In the above equation, E a / E g (≧ 0.057, A = 2.45, B = −0.1, d / h ≧ 1, C = 0.658, D = 0.35)
[0013]
The electron emission device of the present invention includes the following configuration as a preferred embodiment.
[0014]
In the formula (I),
0.057 ≦ E a / E g <0.346, A = 2.45, B = −0.14,
0.346 ≦ E a / E g At this time, A = 0.082, B = 0.68,
When 1 ≦ d / h <10, C = 0.658, D = 0.239,
When 10 ≦ d / h <50, C = 0.352, D = 0.543,
C = 0 and D = 1.15 when 50 ≦ d / h.
[0015]
The d / h is 10 ≦ d / h <1000.
[0016]
E a / E g But E a / E g ≧ 0.1.
[0017]
The difference between the thickness of the gate electrode and the thickness of the cathode electrode is 5% or less of the thickness of the cathode electrode.
[0018]
The position of the edge of the electron-emitting layer facing the gate electrode is equal to or farther from the gate electrode than the position of the edge of the first electrode facing the gate electrode.
[0019]
The gate electrode includes a second electrode disposed on the substrate surface and a layer made of the same material as the electron emission layer disposed on the second electrode.
[0020]
A second aspect of the present invention is an image display device comprising a plurality of the electron-emitting devices of the present invention.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the component parts described in the present embodiment are not intended to limit the scope of the present invention only to those unless otherwise specified.
[0022]
In the present invention, a structure in which a gate electrode and a cathode electrode are provided on a substrate is referred to as an electron-emitting device, and a structure in which an anode electrode, a first voltage application device, and a second voltage application device are incorporated in the device. It is called an electron emission device.
[0023]
The electron emission device of the present invention is characterized by using a lateral FE [electron emission device having a cathode electrode (including an electron emission layer) and a gate electrode spaced apart from the substrate surface] and a gate electrode. The thickness of the electrode is substantially the same, and the thickness of the electron emission layer in the cathode electrode satisfies the following formula (I).
[0024]
Formula (I)
0 <h 2 / H ≦ {A × (E a / E g ) + B} × {C × log (d / h) + D},
And h 2 / H ≦ 1
[0025]
In the above formula,
h: thickness of cathode electrode
h 2 : Thickness of electron emission layer
d: the distance between the gate electrode and the cathode electrode (in other words, d is the distance between the gate electrode and the electron emission layer),
H: Distance between cathode electrode and anode electrode (more specifically, distance between electron emission layer and anode electrode)
E a : Anode voltage is V a The electric field strength between the anode electrode and the cathode electrode when V = V a / H
E g : Gate voltage is V g The electric field strength between the gate electrode and the cathode electrode when V = V g / D
In the above formula (I), E a / E g ≧ 0.057, A = 2.45, B = −0.1, d / h ≧ 1, C = 0.658, and D = 0.35.
[0026]
In general, in the lateral FE, the gate voltage V is applied to the gate electrode. g Is applied, a radial equipotential surface is formed so as to wrap around the tip of the cathode electrode (if there is a layer made of an electron emitting member on the cathode electrode), the cathode electrode ( An electric field is applied to the electron emission member. Electrons are emitted from the cathode electrode (electron emission member) by this electric field, but since the equipotential surface is wound around the cathode electrode tip (electron emission member tip), the substrate within the cathode electrode (electron emission member) Electrons emitted from the side are also applied in the direction of the substrate, and there are many electrons that collide with the substrate or collide with the gate electrode. Especially anode voltage V a Than the electric field formed by g This tendency is remarkable when the electric field formed by is large, and it is easy to collide with the opposing gate electrode. As a result, the electron emission efficiency (ratio of the electrons reaching the anode with respect to the electrons emitted from the cathode) is decreased, and further, the electrons incident on the gate electrode are scattered, so that the electron beam when irradiated onto the anode is reduced. The diameter may increase.
[0027]
The emission position of the electrons colliding with the gate electrode at the cathode electrode (electron emission layer) is the film thickness h of the cathode electrode (including the electron emission layer), and between the gate electrode and the cathode electrode. Interval d, gate voltage V g The electric field strength E between the gate electrode and the cathode electrode g (Ie V g / D), the anode voltage is V a , Electric field strength E between the anode electrode and the cathode electrode when the distance H between the cathode electrode and the anode electrode is H a (Ie V a / H) strongly. Therefore, if the electron emission part on the cathode electrode is within a range where the electrons emitted from the electron emission part do not collide with the gate electrode, the electron emission efficiency is dramatically improved, and further, the electrons when the anode is irradiated It is possible to make the beam small.
[0028]
The range of the emission part where the emitted electrons do not collide with the gate electrode is represented by the hatched range in FIGS. 2 (a) and 2 (b). Therefore, the thickness h of the electron emission layer 2 Is controlled so as to fall within the range indicated by hatching in the drawing, it is possible to manufacture a lateral electron emission device having an efficiency of almost 100%. The curve in the figure represents the boundary line of whether or not the emitted electrons collide with the gate electrode. According to the following formula (I) that approximately represents this curve, an electron emission device with an efficiency of approximately 100% can be obtained. Become h 2 Can be defined.
[0029]
Formula (I)
0 <h 2 / H ≦ {A × (E a / E g ) + B} × {C × log (d / h) + D},
And h 2 / H ≦ 1
Here, in the above formula (I), A, B, C, and D are constants.
[0030]
In the above formula (I),
0.057 ≦ E a / E g When <0.346, A = 2.45 and B = −0.14 are satisfied,
0.346 ≦ E a / E g When A = 0.082 and B = 0.68,
When 1 ≦ d / h <10, C = 0.658 and D = 0.239 are satisfied,
When 10 ≦ d / h <50, C = 0.352 and D = 0.543 are satisfied,
When 50 ≦ d / h, C = 0 and D = 1.15 are satisfied.
[0031]
In the above formula, E a = V a / H, E g = V g / D.
[0032]
However, even if the electrons emitted from the electron emitting portion collide with the gate electrode and are scattered, the amount of electrons is sufficiently small compared to the total number of electrons emitted from the electron emitting portion, that is, the efficiency is very high. If it is too high, it does not affect the size of the electron beam when the anode is irradiated.
[0033]
Therefore, in actuality, in the above formula (I), h in the range defined by A = 2.45, B = −0.1, C = 0.658, D = 0.35 2 It does not matter.
[0034]
In the present invention, preferably, d / h is 10 ≦ d / h <1000, and E a / E g Is E a / E g ≧ 0.1.
[0035]
As described above, in the configuration of the electron emission device of the present invention described above, the electrons emitted from the cathode electrode can be reduced from entering the gate electrode, the electron emission efficiency can be dramatically improved, and the anode can be irradiated. It is possible to reduce the electron beam when it is applied.
[0036]
FIG. 1 shows a schematic perspective view of an embodiment of an electron emission device of the present invention. In the figure, 11 is a substrate, 12 is a first electrode, 13 is a cathode electrode, 14 is a gate electrode, 15 is an electron emission layer, 16 is an anode electrode, d is a distance between the cathode electrode 13 and the gate electrode 14, h Is the thickness of the cathode electrode 13, h 2 Is the thickness of the electron emission layer 15, H is the distance between the cathode electrode 13 and the anode electrode 16, V g Is the gate voltage, V a Is the anode voltage. Here, the cathode electrode 13 is composed of a laminate of the first electrode 12 and the electron emission layer 15. Further, like the cathode electrode 13, the gate electrode 14 may be formed of a stacked body of a second electrode and a layer made of the same material as the electron emission layer 15.
[0037]
The distance d between the gate electrode 14 and the cathode electrode 13 depends on the work function of the material constituting the element and the material constituting the electron emission layer 15, the voltage at the time of driving, the required shape of the emitted electron beam, and the like. Set as appropriate. Usually, d is set in the range of several tens of nm to several tens of μm, and preferably selected in the range of about 100 nm to 10 μm.
[0038]
Thickness h of electron emission layer 15 2 Is appropriately set from the range represented by the formula (I). By selecting from this range, it is possible to prevent the electrons emitted from the electron emission layer during driving from colliding with the gate electrode, improve the efficiency, and further reduce the electron beam when irradiated to the anode. It is possible. Usually h 2 Is set in a range of several μm or less, and is preferably selected in a range of 150 nm or less. The total thickness h of the cathode electrode is preferably 1 nm or more and 150 nm or less.
[0039]
The electron-emitting device of the present invention shown in FIG. 1 has an interval between a first electrode 12 and a second electrode (gate electrode 14) facing each other on an insulating substrate (or a laminate in which an insulating layer is laminated on a silicon substrate or the like). The electron emission layer 15 is stacked on at least the first electrode 12, and the cathode 13 is constituted by the first electrode 12 and the electron emission layer 15. At this time, the thickness of the cathode electrode 13 and the thickness of the gate electrode 14 are substantially the same. Preferably, the difference between the thickness of the cathode electrode 13 and the thickness of the gate electrode 14 is 5% or less of the thickness of the cathode electrode 13. is there. In this electron emission device, a voltage higher than that of the cathode electrode 13 is applied to the gate electrode 14 to emit electrons from the electron emission layer 15, and a voltage higher than that of the cathode electrode 13 and the gate electrode 14 is applied to the anode electrode 16. Thus, the electrons emitted from the electron emission layer 15 are collected.
[0040]
An example of the method for manufacturing the electron-emitting device of the present invention described above will be described with reference to FIG. FIG. 3 is a schematic cross-sectional view showing an example of a manufacturing method of an embodiment of an electron-emitting device constituting the electron-emitting device of the present invention.
[0041]
First, as shown in FIG. 3A, a conductive material layer 31 to be the first electrode 12 and the second electrode 35 and a material layer 32 constituting the electron emission layer 15 are stacked on the substrate 11.
[0042]
Specifically, the surface is thoroughly cleaned in advance, quartz glass, glass with reduced impurity content such as Na, blue plate glass, SiO 2 2 A conductive material layer 31 and an electron emission layer are formed on the substrate 11 using any one of a laminated body obtained by laminating a silicon substrate or the like by a sputtering method or the like, or an insulating substrate made of ceramics such as alumina as the substrate 11. The material layer 32 to be laminated is laminated.
[0043]
The conductive material layer 31 is formed by a general vacuum film forming technique such as vapor deposition or sputtering. The material of the conductive material layer 31 is, for example, a metal or alloy material such as Be, Mg, Ti, Zr, Hf, V, Nb, Ta, Mo, W, Al, Cu, Ni, Cr, Au, Pt, or Pd. Etc. are appropriately selected. The thickness of the conductive material layer 31 to be the first electrode 12 and the second electrode 35 is set in the range of several tens of nanometers to several millimeters including the electrode line portion, and is preferably selected in the range of 10 nm to 50 μm. The
[0044]
The material layer 32 constituting the electron emission layer can be formed by a general vacuum film forming technique such as a CVD method, a vapor deposition method, or a sputtering method. Examples of the material constituting the electron emission layer 15 include graphite, fullerene, fiber-like conductive materials (including carbon fibers such as carbon nanotubes), amorphous carbon, diamond-like carbon, carbon in which diamond is dispersed, and carbon compounds. Is appropriately selected. A carbon compound having a low work function is preferable. The film thickness of the material layer 32 constituting the electron emission layer is set within a range of several μm or less, and is preferably selected within a range of 150 nm or less.
[0045]
In particular, when using carbon fibers such as carbon nanotubes, the cathode should be parallel to the surface of the cathode electrode (surface facing the anode electrode) (so that the fiber lies on the cathode electrode surface). It is preferable to arrange on the surface of the electrode (surface facing the anode electrode). Furthermore, it is more preferable to place a plurality of the carbon fibers on the surface of the cathode electrode. In addition, when using carbon fiber in this way, it is preferable to arrange | position so that the front-end | tip of a fiber may face the gate electrode side. In the case of using a plurality of carbon fibers, it is preferable to arrange the carbon fibers at intervals so that the tips of the fibers face the gate electrode side.
[0046]
Next, as shown in FIG. 3B, a mask pattern 33 is formed on the material layer 32 constituting the electron emission layer by photolithography. The mask pattern 33 is formed except for a portion to be etched to form a gap between the cathode electrode 13 and the gate electrode 14.
[0047]
As shown in FIG. 3C, an interval 34 is formed to separate the stacked body of the material layer 32 and the conductive material layer 31 constituting the electron emission layer into the left and right. Thereby, the first electrode 12 and the second electrode 35 are formed. In the production method described here, the cathode electrode 13 is composed of the first electrode 12 and the electron emission layer 15, and the gate electrode 14 is composed of the second electrode 35 and the electron emission layer 15. The gate electrode 14 in the present invention can be composed of only the second electrode 35. Therefore, the electron emission layer 15 on the second electrode 35 left in the above manufacturing method is not necessarily required.
[0048]
The interval 34 can be formed by etching, and this etching process may be performed so as to dig the substrate 11. This etching method may be selected according to the material of the conductive material layer 31 to be etched and the material layer 32 constituting the electron emission layer.
[0049]
Finally, as shown in FIG. 3D, the mask pattern 33 is removed, and the electron-emitting device according to the present invention can be formed.
[0050]
An electron source or an image display device can be configured by arranging a plurality of the electron emission devices of the present invention on a substrate. In this case, the anode electrode is arranged as one continuous electrode for a plurality of electron-emitting devices.
[0051]
An electron source obtained by arranging a plurality of electron-emitting devices of the present invention will be described with reference to FIG. In the figure, 41 is an electron source substrate, 42 is an X direction wiring, 43 is a Y direction wiring, and 44 is an electron-emitting device according to the present invention.
[0052]
X direction wiring 42 is D x1 , D x2 ... D xm And can be formed of a conductive metal or the like formed by vacuum deposition, printing, sputtering, or the like. The wiring material, film thickness, and width are appropriately designed. The Y-direction wiring 43 is D y1 , D y2 ... D yn And can be formed in the same manner as the X-direction wiring 42.
[0053]
The X direction wiring 42 and the Y direction wiring 43 intersect. For this reason, an interlayer insulating layer (not shown) is provided between the m X-direction wirings 42 and the n Y-direction wirings 43 to electrically isolate them. Here, m and n are both positive integers. The interlayer insulating layer (not shown) is formed of SiO formed by vacuum deposition, printing, sputtering, or the like. 2 Etc.
[0054]
The cathode electrode 13 constituting the electron-emitting device 44 is electrically connected to one of the m X-direction wirings 42, and the gate electrode 14 is electrically connected to one of the n Y-direction wirings 43. Has been.
[0055]
A scanning signal applying unit (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 44 arranged in the X direction can be connected to the X-direction wiring 42. On the other hand, the Y-direction wiring 43 can be connected to a modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 44 arranged in the Y direction according to an input signal. The drive voltage applied to each electron-emitting device 44 is supplied as a difference voltage between the scanning signal and the modulation signal applied to the electron-emitting device 44.
[0056]
In the above configuration, the individual electron-emitting devices 44 can be selected and driven independently using a simple matrix wiring.
[0057]
An image display apparatus configured using such a matrix-arranged electron source will be described with reference to FIG. FIG. 5 is a schematic perspective view showing an example of the image display device of the present invention. 41 is an electron source substrate on which a plurality of electron-emitting devices are arranged, 51 is a rear plate on which the electron source substrate 41 is fixed, 56 is a fluorescent film 54 as a phosphor as an image forming member on the inner surface of the glass substrate 53, a metal back 55, etc. Is a face plate formed. Reference numeral 52 denotes a support frame, and a rear plate 51 and a face plate 56 are connected to the support frame 52 using frit glass or the like. Reference numeral 57 denotes an envelope. The support frame 52 is not necessarily required when the distance between the face plate 56 and the rear plate 51 is smaller than 1 mm. In that case, the face plate 56 and the rear plate 51 are directly connected with a bonding material such as a frit. May be. Since the rear plate 51 is provided mainly for the purpose of reinforcing the strength of the base body 41, if the base body 41 itself has sufficient strength, the separate rear plate 51 can be omitted. That is, the support frame 52 may be sealed directly to the base body 41, and the envelope 57 may be configured by the face plate 56, the support frame 52, and the base body 41.
[0058]
On the other hand, by installing a support body (not shown) called a spacer between the face plate 56 and the rear plate 51, the envelope 57 having sufficient strength against atmospheric pressure can be configured. FIG. 6 is a schematic plan view showing the fluorescent film 54. In the case of a color fluorescent film, the fluorescent film 54 is composed of the black conductive material 61 called the black stripe shown in FIG. 6A or the black matrix shown in FIG. .
[0059]
The image display device as described above can be used as an image display device as an optical printer configured using a photosensitive drum or the like in addition to a display device for a television broadcast, a video conference system, a computer, or the like. Can do.
[0060]
【Example】
Hereinafter, examples of the present embodiment will be described in detail.
[0061]
[Example 1]
(Process 1)
As shown in FIG. 3 (a), quartz is used for the substrate 11, and after sufficient cleaning, a 40 nm thick W as a conductive material layer 31 is formed on the substrate 11 by a sputtering method. Amorphous carbon having a thickness of 60 nm was sequentially deposited as the material layer 32 constituting the emission layer. The reaction gas in the CVD method is CH 4 And H 2 And N 2 The mixed gas was used.
[0062]
(Process 2)
Next, as shown in FIG. 3B, the positive photoresist spin coating and photomask pattern were exposed and developed by photolithography to form a mask pattern 33. The mask pattern 33 is formed except for a portion that is dry-etched to form the first electrode 12 and the second electrode 35 in the next step.
[0063]
(Process 3)
As shown in FIG. 3C, using the mask pattern 33 as a mask, 4 Was used to dry-etch the material layer 32 and the conductive material layer 31 constituting the electron emission layer, and the interval 34 separating the material layer 32 and the conductive material layer 31 constituting the electron emission layer left and right was formed. In this embodiment, the distance d between the first electrode 12 and the second electrode 14 is 2 μm. Here, the cathode electrode 13 is composed of the first electrode 12 and the electron emission layer 15, and the gate electrode 14 is composed of the second electrode 35 and the electron emission layer 15.
[0064]
(Process 4)
Finally, as shown in FIG. 3 (d), the mask pattern 33 is completely removed and connected in combination with the anode electrode 16 as shown in FIG. 1, thereby constituting the electron emission device of the present invention and emitting electrons. I let you. In this device, V g Electrons emitted from the electron emission layer 15 by the electric field formed by a Is attracted to the anode electrode 16 by the electric field formed by. In this embodiment, V g = 40V, V a = 5 kV, H = 1 mm.
[0065]
A device capable of measuring a current is disposed between the gate electrode 14 and the cathode electrode 13 and between the anode electrode 16 and the cathode electrode 13, and a current that flows through the gate electrode 14 during electron emission (hereinafter referred to as “gate current”). ) And the current flowing through the anode electrode 16 were measured, and the efficiency was calculated. As a result, the efficiency of the electron-emitting device of this example was 94.4%.
[0066]
The diameter of the electron beam when electrons emitted from the electron emission layer 15 reach the anode electrode 16 is as follows: W having a thickness of 60 nm as the conductive material layer 31 and thickness as the material layer 32 constituting the electron emission layer. This was the same as that of the electron-emitting device manufactured by depositing 40 nm of amorphous carbon in the same manner as the electron-emitting device of this example.
[0067]
The diameter of the electron beam referred to here is a size up to a region of 10% of the peak luminance of the emitted phosphor.
[0068]
The electron-emitting device of this example has a film thickness h of the first electrode 12. 1 Is 40 nm, and the film thickness h of the electron emission layer 15 is 2 Is 60 nm, the film thickness h of the cathode electrode 13 is 100 nm. Therefore, h 2 / H is 0.6, and A, B, C, D described in claim 1 in Formula (I), and V in this embodiment a , V g , H, d, h substituted 2 /H≦0.618 is satisfied.
[0069]
In addition, the electron emission device used for comparison with the electron emission device of this example is the film thickness h of the first electrode 12. 1 Is 60 nm, and the film thickness h of the electron emission layer 15 is 2 Is 40 nm, the thickness of the cathode electrode 13 is 100 nm. Therefore h 2 / H is 0.4, and A, B, C, D described in claim 2 in the formula (I), and V in this embodiment a , V g , H, d, h substituted 2 /H≦0.473 is satisfied.
[0070]
Further, in this embodiment, both the first electrode 12 and the second electrode 35 and the electron emission layer 15 are simply laminated, and the cathode electrode 13 and the gate electrode 14 are formed by dry etching. is there.
[0071]
[Example 2]
FIG. 7 shows a schematic cross-sectional view of the electron-emitting device of this example. In this embodiment, an example in which the position of the edge (end part) facing the cathode electrode 14 of the electron emission layer 15 is provided at a position farther from the cathode electrode 14 than the edge (end part) of the first electrode 12 is provided. Indicates. 8 and 9 show the manufacturing process.
[0072]
(Process 1)
As shown in FIG. 8A, after quartz was sufficiently washed for the substrate 11, Ti having a thickness of 100 nm was laminated as the conductive material layer 31 on the substrate 11 by sputtering.
[0073]
(Process 2)
Next, as shown in FIG. 8B, a positive photoresist was spin-coated by photolithography, the mask pattern was exposed and developed, and a mask pattern 81 was formed. The mask pattern 81 is formed except for a portion that is dry-etched to form the first electrode 12 and the second electrode 35 in the next step.
[0074]
(Process 3)
As shown in FIG. 8C, using the mask pattern 81 as a mask, CF 4 Using a gas, the conductive material layer 31 is dry-etched, and the conductive material layer 31 is divided into left and right (an interval 34 separating the conductive material layer 31 is formed), and the first electrode 12 and the second electrode 35 are separated. Formed. In this embodiment, the distance d between the first electrode 12 and the second electrode 35 is 3 μm.
[0075]
(Process 4)
As shown in FIG. 8D, the mask pattern 81 was completely removed.
[0076]
(Process 5)
Next, as shown in FIG. 9E, a positive photoresist was spin-coated by photolithography, the photomask pattern was exposed and developed, and a mask pattern 82 was formed. The mask pattern 82 is formed except for a portion where the electron emission layer 15 is finally formed.
[0077]
(Step 6)
Subsequently, as shown in FIG. 9F, diamond-like carbon having a thickness of 20 nm was deposited as a material layer 32 constituting the electron emission layer by a CVD method. The reaction gas is CH 4 And H 2 And N 2 The mixed gas was used.
[0078]
(Step 7)
Finally, as shown in FIG. 9G, the mask pattern 82 is completely removed, and the anode electrode 16 is arranged and connected in the same manner as in the configuration of FIG. 1, and the first electrode 12 side is used as the cathode electrode 13. And emitted electrons. In this embodiment, V g = 60V, V a = 5 kV, H = 1 mm.
[0079]
In the electron emission device of this example, no gate current was observed.
[0080]
It is considered that the larger the gate current is, the more electrons emitted from the electron emission layer 15 collide with the gate electrode 14. Therefore, the electrons are scattered by the gate electrode 14 and reach the anode electrode 16. The diameter is also expected to widen. If the gate current flows, power consumption may increase, so it is desirable that the gate current is small.
[0081]
The electron-emitting device of this example has a film thickness h of the first electrode 12. 1 Is 100 nm and the film thickness h of the electron emission layer 15 is 2 Is 20 nm, the thickness h of the cathode electrode is 120 nm. Therefore, h 2 / H is 0.167, and A, B, C, D described in claim 2 in Formula (I), and V in this embodiment a , V g , H, d, h substituted 2 /H≦0.489 is satisfied.
[0082]
[Example 3]
FIG. 10 shows an example of a schematic cross-sectional view of the electron-emitting device of this example. In this embodiment, the material layer (electron emission layer) constituting the electron emission layer 15 is laminated only on the first electrode 12, and the electron emission layer 15 is laminated on the second electrode (gate electrode 14). No examples. 11 and 12 show the manufacturing process.
[0083]
(Process 1)
As shown in FIG. 11 (a), quartz is used for the substrate 11, and after sufficient cleaning, an electron is formed on the substrate 11 as a conductive material layer 31 with a thickness of 80 nm by a sputtering method and an electron by a CVD method. Diamond-like carbon having a thickness of 20 nm was deposited as the material layer 32 constituting the emission layer. The reaction gas is CH 4 And H 2 And N 2 The mixed gas was used.
[0084]
(Process 2)
Next, as shown in FIG. 11B, a positive photoresist was spin-coated, the photomask pattern was exposed and developed, and a mask pattern 111 was formed. The mask pattern 111 is formed except for a portion that is dry-etched in order to form the cathode electrode 13 including the first electrode 12 and the electron emission layer 15 in the next step.
[0085]
(Process 3)
As shown in FIG. 11C, using the mask pattern 111 as a mask, 4 Was used to dry-etch the material layer 32 and the conductive material layer 31 constituting the electron emission layer to form the cathode electrode 13.
[0086]
(Process 4)
As shown in FIG. 11D, the mask pattern 111 was removed, followed by spin coating with a positive photoresist, and exposure and development of the photomask pattern to form a mask pattern 112. The mask pattern 112 is formed except for a portion where the gate electrode 14 is formed in the next process.
[0087]
(Process 5)
As shown in FIG. 12E, W having a thickness of 100 nm was deposited as the conductive material layer 113.
[0088]
(Step 6)
Finally, as shown in FIG. 12F, the mask pattern 112 was completely removed, and the anode electrode 16 was disposed in the same manner as in the configuration of FIG. In this embodiment, d = 10 μm, V g = 200V, V a = 5 kV, H = 1 mm.
[0089]
No gate current was observed in the electron emission device of this example. The gate current here is the same as that described in the first embodiment. The electron-emitting device of this example has a film thickness h of the first electrode 12. 1 Is 80 nm, and the film thickness h of the electron emission layer 15 is 2 Is 20 nm, the film thickness h of the cathode electrode 13 is 100 nm. Therefore, h 2 / H is 0.2, and A, B, C, D described in claim 2 in the relational expression represented by the formula (I), and V in the present embodiment a , V g , H, d, h substituted 2 /H≦0.543 is satisfied.
[0090]
Since the electron-emitting device of this embodiment does not have the electron-emitting layer 15 stacked on the gate electrode 14, when a plurality of elements are arranged and driven in matrix, the gate voltage V for some reason. g And even if the potential of the gate electrode 14 instantaneously becomes lower than the potential of the cathode electrode 13, no electrons are emitted.
[0091]
[Example 4]
In this embodiment, a case where the electron emission layer 15 constituting the cathode electrode 13 is very thin is shown.
[0092]
(Process 1)
Quartz was used as the substrate 11, and after sufficient cleaning, W having a thickness of 30 nm was deposited as the conductive material layer 31 on the substrate 11 by sputtering. Thereafter, the surface of the conductive material layer 31 is subjected to hydrogen termination treatment by lamp heating in a mixed gas atmosphere of methane and hydrogen in a vacuum chamber at 630 ° C. for 1 hour. The surface of the conductive material layer 31 terminated with hydrogen becomes a later electron emission layer 15.
[0093]
(Process 2)
Next, the conductive material layer 31 is etched by a general laser processing method, a space is formed between the conductive material layers 31, and the cathode electrode 13 and the gate electrode 14 are formed, as shown in FIG. An anode electrode 16 was disposed on the substrate to emit electrons. In this embodiment, d = 5 μm, V g = 25V, V a = 5 kV, H = 1 mm.
[0094]
No gate current was observed in the electron emission device of this example. The gate current here is the same as that described in the first embodiment. The electron-emitting device of this example has a film thickness h of the first electrode 12. 1 Is 30 nm and the thickness h of the electron emission layer 15 is 2 Is almost zero, so h 2 / H is a value close to 0 as much as possible. Therefore, A, B, C, D described in claim 2 and V in the case of the present embodiment are added to the relational expression represented by the formula (I). a , V g , H, d, h substituted 2 /H≦0.876 is satisfied.
[0095]
In the electron emission device of this embodiment, a hydrogen termination layer is formed on the surface of the cathode electrode 13 on the side facing the anode electrode 16. The portion is in a state in which electrons are emitted in a lower electric field than the surface of the first electrode 12 facing the gate electrode 14 and where the hydrogen termination layer is not formed. Therefore, the diameter of the electron beam when the anode electrode is irradiated becomes small.
[0096]
[Example 5]
In this example, an image display device was produced using the electron emission device produced in Example 3.
[0097]
Using a manufacturing method similar to that of Example 3, 100 electron-emitting devices whose cross-sectional views are shown in FIG. As shown in FIG. 4, the X direction wiring 42 is connected to the cathode electrode 13, and the Y direction wiring 43 is connected to the gate electrode 14. Each electron-emitting device 44 was arranged at a pitch of 150 μm in width and 300 μm in length. Further, as shown in FIG. 5, a glass substrate 53 having a fluorescent film 54 and a metal back 55 made of aluminum is disposed on the upper portion of the element at a distance of 1 mm. A voltage of 5 kV was applied to the metal back 55. As a result, matrix driving is possible, and the display consumes less power and a high-definition image display device can be formed.
[0098]
【The invention's effect】
As described above, the electron-emitting device of the present invention dramatically improves the efficiency of the lateral FE to almost 100% by forming the electron-emitting layer on the cathode electrode so as to satisfy the formula (I). be able to. Furthermore, since the electrons emitted from the electron emission layer and scattered by the gate electrode can be suppressed, the diameter of the electron beam when the anode electrode is irradiated can be reduced. In addition, the electron emission device of the present invention is easy to manufacture because it has a simple laminated structure.
[Brief description of the drawings]
FIG. 1 is a schematic perspective view of an embodiment of the present invention.
FIG. 2 shows h according to the present invention. 2 / H and E a / E g And a schematic graph showing the relationship of d / h.
FIG. 3 is a process diagram showing an example of a method for manufacturing an electron-emitting device according to the present invention.
FIG. 4 is a schematic plan view showing an example of an electron source configured using the electron emission device of the present invention.
FIG. 5 is a schematic perspective view showing an example of an image display device of the present invention.
FIG. 6 is a schematic plan view showing a phosphor film used in the image display device of the present invention.
7 is a schematic sectional view of an electron-emitting device according to Example 2. FIG.
8 is a manufacturing process diagram of the electron-emitting device of Example 2. FIG.
9 is a manufacturing process diagram of the electron-emitting device of Example 2. FIG.
10 is a schematic sectional view of an electron-emitting device according to Example 3. FIG.
11 is a manufacturing process diagram of the electron-emitting device of Example 3. FIG.
12 is a manufacturing process diagram of the electron-emitting device of Example 3. FIG.
FIG. 13 is a schematic cross-sectional view of a conventional vertical FE.
[Explanation of symbols]
11 Substrate
12 First electrode
13 Cathode electrode
14 Gate electrode
15 Electron emission layer
16 Anode electrode
31 Conductive material layer
32 Material layer constituting the electron emission layer
33 Mask pattern
34 intervals
35 Second electrode
41 Electron source substrate
42 X direction wiring
43 Y-direction wiring
44 Electron emitter
51 Rear plate
52 Support frame
53 Glass substrate
54 Fluorescent membrane
55 metal back
56 Face plate
57 Envelope
61 Black conductive material
62 Phosphor
81, 82, 111, 112 Mask pattern
113 Conductive material layer
131 Substrate
132 Cathode electrode
133 Insulating layer
134 Gate electrode
135 emitter

Claims (8)

(a)基板表面上に配置されたゲート電極と、
(b)前記基板表面上に前記ゲート電極と離れて配置された第1の電極と、該第1の電極表面上に配置された電子放出層とで構成されるカソード電極と、
(c)前記カソード電極とゲート電極間に電圧Vを印加するための第1の電圧印加装置と、
(d)前記電子放出層に距離をおいて対向配置されたアノード電極と、
(e)前記カソード電極と前記アノード電極との間に電圧Vを印加するための第2の電圧印加装置と、を有しており、前記カソード電極の厚みと前記ゲート電極の厚みとが実質的に同一である電子放出装置であって、
前記第1の電極の厚みをh、前記電子放出層の厚みをh
前記カソード電極の厚みをh(=h+h)、
前記ゲート電極と前記第1の電極との間の間隔をd、
前記カソード電極とアノード電極との間の間隔をH、
前記アノード電極とカソード電極との間の電界強度EをV/Hとし、
前記カソード電極とゲート電極との間の電界強度EをV/dとしたときに、下記式(I)の関係を満たすことを特徴とする電子放出装置。
式(I)
0<h/h≦{A×(E/E)+B}×{C×log(d/h)+D}、
且つh/h≦1
(上式において、E/E≧0.057であり、A=2.45であり、B=−0.1であり、d/h≧1であり、C=0.658であり、D=0.35である)
(A) a gate electrode disposed on the substrate surface;
(B) a cathode electrode composed of a first electrode disposed on the surface of the substrate apart from the gate electrode, and an electron emission layer disposed on the surface of the first electrode;
(C) a first voltage applying device for applying a voltage V g between the cathode electrode and the gate electrode;
(D) an anode electrode disposed opposite to the electron emission layer at a distance;
(E) a second voltage application device for applying a voltage Va between the cathode electrode and the anode electrode, wherein the thickness of the cathode electrode and the thickness of the gate electrode are substantially equal to each other. Electron emission devices that are identical in nature,
The thickness of the first electrode is h 1 , the thickness of the electron emission layer is h 2 ,
The thickness of the cathode electrode is h (= h 1 + h 2 ),
The distance between the gate electrode and the first electrode is d,
The distance between the cathode electrode and the anode electrode is H,
The electric field strength E a between the anode electrode and the cathode electrode is set to V a / H,
An electron emission device characterized by satisfying the relationship of the following formula (I) when the electric field strength E g between the cathode electrode and the gate electrode is V g / d.
Formula (I)
0 <h 2 / h ≦ {A × (E a / E g ) + B} × {C × log (d / h) + D},
And h 2 / h ≦ 1
(In the above formula, E a / E g ≧ 0.057, A = 2.45, B = −0.1, d / h ≧ 1, C = 0.658, D = 0.35)
前記式(I)において、
0.057≦E/E<0.346の時にA=2.45、B=−0.14であり、
0.346≦E/Eの時にA=0.082、B=0.68であり、
1≦d/h<10の時にC=0.658、D=0.239であり、
10≦d/h<50の時にC=0.352、D=0.543であり、
50≦d/hの時にC=0、D=1.15である請求項1に記載の電子放出装置。
In the formula (I),
When 0.057 ≦ E a / E g <0.346, A = 2.45, B = −0.14,
When 0.346 ≦ E a / E g , A = 0.082, B = 0.68,
When 1 ≦ d / h <10, C = 0.658, D = 0.239,
When 10 ≦ d / h <50, C = 0.352, D = 0.543,
2. The electron emission device according to claim 1, wherein C = 0 and D = 1.15 when 50 ≦ d / h.
前記d/hが、10≦d/h<1000である請求項1または2に記載の電子放出装置。The electron-emitting device according to claim 1, wherein the d / h satisfies 10 ≦ d / h <1000. 前記E/Eが、E/E≧0.1である請求項1乃至3のいずれかに記載の電子放出装置。Wherein E a / E g is the electron-emitting device according to any one of claims 1 to 3 is E a / E g ≧ 0.1. 前記ゲート電極の厚みと前記カソード電極の厚みとの差が、前記カソード電極の厚みの5%以下である請求項1乃至4のいずれかに記載の電子放出装置。The electron emission device according to any one of claims 1 to 4, wherein a difference between the thickness of the gate electrode and the thickness of the cathode electrode is 5% or less of the thickness of the cathode electrode. 前記電子放出層の前記ゲート電極と対向するエッジの位置が、前記第1電極の前記ゲート電極と対向するエッジの位置と、同等かそれよりも前記ゲート電極から離れた位置にある請求項1乃至5のいずれかに記載の電子放出装置。The position of an edge of the electron emission layer facing the gate electrode is equal to or farther from the gate electrode than the position of the edge of the first electrode facing the gate electrode. 6. The electron emission device according to any one of 5 above. 前記ゲート電極が、前記基板表面上に配置された第2の電極と、該第2の電極上に配置された、前記電子放出層と同じ材料からなる層とから構成されることを特徴とする請求項1乃至6のいずれかに記載の電子放出装置。The gate electrode includes a second electrode disposed on the substrate surface and a layer made of the same material as the electron emission layer disposed on the second electrode. The electron emission device according to claim 1. 請求項1乃至7のいずれかに記載の電子放出装置を複数用いて構成したことを特徴とする画像表示装置。An image display device comprising a plurality of the electron-emitting devices according to claim 1.
JP2003192645A 2003-07-07 2003-07-07 Electron emitting device and image display device Withdrawn JP2005032449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003192645A JP2005032449A (en) 2003-07-07 2003-07-07 Electron emitting device and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192645A JP2005032449A (en) 2003-07-07 2003-07-07 Electron emitting device and image display device

Publications (1)

Publication Number Publication Date
JP2005032449A true JP2005032449A (en) 2005-02-03

Family

ID=34204369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192645A Withdrawn JP2005032449A (en) 2003-07-07 2003-07-07 Electron emitting device and image display device

Country Status (1)

Country Link
JP (1) JP2005032449A (en)

Similar Documents

Publication Publication Date Title
US7591701B2 (en) Electron-emitting device, electron source and image-forming apparatus, and method for manufacturing electron emitting device
US7198966B2 (en) Electron-emitting device, electron source, image-forming apparatus, and method for producing electron-emitting device and electron-emitting apparatus
US6853126B2 (en) Electron-emitting device, electron source, image forming apparatus, and electron-emitting apparatus
US6448709B1 (en) Field emission display panel having diode structure and method for fabricating
US6975288B2 (en) Method of driving image-forming apparatus and apparatus thereof
JP3745348B2 (en) Electron emitting device, electron source, and manufacturing method of image display device
JP2002056771A (en) Electron emission element, electron source, and image forming apparatus
US6750604B2 (en) Field emission display panels incorporating cathodes having narrow nanotube emitters formed on dielectric layers
US6486599B2 (en) Field emission display panel equipped with two cathodes and an anode
US7432645B2 (en) Electron emission device and electron emission display using the same
JP2005032449A (en) Electron emitting device and image display device
JP2008108631A (en) Field emission type cathode substrate, field emission light source, and field emission type display element
JP2007250247A (en) Electron emitting element, electron source, image display device, and television device
JP3745360B2 (en) Electron emitting device, electron source, and image forming apparatus
KR20070043391A (en) Electron emission device and electron emission display device using the same and manufacturing method thereof
JP2002289088A (en) Electron emitting element, electron source, driving method for electron source, image forming device, driving method for image forming device and electron emitting device
JP2002093308A (en) Electron emission device, electron source, image forming apparatus, and manufacturing method of electron emission element
JP2005019191A (en) Electron emission element, electron source, and image forming device
JP2003051244A (en) Electron discharge element, electron source and imaging device
JP2003109489A (en) Electron emission element, electron source, and image forming device
KR20070083113A (en) Electron emission device and electron emission display device using the same
JP2006073526A (en) Electron emitter and method for manufacturing same
JP2005183103A (en) Electron emission element and image display device
KR20070078900A (en) Electron emission device and electron emission display device using the same
JP2007128867A (en) Electron emission display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003