JP2005031546A - Liquid crystal display device and method for inspecting the same - Google Patents

Liquid crystal display device and method for inspecting the same Download PDF

Info

Publication number
JP2005031546A
JP2005031546A JP2003272931A JP2003272931A JP2005031546A JP 2005031546 A JP2005031546 A JP 2005031546A JP 2003272931 A JP2003272931 A JP 2003272931A JP 2003272931 A JP2003272931 A JP 2003272931A JP 2005031546 A JP2005031546 A JP 2005031546A
Authority
JP
Japan
Prior art keywords
signal line
signal
wiring
array substrate
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003272931A
Other languages
Japanese (ja)
Other versions
JP4458786B2 (en
Inventor
Masaki Miyatake
正樹 宮武
Akira Tomita
暁 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2003272931A priority Critical patent/JP4458786B2/en
Publication of JP2005031546A publication Critical patent/JP2005031546A/en
Application granted granted Critical
Publication of JP4458786B2 publication Critical patent/JP4458786B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To carry out highly accurate OS inspection of a p-Si type array substrate without increasing an area of a signal line driving circuit and equipment investment. <P>SOLUTION: Image signal wiring lines 33 are connected to signal lines at the rate of k signal lines (k is an integer of 3 or more) per image signal wiring line and, at the same time, diodes 34 are connected to the other end of the respective signal lines 12 at the rate of two diodes with mutually different directions per signal line. Another terminal of each of the diodes 34 is connected to each line of array substrate wiring lines 31. There are k array substrate wiring lines 31 and the array substrate wiring lines 31 different from each other are connected to each of the neighboring signal lines 12. Under this construction, the diode 34 and the image signal wiring lines 33 are respectively connected to OLB pads 25 and 23 so as to make the OS inspection of the signal line 12 and the image signal wiring lines 33 feasible, make mounting of a probing pad between the signal line 12 and the signal line driving circuit 19 unnecessary and, at the same time, make use of a probe for inspection of an a-Si type array substrate unnecessary. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、液晶表示装置およびその検査方法に関し、特に信号線について断線や短絡を検出する技術に関する。   The present invention relates to a liquid crystal display device and an inspection method thereof, and more particularly to a technique for detecting a disconnection or a short circuit of a signal line.

一般に液晶表示装置は軽量で薄型、低消費電力であるため、テレビ、携帯情報端末、あるいはグラフィックディスプレイなどに利用されている。特に画素毎にスイッチング素子として薄膜トランジスタ(Thin Film Transistor :TFT)を用いたマトリクス型の液晶表示装置(TFT−LCD)は、高速応答性に優れ、高精細化に適しており、ディスプレイ画面の高画質化、大型化およびカラー画像化を実現するものとして注目されている。   In general, liquid crystal display devices are lightweight, thin, and have low power consumption, and thus are used for televisions, personal digital assistants, graphic displays, and the like. In particular, matrix-type liquid crystal display devices (TFT-LCDs) that use thin film transistors (TFTs) as switching elements for each pixel have excellent high-speed response and are suitable for high-definition and high-quality display screens. It has been attracting attention as a means for realizing large-size, large-size and color imaging.

従来、この種の液晶表示装置としては、例えば図3の回路図に示す液晶表示装置が知られている。同図の液晶表示装置は、ガラス製のアレイ基板100上に走査用の複数の走査線11および画像信号用の複数の信号線12が交差するように配線され、これら走査線11および信号線12の各交差部分にそれぞれ画素が設けられている。各画素では、薄膜トランジスタ13のゲートが走査線11に接続され、ソースが信号線12に接続され、ドレインが画素電極14に接続される。画素電極14には、補助容量15の一方の端子が接続され、補助容量15の他方の端子には補助容量線16が接続される。   Conventionally, as this type of liquid crystal display device, for example, a liquid crystal display device shown in a circuit diagram of FIG. 3 is known. The liquid crystal display device shown in FIG. 1 is wired on a glass array substrate 100 so that a plurality of scanning lines 11 for scanning and a plurality of signal lines 12 for image signals intersect with each other. Pixels are provided at each intersection. In each pixel, the gate of the thin film transistor 13 is connected to the scanning line 11, the source is connected to the signal line 12, and the drain is connected to the pixel electrode 14. One terminal of an auxiliary capacitor 15 is connected to the pixel electrode 14, and an auxiliary capacitor line 16 is connected to the other terminal of the auxiliary capacitor 15.

アレイ基板100は、図示しない液晶層を介して対向基板に対向して配置されており、画素電極14は、対向基板上の対向電極と液晶層を介して対向配置される。   The array substrate 100 is disposed to face the counter substrate via a liquid crystal layer (not shown), and the pixel electrode 14 is disposed to face the counter electrode on the counter substrate via the liquid crystal layer.

各走査線11は走査線駆動回路18に、各信号線12は信号線駆動回路19に、対向電極は対向電極駆動回路(図示せず)にそれぞれ接続されている。各走査線11に対しては、走査線駆動回路18によって、同図の上方から順次に水平走査周期に対応する電圧が印加される。また各信号線12には信号線駆動回路19から画像信号に対応する電圧が印加される。これによって、薄膜トランジスタ13は、走査線11を通じて電圧が印加されたタイミングでオン状態になり、信号線12からの画像信号に対応する電圧をサンプリングして画素電極14に与える。液晶層には、画素電極14に加わった電圧と、対向電極駆動回路から対向電極に加わった電圧との差分が充電され、液晶層が駆動して光学応答によって表示動作が行われる。   Each scanning line 11 is connected to a scanning line drive circuit 18, each signal line 12 is connected to a signal line drive circuit 19, and the counter electrode is connected to a counter electrode drive circuit (not shown). A voltage corresponding to the horizontal scanning period is sequentially applied to each scanning line 11 by the scanning line driving circuit 18 from above in the figure. A voltage corresponding to the image signal is applied to each signal line 12 from the signal line driving circuit 19. As a result, the thin film transistor 13 is turned on at a timing when a voltage is applied through the scanning line 11, samples a voltage corresponding to the image signal from the signal line 12, and applies the voltage to the pixel electrode 14. The liquid crystal layer is charged with a difference between the voltage applied to the pixel electrode 14 and the voltage applied to the counter electrode from the counter electrode driving circuit, and the liquid crystal layer is driven to perform a display operation by optical response.

この液晶表示装置は、走査線駆動回路18および信号線駆動回路19がアレイ基板100上に形成される場合であり、薄膜トランジスタ13に用いられる半導体材料の種類からp−Si(多結晶シリコン)型液晶表示装置と呼ばれる。一方、半導体材料としてa−Si(非晶質シリコン)を用いたものは、a−Si型液晶表示装置と呼ばれる。a−Si型液晶表示装置は、p−Si型液晶表示装置に比べてトランジスタ特性が劣るため、アレイ基板100上に駆動回路を設けることは困難である。従って、a−Si型液晶表示装置のアレイ基板上には、図4の回路図に示すように、各画素からなる表示領域のみが形成され、走査線駆動回路18、信号線駆動回路19は形成されない。各駆動回路18,19は、半導体集積回路(ドライバIC)としてアレイ基板100とは別途作成され、アレイ基板100のOLB(Outer Lead Bonding)パッド21m,22n(m,nは正の整数)にTAB(Tape Automated Bonding)等の技術を用いて接続される。   This liquid crystal display device is a case where the scanning line driving circuit 18 and the signal line driving circuit 19 are formed on the array substrate 100, and a p-Si (polycrystalline silicon) type liquid crystal is selected from the type of semiconductor material used for the thin film transistor 13. It is called a display device. On the other hand, a material using a-Si (amorphous silicon) as a semiconductor material is called an a-Si liquid crystal display device. Since an a-Si liquid crystal display device has inferior transistor characteristics as compared with a p-Si liquid crystal display device, it is difficult to provide a drive circuit on the array substrate 100. Therefore, as shown in the circuit diagram of FIG. 4, only the display region composed of each pixel is formed on the array substrate of the a-Si type liquid crystal display device, and the scanning line driving circuit 18 and the signal line driving circuit 19 are formed. Not. Each of the drive circuits 18 and 19 is created separately from the array substrate 100 as a semiconductor integrated circuit (driver IC), and TAB is applied to OLB (Outer Lead Bonding) pads 21m and 22n (m and n are positive integers) of the array substrate 100. The connection is made using a technique such as (Tape Automated Bonding).

p−Si型におけるアレイ基板とa−Si型におけるアレイ基板との相違点の1つは、OLBパッドである。図4に示すように、a−Si型では走査線11がOLBパッド21mに、信号線12がOLBパッド22nにそれぞれ直接的に引き出される。従って、OLBパッドの数とピッチは、走査線11や信号線12の数とピッチと同等である。一方、図3に示すように、p−Si型では、走査線11、信号線12は、アレイ基板100上に共に形成された駆動回路18,19によって駆動されるため、直接OLBパッドに引き出されることはない。OLBパッドから入力されるのは、駆動回路18,19への入力信号であり、その本数は一般に、走査線11や信号線12の数よりも1桁程度小さい。従って、接続信頼性確保のためOLBパッドのピッチを大きくすることができる。   One of the differences between the array substrate in the p-Si type and the array substrate in the a-Si type is the OLB pad. As shown in FIG. 4, in the a-Si type, the scanning line 11 is directly drawn to the OLB pad 21m, and the signal line 12 is drawn directly to the OLB pad 22n. Therefore, the number and pitch of OLB pads are equal to the number and pitch of scanning lines 11 and signal lines 12. On the other hand, as shown in FIG. 3, in the p-Si type, since the scanning line 11 and the signal line 12 are driven by the drive circuits 18 and 19 formed together on the array substrate 100, they are directly drawn out to the OLB pad. There is nothing. Input from the OLB pad is an input signal to the drive circuits 18 and 19, and the number thereof is generally about one digit smaller than the number of scanning lines 11 and signal lines 12. Therefore, the OLB pad pitch can be increased to ensure connection reliability.

これらp−Si型とa−Si型とでOLBパッドの相違をまとめると図5の表のようになる。ここでは、パソコン用として一般的な10.4インチXGA対応の液晶表示装置の場合について示す。a−Si型に比べてp−Si型では、プローバの精度は低くてもよく、設備投資額が小さくで済むというメリットがある。   The differences in OLB pads between the p-Si type and the a-Si type are summarized in the table of FIG. Here, a case of a 10.4 inch XGA compatible liquid crystal display device that is generally used for a personal computer will be described. Compared to the a-Si type, the p-Si type is advantageous in that the prober accuracy may be low and the capital investment is small.

こういったOLBパッドの違いはアレイ基板の製造工程中における検査にも影響を与えることとなる。a−Si型では、アレイ基板の製造工程中で信号線が形成されると、断線(オープン)と短絡(ショート)の検査(以下、OS検査という)が実施される。この検査は、信号線の一方の端に接続されたOLBパッドと他方の端に設けられたプロービング・パッドにプローブをあて、所定の電圧を印加し、このときに流れる電流を測定することにより行われる。ここで、信号線が正常に形成されていれば、印加電圧と信号線の抵抗から定まる所定の電流が検出される。もし、信号線が断線していれば電流が流れないので、断線不良を検出することができる。また、検査時に走査線や補助容量線に、信号線とは異なる電圧を印加しておけば、信号線がそれらとショートしたときには異常な電流が流れるので、短絡不良を検出することができる。   Such a difference in OLB pads also affects inspection during the manufacturing process of the array substrate. In the a-Si type, when a signal line is formed during the manufacturing process of the array substrate, disconnection (open) and short circuit (short) inspection (hereinafter referred to as OS inspection) is performed. This inspection is performed by applying a predetermined voltage to the OLB pad connected to one end of the signal line and the probing pad provided at the other end, applying a predetermined voltage, and measuring the current flowing at this time. Is called. Here, if the signal line is normally formed, a predetermined current determined from the applied voltage and the resistance of the signal line is detected. If the signal line is disconnected, no current flows, so that a disconnection failure can be detected. Further, if a voltage different from that of the signal line is applied to the scanning line or the auxiliary capacitance line at the time of inspection, an abnormal current flows when the signal line is short-circuited therewith, so that a short circuit failure can be detected.

一方、p−Si型におけるアレイ基板の製造工程ではOS検査がない。これは、信号線の端にプローブをあてるためのOLBパッドが無いためである。アレイ基板の製造工程の最終段階では検査を行うが、p−Si型では駆動回路18,19を介して画素部分を検査することとなるため、S/Nが悪く、信号線についての欠陥の検出率は十分ではない。   On the other hand, there is no OS inspection in the manufacturing process of the p-Si type array substrate. This is because there is no OLB pad for applying the probe to the end of the signal line. Although inspection is performed at the final stage of the manufacturing process of the array substrate, since the pixel portion is inspected via the drive circuits 18 and 19 in the p-Si type, the S / N is poor and detection of defects in the signal line is detected. The rate is not enough.

このように、p−Si型では、a−Si型に比べて信号線の断線、短絡といった欠陥の検出率が低い。この結果、不良のアレイ基板がセル製造工程で使われることとなり、無駄な製造コストを発生させる。p−Si型における信号線の断線、短絡を検出するための技術としては、特許文献1に記載のものが知られている。
特開2003−29296号公報
Thus, in the p-Si type, the detection rate of defects such as signal line disconnection and short circuit is lower than that in the a-Si type. As a result, a defective array substrate is used in the cell manufacturing process, and wasteful manufacturing costs are generated. As a technique for detecting disconnection or short circuit of a signal line in the p-Si type, a technique described in Patent Document 1 is known.
JP 2003-29296 A

一般に、p−Si型のアレイ基板でOS検査を実施しようとすると、信号線の両端にプローブをあてるパッドが必要になり、このプロービング・パッドはOLBパッドとほぼ同じ大きさとなる。これを信号線と信号線駆動回路の間に設けると、実質上、信号線駆動回路の面積が増大することになる。この結果、製品である液晶モジュールのコンパクトさが失われるという問題がある。さらに、プロービング・パッドを設けたとしても、そのピッチは信号線のピッチと同等となり、p−Si型のアレイ基板の検査に、高精度なa−Si型のアレイ基板検査用のプローバが必要になる。このため、設備投資額が増大するという問題もある。   In general, when an OS inspection is to be performed on a p-Si type array substrate, a pad for applying probes to both ends of a signal line is required, and this probing pad is almost the same size as an OLB pad. When this is provided between the signal line and the signal line driver circuit, the area of the signal line driver circuit is substantially increased. As a result, there is a problem that the compactness of the liquid crystal module as a product is lost. Furthermore, even if a probing pad is provided, the pitch is equal to the pitch of the signal line, and a prober for high-precision a-Si type array substrate inspection is required for inspection of the p-Si type array substrate. Become. For this reason, there also exists a problem that the amount of capital investment increases.

本発明は上記に鑑みてなされたものであり、その目的とするところは、信号線駆動回路の面積増加や設備投資の増大を招くことなく、p−Si型のアレイ基板について高精度のOS検査を可能にし得る液晶表示装置およびその検査方法を提供することにある。   The present invention has been made in view of the above, and an object of the present invention is to perform high-precision OS inspection on a p-Si type array substrate without causing an increase in the area of a signal line driving circuit or an increase in capital investment. It is an object of the present invention to provide a liquid crystal display device and an inspection method thereof.

本発明に係る液晶表示装置は、交差するように配線された複数の信号線および複数の走査線と、前記信号線と前記走査線の各交差部分に設けられた画素と、前記信号線の一方の端にk本(kは3以上の整数)ずつの信号線に対応して1本ずつ接続された映像信号配線と、k本ずつの信号線のうちの1本を選択するための選択信号線と、各信号線毎に信号線の他方の端に2個ずつ異なる向きで接続されたダイオードと、前記信号線に前記ダイオードを介して接続される配線とを有し、前記配線はk本あり隣接する前記信号線には異なる前記配線が接続されていることを特徴とする。   The liquid crystal display device according to the present invention includes a plurality of signal lines and a plurality of scanning lines wired so as to intersect with each other, a pixel provided at each intersection of the signal lines and the scanning lines, and one of the signal lines Video signal wirings connected one by one in correspondence with k signal lines (k is an integer equal to or greater than 3) at the end of each, and a selection signal for selecting one of the k signal lines A line, a diode connected to the other end of the signal line for each signal line in two different directions, and a wiring connected to the signal line via the diode, the number of the wirings being k. The different signal lines are connected to the adjacent signal lines.

本発明に係る液晶表示装置の検査方法は、上記液晶表示装置に対して、k本ずつの信号線のうちの1本を選択するための選択信号を前記選択信号線に印加するステップと、選択された信号線に接続されている映像信号配線と当該信号線に2個のダイオードを介してそれぞれ接続されている配線との間に所定の電圧を印加するステップと、前記所定の電圧を印加した信号線および映像信号配線に流れる電流を測定するステップと、を有することを特徴とする。   The method for inspecting a liquid crystal display device according to the present invention includes a step of applying a selection signal for selecting one of k signal lines to the liquid crystal display device to the selection signal line, Applying a predetermined voltage between the video signal wiring connected to the connected signal line and the wiring connected to the signal line via two diodes, and applying the predetermined voltage Measuring a current flowing through the signal line and the video signal wiring.

本発明にあっては、信号線k本ずつに対して1本の割合で映像信号配線を接続するとともに、各信号線の他方の端に2個ずつ異なる方向でダイオードを接続したことで、このダイオードと映像信号配線をOLBパッドに接続できるようにして、信号線と映像信号配線についてOS検査ができるようにし、信号線と信号線駆動回路の間にプロービング・パッドを設けることを不要にするとともに、a−Si型のアレイ基板検査用のプローバを用いることを不要にしている。   In the present invention, the video signal wiring is connected at a ratio of one for each k signal lines, and two diodes are connected to the other end of each signal line in different directions. The diode and the video signal wiring can be connected to the OLB pad so that the OS inspection can be performed on the signal line and the video signal wiring, and it is unnecessary to provide a probing pad between the signal line and the signal line driving circuit. Therefore, it is unnecessary to use a prober for a-Si type array substrate inspection.

また、信号線k本ずつに対して1本の割合で映像信号配線を接続し、選択信号によりk本の信号線のうちの1本を選択可能にしたことで、全ての信号線について1本ずつ映像信号配線を設けた場合に比べて、OLBパッドの数が1/kになるようにしている。   In addition, video signal wiring is connected at a ratio of one to k signal lines, and one of k signal lines can be selected by a selection signal. The number of OLB pads is set to 1 / k compared to the case where video signal wiring is provided for each.

本発明に係る液晶表示装置およびその検査方法によれば、信号線駆動回路の面積増加や設備投資の増大を招くことなく、p−Si型のアレイ基板について高精度のOS検査を可能にでき、もって不良のアレイ基板がセル製造工程で使われることがなく、無駄な製造コストを低減することができる。   According to the liquid crystal display device and the inspection method thereof according to the present invention, it is possible to perform high-precision OS inspection on a p-Si type array substrate without causing an increase in the area of the signal line driving circuit and an increase in capital investment Therefore, a defective array substrate is not used in the cell manufacturing process, and wasteful manufacturing costs can be reduced.

以下、一実施の形態における液晶表示装置について図面を用いて説明する。   Hereinafter, a liquid crystal display device according to an embodiment will be described with reference to the drawings.

図1の回路図に示すように、本液晶表示装置は、ガラス製のアレイ基板1上に走査用の複数の走査線11および画像信号用の複数の信号線12が交差するように配線され、これら走査線11および信号線12の各交差部分にそれぞれ画素が設けられている。各画素では、スイッチング素子としての薄膜トランジスタ13のゲートが走査線11に接続され、ソースが信号線12に接続され、ドレインが画素電極14に接続されている。画素電極14には、補助容量15の一方の端子が接続され、補助容量15の他方の端子には補助容量線16が接続されている。   As shown in the circuit diagram of FIG. 1, the liquid crystal display device is wired on a glass array substrate 1 so that a plurality of scanning lines 11 for scanning and a plurality of signal lines 12 for image signals intersect, A pixel is provided at each intersection of the scanning line 11 and the signal line 12. In each pixel, the gate of the thin film transistor 13 as a switching element is connected to the scanning line 11, the source is connected to the signal line 12, and the drain is connected to the pixel electrode 14. One terminal of an auxiliary capacitor 15 is connected to the pixel electrode 14, and an auxiliary capacitor line 16 is connected to the other terminal of the auxiliary capacitor 15.

図2に示すように、アレイ基板1とこれに対向して配置された対向基板2との間隙に液晶層3を保持した状態で、両基板1,2の間はシール材5により封止される。対向基板2の液晶層3に接する側の表面には、対向電極4がアレイ基板1上の画素電極14に対向するように配置される。   As shown in FIG. 2, the liquid crystal layer 3 is held in the gap between the array substrate 1 and the counter substrate 2 arranged opposite to the array substrate 1, and the space between the substrates 1 and 2 is sealed with a sealing material 5. The On the surface of the counter substrate 2 on the side in contact with the liquid crystal layer 3, the counter electrode 4 is disposed so as to oppose the pixel electrode 14 on the array substrate 1.

各走査線11は走査線駆動回路18に、各信号線12は信号線駆動回路19に、対向電極は対向電極駆動回路(図示せず)にそれぞれ接続される。各走査線11は、走査線駆動回路18によって図1の上方から順に駆動され、薄膜トランジスタ13によるスイッチングを制御する。また、各信号線12には信号線駆動回路19によって映像信号が供給される。   Each scanning line 11 is connected to a scanning line driving circuit 18, each signal line 12 is connected to a signal line driving circuit 19, and the counter electrode is connected to a counter electrode driving circuit (not shown). Each scanning line 11 is sequentially driven from the upper side of FIG. 1 by the scanning line driving circuit 18 to control switching by the thin film transistor 13. Each signal line 12 is supplied with a video signal by a signal line driving circuit 19.

信号線駆動回路19の内部では、各信号線12の端にアナログスイッチ19bを介して、信号線3本ずつに対応して1本ずつ映像信号配線33が接続されている。映像信号配線はn本(nは正の整数)あり、信号線12は3n本ある。以降、映像信号配線については映像信号配線33(1),33(2),…33(n)と適宜称し、各信号線については信号線12(1),12(2),…12(3n)と適宜称するものとする。   Inside the signal line driving circuit 19, video signal wirings 33 are connected to the ends of the signal lines 12 one by one corresponding to the three signal lines via the analog switch 19 b. There are n video signal lines (n is a positive integer), and there are 3n signal lines 12. Hereinafter, the video signal wiring is appropriately referred to as video signal wiring 33 (1), 33 (2),... 33 (n), and the signal lines 12 (1), 12 (2),. ) As appropriate.

各信号線12に設けられたアナログスイッチ19bのゲートには、アナログスイッチ19b(1),19(2),19(3),…に対応して選択信号線32a,32b,32c,…がそれぞれ接続される。   The selection signal lines 32a, 32b, 32c,... Correspond to the analog switches 19b (1), 19 (2), 19 (3),... At the gates of the analog switches 19b provided on the signal lines 12, respectively. Connected.

各信号線12の他方の端には、2個ずつ異なる向きでダイオード34が接続される。図1では、ダイオード34aのアノード端子およびダイオード34bのカソード端子が信号線12(1)に接続され、ダイオード34cのアノード端子およびダイオード34dのカソード端子が信号線12(2)に接続され、ダイオード34eのアノード端子およびダイオード34fのカソード端子が信号線12(3)に接続されている。他の信号線についても、同様にダイオード34a乃至34fが接続される。これらダイオード34a乃至34fは、アレイ基板上の配線31a乃至31fにそれぞれ接続される。   Two diodes 34 are connected to the other end of each signal line 12 in two different directions. In FIG. 1, the anode terminal of the diode 34a and the cathode terminal of the diode 34b are connected to the signal line 12 (1), the anode terminal of the diode 34c and the cathode terminal of the diode 34d are connected to the signal line 12 (2), and the diode 34e. And the cathode terminal of the diode 34f are connected to the signal line 12 (3). Similarly, diodes 34a to 34f are connected to the other signal lines. These diodes 34a to 34f are connected to wirings 31a to 31f on the array substrate, respectively.

走査線駆動回路18に接続された2本の制御信号線は、OLBパッド21a,21bにそれぞれ接続される。選択信号線32a乃至32cは、OLBパッド22a乃至22cにそれぞれ接続される。映像信号配線33(1),33(2),…33(n)は、OLBパッド23(1),23(2),…23(n)に接続される。補助容量線16は、OLBパッド24に接続される。アレイ基板上配線31a乃至31fは、OLBパッド25a乃至25fにそれぞれ接続される。   The two control signal lines connected to the scanning line driving circuit 18 are connected to the OLB pads 21a and 21b, respectively. The selection signal lines 32a to 32c are connected to the OLB pads 22a to 22c, respectively. The video signal wirings 33 (1), 33 (2),... 33 (n) are connected to the OLB pads 23 (1), 23 (2),. The auxiliary capacitance line 16 is connected to the OLB pad 24. The on-array substrate wirings 31a to 31f are connected to the OLB pads 25a to 25f, respectively.

本液晶表示装置では、アレイ基板1の外部に、各駆動回路18,19に対して制御信号や選択信号を供給する外部駆動回路と、各信号線12に映像信号を供給する駆動ICを備えており、これら外部駆動回路および駆動ICはTABの技術によってOLBパッドに接続される。   In the present liquid crystal display device, an external drive circuit that supplies control signals and selection signals to the drive circuits 18 and 19 and a drive IC that supplies video signals to the signal lines 12 are provided outside the array substrate 1. These external drive circuits and drive ICs are connected to the OLB pads by TAB technology.

次に、このように構成された液晶表示装置の検査方法について説明する。本検査方法は、各OLBパッドを通じて、アレイ基板上配線31と映像信号配線33との間に所定の電圧を印加し、そのときの電流を測定することにより、信号線12および映像信号配線33の断線や短絡の不良の有無を検出するようにしたものである。   Next, an inspection method for the liquid crystal display device configured as described above will be described. In this inspection method, a predetermined voltage is applied between the array substrate wiring 31 and the video signal wiring 33 through each OLB pad, and the current at that time is measured, whereby the signal line 12 and the video signal wiring 33 are measured. The presence or absence of disconnection or short circuit failure is detected.

まず、ダイオード34の基本的な機能について説明する。アレイ基板上配線31aには正常な信号線電位より高い電位が、同配線31bには正常な信号線電位より低い電位が印加される。従って、信号線電位が正常な場合には、2つのダイオード34a,34bはともにオフ状態となり、信号線12(1)および映像信号配線33(1)には電流は流れない。ここで、信号線12(1)に異常な電圧が発生した場合を考える。もし、信号線12(1)の電位が正常な電位よりも高くなると、ダイオード34aがオン状態となり、信号線12(1)とアレイ基板上配線31aの間に電流が流れる。この電流は信号線12(1)の電位が正常に戻り、アレイ基板上配線31aの電位より低くなるまで流れ続ける。逆に、信号線12(1)の電位が正常な電位よりも低くなると、ダイオード34bがオン状態となり、信号線12(1)とアレイ基板上配線31bの間に電流が流れる。この電流は信号線12(1)の電位が正常に戻り、アレイ基板上配線31bの電位より高くなるまで流れ続ける。以上の動作により、2つのダイオード34a,34bは、信号線12(1)に発生した異常な電圧をアレイ基板上配線31を通して外部に逃がすことにより、信号線12(1)を過電圧による破壊から保護している。他の信号線12(2),12(3),…12(3n)についても同様である。   First, the basic function of the diode 34 will be described. A potential higher than the normal signal line potential is applied to the array substrate wiring 31a, and a potential lower than the normal signal line potential is applied to the wiring 31b. Therefore, when the signal line potential is normal, the two diodes 34a and 34b are both turned off, and no current flows through the signal line 12 (1) and the video signal wiring 33 (1). Here, a case where an abnormal voltage is generated in the signal line 12 (1) is considered. If the potential of the signal line 12 (1) becomes higher than the normal potential, the diode 34a is turned on, and a current flows between the signal line 12 (1) and the wiring on the array substrate 31a. This current continues to flow until the potential of the signal line 12 (1) returns to normal and becomes lower than the potential of the array substrate wiring 31a. Conversely, when the potential of the signal line 12 (1) becomes lower than the normal potential, the diode 34b is turned on, and a current flows between the signal line 12 (1) and the wiring on the array substrate 31b. This current continues to flow until the potential of the signal line 12 (1) returns to normal and becomes higher than the potential of the wiring on the array substrate 31b. With the above operation, the two diodes 34a, 34b protect the signal line 12 (1) from being destroyed by overvoltage by releasing the abnormal voltage generated in the signal line 12 (1) to the outside through the wiring 31 on the array substrate. is doing. The same applies to the other signal lines 12 (2), 12 (3),... 12 (3n).

続いて、信号線12および映像信号配線33について本検査方法によりOS検査を実施する場合について説明する。ここでは、まず信号線12(1)および映像信号配線33(1)を例にして説明する。アレイ基板上配線31aを用いる場合は、同配線の電位を正常な信号線電位より低くし、ダイオード34aをオン状態にし、映像信号配線33(1)からアレイ基板上配線31aまでの電流経路を確保する。そして、電圧源42a又は電圧源42gを用いて、OLBパッド23(1)とOLBパッド25aを通じて、映像信号配線33(1)とアレイ基板上配線31aの間に所定の電圧を印加する。このときの電流を電流計41a又は41gを用いて測定することにより、信号線12(1)または映像信号配線33(1)の断線や短絡の不良の有無を検出する。断線が生じている場合には、信号線12(1)および映像信号配線33(1)に流れる電流は小さいこととなるので、電流量によって断線の有無を検出する。また、隣接する信号線間あるいは映像信号配線間で短絡が生じている場合には、その隣接する信号線または映像信号配線に流れる電流は大きいこととなるので、その隣接する信号線に接続されたダイオードを介して電流を測定することで短絡の有無を検出する。また、アレイ基板上配線31bを用いる場合には、逆に、同配線の電位を正常な信号線電位より高くし、ダイオード34bをオン状態にして、OS検査を行う。他の信号線12(2),12(3),…12(3n)についても同様である。   Next, a case where the OS inspection is performed on the signal line 12 and the video signal wiring 33 by the inspection method will be described. Here, the signal line 12 (1) and the video signal wiring 33 (1) will be described first as an example. When the array substrate wiring 31a is used, the potential of the wiring is made lower than the normal signal line potential, the diode 34a is turned on, and a current path from the video signal wiring 33 (1) to the array substrate wiring 31a is secured. To do. Then, a predetermined voltage is applied between the video signal wiring 33 (1) and the array substrate wiring 31a through the OLB pad 23 (1) and the OLB pad 25a using the voltage source 42a or the voltage source 42g. By measuring the current at this time using the ammeter 41a or 41g, it is detected whether the signal line 12 (1) or the video signal wiring 33 (1) is broken or short-circuited. When the disconnection occurs, the current flowing through the signal line 12 (1) and the video signal wiring 33 (1) is small, so the presence / absence of the disconnection is detected based on the amount of current. In addition, when a short circuit occurs between adjacent signal lines or video signal wirings, the current flowing through the adjacent signal lines or video signal wirings is large. The presence of a short circuit is detected by measuring the current through a diode. When the array substrate wiring 31b is used, on the contrary, the potential of the wiring is made higher than the normal signal line potential, the diode 34b is turned on, and the OS inspection is performed. The same applies to the other signal lines 12 (2), 12 (3),... 12 (3n).

本液晶表示装置では、信号線3本ずつに対して1本の映像信号配線33を接続し、3本の選択信号線32a乃至32cに供給される選択信号を制御することにより、3本のうちの1本の信号線を選択する。例えば、1水平走査期間において前半の1/3の期間では選択信号線32aをオン、選択信号線32b,32cをオフとし、信号線12(1),12(4),…12(3n-2)およびこれらに接続されている映像信号配線に所定の電圧を印加して、電流を測定する。その後の1/3の期間では選択信号線32bをオン、選択信号線32a,32cをオフとし、信号線12(2),12(5),…12(3n-1)およびこれらに接続されている映像信号配線に所定の電圧を印加して、電流を測定する。また、次の1/3の期間では選択信号線32cをオン、選択信号線32a,32bをオフとし、信号線12(3),12(6),…12(3n)およびこれらに接続されている映像信号配線に所定の電圧を印加し、電流を測定する。   In the present liquid crystal display device, one video signal wiring 33 is connected to each of three signal lines, and the selection signals supplied to the three selection signal lines 32a to 32c are controlled to thereby control out of the three. One signal line is selected. For example, in one horizontal scanning period, the selection signal line 32a is turned on, the selection signal lines 32b and 32c are turned off, and the signal lines 12 (1), 12 (4),... 12 (3n-2 ) And a predetermined voltage is applied to the video signal wiring connected thereto, and the current is measured. In the subsequent 1/3 period, the selection signal line 32b is turned on, the selection signal lines 32a and 32c are turned off, and the signal lines 12 (2), 12 (5),... 12 (3n-1) and these are connected. A predetermined voltage is applied to the existing video signal wiring, and the current is measured. In the next 3 period, the selection signal line 32c is turned on, the selection signal lines 32a and 32b are turned off, and the signal lines 12 (3), 12 (6),... 12 (3n) and these are connected. A predetermined voltage is applied to the existing video signal wiring, and the current is measured.

このように、信号線3本ずつに対して1本の割合で設けた映像信号配線33をOLBパッド23に接続した構成とすることで、全ての信号線12についてOLBパッド23を設けた場合に比べて、OLBパッドの数を1/3にしている。   As described above, the video signal wiring 33 provided at a ratio of one for every three signal lines is connected to the OLB pad 23, so that the OLB pads 23 are provided for all the signal lines 12. In comparison, the number of OLB pads is 1 /.

したがって、本実施の形態によれば、信号線3本ずつに対して1本の割合で映像信号配線33を設けるとともに、各信号線の他方の端に2個ずつ異なる方向でダイオード34を設けたことで、映像信号配線33、ダイオード34をOLBパッド23、25にそれぞれ接続した状態で、信号線と映像信号配線についてOS検査ができるようになるので、信号線と信号線駆動回路19の間にプロービング・パッドを設けることが不要となり、信号線駆動回路19の面積増大を招くことなく、p−Si型のアレイ基板について高精度のOS検査を行うことができる。   Therefore, according to the present embodiment, one video signal wiring 33 is provided for every three signal lines, and two diodes 34 are provided in different directions at the other end of each signal line. Thus, the OS inspection can be performed on the signal line and the video signal wiring in a state where the video signal wiring 33 and the diode 34 are connected to the OLB pads 23 and 25, respectively. Probing pads need not be provided, and high-precision OS inspection can be performed on p-Si type array substrates without increasing the area of the signal line drive circuit 19.

本実施の形態では、信号線12にダイオード34を介して接続されるアレイ基板上配線31を3本用意し、隣接する信号線12には異なるアレイ基板上配線31を接続することで、隣接する信号線12がつながる電源系が異なるようになって、隣接する信号線12が同電位の際にも検査精度を向上させることができる。   In the present embodiment, three array substrate wirings 31 connected to the signal lines 12 via the diodes 34 are prepared, and the adjacent signal lines 12 are connected to each other by connecting different array substrate wirings 31. The power supply systems to which the signal lines 12 are connected are different, and the inspection accuracy can be improved even when the adjacent signal lines 12 are at the same potential.

本実施の形態によれば、a−Si型のアレイ基板検査用のプローバを用いる必要がないので、設備投資の増大を招くことがなく、低精度かつ低価格のp−Si用プローバを用いてアレイ基板のOS検査を行うことができる。   According to the present embodiment, since it is not necessary to use an a-Si type array substrate inspection prober, there is no increase in capital investment, and a low-accuracy and low-priced p-Si prober is used. An OS inspection of the array substrate can be performed.

本実施の形態によれば、ダイオード34がオン状態となるようにアレイ基板上配線31の電位を設定し、信号線12と映像信号配線33との間に電流経路を確保したことで、電流の測定によって不良の有無を検出するだけでなく、不良の種類が断線か短絡かを特定することが可能となり、検査精度を向上させることができ、もって不良のアレイ基板がセル製造工程へ流れることを確実に防止でき、無駄な製造コストを削減することができる。   According to the present embodiment, the potential of the on-array substrate wiring 31 is set so that the diode 34 is turned on, and a current path is secured between the signal line 12 and the video signal wiring 33, so that In addition to detecting the presence or absence of defects by measurement, it is possible to specify whether the type of defect is a disconnection or a short circuit, which can improve inspection accuracy, so that a defective array substrate flows into the cell manufacturing process. This can be surely prevented, and wasteful manufacturing costs can be reduced.

本実施の形態によれば、信号線3本ずつに対して1本の割合で設けた映像信号配線33をOLBパッド23に接続し、選択信号により3本のうちの1本の信号線を選択可能な構成としたことで、全ての信号線12について1本ずつ映像信号配線33を設けた場合に比べて、OLBパッドの数が1/3になるので、OLBパッドに接続されるTABの数を大幅に削減でき、製造コスト、製品コストを削減することができる。   According to the present embodiment, the video signal wiring 33 provided at a ratio of one for every three signal lines is connected to the OLB pad 23, and one of the three signal lines is selected by the selection signal. Since the number of OLB pads is reduced to 1/3 as compared with the case where one video signal wiring 33 is provided for every signal line 12 because of the possible configuration, the number of TABs connected to the OLB pads. The manufacturing cost and product cost can be reduced.

なお、本実施の形態においては、信号線3本ずつに対して1本の割合で映像信号配線33を設けることとしたが、信号線k本(kは3以上の整数)ずつに対して1本の割合で映像信号配線33を設けるようにしてもよい。この場合には、選択信号線もk本用意することとし、信号線k本ずつのうちの1本を選択できるようにする。kの数を増加した構成にすることによって、OLBパッド、TABの数をさらに削減することができる。   In the present embodiment, the video signal wiring 33 is provided at a ratio of one for every three signal lines, but 1 for every k signal lines (k is an integer of 3 or more). You may make it provide the video signal wiring 33 in the ratio of a book. In this case, k selection signal lines are prepared, and one of the k signal lines can be selected. By adopting a configuration in which the number of k is increased, the number of OLB pads and TABs can be further reduced.

一実施形態における液晶表示装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the liquid crystal display device in one Embodiment. 上記液晶表示装置の構成を示す断面図である。It is sectional drawing which shows the structure of the said liquid crystal display device. 従来のp−Si型の液晶表示装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional p-Si type liquid crystal display device. 従来のa−Si型の液晶表示装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional a-Si type liquid crystal display device. p−Si型とa−Si型のOLBパッドの相違をまとめた表である。It is the table | surface which put together the difference between the p-Si type and a-Si type OLB pads.

符号の説明Explanation of symbols

1…アレイ基板
2…対向基板
3…液晶層
4…対向電極
11…走査線
12…信号線
13…薄膜トランジスタ
14…画素電極
15…補助容量
16…補助容量線
18…走査線駆動回路
19…信号線駆動回路
19b…アナログスイッチ
21〜25…OLBパッド
31…アレイ基板上配線
32…選択信号線
33…映像信号配線
34…ダイオード
41…電流計
42…電圧源
DESCRIPTION OF SYMBOLS 1 ... Array substrate 2 ... Counter substrate 3 ... Liquid crystal layer 4 ... Counter electrode 11 ... Scanning line 12 ... Signal line 13 ... Thin-film transistor 14 ... Pixel electrode 15 ... Auxiliary capacity 16 ... Auxiliary capacity line 18 ... Scan line drive circuit 19 ... Signal line Drive circuit 19b ... Analog switches 21-25 ... OLB pads 31 ... Wiring on array substrate 32 ... Selection signal line 33 ... Video signal wiring 34 ... Diode 41 ... Ammeter 42 ... Voltage source

Claims (4)

交差するように配線された複数の信号線および複数の走査線と、
前記信号線と前記走査線の各交差部分に設けられた画素と、
前記信号線の一方の端にk本(kは3以上の整数)ずつの信号線に対応して1本ずつ接続された映像信号配線と、
k本ずつの信号線のうちの1本を選択するための選択信号線と、
各信号線毎に信号線の他方の端に2個ずつ異なる向きで接続されたダイオードと、
前記信号線に前記ダイオードを介して接続される配線とを有し、
前記配線はk本あり隣接する前記信号線には異なる前記配線が接続されていることを特徴とする液晶表示装置。
A plurality of signal lines and a plurality of scanning lines wired to cross each other;
A pixel provided at each intersection of the signal line and the scanning line;
Video signal wiring connected to one end of the signal line one by one corresponding to k (k is an integer of 3 or more) signal lines;
a selection signal line for selecting one of k signal lines;
Two diodes connected in different directions to the other end of the signal line for each signal line;
A wiring connected to the signal line via the diode;
2. The liquid crystal display device according to claim 1, wherein there are k wirings, and different wirings are connected to the adjacent signal lines.
請求項1記載の液晶表示装置に対して、
k本ずつの信号線のうちの1本を選択するための選択信号を前記選択信号線に印加するステップと、
選択された信号線に接続されている映像信号配線と当該信号線に2個のダイオードを介してそれぞれ接続されている配線との間に所定の電圧を印加するステップと、
信号線および映像信号配線に流れる電流を測定するステップと、
を有することを特徴とする液晶表示装置の検査方法。
The liquid crystal display device according to claim 1,
applying a selection signal for selecting one of k signal lines to the selection signal line;
Applying a predetermined voltage between the video signal wiring connected to the selected signal line and the wiring connected to the signal line via two diodes;
Measuring the current flowing through the signal line and video signal wiring;
A method for inspecting a liquid crystal display device, comprising:
選択された信号線に接続されているダイオードがオン状態となるように、当該ダイオードに接続されている配線の電位を設定することを特徴とする請求項2記載の液晶表示装置の検査方法。   3. The method for inspecting a liquid crystal display device according to claim 2, wherein the potential of the wiring connected to the diode is set so that the diode connected to the selected signal line is turned on. 前記電流を測定するステップにおいて、隣接する信号線または映像信号配線に前記ダイオードを介して接続されているそれぞれの配線に流れる電流の大きさによって、当該信号線または当該映像信号配線の断線、あるいは隣接する信号線または映像信号配線との短絡を検出することを特徴とする請求項3記載の液晶表示装置の検査方法。
In the step of measuring the current, the signal line or the video signal wiring is disconnected or adjacent depending on the magnitude of the current flowing through each wiring connected to the adjacent signal line or video signal wiring via the diode. 4. The method for inspecting a liquid crystal display device according to claim 3, wherein a short circuit with a signal line or video signal wiring to be detected is detected.
JP2003272931A 2003-07-10 2003-07-10 Liquid crystal display device and inspection method thereof Expired - Fee Related JP4458786B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003272931A JP4458786B2 (en) 2003-07-10 2003-07-10 Liquid crystal display device and inspection method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003272931A JP4458786B2 (en) 2003-07-10 2003-07-10 Liquid crystal display device and inspection method thereof

Publications (2)

Publication Number Publication Date
JP2005031546A true JP2005031546A (en) 2005-02-03
JP4458786B2 JP4458786B2 (en) 2010-04-28

Family

ID=34210334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003272931A Expired - Fee Related JP4458786B2 (en) 2003-07-10 2003-07-10 Liquid crystal display device and inspection method thereof

Country Status (1)

Country Link
JP (1) JP4458786B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010008966A (en) * 2008-06-30 2010-01-14 Toshiba Corp Display
KR20180036843A (en) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 Image display panel having signal line inspecting circuit, and image display device having the same
CN112305449A (en) * 2019-07-24 2021-02-02 苏州清越光电科技股份有限公司 Light-emitting element defect detection jig and screen short circuit detection method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010008966A (en) * 2008-06-30 2010-01-14 Toshiba Corp Display
KR20180036843A (en) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 Image display panel having signal line inspecting circuit, and image display device having the same
KR102564466B1 (en) * 2016-09-30 2023-08-07 엘지디스플레이 주식회사 Image display panel having signal line inspecting circuit, and image display device having the same
CN112305449A (en) * 2019-07-24 2021-02-02 苏州清越光电科技股份有限公司 Light-emitting element defect detection jig and screen short circuit detection method

Also Published As

Publication number Publication date
JP4458786B2 (en) 2010-04-28

Similar Documents

Publication Publication Date Title
US6924875B2 (en) Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display
US6982568B2 (en) Image display device having inspection terminal
US5774100A (en) Array substrate of liquid crystal display device
US7212025B2 (en) Testing method for array substrate
US8975905B2 (en) Display apparatus with reduced number of test lines for array test process and method of testing the same
US6873174B2 (en) Electronic inspection of an array
KR101137885B1 (en) Liquid Crystal Display Device and Testing Method thereof
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
KR101550251B1 (en) Test method of display pannel and test apparatus for performing the same
JP3790684B2 (en) Inspection circuit, inspection method, and liquid crystal cell manufacturing method
JP2003029296A (en) Array substrate and inspection method therefor, and liquid crystal display device
KR100724745B1 (en) Liquid Crystal Display And Method of Testing The Same
JP2004354550A (en) Display device and its test method
JP2010243644A (en) Display device and inspection device
JP4724249B2 (en) Liquid crystal display device and inspection method thereof
JP4458786B2 (en) Liquid crystal display device and inspection method thereof
KR100442305B1 (en) Array substrate and method of testing the same, and liquid crystal display
KR101992852B1 (en) Display device
WO2016185642A1 (en) Display panel
KR101043678B1 (en) Liquid crystal display
TW523595B (en) Matrix substrate, its inspection method and liquid crystal display device
JP2002229056A (en) Electrode substrate for display device and its inspection method
JP2007010900A (en) Liquid crystal display device
JP2002328397A (en) Liquid crystal display panel
KR100965586B1 (en) The dual gate driving liquid crystal display device and the method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100209

R150 Certificate of patent or registration of utility model

Ref document number: 4458786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees