JP2005026387A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005026387A
JP2005026387A JP2003189163A JP2003189163A JP2005026387A JP 2005026387 A JP2005026387 A JP 2005026387A JP 2003189163 A JP2003189163 A JP 2003189163A JP 2003189163 A JP2003189163 A JP 2003189163A JP 2005026387 A JP2005026387 A JP 2005026387A
Authority
JP
Japan
Prior art keywords
transistor
gate electrode
sidewall
oxide film
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003189163A
Other languages
Japanese (ja)
Inventor
Kiichi Nishikawa
毅一 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003189163A priority Critical patent/JP2005026387A/en
Publication of JP2005026387A publication Critical patent/JP2005026387A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device wherein the driving performance of a low-voltage high-driving performance transistor is not deteriorated by making the height of a side wall the same in a high breakdown voltage transistor and in the low-voltage high-driving performance transistor, and raising the junction breakdown voltage and an operating breakdown voltage of the high breakdown voltage transistor. <P>SOLUTION: An ion injection density in a gate electrode 7 of the high breakdown voltage transistor is higher than that in a gate electrode 7 of the low-voltage high-driving performance transistor. The thickness of a side wall oxide film 8 formed on a side wall by oxidizing the gate electrode 7 is larger in the high breakdown voltage transistor than in the low-voltage high-driving performance transistor. The thickness of the side wall 9 formed on the side wall of the gate electrode 7 via the side wall oxide film 8 is the same in both transistors. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関し、詳細には半導体メモリのＭＯＳ Ｔｒ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒ）構造の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、ＭＯＳ型高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置において、高耐圧性能トランジスタのジャンクション耐圧と動作耐圧を高めるために、ゲート電極の側壁に形成するサイドウォールの厚さを厚くすると、低電圧高駆動性能トランジスタの駆動能力が落ちるという問題があった。
【０００３】
この問題に対して、ＭＯＳ型高耐圧性能トランジスタのゲート電極におけるサイドウォールの厚さを、ＭＯＳ型低電圧高駆動性能トランジスタのゲート電極におけるサイドウォールの厚さよりも厚くした半導体装置及びその製造方法が開示されている。
【０００４】
この半導体装置の製造方法においては、半導体基板上に、高耐圧性能トランジスタのゲート電極及び低電圧高駆動性能トランジスタのゲート電極を形成した後、各ゲート電極を覆うサイドウォール用の絶縁酸化膜としてシリコン窒化膜を成膜し、高耐圧性能トランジスタ側のシリコン窒化膜をレジスト膜で覆い、低電圧高駆動性能トランジスタ側のシリコン窒化膜をエッチングしてゲート電極の側壁にシリコン窒化膜を残し、次に、レジスト膜を除去した後、再度シリコン窒化膜をエッチングして、高耐圧性能トランジスタのゲート電極及び低電圧高駆動性能トランジスタのゲート電極それぞれの側壁にのみシリコン窒化膜を残すことによって、高耐圧性能トランジスタのゲート電極におけるサイドウォールの厚さを、低電圧高駆動性能トランジスタのゲート電極におけるサイドウォールの厚さよりも厚くしている（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平６−１８１２９３号公報（第９−１０頁、第２図）
【０００６】
【発明が解決しようとする課題】
上記のように、従来の、ＭＯＳ型高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置においては、高耐圧性能トランジスタのジャンクション耐圧と動作耐圧を高め、低電圧高駆動性能トランジスタの駆動能力を落とさないようにするために、高耐圧性能トランジスタのゲート電極におけるサイドウォールの厚さと、低電圧高駆動性能トランジスタのゲート電極におけるサイドウォールの厚さとを作り分けるために、サイドウォール形成のための再エッチング工程を追加する必要があるという問題があった。
【０００７】
この発明は、上記のような問題を解決するためになされたものであり、サイドウォールの厚さを高耐圧性能トランジスタと低電圧高駆動性能トランジスタとで同じにし、かつ、高耐圧性能トランジスタのジャンクション耐圧と動作耐圧を高め、低電圧高駆動性能トランジスタの駆動能力を落とさないようにした半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る半導体装置は、高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置において、
上記高耐圧性能トランジスタのゲート電極におけるイオン注入濃度が、上記低電圧高駆動性能トランジスタのゲート電極におけるイオン注入濃度より高く、
上記ゲート電極を酸化して側壁に形成される側壁酸化膜の厚さは、上記高耐圧性能トランジスタの方が、上記低電圧高駆動性能トランジスタよりも厚くなっており、
上記側壁酸化膜を介してサイドウォールが形成され、上記サイドウォールの厚さは、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタ両者において略同一であるものである。
【０００９】
この発明に係る半導体装置の製造方法は、高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置の製造方法において、
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化膜を介してゲート電極材を成膜する工程、
上記ゲート電極材の上記低電圧高駆動性能トランジスタ領域にイオン注入を行うとともに、上記ゲート電極材の上記高耐圧性能トランジスタ領域に上記低電圧高駆動性能トランジスタ領域におけるイオン注入濃度よりも高濃度のイオン注入を行う工程、
上記ゲート電極材をパターンニングして、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタのゲート電極を形成する工程、
上記ゲート電極の側壁を酸化して側壁酸化膜を形成する工程、
上記ゲート電極の側壁に上記側壁酸化膜を介してサイドウォールを形成する工程を備えたものである。
【００１０】
また、高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置の製造方法において、
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化膜を介してゲート電極材を成膜する工程、
上記ゲート電極材をパターンニングして、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタのゲート電極を形成する工程、
上記高耐圧性能トランジスタのゲート電極の両側にあるソース領域及びドレイン領域におけるイオン注入濃度が、上記低電圧高駆動性能トランジスタのゲート電極の両側にあるソース領域及びドレイン領域におけるイオン注入濃度よりも高濃度となるイオン注入を行う工程、
上記ゲート電極の側壁を酸化して側壁酸化膜を形成する工程、
上記ゲート電極の側壁に上記側壁酸化膜を介してサイドウォールを形成する工程を備えたものである。
【００１１】
【発明の実施の形態】
従来は、ゲート電極の側壁に形成する絶縁膜をサイドウォールとして一体に形成し、サイドウォールの膜厚を高耐圧性能トランジスタと低電圧高駆動性能トランジスタとで変えるようにしていたが、この発明では、ゲート電極の側壁に形成する絶縁膜を、ゲート電極を酸化して形成する側壁酸化膜とこの側壁酸化膜の上に成膜して形成するサイドウォールとで構成し、側壁酸化膜形成時にその膜厚が高耐圧性能トランジスタと低電圧高駆動性能トランジスタとで制御されるようにし、サイドウォールの膜厚は変えないですむようにし、しかも、高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタそれぞれの機能が確保されるようにしたものである。
以下に、図面に基づき、この発明の実施の形態を説明する。
実施の形態１．
図１は、本発明に係る半導体装置の実施の形態１における製造プロセスを示す断面図であり、同図に従って本実施の形態の製造プロセスを説明する。
【００１２】
まず、図１（ａ）に示したように、シリコン基板１に、素子分離領域２、ウエルを形成し、ゲート酸化を行ってゲート酸化膜を形成した後、ゲート電極材となるポリシリコン５を形成する。ゲート電極材としては、ポリシリコンの他、アモルファスシリコンでもよい。
【００１３】
次に、高耐圧性能のトランジスタのゲート電極部に高濃度のイオン注入を行い、低電圧高駆動性能のトランジスタのゲート電極部には、高耐圧性能のトランジスタにおけるイオン注入濃度に比べて低濃度のイオン注入を行う。注入イオン種は、Ｎチャネル・Ｐチャネルトランジスタをベリッドチャネルにするか、サーフェイスチャネルにするかによって、Ｐ型イオン種を注入するか、Ｎ型イオン種を注入するかを決定する。
【００１４】
次に、イオン注入したポリシリコン５上の全面にエッチングマスクとなる酸化膜６を成膜した後、写真製版技術を用いてフォトレジストパターンを形成し、フォトレジストパターンをマスクとして酸化膜６をエッチングし、ゲートパターンの酸化膜６からなるハードマスクを形成する。フォトレジストパターンを除去した後、ハードマスクをエッチングマスクとしてポリシリコン５をエッチングし、図１（ｂ）に示したように、ゲート電極７を形成する。
【００１５】
次に、ハードマスク及びゲート電極７をマスクとして、ゲート電極７の両側のシリコン基板１に低濃度のソース１０及びドレイン１１を形成するためのイオン注入を行う。
【００１６】
次に、ゲート側壁を酸化するための酸化を行い、ゲート電極７の側壁に側壁酸化膜８を形成する。このとき、高耐圧性能トランジスタの高濃度イオン注入を行ったゲート電極７は酸化速度が速くなる（増速酸化として知られた現象である。）ので、高耐圧性能トランジスタの側壁酸化膜８は厚くなり、低電圧高駆動性能のトランジスタの側壁酸化膜８の厚さは、高耐圧性能トランジスタの側壁酸化膜８の厚さより薄くなる。
【００１７】
次に、ゲート電極７にサイドウォールを形成するための酸化膜または窒化膜を全面に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によって成膜する。成膜は、ＣＶＤ法やＰＶＤ（Ｐｒａｓｕｍａ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が一般的であるが、これ以外の方法で形成してもよい。
【００１８】
次に、酸化膜または窒化膜を異方性エッチングし、図１（ｃ）に示したように、サイドウォール９を形成する。サイドウォール９を形成する時に、ゲート電極７上のハードマスクとしての酸化膜６もエッチングされる。
【００１９】
次に、サイドウォール９の両側に、サイドウォール９をマスクとしてイオン注入を行い、高濃度ソース１２及び高濃度ドレイン１３を形成する。
【００２０】
次に、熱処理及び配線を行い、所望の工程を完了する。
【００２１】
図２は、以上のような工程で得られた各トランジスタを示す断面図であり、同図に示したように、ゲートを酸化して得られた側壁酸化膜８の厚さが、低電圧高駆動性能トランジスタでは、高耐圧性能トランジスタより薄くなっている。
【００２２】
以上のように、この実施の形態によれば、高耐圧性能トランジスタと低電圧高駆動性能トランジスタのゲート電極７部におけるポリシリコン５へのイオン注入量を変えることによって、側壁酸化膜８の厚さを、高耐圧性能トランジスタで厚く、低電圧高駆動性能トランジスタで薄くすることができるので、サイドウォール９の厚さを変えずに、高耐圧性能トランジスタのジャンクション耐圧と動作耐圧を高め、低電圧高駆動性能トランジスタの駆動能力を落とさないようにすることができる。
【００２３】
また、サイドウォール９の厚さを変えて調整する必要がなくなり、サイドウォール９の形成は１回ですむようになる。
【００２４】
実施の形態２．
図３は、本発明に係る半導体装置の実施の形態１における製造プロセスを示す断面図であり、同図に従って本実施の形態の製造プロセスを説明する。なお、同図において、図１と同一符号は同一部分または相当部分を示す。
【００２５】
まず、図３（ａ）に示したように、シリコン基板１に、素子分離領域２、ウエルを形成し、ゲート酸化を行ってゲート酸化膜４を形成した後、ゲート電極材となるポリシリコン５を形成する。ゲート電極材としては、ポリシリコンの他、アモルファスシリコンでもよい。
【００２６】
次に、ポリシリコン５上の全面にエッチングマスクとなる酸化膜６を成膜した後、写真製版技術を用いてフォトレジストパターンを形成し、フォトレジストパターンをマスクとして酸化膜６をエッチングし、ゲートパターンの酸化膜６からなるハードマスクを形成する。フォトレジストパターンを除去した後、ハードマスクをエッチングマスクとしてポリシリコン５をエッチングし、図３（ｂ）に示したように、ゲート電極７を形成する。
【００２７】
次に、ハードマスクをマスクとして、ゲート電極７の両側のシリコン基板１に高耐圧性能トランジスタでは高濃度のイオン注入を行い、低電圧高駆動性能トランジスタでは低濃度のイオン注入を行う。
【００２８】
この時、ゲート電極７には、酸化膜６を介してソース１０及びドレイン１１と同じイオン注入が行われる。すなわち、高耐圧性能トランジスタ側のゲート電極７には高濃度のイオン注入が行われ、低電圧高駆動性能トランジスタ側のゲート電極７には低濃度のイオン注入が行われる。
【００２９】
ここで、低電圧高駆動性能トランジスタの駆動性能をより向上させるために、図３（ｂ）に示したように、斜めイオン注入を回転注入またはステップ注入によって行うのが好ましい。
【００３０】
次に、ゲート電極７の側壁を酸化するための酸化を行い、図３（ｃ）に示したように、ゲート電極７の側壁に側壁酸化膜８を形成する。このとき、高耐圧性能トランジスタの高濃度イオン注入を行ったゲート電極７は酸化速度が速くなるので、高耐圧性能トランジスタ側の側壁酸化膜８は厚くなり、低電圧高駆動性能トランジスタ側の側壁酸化膜８の厚さは、高耐圧性能トランジスタ側の側壁酸化膜８の厚さより薄くなる。
【００３１】
次に、ゲート電極７にサイドウォールを形成するための酸化膜または窒化膜を全面に、ＣＶＤ法等によって成膜する。成膜は、ＣＶＤ法やＰＶＤ法が一般的であるが、これ以外の方法で形成してもよい。
【００３２】
次に、酸化膜または窒化膜を異方性エッチングし、図３（ｄ）に示したように、サイドウォール９を形成する。サイドウォール９を形成する時に、ゲート電極７上のハードマスクとしての酸化膜６もエッチングされる。
【００３３】
次に、サイドウォール９の両側に、サイドウォール９をマスクとしてイオン注入を行い、高濃度ソース１２及び高濃度ドレイン１３を形成する。
【００３４】
なお、高耐圧性能トランジスタのソース１０及びドレイン１１には、図３（ｂ）に示したイオン注入で高濃度のイオン注入を行っているので、２回目のイオン注入は行わなくてもよい。
【００３５】
次に、熱処理及び配線を行い、所望の工程を完了する。
【００３６】
以上のように、この実施の形態によれば、高耐圧性能トランジスタと低電圧高駆動性能トランジスタのゲート電極７部におけるポリシリコン５へのイオン注入量を変えることによって、側壁酸化膜８の厚さを、高耐圧性能トランジスタで厚く、低電圧高駆動性能トランジスタで薄くすることができるので、サイドウォール９の厚さを変えずに、高耐圧性能トランジスタのジャンクション耐圧と動作耐圧を高め、低電圧高駆動性能トランジスタの駆動能力を落とさないようにすることができる。
【００３７】
また、サイドウォール９の厚さを変えて調整する必要がなくなり、サイドウォール９の形成は１回ですむようになる。
【００３８】
なお、上記実施の形態において、サイドウォール９を窒化膜とした場合、サイドウォール９形成時のエッチングにおいて下地酸化膜の削れを少なくして、基板１のあれを防止することができる。これは、窒化膜と酸化膜とのエッチング選択比を大きくすることができるためである。
【００３９】
【発明の効果】
この発明に係る半導体装置によれば、上記高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置において、
上記高耐圧性能トランジスタのゲート電極におけるイオン注入濃度が、上記低電圧高駆動性能トランジスタのゲート電極におけるイオン注入濃度より高く、
上記ゲート電極を酸化して側壁に形成される側壁酸化膜の厚さは、上記高耐圧性能トランジスタの方が、上記低電圧高駆動性能トランジスタよりも厚くなっており、
上記側壁酸化膜を介してサイドウォールが形成され、上記サイドウォールの厚さは、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタ両者において略同一であるものであるので、サイドウォールの厚さを変えずに、高耐圧性能トランジスタのジャンクション耐圧と動作耐圧を高め、低電圧高駆動性能トランジスタの駆動能力を落とさないようにすることができる。
【００４０】
この発明に係る半導体装置の製造方法は、高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置の製造方法において、
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化膜を介してゲート電極材を成膜する工程、
上記ゲート電極材の上記低電圧高駆動性能トランジスタ領域にイオン注入を行うとともに、上記ゲート電極材の上記高耐圧性能トランジスタ領域に上記低電圧高駆動性能トランジスタ領域におけるイオン注入濃度よりも高濃度のイオン注入を行う工程、
上記ゲート電極材をパターンニングして、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタのゲート電極を形成する工程、
上記ゲート電極の側壁を酸化して側壁酸化膜を形成する工程、
上記ゲート電極の側壁に上記側壁酸化膜を介してサイドウォールを形成する工程を備えたものであるので、高耐圧性能トランジスタにおける側壁酸化膜は低電圧高駆動性能トランジスタにおける側壁酸化膜より厚くなり、サイドウォールの厚さを変えずに、高耐圧性能トランジスタのジャンクション耐圧と動作耐圧を高め、低電圧高駆動性能トランジスタの駆動能力を落とさないようにすることができる。
【００４１】
また、高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置の製造方法において、
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化膜を介してゲート電極材を成膜する工程、
上記ゲート電極材をパターンニングして、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタのゲート電極を形成する工程、
上記高耐圧性能トランジスタのゲート電極の両側にあるソース領域及びドレイン領域におけるイオン注入濃度が、上記低電圧高駆動性能トランジスタのゲート電極の両側にあるソース領域及びドレイン領域におけるイオン注入濃度よりも高濃度となるイオン注入を行う工程、
上記ゲート電極の側壁を酸化して側壁酸化膜を形成する工程、
上記ゲート電極の側壁に上記側壁酸化膜を介してサイドウォールを形成する工程を備えたものであるので、高耐圧性能トランジスタにおける側壁酸化膜は低電圧高駆動性能トランジスタにおける側壁酸化膜より厚くなり、サイドウォールの厚さを変えずに、高耐圧性能トランジスタのジャンクション耐圧と動作耐圧を高め、低電圧高駆動性能トランジスタの駆動能力を落とさないようにすることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の実施の形態１における製造プロセスを示す断面図である。
【図２】本発明の実施の形態１における半導体装置の構造を示す断面図である。
【図３】本発明の実施の形態２における製造プロセスを示す断面図である。
【符号の説明】
１ 基板、２ 加工対象物、３ サイドウォール用膜、４ 平坦化膜、
５ レジストマスク、６ サイドウォール、７ 下部電極、
８，１１ 誘電体膜、９ 上部電極、１０ 半導体基板、１２ ゲート電極、
１３ イオン注入領域。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a MOS Tr (Metal Oxide Semiconductor Transistor) structure of a semiconductor memory and a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, in a semiconductor device having a MOS type high breakdown voltage transistor and a low voltage high drive performance transistor, in order to increase the junction breakdown voltage and operating breakdown voltage of the high breakdown voltage transistor, the thickness of the sidewall formed on the sidewall of the gate electrode is reduced. When the thickness is increased, there is a problem that the driving capability of the low-voltage high-driving performance transistor is lowered.
[0003]
In order to solve this problem, a semiconductor device in which the thickness of the side wall of the gate electrode of the MOS type high withstand voltage transistor is larger than the thickness of the side wall of the gate electrode of the MOS type low voltage high driving performance transistor, and a manufacturing method thereof It is disclosed.
[0004]
In this method of manufacturing a semiconductor device, after forming a gate electrode of a high breakdown voltage transistor and a gate electrode of a low voltage high drive transistor on a semiconductor substrate, silicon is used as an insulating oxide film for a sidewall covering each gate electrode. A nitride film is formed, the silicon nitride film on the high voltage performance transistor side is covered with a resist film, the silicon nitride film on the low voltage high drive performance transistor side is etched to leave a silicon nitride film on the side wall of the gate electrode, After removing the resist film, the silicon nitride film is etched again to leave the silicon nitride film only on the side walls of the gate electrode of the high voltage performance transistor and the gate electrode of the low voltage high drive performance transistor. The sidewall thickness at the gate electrode of the transistor can be Is larger than the thickness of the sidewall of the gate electrode of the register (e.g., see Patent Document 1).
[0005]
[Patent Document 1]
JP-A-6-181293 (page 9-10, FIG. 2)
[0006]
[Problems to be solved by the invention]
As described above, in a conventional semiconductor device having a MOS type high breakdown voltage transistor and a low voltage high drive performance transistor, the junction breakdown voltage and operating breakdown voltage of the high breakdown voltage transistor are increased, and the low voltage high drive performance transistor is driven. In order to prevent the performance from being reduced, the side wall thickness of the gate electrode of the high-voltage performance transistor and the side wall thickness of the gate electrode of the low-voltage high-performance transistor are separately formed. There is a problem that it is necessary to add a re-etching step.
[0007]
The present invention has been made in order to solve the above-described problems. The sidewall thickness is the same for the high voltage performance transistor and the low voltage high drive performance transistor, and the junction of the high voltage performance transistor is the same. An object of the present invention is to provide a semiconductor device in which the withstand voltage and the operating withstand voltage are increased and the drive capability of the low voltage high drive performance transistor is not reduced.
[0008]
[Means for Solving the Problems]
A semiconductor device according to the present invention is a semiconductor device having a high breakdown voltage performance transistor and a low voltage high drive performance transistor.
The ion implantation concentration in the gate electrode of the high withstand voltage transistor is higher than the ion implantation concentration in the gate electrode of the low voltage high drive performance transistor,
The thickness of the sidewall oxide film formed on the sidewall by oxidizing the gate electrode is such that the high breakdown voltage performance transistor is thicker than the low voltage high drive performance transistor,
A sidewall is formed through the sidewall oxide film, and the thickness of the sidewall is substantially the same in both the high breakdown voltage performance transistor and the low voltage high drive performance transistor.
[0009]
A method of manufacturing a semiconductor device according to the present invention includes a method of manufacturing a semiconductor device having a high breakdown voltage performance transistor and a low voltage high drive performance transistor.
Forming a gate oxide film on a semiconductor substrate and forming a gate electrode material through the gate oxide film;
Ions are implanted into the low voltage high drive performance transistor region of the gate electrode material, and ions having a higher concentration than the ion implantation concentration in the low voltage high drive performance transistor region of the gate electrode material Performing the injection,
Patterning the gate electrode material to form the gate electrodes of the high breakdown voltage transistor and the low voltage high drive transistor;
Oxidizing the sidewall of the gate electrode to form a sidewall oxide film;
A step of forming a sidewall on the sidewall of the gate electrode via the sidewall oxide film is provided.
[0010]
Further, in a method of manufacturing a semiconductor device having a high breakdown voltage performance transistor and a low voltage high drive performance transistor,
Forming a gate oxide film on a semiconductor substrate and forming a gate electrode material through the gate oxide film;
Patterning the gate electrode material to form the gate electrodes of the high breakdown voltage transistor and the low voltage high drive transistor;
The ion implantation concentration in the source region and the drain region on both sides of the gate electrode of the high breakdown voltage transistor is higher than the ion implantation concentration in the source region and the drain region on both sides of the gate electrode of the low voltage high drive performance transistor. A process of performing ion implantation,
Oxidizing the sidewall of the gate electrode to form a sidewall oxide film;
A step of forming a sidewall on the sidewall of the gate electrode via the sidewall oxide film is provided.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Conventionally, the insulating film formed on the side wall of the gate electrode is integrally formed as a sidewall, and the thickness of the sidewall is changed between the high breakdown voltage performance transistor and the low voltage high drive performance transistor. The insulating film formed on the side wall of the gate electrode is composed of a side wall oxide film formed by oxidizing the gate electrode and a side wall film formed on the side wall oxide film. The film thickness is controlled by the high-voltage performance transistor and the low-voltage high-drive performance transistor, and the thickness of the sidewall is not changed, and each function of the high-voltage performance transistor and the low-voltage high-drive performance transistor Is ensured.
Embodiments of the present invention will be described below with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a cross-sectional view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention. The manufacturing process of the present embodiment will be described with reference to FIG.
[0012]
First, as shown in FIG. 1A, an element isolation region 2 and a well are formed on a silicon substrate 1, gate oxidation is performed to form a gate oxide film, and then polysilicon 5 serving as a gate electrode material is formed. Form. The gate electrode material may be amorphous silicon in addition to polysilicon.
[0013]
Next, high-concentration ion implantation is performed on the gate electrode portion of the transistor with high withstand voltage performance. The gate electrode portion of the transistor with low voltage and high drive performance has a lower concentration than the ion implantation concentration in the transistor with high withstand voltage performance. Ion implantation is performed. The implantation ion species determines whether to implant the P-type ion species or the N-type ion species depending on whether the N-channel / P-channel transistor is a buried channel or a surface channel.
[0014]
Next, after an oxide film 6 serving as an etching mask is formed on the entire surface of the ion-implanted polysilicon 5, a photoresist pattern is formed using photolithography, and the oxide film 6 is etched using the photoresist pattern as a mask. Then, a hard mask made of the oxide film 6 having a gate pattern is formed. After removing the photoresist pattern, the polysilicon 5 is etched using the hard mask as an etching mask to form the gate electrode 7 as shown in FIG.
[0015]
Next, ion implantation for forming the low concentration source 10 and drain 11 is performed on the silicon substrate 1 on both sides of the gate electrode 7 using the hard mask and the gate electrode 7 as a mask.
[0016]
Next, oxidation is performed to oxidize the gate sidewall, and a sidewall oxide film 8 is formed on the sidewall of the gate electrode 7. At this time, the gate electrode 7 subjected to high-concentration ion implantation of the high breakdown voltage transistor has a high oxidation rate (a phenomenon known as accelerated oxidation), so that the sidewall oxide film 8 of the high breakdown voltage transistor is thick. Thus, the thickness of the sidewall oxide film 8 of the low voltage high drive performance transistor is smaller than the thickness of the sidewall oxide film 8 of the high breakdown voltage performance transistor.
[0017]
Next, an oxide film or a nitride film for forming a sidewall is formed on the entire surface of the gate electrode 7 by a CVD (Chemical Vapor Deposition) method or the like. Film formation is generally performed by CVD or PVD (Prasuma Vapor Deposition), but may be formed by other methods.
[0018]
Next, the oxide film or the nitride film is anisotropically etched to form sidewalls 9 as shown in FIG. When the sidewall 9 is formed, the oxide film 6 as a hard mask on the gate electrode 7 is also etched.
[0019]
Next, ion implantation is performed on both sides of the sidewall 9 using the sidewall 9 as a mask to form a high concentration source 12 and a high concentration drain 13.
[0020]
Next, heat treatment and wiring are performed to complete a desired process.
[0021]
FIG. 2 is a cross-sectional view showing each transistor obtained by the process as described above. As shown in FIG. 2, the thickness of the sidewall oxide film 8 obtained by oxidizing the gate is low and high voltage. The driving performance transistor is thinner than the high breakdown voltage performance transistor.
[0022]
As described above, according to this embodiment, the thickness of the sidewall oxide film 8 is changed by changing the amount of ion implantation into the polysilicon 5 in the gate electrode 7 portion of the high breakdown voltage transistor and the low voltage high drive transistor. Can be made thicker with a high withstand voltage transistor and thin with a low voltage high drive transistor, so that the junction withstand voltage and operating withstand voltage of the high withstand voltage transistor can be increased without changing the thickness of the side wall 9. Driving performance The driving capability of the transistor can be prevented from being reduced.
[0023]
Further, it is not necessary to adjust the thickness of the side wall 9 and the side wall 9 can be formed only once.
[0024]
Embodiment 2. FIG.
FIG. 3 is a cross-sectional view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention. The manufacturing process of the present embodiment will be described with reference to FIG. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts.
[0025]
First, as shown in FIG. 3A, an element isolation region 2 and a well are formed on a silicon substrate 1, gate oxidation is performed to form a gate oxide film 4, and polysilicon 5 as a gate electrode material is formed. Form. The gate electrode material may be amorphous silicon in addition to polysilicon.
[0026]
Next, an oxide film 6 serving as an etching mask is formed on the entire surface of the polysilicon 5, and then a photoresist pattern is formed using photolithography, and the oxide film 6 is etched using the photoresist pattern as a mask to form a gate. A hard mask made of the oxide film 6 having a pattern is formed. After removing the photoresist pattern, the polysilicon 5 is etched using the hard mask as an etching mask to form the gate electrode 7 as shown in FIG.
[0027]
Next, using the hard mask as a mask, high concentration ion implantation is performed on the silicon substrate 1 on both sides of the gate electrode 7 in the high breakdown voltage performance transistor, and low concentration ion implantation is performed in the low voltage high drive performance transistor.
[0028]
At this time, the same ion implantation as that of the source 10 and the drain 11 is performed on the gate electrode 7 through the oxide film 6. That is, high concentration ion implantation is performed on the gate electrode 7 on the high breakdown voltage performance transistor side, and low concentration ion implantation is performed on the gate electrode 7 on the low voltage high drive performance transistor side.
[0029]
Here, in order to further improve the driving performance of the low voltage high driving performance transistor, as shown in FIG. 3B, it is preferable to perform the oblique ion implantation by rotational implantation or step implantation.
[0030]
Next, oxidation for oxidizing the side wall of the gate electrode 7 is performed, and a side wall oxide film 8 is formed on the side wall of the gate electrode 7 as shown in FIG. At this time, since the gate electrode 7 subjected to high concentration ion implantation of the high breakdown voltage performance transistor has a high oxidation rate, the sidewall oxide film 8 on the high breakdown voltage performance transistor side becomes thick, and the sidewall oxidation on the low voltage high drive performance transistor side becomes thick. The thickness of the film 8 is smaller than the thickness of the sidewall oxide film 8 on the high breakdown voltage performance transistor side.
[0031]
Next, an oxide film or a nitride film for forming a sidewall is formed on the entire surface of the gate electrode 7 by a CVD method or the like. Film formation is generally performed by CVD or PVD, but may be formed by other methods.
[0032]
Next, the oxide film or the nitride film is anisotropically etched to form the sidewalls 9 as shown in FIG. When the sidewall 9 is formed, the oxide film 6 as a hard mask on the gate electrode 7 is also etched.
[0033]
Next, ion implantation is performed on both sides of the sidewall 9 using the sidewall 9 as a mask to form a high concentration source 12 and a high concentration drain 13.
[0034]
Note that since the high-concentration ion implantation is performed on the source 10 and the drain 11 of the high breakdown voltage transistor by the ion implantation shown in FIG. 3B, the second ion implantation may not be performed.
[0035]
Next, heat treatment and wiring are performed to complete a desired process.
[0036]
As described above, according to this embodiment, the thickness of the sidewall oxide film 8 is changed by changing the amount of ion implantation into the polysilicon 5 in the gate electrode 7 portion of the high breakdown voltage transistor and the low voltage high drive transistor. Can be made thicker with a high withstand voltage transistor and thin with a low voltage high drive transistor, so that the junction withstand voltage and operating withstand voltage of the high withstand voltage transistor can be increased without changing the thickness of the side wall 9. Driving performance The driving capability of the transistor can be prevented from being reduced.
[0037]
Further, it is not necessary to adjust the thickness of the side wall 9 and the side wall 9 can be formed only once.
[0038]
In the above-described embodiment, when the sidewall 9 is a nitride film, it is possible to prevent the substrate 1 from being damaged by reducing the amount of etching of the base oxide film during etching when the sidewall 9 is formed. This is because the etching selectivity between the nitride film and the oxide film can be increased.
[0039]
【The invention's effect】
According to the semiconductor device of the present invention, in the semiconductor device having the high breakdown voltage performance transistor and the low voltage high drive performance transistor,
The ion implantation concentration in the gate electrode of the high withstand voltage performance transistor is higher than the ion implantation concentration in the gate electrode of the low voltage high drive performance transistor,
The thickness of the sidewall oxide film formed on the sidewall by oxidizing the gate electrode is such that the high breakdown voltage performance transistor is thicker than the low voltage high drive performance transistor,
A sidewall is formed through the sidewall oxide film, and the thickness of the sidewall is substantially the same in both the high breakdown voltage performance transistor and the low voltage high drive performance transistor. Without change, it is possible to increase the junction withstand voltage and the operating withstand voltage of the high withstand voltage transistor so that the drive capability of the low voltage and high drive performance transistor is not reduced.
[0040]
A method of manufacturing a semiconductor device according to the present invention includes a method of manufacturing a semiconductor device having a high breakdown voltage performance transistor and a low voltage high drive performance transistor.
Forming a gate oxide film on a semiconductor substrate and forming a gate electrode material through the gate oxide film;
Ions are implanted into the low voltage high drive performance transistor region of the gate electrode material, and ions having a higher concentration than the ion implantation concentration in the low voltage high drive performance transistor region of the gate electrode material Performing the injection,
Patterning the gate electrode material to form the gate electrodes of the high breakdown voltage transistor and the low voltage high drive transistor;
Oxidizing the sidewall of the gate electrode to form a sidewall oxide film;
Since the step of forming a sidewall on the sidewall of the gate electrode through the sidewall oxide film is provided, the sidewall oxide film in the high breakdown voltage performance transistor is thicker than the sidewall oxide film in the low voltage high drive performance transistor, Without changing the thickness of the sidewall, it is possible to increase the junction breakdown voltage and the operating breakdown voltage of the high breakdown voltage performance transistor so that the driving capability of the low voltage high drive performance transistor is not deteriorated.
[0041]
Further, in a method of manufacturing a semiconductor device having a high breakdown voltage performance transistor and a low voltage high drive performance transistor,
Forming a gate oxide film on a semiconductor substrate and forming a gate electrode material through the gate oxide film;
Patterning the gate electrode material to form the gate electrodes of the high breakdown voltage transistor and the low voltage high drive transistor;
The ion implantation concentration in the source region and the drain region on both sides of the gate electrode of the high breakdown voltage transistor is higher than the ion implantation concentration in the source region and the drain region on both sides of the gate electrode of the low voltage high drive performance transistor. A process of performing ion implantation,
Oxidizing the sidewall of the gate electrode to form a sidewall oxide film;
Since the step of forming a sidewall on the sidewall of the gate electrode through the sidewall oxide film is provided, the sidewall oxide film in the high breakdown voltage performance transistor is thicker than the sidewall oxide film in the low voltage high drive performance transistor, Without changing the thickness of the sidewall, the junction breakdown voltage and the operating breakdown voltage of the high breakdown voltage performance transistor can be increased, and the drive capability of the low voltage high drive performance transistor can be prevented from being reduced.
[Brief description of the drawings]
1 is a cross-sectional view showing a manufacturing process in a first embodiment of a semiconductor device according to the present invention;
FIG. 2 is a cross-sectional view showing the structure of the semiconductor device according to the first embodiment of the present invention.
FIG. 3 is a sectional view showing a manufacturing process in the second embodiment of the present invention.
[Explanation of symbols]
1 substrate, 2 workpiece, 3 sidewall film, 4 planarization film,
5 resist mask, 6 side wall, 7 lower electrode,
8, 11 Dielectric film, 9 Upper electrode, 10 Semiconductor substrate, 12 Gate electrode,
13 Ion implantation region.

Claims (7)

高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置において、
上記高耐圧性能トランジスタのゲート電極におけるイオン注入濃度が、上記低電圧高駆動性能トランジスタのゲート電極におけるイオン注入濃度より高く、
上記ゲート電極を酸化して側壁に形成される側壁酸化膜の厚さは、上記高耐圧性能トランジスタの方が、上記低電圧高駆動性能トランジスタよりも厚くなっており、
上記側壁酸化膜を介してサイドウォールが形成され、上記サイドウォールの厚さは、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタ両者において略同一であることを特徴とする半導体装置。In a semiconductor device having a high breakdown voltage transistor and a low voltage high drive transistor,
The ion implantation concentration in the gate electrode of the high withstand voltage transistor is higher than the ion implantation concentration in the gate electrode of the low voltage high drive performance transistor,
The thickness of the sidewall oxide film formed on the sidewall by oxidizing the gate electrode is such that the high breakdown voltage performance transistor is thicker than the low voltage high drive performance transistor,
A semiconductor device, wherein a sidewall is formed through the sidewall oxide film, and the thickness of the sidewall is substantially the same in both the high breakdown voltage transistor and the low voltage high drive transistor. 上記ゲート電極は、ポリシリコンまたはアモルファスシリコンからなることを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the gate electrode is made of polysilicon or amorphous silicon. 上記サイドウォールは、酸化膜または窒化膜からなることを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the sidewall is made of an oxide film or a nitride film. 高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置の製造方法において、
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化膜を介してゲート電極材を成膜する工程、
上記ゲート電極材の上記低電圧高駆動性能トランジスタ領域にイオン注入を行うとともに、上記ゲート電極材の上記高耐圧性能トランジスタ領域に上記低電圧高駆動性能トランジスタ領域におけるイオン注入濃度よりも高濃度のイオン注入を行う工程、
上記ゲート電極材をパターンニングして、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタのゲート電極を形成する工程、
上記ゲート電極の側壁を酸化して側壁酸化膜を形成する工程、
上記ゲート電極の側壁に上記側壁酸化膜を介してサイドウォールを形成する工程を備えたことを特徴とする半導体装置の製造方法。In a manufacturing method of a semiconductor device having a high breakdown voltage performance transistor and a low voltage high drive performance transistor,
Forming a gate oxide film on a semiconductor substrate and forming a gate electrode material through the gate oxide film;
Ions are implanted into the low voltage high drive performance transistor region of the gate electrode material, and ions having a higher concentration than the ion implantation concentration in the low voltage high drive performance transistor region of the gate electrode material Performing the injection,
Patterning the gate electrode material to form the gate electrodes of the high breakdown voltage transistor and the low voltage high drive transistor;
Oxidizing the sidewall of the gate electrode to form a sidewall oxide film;
A method of manufacturing a semiconductor device, comprising: forming a sidewall on the sidewall of the gate electrode through the sidewall oxide film. 高耐圧性能トランジスタと低電圧高駆動性能トランジスタとを有する半導体装置の製造方法において、
半導体基板上にゲート酸化膜を形成し、上記ゲート酸化膜を介してゲート電極材を成膜する工程、
上記ゲート電極材をパターンニングして、上記高耐圧性能トランジスタ及び低電圧高駆動性能トランジスタのゲート電極を形成する工程、
上記高耐圧性能トランジスタのゲート電極の両側にあるソース領域及びドレイン領域におけるイオン注入濃度が、上記低電圧高駆動性能トランジスタのゲート電極の両側にあるソース領域及びドレイン領域におけるイオン注入濃度よりも高濃度となるイオン注入を行う工程、
上記ゲート電極の側壁を酸化して側壁酸化膜を形成する工程、
上記ゲート電極の側壁に上記側壁酸化膜を介してサイドウォールを形成する工程を備えたことを特徴とする半導体装置の製造方法。In a manufacturing method of a semiconductor device having a high breakdown voltage performance transistor and a low voltage high drive performance transistor,
Forming a gate oxide film on a semiconductor substrate and forming a gate electrode material through the gate oxide film;
Patterning the gate electrode material to form the gate electrodes of the high breakdown voltage transistor and the low voltage high drive transistor;
The ion implantation concentration in the source region and the drain region on both sides of the gate electrode of the high breakdown voltage transistor is higher than the ion implantation concentration in the source region and the drain region on both sides of the gate electrode of the low voltage high drive performance transistor. A process of performing ion implantation,
Oxidizing the sidewall of the gate electrode to form a sidewall oxide film;
A method of manufacturing a semiconductor device, comprising: forming a sidewall on the sidewall of the gate electrode through the sidewall oxide film. 上記ゲート電極材は、ポリシリコンまたはアモルファスシリコンであることを特徴とする請求項４または５記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 4, wherein the gate electrode material is polysilicon or amorphous silicon. 上記サイドウォールは、酸化膜または窒化膜からなることを特徴とする請求項４または５記載の半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 4, wherein the sidewall is made of an oxide film or a nitride film.
JP2003189163A 2003-07-01 2003-07-01 Semiconductor device and its manufacturing method Pending JP2005026387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003189163A JP2005026387A (en) 2003-07-01 2003-07-01 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003189163A JP2005026387A (en) 2003-07-01 2003-07-01 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005026387A true JP2005026387A (en) 2005-01-27

Family

ID=34187446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003189163A Pending JP2005026387A (en) 2003-07-01 2003-07-01 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005026387A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084740A (en) * 2011-10-07 2013-05-09 Canon Inc Method of manufacturing semiconductor device
CN113690144A (en) * 2021-09-15 2021-11-23 长江存储科技有限责任公司 MOS transistor, manufacturing method thereof and three-dimensional memory comprising MOS transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084740A (en) * 2011-10-07 2013-05-09 Canon Inc Method of manufacturing semiconductor device
CN113690144A (en) * 2021-09-15 2021-11-23 长江存储科技有限责任公司 MOS transistor, manufacturing method thereof and three-dimensional memory comprising MOS transistor
CN113690144B (en) * 2021-09-15 2024-02-27 长江存储科技有限责任公司 MOS transistor, manufacturing method thereof and three-dimensional memory comprising MOS transistor

Similar Documents

Publication Publication Date Title
KR100205320B1 (en) Mosfet and fabrication thereof
US6153455A (en) Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
KR100221063B1 (en) Mos transistor and fabrication process therefor
US20010033000A1 (en) Field effect transistor structure with self-aligned raised source/drain extensions
JP2004241755A (en) Semiconductor device
JP2006032958A (en) Method and apparatus for semiconductor device having low and high voltage transistors
JP2003197765A (en) Semiconductor device and its manufacturing method
JP4305610B2 (en) Manufacturing method of semiconductor device
US6693012B2 (en) Method and device to reduce gate-induced drain leakage (GIDL) current in thin gate oxide MOSFETs
JP2847490B2 (en) Method for manufacturing transistor
JP4348757B2 (en) Semiconductor device
JP2009065150A (en) Trench transistor, and its formation method
JPH11150270A (en) Manufacture of semiconductor device for improving characteristics of transistor
JP2002353449A (en) Method of manufacturing semiconductor element
KR19980020943A (en) Insulation tunneling transistor and manufacturing method thereof
JPH098321A (en) Transistor structure of semiconductor element and its manufacture
JPH11191622A (en) Fabrication of semiconductor device
JP2003060064A (en) Mosfet, semiconductor device and its fabricating method
JP2005026387A (en) Semiconductor device and its manufacturing method
KR100282453B1 (en) Method for manufacturing semiconductor device the same
KR100937649B1 (en) Method for forming transistor of semiconductor device
KR100375600B1 (en) Transistor and method for manufacturing the same
US20050133831A1 (en) Body contact formation in partially depleted silicon on insulator device
JP2003249567A (en) Semiconductor device
JP5369018B2 (en) MISFET manufacturing method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123