JP2005025595A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005025595A
JP2005025595A JP2003191879A JP2003191879A JP2005025595A JP 2005025595 A JP2005025595 A JP 2005025595A JP 2003191879 A JP2003191879 A JP 2003191879A JP 2003191879 A JP2003191879 A JP 2003191879A JP 2005025595 A JP2005025595 A JP 2005025595A
Authority
JP
Japan
Prior art keywords
transistor
voltage
output
semiconductor device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003191879A
Other languages
Japanese (ja)
Inventor
Koichi Morino
航一 森野
Takaaki Negoro
宝昭 根来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003191879A priority Critical patent/JP2005025595A/en
Publication of JP2005025595A publication Critical patent/JP2005025595A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a voltage stabilizing circuit for realizing low current consumption without consuming the control currents of the output driver of a voltage regulator in a regulator. <P>SOLUTION: This semiconductor device is configured of a reference voltage generating circuit 11, a differential amplifier circuit 12 constituted of an MOS transistor and a voltage regulator including output driver transistors M10 and Q8 and resistances R1 and R2. The output driver transistors are constituted of an NPN by-polar transistor Q8 for outputting currents to an output terminal and a PchMOS transistor M10 for controlling the base voltage of the NPN by-polar transistor Q8. The source of the PchMOS transistor M10 is connected to an input voltage terminal, and the drain is connected to the base of the NPN by-polar transistor Q8, and the collector of the NPN by-polar transistor Q8 is connected to the input voltage terminal, and the emitter is connected to the output voltage terminal. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、電圧安定化回路で構成される半導体装置に関し、特に出力ドライバとしてNPNバイポーラトランジスタとPchMOSトランジスタとの組合せを含む電圧安定化回路で構成された半導体装置に関する。
【0002】
【従来の技術】
電圧安定化回路である電圧レギュレータは、例えばバンドギャップリファレンスである基準電圧Vrefを生成する基準電圧発生回路部と、差動増幅回路および出力ドライバからなる電圧レギュレータ部とから構成される。これらの全てが1チップの半導体装置に集積化されている。
従来の電圧レギュレータにおける出力ドライバの部分は、出力ドライバとしてPNPバイポーラトランジスタと、このベース電圧を制御するためのNchMOSトランジスタとの組が一般に用いられている。しかし、PNPバイポーラトランジスタのベース電流が半導体装置内に引き込まれて、半導体内で無駄に消費されている。
【0003】
従来の提案で、電圧レギュレータ回路の出力ドライバに、バイポーラとCMOSトランジスタを用いたものとしては、例えば、特許第3190943号(特開平3−132812号公報)(特許文献1参照)に記載の『バイポーラ/CMOSレギュレータ回路』がある。これは、バンドギャップ回路部(基準電圧発生回路部)と、温度、電源電圧およびプロセスコーナの変動に関して十分に制御された電流を生じるためにNchMOSトランジスタのゲートバイアス電圧として使用されるCMOSゲート制御電圧を提供する変換回路部とから構成される。変換回路部は、カレントミラー部分とカレントソース部分と出力部分とを含んでいる。
【0004】
カレントミラー部分は、一対のPchMOSトランジスタから形成され、一方のトランジスタの電流は、カレントソース部分のNPNバイポーラトランジスタとエミッタ抵抗に流れ、他方のトランジスタの電流は、鏡のように同じ電流がダイオードおよびNchMOSトランジスタに流れる。また、出力ドライバとしては、NPNバイポーラトランジスタが使用され、そのベースは前述のカレントミラー部分の他方のPchMOSトランジスタとダイオードの間に接続される。
このように、上記提案は、出力ドライバとしてNPNバイポーラトランジスタが使用されているが、低消費電流化が行われているか否かは疑問であり、電圧レギュレータの全体構成も特殊な形態である。
【0005】
【特許文献1】
特開平3−132812号公報(特許第3190943号公報)
【0006】
【発明が解決しようとする課題】
3端子レギュレータに代表されるバイポーラトランジスタを出力ドライバとする電圧レギュレータは、出力電流を大きくとることができ、定電圧を得ることができるため、普及されてきた。その場合、ドライバトランジスタには、入出力電圧差を小さくするために、PNPバイポーラトランジスタが用いられてきた。例えば、入力電圧が4V、出力電圧が3.3Vで、入出力電圧差が0.7VにおいてPNPバイポーラトランジスタを出力ドライバとする電圧レギュレータは十分に動作する。
【0007】
また、ドライバトランジスタがPNPバイポーラトランジスタの場合、制御用入力信号は電流であり、制御電流はレギュレータのグランドに流れ込み、レギュレータ内で消費される。従って、出力電流の増大とともにIC内部消費電流が大きくなるという問題点があった。
そこで、電圧駆動であるMOSトランジスタで出力ドライバを構成したが、この場合には、駆動能力の低いPchMOSトランジスタを使用せざるを得ず、目的とする出力電流が得られないこともわかってきた。
従って、この両者の特徴を合わせ持っレギュレータが所望されている。
【0008】
(目的)
そこで、本発明の目的は、電圧レギュレータの出力ドライバの制御電流がレギュレータ内で消費されることなく、低消費電流化が可能な電圧安定化回路を含む半導体装置を提供することである。
【0009】
【課題を解決するための手段】
本発明の半導体装置は、(1)基準電圧発生回路と、MOSトランジスタで構成される差動増幅回路と、出力ドライバトランジスタと、抵抗とを含む電圧レギュレータで構成された半導体装置において、前記出力ドライバトランジスタとして、出力端子に電流を出力するNPNバイポーラトランジスタと、該NPNバイポーラトランジスタのベース電圧を制御するPchMOSトランジスタとで構成されたことを特徴としている。
【0010】
また、前記(1)において、PchMOSトランジスタのソースは入力電圧端子に、ドレインは前記NPNバイポーラトランジスタのベースに接続され、該NPNバイポーラトランジスタのコレクタは入力電圧端子に、エミッタは出力電圧端子に、接続されることを特徴としている。
また、前記(1)(2)において、出力ドライバトランジスタのうち、PchMOSトランジスタまでの構成をIC化し、前記NPNバイポーラトランジスタと分圧抵抗1,2の両方または一方を外付けとした構成であることも特徴としている。
また、前記(1)(2)において、NPNバイポーラトランジスタのベース電圧を制御するPchMOSトランジスタのドレインとグラウンド間に定電流回路を接続したことも特徴としている。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
図3は、本発明の実施の形態に係る電圧レギュレータのブロック構成図である。
図3において、V2は電源電圧、11は基準電圧発生回路、12は差動増幅回路、M10は差動増幅回路12の出力により制御されるPchMOSトランジスタ、Q8はPchMOSトランジスタM10により制御されるNPNバイポーラトランジスタである。また、R1,R2は出力抵抗であって、抵抗R1,R2の中間点からの分圧が差動増幅回路12の非反転入力端子にフィードバックされる。
【0012】
このように、本実施形態では、NPNバイポーラトランジスタQ8を出力ドライバとして使用しており、入力電圧からVbe電圧分(ベース・エミッタ間電圧分)だけ下がった電圧で出力するときには、この回路は正常に動作する。例えば、入力電圧と出力電圧との差(入出力電圧差)が1V位あれば正常に動作する。
また、NPNバイポーラトランジスタの制御電流(ベース電流)をPchMOSトランジスタM10で供給しているので、大出力電流を流してもベース電流とコレクタ電流の総和が出力電流となるため、大きな消費電流は発生しない。
なお、ここまでは、図3の全ての回路を含む構成をIC化した事例として説明しているが、PchMOSトランジスタM10までをIC化して、NPNバイポーラトランジスタと抵抗R1,R2の両方あるいはどちらか一方を外付けとした製品にも適用可能である。
なお、図3の基本回路の応用例として、PchMOSトランジスタM10のドレインとグラウンドの間に定電流回路を挿入した回路を構成することも可能である。これについての詳細説明は、図2で後述する。
【0013】
図1は、図3の構成の詳細を記述した回路図である。
図1の11は基準電圧発生回路であり、これは例えばNchMOSトランジスタM8とM9から構成されている。また、差動増幅回路は、PchMOSトランジスタM1,M2と、NchMOSトランジスタM4,M5と、定電流回路Iから構成される。また、差動増幅回路の出力により制御される出力ドライバ用のPchMOSトランジスタM10と、PchMOSトランジスタM10によりベース電圧が制御されるNPNバイポーラトランジスタQ8が設けられる。
【0014】
NPNバイポーラトランジスタQ8は、出力端子に接続された負荷に出力電流を供給するとともに、接地との間に接続されている抵抗RHR1,RHR2にも電流を供給する。抵抗RHR1とRHR2との中点から差動増幅回路の非反転入力端子を介してNchMOSトランジスタM5のゲートにフィードバック電圧を供給する。
図1に示すように、PchMOSトランジスタM10のソースは入力電圧端子に、ドレインはNPNバイポーラトランジスタQ8のベースに、それぞれ接続され、該NPNバイポーラトランジスタQ8のエミッタのエミッタ負荷に、コレクタは入力電圧端子に、それぞれ接続される。
【0015】
図2は、図3の応用例を示す回路図である
差動増幅回路12の出力に接続された定電流回路Iは、レギュレータの過過渡応答特性がよくなること、出力電流が小さい場合に安定した動作が得られること、などが利点となっている。
図2では、図1の回路構成のPchMOSトランジスタM10のドレインとグラウンドの間に定電流回路Iが接続されている。
この定電流回路Iを接続する目的を説明すると、負荷の抵抗器RHR1,RHR2の抵抗値が大きいときには負荷電流は小さくなり、それに伴ってNPNバイポーラトランジスタQ8のベース電流も小さくなる。電流を安定して供給するために、定電流回路IをPchMOSトランジスタM10のドレインとグラウンド間に接続することで、PchMOSトランジスタM10が安定して制御することができるようになる。
【0016】
図4は、本発明における出力電流と消費電流の関係を示す特性図である。
横軸は出力電流、縦軸は消費電流である。
図4の特性Dに示すように、本発明の電圧レギュレータでは、出力ドライバとしてNPNバイポーラトランジスタQ8と、これを制御するPchMOSトランジスタM10を用いているため、出力電流が増加しても消費電流は全く増加しないことがわかる。すなわち、消費電流は常に5μAの一定値を保つ。
【0017】
【発明の効果】
以上説明したように、本発明によれば、電圧レギュレータにおいて、NPNバイポーラトランジスタを出力ドライバとして使用し、その制御電流をPchMOSトランジスタで供給するため、ベース電流が出力電流となり、低消費電流化が可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る電圧レギュレータのブロック構成図である。
【図2】図1の応用例を示す回路図である。
【図3】図1,2のIC化部分と外付けの部分を示す回路図である。
【図4】本発明における電圧レギュレータの出力電流・消費電流の関係を示す特性図である。
【符号の説明】
11…基準電圧発生回路、12…差動増幅回路、13…負荷、
,I…定電流回路、V2…電源電圧、
M10…PchMOSトランジスタ、
Q8…NPNバイポーラトランジスタ、R1,R2…出力抵抗器、
M1,M2,M4,M5…差動増幅回路を構成するMOSトランジスタ、
RHR1,RHR2…出力抵抗器。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a voltage stabilization circuit, and more particularly to a semiconductor device including a voltage stabilization circuit including a combination of an NPN bipolar transistor and a PchMOS transistor as an output driver.
[0002]
[Prior art]
A voltage regulator that is a voltage stabilization circuit includes, for example, a reference voltage generation circuit unit that generates a reference voltage Vref that is a bandgap reference, and a voltage regulator unit that includes a differential amplifier circuit and an output driver. All of these are integrated in a one-chip semiconductor device.
In the output driver portion of a conventional voltage regulator, a pair of a PNP bipolar transistor and an NchMOS transistor for controlling the base voltage is generally used as an output driver. However, the base current of the PNP bipolar transistor is drawn into the semiconductor device and is wasted in the semiconductor.
[0003]
As a conventional proposal that uses a bipolar transistor and a CMOS transistor as an output driver of a voltage regulator circuit, for example, see “Bipolar” described in Japanese Patent No. 3190943 (Japanese Patent Laid-Open No. 3-132812) (see Patent Document 1). / CMOS regulator circuit ”. This is a bandgap circuit section (reference voltage generation circuit section) and a CMOS gate control voltage used as the gate bias voltage of the NchMOS transistor to produce a well controlled current with respect to temperature, power supply voltage and process corner variations And a conversion circuit unit that provides The conversion circuit unit includes a current mirror part, a current source part, and an output part.
[0004]
The current mirror part is formed of a pair of Pch MOS transistors, and the current of one transistor flows to the NPN bipolar transistor and the emitter resistor of the current source part, and the current of the other transistor is the same current as a mirror as a diode and Nch MOS. It flows to the transistor. As the output driver, an NPN bipolar transistor is used, and its base is connected between the other PchMOS transistor and the diode of the current mirror portion.
As described above, although the NPN bipolar transistor is used as the output driver in the above proposal, it is doubtful whether the current consumption is reduced, and the entire configuration of the voltage regulator is also a special form.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 3-132812 (Patent No. 3190943)
[0006]
[Problems to be solved by the invention]
A voltage regulator using a bipolar transistor typified by a three-terminal regulator as an output driver has been widely used because it can take a large output current and obtain a constant voltage. In that case, a PNP bipolar transistor has been used as the driver transistor in order to reduce the input / output voltage difference. For example, when the input voltage is 4V, the output voltage is 3.3V, and the input / output voltage difference is 0.7V, a voltage regulator using a PNP bipolar transistor as an output driver operates sufficiently.
[0007]
When the driver transistor is a PNP bipolar transistor, the control input signal is a current, and the control current flows into the regulator ground and is consumed in the regulator. Therefore, there is a problem that the internal current consumption of the IC increases as the output current increases.
Thus, although the output driver is constituted by a voltage-driven MOS transistor, it has been found that in this case, a PchMOS transistor having a low driving capability must be used, and a target output current cannot be obtained.
Therefore, a regulator having both of these characteristics is desired.
[0008]
(the purpose)
Accordingly, an object of the present invention is to provide a semiconductor device including a voltage stabilizing circuit capable of reducing current consumption without consuming control current of an output driver of a voltage regulator in the regulator.
[0009]
[Means for Solving the Problems]
The semiconductor device of the present invention is (1) a semiconductor device configured with a voltage regulator including a reference voltage generation circuit, a differential amplifier circuit configured with a MOS transistor, an output driver transistor, and a resistor, and the output driver The transistor is characterized by comprising an NPN bipolar transistor that outputs a current to an output terminal and a PchMOS transistor that controls the base voltage of the NPN bipolar transistor.
[0010]
In (1), the source of the PchMOS transistor is connected to the input voltage terminal, the drain is connected to the base of the NPN bipolar transistor, the collector of the NPN bipolar transistor is connected to the input voltage terminal, and the emitter is connected to the output voltage terminal. It is characterized by being.
In (1) and (2), the configuration up to the PchMOS transistor among the output driver transistors is made into an IC, and either or both of the NPN bipolar transistor and the voltage dividing resistors 1 and 2 are externally connected. Also features.
Further, in the above (1) and (2), a constant current circuit is connected between the drain of the PchMOS transistor for controlling the base voltage of the NPN bipolar transistor and the ground.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 3 is a block diagram of the voltage regulator according to the embodiment of the present invention.
In FIG. 3, V2 is a power supply voltage, 11 is a reference voltage generating circuit, 12 is a differential amplifier circuit, M10 is a PchMOS transistor controlled by the output of the differential amplifier circuit 12, and Q8 is an NPN bipolar controlled by a PchMOS transistor M10. It is a transistor. R1 and R2 are output resistors, and the divided voltage from the intermediate point of the resistors R1 and R2 is fed back to the non-inverting input terminal of the differential amplifier circuit 12.
[0012]
As described above, in this embodiment, the NPN bipolar transistor Q8 is used as an output driver, and when the output is performed at a voltage lower than the input voltage by the Vbe voltage (base-emitter voltage), the circuit operates normally. Operate. For example, if the difference between the input voltage and the output voltage (input / output voltage difference) is about 1V, the circuit operates normally.
Further, since the control current (base current) of the NPN bipolar transistor is supplied by the PchMOS transistor M10, even if a large output current flows, the sum of the base current and the collector current becomes the output current, so that a large consumption current does not occur. .
Up to this point, the configuration including all the circuits in FIG. 3 has been described as an example. However, the PchMOS transistor M10 is integrated into an IC, and either or both of the NPN bipolar transistor and the resistors R1 and R2 are used. It can also be applied to products that are externally attached.
As an application example of the basic circuit of FIG. 3, it is also possible to configure a circuit in which a constant current circuit is inserted between the drain of the Pch MOS transistor M10 and the ground. This will be described in detail later with reference to FIG.
[0013]
FIG. 1 is a circuit diagram describing details of the configuration of FIG.
Reference numeral 11 in FIG. 1 denotes a reference voltage generation circuit, which is composed of, for example, Nch MOS transistors M8 and M9. The differential amplifier circuit includes a PchMOS transistors M1, M2, and NchMOS transistor M4, M5, composed of the constant current circuit I 1. Also provided are an output driver PchMOS transistor M10 controlled by the output of the differential amplifier circuit and an NPN bipolar transistor Q8 whose base voltage is controlled by the PchMOS transistor M10.
[0014]
The NPN bipolar transistor Q8 supplies an output current to the load connected to the output terminal and also supplies a current to the resistors RHR1 and RHR2 connected to the ground. A feedback voltage is supplied from the middle point of the resistors RHR1 and RHR2 to the gate of the Nch MOS transistor M5 through the non-inverting input terminal of the differential amplifier circuit.
As shown in FIG. 1, the source of the PchMOS transistor M10 is connected to the input voltage terminal, the drain is connected to the base of the NPN bipolar transistor Q8, the emitter load of the emitter of the NPN bipolar transistor Q8, and the collector to the input voltage terminal. , Each connected.
[0015]
FIG. 2 is a circuit diagram showing an application example of FIG. 3. The constant current circuit I 1 connected to the output of the differential amplifier circuit 12 improves the over-transient response characteristic of the regulator and is stable when the output current is small. The advantage is that the operation can be obtained.
In Figure 2, the constant current circuit I 2 is connected between the drain and ground PchMOS transistor M10 of the circuit configuration of FIG.
To explain the purpose of connecting the constant current circuit I 2, the load current becomes small when a large resistance value of the resistor RHR1, RHR2 load, also reduced the base current of the NPN bipolar transistor Q8 accordingly. In order to supply the current stably, by connecting the constant current circuit I 2 between the drain and ground PchMOS transistor M10, PchMOS transistor M10 becomes possible to control stably.
[0016]
FIG. 4 is a characteristic diagram showing the relationship between output current and current consumption in the present invention.
The horizontal axis is the output current, and the vertical axis is the current consumption.
As shown by the characteristic D in FIG. 4, the voltage regulator of the present invention uses the NPN bipolar transistor Q8 as an output driver and the PchMOS transistor M10 for controlling the output driver. It turns out that it does not increase. That is, the current consumption always maintains a constant value of 5 μA.
[0017]
【The invention's effect】
As described above, according to the present invention, in the voltage regulator, the NPN bipolar transistor is used as the output driver and the control current is supplied by the PchMOS transistor, so that the base current becomes the output current and the current consumption can be reduced. It becomes.
[Brief description of the drawings]
FIG. 1 is a block configuration diagram of a voltage regulator according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing an application example of FIG. 1;
FIG. 3 is a circuit diagram showing an IC part and an external part of FIGS.
FIG. 4 is a characteristic diagram showing the relationship between output current and current consumption of a voltage regulator in the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 ... Reference voltage generation circuit, 12 ... Differential amplifier circuit, 13 ... Load,
I 1 , I 2 ... constant current circuit, V2 ... power supply voltage,
M10: PchMOS transistor,
Q8 ... NPN bipolar transistor, R1, R2 ... output resistor,
M1, M2, M4, M5... MOS transistors constituting a differential amplifier circuit,
RHR1, RHR2 ... Output resistors.

Claims (4)

基準電圧発生回路と、該基準電圧発生回路の出力を入力し、かつMOSトランジスタで構成される差動増幅回路と、該差動増幅回路の出力により制御される出力ドライバトランジスタと、該出力ドライバトランジスタから電流が流れる抵抗とを含む電圧レギュレータで構成された半導体装置において、
前記出力ドライバトランジスタとして、出力端子に電流を出力するNPNバイポーラトランジスタと、該NPNバイポーラトランジスタのベース電圧を制御するPchMOSトランジスタとで構成されることを特徴とする半導体装置。
A reference voltage generation circuit; a differential amplifier circuit that receives an output of the reference voltage generation circuit and is configured by a MOS transistor; an output driver transistor that is controlled by an output of the differential amplifier circuit; and the output driver transistor In a semiconductor device composed of a voltage regulator including a resistor through which current flows,
A semiconductor device comprising: an NPN bipolar transistor that outputs current to an output terminal; and a PchMOS transistor that controls a base voltage of the NPN bipolar transistor as the output driver transistor.
請求項1記載の半導体装置において、
前記PchMOSトランジスタのソースは入力電圧端子に、ドレインは前記NPNバイポーラトランジスタのベースに接続され、該NPNバイポーラトランジスタのコレクタは入力電圧端子に、エミッタは出力電圧端子に、接続されることを特徴とする半導体装置。
The semiconductor device according to claim 1,
The source of the PchMOS transistor is connected to the input voltage terminal, the drain is connected to the base of the NPN bipolar transistor, the collector of the NPN bipolar transistor is connected to the input voltage terminal, and the emitter is connected to the output voltage terminal. Semiconductor device.
請求項1または2記載の半導体装置において、
前記出力ドライバトランジスタのうち、PchMOSトランジスタまでの構成をIC化し、NPNバイポーラトランジスタと出力分圧抵抗の両方あるいはどちらか一方を外付けとした構成を有することを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
A semiconductor device characterized in that the configuration up to the Pch MOS transistor among the output driver transistors is made into an IC, and either or both of the NPN bipolar transistor and the output voltage dividing resistor are externally attached.
請求項1または2記載の半導体装置において、
前記NPNバイポーラトランジスタのベース電圧を制御するPchMOSトランジスタのドレインとグラウンド間に定電流回路を接続したことを特徴とする半導体装置。
The semiconductor device according to claim 1 or 2,
A semiconductor device, wherein a constant current circuit is connected between a drain of a PchMOS transistor for controlling a base voltage of the NPN bipolar transistor and a ground.
JP2003191879A 2003-07-04 2003-07-04 Semiconductor device Pending JP2005025595A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003191879A JP2005025595A (en) 2003-07-04 2003-07-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003191879A JP2005025595A (en) 2003-07-04 2003-07-04 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005025595A true JP2005025595A (en) 2005-01-27

Family

ID=34189324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003191879A Pending JP2005025595A (en) 2003-07-04 2003-07-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005025595A (en)

Similar Documents

Publication Publication Date Title
JP5353548B2 (en) Band gap reference circuit
JP4212036B2 (en) Constant voltage generator
US9348347B2 (en) Voltage generator with current source compensated for an error current operable over a wide voltage range
JP4017850B2 (en) Power circuit
JP2001084043A (en) Semiconductor device
JP3461276B2 (en) Current supply circuit and bias voltage circuit
JP4374388B2 (en) Voltage control circuit
JP3347896B2 (en) Constant voltage source circuit
CN112306129B (en) Reference voltage generating circuit
JP2005025595A (en) Semiconductor device
JP2000124744A (en) Constant voltage generation circuit
JP2006260209A (en) Voltage controlling voltage source
JP2000134045A (en) Voltage-to-current conversion circuit
JP4249599B2 (en) Reference voltage circuit
KR0173944B1 (en) Comparators with Hysteresis
JPH05235662A (en) Constant current generation circuit
JP3423694B2 (en) Circuit device for stabilizing the operating point of a transistor
JP3529601B2 (en) Constant voltage generator
KR920010579B1 (en) Stabilizing circuit of standard level voltage
KR100399962B1 (en) Cerrent source circuit
JP2890545B2 (en) DC constant voltage circuit
JPS5834493Y2 (en) DC constant voltage power supply circuit
JPH0248894Y2 (en)
JPS62182819A (en) Power supply circuit
JP2003150256A (en) Constant voltage circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805