JP2005019712A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2005019712A
JP2005019712A JP2003182965A JP2003182965A JP2005019712A JP 2005019712 A JP2005019712 A JP 2005019712A JP 2003182965 A JP2003182965 A JP 2003182965A JP 2003182965 A JP2003182965 A JP 2003182965A JP 2005019712 A JP2005019712 A JP 2005019712A
Authority
JP
Japan
Prior art keywords
film
oxide film
semiconductor substrate
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003182965A
Other languages
Japanese (ja)
Inventor
Junji Matsumoto
淳司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003182965A priority Critical patent/JP2005019712A/en
Publication of JP2005019712A publication Critical patent/JP2005019712A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the thermal oxidation of a semiconductor substrate via pin holes in a nitride film. <P>SOLUTION: A silicon oxide film 5 is laminated on a silicon nitride film 4, and a thermal oxidation film 6 is formed in a transistor formation area R1. Furthermore, a thermal oxidation film 7 having a different thickness from the thermal oxidation film 6 is formed in a transistor formation area R2, and an upper electrode 11 is formed on the silicon nitride film 4 in a capacitor formation area R3. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、選択酸化用窒化膜をキャパシタに併用する場合に適用して好適なものである。
【0002】
【従来の技術】
従来の半導体装置では、例えば、特許文献1に開示されているように、シリコン窒化膜の膜質を向上させるために、シリコン窒化膜を形成した後、そのシリコン窒化膜に熱窒化処理を行う方法が行われている。
【0003】
【特許文献1】
特開平7−74321号公報
【0004】
【発明が解決しようとする課題】
しかしながら、シリコン窒化膜の熱窒化処理を行う方法では、シリコン窒化膜に形成されたピンホールがそのまま残存する。このため、選択酸化用のシリコン窒化膜をキャパシタに併用する場合、キャパシタの容量を増大させるために、シリコン窒化膜の膜厚を薄くすると、シリコン窒化膜に形成されたピンホールを介してシリコン基板が熱酸化され、シリコン基板に形成されるゲート酸化膜の膜質が劣化するという問題があった。
【0005】
そこで、本発明の目的は、窒化膜のピンホールを介して半導体基板の熱酸化が行われることを抑制することが可能な半導体装置の製造方法を提供することである。
【0006】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置の製造方法によれば、膜厚の異なるゲート酸化膜が半導体基板に形成された半導体装置の製造方法において、選択酸化用窒化膜上に酸化膜を形成してから前記半導体基板の熱処理を行うことにより、膜厚の異なるゲート酸化膜を形成することを特徴とする。
【0007】
これにより、選択酸化用窒化膜のピンホールが酸化膜で塞がれた状態で、半導体基板の熱処理を行うことが可能となり、選択酸化用窒化膜を薄膜化した場合においても、選択酸化用窒化膜に形成されたピンホールを介して半導体基板が熱酸化されることを抑制することが可能となる。このため、選択酸化用窒化膜をキャパシタに併用した場合においても、ゲート酸化膜の膜質の劣化を抑制しつつ、キャパシタの容量を増大させることが可能として、キャパシタの小型化を図ることが可能となる。
【0008】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に素子分離絶縁膜を形成する工程と、前記素子分離絶縁膜で分離された半導体基板上に窒素膜および酸化膜を順次積層する工程と、前記窒素膜および酸化膜を選択的に除去することにより、前記素子分離絶縁膜で分離された半導体基板の第1領域を露出させる工程と、前記第1領域が露出させられた半導体基板の熱処理を行うことにより、前記半導体基板の第1領域に第1熱酸化膜を形成する工程と、前記半導体基板上に残存する窒素膜および酸化膜を選択的に除去することにより、前記素子分離絶縁膜で分離された半導体基板の第2領域を露出させる工程と、前記第2領域が露出させられた半導体基板の熱処理を行うことにより、第1熱酸化膜と膜厚が異なる第2熱酸化膜を前記半導体基板の第2領域に形成する工程と、前記素子分離絶縁膜で分離された半導体基板の残存する窒素膜上の酸化膜を除去する工程と、前記第1領域および前記第2領域上にゲート電極をそれぞれ形成するとともに、前記第3領域上に上部電極を形成する工程とを備えることを特徴とする。
【0009】
これにより、窒化膜にピンホールが存在する場合においても、窒化膜のピンホールを酸化膜で塞いだ状態で、半導体基板を選択的に熱酸化させことが可能となり、ピンホールを介して半導体基板が熱酸化されることを抑制しつつ、膜厚の異なる熱酸化膜を半導体基板上に形成することが可能となる。このため、窒化膜の薄膜化を可能としつつ、窒化膜をキャパシタに併用することが可能となり、熱酸化膜の膜質の劣化を抑制しつつ、キャパシタの容量を増大させることが可能となる。
【0010】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記窒素膜上の酸化膜は熱CVDにより形成することを特徴とする。
これにより、窒素膜上に形成される酸化膜を緻密化することが可能となり、窒素膜を薄膜化した場合においても、選択酸化を安定して行うことが可能となる。また、本発明の一態様に係る半導体装置の製造方法によれば、前記窒素膜の膜厚は100Å以下であることを特徴とする。
【0011】
これにより、窒素膜を薄膜化することを可能として、キャパシタの容量を増大させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記半導体基板の第2領域を露出させる際に、前記第1熱酸化膜が形成された第1領域はフォトレジストで覆われていることを特徴とする。
【0012】
これにより、半導体基板の第2領域を露出させる際に窒素膜のドライエッチングが行われた場合においても、第1熱酸化膜がダメージを受けることを防止することが可能となり、第1熱酸化膜の膜質劣化を防止しつつ、第2熱酸化膜を形成することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記窒素膜上の酸化膜を除去する際に、前記第1熱酸化膜が形成された第1領域および前記第2熱酸化膜が形成された第2領域はフォトレジストで覆われていることを特徴とする。
【0013】
これにより、窒素膜上の酸化膜を除去する際に、第1熱酸化膜および第2熱酸化膜が除去されることを防止することが可能となり、第1熱酸化膜および第2熱酸化膜をそのまま残したまま、窒素膜上の酸化膜を除去することが可能となる。
【0014】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図1は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【0015】
図1(a)において、半導体基板1には、例えば、LOCOS(Local Oxidation of Silicon)法により、素子分離絶縁膜2が形成されている。そして、半導体基板1には、素子分離絶縁膜2で分離されたトランジスタ形成領域R1、R2およびキャパシタ形成領域R3が設けられている。なお、半導体基板1の素子分離を行うために、STI(Shalow Trench Isolation)を用いるようにしてもよい。
【0016】
そして、半導体基板1の熱酸化を行うことにより、素子分離絶縁膜2が形成された半導体基板1上に犠牲酸化膜3を形成する。そして、プラズマCVDなどの方法により、犠牲酸化膜3が形成された半導体基板1上に窒化珪素膜4を積層した後、熱CVDなどの方法により、窒化珪素膜4上に酸化珪素膜5を積層する。
ここで、窒化珪素膜4の膜厚は100Å以下とすることができ、酸化珪素膜5の膜厚は100Å以下とすることができる。また、熱CVDを用いて窒化珪素膜4上に酸化珪素膜5を積層することにより、酸化珪素膜5を緻密化することが可能となり、窒化珪素膜4を薄膜化した場合においても、選択酸化を安定して行うことが可能となる。
【0017】
次に、図1(b)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて犠牲酸化膜3、窒化珪素膜4および酸化珪素膜5をパターニングすることにより、トランジスタ形成領域R1の犠牲酸化膜3、窒化珪素膜4および酸化珪素膜5を除去し、トランジスタ形成領域R1の半導体基板1表面を露出させる。
【0018】
次に、図1(c)に示すように、窒化珪素膜4および酸化珪素膜5を酸化防止膜として、半導体基板1の熱酸化を行うことにより、トランジスタ形成領域R1に熱酸化膜6を形成する。ここで、窒化珪素膜4および酸化珪素膜5を酸化防止膜として、半導体基板1の熱酸化を行うことにより、窒化珪素膜4にピンホールがある場合においても、トランジスタ形成領域R2の半導体基板1が熱酸化されることを抑制することが可能となり、トランジスタ形成領域R1の半導体基板1を選択的に熱酸化することができる。
【0019】
次に、図1(d)に示すように、フォトリソグラフィー技術およびエッチング技術を用いて犠牲酸化膜3、窒化珪素膜4および酸化珪素膜5をパターニングすることにより、トランジスタ形成領域R2の犠牲酸化膜3、窒化珪素膜4および酸化珪素膜5を除去し、トランジスタ形成領域R2の半導体基板1表面を露出させる。
【0020】
ここで、トランジスタ形成領域R2の半導体基板1表面を露出させる際に、トランジスタ形成領域R1をフォトレジストで覆うことができる。これにより、トランジスタ形成領域R2の半導体基板1表面を露出させる際に、犠牲酸化膜3、窒化珪素膜4および酸化珪素膜5のドライエッチングが行われた場合においても、熱酸化膜6がダメージを受けることを防止することが可能となり、熱酸化膜6の膜質劣化を防止することが可能となる。
【0021】
次に、図1(e)に示すように、窒化珪素膜4および酸化珪素膜5を酸化防止膜として、半導体基板1の熱酸化を行うことにより、熱酸化膜6と膜厚の異なる熱酸化膜7をトランジスタ形成領域R2に形成する。
次に、図1(f)に示すように、トランジスタ形成領域R1およびトランジスタ形成領域R2をフォトレジスト8で覆ってから、酸化珪素膜5のエッチングを行うことにより、キャパシタ形成領域R3の酸化珪素膜5を除去する。ここで、トランジスタ形成領域R1およびトランジスタ形成領域R2をフォトレジスト8で覆ってから、酸化珪素膜5のエッチングを行うことにより、キャパシタ形成領域R3の酸化珪素膜5を除去する際に、トランジスタ形成領域R1、R2にそれぞれ形成された熱酸化膜6、7が除去されることを防止することが可能となり、熱酸化膜6、7をそのまま残したまま、窒化珪素膜4上の酸化珪素膜5を除去することが可能となる。
【0022】
次に、図1(g)に示すように、CVDなどの方法により、半導体基板1上に多結晶シリコンを堆積し、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコンをパターニングすることにより、熱酸化膜6、7上にゲート電極9、10をそれぞれ形成するとともに、キャパシタ形成領域R3の窒化珪素膜4上に上部電極11を形成する。
【0023】
これにより、窒化珪素膜4にピンホールが存在する場合においても、窒化珪素膜4のピンホールを酸化珪素膜5で塞いだ状態で、半導体基板1を選択的に熱酸化させことが可能となり、ピンホールを介して半導体基板1が熱酸化されることを抑制しつつ、膜厚の異なる熱酸化膜6、7を半導体基板1上に形成することが可能となる。このため、窒化珪素膜4の薄膜化を可能としつつ、窒化珪素膜4をキャパシタに併用することが可能となり、熱酸化膜6、7の膜質の劣化を抑制しつつ、キャパシタの容量を増大させることが可能となる。
【0024】
なお、上述した実施形態では、2種類の厚さの熱酸化膜6、7を同一半導体基板1上に形成する方法について説明したが、3種類の厚さの熱酸化膜を同一半導体基板上に形成するようにしてもよい。
【図面の簡単な説明】
【図1】一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】R1、R2 トランジスタ形成領域、R3 キャパシタ形成領域、1 半導体基板、2 素子分離絶縁膜、3 犠牲酸化膜、4 窒化膜、5 酸化膜、6、7 熱酸化膜、8 レジスト、9、10 ゲート電極、11 上部電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and is particularly suitable for application in the case where a nitride film for selective oxidation is used in combination with a capacitor.
[0002]
[Prior art]
In the conventional semiconductor device, for example, as disclosed in Patent Document 1, in order to improve the film quality of the silicon nitride film, there is a method in which after the silicon nitride film is formed, the silicon nitride film is subjected to thermal nitridation treatment. Has been done.
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 7-74321
[Problems to be solved by the invention]
However, in the method of performing thermal nitridation of the silicon nitride film, the pinhole formed in the silicon nitride film remains as it is. For this reason, when a silicon nitride film for selective oxidation is used in combination with a capacitor, if the thickness of the silicon nitride film is reduced in order to increase the capacitance of the capacitor, the silicon substrate is inserted through a pinhole formed in the silicon nitride film. There is a problem that the film quality of the gate oxide film formed on the silicon substrate deteriorates due to thermal oxidation.
[0005]
Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of suppressing the thermal oxidation of a semiconductor substrate through pinholes in a nitride film.
[0006]
[Means for Solving the Problems]
In order to solve the above-described problem, according to a method for manufacturing a semiconductor device according to one embodiment of the present invention, in a method for manufacturing a semiconductor device in which gate oxide films having different thicknesses are formed over a semiconductor substrate, nitridation for selective oxidation is performed. A gate oxide film having a different thickness is formed by forming an oxide film on the film and then performing heat treatment on the semiconductor substrate.
[0007]
As a result, it becomes possible to perform heat treatment of the semiconductor substrate in a state where the pin holes of the selective oxidation nitride film are closed with the oxide film, and even when the selective oxidation nitride film is thinned, the selective oxidation nitridation is possible. It is possible to prevent the semiconductor substrate from being thermally oxidized through the pinhole formed in the film. Therefore, even when the selective oxidation nitride film is used in combination with the capacitor, it is possible to increase the capacity of the capacitor while suppressing the deterioration of the film quality of the gate oxide film, and to reduce the size of the capacitor. Become.
[0008]
In addition, according to the method for manufacturing a semiconductor device of one embodiment of the present invention, a step of forming an element isolation insulating film on a semiconductor substrate, and a nitrogen film and an oxide film on the semiconductor substrate separated by the element isolation insulating film Sequentially exposing the first and second regions of the semiconductor substrate separated by the element isolation insulating film by selectively removing the nitrogen film and the oxide film, and exposing the first region. Forming a first thermal oxide film in the first region of the semiconductor substrate by performing a heat treatment on the semiconductor substrate, and selectively removing the nitrogen film and the oxide film remaining on the semiconductor substrate. The film thickness is different from that of the first thermal oxide film by performing the step of exposing the second region of the semiconductor substrate separated by the element isolation insulating film and the heat treatment of the semiconductor substrate from which the second region is exposed. Second Forming an oxide film in the second region of the semiconductor substrate; removing an oxide film on a remaining nitrogen film of the semiconductor substrate separated by the element isolation insulating film; and the first region and the second Forming a gate electrode on each of the regions, and forming an upper electrode on the third region.
[0009]
As a result, even when pinholes exist in the nitride film, the semiconductor substrate can be selectively thermally oxidized in a state where the pinholes in the nitride film are closed with an oxide film. It is possible to form thermal oxide films having different thicknesses on the semiconductor substrate while suppressing thermal oxidation of the semiconductor substrate. Therefore, the nitride film can be used in combination with the capacitor while making the nitride film thinner, and the capacitance of the capacitor can be increased while suppressing the deterioration of the film quality of the thermal oxide film.
[0010]
According to the method for manufacturing a semiconductor device of one embodiment of the present invention, the oxide film over the nitrogen film is formed by thermal CVD.
As a result, the oxide film formed on the nitrogen film can be densified, and selective oxidation can be stably performed even when the nitrogen film is thinned. According to the method of manufacturing a semiconductor device of one embodiment of the present invention, the nitrogen film has a thickness of 100 mm or less.
[0011]
As a result, the nitrogen film can be made thinner, and the capacitance of the capacitor can be increased.
According to the method for manufacturing a semiconductor device of one embodiment of the present invention, when the second region of the semiconductor substrate is exposed, the first region where the first thermal oxide film is formed is covered with a photoresist. It is characterized by.
[0012]
This makes it possible to prevent the first thermal oxide film from being damaged even when dry etching of the nitrogen film is performed when exposing the second region of the semiconductor substrate. It is possible to form the second thermal oxide film while preventing the deterioration of the film quality.
In addition, according to the method of manufacturing a semiconductor device according to one aspect of the present invention, when removing the oxide film on the nitrogen film, the first region in which the first thermal oxide film is formed and the second thermal oxidation The second region where the film is formed is covered with a photoresist.
[0013]
This makes it possible to prevent the first thermal oxide film and the second thermal oxide film from being removed when removing the oxide film on the nitrogen film, and the first thermal oxide film and the second thermal oxide film. It is possible to remove the oxide film on the nitrogen film while leaving the film as it is.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a semiconductor device manufacturing method according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
[0015]
In FIG. 1A, an element isolation insulating film 2 is formed on a semiconductor substrate 1 by, for example, a LOCOS (Local Oxidation of Silicon) method. The semiconductor substrate 1 is provided with transistor formation regions R1 and R2 and a capacitor formation region R3 separated by the element isolation insulating film 2. Note that STI (Shallow Trench Isolation) may be used for element isolation of the semiconductor substrate 1.
[0016]
Then, the sacrificial oxide film 3 is formed on the semiconductor substrate 1 on which the element isolation insulating film 2 is formed by performing thermal oxidation of the semiconductor substrate 1. Then, after a silicon nitride film 4 is laminated on the semiconductor substrate 1 on which the sacrificial oxide film 3 is formed by a method such as plasma CVD, a silicon oxide film 5 is laminated on the silicon nitride film 4 by a method such as thermal CVD. To do.
Here, the film thickness of the silicon nitride film 4 can be 100 mm or less, and the film thickness of the silicon oxide film 5 can be 100 mm or less. Further, by depositing the silicon oxide film 5 on the silicon nitride film 4 using thermal CVD, the silicon oxide film 5 can be densified. Even when the silicon nitride film 4 is thinned, selective oxidation is performed. Can be performed stably.
[0017]
Next, as shown in FIG. 1B, the sacrificial oxide film 3, the silicon nitride film 4 and the silicon oxide film 5 are patterned by using a photolithography technique and an etching technique to thereby form a sacrificial oxide film in the transistor formation region R1. 3. The silicon nitride film 4 and the silicon oxide film 5 are removed to expose the surface of the semiconductor substrate 1 in the transistor formation region R1.
[0018]
Next, as shown in FIG. 1C, the semiconductor substrate 1 is thermally oxidized using the silicon nitride film 4 and the silicon oxide film 5 as an antioxidant film, thereby forming a thermal oxide film 6 in the transistor formation region R1. To do. Here, by performing thermal oxidation of the semiconductor substrate 1 using the silicon nitride film 4 and the silicon oxide film 5 as an antioxidant film, even when the silicon nitride film 4 has pinholes, the semiconductor substrate 1 in the transistor formation region R2 Can be suppressed, and the semiconductor substrate 1 in the transistor formation region R1 can be selectively thermally oxidized.
[0019]
Next, as shown in FIG. 1 (d), the sacrificial oxide film 3, the silicon nitride film 4 and the silicon oxide film 5 are patterned by using a photolithography technique and an etching technique to thereby form a sacrificial oxide film in the transistor formation region R2. 3. The silicon nitride film 4 and the silicon oxide film 5 are removed to expose the surface of the semiconductor substrate 1 in the transistor formation region R2.
[0020]
Here, when exposing the surface of the semiconductor substrate 1 in the transistor formation region R2, the transistor formation region R1 can be covered with a photoresist. Thus, even when the sacrificial oxide film 3, the silicon nitride film 4 and the silicon oxide film 5 are dry etched when exposing the surface of the semiconductor substrate 1 in the transistor formation region R2, the thermal oxide film 6 is damaged. Therefore, it is possible to prevent the thermal oxide film 6 from being deteriorated.
[0021]
Next, as shown in FIG. 1E, the semiconductor substrate 1 is thermally oxidized using the silicon nitride film 4 and the silicon oxide film 5 as an anti-oxidation film, so that thermal oxidation having a film thickness different from that of the thermal oxide film 6 is performed. A film 7 is formed in the transistor formation region R2.
Next, as shown in FIG. 1 (f), the transistor formation region R1 and the transistor formation region R2 are covered with a photoresist 8, and then the silicon oxide film 5 is etched to thereby form the silicon oxide film in the capacitor formation region R3. 5 is removed. Here, the transistor formation region R1 and the transistor formation region R2 are covered with the photoresist 8, and then the silicon oxide film 5 is etched to remove the silicon oxide film 5 in the capacitor formation region R3. It is possible to prevent the thermal oxide films 6 and 7 respectively formed on R1 and R2 from being removed, and the silicon oxide film 5 on the silicon nitride film 4 is formed while leaving the thermal oxide films 6 and 7 as they are. It can be removed.
[0022]
Next, as shown in FIG. 1 (g), polycrystalline silicon is deposited on the semiconductor substrate 1 by a method such as CVD, and the polycrystalline silicon is patterned by using a photolithography technique and an etching technique. Gate electrodes 9 and 10 are formed on oxide films 6 and 7, respectively, and upper electrode 11 is formed on silicon nitride film 4 in capacitor formation region R3.
[0023]
As a result, even when there are pinholes in the silicon nitride film 4, the semiconductor substrate 1 can be selectively thermally oxidized while the pinholes in the silicon nitride film 4 are closed with the silicon oxide film 5. It is possible to form the thermal oxide films 6 and 7 having different thicknesses on the semiconductor substrate 1 while suppressing the thermal oxidation of the semiconductor substrate 1 through the pinholes. Therefore, the silicon nitride film 4 can be used together with the capacitor while making the silicon nitride film 4 thinner, and the capacitance of the capacitor is increased while suppressing the deterioration of the film quality of the thermal oxide films 6 and 7. It becomes possible.
[0024]
In the above-described embodiment, the method for forming the two types of thermal oxide films 6 and 7 on the same semiconductor substrate 1 has been described. However, the three types of thickness of the thermal oxide films 6 and 7 are formed on the same semiconductor substrate. You may make it form.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a method for manufacturing a semiconductor device according to an embodiment.
[Explanation of Symbols] R1, R2 Transistor formation region, R3 Capacitor formation region, 1 Semiconductor substrate, 2 Element isolation insulating film, 3 Sacrificial oxide film, 4 Nitride film, 5 Oxide film, 6, 7 Thermal oxide film, 8 Resist, 9, 10 Gate electrode, 11 Upper electrode

Claims (6)

膜厚の異なるゲート酸化膜が半導体基板に形成された半導体装置の製造方法において、
選択酸化用窒化膜上に酸化膜を形成してから前記半導体基板の熱処理を行うことにより、膜厚の異なるゲート酸化膜を形成することを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device in which gate oxide films having different thicknesses are formed on a semiconductor substrate,
A method of manufacturing a semiconductor device, comprising forming a gate oxide film having a different thickness by forming an oxide film on a selective oxidation nitride film and then performing a heat treatment on the semiconductor substrate.
半導体基板上に素子分離絶縁膜を形成する工程と、
前記素子分離絶縁膜で分離された半導体基板上に窒素膜および酸化膜を順次積層する工程と、
前記窒素膜および酸化膜を選択的に除去することにより、前記素子分離絶縁膜で分離された半導体基板の第1領域を露出させる工程と、
前記第1領域が露出させられた半導体基板の熱処理を行うことにより、前記半導体基板の第1領域に第1熱酸化膜を形成する工程と、
前記半導体基板上に残存する窒素膜および酸化膜を選択的に除去することにより、前記素子分離絶縁膜で分離された半導体基板の第2領域を露出させる工程と、
前記第2領域が露出させられた半導体基板の熱処理を行うことにより、第1熱酸化膜と膜厚が異なる第2熱酸化膜を前記半導体基板の第2領域に形成する工程と、
前記素子分離絶縁膜で分離された半導体基板の残存する窒素膜上の酸化膜を除去する工程と、
前記第1領域および前記第2領域上にゲート電極をそれぞれ形成するとともに、前記第3領域上に上部電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
Forming an element isolation insulating film on a semiconductor substrate;
Sequentially stacking a nitrogen film and an oxide film on the semiconductor substrate separated by the element isolation insulating film;
Exposing the first region of the semiconductor substrate separated by the element isolation insulating film by selectively removing the nitrogen film and the oxide film;
Forming a first thermal oxide film in the first region of the semiconductor substrate by performing a heat treatment of the semiconductor substrate in which the first region is exposed;
Exposing the second region of the semiconductor substrate separated by the element isolation insulating film by selectively removing the nitrogen film and the oxide film remaining on the semiconductor substrate;
Forming a second thermal oxide film having a thickness different from that of the first thermal oxide film in the second region of the semiconductor substrate by performing a heat treatment on the semiconductor substrate in which the second region is exposed;
Removing the oxide film on the remaining nitrogen film of the semiconductor substrate separated by the element isolation insulating film;
Forming a gate electrode on each of the first region and the second region, and forming an upper electrode on the third region.
前記窒素膜上の酸化膜は熱CVDにより形成することを特徴とする請求項2記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 2, wherein the oxide film on the nitrogen film is formed by thermal CVD. 前記窒素膜の膜厚は100Å以下であることを特徴とする請求項2または3記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 2, wherein the thickness of the nitrogen film is 100 mm or less. 前記半導体基板の第2領域を露出させる際に、前記第1熱酸化膜が形成された第1領域はフォトレジストで覆われていることを特徴とする請求項2〜4のいずれか1項記載の半導体装置の製造方法。5. The first region in which the first thermal oxide film is formed is covered with a photoresist when the second region of the semiconductor substrate is exposed. 5. Manufacturing method of the semiconductor device. 前記窒素膜上の酸化膜を除去する際に、前記第1熱酸化膜が形成された第1領域および前記第2熱酸化膜が形成された第2領域はフォトレジストで覆われていることを特徴とする請求項2〜5のいずれか1項記載の半導体装置の製造方法。When removing the oxide film on the nitrogen film, the first region where the first thermal oxide film is formed and the second region where the second thermal oxide film is formed are covered with a photoresist. The method for manufacturing a semiconductor device according to claim 2, wherein the method is a semiconductor device manufacturing method.
JP2003182965A 2003-06-26 2003-06-26 Method of manufacturing semiconductor device Withdrawn JP2005019712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003182965A JP2005019712A (en) 2003-06-26 2003-06-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003182965A JP2005019712A (en) 2003-06-26 2003-06-26 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2005019712A true JP2005019712A (en) 2005-01-20

Family

ID=34183199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003182965A Withdrawn JP2005019712A (en) 2003-06-26 2003-06-26 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2005019712A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003048A1 (en) * 2016-06-30 2018-01-04 三菱電機株式会社 Method for manufacturing semiconductor apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003048A1 (en) * 2016-06-30 2018-01-04 三菱電機株式会社 Method for manufacturing semiconductor apparatus
JPWO2018003048A1 (en) * 2016-06-30 2018-09-13 三菱電機株式会社 Manufacturing method of semiconductor device
CN109417050A (en) * 2016-06-30 2019-03-01 三菱电机株式会社 The manufacturing method of semiconductor device
CN109417050B (en) * 2016-06-30 2022-11-18 三菱电机株式会社 Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP4767946B2 (en) Complementary metal oxide semiconductor integrated circuit with NMOS and PMOS transistors using different gate dielectrics
US7439144B2 (en) CMOS gate structures fabricated by selective oxidation
JP2005536053A (en) Method for forming dual-gate oxide devices using metal oxides and devices formed
TW201015663A (en) Method for fabricating a semiconductor device
JP2008502141A (en) Gate stack and gate stack etching sequence for metal gate integration
JPH10303291A (en) Semiconductor device and its manufacture
JP2003332416A (en) Semiconductor integrated circuit and its manufacturing method
JP3770250B2 (en) Manufacturing method of semiconductor device
JP2005019712A (en) Method of manufacturing semiconductor device
JP3853916B2 (en) Manufacturing method of semiconductor device
JP2009170805A (en) Method of manufacturing semiconductor device
JP2001274235A (en) Method of forming element isolating trench structure
JP2004273537A (en) Method of manufacturing semiconductor device
JPH07302791A (en) Formation of field oxidized film of semiconductor element
JP2006310578A (en) Semiconductor device and manufacturing method thereof
JP2005183783A (en) Manufacturing method of semiconductor device
JP2010027688A (en) Manufacturing method of semiconductor device
TW416107B (en) Semiconductor device and its manufacturing method
JP4905145B2 (en) Manufacturing method of semiconductor device
KR100979713B1 (en) Method of forming an isolation film in semiconductor device
JP2961860B2 (en) Method for manufacturing semiconductor device
JP4899980B2 (en) Manufacturing method of semiconductor device
JP2004356220A (en) Semiconductor device and manufacturing method
JP2008244405A (en) Method of manufacturing semiconductor device
JP2001196463A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905