JP2005017971A - Driving method of antiferroelectric liquid crystal panel - Google Patents

Driving method of antiferroelectric liquid crystal panel Download PDF

Info

Publication number
JP2005017971A
JP2005017971A JP2003186120A JP2003186120A JP2005017971A JP 2005017971 A JP2005017971 A JP 2005017971A JP 2003186120 A JP2003186120 A JP 2003186120A JP 2003186120 A JP2003186120 A JP 2003186120A JP 2005017971 A JP2005017971 A JP 2005017971A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
stable state
crystal panel
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003186120A
Other languages
Japanese (ja)
Inventor
Yasushi Suzuki
康 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP2003186120A priority Critical patent/JP2005017971A/en
Publication of JP2005017971A publication Critical patent/JP2005017971A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving method of an antiferroelectric liquid crystal panel which is free of a problem of display quality and whose response speed is improved. <P>SOLUTION: For the method for driving the antiferroelectric liquid crystal panel having 3 stability hysteresis characteristic which has 1st, 2nd, and 3rd optical stable states depending upon an applied voltage and begins to shift from a 1st stable state to the 2nd stable state when a voltage higher than a positive voltage value V12 is applied and from the 1st stable state to the 3rd stable state when a voltage lower than a negative voltage value V13 is applied, a means of applying a positive voltage Vre and a negative voltage -Vre the absolute value of which are smaller than the voltage values V12 and V13 to liquid crystal is provided to apply the positive voltage +Vre or negative -Vre to the liquid crystal in the sustaining period of the 1st stable state. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明はヒステリシス特性を有する反強誘電性液晶パネルの駆動方法に関する。
【0002】
【従来の技術】
従来ネマティック物質を用いたパネルの高時分割、高速応答化、視野角依存性の改善等、パネルの高品位化について様々な研究開発がなされてきた。この流れのブレークスルーはアクティブ素子を用いたアクティブ駆動と呼称されているが、各画素に二端子もしくは三端子のスイッチング素子(TFT)を配設するモードが提案され、現在液晶ディスプレー用途における本流になっている。
【0003】
この流れの対極をなすモードとして、STN駆動に代表されるパッシブ駆動技術があげられる。この技術の特徴としては、各画素に対してスイッチング素子を配設する必要はない、パネルの構成が非常に単純である、などの特徴を有し、TFTを用いたパネルが出現するまでの一時代を画した。
【0004】
ただ、ネマティック物質はそれ自体の特徴として、累積応答を利用したものであり、たとえTFTモードを用いたとしても、特に高速応答が要求されるモードに対しては、切れのある画像の提供は不得意の感は現在でも拭えないものがある。
【0005】
反強誘電性液晶は1989年に発見された比較的新しい一群の物質であり、摘要されるモードとしてはパッシブ駆動のための物質に分類される。また液晶の分類上からは層構造を形成するスメクティック相に属す。ネマティック相とは異なり、自発分極を有することにその特徴を持つ。ただミクロな分子配向に起因する自発分極のあらわれ方は、強誘電性液晶とは全く異なり、電界0では自発分極はゼロ、十分高い電圧である±Vで始めてその飽和自発分極を示し、中間の電圧では中間の自発分極を示すという特徴を示す。(例えば非特許文献1、2参照)
【0006】
これまで明らかになった反強誘電性液晶の分子配向および変形モードと電界印加時の電気的光学的な特徴とを以下にまとめる。
【0007】
反強誘電性液晶の特徴としては、自由空間に置かれたバルク状態においては図12に示すように、不斉炭素を有する分子構造に起因した二重螺旋構造を示すことがあげられる。この点螺旋構造が一本である強誘電性液晶とは明確に異なる。さらに螺旋構造を選択反射法と言う実験で精査すると反強誘電性液晶は強誘電性液晶と以下の構造で明確に区別されることが明らかになった。
【0008】
まず電界0における分子配向についての差異が明らかにされている。反強誘電性液晶は前記した分子内の不斉炭素の影響でバルクでは螺旋構造を形成するが、この時の特長としては図12で示すような、分子の対形成と分子対の配向方向の回転を伴った2重螺旋構造をとる。すなわち、まず隣接する2つの分子は互いに対を形成しながら空間的には180度の位相すなわち反平行の関係を保つと同時に、前記隣接分子対の配向方向は相対的にはある角度θをなす配置構造をとる。この単位ブロックを空間的に積み重ねていくと、やがてθが360度に達することになるが、このときに要する始点からの距離はピッチと呼称されている。この点で、螺旋構造を1種類しか有しない強誘電性液晶とは明確な差異を有することになる。またこのときに形成される層構造(N=1,2,3,・・・)は図中に示したごとく、螺旋軸に直交する平面に平行で、各層はおのおの同一配向方向を示す一群の分子集団として形成される。各層は図示の如く奇数層と偶数層が交互に形成されている。二種類の螺旋軸の有無を検出する方法としては、波長を連続的に変化させながら光をセルに斜め入射させ、このときの選択反射光のプロフィールを測定する方法が知られている。
【0009】
二種類の螺旋構造を有する反強誘電性液晶の場合、ピッチ長の半分の長さに対応したハーフピッチバンドと呼称される単一のピークのみが観察されることが報告される一方、一種類しか螺旋構造が存在しない強誘電性液晶の場合、フルピッチバンドとハーフピッチバンドに対応する2個のピークが観察されることが知られている。このことを利用すると、ピークの個数から反強誘電性材料か、強誘電液晶のそれかは明確に判定可能となる。
【0010】
さて、この材料を極めて接近した二つの特殊な基板壁の間、すなわち基板上にラビングなどによる水平配向処理が施され、かつ螺旋構造の形成が抑止されるほど近接した基板壁の間(表面安定化セルと呼称される)に狭持された時の反強誘電性液晶および強誘電性液晶の分子配向について考えることにする。
【0011】
図13は表面安定化セル内における分子の安定化配置を図示した図であるが、バルクにおいて示された螺旋軸は、配向処理により、配向処理が施された方向と平行な方向に配向する。ただし狭ギャップ内での層内での分子配向は自由空間であるバルク内とは異なり、図11中AもしくはBで示された位置に限られる。またこの時発現する自発分極の向きに着目すると、Aにおいては例えば下向き、BにおいてはAの反対方向の上向きに発現する。この分子の安定配置の位置に関しては従来の強誘電性液晶の壁面安定化構造におけるそれと一致している。
【0012】
ところが偶数層に隣接する奇数層の分子の配向について検討すると、強誘電性液晶と反強誘電性液晶は全くその様相を異にする。
【0013】
図14は印加電圧0Vの場合の反強誘電性液晶の層間の分子配向を示す図で、(a)が断面図、(b)が下基板へ射影したときの図である。
まず印加電圧0Vの場合の反強誘電性液晶の層間の分子配向について記述すると、偶数層と奇数層内の分子配向に起因する自発分極は互いに反並行の向きに配列し、互いに自発分極の総和をキャンセルする向きで安定化する。またこの時の分子間の距離は百数十Å程度の間隔で互いに対をなし、可視光のオーダーと比較するとかなり小さいので、検出される光学軸方向は分子配向方向であるAとBの平均方向すなわち図13に示した層法線方向OZと一致することになる。
【0014】
一方強誘電性液晶の場合自発分極が上向きの層の隣にどの向きの層がくるかは確率50%で上向き下向きの両方の状態が許される。また光学軸を考慮するとその方向は、図13に示したOAもしくはOBの方向に一致し、層法線OZとは一致しないことが明らかにされている。
【0015】
次に電界が図中、下向きに連続的に印加された時を考える。この場合図14において上向きに図示された自発分極は電界と結合する時のエネルギーが下向きのほうが安定なので、上向きから連続的に下向きにその配向を変化させる。一方、安定位置すなわち図13のAの位置にあった下向き自発分極はこの場合、すでに分子は安定位置にあるので、変化はしないことになる。その結果分子は図15(a)に示すように配列する。
【0016】
これとは反対に電界が連続的に上向きに印加された時を考えると、今度はエネルギーが安定な位置は図13に示したB方向に変化するため層内の下向きの自発分極は連続的に上向きへと変化する。その結果分子は図15(b)に示すように配列する。
【0017】
この過程を印加電圧−誘起自発分極の測定を行うとさらに差異が明らかになる。この時の結果を図16(a),(b)に示す。
【0018】
図16(a)は反強誘電性液晶の、「誘起自発分極−印加電圧の関係」を示している。
反強誘電性液晶の電圧0Vにおける誘起自発分極は図から明らかなように0を示す。この状態から電圧を連続的に増加させると誘起自発分極は連続的に変化しながら飽和値2まで増加するが電圧+Vsupで一旦飽和すると以後は電圧を増加させても変化はしない。この現象は下向きの自発分極が次第にその向きを変化させ全て上向きの配向に変化していく過程に対応している。
一方飽和電圧から電圧を減少させていくと自発分極はある正の電圧+Vsdownから減少しはじめ、電圧0Vでは示す自発分極の値は0になる。この状態は図14の上向き自発分極と下向きの自発分極がキャンセルされている状態に相当する。さらに逆極性の電圧を印加すると前記過程の逆過程が生起し、電圧−Vsdownから自発分極の値は変化しはじめ、電圧+Vsupなる電圧で飽和する。この場合の誘起自発分極の値はグラフの第1および第3象限に主として出現することが分かる。
図16(a)から明らかなように、反強誘電性液晶は印加電圧に対して3安定状態を示しており、そのうち1つの安定状態が印加電圧0の近傍に出現している。液晶パネルは直流電圧の印加で劣化してしまうという共通の特性があるが、反強誘電性液晶が示す安定状態が交流駆動を容易にしている。
図16(a)から明らかなように、反強誘電性液晶は印加電圧に対して3つの安定状態を示しており、そのうち1つの安定状態が印加電圧0の近傍に、他の2つは印加電圧が±Vsupを越えたところに出現しており、その性質は原点に関して対称の形を示す。液晶パネルは直流電圧の印加で劣化してしまうという共通の特性があるが、+Vの電圧を印加したときと−Vを印加したときとが、同一光学状態を示すということで、反強誘電性液晶の交流駆動が可能となり、強誘電性液晶の駆動と比較すると自然かつ容易になることがわかる。
【0019】
図16(b)は強誘電性液晶の、「誘起自発分極−印加電圧の関係」を示している。
強誘電性液晶の場合、一旦自発分極を+2まで飽和指せた後電圧を減少させると、電圧を0に設定しても、飽和自発分極の値はほとんど変化しない。この飽和自発分極の値をマイナス2まで変化させるためにはマイナス側にさらに電圧を減少させつづけなければならないことが分かっている。すなわち、強誘電性液晶の場合、電圧0Vで定義される誘起自発分極の値は反強誘電性液晶の場合の0ではなく、電圧上昇時に示す値と下降時に示す値すなわち、プラス2とマイナス2の二値であること、換言すれ電圧0Vで自発分極0の状態は得られないことを示している。この意味から双安定と呼称されるわけであるが、上で見たごとく、電圧で誘起される自発分極の値は第1象限から第4象限のすべてに渡っていることが反強誘電性液晶の場合と比較して分かる。
図16(b)から明らかなように、強誘電性液晶は印加電圧に対して2安定状態を示しており、該2つの安定状態が印加電圧に対して極性の異なる象限に出現している。このことが強誘電性液晶の交流駆動を非常に煩雑なものにしている。具体的には、強誘電性液晶パネルが前のフレームで表示していた表示状態を記憶しておき、各フレーム毎に前のフレームでの表示のため印加した電圧の逆特性の電圧を印加しないと交流化駆動が出来ないと言う問題を生じている。
【0020】
図17で示される印加電圧−透過光強度曲線を示す場合のセルの駆動方法について述べることにする。
図17は典型的な反強誘電液晶パネルの「透過光強度−印加電圧」特性を示した図で、ここでは印加電圧が0の時光を遮り(すなわち黒となる)十分に電圧を印加された時光を透過させる(すなわち白となる)よう液晶パネルが構成されている。
【0021】
図17において、正極性の電圧値V12以上の電圧を印加することにより反強誘電液晶パネルの第1の安定状態である黒状態から第2の安定状態である+側の白状態への移行が始まり、印加電圧がVsに達した段階で白状態が飽和し、正極性の電圧値V21以下の電圧を印加することにより前記第2の安定状態から前記第1の安定状態への移行が始まり、印加電圧が0になる前に第1の安定状態である黒状態に復帰する。また負極性の電圧値V13以下の電圧を印加することにより前記第1の安定状態から前記第3の安定状態である−側の白状態への移行が始まり、印加電圧が−Vsに達した段階で白状態が飽和し、負極性電圧値V31以上の電圧を印加することにより前記第3の安定状態から前記第1の安定状態への移行が始まり、印加電圧が0になる前に第1の安定状態である黒状態に復帰する。すなわち3安定ヒステリシス特性を有している。
【0022】
このような特性を持つ液晶をPulse Width Moduration(以下PWMと略記する)法で駆動する場合を考える。この時必要となる印加電圧は0と±Vsのみであり、階調はこの電圧を印加する時間幅で表す方法となる。もともと+Vsの電圧を十分長い間印加すると白状態が実現することは図17よりあきらかであり、中間調を表そうとすれば電圧±Vsの印加時間を、表そうとする階調数に割り振ればよいことになる。すなわち白を表示する時は該電圧の印加時間をフレーム時間長さに、黒を表示する時は該電圧の印加時間をゼロとし、中間調は白表示の時の時間を1とした時の小数点で表した時間幅で表せば可能となることがわかる。
【0023】
図18はこのようなPWM方式での従来のスタティック駆動波形を示した図である。
駆動電圧の交流化を指示する交流化信号FRは各フレーム期間12毎に極性を変え各フレーム毎に液晶への印加電圧の極性をを反転させている。
「印加電圧」は液晶の1つのドットに印加される電圧波形を示しており、液晶は+Vもしくは−V電圧の印加で白状態となり、0電圧の印加で黒表示となるよう構成されている。図18では各フレーム期間の初めから連続して+Vもしくは−Vの電圧が印加されてその間白表示となり、各フレーム期間の終わりにかけて連続して0電圧が印加されてその間黒表示となる。白表示をとる時間と黒表示をとる時間の比によって階調が表示されている。
【0024】
図19はこのような駆動法をフィールドシーケンシャルカラー液晶装置に用いた駆動波形図の例で、FRが交流化信号、印加電圧が液晶の1つのドットに印加される電圧波形、光源が当該タイミングで点灯している光源の色を示している。
【0025】
図19(a)において、光源は期間tR1では赤(R)、期間tG1では緑(G)、期間tB1では青(B)というように3原色の色を繰り返し周期的に発光している。液晶は印加電圧に従って該光源光の透過を制御するシャッターとして働いており、液晶を透過した光を積分的に認識することによりR,G,Bの光量に従った色を認識出来る。図19(a)の波形例においては赤は明るい光が、緑は中間的な明るさの光が、青は暗い光が液晶を透過する印加電圧の組み合わせとなっている。FRは交流化信号で光源がR,G,Bを出力し終わった毎に印加電圧の極性を変えて印加電圧を交流化し、液晶物質が直流電圧によって劣化するのを防いでいる。
【0026】
図19(b)が(a)と異なるのは交流化信号FRである。図19(b)においては光源の発色光が切り替わる毎に印加電圧の極性が切り替わるようFR信号を設定している。
FR信号を図19(a)のタイプにするか(b)のタイプにするか、もしくはさらに別のタイプにするかは設計上の問題であった。
【0027】
図20は図18,19に示した従来駆動法を実現する駆動回路のブロック図及び各ブロックの構成を説明する図である。
【0028】
図20(a)は駆動回路のブロック図で、表示データが8ビットのパラレル信号に変換されてシフトレジスター14に与えられる。該表示データはクロック信号XCKによってシフトレジスター14内で伝送され、1行N列の反強誘電性液晶20の1行分のデータがシフトレジスター14内に整列した段階でラッチパルスLPによってデータラッチ16に書き込まれる。アナログスイッチ18はデータラッチ16がラッチしたデータと交流化信号FRに従って0,+Vもしくは−Vの電圧を反強誘電性液晶20のセグメント電極に印加する。反強誘電性液晶20のコモン電極には0電圧が印加されている。
【0029】
図20(b)はアナログスイッチ18の一例を示した図で、3個のアナログスイッチ22の入力に電圧+V,0,−Vがそれぞれ印加され、出力は結合されて反強誘電性液晶20のセグメント電極に接続されている。3個のアナログスイッチ22は交流化信号FRとラッチデータによって出力する電圧を選択する。アナログスイッチ18には図20(b)の回路が反強誘電性液晶20のドット数と等しい数用意されている。
【0030】
図20(c)は図19(b)の3個のアナログスイッチ22から出力される出力の真理値表である。ここでラッチデータのHが液晶表示の白を、Lが黒を指示している。この真理値表に従ってアナログスイッチが電圧を出力すれば図18,19に示した駆動波形が得られる。
【0031】
【非特許文献1】
A.D.L.Chandani et. al., Jpn.J.Appl.Phys.,28.L1265(1989)
【非特許文献2】
A.D.L.Chandani et. al., Jpn.J.Appl.Phys.,28.L1261(1989)
【0032】
【発明が解決しようとする課題】
ところが上記のごとき駆動を行っても、パネルの製造条件の微妙なばらつき、駆動波形による予期しない直流分の印加、印加電圧の交流化不十分などの影響などを受け印加電圧−透過光強度曲線が所望の特性と比較した場合変化することが判明した。この時の状況を図21の印加電圧−透過光強度曲線で説明する。
【0033】
図21は反強誘電性液晶パネルの製造ばらつきによって生じる「透過光強度−印加電圧」特性を示した図である。
図21において、印加電圧を飽和電圧+Vsから減少させていくと、やがて透過光強度も減少しはじめるが、電圧が0になっても透過光強度は0にならず、透過光強度をゼロにするためにはさらにマイナス側へのさらなる電圧印加が必要となっている。マイナスの電圧を印加した時も同様に印加電圧をゼロに戻しても透過光強度が0にならない。このような液晶パネルがある確率で出現することがわかった。
この現象が印加電圧が+側のみで出現する物、−側のみで出現する物、+−双方で出現するものと様々であった。
【0034】
このような状況を模式的に表したのが図22である。
【0035】
図22(a)は+電圧を印加した時の状態変化を表した図で、反強誘電性液晶パネルは印加電圧が正極性の電圧V12を越えると透過光強度を増し、電圧Vsを印加された段階で透過光強度が飽和する。その後印加電圧を減少させても飽和状態を維持するが、印加電圧がV21以下になると透過光強度が減少し始める。さらに印加電圧を減少させていくと正常なパネルは正極性の電圧V2−1で透過光強度がほぼ0に達するが、製造ばらつき等によって負極性の電圧−(V2−2)に達しないと透過光強度が0に達しないものも現れる。このようなパネルは印加電圧が0の状態で図示したt+に相当する光を透過してしまう。
【0036】
図22(b)は−電圧を印加した時の状態変化を表した図で、反強誘電性液晶パネルは印加電圧が負極性の電圧V13を越えると透過光強度を増し、負電圧−Vsを印加された段階で透過光強度が飽和する。その後印加負電圧を減少させても飽和状態を維持するが、印加電圧がV31以上になると透過光強度が減少し始める。さらに印加負電圧を減少させていくと正常なパネルは負極性の電圧−(V2−1)で透過光強度がほぼ0に達するが、製造ばらつき等によって正極性の電圧V2−2に達しないと透過光強度が0に達しないものも現れる。このようなパネルは印加電圧が0の状態で図示したt−に相当する光を透過してしまう。
【0037】
図23はこのような印加電圧0の状態で光を透過してしまうパネルを図18に示した従来の方法で駆動した場合の透過光強度の変化を示した図である。
図23において、「印加電圧」は図18に示した波形と同じで、期間t1では正極性で反強誘電性液晶パネルの透過光強度を十分飽和させる電圧+Vが、期間t2,t4では0電圧が、期間t3では負極性で反強誘電性液晶パネルの透過光強度を十分飽和させる電圧−Vが印加されている。このような電圧が印加された時の反強誘電性液晶パネルの透過光強度は期間t1,t3においてはほぼ100%透過するが期間t2,t4においては0とはならず、期間t2においては図22(a)に示したt+、期間t4においては図22(b)に示したt−だけ光を透過してしまう。
【0038】
このような反強誘電性液晶パネルは、黒表示をすべき時に十分黒くならない、階調表示した時所望の階調レベルが表示出来ないという問題を生じており表示品質上問題となっている。またこのようなパネルを不良として取り除くのは検査が困難であり、また製造歩留まりが低下してしまうという問題があった。
【0039】
さらに別の問題として応答速度の問題がある。反強誘電性液晶は応答速度が速いということが最大の特徴であったが、温度が低下すると液晶材料の粘度が上昇し、応答時間が常温に比較して長くなるという現象がおこり、この応答時間の短縮化という課題解決が要求されてきた。
該応答速度は図23に示すように、透過光強度を100%にする方向に駆動する時は、立ち上がり時間tr12、tr13を電圧+Vもしくは−Vを十分大きくすることにより比較的短時間にすることが可能であった。しかし透過光強度を0%にする方向に駆動する時は、立ち下がり時間tf21、tf31を短くすることは困難であった。
【0040】
本発明の目的は前記した表示品質上の問題がなく、かつ応答速度を改善した反強誘電性液晶パネルのスタティック駆動方法を提供することである。
【0041】
【課題を解決するための手段】
請求項1の本発明による反強誘電性液晶パネルの駆動方法は、上下の透明基板に狭持され、印加される電圧により光学的な第1と第2と第3の安定状態を有し、正極性の電圧値V12以上の電圧を印加することにより前記第1の安定状態から前記第2の安定状態への移行が始まり、正極性の電圧値V21以下の電圧を印加することにより前記第2の安定状態から前記第1の安定状態への移行が始まり、負極性の電圧値V13以下の電圧を印加することにより前記第1の安定状態から前記第3の安定状態への移行が始まり、負極性の電圧値V31以上の電圧を印加することにより前記第3の安定状態から前記第1の安定状態への移行が始まる、3安定ヒステリシス特性を有する反強誘電性液晶パネルの駆動方法において、前記電圧値V12,V13よりも絶対値が小さな正極性の電圧+Vreと負極性の電圧−Vreを液晶に印加する手段を備え、前記第1の安定状態の維持期間には前記正極性の電圧+Vreもしくは負極性の電圧−Vreを液晶に印加するすることを特徴とする。
【0042】
請求項2の本発明による反強誘電性液晶パネルの駆動方法は、請求項1において、液晶の所望の表示状態に応じた電圧を印加する各フレーム期間内で液晶が前記第1の安定状態をとる時間と前記第2もしくは第3の安定状態をとる時間の比によって階調を表示し、前記第2の安定状態をとる時間と前記第1の安定状態をとる時間の比によって階調を表示するフレーム期間においては、前記V12よりも絶対値が十分大きな正極性電圧を印加することによって液晶を前記第2の安定状態とし、前記負極性の電圧−Vreを印加することによって液晶を前記第1の安定状態とし、前記第3の安定状態をとる時間と前記第1の安定状態をとる時間の比によって階調を表示するフレーム期間においては、前記V13よりも絶対値が十分大きな負極性電圧を印加することによって液晶を前記第3の安定状態とし、前記正極性の電圧Vreを印加することによって液晶を前記第1の安定状態とすることを特徴とする。
【0043】
請求項3の本発明による反強誘電性液晶パネルの駆動方法は、請求項2において、前記第2もしくは第3の安定状態を維持させる電圧は各フレーム期間の初めから連続して印加し、前記第1の安定状態を維持させる電圧は各フレーム期間の終わりにかけて連続して印加することを特徴とする。
【0044】
請求項4の本発明による反強誘電性液晶パネルの駆動方法は、請求項1において、液晶の所望の表示状態に応じた電圧を印加する各フレーム期間内で液晶が前記第1の安定状態をとる時間と前記第2もしくは第3の安定状態をとる時間の比によって階調を表示し、前記第2の安定状態をとる時間と前記第1の安定状態をとる時間の比によって階調を表示するフレーム期間においては、前記V12よりも絶対値が十分大きな正極性電圧を印加することによって液晶を前記第2の安定状態とし、前記正極性の電圧+Vreを印加することによって液晶を前記第1の安定状態とし、前記第3の安定状態をとる時間と前記第1の安定状態をとる時間の比によって階調を表示するフレーム期間においては、前記V13よりも絶対値が十分大きな負極性電圧を印加することによって液晶を前記第3の安定状態とし、前記負極性の電圧−Vreを印加することによって液晶を前記第1の安定状態とすることを特徴とする。
【0045】
請求項5の本発明による反強誘電性液晶パネルの駆動方法は、請求項4において、前記第1の安定状態を維持させる電圧は各フレーム期間の初めから連続して印加し、前記第2もしくは第3の安定状態を維持させる電圧は各フレーム期間の終わりにかけて連続して印加することを特徴とする。
【0046】
請求項6の本発明による反強誘電性液晶パネルの駆動方法は、請求項5において、前記各フレーム期間毎に液晶に印加する電圧の極性を反転させることを特徴とする。
【0047】
請求項7の本発明による反強誘電性液晶パネルの駆動方法は、請求項1乃至6において、前記第1の安定状態で光の透過を遮り、前記第2及び第3の安定状態で光を透過させるよう反強誘電性液晶パネルを構成したことを特徴とする。
【0048】
請求項8の本発明による反強誘電性液晶パネルの駆動方法は、請求項1乃至7において、前記反強誘電性液晶パネルは1つのコモン電極と複数のセグメント電極を有する1行複数列ドットのスタティック駆動パネルであることを特徴とする。
【0049】
請求項9の本発明による反強誘電性液晶パネルの駆動方法は、請求項1乃至8において、液晶パネルにより3原色の光の透過を順次制御して表示を行うフィールドシーケンシャルカラー液晶装置に用いたことを特徴とする。
【0050】
請求項10の本発明による反強誘電性液晶パネルの駆動方法は、請求項1乃至9において、印画紙に液晶シャッターを通した光を焼き付ける電子カメラに用いたことを特徴とする。
【0051】
【発明の実施の形態】
以下図1〜図11を用いて本発明を説明する。
【0052】
【実施例】
図1(a)、(b)は本発明による反強誘電性液晶パネルの駆動方法を説明する図で、図3は前提となる反強誘電性液晶パネルの、印加電圧−透過光強度特性である。ここで反強誘電性液晶パネルは第1の安定状態60で光を遮り、第2及び第3の安定状態62,64で光を透過するよう構成している。光の透過状態をこの逆になるよう構成することも可能であり、どちらの構成にするかは設計上の問題である。
【0053】
図3は図22(a)と(b)とを結合した図で、本発明で用いる反強誘電性液晶パネルの印加電圧−透過光強度特性を模式的に示している。
図3において、第1の安定状態60にあった反強誘電性液晶パネルに電圧を印加し、印加電圧が正極性の電圧V12を越えると透過光強度を増し、電圧+Vsを印加された段階で透過光強度が飽和して第2の安定状態62となる。+Vsを越える電圧+Vを印加しても飽和状態に変化はない。その後印加電圧を減少させてもしばらく第2の安定状態を維持するが、印加電圧がV21以下になると透過光強度が減少し始める。さらに印加電圧を減少させていくと正常なパネルは正極性の電圧V2−2で透過光強度がほぼ0に達するが、製造ばらつき等によっては負極性の電圧−(V2−2)に達しないと透過光強度が0に達しないものも現れる。このように製造ばらつきによって第1の安定状態60に達する迄の特性がばらつく状態を斜線部26で表している。
【0054】
次に、第1の安定状態60にある反強誘電性液晶パネルに負極性の電圧を印加し、印加電圧が負極性の電圧V13を越えると透過光強度を増し、電圧−Vsを印加された段階で透過光強度が飽和して第3の安定状態64となる。さらに大きな負電圧−Vを印加しても飽和状態に変化はない。その後印加電圧を減少させてもしばらく第3の安定状態64を維持するが、印加電圧の絶対値がV31以下になると透過光強度が減少し始める。さらに印加電圧の絶対値を減少させていくと正常なパネルは負極性の電圧−(V2−2)で透過光強度がほぼ0に達するが、製造ばらつき等によっては正極性の電圧V2−2に達しないと透過光強度が0に達しないものも現れる。このように製造ばらつき等によって第1の安定状態60に達する迄の特性がばらつく状態を斜線部28で表している。
【0055】
本発明の駆動法は図4中の−(V2−2)とV13の間の負極性の電圧−Vre、及びV2−2とV12間の正極性の電圧Vreに着目した。
【0056】
反強誘電性液晶パネルを第2の安定状態62から第1の安定状態60に変化させる時、−(V2−2)よりも正極性寄りの電圧を印加すると透過光強度が0の第1の安定状態60まで達することが出来ないパネルが出てしまう。またV13よりも絶対値が大きい負極性電圧を印加すると第3の安定状態64か第3の安定状態64に達する途中の段階に達してしまう。−(V2−2)とV13の間の負極性の電圧−Vreを印加すれば反強誘電性液晶パネルの微妙な製造ばらつきに関わりなく第2の安定状態62から第1の安定状態60に変化させることが出来、かつ電圧−Vreを印加している間第1の安定状態60を維持することが出来るる。
【0057】
同様に、反強誘電性液晶パネルを第3の安定状態64から第1の安定状態60に変化させる時、V2−2よりも負極性寄りの電圧を印加すると透過光強度が0の第1の安定状態60まで達することが出来ないパネルが出てしまう。またV12よりも大きい正極性電圧を印加すると第2の安定状態62か第2の安定状態62に達する途中の段階に達してしまう。V2−2とV12の間の正極性の電圧+Vreを印加すれば反強誘電性液晶パネルの微妙な製造ばらつきに関わりなく第3の安定状態64から第1の安定状態60に変化させることが出来、かつ電圧+Vreを印加している間第1の安定状態60を維持することが出来る。
【0058】
なお図3の特性における各電圧の値は、三菱ガス化学社製のG110と呼称される材料を用い、駆動周波数0.1Hzの三角波を用いたときの結果を示す。本願における第2及び第3の安定状態62、64に飽和する電圧は、それぞれ+15ボルト、−15ボルト、第1の安定状態60から第2の安定状態62に移行を始める電圧V12は+10ボルト程度、第1の安定状態60から第3の安定状態64に移行を始める電圧V13は−10ボルト程度、また電圧+Vre,−Vreはそれぞれ+0.5ボルト、−0.5ボルト程度とするのが適当であるが、一般的に、反強誘電性液晶パネルを駆動する条件(例えば使用液晶材料や駆動周波数、駆動波形など)によってかなり変動する。適用する液晶材料、駆動周波数、駆動波形などによってこれらの値の組み合わせが場合場合で異なってくることは言うまでもない。
【0059】
図1(a),(b)は本発明の反強誘電性液晶パネルの駆動法を説明する波形図で、1行N列のパネルを駆動するためのスタティック駆動波形である。
本発明の駆動法は、第1の安定状態60をとる期間には+Vreもしくは−Vreの電圧を与え、、第2,3の安定状態62,64から第1の安定状態60に移行する際には、駆動波形を工夫することにより該第2,3の安定状態62,64を維持していた電圧+V,−Vとは逆極性で絶対値がVreの電圧が液晶に印加されるよう構成している。
【0060】
図1(a),(b)において、FRは交流化信号、「印加電圧1,2」は本発明の駆動法によって反強誘電性液晶パネルの1つのドットに印加される電圧の波形、「液晶状態」は印加される電圧によって反強誘電性液晶パネルのドットがとる安定状態を示している。
【0061】
交流化信号FRはフレーム期間に液晶に印加する電圧の極性を指示する信号で、図1(a)の例では交流化信号がHの時前記した正極性の電圧+V及び負極性の電圧−Vreを、Lの時前記した負極性の電圧−V及び正極性の電圧+Vreを液晶に印加し、図1(b)の例では交流化信号がHの時前記した正極性の電圧+V及び正極性の電圧+Vreを、Lの時前記した負極性の電圧−V及び負極性の電圧−Vreを液晶に印加するよう構成している。
【0062】
図1(a)に示した駆動法においては、交流化信号FRがHである第Nフレームにおいては第2の安定状態62をとる時間と第1の安定状態60をとる時間の比によって階調を表示しており、液晶を第2の安定状態62とするためには図3に示した正極性電圧+Vを印加し、液晶を第1の安定状態60とするためには図3に示した負極性の電圧−Vreを印加している。
【0063】
また、交流化信号FRがLである第N+1フレームにおいては第3の安定状態64をとる時間と第1の安定状態60をとる時間の比によって階調を表示しており、液晶を第3の安定状態64とするためには図3に示した負極性電圧−Vを印加し、液晶を第1の安定状態60とするためには図3に示した正極性の電圧+Vreを印加している。
【0064】
さらに、白状態である第2、3の安定状態62、64を維持させる電圧である電圧+Vもしくは−Vを各フレーム期間の初めから連続して印加し、黒状態である第1の安定状態60を維持させる電圧である電圧−Vreもしくは+Vreを各フレーム期間の終わりにかけて連続して印加している。
【0065】
駆動波形をこのように構成したことにより、第Nフレームにおいては電圧+Vで維持されていた第2の安定状態62から第1の安定状態60に移行する際に電圧−Vreが印加される。従って図3に示したように液晶の特性が製造ばらつき等で変動した場合でも十分黒レベルに復帰させることが出来ている。また電圧−Vreは絶対値がV13よりも小さいので黒レベルをそのまま維持出来る。
また第N+1フレームにおいては電圧−Vで維持されていた第3の安定状態64から第1の安定状態60に移行する際に電圧+Vreが印加される。従って図3に示したように液晶の特性が製造ばらつき等で変動した場合でも十分黒レベルに復帰させることが出来ている。また電圧+Vreは絶対値がV12よりも小さいので黒レベルをそのまま維持出来る。
【0066】
また本発明による駆動法は応答速度の改善にも効果がある。印加電圧を0にすると液晶分子は、通常の緩和過程を経由しながら電圧0の配向状態へ向って行くが、実は電圧0での緩和過程が分子の応答特性において最も時間がかかる過程である。本発明の駆動方法では印加電圧0での緩和過程を取らず、第2、3の安定状態62、64から第1の安定状態60に移行する際に印加する電圧がゼロではなく第2、3の安定状態62、64を維持していた電圧+V,−Vの逆極性の電圧−Vre,+Vreを印加することによって初期の配向状態への復帰を促進している。従って低温における応答速度も顕著に改善出来ている。
【0067】
図1(b)に示した駆動法においては、交流化信号FRがHである第Nフレームにおいては第2の安定状態62をとる時間と第1の安定状態60をとる時間の比によって階調を表示しており、液晶を第1の安定状態60とするためには図3に示した正極性の電圧+Vreを印加し、液晶を第2の安定状態62とするためには図3に示した正極性電圧+Vを印加している。
【0068】
また、交流化信号FRがLである第N+1フレームにおいては第3の安定状態64をとる時間と第1の安定状態60をとる時間の比によって階調を表示しており、液晶を第1の安定状態60とするためには図3に示した負極性の電圧−Vreを印加し、液晶を第3の安定状態64とするためには図3に示した負極性電圧−Vを印加し、ている。
【0069】
さらに、黒状態である第1の安定状態60を維持させる電圧である電圧−Vreもしくは+Vreをを各フレーム期間の初めから連続して印加し、白状態である第2、3の安定状態62、64を維持させる電圧である電圧+Vもしくは−Vを各フレーム期間の終わりにかけて連続して印加している。
また交流化信号FRは各フレーム毎に反転させている。
【0070】
駆動波形をこのように構成したことにより、第Nフレームにおけ電圧+Vで維持されていたる第2の安定状態62から第N+1フレームにおける第1の安定状態60に移行する際に電圧−Vreが印加される。これは交流化信号FRを各フレーム毎に反転させている効果である。従って図3に示したように液晶の特性が製造ばらつき等で変動した場合でも十分黒レベルに復帰させることが出来ている。また電圧−Vreは絶対値がV13よりも小さいので黒レベルをそのまま維持出来る。
また第N+1フレームにおける電圧−Vで維持されていた第3の安定状態64から次の第N+2フレームにおける第1の安定状態60に移行する際には電圧+Vreが印加される。従って図3に示したように液晶の特性が製造ばらつき等で変動した場合でも十分黒レベルに復帰させることが出来ている。また電圧+Vreは絶対値がV12よりも小さいので黒レベルをそのまま維持出来る。
この状況は第2、3の安定状態62、64を維持させる電圧である電圧+Vもしくは−Vを各フレーム期間の終わりにかけて連続して印加し、かつ交流化信号FRを各フレーム毎に反転させたため実現できている。
【0071】
また第2、3の安定状態62、64から第1の安定状態60に移行する際に印加する電圧がゼロではなく第2、3の安定状態62、64を維持していた電圧+V,−Vの逆極性の電圧−Vre,+Vreを印加しているため液晶の応答速度を速くする効果も生じている。
【0072】
図1(a),(b)の駆動法は共に第1の安定状態60を維持するに当たってゼロ電圧を印加するのではなく前記した電圧値V12,V13よりも絶対値が小さな正極性の電圧+Vreもしくは負極性の電圧−Vreを液晶に印加することを特徴としており、その結果液晶パネルの製造バラツキ等によらず液晶を十分な黒レベルに戻せるという効果を生じている。
【0073】
このような駆動法は反強誘電性液晶パネルが3安定ヒステリシス特性を持っているため可能となる。TNモード、STNモードの液晶の場合は印加した電圧の実効値に応答して光学的特性が変化してしまうため、第1の安定状態60を維持している期間+Vreもしくは−Vreのようなゼロでない電圧を印加しておくことは不可能である。
【0074】
なお反強誘電性液晶パネルは応答速度が0.5ms程度と非常に高速である。従って階調表示する場合も液晶を透過する光は白もしくは黒となっている。本駆動法をとる反強誘電性液晶パネルを直視型の表示装置に用いた場合は人間の目がトータルの光量を積分して階調を認識し、銀塩フィルムに映像を焼き付ける際のシャッターとして用いた場合はフィルムの感光剤がトータル光量に応じて感光し階調を表示している。
【0075】
図2は本発明の駆動法をフィールドシーケンシャルカラー液晶装置に用いた波形図の例で、FRが交流化信号、「印加電圧1,2」が液晶の1つのドットに印加される電圧波形で、「印加電圧1」は図1(a)の駆動法を用いた場合の波形図、「印加電圧2」は図1(b)の駆動法を用いた場合の波形図である。「光源」は当該タイミングで点灯している光源の色を示している。
【0076】
フィールドシーケンシャルカラー液晶装置は周知のように、赤(R)、緑(G)、青(B)の色の光源を順次繰り返して発光させ、液晶パネルは該各色の表示情報に応じてシャッターとして働き、液晶パネルの透過光を人間の目やフィルムの感光剤が積分して色を認識するというカラー装置であるが、一般のカラー液晶装置のようにカラーフィルターを用いる必要がないので光効率が非常に良いという利点がある。反面3原色を時間軸に対し直列的に表示するので液晶装置は高速の応答速度を要求される。高速応答が特徴の反強誘電性液晶パネルはこの面でフィールドシーケンシャルカラー液晶装置に最適なパネルといえる。
【0077】
図2において、光源は期間tR1では赤(R)、期間tG1では緑(G)、期間tB1では青(B)というように3原色の色を繰り返し周期的に発光して第1行目を表示している、以下同様に各行毎に3原色が順次発光して各行の表示を行っている。図1の1つのフレーム期間が図2の光源が1つの色を発色している期間に相当している。液晶パネルは各行毎に各色に応じた表示情報に従い光源光のシャッターとして働く。交流化信号は光源の発光色が切り替わる毎に極性を反転させる例を示している。
【0078】
図2の波形例において、第1行目は赤は明るい光が、緑は中間的な明るさの光が、青は暗い光が液晶を透過する印加電圧の組み合わせとなっており、第2行目では3色共に最も明るい状態、すなわち白状態、第3行目では3色共に最も暗い状態、すなわち黒状態の印加電圧の組み合わせとなっている。
【0079】
図2に示す信号で駆動することにより反強誘電性液晶パネルを用いた表示品質の劣化がなく応答速度の速いフィールドシーケンシャルカラー液晶装置を実現できる。
【0080】
なお図2における「印加電圧1」の期間tB2から期間tR3への移行時を見ると明らかなように、電圧−Vで維持された第3の安定状態64から第1の安定状態60に移行する際に電圧+Vreではなく−Vreが印加されてしまっている。このように図1(a)の駆動法においては、確率的には低いものの、全階調の内の全白階調が出現するとその次に表示するドットの黒レベルが十分に戻りきらない可能性が出るという問題がある。この問題は例えば256階調があった場合、その内の1つの全白階調のみ、もしくは全白階調及びそれに続く少数の階調を使わないことによって解消出来る。図1(a)の駆動法ではこのような問題がある反面、交流化信号の周期を自由に選べる、例えば3フレーム毎、6フレーム毎に反転させても問題がない、という利点がある。
【0081】
なお図2の駆動波形を見ると、交流化信号によって印加電圧の極性を反転させているにもかかわらず表示内容によっては液晶に若干の直流電圧成分が印加されることが分かる。このような直流成分は非常に長期に考えると液晶の寿命に影響を与える可能性があるが、実用上は特に問題にはなっていない。
このような直流成分は図2に示した第N行目の表示データを2回、計6フレーム期間表示し、その間に交流化信号FRを反転させれば完全に取り除くことが出来る。しかしそのような手法をとると表示に要する時間が2倍になってしまうという不利な点もある。このような手法を採用するか否かは設計上の問題である。
【0082】
図4は印画紙に液晶シャッターを通した光を焼き付ける電子カメラを説明する図である。
【0083】
図4(a)はその構成を説明する図で、34が光源、36がドライバーICを含む1行N列の反強誘電性液晶モジュール、38が印画紙である。
光源34はR,G,Bの光を順次発光し、反強誘電性液晶モジュール36はアナログシャッターとして機能して1行分の表示情報に従った光量の光を透過し、印画紙38は該透過光によって感光される。印画紙38は第N行目の赤、緑、青に対応した3フレーム期間の光が照射される毎に順次図示の方向に移動され、それに従って反強誘電性液晶モジュール36は所定の行の画像情報に従ってシャッターとして働く。
【0084】
図4(b)は反強誘電性液晶パネルの断面図で、上透明基板40、下透明基板42上の図示の面にそれぞれ透明なN個のセグメント電極44、1個のコモン電極46が形成され、上透明基板40と下透明基板42とは封止剤48で封止される。上透明基板40,下透明基板42,封止剤48で囲まれた空間には反強誘電性液晶物質が狭持されている。一般に反強誘電性液晶パネルの場合該空間のギャップは2μm以下に設定される。
【0085】
図4(C)は反強誘電性液晶モジュール36の平面図で、セグメント電極44にはTAB実装されたセグメントドライバーIC52が接続されている。
【0086】
このような電子カメラに反強誘電性液晶パネルを用いると顕著な効果がある。現在はTNもしくはSTNモードの液晶が用いられているが、1枚の印画紙に画像を書き込むのに40秒程度の時間が掛かっている。高速TN,STNモードの液晶の場合セルギャップを4μm程度にして応答速度が12ms程度となるが、反強誘電性液晶パネルにおいては応答速度が0.5ms程度である。従って1枚の印画紙に画像を書き込む時間を理論的には1/20以下にすることが出来るという顕著な効果を生むことが出来る。
【0087】
図5は本発明の反強誘電性液晶パネルの駆動法を実現する駆動回路のブロック図及び各ブロックの構成を説明する概念図である。
図5(a)は図1の駆動法を実現する駆動回路のブロック図で、表示データが8ビットのパラレル信号に変換されてシフトレジスター14に与えられている。該表示データはクロック信号XCKによってシフトレジスター14内で伝送され、1行N列の反強誘電性液晶20の1行分のデータがシフトレジスター14内に整列した段階でラッチパルスLPによってデータラッチ16に書き込まれる。アナログスイッチ18はデータラッチ16がラッチしたデータと交流化信号FRに従って+V、−V、+Vre、−Vreの電圧を選択的に出力し反強誘電性液晶20のセグメント電極に印加する。反強誘電性液晶20のコモン電極には0電圧が印加されている。
【0088】
図5(b)はアナログスイッチ18の一例を示した図で、4個のアナログスイッチ32の入力に電圧+V,+Vre,−Vre、−Vがそれぞれ印加され、出力は結合されて反強誘電性液晶20のセグメント電極に接続されている。4個のアナログスイッチ32は交流化信号FRとラッチデータによって出力する電圧を選択する。図5(a)のアナログスイッチ18には図5(b)の回路が反強誘電性液晶20のドット数と等しい数用意されている。
【0089】
図5(c)は図5(b)の4個のアナログスイッチ32から出力される出力の真理値表である。ここでラッチデータのHが液晶表示の白を、Lが黒を指示している。(c−1)が図1(a)の駆動波形を出力するための真理値表、(c−2)が図1(b)の駆動波形を出力するための真理値表である。この真理値表に従ってアナログスイッチが電圧を出力するよう構成すれば図1(a),(b)に示した駆動波形が得られる。
【0090】
図6は階調を表示するための表示データ転送法を説明する図で、ここでは1行480列の反強誘電性液晶パネルで256階調を表示する例を説明する。
【0091】
図6(a)は図5(a)のデータラッチ16に印加するラッチパルスLPとシフトレジスター14に印加するデータ信号D0−D7の関係を示す図である。
期間t1内でデータ信号D0−D7が図示していないクロック信号XCLによって480ビット分シフトレジスター14に送られ、ラッチパルスL1によってシフトレジスター14内に整列した表示データをデータラッチ16に書き込む。t2−t256の期間でも同様の動作を繰り返す。すなわち1つのフレーム期間12内で256回表示データを送っている。階調は256回送られたデータの内の黒を意味するLが送られた回数と白を意味するHが送られた回数の比によって表すことが出来る。階調数を増やす場合は1つのフレーム期間内で表示データを送る回数を増やせばよい。
なお図1(a)の駆動法では1フレーム期間に256回表示データを送る際に、白データはフレーム期間の初めから連続して送り、黒データはフレーム期間の終りにかけて連続して送る。図1(b)の駆動法では黒データはフレーム期間の初めから連続して送り、白データはフレーム期間の終りにかけて連続して送る。
【0092】
図6(b)は図5(a)のデータラッチ16に印加するラッチパルスLPとシフトレジスター14に印加するデータ信号D0−D7、クロックパルスXCLの関係を示す図である。
シフトレジスター14は480ビットであり、データ信号はD0−D7の8ビットのパラレル信号であるので、ラッチパルスLPが出力される期間t1内でクロックパルスは60発出力されて480ビットのデータを送っている。
またシフトレジスターに240ビットのものを2個用い、それぞれに8ビットのデータ端子を設けて1行の前半と後半を受け持たせた場合はラッチパルスLPが出力される期間t1内にクロックパルスを30発出力すればよい。
【0093】
図7、8は本発明の駆動法を具現化する駆動信号波形図、駆動回路のブロック図及び各ブロックの第1の実施例を説明する図である。ここで反強誘電性液晶パネルは図3に示した印加電圧−透過光強度特性を示すことを前提にしている。
【0094】
図7は本発明の反強誘電性液晶パネルの駆動法を具現化する波形図の第1の実施例である。
図7の実施例においては、低い方から順にV0,V1,V2,V3の4レベルの電圧を駆動に用い、該各電圧レベルは、V2−V1=+Vre、V3−V2=+V,V0−V1=−Vと設定してある。
図7の駆動法においては交流化信号FRが各フレーム期間毎に反転し、コモン電極に与える電圧がCOMとして図示したようにFR信号と同極性でV2とV1のレベルを取り、セグメント電極に与える電圧がSEGとして図示したように、FR信号がHの時は各フレーム期間の初めから連続している白表示期間にはV3,各フレーム期間の終わりにかけて連続している黒表示期間にはV1,FR信号がLの時は白表示期間にはV0,黒表示期間にはV2となっている。
【0095】
反強誘電性液晶パネルの各ドットにはセグメント電極に印加される電圧SEGからコモン電極に印加される電圧COMを減じた電圧が印加されるので、図1の「印加電圧」に相当する電圧は図7に示した「印加電圧1、SEG−COM」となる。
図7に示した「印加電圧1、SEG−COM」から明らかなように、SEG電極、COM電極に図7のSEG、COMで表した電圧波形を印加すれば、液晶に印加される電圧を図1の「印加電圧1」に示した電圧波形と等しくできる。
なお図1(a)の駆動法を具現化する際には交流化信号FRの反転周期は自由に選び得る。
【0096】
図8は本発明の反強誘電性液晶パネルの駆動法の第1の実施例を具現化する駆動回路のブロック図及び各ブロックの構成を説明する図である。
図8(a)は図7の駆動波形を具現化する駆動回路のブロック図で、図5(a)と同様に、表示データが8ビットのパラレル信号に変換されてシフトレジスター14に与えられている。該表示データはクロック信号XCKによってシフトレジスター14内で伝送され、1行N列の反強誘電性液晶20の1行分のデータがシフトレジスター14内に整列した段階でラッチパルスLPによってデータラッチ16に書き込まれる。アナログスイッチ18はデータラッチ16がラッチしたデータと交流化信号FRに従って、低い電圧から順にV0,V1,V2,V3の4レベルの電圧を選択的に反強誘電性液晶20のセグメント電極に印加する。反強誘電性液晶20のコモン電極には図7に示したCOM電圧が印加されている。一般にセグメントドライバーIC52にはこれらシフトレジスター14,データラッチ16,アナログスイッチ18が集積されている。
【0097】
図8(a)の構成はSTN用ドライバーICとしては一般的な形態である。同様の構成を有したドライバーICとしては、例えばEureka社製STN用ドライバーICのEK7010CGがある。該ドライバーICはV3−V0の耐電圧も40ボルトあるので、図7に示した+V,−Vがそれぞれ+15V、−15V程度の反強誘電性液晶パネルを駆動するのに十分である。
なお該EK7010CGは240ビットドライバーなので、例えば480ビットの反強誘電性液晶パネルを駆動するためには、2個のEK7010CGを用い、それぞれに8ビットのデータ端子を設けて1行の前半と後半を受け持たせればよい。
【0098】
なおコモン電極に印加する電圧COMは電圧V2とV1とを2個のアナログスイッチで切り替えて出力することにより容易に作成出来る。
【0099】
図8(b)はアナログスイッチ18の一例を示した図で、4個のアナログスイッチ54の入力に電圧V0,V1,V2,V3がそれぞれ印加され、出力は結合されて反強誘電性液晶20のセグメント電極に接続されている。4個のアナログスイッチ54は交流化信号FRとラッチデータとによって出力する電圧を選択する。図8(a)のアナログスイッチ18には図8(b)の回路が反強誘電性液晶20の1行のドット数と等しい数用意されている。
【0100】
図8(c)は駆動用電源回路の例で、ここでは電源回路60から供給された電圧V3,V0を3個の抵抗56で分圧することによって電圧V2,V1を得ており、分圧回路で得られた電圧V2,V1はそれぞれソースフォロアー接続された2個のオペアンプ58によって低インピーダンス化されている。
ここで得られた電圧V0,V1,V2,V3はそれぞれアナログスイッチ18に入力される。ドライバーICがEureka社製STN用ドライバーIC「EK7010CG」の場合は電圧V0,V1,V2,V3をそれぞれ入力端子V5,V12,V43,V0に接続する。
【0101】
図8(d)は図8(b)の4個のアナログスイッチ54から出力される出力の真理値表である。ここでラッチデータのHが液晶表示の白を、Lが黒を指示している。この真理値表に従ってアナログスイッチが所望の電圧を出力するよう構成すれば図7に示した駆動波形が得られる。
【0102】
このように図7の実施例の駆動法は一般的なSTN用ドライバーICで実現することが出来、コスト上の利点がある。
【0103】
なお図7、8では図1(a)の駆動波形を具現化する例を示したが、ほぼ同様の構成で図1(b)の駆動波形を具現化する事も可能である。
すなわち、COM電圧のV2とV1とを入れ替え、SEG信号のV2とV1も入れ替え、かつ各フレーム期間の初めから連続して黒表示期間、すなわちV2もしくはV1を印加する期間とし、各フレーム期間の終わりにかけて連続して白表示期間、すなわちV3もしくはV0を印加する期間とすれば図1(b)の駆動波形となる。図8(c)の接続図においてはV1をアナログスイッチのV43端子に、V2をアナログスイッチのV12端子に接続し直せばよい。
【0104】
ここで1つ問題がある。
図9(a)はEureka社製STN用ドライバーIC、EK7010CGのアナログスイッチの回路図で図9(b)がその出力信号の真理値表である。
図8(b)の4つのアナログスイッチ54に相当するのが図9(a)のPチャネルトランジスタ62,64,Nチャネルトランジスタ66,68で、Nチャネルトランジスタの基盤はVssに接続されているが、一般にVssはIC内で用いる最も低い電圧なので、V5と一致していることが多い。
制御信号1〜4は図9(a)中の最高電圧と最低電圧、すなわちVss−V0間の電圧をとるディジタル信号で、図9(b)の真理値表に従ってトランジスタ62,64,66,68のどれか1つを導通させ指定の電圧を出力する。
問題はEureka社製STN用ドライバーIC、EK7010CGの仕様中で、電圧レベルにV0>V12>V43>V5、という条件が付いていることである。このような制約は高分割マトリクスSTN駆動においてはV0>V12、V43>V5でありかつV0,V12がV43,V5よりも十分に大きいため、付加しても実用上何ら問題のない条件として付けられたもので、必要条件ではないと思われる。
【0105】
図8(c)の接続では、ICのV12端子に電圧V1を、ICのV43端子にV2を接続しているためV43>V12の状態となっている。
しかし図9(a)の回路構成から考察すると本実施例の使用法で何ら問題はないものと思われる。すなわちICのV12端子に電圧V1を印加してもPチャネルトランジスタ64を導通させるタイミングで制御信号2の電圧はV0となっているためゲートソース間電圧は(V1−V0)で約15ボルトとなり低インピーダンスで導通するに十分な電圧が確保されている。またICのV43端子に電圧V2を印加してもNチャネルトランジスタ66を導通させるタイミングで制御信号3の電圧はV3となっているためゲートソース間電圧は(V3−V2)でやはり約15ボルトとなり低インピーダンスで導通するに十分な電圧が確保されている。Pチャネルトランジスタの基盤には最高電圧であるV3が、Nチャネルトランジスタの基盤には最低電圧であるVssが与えられているためリーク電流が生じる心配もない。
【0106】
このように第1の実施例によると、汎用のドライバーICを使って本発明の駆動法が具現化し得るためコスト上の利点もある。
【0107】
なお図8の構成を図1(b)の駆動波形を出すように変更した場合は、V1をアナログスイッチのV43端子に、V2をアナログスイッチのV12端子に接続しているためこのような問題はない。
【0108】
図10,11は本発明の駆動法を具現化する駆動信号波形図、駆動回路のブロック図及び各ブロックの第2の実施例を説明する図である。ここで反強誘電性液晶パネルはやはり図3に示した印加電圧−透過光強度特性を示すことを前提にしている。
【0109】
図10は本発明の反強誘電性液晶パネルの駆動法を具現化する波形図の第2の実施例である。
図10の実施例においては駆動回路の電源電圧を低く抑えるため、いわゆるプッシュプル型の駆動を行っている。
【0110】
図10の実施例においては、低い方から順にV0,V1,V2,V3の4レベルの電圧を駆動に用い、該各電圧レベルは、V1−V0=+Vre、V2−V3=−Vre,V2−V0=+V、V1−V3=−Vと設定してある。
図10の駆動法においては交流化信号FRが各フレーム期間毎に反転し、コモン電極に与える電圧がCOMとして図示したようにFR信号と逆極性でV0とV3のレベルを取り、セグメント電極に与える電圧が、SEGとして図示したようにFR信号がHの時は各フレーム期間の初めから連続している黒表示期間にはV1,各フレーム期間の終わりにかけて連続している白表示期間にはV2,FR信号がLの時は逆に黒表示期間にはV2,白表示期間にはV1となっている。
【0111】
反強誘電性液晶パネルの各ドットにはセグメント電極に印加される電圧SEGからコモン電極に印加される電圧COMを減じた電圧が印加されるので、図1の「印加電圧2」に相当する電圧は図10に示した「印加電圧2、SEG−COM」となる。
図10に示した「印加電圧2、SEG−COM」から明らかなように、SEG電極、COM電極に図10のSEG、COMで表した電圧波形を印加すれば、液晶に印加される電圧を図1の「印加電圧2」に示した電圧波形と等しくできる。
【0112】
図11は本発明の反強誘電性液晶パネルの駆動法の第2の実施例を実現する駆動回路の部分ブロック図及び各ブロックの構成を説明する図で、全体ブロック図の構成及び機能は図8(a)と同一なので省略する。第2の実施例においても例えばEureka社製STN用ドライバーIC「EK7010CG」のような汎用STNドライバーICが使用出来る。
【0113】
第2の実施例においては図11(a)に示すようにデータ信号D0〜D7が8個のイクスクルーシブオアゲイト70を介してシフトレジスター14に接続されている。イクスクルーシブオアゲイト70の他方の入力には交流化信号FRが接続されている。従って交流化信号FRがHの時データ信号D0〜D7は論理レベルのHもしくはLが反転されてシフトレジスター14に入力され、交流化信号FRがLの時は反転されずにシフトレジスター14に入力される。
【0114】
図11(b)は駆動用電源回路の例で、ここでは電源回路60から供給された電圧V4,V0を4個の抵抗74で分圧することによって電圧V3,V2,V1を得ており、分圧回路で得られた電圧V3,V2,V1はそれぞれソースフォロアー接続された3個のオペアンプ76によって低インピーダンス化されている。ここで得られた電圧V0,V1,V2,V4はそれぞれアナログスイッチ18に入力される。ドライバーICがEureka社製STN用ドライバーIC「EK7010CG」の場合は電圧V0,V1,V2,V4をそれぞれ入力端子Vss,V5,V43,V0に接続する。第2の実施例においてはV12端子に接続された電圧は使用しないのでV0端子とV12端子を共通接続している。
【0115】
電圧V4をアナログスイッチ18のV0端子に印加しているのは電圧信号V2が接続されるトランジスタを確実に制御するためである。電圧信号V2が接続されるトランジスタは図9(a)に示したNチャネルトランジスタ66になるが、該トランジスタのゲートには導通するタイミングで入力端子V0に印加される電圧V4が印加される。従ってゲートソース間電圧VGSはVO端子に印加される電圧V4とV43端子に印加される電圧V2の差(V4−V2)となる。この電圧VGSが十分に大きく取ればNチャネルトランジスタ66の導通抵抗を十分小さくすることが出来る。ゲートソース間電圧VGSは液晶パネルの容量によって狙い値が変わるが、一般的には5ボルト取れば十分である。
アナログスイッチ18の出力を制御する交流化信号用FR端子には本実施例ではLレベル電圧を印加している。
【0116】
図11(c)はCOM信号を作成する回路の例で、2つのアナログスイッチ74のそれぞれの入力に電圧信号V3,V0がそれぞれ接続され、2つのアナログスイッチ74の出力は接続されてCOM信号となっている。アナログスイッチは交流化信号FRによって制御され、FRがHの時V0を、Lの時V3を出力するよう構成している。
【0117】
このように構成したことによりアナログスイッチ18から出力されるSEG信号は図11(d)に示した真理値表の値をとる。
すなわち図9(b)に示したEureka社製STN用ドライバーIC「EK7010CG」の真理値表と対照すると明らかなように、FR入力端子にLレベルが印加されている状態で、ラッチデータがHの時は入力端子V5に印加されている電圧V1が、ラッチデータがLの時は入力端子V43に印加されている電圧V2が出力される。
この状態を図11(a)、(d)、図10を参照して検証すると、交流化信号FRがHの時は表示データD0〜D7がイクスクルーシブオアゲイト70によって反転されるため、ラッチデータは黒表示の時Hとなってアナログスイッチ18の出力SEG信号の電圧はV1となり、白表示の時LとなってSEG信号の電圧はV2となる。交流化信号FRがLの時表示データD0〜D7はイクスクルーシブオアゲイト70によって反転されないため、ラッチデータは黒表示の時Lとなってアナログスイッチ18の出力SEG信号の電圧はV2となり、白表示の時HとなってSEG信号の電圧はV1となる。すなわち図11の構成によれば図10に示した本発明の第2の実施例の駆動法が汎用のドライバーICを使って具現化し得る。
【0118】
このように表示データを交流化信号によって反転させるだけで液晶の交流駆動が実現できるのはスタティック駆動の特徴である。またアナログスイッチ18側のFR端子をここではLのレベルに固定して用いたため図7,8で示した第1の実施例で生じた、セグメントドライバーICの保証範囲から外れるという問題も解消出来ている。
【0119】
また第2の実施例の駆動法で用いている電圧値は注目に値する。すなわち電圧V2−V0=+Vは約15ボルト取れば十分であり、電圧V4−V2は前記したように5ボルト取れば十分であるから、駆動系の電源電圧V4−V0は20ボルト取れば十分である。この値は第1の実施例の約半分となっており、消費電力、システム構成の容易さという面で大きな効果がある。
【0120】
なお該EK7010CGは240ビットドライバーなので、例えば480ビットの反強誘電性液晶パネルを駆動するためには、2個のEK7010CGを用い、それぞれに8ビットのデータ端子を設けて1行の前半と後半を受け持たせればよい。
【0121】
また図10、11では図1(b)の駆動波形を具現化する例を示したが、ほぼ同様の構成で図1(a)の駆動波形を具現化する事も可能である。
すなわち、図10においてCOM電圧を図10と同極性で電圧V1、V2間の信号とし、SEG信号を電圧V0,V3間の信号とし、かつ各フレーム期間の初めから連続して白表示期間、各フレーム期間の終わりにかけて連続して黒表示期間とすれば図1(b)の駆動波形となる。図11の接続図においては、(b)のアナログスイッチ18の入力端子V5に電圧V0を、入力端子V43に電圧V3を印加し、(c)のアナログスイッチ78の入力を電圧V3,V0にかえてそれぞれ電圧V2,V1とすれば実現できる。
【0122】
【発明の効果】
以上述べたことから明らかなように、本発明の反強誘電性液晶パネルの駆動法によれば、光学的なコントラストの良い反強誘電性液晶パネルを歩留まり良く製造することが出来、また応答速度も改善することが出来効果が大きい。
【0123】
また、強誘電性液晶パネルは4象限にわたる2安定特性を示すため、印加電圧交流化に際し、直前の表示状態を記憶しておいて画素毎に該表示状態に応じた逆極性電圧を印加しなければならず、駆動回路が非常に煩雑になっていた。しかし反強誘電性液晶パネルは印加電圧0状態を含む3安定状態を示すため、フィールドシーケンシャルカラー液晶装置に用いた時も、駆動回路が簡素化出来、かつ交流化のための電圧印加時間が不要で高速化出来るという利点がある。
【0124】
さらに、反強誘電性液晶パネルを印画紙に液晶シャッターを通した光を焼き付ける電子カメラに用いると、従来のTN,STNモードの液晶パネルを用いた時よりも飛躍的に画像書き込み時間を短縮出来るという効果がある。
【0125】
また第1の実施例によると、汎用のドライバーICを使って本発明の駆動法が具現化し得るためコスト上の利点がある。
【0126】
さらに、第2の実施例によれば駆動に用いる電源電圧の値を約半分とすることが出来、消費電力、システム構成の容易さという面で効果がある。
【図面の簡単な説明】
【図1】本発明の反強誘電性液晶パネルの駆動法を説明する波形図である。
【図2】本発明の反強誘電性液晶パネルの駆動法をフィールドシーケンシャルカラー液晶装置に用いた波形図の例である。
【図3】本発明で用いる反強誘電性液晶パネルの印加電圧−透過光強度特性を模式的に示した図である。
【図4】印画紙に液晶シャッターを通した光を焼き付ける電子カメラを説明する図である。
【図5】本発明の反強誘電性液晶パネルの駆動法を実現する駆動回路のブロック図及び各ブロックの構成の概念図である。
【図6】階調を表示するための表示データ転送法を説明する図である。
【図7】本発明の反強誘電性液晶パネルの駆動法を具現化する第1の実施例を説明する波形図である。
【図8】第1の実施例を具現化する駆動回路のブロック図及び各ブロックの構成を説明する図である。
【図9】本発明で用いるセグメントドライバーICの内部回路及び機能を説明する図である。
【図10】本発明の反強誘電性液晶パネルの駆動法を具現化する第2の実施例を説明する波形図である。
【図11】第2の実施例を具現化する駆動回路のブロック図及び各ブロックの構成を説明する図である。
【図12】自由空間に置かれた反強誘電性液晶のバルク状態における二重螺旋構造を示す図である。
【図13】表面安定化セル内における分子の安定化配置を図示した図である。
【図14】印加電圧0Vの場合の反強誘電性液晶の層間の分子配向を示す図である。
【図15】電界が連続的に印加された時の反強誘電性液晶の分子配向を示す図である。
【図16】反強誘電性液晶及び強誘電性液晶の「誘起自発分極−印加電圧の関係」を示してた図である。
【図17】典型的な反強誘電液晶パネルの「透過光強度−印加電圧」特性を示した図である。
【図18】PWM方式での従来のスタティック駆動波形を示した図である。
【図19】従来駆動法をフィールドシーケンシャルカラー液晶装置に用いた駆動波形図の例である。
【図20】従来駆動法を実現する駆動回路のブロック図及び各ブロックの構成を説明する図である。
【図21】反強誘電性液晶パネルの製造ばらつきによって生じる「透過光強度−印加電圧」特性を示した図である。
【図22】反強誘電性液晶パネルの製造ばらつきによって生じる「透過光強度−印加電圧」特性を模式的に示した図である。
【図23】印加電圧0の状態で光を透過してしまうパネルを従来の方法で駆動した場合の透過光強度の変化を示した図である。
【符号の説明】
12 フレーム期間
14 シフトレジスター
16 データラッチ
18 アナログスイッチ
20 反強誘電性液晶
60 第1の安定状態
62 第2の安定状態
64 第3の安定状態
40 上透明基板
42 下透明基板
44 セグメント電極
46 コモン電極
52 セグメントドライバーIC
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for driving an antiferroelectric liquid crystal panel having hysteresis characteristics.
[0002]
[Prior art]
Conventionally, various research and development have been made on improving the quality of panels such as high time division of panels using nematic materials, high-speed response, and improvement of viewing angle dependency. This breakthrough is called active driving using active elements, but a mode in which switching elements (TFTs) with two terminals or three terminals are arranged in each pixel has been proposed, and is now the mainstream in liquid crystal display applications. It has become.
[0003]
As a mode that forms the counter electrode of this flow, there is a passive driving technique represented by STN driving. As a feature of this technology, it is not necessary to provide a switching element for each pixel, and the structure of the panel is very simple. Until a panel using TFT appears, Drew an era.
[0004]
However, nematic materials use a cumulative response as a feature of their own, and even if the TFT mode is used, it is not possible to provide a sharp image, especially for a mode that requires a high-speed response. There is something that you can't wipe out even now.
[0005]
Antiferroelectric liquid crystals are a relatively new group of materials discovered in 1989, and the modes to be classified are classified as materials for passive driving. From the viewpoint of liquid crystal classification, it belongs to the smectic phase forming the layer structure. Unlike the nematic phase, it is characterized by having spontaneous polarization. However, the spontaneous polarization due to the microscopic molecular orientation is completely different from that of the ferroelectric liquid crystal. In the electric field 0, the spontaneous polarization is zero, and the saturation spontaneous polarization starts with ± V which is a sufficiently high voltage. The voltage shows the characteristic of showing intermediate spontaneous polarization. (For example, see Non-Patent Documents 1 and 2)
[0006]
The molecular orientations and deformation modes of antiferroelectric liquid crystals that have been clarified so far and the electro-optical characteristics when an electric field is applied are summarized below.
[0007]
As a feature of the antiferroelectric liquid crystal, in a bulk state placed in a free space, as shown in FIG. 12, a double helical structure resulting from a molecular structure having an asymmetric carbon is exhibited. It is clearly different from a ferroelectric liquid crystal having a single point spiral structure. Further examination of the spiral structure in an experiment called selective reflection revealed that antiferroelectric liquid crystals are clearly distinguished from ferroelectric liquid crystals by the following structure.
[0008]
First, the difference in molecular orientation at electric field 0 is clarified. The antiferroelectric liquid crystal forms a helical structure in the bulk due to the influence of the above-described asymmetric carbon in the molecule. As a feature at this time, as shown in FIG. Takes a double helix structure with rotation. That is, two adjacent molecules form a pair while maintaining a spatial phase of 180 degrees, that is, an antiparallel relationship, and at the same time, the orientation direction of the adjacent molecule pair forms a relative angle θ. Take the arrangement structure. When these unit blocks are spatially stacked, θ eventually reaches 360 degrees. The distance from the starting point required at this time is called a pitch. In this respect, there is a clear difference from a ferroelectric liquid crystal having only one type of helical structure. Further, the layer structure (N = 1, 2, 3,...) Formed at this time is parallel to a plane orthogonal to the spiral axis as shown in the figure, and each layer is a group of the same orientation direction. It is formed as a molecular population. As shown in the figure, odd and even layers are alternately formed in each layer. As a method for detecting the presence or absence of two types of helical axes, a method is known in which light is obliquely incident on a cell while continuously changing the wavelength, and the profile of selectively reflected light at this time is measured.
[0009]
In the case of antiferroelectric liquid crystals having two types of helical structures, it is reported that only a single peak called a half pitch band corresponding to half the pitch length is observed, whereas one type In the case of a ferroelectric liquid crystal having no spiral structure, it is known that two peaks corresponding to a full pitch band and a half pitch band are observed. By utilizing this fact, it is possible to clearly determine whether it is an antiferroelectric material or a ferroelectric liquid crystal from the number of peaks.
[0010]
Now, this material is placed between two special substrate walls that are very close to each other, that is, between the substrate walls that are so close to each other that a horizontal alignment process such as rubbing is performed on the substrate and the formation of a spiral structure is suppressed. Let us consider the molecular orientation of the antiferroelectric liquid crystal and the ferroelectric liquid crystal when sandwiched between the two.
[0011]
FIG. 13 is a diagram illustrating a stabilized arrangement of molecules in the surface stabilization cell. The spiral axis shown in the bulk is aligned in a direction parallel to the direction in which the alignment process is performed by the alignment process. However, the molecular orientation in the layer within the narrow gap is limited to the position indicated by A or B in FIG. Further, when paying attention to the direction of the spontaneous polarization that appears at this time, for example, A is downward, and B is upward in the opposite direction of A. The position of the stable arrangement of the molecules is the same as that in the wall stabilization structure of the conventional ferroelectric liquid crystal.
[0012]
However, when examining the orientation of the molecules in the odd-numbered layer adjacent to the even-numbered layer, the ferroelectric liquid crystal and the antiferroelectric liquid crystal have completely different aspects.
[0013]
FIG. 14 is a diagram showing the molecular orientation between the layers of the antiferroelectric liquid crystal when the applied voltage is 0 V. FIG. 14A is a cross-sectional view, and FIG. 14B is a diagram when projected onto the lower substrate.
First, the molecular orientation between the antiferroelectric liquid crystal layers when the applied voltage is 0 V is described. The spontaneous polarizations caused by the molecular orientations in the even and odd layers are arranged in antiparallel directions, and the sum of the spontaneous polarizations. Stabilize in the direction to cancel. In addition, the distance between molecules at this time is paired with an interval of about a few hundred tenths and is considerably smaller than the order of visible light. Therefore, the detected optical axis direction is the average of the molecular orientation directions of A and B. Direction, that is, the layer normal direction OZ shown in FIG.
[0014]
On the other hand, in the case of a ferroelectric liquid crystal, the orientation of the spontaneous polarization next to the upward layer is allowed to be both upward and downward with a probability of 50%. Further, when the optical axis is taken into consideration, it is clear that the direction coincides with the direction of OA or OB shown in FIG. 13 and does not coincide with the layer normal line OZ.
[0015]
Next, consider the case where an electric field is continuously applied downward in the figure. In this case, since the spontaneous polarization illustrated upward in FIG. 14 is more stable when the energy is coupled downward with the electric field, the orientation is continuously changed downward from upward. On the other hand, the downward spontaneous polarization at the stable position, that is, the position A in FIG. 13 does not change in this case because the molecule is already at the stable position. As a result, the molecules are arranged as shown in FIG.
[0016]
On the contrary, when the electric field is continuously applied upward, the position where the energy is stable changes in the B direction shown in FIG. It changes upward. As a result, the molecules are arranged as shown in FIG.
[0017]
If the applied voltage-induced spontaneous polarization is measured in this process, the difference becomes more apparent. The results at this time are shown in FIGS. 16 (a) and 16 (b).
[0018]
FIG. 16A shows “relationship between induced spontaneous polarization and applied voltage” of the antiferroelectric liquid crystal.
The induced spontaneous polarization of the antiferroelectric liquid crystal at a voltage of 0 V is 0 as is apparent from the figure. When the voltage is continuously increased from this state, the induced spontaneous polarization increases to the saturation value 2 while continuously changing, but once saturated at the voltage + Vsup, it does not change even if the voltage is increased thereafter. This phenomenon corresponds to a process in which the downward spontaneous polarization gradually changes its orientation and changes to an upward orientation.
On the other hand, when the voltage is decreased from the saturation voltage, the spontaneous polarization starts to decrease from a certain positive voltage + Vsdown, and the value of the spontaneous polarization shown at voltage 0V becomes zero. This state corresponds to a state in which the upward spontaneous polarization and the downward spontaneous polarization in FIG. 14 are canceled. When a reverse polarity voltage is further applied, a reverse process of the above process occurs, and the value of the spontaneous polarization starts to change from the voltage −Vsdown, and is saturated at a voltage of + Vsup. It can be seen that the value of induced spontaneous polarization in this case mainly appears in the first and third quadrants of the graph.
As is clear from FIG. 16A, the antiferroelectric liquid crystal shows three stable states with respect to the applied voltage, and one of the stable states appears in the vicinity of the applied voltage 0. The liquid crystal panel has a common characteristic that it deteriorates when a DC voltage is applied, but the stable state exhibited by the antiferroelectric liquid crystal facilitates AC driving.
As is clear from FIG. 16A, the antiferroelectric liquid crystal shows three stable states with respect to the applied voltage, one of which is in the vicinity of the applied voltage 0 and the other two are applied. It appears where the voltage exceeds ± Vsup, and its property shows a symmetrical shape with respect to the origin. The liquid crystal panel has a common characteristic that it deteriorates when a DC voltage is applied. However, when a voltage of + V is applied and when a voltage of −V is applied, the liquid crystal panel exhibits the same optical state. It can be seen that AC driving of the liquid crystal is possible, which is natural and easy as compared with driving of the ferroelectric liquid crystal.
[0019]
FIG. 16B shows a “relationship between induced spontaneous polarization and applied voltage” of the ferroelectric liquid crystal.
In the case of a ferroelectric liquid crystal, once the spontaneous polarization is saturated to +2 and then the voltage is decreased, the saturation spontaneous polarization value hardly changes even if the voltage is set to zero. It has been found that in order to change the value of the saturation spontaneous polarization to minus 2, it is necessary to further decrease the voltage to the minus side. That is, in the case of a ferroelectric liquid crystal, the value of induced spontaneous polarization defined by a voltage of 0 V is not 0 in the case of an antiferroelectric liquid crystal, but the value shown when the voltage rises and the value shown when the voltage falls, that is, plus 2 and minus 2. In other words, it means that a state of spontaneous polarization 0 cannot be obtained at a voltage of 0V. In this sense, it is called bistable, but as seen above, the anti-ferroelectric liquid crystal shows that the value of the spontaneous polarization induced by the voltage extends from the first quadrant to the fourth quadrant. Compared to the case of.
As is apparent from FIG. 16B, the ferroelectric liquid crystal shows two stable states with respect to the applied voltage, and the two stable states appear in quadrants having different polarities with respect to the applied voltage. This makes the AC drive of the ferroelectric liquid crystal very complicated. Specifically, the display state displayed by the ferroelectric liquid crystal panel in the previous frame is stored, and a voltage having a reverse characteristic of the voltage applied for display in the previous frame is not applied for each frame. The problem is that AC drive is not possible.
[0020]
A cell driving method when the applied voltage-transmitted light intensity curve shown in FIG. 17 is shown will be described.
FIG. 17 is a diagram showing the “transmitted light intensity-applied voltage” characteristic of a typical antiferroelectric liquid crystal panel. Here, when the applied voltage is 0, the light is blocked (that is, black) and a sufficient voltage is applied. The liquid crystal panel is configured to transmit time light (that is, white).
[0021]
In FIG. 17, by applying a voltage having a positive voltage value V12 or higher, the antiferroelectric liquid crystal panel shifts from the black state, which is the first stable state, to the white state on the + side, which is the second stable state. The white state is saturated when the applied voltage reaches Vs, and the transition from the second stable state to the first stable state starts by applying a voltage having a positive voltage value V21 or less, Before the applied voltage becomes 0, the black state, which is the first stable state, is restored. Further, by applying a voltage having a negative voltage value of V13 or less, the transition from the first stable state to the white state on the negative side, which is the third stable state, has started, and the applied voltage has reached -Vs. When the white state is saturated and a voltage having a negative voltage value V31 or higher is applied, the transition from the third stable state to the first stable state starts, and the first voltage is applied before the applied voltage becomes zero. It returns to the stable black state. That is, it has tristable hysteresis characteristics.
[0022]
Consider a case where a liquid crystal having such characteristics is driven by a Pulse Width Modulation (hereinafter abbreviated as PWM) method. The applied voltages required at this time are only 0 and ± Vs, and the gradation is represented by a time width for applying this voltage. It is clear from FIG. 17 that a white state is realized when a voltage of + Vs is applied for a sufficiently long time. FIG. 17 clearly shows that a white state is realized, and the application time of voltage ± Vs is assigned to the number of gradations to be expressed. It will be good. That is, when white is displayed, the voltage application time is set to the frame time length, when black is displayed, the voltage application time is set to zero, and the halftone is a decimal point when the white display time is set to 1. It can be seen that it is possible to express it by the time width represented by.
[0023]
FIG. 18 is a diagram showing a conventional static drive waveform in such a PWM system.
The AC signal FR for instructing the drive voltage to be AC is changed in polarity every frame period 12 and the polarity of the voltage applied to the liquid crystal is inverted every frame.
“Applied voltage” indicates a voltage waveform applied to one dot of the liquid crystal, and the liquid crystal is configured to be in a white state when a + V or −V voltage is applied and to be displayed in black when a 0 voltage is applied. In FIG. 18, a voltage of + V or −V is applied continuously from the beginning of each frame period to display white during that period, and a zero voltage is applied continuously to the end of each frame period to display black during that period. The gradation is displayed by the ratio of the time for white display and the time for black display.
[0024]
FIG. 19 is an example of a driving waveform diagram in which such a driving method is used for a field sequential color liquid crystal device. FR is an AC signal, an applied voltage is a voltage waveform applied to one dot of the liquid crystal, and a light source is at the timing. It shows the color of the light source that is lit.
[0025]
In FIG. 19A, the light source periodically emits three primary colors such as red (R) in the period tR1, green (G) in the period tG1, and blue (B) in the period tB1. The liquid crystal functions as a shutter for controlling the transmission of the light source light according to the applied voltage, and the color according to the light quantity of R, G, B can be recognized by recognizing the light transmitted through the liquid crystal in an integral manner. In the waveform example of FIG. 19A, red is a combination of applied voltages that allows bright light to pass through, green means light with intermediate brightness, and blue means dark light that passes through the liquid crystal. FR is an alternating signal, and changes the polarity of the applied voltage every time the light source finishes outputting R, G, and B, thereby alternating the applied voltage and preventing the liquid crystal material from being deteriorated by the DC voltage.
[0026]
FIG. 19B is different from (a) in the AC signal FR. In FIG. 19B, the FR signal is set so that the polarity of the applied voltage is switched every time the colored light of the light source is switched.
Whether the FR signal is the type shown in FIG. 19A, the type shown in FIG. 19B, or another type is a design problem.
[0027]
FIG. 20 is a block diagram of a driving circuit for realizing the conventional driving method shown in FIGS. 18 and 19 and a diagram for explaining the configuration of each block.
[0028]
FIG. 20A is a block diagram of the drive circuit, and the display data is converted into an 8-bit parallel signal and supplied to the shift register 14. The display data is transmitted in the shift register 14 by the clock signal XCK, and when the data for one row of the anti-ferroelectric liquid crystal 20 in one row and N columns is aligned in the shift register 14, the data latch 16 is supplied by the latch pulse LP. Is written to. The analog switch 18 applies a voltage of 0, + V or −V to the segment electrode of the antiferroelectric liquid crystal 20 in accordance with the data latched by the data latch 16 and the alternating signal FR. A zero voltage is applied to the common electrode of the antiferroelectric liquid crystal 20.
[0029]
FIG. 20B shows an example of the analog switch 18. Voltages + V, 0, and −V are respectively applied to the inputs of the three analog switches 22, and the outputs are combined to form the antiferroelectric liquid crystal 20. Connected to the segment electrode. The three analog switches 22 select a voltage to be output based on the alternating signal FR and latch data. The analog switch 18 is provided with the number of circuits in FIG. 20B equal to the number of dots of the antiferroelectric liquid crystal 20.
[0030]
FIG. 20C is a truth table of outputs output from the three analog switches 22 in FIG. Here, H of the latch data indicates white of the liquid crystal display, and L indicates black. If the analog switch outputs a voltage according to this truth table, the drive waveforms shown in FIGS.
[0031]
[Non-Patent Document 1]
A. D. L. Chandani et. al. , Jpn. J. et al. Appl. Phys. , 28. L1265 (1989)
[Non-Patent Document 2]
A. D. L. Chandani et. al. , Jpn. J. et al. Appl. Phys. , 28. L1261 (1989)
[0032]
[Problems to be solved by the invention]
However, even when driving as described above, the applied voltage-transmitted light intensity curve is affected by subtle variations in panel manufacturing conditions, unexpected application of direct current due to drive waveforms, and insufficient application of alternating current to the applied voltage. It has been found that it changes when compared to the desired properties. The situation at this time will be described with reference to an applied voltage-transmitted light intensity curve in FIG.
[0033]
FIG. 21 is a diagram showing the “transmitted light intensity-applied voltage” characteristic caused by manufacturing variations of the antiferroelectric liquid crystal panel.
In FIG. 21, when the applied voltage is decreased from the saturation voltage + Vs, the transmitted light intensity starts to decrease, but the transmitted light intensity does not become zero even when the voltage becomes zero, and the transmitted light intensity becomes zero. For this purpose, further voltage application to the minus side is necessary. Similarly, when a negative voltage is applied, the transmitted light intensity does not become zero even if the applied voltage is returned to zero. It was found that such a liquid crystal panel appears with a certain probability.
This phenomenon was varied such that the applied voltage appeared only on the + side, appeared only on the-side, and appeared on both the + and-sides.
[0034]
FIG. 22 schematically shows such a situation.
[0035]
FIG. 22A is a diagram showing a change in state when a + voltage is applied. In the antiferroelectric liquid crystal panel, when the applied voltage exceeds the positive voltage V12, the transmitted light intensity is increased and the voltage Vs is applied. The transmitted light intensity is saturated at this stage. Thereafter, even if the applied voltage is decreased, the saturated state is maintained, but when the applied voltage becomes V21 or less, the transmitted light intensity starts to decrease. When the applied voltage is further decreased, the transmitted light intensity of the normal panel reaches almost 0 at the positive voltage V2-1. However, if the voltage does not reach the negative voltage-(V2-2) due to manufacturing variations, the normal panel transmits. Some of the light intensity does not reach zero. Such a panel transmits light corresponding to t + shown in the figure when the applied voltage is zero.
[0036]
FIG. 22B is a diagram showing a change in state when a voltage is applied. When the applied voltage exceeds the negative voltage V13, the anti-ferroelectric liquid crystal panel increases the transmitted light intensity and reduces the negative voltage −Vs. The transmitted light intensity is saturated at the applied stage. After that, even if the applied negative voltage is decreased, the saturated state is maintained. However, when the applied voltage becomes V31 or more, the transmitted light intensity starts to decrease. When the applied negative voltage is further reduced, the normal panel has a negative voltage-(V2-1) and the transmitted light intensity reaches almost 0. However, if the negative voltage does not reach the positive voltage V2-2 due to manufacturing variations, etc. Some of the transmitted light intensity does not reach zero. Such a panel transmits light corresponding to t- shown in the figure when the applied voltage is zero.
[0037]
FIG. 23 is a diagram showing a change in transmitted light intensity when a panel that transmits light in such a state of applied voltage 0 is driven by the conventional method shown in FIG.
In FIG. 23, the “applied voltage” is the same as the waveform shown in FIG. 18, and the voltage + V that sufficiently saturates the transmitted light intensity of the positive and antiferroelectric liquid crystal panel in the period t1 is 0 voltage in the periods t2 and t4. However, in the period t3, a negative voltage −V that sufficiently saturates the transmitted light intensity of the antiferroelectric liquid crystal panel is applied. When such a voltage is applied, the transmitted light intensity of the antiferroelectric liquid crystal panel transmits almost 100% in the periods t1 and t3, but does not become 0 in the periods t2 and t4, and is not shown in the period t2. In t + and period t4 shown in FIG. 22 (a), light is transmitted by t− shown in FIG. 22 (b).
[0038]
Such an anti-ferroelectric liquid crystal panel has a problem in that it does not become sufficiently black when black display should be performed, and that a desired gradation level cannot be displayed when gradation display is performed, which is a problem in display quality. Further, it is difficult to inspect such a panel as a defect, and there is a problem that a manufacturing yield is lowered.
[0039]
Yet another problem is response speed. Antiferroelectric liquid crystals have the greatest feature that their response speed is fast, but when the temperature drops, the viscosity of the liquid crystal material increases and the response time becomes longer than normal temperature. There has been a demand for solving the problem of shortening the time.
As shown in FIG. 23, the response speed is set to a relatively short time by increasing the rise time tr12, tr13 to a voltage + V or −V sufficiently when driving in a direction to make the transmitted light intensity 100%. Was possible. However, when driving in the direction to reduce the transmitted light intensity to 0%, it is difficult to shorten the falling times tf21 and tf31.
[0040]
It is an object of the present invention to provide a method for statically driving an antiferroelectric liquid crystal panel that does not have the above-mentioned display quality problem and has an improved response speed.
[0041]
[Means for Solving the Problems]
A driving method of an antiferroelectric liquid crystal panel according to the present invention of claim 1 is sandwiched between upper and lower transparent substrates, and has optical first, second, and third stable states depending on an applied voltage, The transition from the first stable state to the second stable state starts by applying a voltage having a positive voltage value V12 or higher, and the second voltage by applying a voltage having a positive voltage value V21 or lower. The transition from the stable state to the first stable state begins, and the transition from the first stable state to the third stable state begins by applying a voltage having a negative polarity voltage value V13 or less. In the method of driving an anti-ferroelectric liquid crystal panel having a three-stable hysteresis characteristic, the transition from the third stable state to the first stable state starts by applying a voltage equal to or higher than the voltage value V31. Voltage value V12, V Means for applying a positive voltage + Vre and a negative voltage −Vre having absolute values smaller than 3 to the liquid crystal, and the positive voltage + Vre or the negative voltage is maintained during the first stable state. -Vre is applied to the liquid crystal.
[0042]
According to a second aspect of the present invention, there is provided an antiferroelectric liquid crystal panel driving method according to the first aspect of the present invention, wherein the liquid crystal exhibits the first stable state within each frame period in which a voltage corresponding to a desired display state of the liquid crystal is applied. The gradation is displayed by the ratio of the time to take and the time to take the second or third stable state, and the gradation is displayed by the ratio of the time to take the second stable state and the time to take the first stable state In the frame period, the positive polarity voltage having a sufficiently larger absolute value than V12 is applied to bring the liquid crystal into the second stable state, and the negative polarity voltage -Vre is applied to cause the liquid crystal to be in the first stable state. In the frame period in which the gray scale is displayed by the ratio of the time for taking the third stable state and the time for taking the first stable state, the negative polarity current having a sufficiently larger absolute value than V13 is set. And wherein the liquid crystal third stable state by applying a, characterized by said liquid crystal first stable state by applying the positive voltage Vre.
[0043]
According to a third aspect of the present invention, there is provided the method for driving an antiferroelectric liquid crystal panel according to the second aspect, wherein the voltage for maintaining the second or third stable state is applied continuously from the beginning of each frame period. The voltage for maintaining the first stable state is continuously applied toward the end of each frame period.
[0044]
According to a fourth aspect of the present invention, there is provided a method for driving an antiferroelectric liquid crystal panel according to the first aspect of the present invention. The gradation is displayed by the ratio of the time to take and the time to take the second or third stable state, and the gradation is displayed by the ratio of the time to take the second stable state and the time to take the first stable state In the frame period, the positive voltage having a sufficiently larger absolute value than V12 is applied to bring the liquid crystal into the second stable state, and the positive voltage + Vre is applied to apply the liquid crystal to the first voltage. In the frame period in which the gradation is displayed by the ratio of the time for taking the third stable state and the time for taking the first stable state in the stable state, the negative polarity current having a sufficiently larger absolute value than V13 is displayed. And wherein the liquid crystal third stable state by applying a, characterized by said liquid crystal first stable state by applying the negative polarity voltage -Vre.
[0045]
According to a fifth aspect of the present invention, there is provided the method for driving an antiferroelectric liquid crystal panel according to the fourth aspect, wherein the voltage for maintaining the first stable state is applied continuously from the beginning of each frame period, and the second or The voltage for maintaining the third stable state is continuously applied toward the end of each frame period.
[0046]
A driving method of an antiferroelectric liquid crystal panel according to a sixth aspect of the present invention is characterized in that, in the fifth aspect, the polarity of the voltage applied to the liquid crystal is inverted every frame period.
[0047]
According to a seventh aspect of the present invention, there is provided a method for driving an antiferroelectric liquid crystal panel according to the first to sixth aspects, wherein light transmission is blocked in the first stable state and light is transmitted in the second and third stable states. An antiferroelectric liquid crystal panel is configured to transmit light.
[0048]
According to an eighth aspect of the present invention, there is provided a method for driving an antiferroelectric liquid crystal panel according to the first to seventh aspects, wherein the antiferroelectric liquid crystal panel has one common electrode and a plurality of segment electrodes. It is a static drive panel.
[0049]
The driving method of the antiferroelectric liquid crystal panel according to the ninth aspect of the present invention is used in the field sequential color liquid crystal device according to any one of the first to eighth aspects, wherein the liquid crystal panel sequentially controls transmission of light of the three primary colors. It is characterized by that.
[0050]
According to a tenth aspect of the present invention, there is provided an antiferroelectric liquid crystal panel driving method according to any one of the first to ninth aspects, wherein the antiferroelectric liquid crystal panel is used in an electronic camera for printing light having passed through a liquid crystal shutter on a photographic paper.
[0051]
DETAILED DESCRIPTION OF THE INVENTION
The present invention will be described below with reference to FIGS.
[0052]
【Example】
FIGS. 1A and 1B are diagrams for explaining a driving method of an antiferroelectric liquid crystal panel according to the present invention, and FIG. 3 shows applied voltage-transmitted light intensity characteristics of the premise antiferroelectric liquid crystal panel. is there. Here, the antiferroelectric liquid crystal panel is configured to block light in the first stable state 60 and transmit light in the second and third stable states 62 and 64. It is possible to configure the light transmission state to be opposite to this, and it is a matter of design which one is used.
[0053]
FIG. 3 is a diagram obtained by combining FIGS. 22A and 22B, and schematically shows applied voltage-transmitted light intensity characteristics of the antiferroelectric liquid crystal panel used in the present invention.
In FIG. 3, when a voltage is applied to the antiferroelectric liquid crystal panel that has been in the first stable state 60 and the applied voltage exceeds the positive voltage V12, the transmitted light intensity is increased, and the voltage + Vs is applied. The transmitted light intensity is saturated and the second stable state 62 is reached. Even if a voltage + V exceeding + Vs is applied, the saturation state does not change. Thereafter, even if the applied voltage is decreased, the second stable state is maintained for a while, but when the applied voltage becomes V21 or less, the transmitted light intensity starts to decrease. When the applied voltage is further decreased, the transmitted light intensity of the normal panel reaches almost 0 at the positive voltage V2-2, but the negative voltage − (V2-2) is not reached due to manufacturing variations. Some of the transmitted light intensity does not reach zero. In this way, a state in which the characteristics until the first stable state 60 is reached due to manufacturing variations is represented by the hatched portion 26.
[0054]
Next, a negative voltage was applied to the antiferroelectric liquid crystal panel in the first stable state 60, and when the applied voltage exceeded the negative voltage V13, the transmitted light intensity was increased, and the voltage −Vs was applied. At this stage, the transmitted light intensity is saturated and the third stable state 64 is obtained. Even when a larger negative voltage -V is applied, the saturation state does not change. Thereafter, even if the applied voltage is decreased, the third stable state 64 is maintained for a while, but when the absolute value of the applied voltage becomes V31 or less, the transmitted light intensity starts to decrease. When the absolute value of the applied voltage is further decreased, the normal panel has a transmitted light intensity of almost zero at a negative voltage − (V2-2). However, depending on manufacturing variations, the normal panel has a positive voltage V2-2. If it does not reach, some of the transmitted light intensity does not reach zero. A state in which the characteristics until the first stable state 60 is varied due to manufacturing variations and the like is represented by the hatched portion 28 in this way.
[0055]
In the driving method of the present invention, attention is paid to a negative voltage −Vre between − (V2-2) and V13 in FIG. 4 and a positive voltage Vre between V2-2 and V12.
[0056]
When the antiferroelectric liquid crystal panel is changed from the second stable state 62 to the first stable state 60, the first transmitted light intensity is 0 when a voltage closer to the positive polarity than-(V2-2) is applied. The panel which cannot reach the stable state 60 will come out. If a negative polarity voltage having an absolute value larger than V13 is applied, the third stable state 64 or a stage in the middle of reaching the third stable state 64 is reached. -When a negative voltage -Vre between (V2-2) and V13 is applied, the second stable state 62 changes to the first stable state 60 regardless of subtle manufacturing variations of the antiferroelectric liquid crystal panel. The first stable state 60 can be maintained while the voltage −Vre is applied.
[0057]
Similarly, when the antiferroelectric liquid crystal panel is changed from the third stable state 64 to the first stable state 60, when a voltage closer to the negative polarity than V2-2 is applied, the transmitted light intensity is zero. The panel which cannot reach the stable state 60 will come out. Further, when a positive voltage greater than V12 is applied, the second stable state 62 or a stage in the middle of reaching the second stable state 62 is reached. If a positive voltage + Vre between V2-2 and V12 is applied, the third stable state 64 can be changed to the first stable state 60 regardless of subtle manufacturing variations of the antiferroelectric liquid crystal panel. In addition, the first stable state 60 can be maintained while the voltage + Vre is applied.
[0058]
In addition, the value of each voltage in the characteristic of FIG. 3 shows a result when using a material called G110 manufactured by Mitsubishi Gas Chemical Company and using a triangular wave with a driving frequency of 0.1 Hz. The voltages saturated in the second and third stable states 62 and 64 in the present application are +15 volts and −15 volts, respectively, and the voltage V12 that starts the transition from the first stable state 60 to the second stable state 62 is about +10 volts. The voltage V13 for starting the transition from the first stable state 60 to the third stable state 64 is about -10 volts, and the voltages + Vre and -Vre are about +0.5 volts and -0.5 volts, respectively. However, in general, it varies considerably depending on the conditions for driving the antiferroelectric liquid crystal panel (for example, the liquid crystal material used, the drive frequency, the drive waveform, etc.). It goes without saying that the combination of these values varies depending on the case depending on the liquid crystal material to be applied, the driving frequency, the driving waveform, and the like.
[0059]
FIGS. 1A and 1B are waveform diagrams for explaining the driving method of the antiferroelectric liquid crystal panel of the present invention, and are static driving waveforms for driving a panel of 1 row and N columns.
In the driving method of the present invention, a voltage of + Vre or −Vre is applied during the period when the first stable state 60 is taken, and the transition from the second and third stable states 62 and 64 to the first stable state 60 is performed. Is configured such that a voltage having a polarity opposite to that of the voltages + V and −V maintaining the second and third stable states 62 and 64 and having an absolute value Vre is applied to the liquid crystal by devising a driving waveform. ing.
[0060]
1A and 1B, FR is an alternating signal, “applied voltages 1, 2” are waveforms of voltages applied to one dot of the antiferroelectric liquid crystal panel by the driving method of the present invention, “ “Liquid crystal state” indicates a stable state taken by the dots of the antiferroelectric liquid crystal panel by the applied voltage.
[0061]
The alternating signal FR is a signal that indicates the polarity of the voltage applied to the liquid crystal during the frame period. In the example of FIG. 1A, when the alternating signal is H, the positive voltage + V and the negative voltage −Vre described above. , The negative voltage −V and the positive voltage + Vre described above are applied to the liquid crystal when L, and in the example of FIG. 1B, the positive voltage + V and the positive polarity described above when the alternating signal is H. When the voltage + Vre is set to L, the negative voltage −V and the negative voltage −Vre are applied to the liquid crystal.
[0062]
In the driving method shown in FIG. 1A, in the Nth frame in which the AC signal FR is H, the gray scale is determined by the ratio of the time for taking the second stable state 62 and the time for taking the first stable state 60. 3 is applied to set the liquid crystal in the second stable state 62, and the positive voltage + V shown in FIG. 3 is applied, and to set the liquid crystal in the first stable state 60, the liquid crystal shown in FIG. A negative voltage -Vre is applied.
[0063]
Further, in the (N + 1) th frame in which the AC signal FR is L, the gradation is displayed by the ratio of the time for taking the third stable state 64 and the time for taking the first stable state 60, and the liquid crystal is displayed in the third state. The negative voltage −V shown in FIG. 3 is applied to achieve the stable state 64, and the positive voltage + Vre shown in FIG. 3 is applied to set the liquid crystal to the first stable state 60. .
[0064]
Further, a voltage + V or −V, which is a voltage for maintaining the second and third stable states 62 and 64 in the white state, is continuously applied from the beginning of each frame period, and the first stable state 60 in the black state. The voltage −Vre or + Vre, which is a voltage for maintaining the voltage, is continuously applied toward the end of each frame period.
[0065]
By configuring the drive waveform in this way, the voltage −Vre is applied when the second stable state 62, which was maintained at the voltage + V in the Nth frame, shifts to the first stable state 60. Therefore, as shown in FIG. 3, even when the characteristics of the liquid crystal fluctuate due to manufacturing variations or the like, the black level can be sufficiently restored. Further, since the voltage -Vre has an absolute value smaller than V13, the black level can be maintained as it is.
In the (N + 1) th frame, the voltage + Vre is applied when shifting from the third stable state 64 maintained at the voltage −V to the first stable state 60. Therefore, as shown in FIG. 3, even when the characteristics of the liquid crystal fluctuate due to manufacturing variations or the like, the black level can be sufficiently restored. Further, since the voltage + Vre has an absolute value smaller than V12, the black level can be maintained as it is.
[0066]
The driving method according to the present invention is also effective in improving the response speed. When the applied voltage is set to 0, the liquid crystal molecules go to the alignment state at a voltage of 0 through a normal relaxation process, but the relaxation process at the voltage of 0 is actually the most time-consuming process in the response characteristics of the molecule. In the driving method of the present invention, the relaxation process is not performed at the applied voltage 0, and the voltage applied when shifting from the second and third stable states 62 and 64 to the first stable state 60 is not zero but the second and third. Application of voltages -Vre and + Vre having opposite polarities to the voltages + V and -V that have maintained the stable states 62 and 64 of FIG. Therefore, the response speed at a low temperature can be remarkably improved.
[0067]
In the driving method shown in FIG. 1 (b), in the Nth frame in which the AC signal FR is H, the gradation is determined by the ratio of the time for taking the second stable state 62 and the time for taking the first stable state 60. In order to set the liquid crystal to the first stable state 60, the positive voltage + Vre shown in FIG. 3 is applied, and to set the liquid crystal to the second stable state 62, the liquid crystal is shown in FIG. A positive voltage + V is applied.
[0068]
Further, in the (N + 1) th frame in which the AC signal FR is L, the gradation is displayed by the ratio of the time for taking the third stable state 64 and the time for taking the first stable state 60, and the liquid crystal is displayed in the first liquid crystal. In order to set the stable state 60, the negative voltage −Vre shown in FIG. 3 is applied. In order to set the liquid crystal to the third stable state 64, the negative voltage −V shown in FIG. ing.
[0069]
Further, a voltage −Vre or + Vre, which is a voltage for maintaining the first stable state 60 in the black state, is applied continuously from the beginning of each frame period, and the second and third stable states 62 in the white state are applied. A voltage + V or −V, which is a voltage for maintaining 64, is continuously applied toward the end of each frame period.
The AC signal FR is inverted for each frame.
[0070]
By configuring the drive waveform in this way, the voltage −Vre is applied when the second stable state 62, which is maintained at the voltage + V in the Nth frame, shifts to the first stable state 60 in the (N + 1) th frame. Is done. This is an effect that the alternating signal FR is inverted every frame. Therefore, as shown in FIG. 3, even when the characteristics of the liquid crystal fluctuate due to manufacturing variations or the like, the black level can be sufficiently restored. Further, since the voltage -Vre has an absolute value smaller than V13, the black level can be maintained as it is.
The voltage + Vre is applied when shifting from the third stable state 64 maintained at the voltage −V in the (N + 1) th frame to the first stable state 60 in the next (N + 2) th frame. Therefore, as shown in FIG. 3, even when the characteristics of the liquid crystal fluctuate due to manufacturing variations or the like, the black level can be sufficiently restored. Further, since the voltage + Vre has an absolute value smaller than V12, the black level can be maintained as it is.
In this situation, the voltage + V or −V, which is a voltage for maintaining the second and third stable states 62 and 64, is continuously applied toward the end of each frame period, and the AC signal FR is inverted every frame. It has been realized.
[0071]
Further, the voltage applied when the transition from the second and third stable states 62 and 64 to the first stable state 60 is not zero, but the voltages + V and −V that have maintained the second and third stable states 62 and 64, respectively. Since the voltages -Vre and + Vre having opposite polarities are applied, there is an effect of increasing the response speed of the liquid crystal.
[0072]
In the driving methods of FIGS. 1A and 1B, in maintaining the first stable state 60, a zero voltage is not applied but a positive voltage + Vre having a smaller absolute value than the voltage values V12 and V13 described above. Alternatively, the negative voltage -Vre is applied to the liquid crystal, and as a result, the liquid crystal can be returned to a sufficient black level regardless of manufacturing variations of the liquid crystal panel.
[0073]
Such a driving method is possible because the antiferroelectric liquid crystal panel has tristable hysteresis characteristics. In the case of a TN mode or STN mode liquid crystal, the optical characteristics change in response to the effective value of the applied voltage. It is impossible to apply a voltage that is not.
[0074]
The antiferroelectric liquid crystal panel has a very high response speed of about 0.5 ms. Therefore, even in the case of gradation display, the light transmitted through the liquid crystal is white or black. When an antiferroelectric liquid crystal panel using this driving method is used in a direct-view display device, the human eye recognizes the gradation by integrating the total amount of light, and serves as a shutter when images are burned onto a silver salt film. When used, the photosensitive agent of the film is exposed according to the total amount of light and displays gradation.
[0075]
FIG. 2 is an example of a waveform diagram using the driving method of the present invention for a field sequential color liquid crystal device, where FR is an alternating signal, “applied voltage 1, 2” is a voltage waveform applied to one dot of liquid crystal, “Applied voltage 1” is a waveform diagram when the driving method of FIG. 1A is used, and “Applied voltage 2” is a waveform diagram when the driving method of FIG. 1B is used. “Light source” indicates the color of the light source that is lit at the timing.
[0076]
As is well known, field sequential color liquid crystal devices emit red (R), green (G), and blue (B) light sources in sequence, and the liquid crystal panel functions as a shutter according to the display information of each color. This is a color device that recognizes the color by integrating the light transmitted through the liquid crystal panel with the photosensitive agent of the human eye or film. However, unlike a general color liquid crystal device, there is no need to use a color filter, so the light efficiency is very high. Has the advantage of being good. On the other hand, since the three primary colors are displayed in series with respect to the time axis, the liquid crystal device is required to have a high response speed. In this respect, the antiferroelectric liquid crystal panel characterized by high-speed response can be said to be an optimal panel for a field sequential color liquid crystal device.
[0077]
In FIG. 2, the light source repeatedly emits three primary colors periodically such as red (R) in the period tR1, green (G) in the period tG1, and blue (B) in the period tB1, and displays the first row. In the same manner, the three primary colors sequentially emit light for each row to display each row. One frame period in FIG. 1 corresponds to a period in which the light source in FIG. 2 generates one color. The liquid crystal panel functions as a shutter for light source light according to display information corresponding to each color for each row. The AC signal shows an example in which the polarity is inverted every time the emission color of the light source is switched.
[0078]
In the waveform example of FIG. 2, in the first row, red is bright light, green is light of intermediate brightness, and blue is dark light, which is a combination of applied voltages that pass through the liquid crystal. In the eye, all three colors are in the brightest state, that is, in the white state, and in the third row, the three colors are in the darkest state, that is, in the black state.
[0079]
By driving with the signal shown in FIG. 2, a field sequential color liquid crystal device using an antiferroelectric liquid crystal panel with no deterioration in display quality and high response speed can be realized.
[0080]
As apparent from the transition of the “applied voltage 1” from the period tB2 to the period tR3 in FIG. 2, the third stable state 64 maintained at the voltage −V shifts to the first stable state 60. At this time, −Vre is applied instead of the voltage + Vre. As described above, in the driving method of FIG. 1A, although the probability is low, the black level of the next dot to be displayed may not be sufficiently returned when all white gradations of all gradations appear. There is a problem of having sex. For example, when there are 256 gradations, this problem can be solved by not using only one all-white gradation, or all-white gradation and a few subsequent gradations. Although the driving method of FIG. 1A has such a problem, there is an advantage that the period of the alternating signal can be freely selected, for example, there is no problem even if it is inverted every 3 frames or every 6 frames.
[0081]
It can be seen from the drive waveform of FIG. 2 that a slight DC voltage component is applied to the liquid crystal depending on the display contents even though the polarity of the applied voltage is inverted by the AC signal. Such a direct current component may affect the life of the liquid crystal when considered for a very long time, but is not a problem in practical use.
Such a DC component can be completely removed by displaying the display data in the Nth row shown in FIG. 2 twice for a total of 6 frame periods and inverting the AC signal FR during that period. However, such a method has a disadvantage that the time required for display is doubled. Whether or not to adopt such a method is a design problem.
[0082]
FIG. 4 is a diagram for explaining an electronic camera for printing light that has passed through a liquid crystal shutter on photographic paper.
[0083]
FIG. 4A is a diagram for explaining the configuration, in which 34 is a light source, 36 is a 1 × N antiferroelectric liquid crystal module including a driver IC, and 38 is a photographic paper.
The light source 34 sequentially emits light of R, G, and B, the antiferroelectric liquid crystal module 36 functions as an analog shutter, transmits light of a light amount according to display information for one line, and the photographic paper 38 Sensitized by transmitted light. The photographic paper 38 is sequentially moved in the direction shown in the figure every time light of three frames corresponding to red, green, and blue corresponding to the Nth row is irradiated, and accordingly the antiferroelectric liquid crystal module 36 is moved to a predetermined row. Acts as a shutter according to the image information.
[0084]
FIG. 4B is a cross-sectional view of the antiferroelectric liquid crystal panel, in which N segment electrodes 44 and one common electrode 46 are formed on the upper transparent substrate 40 and the lower transparent substrate 42 as shown in the drawing. Then, the upper transparent substrate 40 and the lower transparent substrate 42 are sealed with a sealant 48. An antiferroelectric liquid crystal substance is sandwiched in a space surrounded by the upper transparent substrate 40, the lower transparent substrate 42, and the sealing agent 48. In general, in the case of an antiferroelectric liquid crystal panel, the gap in the space is set to 2 μm or less.
[0085]
FIG. 4C is a plan view of the antiferroelectric liquid crystal module 36, and a segment driver IC 52 mounted with TAB is connected to the segment electrode 44.
[0086]
When an antiferroelectric liquid crystal panel is used for such an electronic camera, there is a remarkable effect. Currently, TN or STN mode liquid crystal is used, but it takes about 40 seconds to write an image on one photographic paper. In the case of high-speed TN and STN mode liquid crystals, the cell gap is about 4 μm and the response speed is about 12 ms. However, in the antiferroelectric liquid crystal panel, the response speed is about 0.5 ms. Therefore, it is possible to produce a remarkable effect that the time for writing an image on one photographic paper can theoretically be reduced to 1/20 or less.
[0087]
FIG. 5 is a block diagram of a driving circuit for realizing the driving method of the antiferroelectric liquid crystal panel of the present invention and a conceptual diagram for explaining the configuration of each block.
FIG. 5A is a block diagram of a driving circuit that realizes the driving method of FIG. 1, and display data is converted into an 8-bit parallel signal and supplied to the shift register 14. The display data is transmitted in the shift register 14 by the clock signal XCK, and when the data for one row of the anti-ferroelectric liquid crystal 20 in one row and N columns is aligned in the shift register 14, the data latch 16 is supplied by the latch pulse LP. Is written to. The analog switch 18 selectively outputs + V, −V, + Vre, and −Vre voltages according to the data latched by the data latch 16 and the AC signal FR and applies them to the segment electrodes of the antiferroelectric liquid crystal 20. A zero voltage is applied to the common electrode of the antiferroelectric liquid crystal 20.
[0088]
FIG. 5B shows an example of the analog switch 18. Voltages + V, + Vre, −Vre, and −V are respectively applied to the inputs of the four analog switches 32, and outputs are combined to be antiferroelectric. It is connected to the segment electrode of the liquid crystal 20. The four analog switches 32 select a voltage to be output based on the alternating signal FR and latch data. In the analog switch 18 in FIG. 5A, the number of circuits in FIG. 5B equal to the number of dots of the antiferroelectric liquid crystal 20 is prepared.
[0089]
FIG. 5C is a truth table of outputs output from the four analog switches 32 shown in FIG. Here, H of the latch data indicates white of the liquid crystal display, and L indicates black. (C-1) is a truth table for outputting the drive waveform of FIG. 1 (a), and (c-2) is a truth table for outputting the drive waveform of FIG. 1 (b). If the analog switch is configured to output a voltage in accordance with this truth table, the drive waveforms shown in FIGS. 1A and 1B can be obtained.
[0090]
FIG. 6 is a diagram for explaining a display data transfer method for displaying gray scales. Here, an example in which 256 gray scales are displayed on an antiferroelectric liquid crystal panel with 1 row and 480 columns will be described.
[0091]
6A shows the relationship between the latch pulse LP applied to the data latch 16 shown in FIG. 5A and the data signals D0 to D7 applied to the shift register 14. FIG.
Within the period t1, the data signals D0 to D7 are sent to the shift register 14 for 480 bits by a clock signal XCL (not shown), and the display data aligned in the shift register 14 is written to the data latch 16 by the latch pulse L1. The same operation is repeated during the period from t2 to t256. That is, display data is sent 256 times within one frame period 12. The gradation can be expressed by the ratio of the number of times L indicating black in the data sent 256 times to the number of times H indicating white. When the number of gradations is increased, the number of times display data is sent within one frame period may be increased.
In the driving method of FIG. 1A, when display data is sent 256 times in one frame period, white data is sent continuously from the beginning of the frame period, and black data is sent continuously toward the end of the frame period. In the driving method of FIG. 1B, black data is continuously transmitted from the beginning of the frame period, and white data is continuously transmitted toward the end of the frame period.
[0092]
FIG. 6B shows the relationship between the latch pulse LP applied to the data latch 16 of FIG. 5A, the data signals D0 to D7 applied to the shift register 14, and the clock pulse XCL.
Since the shift register 14 is 480 bits and the data signal is an 8-bit parallel signal D0-D7, 60 clock pulses are output within a period t1 during which the latch pulse LP is output, and 480-bit data is transmitted. ing.
When two 240-bit shift registers are used and each is provided with an 8-bit data terminal to handle the first half and the second half of one row, the clock pulse is output within the period t1 during which the latch pulse LP is output. It is sufficient to output 30 shots.
[0093]
7 and 8 are a driving signal waveform diagram embodying the driving method of the present invention, a block diagram of the driving circuit, and a diagram for explaining the first embodiment of each block. Here, it is assumed that the antiferroelectric liquid crystal panel exhibits the applied voltage-transmitted light intensity characteristics shown in FIG.
[0094]
FIG. 7 is a first embodiment of a waveform diagram that embodies the driving method of the antiferroelectric liquid crystal panel of the present invention.
In the embodiment of FIG. 7, four levels of voltages V0, V1, V2, and V3 are used for driving in order from the lowest, and these voltage levels are V2-V1 = + Vre, V3-V2 = + V, V0-V1. = -V is set.
In the driving method of FIG. 7, the AC signal FR is inverted every frame period, and the voltage applied to the common electrode takes the levels of V2 and V1 with the same polarity as the FR signal as shown in FIG. As shown in the figure, the voltage is SEG, and when the FR signal is H, V3 in the white display period that continues from the beginning of each frame period, V1, and V1, in the black display period that continues to the end of each frame period. When the FR signal is L, it is V0 during the white display period and V2 during the black display period.
[0095]
Since a voltage obtained by subtracting the voltage COM applied to the common electrode from the voltage SEG applied to the segment electrode is applied to each dot of the antiferroelectric liquid crystal panel, the voltage corresponding to the “applied voltage” in FIG. “Applied voltage 1, SEG-COM” shown in FIG.
As apparent from “applied voltage 1, SEG-COM” shown in FIG. 7, if the voltage waveforms represented by SEG and COM in FIG. 7 are applied to the SEG electrode and the COM electrode, the voltage applied to the liquid crystal is illustrated. 1 can be equal to the voltage waveform shown in “Applied voltage 1”.
When the driving method shown in FIG. 1A is implemented, the inversion period of the AC signal FR can be freely selected.
[0096]
FIG. 8 is a block diagram of a driving circuit for embodying the first embodiment of the driving method of the antiferroelectric liquid crystal panel of the present invention and a diagram for explaining the configuration of each block.
FIG. 8A is a block diagram of a drive circuit that embodies the drive waveform of FIG. 7, and display data is converted into an 8-bit parallel signal and applied to the shift register 14 as in FIG. 5A. Yes. The display data is transmitted in the shift register 14 by the clock signal XCK, and when the data for one row of the anti-ferroelectric liquid crystal 20 in one row and N columns is aligned in the shift register 14, the data latch 16 is supplied by the latch pulse LP. Is written to. The analog switch 18 selectively applies four levels of voltages V0, V1, V2, and V3 to the segment electrodes of the antiferroelectric liquid crystal 20 in order from the lowest voltage according to the data latched by the data latch 16 and the AC signal FR. . The COM voltage shown in FIG. 7 is applied to the common electrode of the antiferroelectric liquid crystal 20. Generally, the shift register 14, the data latch 16, and the analog switch 18 are integrated in the segment driver IC 52.
[0097]
The configuration shown in FIG. 8A is a common form for an STN driver IC. As a driver IC having the same configuration, for example, there is an EK7010CG of a driver IC for STN manufactured by Eureka. Since the driver IC has a withstand voltage of V3-V0 of 40 volts, it is sufficient to drive an antiferroelectric liquid crystal panel having + V and -V of about + 15V and -15V shown in FIG.
Since the EK7010CG is a 240-bit driver, for example, in order to drive a 480-bit anti-ferroelectric liquid crystal panel, two EK7010CGs are used, each having an 8-bit data terminal, and the first half and the second half of one row Just take charge.
[0098]
The voltage COM applied to the common electrode can be easily created by switching the voltages V2 and V1 with two analog switches and outputting them.
[0099]
FIG. 8B shows an example of the analog switch 18. Voltages V 0, V 1, V 2, and V 3 are applied to the inputs of the four analog switches 54, and the outputs are combined to form the antiferroelectric liquid crystal 20. Connected to the segment electrode. The four analog switches 54 select a voltage to be output based on the alternating signal FR and the latch data. The analog switch 18 shown in FIG. 8A is provided with the same number of circuits as shown in FIG.
[0100]
FIG. 8C shows an example of a driving power supply circuit. Here, the voltages V3 and V0 supplied from the power supply circuit 60 are divided by the three resistors 56 to obtain the voltages V2 and V1. The voltages V2 and V1 obtained in the above are reduced in impedance by two operational amplifiers 58 that are source follower connected.
The voltages V0, V1, V2, and V3 obtained here are input to the analog switch 18, respectively. When the driver IC is an Eureka STN driver IC “EK7010CG”, the voltages V0, V1, V2, and V3 are connected to the input terminals V5, V12, V43, and V0, respectively.
[0101]
FIG. 8D is a truth table of outputs output from the four analog switches 54 in FIG. Here, H of the latch data indicates white of the liquid crystal display, and L indicates black. If the analog switch is configured to output a desired voltage according to this truth table, the drive waveform shown in FIG. 7 can be obtained.
[0102]
As described above, the driving method of the embodiment of FIG. 7 can be realized by a general STN driver IC, and has an advantage in cost.
[0103]
Although FIGS. 7 and 8 show an example in which the drive waveform of FIG. 1A is embodied, the drive waveform of FIG. 1B can be embodied with substantially the same configuration.
That is, the COM voltages V2 and V1 are interchanged, the SEG signals V2 and V1 are also interchanged, and the black display period, that is, the period in which V2 or V1 is applied continuously from the beginning of each frame period, and the end of each frame period If the white display period continues, ie, the period in which V3 or V0 is applied, the driving waveform shown in FIG. In the connection diagram of FIG. 8C, V1 may be reconnected to the V43 terminal of the analog switch and V2 may be reconnected to the V12 terminal of the analog switch.
[0104]
There is one problem here.
FIG. 9A is a circuit diagram of an analog switch of an Eureka STN driver IC, EK7010CG, and FIG. 9B is a truth table of its output signals.
The four analog switches 54 in FIG. 8B correspond to the P-channel transistors 62 and 64 and N-channel transistors 66 and 68 in FIG. 9A, and the base of the N-channel transistor is connected to Vss. In general, Vss is the lowest voltage used in the IC, so it often coincides with V5.
The control signals 1 to 4 are digital signals that take the highest voltage and the lowest voltage in FIG. 9A, that is, the voltage between Vss and V0, and transistors 62, 64, 66, and 68 according to the truth table of FIG. 9B. Any one of them is turned on to output a specified voltage.
The problem is that in the specification of Eureka's STN driver IC, EK7010CG, the voltage level has a condition of V0>V12>V43> V5. Such restrictions are imposed as conditions in which V0> V12, V43> V5 and V0, V12 are sufficiently larger than V43, V5 in the high-division matrix STN drive, and there is no practical problem even if added. It seems that it is not a necessary condition.
[0105]
In the connection shown in FIG. 8C, the voltage V1 is connected to the V12 terminal of the IC and V2 is connected to the V43 terminal of the IC, so that V43> V12.
However, considering from the circuit configuration of FIG. 9A, it seems that there is no problem in the usage of this embodiment. That is, even if the voltage V1 is applied to the V12 terminal of the IC, the voltage of the control signal 2 is V0 at the timing when the P-channel transistor 64 is turned on. Sufficient voltage is secured to conduct with impedance. Even if the voltage V2 is applied to the V43 terminal of the IC, the voltage of the control signal 3 is V3 at the timing when the N-channel transistor 66 is turned on, so the gate-source voltage is (V3-V2), which is also about 15 volts. Sufficient voltage is secured to conduct with low impedance. Since the base of the P-channel transistor is supplied with the highest voltage V3 and the base of the N-channel transistor is supplied with the lowest voltage Vss, there is no fear of leak current.
[0106]
As described above, according to the first embodiment, since the driving method of the present invention can be implemented using a general-purpose driver IC, there is a cost advantage.
[0107]
When the configuration of FIG. 8 is changed so as to output the drive waveform of FIG. 1B, such a problem is caused because V1 is connected to the V43 terminal of the analog switch and V2 is connected to the V12 terminal of the analog switch. Absent.
[0108]
10 and 11 are a driving signal waveform diagram embodying the driving method of the present invention, a block diagram of a driving circuit, and a diagram for explaining a second embodiment of each block. Here, it is assumed that the antiferroelectric liquid crystal panel also exhibits the applied voltage-transmitted light intensity characteristics shown in FIG.
[0109]
FIG. 10 is a second embodiment of a waveform diagram that embodies the driving method of the antiferroelectric liquid crystal panel of the present invention.
In the embodiment of FIG. 10, so-called push-pull driving is performed to keep the power supply voltage of the driving circuit low.
[0110]
In the embodiment of FIG. 10, four levels of voltages V0, V1, V2, and V3 are used for driving in order from the lowest, and these voltage levels are V1-V0 = + Vre, V2-V3 = -Vre, V2- V0 = + V and V1-V3 = -V are set.
In the driving method of FIG. 10, the AC signal FR is inverted every frame period, and the voltage applied to the common electrode takes the levels of V0 and V3 with the opposite polarity to the FR signal as shown in FIG. As shown in the figure as SEG, when the FR signal is H, V1 in the black display period that is continuous from the beginning of each frame period, V2 in the white display period that is continuous from the beginning of each frame period. On the contrary, when the FR signal is L, V2 during the black display period and V1 during the white display period.
[0111]
A voltage obtained by subtracting the voltage COM applied to the common electrode from the voltage SEG applied to the segment electrode is applied to each dot of the antiferroelectric liquid crystal panel, so that a voltage corresponding to “applied voltage 2” in FIG. Is “applied voltage 2, SEG-COM” shown in FIG.
As apparent from “applied voltage 2, SEG-COM” shown in FIG. 10, if the voltage waveforms represented by SEG and COM in FIG. 10 are applied to the SEG electrode and the COM electrode, the voltage applied to the liquid crystal is shown. 1 can be made equal to the voltage waveform shown in “applied voltage 2”.
[0112]
FIG. 11 is a partial block diagram of a driving circuit for realizing the second embodiment of the driving method of the antiferroelectric liquid crystal panel of the present invention and a diagram for explaining the configuration of each block. Since it is the same as 8 (a), it is omitted. Also in the second embodiment, for example, a general-purpose STN driver IC such as an STN driver IC “EK7010CG” manufactured by Eureka can be used.
[0113]
In the second embodiment, the data signals D0 to D7 are connected to the shift register 14 via eight exclusive OR gates 70 as shown in FIG. An AC signal FR is connected to the other input of the exclusive OR gate 70. Therefore, when the AC signal FR is H, the data signals D0 to D7 are input to the shift register 14 with the logic level H or L inverted, and when the AC signal FR is L, the data signals D0 to D7 are input to the shift register 14 without being inverted. Is done.
[0114]
FIG. 11B shows an example of a driving power supply circuit. Here, the voltages V4, V0 supplied from the power supply circuit 60 are divided by four resistors 74 to obtain the voltages V3, V2, V1. The voltages V3, V2, and V1 obtained by the voltage circuit are each reduced in impedance by three operational amplifiers 76 that are source-follower connected. The voltages V0, V1, V2, and V4 obtained here are input to the analog switch 18, respectively. When the driver IC is an Eureka STN driver IC “EK7010CG”, the voltages V0, V1, V2, and V4 are connected to the input terminals Vss, V5, V43, and V0, respectively. In the second embodiment, since the voltage connected to the V12 terminal is not used, the V0 terminal and the V12 terminal are commonly connected.
[0115]
The reason why the voltage V4 is applied to the V0 terminal of the analog switch 18 is to reliably control the transistor to which the voltage signal V2 is connected. The transistor to which the voltage signal V2 is connected is the N-channel transistor 66 shown in FIG. 9A, and the voltage V4 applied to the input terminal V0 is applied to the gate of the transistor at the timing of conduction. Therefore, the gate-source voltage VGS is the difference (V4−V2) between the voltage V4 applied to the VO terminal and the voltage V2 applied to the V43 terminal. If this voltage VGS is sufficiently large, the conduction resistance of N-channel transistor 66 can be made sufficiently small. The target value of the gate-source voltage VGS varies depending on the capacity of the liquid crystal panel, but generally 5 volts is sufficient.
In this embodiment, an L level voltage is applied to the AC signal FR terminal that controls the output of the analog switch 18.
[0116]
FIG. 11C shows an example of a circuit for generating a COM signal. Voltage signals V3 and V0 are respectively connected to inputs of two analog switches 74, and outputs of the two analog switches 74 are connected to a COM signal. It has become. The analog switch is controlled by an AC signal FR and is configured to output V0 when FR is H and V3 when FR is L.
[0117]
With this configuration, the SEG signal output from the analog switch 18 takes the values in the truth table shown in FIG.
That is, as apparent from the truth table of the Eureka STN driver IC “EK7010CG” shown in FIG. 9B, the latch data is H when the L level is applied to the FR input terminal. At this time, the voltage V1 applied to the input terminal V5 is output, and when the latch data is L, the voltage V2 applied to the input terminal V43 is output.
When this state is verified with reference to FIGS. 11A, 11D, and 10, the display data D0 to D7 are inverted by the exclusive OR gate 70 when the AC signal FR is H. The data becomes H when displaying black and the voltage of the output SEG signal of the analog switch 18 becomes V1, and when displaying white and becomes L, the voltage of the SEG signal becomes V2. Since the display data D0 to D7 are not inverted by the exclusive OR gate 70 when the AC signal FR is L, the latch data becomes L when black is displayed, and the voltage of the output SEG signal of the analog switch 18 becomes V2 and white. At the time of display, it becomes H and the voltage of the SEG signal becomes V1. That is, according to the configuration of FIG. 11, the driving method of the second embodiment of the present invention shown in FIG. 10 can be implemented using a general-purpose driver IC.
[0118]
As described above, it is a feature of the static drive that the liquid crystal AC drive can be realized only by inverting the display data by the AC signal. In addition, since the FR terminal on the analog switch 18 side is fixed at the L level here, the problem of being out of the guaranteed range of the segment driver IC caused in the first embodiment shown in FIGS. Yes.
[0119]
The voltage value used in the driving method of the second embodiment is notable. That is, it is sufficient to take about 15 volts for the voltage V2-V0 = + V, and it is sufficient to take 5 volts for the voltage V4-V2 as described above. is there. This value is about half that of the first embodiment, and has a great effect in terms of power consumption and ease of system configuration.
[0120]
Since the EK7010CG is a 240-bit driver, for example, in order to drive a 480-bit anti-ferroelectric liquid crystal panel, two EK7010CGs are used, each having an 8-bit data terminal, and the first half and the second half of one row Just take charge.
[0121]
10 and 11 show an example in which the drive waveform of FIG. 1B is embodied, the drive waveform of FIG. 1A can be embodied with substantially the same configuration.
That is, in FIG. 10, the COM voltage is a signal between the voltages V1 and V2 with the same polarity as that in FIG. 10, the SEG signal is a signal between the voltages V0 and V3, and the white display period, If the black display period is continued until the end of the frame period, the drive waveform shown in FIG. In the connection diagram of FIG. 11, the voltage V0 is applied to the input terminal V5 and the voltage V3 is applied to the input terminal V43 of the analog switch 18 in (b), and the input of the analog switch 78 in (c) is changed to the voltages V3 and V0. This can be realized by setting the voltages to V2 and V1, respectively.
[0122]
【The invention's effect】
As is clear from the above description, according to the driving method of the antiferroelectric liquid crystal panel of the present invention, an antiferroelectric liquid crystal panel having a good optical contrast can be manufactured with a high yield, and the response speed. Can also be improved.
[0123]
In addition, since the ferroelectric liquid crystal panel exhibits bi-stable characteristics over four quadrants, when the applied voltage is changed to alternating current, the previous display state must be stored and a reverse polarity voltage corresponding to the display state must be applied to each pixel. In other words, the drive circuit has become very complicated. However, since the antiferroelectric liquid crystal panel shows three stable states including a state where the applied voltage is 0, the drive circuit can be simplified and no voltage application time is required for alternating current even when used in a field sequential color liquid crystal device. There is an advantage that it can speed up.
[0124]
Furthermore, when an anti-ferroelectric liquid crystal panel is used in an electronic camera that prints light through a liquid crystal shutter on photographic paper, the image writing time can be dramatically shortened compared to the case of using a conventional TN or STN mode liquid crystal panel. There is an effect.
[0125]
Also, according to the first embodiment, there is a cost advantage because the driving method of the present invention can be realized using a general-purpose driver IC.
[0126]
Furthermore, according to the second embodiment, the value of the power supply voltage used for driving can be halved, which is effective in terms of power consumption and ease of system configuration.
[Brief description of the drawings]
FIG. 1 is a waveform diagram illustrating a method for driving an antiferroelectric liquid crystal panel of the present invention.
FIG. 2 is an example of a waveform diagram in which the driving method of the antiferroelectric liquid crystal panel of the present invention is applied to a field sequential color liquid crystal device.
FIG. 3 is a diagram schematically showing applied voltage-transmitted light intensity characteristics of an antiferroelectric liquid crystal panel used in the present invention.
FIG. 4 is a diagram illustrating an electronic camera that prints light that has passed through a liquid crystal shutter on photographic paper.
FIGS. 5A and 5B are a block diagram of a driving circuit for realizing the driving method of the antiferroelectric liquid crystal panel of the present invention and a conceptual diagram of the configuration of each block.
FIG. 6 is a diagram for explaining a display data transfer method for displaying gradation.
FIG. 7 is a waveform diagram for explaining a first embodiment that embodies a driving method of an antiferroelectric liquid crystal panel of the present invention.
FIG. 8 is a block diagram of a drive circuit that embodies the first embodiment and a diagram for explaining the configuration of each block;
FIG. 9 is a diagram illustrating an internal circuit and functions of a segment driver IC used in the present invention.
FIG. 10 is a waveform diagram for explaining a second embodiment which embodies the driving method of the antiferroelectric liquid crystal panel of the present invention.
FIG. 11 is a block diagram of a drive circuit that embodies a second embodiment and a diagram for explaining the configuration of each block;
FIG. 12 is a diagram showing a double helix structure in a bulk state of an antiferroelectric liquid crystal placed in free space.
FIG. 13 is a diagram illustrating a stabilized arrangement of molecules in a surface stabilization cell.
FIG. 14 is a diagram showing molecular orientation between layers of an antiferroelectric liquid crystal when an applied voltage is 0V.
FIG. 15 is a diagram showing the molecular orientation of antiferroelectric liquid crystal when an electric field is continuously applied.
FIG. 16 is a diagram showing the “relationship between induced spontaneous polarization and applied voltage” of antiferroelectric liquid crystal and ferroelectric liquid crystal.
FIG. 17 is a diagram showing a “transmitted light intensity-applied voltage” characteristic of a typical antiferroelectric liquid crystal panel.
FIG. 18 is a diagram showing a conventional static drive waveform in the PWM method.
FIG. 19 is an example of a driving waveform diagram in which the conventional driving method is used for a field sequential color liquid crystal device.
FIG. 20 is a block diagram of a driving circuit for realizing a conventional driving method and a diagram for explaining a configuration of each block.
FIG. 21 is a diagram showing “transmitted light intensity-applied voltage” characteristics caused by manufacturing variations of antiferroelectric liquid crystal panels.
FIG. 22 is a diagram schematically showing “transmitted light intensity-applied voltage” characteristics caused by manufacturing variations of antiferroelectric liquid crystal panels.
FIG. 23 is a diagram showing a change in transmitted light intensity when a panel that transmits light in a state where an applied voltage is 0 is driven by a conventional method.
[Explanation of symbols]
12 frame period
14 Shift register
16 Data latch
18 Analog switch
20 Antiferroelectric liquid crystal
60 First stable state
62 Second stable state
64 Third stable state
40 Upper transparent substrate
42 Lower transparent substrate
44 segment electrodes
46 Common electrode
52 segment driver IC

Claims (10)

上下の透明基板に狭持され、印加される電圧により光学的な第1と第2と第3の安定状態を有し、正極性の電圧値V12以上の電圧を印加することにより前記第1の安定状態から前記第2の安定状態への移行が始まり、正極性の電圧値V21以下の電圧を印加することにより前記第2の安定状態から前記第1の安定状態への移行が始まり、負極性の電圧値V13以下の電圧を印加することにより前記第1の安定状態から前記第3の安定状態への移行が始まり、負極性の電圧値V31以上の電圧を印加することにより前記第3の安定状態から前記第1の安定状態への移行が始まる、3安定ヒステリシス特性を有する反強誘電性液晶パネルの駆動方法において、前記電圧値V12,V13よりも絶対値が小さな正極性の電圧+Vreと負極性の電圧−Vreを液晶に印加する手段を備え、前記第1の安定状態の維持期間には前記正極性の電圧+Vreもしくは負極性の電圧−Vreを液晶に印加するすることを特徴とする反強誘電性液晶パネルの駆動方法。It is sandwiched between upper and lower transparent substrates and has optical first, second and third stable states depending on the applied voltage, and the first voltage is applied by applying a voltage of positive polarity voltage value V12 or more. The transition from the stable state to the second stable state begins, and the transition from the second stable state to the first stable state begins by applying a voltage having a positive voltage value V21 or less, and the negative polarity Transition from the first stable state to the third stable state is started by applying a voltage equal to or lower than the voltage value V13, and the third stable state is applied by applying a voltage having a negative polarity voltage value V31 or higher. In the method of driving an antiferroelectric liquid crystal panel having a three-stable hysteresis characteristic, the transition from the state to the first stable state starts, and the positive voltage + Vre and the negative electrode having absolute values smaller than the voltage values V12 and V13 Sex electricity Means for applying -Vre to the liquid crystal, wherein the positive voltage + Vre or the negative voltage -Vre is applied to the liquid crystal during the first stable state maintaining period. Driving method of liquid crystal panel. 液晶の所望の表示状態に応じた電圧を印加する各フレーム期間内で液晶が前記第1の安定状態をとる時間と前記第2もしくは第3の安定状態をとる時間の比によって階調を表示し、前記第2の安定状態をとる時間と前記第1の安定状態をとる時間の比によって階調を表示するフレーム期間においては、前記V12よりも絶対値が十分大きな正極性電圧を印加することによって液晶を前記第2の安定状態とし、前記負極性の電圧−Vreを印加することによって液晶を前記第1の安定状態とし、前記第3の安定状態をとる時間と前記第1の安定状態をとる時間の比によって階調を表示するフレーム期間においては、前記V13よりも絶対値が十分大きな負極性電圧を印加することによって液晶を前記第3の安定状態とし、前記正極性の電圧Vreを印加することによって液晶を前記第1の安定状態とすることを特徴とする請求項1記載の反強誘電性液晶パネルの駆動方法。The gradation is displayed by the ratio of the time during which the liquid crystal takes the first stable state and the time when the liquid crystal takes the second or third stable state within each frame period in which a voltage corresponding to the desired display state of the liquid crystal is applied. By applying a positive voltage having a sufficiently larger absolute value than V12 in the frame period in which the gradation is displayed by the ratio of the time for taking the second stable state and the time for taking the first stable state. The liquid crystal is set to the second stable state, and the negative voltage −Vre is applied to set the liquid crystal to the first stable state. The time for taking the third stable state and the first stable state are taken. In the frame period in which gradation is displayed according to the time ratio, the negative voltage having a sufficiently larger absolute value than V13 is applied to bring the liquid crystal into the third stable state, and the positive voltage Vr. Antiferroelectric method of driving a liquid crystal panel according to claim 1, characterized in that said liquid crystal first stable state by applying a. 前記第2もしくは第3の安定状態を維持させる電圧は各フレーム期間の初めから連続して印加し、前記第1の安定状態を維持させる電圧は各フレーム期間の終わりにかけて連続して印加することを特徴とする請求項2記載の反強誘電性液晶パネルの駆動方法。The voltage for maintaining the second or third stable state is continuously applied from the beginning of each frame period, and the voltage for maintaining the first stable state is continuously applied toward the end of each frame period. 3. The method for driving an antiferroelectric liquid crystal panel according to claim 2. 液晶の所望の表示状態に応じた電圧を印加する各フレーム期間内で液晶が前記第1の安定状態をとる時間と前記第2もしくは第3の安定状態をとる時間の比によって階調を表示し、前記第2の安定状態をとる時間と前記第1の安定状態をとる時間の比によって階調を表示するフレーム期間においては、前記V12よりも絶対値が十分大きな正極性電圧を印加することによって液晶を前記第2の安定状態とし、前記正極性の電圧+Vreを印加することによって液晶を前記第1の安定状態とし、前記第3の安定状態をとる時間と前記第1の安定状態をとる時間の比によって階調を表示するフレーム期間においては、前記V13よりも絶対値が十分大きな負極性電圧を印加することによって液晶を前記第3の安定状態とし、前記負極性の電圧−Vreを印加することによって液晶を前記第1の安定状態とすることを特徴とする請求項1記載の反強誘電性液晶パネルの駆動方法。The gradation is displayed by the ratio of the time during which the liquid crystal takes the first stable state and the time when the liquid crystal takes the second or third stable state within each frame period in which a voltage corresponding to the desired display state of the liquid crystal is applied By applying a positive voltage having a sufficiently larger absolute value than V12 in the frame period in which the gradation is displayed by the ratio of the time for taking the second stable state and the time for taking the first stable state. The liquid crystal is set to the second stable state, and the positive voltage + Vre is applied to set the liquid crystal to the first stable state. The time for taking the third stable state and the time for taking the first stable state In the frame period in which gradation is displayed according to the ratio, the negative voltage having a sufficiently larger absolute value than V13 is applied to bring the liquid crystal into the third stable state, and the negative voltage −V Antiferroelectric method of driving a liquid crystal panel according to claim 1, characterized in that said liquid crystal first stable state by applying a e. 前記第1の安定状態を維持させる電圧は各フレーム期間の初めから連続して印加し、前記第2もしくは第3の安定状態を維持させる電圧は各フレーム期間の終わりにかけて連続して印加することを特徴とする請求項4記載の反強誘電性液晶パネルの駆動方法。The voltage for maintaining the first stable state is applied continuously from the beginning of each frame period, and the voltage for maintaining the second or third stable state is continuously applied toward the end of each frame period. 5. The method of driving an antiferroelectric liquid crystal panel according to claim 4. 前記各フレーム期間毎に液晶に印加する電圧の極性を反転させることを特徴とする請求項5記載の反強誘電性液晶パネルの駆動方法。6. The method of driving an antiferroelectric liquid crystal panel according to claim 5, wherein the polarity of the voltage applied to the liquid crystal is inverted every frame period. 前記第1の安定状態で光の透過を遮り、前記第2及び第3の安定状態で光を透過させるよう反強誘電性液晶パネルを構成したことを特徴とする請求項1乃至6記載の反強誘電性液晶パネルの駆動方法。7. The anti-ferroelectric liquid crystal panel is configured to block light transmission in the first stable state and transmit light in the second and third stable states. Driving method of ferroelectric liquid crystal panel. 前記反強誘電性液晶パネルは1つのコモン電極と複数のセグメント電極を有する1行複数列ドットのスタティック駆動パネルであることを特徴とする請求項1乃至7記載の反強誘電性液晶パネルの駆動方法。8. The driving of an antiferroelectric liquid crystal panel according to claim 1, wherein the antiferroelectric liquid crystal panel is a static drive panel of one row and multiple columns dots having one common electrode and a plurality of segment electrodes. Method. 液晶パネルにより3原色の光の透過を順次制御して表示を行うフィールドシーケンシャルカラー液晶装置に用いたことを特徴とする請求項1乃至8記載の反強誘電性液晶パネルの駆動方法。9. The method of driving an antiferroelectric liquid crystal panel according to claim 1, wherein the liquid crystal panel is used in a field sequential color liquid crystal device that performs display by sequentially controlling transmission of light of three primary colors. 印画紙に液晶シャッターを通した光を焼き付ける電子カメラに用いたことを特徴とする請求項1乃至9記載の反強誘電性液晶パネルの駆動方法。10. The method of driving an antiferroelectric liquid crystal panel according to claim 1, wherein the method is used in an electronic camera that prints light that has passed through a liquid crystal shutter on photographic paper.
JP2003186120A 2003-06-30 2003-06-30 Driving method of antiferroelectric liquid crystal panel Pending JP2005017971A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003186120A JP2005017971A (en) 2003-06-30 2003-06-30 Driving method of antiferroelectric liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003186120A JP2005017971A (en) 2003-06-30 2003-06-30 Driving method of antiferroelectric liquid crystal panel

Publications (1)

Publication Number Publication Date
JP2005017971A true JP2005017971A (en) 2005-01-20

Family

ID=34185334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003186120A Pending JP2005017971A (en) 2003-06-30 2003-06-30 Driving method of antiferroelectric liquid crystal panel

Country Status (1)

Country Link
JP (1) JP2005017971A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243560A (en) * 2005-03-04 2006-09-14 Citizen Watch Co Ltd Method and device for driving liquid crystal optical modulating element
JP2009139652A (en) * 2007-12-06 2009-06-25 Casio Comput Co Ltd Driving circuit, driving method, and display
KR101117990B1 (en) * 2005-01-26 2012-03-06 엘지디스플레이 주식회사 Apparatus and method for driving liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117990B1 (en) * 2005-01-26 2012-03-06 엘지디스플레이 주식회사 Apparatus and method for driving liquid crystal display device
JP2006243560A (en) * 2005-03-04 2006-09-14 Citizen Watch Co Ltd Method and device for driving liquid crystal optical modulating element
JP2009139652A (en) * 2007-12-06 2009-06-25 Casio Comput Co Ltd Driving circuit, driving method, and display

Similar Documents

Publication Publication Date Title
US7889154B2 (en) Liquid crystal display apparatus and driving method
JP5378592B2 (en) Display device and display driving method
KR100674976B1 (en) Apparatus and method for driving gate lines using shared circuit in flat panel display
JP4873760B2 (en) Liquid crystal display device and driving method thereof
KR20070121318A (en) Liquid crystal display device and driving method thereof
JP2009042405A (en) Liquid crystal display device
JP2004029477A (en) Driving method of liquid crystal display, and liquid crystal display
US20070188428A1 (en) Liquid crystal display apparatus and liquid crystal display method
JPWO2009050778A1 (en) Display device having dot matrix type display element
JPWO2005081053A1 (en) Liquid crystal display
JP2008164952A (en) Liquid crystal display device
KR20050066139A (en) Driving method of in-plane-switching mode lcd
US6232943B1 (en) Liquid crystal display
JP4049192B2 (en) Electro-optical device driving method, electro-optical device, and electronic apparatus
JP4543472B2 (en) Liquid crystal display
JP2005017971A (en) Driving method of antiferroelectric liquid crystal panel
KR20050030578A (en) Electro-optical device, driving circuit thereof, driving method thereof, and electronic apparatus using electro-optical device
JP2009181106A (en) Dot matrix type display device and image writing method
KR20110076086A (en) Liquid crystal on silicon display
JP2007047350A (en) Electrooptic apparatus, driving method and electronic equipment
KR102250951B1 (en) Liquid Crystal Display Device and Driving Method the same
US20120013586A1 (en) Method and device for driving bistable liquid crystal display panel
JP2004361689A (en) Driving method of antiferroelectric liquid crystal panel
US8743041B2 (en) Liquid crystal display drive circuit and liquid crystal display device
TWI430001B (en) Display apparatus