JP2005004698A - Optical module and host system equipment - Google Patents
Optical module and host system equipment Download PDFInfo
- Publication number
- JP2005004698A JP2005004698A JP2003170541A JP2003170541A JP2005004698A JP 2005004698 A JP2005004698 A JP 2005004698A JP 2003170541 A JP2003170541 A JP 2003170541A JP 2003170541 A JP2003170541 A JP 2003170541A JP 2005004698 A JP2005004698 A JP 2005004698A
- Authority
- JP
- Japan
- Prior art keywords
- system device
- optical module
- host system
- sfp
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Storage Device Security (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、光モジュール及びホストシステム機器、より詳細には、SFP(Small Formfactor Pluggable)型の光トランシーバ等に適用可能な光モジュール及び該光モジュールを内蔵したホストシステム機器に関する。
【0002】
【従来の技術】
光ファイバとの間で光信号を送受する光トランシーバの需要が高まっている。2芯の光ファイバ(送信/受信)に対して同時に光信号のやりとりが行なえる全2重の光トランシーバについて、その電気的仕様、外観仕様等を決めたMSA(Multi Source Agreement)が締結され、このMSA規格に基づいた光トランシーバが作製されている(例えば、特許文献1,特許文献2参照)。
【0003】
図6は、MSA規格に基づいた光トランシーバの外観の一例を示す斜視図で、図中、30は光トランシーバで、該光トランシーバ30は、光コネクタを挿入するための光レセプタクル31を有する。
上記MSA規格以前の光トランシーバは、その幅が数cmとなることから、トランシーバ単品で用いられることを前提としていたが、昨今、光通信の需要の拡大に伴い、光トランシーバの実装についても高密度化が要求され、図6に示すように、例えば幅約1cm程度で細長形状のものをシステム機器に実装する際に横方向(すなわち、システム機器の幅方向)に並べて用いるようになった。尚、光コネクタとしてはLC型のコネクタを用いている。また、上記幅は銅のイーサネット(R)ケーブルについての仕様である10−BASE−T、100−BASE−T等の仕様に基づくコネクタと同一寸法である。すなわち、従来の銅ケーブルで行なっていたLAN回りの通信を、光ケーブルで行なおうと意図するものである。
【0004】
上記した細長の光トランシーバについては、2種類の規格がMSAで定められている。それぞれSFF(Small Form Factor)型、SFP(Small Formfactor Pluggable)型と呼ばれている。前者(SFF型)は、図6に示す構造のもので、マザーボードに直接半田付けなどの方法で固定し、システム機器のフェースパネルから光コネクタ部のみを露出させて、光コネクタを外部から挿抜する形式のものである。
【0005】
図7は、SFP型光トランシーバを評価治具の基板に取り付けた状態の一例を示す図である。図7(A)はSFP型光トランシーバを評価治具の基板に取り付けた状態を示す斜視図で、図7(B)はSFP型光トランシーバを評価治具の基板に取り付けた状態を示す正面図で、図中、40はSFP型光トランシーバで、該SFP型光トランシーバ40は、光コネクタを挿入するための光レセプタクル41を有する。
図7(A)及び(B)に示すように、後者(SFP型)は、本体を取り囲むケージ42(本例では金属製)を評価治具の基板(マザーボード)43に半田付け等で固定し、SFP型光トランシーバ40(本例では樹脂製)をケージ42に差し込んで用いるというものである。
【0006】
図8は、システム機器にSFF型光トランシーバ30又はSFP型光トランシーバ40を実装した状態を示す斜視図で、図中、50はシステム機器で、該システム機器50は、SFF型光トランシーバ30又はSFP型光トランシーバ40を複数実装している。図8に示すように、両者(SFF型及びSFP型)の光トランシーバをシステム機器50に取り付けた場合、両者の取り付け状態は略同様となるが、SFP型光トランシーバ40の場合、電気信号が本体後部、すなわち光コネクタが挿入される光レセプタクル41の反対側(俗に本体の後部/お尻側と呼んでいる)から入出力されている状態、すなわち電気が「on」になっている状態でも、システム機器50からSFP型光トランシーバ40本体を抜き差しできるようになっているものをいう。このように電気が「on」の状態でも抜き差しできる、ということでPluggable(Plug+able)と呼ばれている。
【0007】
ここで、上記MSA規格において、SFP型光トランシーバ40に搭載するROM(本例ではEEPROMのことをいう)には製造情報を書き込むことが義務化されている。この際、第3者によるデータの書き換えもしくは消去を防止するために、EEPROMに書き込んだ製造情報は保護されることが望ましい。そのため、大部分のEEPROMにはライトプロテクト(WP)機能が設けられている。通常、WP入力端子の電圧が‘Low’の場合にROMへの書込みが許可され、‘High’の場合にはEEPROMへの書込みが禁止される。
【0008】
従って、上記EEPROMへの製造情報書込み工程においてはWPを解除し、一方、出荷段階では書き込んだ製造情報の改変を防止するためにWPをかける必要がある。すなわち、EEPROMへの書込み可/不可を切り替えるためにWP端子への入力電圧(High/Low)を切り替える。このためにSFP型光トランシーバ外部からWP端子に電圧を供給する必要がある。しかし、SFP型光トランシーバでは外部に出ているエッジコネクタ端子の役割は予め決まっており、外部端子から信号を入力することはできない。また、上記SFP型光トランシーバは金属カバー等で覆われるため、内部に直接電圧を加えることはできない。
【0009】
図9は、従来のSFP型トランシーバ40におけるデータ書込み可/不可の設定方法を説明するためのブロック図である。図9(A)において、システム機器50は、PLD/PAL(Programmable Logic Device/Programmable Array Logic)部51,電源線52,抵抗53を有し、図9(B)において、SFP型光トランシーバ40は、ライトプロテクト(WP)端子を備えたEEPROM40aを有している。また、図9(C)は、SFP型光トランシーバ40をシステム機器50に接続した状態を示すブロック図である。PLD/PAL部51は、システム機器50が有するHostCPU(図示せず)からの制御信号をSFP型光トランシーバ40と交信させるためにI2Cプロトコルに変換するためのゲートアレイの一種でサブCPU的な役割を果たすものである(このI2Cについての詳細は、例えば、特許文献3を参照のこと)。
【0010】
ここで、SFP型光トランシーバ40のピン(端子)のうち制御用に用いるMOD_DEF(0)〜(2)のなかで、MOD_DEF(1),MOD_DEF(2)についてはそれぞれ1ビットのデータ及びクロック用に確保されているが、図9(B)に示すように、SFP型光トランシーバ40内のMOD_DEF(0)は、例えば100Ω程度の抵抗を介して接地されている。
【0011】
SFP型光トランシーバ40を駆動させるシステム機器50側において、MOD_DEF(0)に対応する信号線は、例えば3.3kΩ〜4.7kΩの抵抗53で電源線52に接続されており(プルアップされている)、システム機器50側のPLD/PAL部51内の回路でこのMOD_DEF(0)信号を受けるゲート入力が‘High’に保持されている状態である。次に、SFP型光トランシーバ40をシステム機器50のケージ内に正常に挿入すると、図9(C)に示すように、システム機器50側のMOD_DEF(0)信号線と、SFP型光トランシーバ40内のMOD_DEF(0)信号線が接続されるため、このMOD_DEF(0)信号のレベルが電源電圧をプルアップ抵抗53(本例では3.3kΩ〜4.7kΩ)と、SFP型光トランシーバ40側の100Ωとで分圧するレベル、すなわち‘Low’レベルに設定されることとなる。
【0012】
上記の結果、PLD/PAL部51内のゲートに入力するMOD_DEF(0)信号が‘High’→‘Low’、本例では+3.3V→0Vに変化する。この変化を受けてシステム機器50側は、該当するSFPケージにSFP型光トランシーバ40本体が挿入されたことを認識し、その信号が‘Low’状態を継続する限り、ケージ内にSFP型光トランシーバ40が存在していることを確認できることとなる。
【0013】
上記のようなSFP型光トランシーバ40において、その工場出荷時に内蔵するEEPROM40aへのデータ書込みが行なわれる。この際、EEPROM40aのWP(ライトプロテクト)を外しておく(すなわち、WP端子を‘Low’にセットする)。
【0014】
従来、上記WP端子は常に‘Low’(イネーブル)にセットしていた。すなわち、GNDパターンに落としていた。EEPROM40aの読み出しについては、WP端子機能は関与していないために、WP端子をGNDに落としてもRead/Writeの機能面では問題とはならない。しかしながら、実際に利用する際に、イネーブル、すなわち書込み可の状態となっているために、ユーザの誤使用によりEEPROM40aのデータを書き換える可能性も残されており適当ではない。
【0015】
そこで、EEPROM40aにライトプロテクトをかけるために、EEPROM40aにライトプロテクトOFF状態でデータを書き込んだ後に、基板上にチップ部品(ジャンパ)を付加することによりライトプロテクトをONとするようにしたデータ書込み可/不可の設定方法がある。小型のSFP型光トランシーバ40の場合、ライトプロテクトのON/OFFを切り替えるスイッチを搭載するスペースがないため、ジャンパを付加することにより対応しているのが実情である。しかしながら、上記データ書込み可/不可設定方法によると、チップ部品の実装工程が1つ増加すると共に、製品の最終工程で部品実装することになるため、パッケージの機構設計にも制約を受けることになる。
【0016】
【特許文献1】
米国特許第6,149,465号公報
【特許文献2】
特開2001−298217号公報
【特許文献3】
米国特許第4,689,740号公報
【0017】
【発明が解決しようとする課題】
本発明は、上述のごとき実情に鑑みてなされたものであり、光モジュール内部にゲート素子(インバータ)及び抵抗からなる回路を追加することにより、当該光モジュールに内蔵するROMへのデータの書込み可/不可を外部のシステム機器側から容易に切り替え可能とすること、を目的としてなされたものである。
【0018】
【課題を解決するための手段】
本発明は、光ファイバとの間で光信号を送受信するための光モジュールであって、ホストシステム機器と接続可能とし、データを記憶するメモリと、そのメモリに対してデータの書込み可/不可を設定するための書込み保護端子と、ゲート素子及び抵抗からなる回路とを有しており、その回路は、ホストシステム機器からの入力レベルに応じて書込み保護端子に‘High’又は‘Low’を出力することを特徴としたものである。
【0019】
また、本発明は、光ファイバとの間で光信号を送受信するための光モジュールを内蔵したホストシステム機器であって、光モジュールは、データを記憶するメモリと、そのメモリに対してデータの書込み可/不可を設定するための書込み保護端子と、ゲート素子及び抵抗からなる回路とを有しており、その回路は、ホストシステム機器からの入力レベルに応じて書込み保護端子に‘High’又は‘Low’を出力することを特徴としたものである。
【0020】
【発明の実施の形態】
図1は、本発明の一実施形態に係わるSFP型光トランシーバの内部回路の一例を示すブロック図で、図中、10はSFP型光トランシーバ(以下、しばしばSFP型光モジュールという)で、該SFP型光トランシーバ10は、発光素子部1(以下、Tx部1という),受光素子部2(以下、Rx部2という),制御部3を有している。このように、本実施形態のSFP型光トランシーバ10の内部はTx部1,Rx部2,制御部3に大きく分けて構成される。Tx部1は、図示しないシステム機器から、TD+、TD−の相補的(位相が180°異なる)信号を受け、これに対応して半導体レーザ1a(以下、LD1aという)を駆動して光ファイバに対して信号光を発生する。
【0021】
Tx部1において外部からの情報信号又は外部への情報信号としては、TxDisableとTxFaultとの2つの信号が設定されている。上記TxDisableは、LD1aの発光を強制的に断とする信号であり、TxFaultは、LD1aの発光強度の積分値を一定にするようにLD1aには帰還制御(APC:Auto Power Control)がなされているが、LD1a自体、あるいはLD1aからの発光をモニタする回路等にエラーが発生し、このAPC制御ループが正常に機能していないことを外部に知らせるための信号である。
【0022】
Rx部2は、光ファイバからの信号をフォトダイオード2a(Photo Diode、以下、PD2aという)で受信し、この受信信号から正規のデータ信号を再生して出力するRD+,RD−、更に、Rx部2において外部からの情報信号又は外部への情報信号としては、現在受信しているデータの信号速度がどれくらいかを示すRxRate信号と、受信信号が微弱過ぎて正常にデータ信号を再生できないことを示すRxLOS(Loss Of Signal)信号との2つがある。
【0023】
また、制御部3は、CPU3a及びROM3b1,ROM3b2,・・・(以下、ROM3bで代表する)から構成される。CPU3aは制御用CPUであり、1ビット型を用いるのが一般的である。これは、SFF型及びSFP型の光トランシーバでは、その筐体体積、あるいは内部回路基板の面積が狭いために高性能なCPUを搭載することができないため、搭載面積を第1に考慮すると、必然的に1ビット型CPUに帰結することになる。また、これに合わせてROM3bも、1ビット型のROMを用いるのが一般的である。
【0024】
また、図示しないRAMについては、CPU3aの内部レジスタをRAMとして用いる。CPU3aと外部(システム機器)との通信はI2Cバス(詳細は、例えば、特許文献3を参照のこと)を介して行う。このI2Cバスは、2線バス方式と呼ばれ、一方はデータラインに、他方はクロックラインとして用い、このバスに接続される機器は全てW−ORされる方式である。
【0025】
ROM3bには、Tx部1、Rx部2の制御情報が書き込まれている。Tx部1側でみるならば、例えば、LD1aの所定光出力を得るためのバイアス電流の値について、その温度に対する変化の様子や、変調電流の温度変化の様子が含まれ、Rx部2側でみるならば、例えば、データ閾値の温度変化の様子等が含まれる。
【0026】
図2は、実際のSFP型光モジュール10における端子の配置状態の一例を示す図である。本実施形態に示すSFP型光モジュール10において、前述した各信号は、20ピンの端子に割り振られている。すなわち、Tx部1,Rx部2,制御部3からなる3つの部分に対し、Tx部1が8ピン,Rx部2が9ピン,制御部3が3ピンとそれぞれ振り分けられて外部(システム機器)と交信する。
ここで、図中、電源VeeT及びVeeRはGND(0V)され、また、VccT及びVccRには、例えば3.3Vの電源電圧が供給される。電源VeeT,VeeR,VccT,VccRを分離しているのは、Tx部1、Rx部2相互の干渉を防ぐためである。
【0027】
図3は、SFP型光モジュール10とシステム機器との交信状態を説明するための内部回路の一例を示すブロック図で、図中、11はSer/Des−IC部,12はPLD/PAL部で、SFP型光モジュール10は、システム機器側のHostCPU13と交信可能に接続されている。また、本実施形態に示すシステム機器は、HostCPU13,RAM14,ROM15,データバス16を有している。
【0028】
上記システム機器内のデータから光ファイバ17への信号又は光ファイバ18からの信号はSer/Des−IC部11に入力される。Ser/Des−IC部11は、例えば8ビット並列信号を1ビット直列に変換する、あるいは逆に1ビット直列の信号を8ビット並列信号に変換するためのICである。当然に、1ビット直列信号は8ビット並列信号より少なくとも8倍の速度を有する信号となる。このSer/Des−IC部11は、SFP型光トランシーバ10と1対1に対応している。すなわち、8ビット並列信号(例えば、伝送速度140Mbps)はSer/Des−IC部11に入力され、1ビット直列(例えば、伝送速度1120Mbps)の相補的な信号に変換され、その変換された信号がSFP型光トランシーバ10のTx部1に入力され、Tx部1のLD1aを駆動して対応する光信号に変換され、その光信号が光ファイバ17を伝播する。
【0029】
一方、光ファイバ18内を伝播してきた、例えば、伝送速度1120Mbpsの光信号は、Rx部2で受光され、電気信号に変換及び増幅されて相補的な信号となった後、Ser/Des−IC部11に入力され、例えば、伝送速度140Mbpsの8ビット並列信号となってデータバス16上に出力される。
【0030】
HostCPU13は、システム機器に少なくとも1個搭載され、このHostCPU13は、SFP型光モジュール10の内部に搭載されるCPU(すなわち、前述したCPU3a)とは異なり、例えば16〜32ビットの並列処理が可能な高性能なものをいう。多ビット並列処理であるので、システム機器に少なくとも1個あれば十分である。但し、信号速度が速くなった場合、あるいは、搭載されるSFPモジュール10の個数が増加してCPU性能が不足してきた場合には、複数個のCPUを並列動作させることも可能である。
【0031】
HostCPU13によるSFP型光トランシーバ10の制御は次のように行なわれる。
HostCPU13にはRAM14,ROM15が付随する。ROM15にはHostCPU13を動作させるためのプログラム、及び各種定数が書き込まれており、RAM14にはテンポラリなデータが書き込まれる。SFP型光トランシーバ10のTx側TxDisable,TxFault信号、及びRx側のRxRate,RxLOS信号は直接HostCPU13と交信される。
【0032】
一方、MOD_DEF(0)〜(2)の制御信号は、一端であるPLD/PAL部12で仲介した後、SFP型光トランシーバ10と交信される。図3において点線で囲んだ部分は、1つのSFP型光トランシーバ10に対してシステム機器側で対応する回路である。尚、PLD/PAL部12は、HostCPU13からの制御信号をSFP型光トランシーバ10と交信させるためにI2Cプロトコルに変換するためのゲートアレイの一種でサブCPU的な役割を果たすものである。
【0033】
上記説明したSFP型光トランシーバ10では、その工場出荷時に内蔵するROM(本例では図1に示したROM3b)へのデータ書込みが行なわれる。使用しているROM3bは、アドレス(ここで規定するアドレスは、ROM3b内の該当ビットに対するアドレスではなく、ROM3b自体のアドレスを指し、一般にはチップセレクト信号に該当するものである)により選択された1つのROMに対し,まず、7〜8ビットのアドレス信号(ROM3b内の該当ビットに対するアドレス信号)を1ビットの直列信号として送信し、次いで、ここで選択されたアドレスに書き込む8ビット並列データを1ビットの直列信号として送信して書き込む。この際にROM3bのWP(ライトプロテクト)を外しておく(すなわち、WP端子を‘Low’にセットする)。
【0034】
前述したように、従来、上記WP端子は常に‘Low’(イネーブル)にセットしていた。すなわち、GNDパターンに落としていた。ROM3bの読み出しについては、WP端子機能は関与していないために、WP端子をGNDに落としてもRead/Writeの機能面では問題とはならない。しかしながら、実際に利用する際に、イネーブル、すなわち書込み可の状態となっているために、ユーザの誤使用によりROMデータを書き換える可能性も残されており適当ではない。
【0035】
本発明は、上記課題を解決するために、下記の図4及び図5に示すようなゲート回路をSFP型トランシーバ10の内部に追加する。尚、以下の説明においてSFP型トランシーバを代表例として説明するものとするが、本発明は、SFF型トランシーバにも同様に適用することができる。
【0036】
図4は、本発明に係わるSFP型光トランシーバ10に追加したゲート回路の一例を示す図で、図中、4はゲート回路で、該ゲート回路4は、抵抗4a,ゲート素子(インバータ)4bを有する。図1に示したROM3bのWP端子は、ゲート回路4を介してMOD_DEF(0)に接続されると共に、抵抗4aを介して接地される。尚、本実施形態において、抵抗4aの抵抗値を、例えば100Ωとして説明するものとする。
図5は、本発明に係わるSFP型光トランシーバ10におけるデータ書込み可/不可の設定方法を説明するためのブロック図である。図5(A)において、システム機器20は、PLD/PAL部12,電源線12a,抵抗12bを有し、図5(B)において、SFP型光トランシーバ10は、ライトプロテクト(WP)端子を備えたROM3b(本例ではEEPROM3b),ゲート回路4を有している。また、図5(C)は、SFP型光トランシーバ10をシステム機器20に接続した状態を示すブロック図である。
【0037】
ここで、前述の図9において説明したように、MOD_DEF(0)信号は、SFP型光トランシーバ10がケージ内にあるか否かを確認するためのDCレベルを表すための信号である。本発明は、SFP型光トランシーバ10に内蔵したゲート回路4を接続したMOD_DEF(0)信号を用いることにより、SFP型光トランシーバ10内のEEPROM3bの書込み保護を行うようにしたものである。上記MOD_DEF(0)信号に対応した信号線は、システム機器20側の電源を入れたままの状態で、SFP型光トランシーバ10を着脱自在に抜き差しできるようにするためのもので、ホットプラグ信号線という。
【0038】
すなわち、SFP型光トランシーバ10内でEEPROM3bのWP端子を、ゲート回路4(抵抗4a及びゲート素子4b)を介してMOD_DEF(0)に接続すると共に、抵抗4aを介して接地する。SFP型光トランシーバ10がケージとは独立に電源が入力された状態では、新たに挿入したゲート素子4bの入力が、例えば100Ω(抵抗4a)を介して接地されている状態であるので、このゲート素子4bの入力が‘Low’となり、その結果、ゲート素子4bの出力は‘High’となり、WP端子の入力も‘High’となって書込み保護がなされる。
【0039】
上記の状態は、SFP型光トランシーバ10が適正なケージに挿入されシステム機器20と接続されている状態においても同様である。従って、図5(C)に示すように、システム機器20のMOD_DEF(0)ラインは、例えば3.3kΩ〜4.7kΩの抵抗12bでプルアップされているために、新たに設置されたゲート素子4bの入力は‘Low’レベル(本例の場合0V)が維持されることに変わりがない(すなわち、数kΩと100Ωとで分圧されたレベルが入力となるため)。従って、SFP型光トランシーバ10の通常動作には何等の影響も与えない。
【0040】
また、EEPROM3bに対してデータの書込みを行う場合、図5(B)に示すように、プルアップする抵抗12bを、例えば0Ωに変更することで、ゲート素子4bの入力が‘High’(本例では+3.3V)となり、その結果、ゲート素子4bの出力は‘Low’(本例では0V)、すなわち、SFP型光トランシーバ10のWP端子への入力電圧が‘Low’となる。これにより、EEPROM3bに対してデータの書込みを行うことができる。
【0041】
一方、図5(B)において、前述の図7に示したような評価治具を用いた場合、システム機器20に相当する評価治具の回路基板上にMOD_DEF(0)信号はプルアップされていないため、オープンな状態となっている。従って、このMOD_DEF(0)信号を直接評価治具の電源に接続することで、新たに設置したゲート素子4bの入力レベルを‘High’(本例では+3.3V)に設定することができる。その結果、ゲート素子4bの出力は‘Low’(本例では0V)となるため、SFP型光トランシーバ10のWP端子への入力電圧が‘Low’となり、EEPROM3bに対するデータの書込みを行うことができる。このように、SFP型光トランシーバ10を実装するシステム機器に限らず、システム機器に相当する評価治具を用いてROMに対するデータの書込み可/不可を設定するようにしてもよい。
【0042】
上記したように、ゲート素子4bへの入力レベルを‘High’とすることで、ゲート素子4bの出力を‘Low’、すなわちWP端子への入力を‘Low’(イネーブル)に設定できるため、EEPROM3bに対するデータの書換えを容易に行なえることとなる。尚、SFP型光トランシーバ10に新たに設けるゲート素子4bは、例えば、一般のMOSゲート等を好適に用いることができる。
【0043】
本発明によると、SFP型光トランシーバをシステム機器あるいは評価治具のいずれかに搭載した場合において、これら外部機器側のプルアップ抵抗等の抵抗値を変更することにより、光トランシーバ内のROMに対してデータの書込み可/不可を容易に設定することができる。
【0044】
上記説明では、ROMへの書込み保護(WP)端子が‘Low Enable’のものについて説明したが、同様なことは‘High Enable’についても行なうことが可能である。この場合、単にゲート素子4bを二段直列にするのみで、MOD_DEF(0)信号から‘High Enable’のWP信号を生成することができる。この場合、WP端子への出力信号が‘High’となった場合に、ROMへの書込みが可能となる(すなわち、WP端子への出力信号が‘Low’となった場合に、ROMへの書込みが不可となる)。
【0045】
また、SFP型光トランシーバによっては、MOD_DEF(0)信号が当該光トランシーバ内で‘High’に設定されていて、ホストシステム(システム機器側)の同ラインが‘Low’で、光トランシーバがホストシステム側にプラグされることにより、MOD_DEF(0)ラインが‘Low’→‘High’に変化するものも想定され得るが、その場合には、光トランシーバ内のゲート素子の個数を奇数にするか、偶数にするかを適宜選択することにより、同様の機能を実現することができる。
【0046】
すなわち、本発明のSFP型光トランシーバは、システム機器側から入力される入力レベル(‘High’又は‘Low’)に応じて、WP端子に‘High’又は‘Low’を出力するものであり、その入力と出力の対応関係はゲート素子の個数に応じて任意に設定することができる。
【0047】
【発明の効果】
本発明によると、光モジュール内部にゲート素子(インバータ)及び抵抗からなる回路を追加することにより、当該光モジュールに内蔵するROMへのデータの書込み可/不可を外部のシステム機器側から容易に切り替えることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係わるSFP型光トランシーバの内部回路の一例を示すブロック図である。
【図2】実際のSFP型光モジュールにおける端子の配置状態の一例を示す図である。
【図3】SFP型光モジュールとシステム機器との交信状態を説明するための内部回路の一例を示すブロック図である。
【図4】本発明に係わるSFP型光トランシーバに追加したゲート回路の一例を示す図である。
【図5】本発明に係わるSFP型光トランシーバにおけるデータ書込み可/不可の設定方法を説明するためのブロック図である。
【図6】MSA規格に基づいた光トランシーバの外観の一例を示す斜視図である。
【図7】SFP型光トランシーバを評価治具の基板に取り付けた状態の一例を示す図である。
【図8】システム機器にSFF型光トランシーバ又はSFP型光トランシーバを実装した状態を示す斜視図である。
【図9】従来のSFP型トランシーバにおけるデータ書込み可/不可の設定方法を説明するためのブロック図である。
【符号の説明】
1…発光素子(Tx)部、1a…半導体レーザ(LD)、2…受光素子(Rx)部、2a…フォトダイオード(PD)、3…制御部、3a…CPU、3b,40a…ROM(EEPROM)、4…ゲート回路、4a,12b,53…抵抗、4b…ゲート素子(インバータ)、10,40…SFP型光トランシーバ、11…Ser/Des−IC部、12,51…PLD/PAL部、12a,52…電源線、13…HostCPU、14…RAM、15…ROM、16…データバス、17,18…光ファイバ、20,50…システム機器、30…SFF型光トランシーバ、31,41…光レセプタクル、42…ケージ、43…基板。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an optical module and a host system device, and more particularly, to an optical module applicable to an SFP (Small Form Factor Pluggable) type optical transceiver and the like, and a host system device incorporating the optical module.
[0002]
[Prior art]
There is an increasing demand for optical transceivers that transmit and receive optical signals to and from optical fibers. An MSA (Multi Source Agreement) that determines the electrical specifications, appearance specifications, etc. is concluded for a full duplex optical transceiver that can exchange optical signals simultaneously with a two-core optical fiber (transmission / reception). An optical transceiver based on the MSA standard has been manufactured (for example, see
[0003]
FIG. 6 is a perspective view showing an example of the appearance of an optical transceiver based on the MSA standard. In FIG. 6, 30 is an optical transceiver, and the
Since the optical transceiver before the MSA standard is several centimeters wide, it was assumed that the transceiver would be used as a single unit. As shown in FIG. 6, for example, when an elongated product having a width of about 1 cm is mounted on a system device, it is used side by side in the horizontal direction (that is, the width direction of the system device). An LC connector is used as the optical connector. Moreover, the said width | variety is the same dimension as the connector based on specifications, such as 10-BASE-T and 100-BASE-T which are specifications about a copper Ethernet (R) cable. In other words, the communication around the LAN, which has been performed with the conventional copper cable, is intended to be performed with the optical cable.
[0004]
For the above-described elongated optical transceiver, two types of standards are defined by the MSA. They are called SFF (Small Form Factor) type and SFP (Small Form Factor Pluggable) type, respectively. The former (SFF type) has the structure shown in FIG. 6 and is fixed directly to the mother board by a method such as soldering, exposing only the optical connector portion from the face panel of the system device, and inserting and removing the optical connector from the outside. Of the form.
[0005]
FIG. 7 is a diagram illustrating an example of a state in which the SFP optical transceiver is attached to the substrate of the evaluation jig. FIG. 7A is a perspective view showing a state in which the SFP type optical transceiver is attached to the substrate of the evaluation jig, and FIG. 7B is a front view showing a state in which the SFP type optical transceiver is attached to the substrate of the evaluation jig. In the figure,
As shown in FIGS. 7A and 7B, in the latter (SFP type), a cage 42 (made of metal in this example) surrounding the main body is fixed to a substrate (motherboard) 43 of an evaluation jig by soldering or the like. The SFP optical transceiver 40 (made of resin in this example) is inserted into the
[0006]
FIG. 8 is a perspective view showing a state in which the SFF type
[0007]
Here, in the MSA standard, it is obliged to write manufacturing information in a ROM (referred to as an EEPROM in this example) mounted on the SFP
[0008]
Therefore, in the manufacturing information writing process to the EEPROM, it is necessary to release the WP, while at the shipping stage, it is necessary to apply the WP to prevent alteration of the written manufacturing information. That is, the input voltage (High / Low) to the WP terminal is switched in order to enable / disable writing to the EEPROM. Therefore, it is necessary to supply a voltage to the WP terminal from the outside of the SFP type optical transceiver. However, in the SFP optical transceiver, the role of the edge connector terminal that is exposed to the outside is determined in advance, and signals cannot be input from the external terminal. Further, since the SFP type optical transceiver is covered with a metal cover or the like, a voltage cannot be directly applied to the inside.
[0009]
FIG. 9 is a block diagram for explaining a data write enable / disable setting method in the conventional
[0010]
Here, among MOD_DEF (0) to (2) used for control among pins (terminals) of the SFP
[0011]
On the
[0012]
As a result, the MOD_DEF (0) signal input to the gate in the PLD /
[0013]
In the SFP type
[0014]
Conventionally, the WP terminal is always set to “Low” (enable). That is, it was dropped to the GND pattern. Since the WP terminal function is not involved in reading from the
[0015]
Therefore, in order to write-protect the
[0016]
[Patent Document 1]
US Pat. No. 6,149,465
[Patent Document 2]
JP 2001-298217 A
[Patent Document 3]
U.S. Pat. No. 4,689,740
[0017]
[Problems to be solved by the invention]
The present invention has been made in view of the above circumstances, and by adding a circuit composed of a gate element (inverter) and a resistor inside the optical module, data can be written to a ROM built in the optical module. This is for the purpose of enabling easy switching from the external system device side.
[0018]
[Means for Solving the Problems]
The present invention is an optical module for transmitting / receiving optical signals to / from an optical fiber, which can be connected to a host system device, a memory for storing data, and data writable / impossible to the memory. It has a write protection terminal for setting and a circuit composed of a gate element and a resistor, and the circuit outputs “High” or “Low” to the write protection terminal according to the input level from the host system device. It is characterized by doing.
[0019]
The present invention also relates to a host system device incorporating an optical module for transmitting and receiving an optical signal to and from an optical fiber. The optical module includes a memory for storing data and data writing to the memory. It has a write protection terminal for setting enable / disable and a circuit composed of a gate element and a resistor, and the circuit has “High” or “high” at the write protection terminal according to the input level from the host system device. Low 'is output.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram showing an example of an internal circuit of an SFP optical transceiver according to an embodiment of the present invention. In FIG. 1,
[0021]
In the
[0022]
The
[0023]
The
[0024]
For the RAM (not shown), the internal register of the
[0025]
In the
[0026]
FIG. 2 is a diagram illustrating an example of a terminal arrangement state in the actual SFP type
Here, in the figure, the power sources VeeT and VeeR are GND (0 V), and a power source voltage of, for example, 3.3 V is supplied to VccT and VccR. The reason why the power sources VeeT, VeeR, VccT, and VccR are separated is to prevent interference between the
[0027]
FIG. 3 is a block diagram showing an example of an internal circuit for explaining the communication state between the SFP type
[0028]
A signal from the data in the system device to the
[0029]
On the other hand, for example, an optical signal having a transmission speed of 1120 Mbps that has propagated through the
[0030]
At least one
[0031]
The
The
[0032]
On the other hand, the control signals of MOD_DEF (0) to (2) are communicated with the SFP
[0033]
In the SFP
[0034]
As described above, conventionally, the WP terminal is always set to “Low” (enable). That is, it was dropped to the GND pattern. Since the WP terminal function is not involved in the reading of the
[0035]
In order to solve the above problems, the present invention adds a gate circuit as shown in FIGS. 4 and 5 below to the inside of the
[0036]
FIG. 4 is a diagram showing an example of a gate circuit added to the SFP type
FIG. 5 is a block diagram for explaining a data write enable / disable setting method in the SFP
[0037]
Here, as described above with reference to FIG. 9, the MOD_DEF (0) signal is a signal for representing a DC level for confirming whether or not the SFP
[0038]
That is, in the SFP
[0039]
The above state is the same when the SFP
[0040]
Further, when data is written to the
[0041]
On the other hand, in FIG. 5B, when the evaluation jig as shown in FIG. 7 is used, the MOD_DEF (0) signal is pulled up on the circuit board of the evaluation jig corresponding to the
[0042]
As described above, by setting the input level to the
[0043]
According to the present invention, when the SFP type optical transceiver is mounted on either the system device or the evaluation jig, the resistance value such as the pull-up resistor on the external device side is changed, so that the ROM in the optical transceiver is changed. Thus, it is possible to easily set whether data can be written.
[0044]
In the above description, the ROM write protection (WP) terminal has been described as having “Low Enable”, but the same thing can be performed for “High Enable”. In this case, a WP signal of “High Enable” can be generated from the MOD_DEF (0) signal simply by connecting the
[0045]
Also, depending on the SFP type optical transceiver, the MOD_DEF (0) signal is set to “High” in the optical transceiver, the same line of the host system (system equipment side) is “Low”, and the optical transceiver is the host system. It can be assumed that the MOD_DEF (0) line changes from 'Low' to 'High' by being plugged in, but in that case, the number of gate elements in the optical transceiver is set to an odd number, A similar function can be realized by appropriately selecting whether the number is even.
[0046]
That is, the SFP optical transceiver of the present invention outputs 'High' or 'Low' to the WP terminal according to the input level ('High' or 'Low') input from the system equipment side. The correspondence between the input and the output can be arbitrarily set according to the number of gate elements.
[0047]
【The invention's effect】
According to the present invention, by adding a circuit composed of a gate element (inverter) and a resistor inside the optical module, data writing to / from the ROM built in the optical module is easily switched from the external system device side. be able to.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of an internal circuit of an SFP optical transceiver according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating an example of a terminal arrangement state in an actual SFP type optical module.
FIG. 3 is a block diagram showing an example of an internal circuit for explaining a communication state between an SFP type optical module and a system device.
FIG. 4 is a diagram showing an example of a gate circuit added to an SFP type optical transceiver according to the present invention.
FIG. 5 is a block diagram for explaining a data write enable / disable setting method in the SFP optical transceiver according to the present invention.
FIG. 6 is a perspective view showing an example of the appearance of an optical transceiver based on the MSA standard.
FIG. 7 is a diagram showing an example of a state in which an SFP type optical transceiver is attached to a substrate of an evaluation jig.
FIG. 8 is a perspective view showing a state in which an SFF type optical transceiver or an SFP type optical transceiver is mounted on a system device.
FIG. 9 is a block diagram for explaining a data write enable / disable setting method in a conventional SFP type transceiver;
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003170541A JP2005004698A (en) | 2003-06-16 | 2003-06-16 | Optical module and host system equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003170541A JP2005004698A (en) | 2003-06-16 | 2003-06-16 | Optical module and host system equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005004698A true JP2005004698A (en) | 2005-01-06 |
Family
ID=34095308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003170541A Pending JP2005004698A (en) | 2003-06-16 | 2003-06-16 | Optical module and host system equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005004698A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026789A (en) * | 2007-07-17 | 2009-02-05 | Nec Corp | Optical module, host board, and manufacturing method of host board |
JP2009296213A (en) * | 2008-06-04 | 2009-12-17 | Sumitomo Electric Ind Ltd | Optical data link |
JP2010182068A (en) * | 2009-02-05 | 2010-08-19 | Sumitomo Electric Ind Ltd | Optical transceiver |
CN101819431A (en) * | 2010-03-03 | 2010-09-01 | 成都优博创技术有限公司 | Device for simultaneously controlling TxDIS signal by hardware and software |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06208513A (en) * | 1993-01-08 | 1994-07-26 | Nec Corp | Data protecting device for storage device |
JPH11306086A (en) * | 1998-04-23 | 1999-11-05 | Toshiba Microelectronics Corp | Memory module device |
JP2000222288A (en) * | 1999-01-28 | 2000-08-11 | Mitsubishi Electric Corp | Security function invalidating circuit for flash memory |
JP2003107300A (en) * | 2001-09-28 | 2003-04-09 | Sumitomo Electric Ind Ltd | Optical module |
JP2003168805A (en) * | 2001-11-30 | 2003-06-13 | Sharp Corp | Light transmission/reception module and electronic unit |
-
2003
- 2003-06-16 JP JP2003170541A patent/JP2005004698A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06208513A (en) * | 1993-01-08 | 1994-07-26 | Nec Corp | Data protecting device for storage device |
JPH11306086A (en) * | 1998-04-23 | 1999-11-05 | Toshiba Microelectronics Corp | Memory module device |
JP2000222288A (en) * | 1999-01-28 | 2000-08-11 | Mitsubishi Electric Corp | Security function invalidating circuit for flash memory |
JP2003107300A (en) * | 2001-09-28 | 2003-04-09 | Sumitomo Electric Ind Ltd | Optical module |
JP2003168805A (en) * | 2001-11-30 | 2003-06-13 | Sharp Corp | Light transmission/reception module and electronic unit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009026789A (en) * | 2007-07-17 | 2009-02-05 | Nec Corp | Optical module, host board, and manufacturing method of host board |
JP2009296213A (en) * | 2008-06-04 | 2009-12-17 | Sumitomo Electric Ind Ltd | Optical data link |
JP2010182068A (en) * | 2009-02-05 | 2010-08-19 | Sumitomo Electric Ind Ltd | Optical transceiver |
CN101819431A (en) * | 2010-03-03 | 2010-09-01 | 成都优博创技术有限公司 | Device for simultaneously controlling TxDIS signal by hardware and software |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3954901B2 (en) | Optical transmission jack module and plug-jack optical transmission device | |
TWI489799B (en) | Optical transceiver with equalization and controllable laser interconnection interface | |
JP4417217B2 (en) | Optical transceiver module | |
US8467689B2 (en) | Parallel-serial converter for optical transmission, optical transmission system, and electronic apparatus | |
US20060069822A1 (en) | Optical communication module | |
JP2007534029A (en) | Compact optical transceiver | |
US20090148108A1 (en) | Optical transceiver | |
JP2005049836A (en) | Optical cable with integrated electrical connector | |
US20060093373A1 (en) | Multi-transceiver module control with single microcontroller | |
US8929742B2 (en) | Optical communication module, and optical communication system in which optical communication module is used | |
US9071360B2 (en) | Optical transceiver having improved functions to load control program | |
JP2005004698A (en) | Optical module and host system equipment | |
US7092604B2 (en) | Optical transceiver module with improved DDIC and methods of use | |
CN110635849A (en) | Optical module | |
US20080079484A1 (en) | Cross-point adjustment circuit | |
JP2009296213A (en) | Optical data link | |
KR100757804B1 (en) | Configurable Input/Output Terminals | |
JP2004222293A (en) | Communication module capable of setting by use of firmware and its method | |
CN112925068B (en) | Optical module | |
JP5463679B2 (en) | Optical transceiver | |
CN112925067A (en) | Optical module and power supply method thereof | |
US20030156844A1 (en) | Communications device and communications system | |
JP2004356425A (en) | Electronic equipment package with display function and transmission unit mounting the same | |
CN112929090B (en) | Optical module and power supply method thereof | |
JP2006227607A (en) | Communication cable |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100921 |