JP2004536523A - 分散型共有メモリパケット交換のための帯域内メッセージの同期 - Google Patents
分散型共有メモリパケット交換のための帯域内メッセージの同期 Download PDFInfo
- Publication number
- JP2004536523A JP2004536523A JP2003514759A JP2003514759A JP2004536523A JP 2004536523 A JP2004536523 A JP 2004536523A JP 2003514759 A JP2003514759 A JP 2003514759A JP 2003514759 A JP2003514759 A JP 2003514759A JP 2004536523 A JP2004536523 A JP 2004536523A
- Authority
- JP
- Japan
- Prior art keywords
- notification
- packet
- units
- ingress
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 60
- 239000004744 fabric Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/103—Packet switching elements characterised by the switching fabric construction using a shared central buffer; using a shared memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
複数の進入制御ユニット１０と、複数の退出制御ユニット１２と、複数のパケットバッファユニット１６を含む交換ファブリック１４とを備えるパケット交換システムにおいて、パケットバッファユニットは、複数の進入制御ユニット１０から受信したパケットに応答して、通知メッセージをある特定の退出制御ユニット１２に並行して送信することができる。各ＰＢＵ１６は、ＰＢＵ１６によって生成された通知を格納する、退出制御ユニット１２に関連づけられた通知キュー６４を含む。通知キュー６４中の通知は、その通知をトリガする進入制御ユニット１０に従って順序づけられ、通知キュー６４に対して異なる開始エントリ位置に初期化される時間駆動型ポインタによって取り出される。
Description
【技術分野】
【０００１】
本出願は、参照によって本明細書にその内容が組み込まれる、２００１年７月１７日出願の米国特許仮出願第６０／３０６，１９７号明細書の利益を主張する。
【０００２】
本発明は、全般的にはパケット交換システムに関し、より詳細には、分散型共有メモリパケットスイッチにおける退出スケジューラに送信される通知メッセージの同期に関する。
【背景技術】
【０００３】
データ通信スイッチにおける交換ファブリックにより、進入ポートから受信されたデータパケットを退出ポートに移送して、そのパケットを宛先に転送することが容易に行われる。交換ファブリックは、クロスバースイッチ、セルスイッチ、または共有メモリパケットスイッチとして実装することができる。他のタイプの交換ファブリックと比較すると、共有メモリパケットスイッチの利点の１つは、トラフィックの負荷が高い場合の頑強性である。共有メモリパケットスイッチは一般に、他のタイプの交換ファブリックよりもパケットの紛失を少なくし、待ち時間を短くさせる。
【０００４】
ただし、共有メモリパケットスイッチは、すべての退出ポートに向けられたパケットを格納しそれにアクセスするための中心論理回路を提供する。ファブリックが大きくなると、中心論理回路への負担も増す。したがって、共有メモリパケットスイッチはしばしば、１００ギガバイト／秒のデータレートを超える拡張性をもたない場合がある。
【０００５】
２００２年５月１５日に出願され本出願の譲受人に譲渡された、参照によって本明細書にその内容が組み込まれる「ＤＩＳＴＲＩＢＵＴＥＤ ＳＨＡＲＥＤ ＭＥＭＯＲＹ ＰＡＣＫＥＴ ＳＷＩＴＣＨ」という米国特許出願では、分散型共有メモリパケットスイッチによって、共有メモリパケットスイッチにおける拡張性の欠如の問題を克服する解決法を提案している。全般的に、この解決法は、Ｍ個の進入制御ユニットとＭ個の退出制御ユニットとに結合されたＮ個のパケットバッファユニットからなる共有メモリパケットスイッチを含む。Ｍ個の進入制御ユニットはそれぞれ、Ｎ個の進入直列リンクによってＮ個のパケットバッファユニットに結合され、各進入直列リンクは単一のパケットバッファユニット専用である。同様に、Ｍ個の退出制御ユニットはそれぞれ、Ｎ個の退出直列リンクによってＮ個のパケットバッファユニットに結合され、各退出直列リンクは単一のパケットバッファユニット専用である。
【０００６】
各パケットバッファユニットは、Ｍ個の進入制御ユニットのいずれからもその専用進入直列リンクを介して受信したパケットを格納するメモリを含む。パケットバッファユニットによってパケットが受信されると、そのパケットに関心をもち得るＭ個の退出制御ユニットのいずれにも、その専用退出直列リンクを介して通知が送られる。退出制御ユニットは、適切な退出キューに十分な空間があると判断すると、退出制御ユニットによって要求されるまでパケットをパケットバッファユニットで保持するよう要求する予約メッセージを送信する。
【０００７】
上述の解決法では、ある瞬間に退出制御ユニットが、その対応する退出直列リンクを介して、複数のパケットバッファユニットによって送信された複数の通知を受信し、その結果、退出制御ユニットが処理すべき通知のバースト過負荷が生じる状況が起こり得る。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、退出制御ユニットに対して通知の非バースト負荷を与える分散型共有メモリパケットスイッチが望ましい。
【課題を解決するための手段】
【０００９】
本発明は、メッセージの均等分散を可能にする、退出ユニットに送信される通知メッセージの同期を対象とする。一実施形態によれば、本発明は、複数の進入ユニットと、複数の退出ユニットと、複数の進入ユニットおよび退出ユニットに結合された交換ファブリックとを含むパケット交換システムを対象とする。交換ファブリックは、複数の進入ユニットからパケットを受信し、それに応答して通知メッセージを生成する。生成された各通知メッセージは、関連パケットを送信する進入ユニットに基づいて順序づけられ、関連進入ユニットに基づいてメッセージに割り当てられた順序に従って、１つまたは複数の退出ユニットに送信される。
【００１０】
別の実施形態によれば、本発明は、複数の進入ユニットと、複数の退出ユニットと、複数の進入ユニットおよび退出ユニットに結合された交換ファブリックとを含むパケット交換システムにおいて、パケットを処理する方法を対象とする。この方法は、複数の進入ユニットによって送信されるパケットを交換ファブリックで受信すること、各受信パケットに対する通知メッセージを交換ファブリックで生成すること、生成された通知メッセージを交換ファブリックで１つまたは複数の通知キューに格納し、１つまたは複数の通知キューに格納された通知メッセージが、関連づけられたパケットを送信する進入ユニットに従って順序づけられること、および、１つまたは複数の通知キュー中の通知メッセージの順序に従って通知メッセージを１つまたは複数の退出ユニットに送信することを含む。
【００１１】
一実施形態では、交換ファブリックは、複数の進入ユニットによって送信されたパケットを受信して格納する複数のバッファユニットを含み、各バッファユニットは、複数の退出ユニットそれぞれに対する通知キューを含む。
【００１２】
別の実施形態では、第１のバッファユニットの通知キューに格納された通知を取り出す１組の第１のポインタが第１の開始エントリに初期化され、第２のバッファユニットの通知キューに格納された通知を取り出す１組の第２のポインタが第２の開始エントリに初期化される。
【００１３】
さらに別の実施形態では、こうしたポインタは、同期されてそれぞれの通知キューの次のエントリに進む。
【００１４】
さらに別の実施形態では、複数の退出ユニットはそれぞれ、交換ファブリックによって送信された通知メッセージを格納する第１のメモリおよび第２のメモリを含む。第１のメモリは、進入ユニットの第１の組によって送信されたパケットに基づいて生成された通知メッセージを格納し、第２のメモリは、進入ユニットの第２の組によって送信されたパケットに基づいて生成された通知メッセージを格納する。一実施形態によれば、第１のメモリおよび第２のメモリは、その進入ユニットに関連づけられた通知メッセージを格納するために、並行してアクセスされる。
【００１５】
したがって、本発明は、異なるパケットバッファユニットによってある特定の退出ユニットに送信される通知メッセージが、進入ユニットに従って順序づけられることを可能にすることを理解されたい。受信側退出ユニットは次いで、受信した通知メッセージの一部分を、関連づけられた進入入力ユニットに基づいて並行して格納する複数のメモリユニットを保持することができる。
【００１６】
本発明のこれらのおよび他の特徴、態様ならびに利点は、以下の詳細な説明、添付の特許請求の範囲、および添付の図面を考慮するとよりよく理解されよう。もちろん、本発明の実際の範囲は、添付の特許請求の範囲によって定義される。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の一実施形態によるパケット交換システムの概略的なブロック図である。このシステムは、Ｎ個のパケットバッファユニット（ＰＢＵ）１６を含む交換ファブリック１４に結合された、Ｍ個の進入制御ユニット（ＩＣＵ）１０およびＭ個の退出制御ユニット（ＥＣＵ）１２を含む。各ＩＣＵおよびＥＣＵは各ＰＢＵ１６へのリンク１８ａ、１８ｂを含み、そうすることによって各ＩＣＵおよびＥＣＵは、その専用リンクを介して各ＰＢＵと通信することができる。一実施形態によれば、Ｎ＝Ｍである。
【００１８】
各ＩＣＵ１０は、１つまたは複数の関連づけられた入力ポート２０を有することができ、各ＥＣＵ１２は、１つまたは複数の関連づけられた出力ポート２２を有することができる。どの所与のときでも、ＩＣＵ１０のすべてまたはサブセットは、出力ポート２２のすべてまたはサブセットに対して向けられたデータパケットを受信する。このパケットは、イーサネット（登録商標）フレーム、ＡＴＭセル、ＴＣＰ／ＩＰおよび／またはＵＤＰ／ＩＰパケットを含むがそれに限定されるものではなく、他のレイヤ２（データリンク／ＭＡＣ層）、レイヤ３（ネットワーク層）、またはレイヤ４（移送層）のデータユニットを含むこともできる。
【００１９】
ＩＣＵは、パケットを受信すると、格納するためにその専用リンクを介してＰＢＵにパケットを転送する。ＰＢＵは、そのパケットをメモリに格納し、パケットの受信に関心をもつ可能性のあるすべてのＥＣＵに、それぞれの退出リンクを介して通知を送信する。受信側ＥＣＵは、その適切なキューに十分な空間をもっている場合、パケットを取り出すのに使うことができ、通知に含まれたメモリ参照をキューに入れ、要求があるまでＰＢＵにそのパケットをメモリに保管させるために、そのアドレスがキューに入れられたという予約メッセージと呼ばれる指示をＰＢＵに送信する。
【００２０】
パケットをその宛先に転送する時間になると、パケットを予約していたＥＣＵは、パケットを取り出すようにとの要求をＰＢＵ１６に送信する。ＰＢＵは、パケットを取り出し、１つまたは複数の関連づけられた退出ポートを介して転送させるために、要求を行ったＥＣＵに送信する。
【００２１】
図２は、本発明の一実施形態による、例示的なＩＣＵ１０の概略的なブロック図である。図示した実施形態におけるＩＣＵは、進入データストア３０に結合された進入プロセッサ３２を含み、このデータストアは、同様に進入インターフェース３４に結合される。進入パケットプロセッサ３２は、到着パケットを受信し、パケットの監視（ｐｏｌｉｃｉｎｇ）、課金、転送、および当該分野における従来のやり方での他のどのようなパケット処理作業も実施する。
【００２２】
進入データストア３０は、到着データパケットを受信し一時的に格納する先入れ先出し（ＦＩＦＯ）バッファでよい。進入データストア３０は、１つまたは複数の進入ポート２０のデータレートがＰＢＵ１６への進入リンク１８ａのデータレートより低いまたは高い場合に望ましい場合がある。ただし、ＩＣＵ１０が進入データストア３０を含まない実施形態もあり得る。
【００２３】
進入インターフェース３４は、到着データパケットを、進入リンク１８ａを介してＰＢＵに転送する。様々なＰＢＵの間で作業負荷を平均化できるようにする、各ＰＢＵに関連づけられた重み情報によって調整される疑似ランダムアルゴリズムに基づいて、ある特定のＰＢＵを選択することができる。
【００２４】
図３は、本発明の一実施形態による、例示的なＰＢＵ１６の概略的なブロック図である。図示した実施形態におけるＰＢＵは、ＩＣＵ１０から受信したパケットを格納するデータメモリ４０を含む。パケットの別々の部分は、データメモリにおいて、ポインタのリンクリストを介してアクセスされる別々のメモリ位置に格納される。データメモリ４０は、一方のポートが、パケットをメモリに書き込むのに使われ、他方のポートが、格納されたパケットをメモリから読み出すのに使われる、デュアルポートメモリとして実装することができる。代替実施形態では、参照によって本明細書にその内容が組み込まれる、本件の譲受人に譲渡された２００２年６月２６日出願の「ＳＷＩＴＣＨ ＦＡＢＲＩＣ ＷＩＴＨ ＤＵＡＬ ＰＯＲＴ ＭＥＭＯＲＹ ＥＭＵＬＡＴＩＯＮ ＳＣＨＥＭＥ」（弁護士側管理番号Ｘ２／ＪＥＣ／４８１９７）でさらに詳しく開示しているように、デュアルポートメモリは、２つのシングルポートメモリを用いてエミュレートすることができる。
【００２５】
ＰＢＵ１６は、動的ランダムアクセスメモリ（ＤＲＡＭ）や静的ＲＡＭ（ＳＲＡＭ）として実装することができるＰＢＮバッファ４２をさらに含む。ＰＢＮバッファ４２中の各エントリは、パケットの少なくとも一部分が格納される、ＰＢＮアドレスと呼ばれるメモリ位置のアドレスを含む。
【００２６】
ＰＢＮバッファ４２はメモリマネージャ４４に結合され、メモリマネージャは、データメモリ４０中の空きメモリ空間を制御し、データメモリに格納する必要がある新規パケットにその空きメモリ空間を割り当て、データメモリからのパケットの取出しを助ける。空きポインタバッファ４６は、新規着信パケットに割り振ることができる空きメモリ位置のトラックを保持するのに使うことができる。
【００２７】
ＰＢＵ１６はまた、フローグループ（ＦＧＲＰ）申込みテーブル５０に結合された中央通知論理回路４８を含む。ＦＧＲＰ申込みテーブル５０は、各フローグループごとに、そのフローグループに申込みをしたＥＣＵを示す。一実施形態によれば、中央通知論理回路４８は、着信パケットに関連づけられたフローグループを判定して、そのフローグループに申込みをしており、したがってそのパケットの受信に関心をもつであろうＥＣＵに通知を送信する。本発明の一実施形態によれば、ＰＢＵによって送信される通知は、以下でさらに詳しく説明するように、通知をトリガするＩＣＵによって編成され、やがて受信側ＥＣＵに過負荷をかけないように均等に拡散される。
【００２８】
ＰＢＵ１６は、各ＩＣＵ１０およびＥＣＵ１２とそれぞれの進入および退出リンク１８ａ、１８ｂを介して通信する入出力コントローラ５２をさらに含む。入出力コントローラ５２は、ＩＣＵ１０およびＥＣＵ１２からパケットおよび／またはメッセージを受信し、ＰＢＵ内の適切な構成要素に転送するためにそのパケットおよび／またはメッセージを分離する。
【００２９】
たとえば、入力コントローラ５０はＩＣＵ１０から到着パケットを受信し、このパケットは、データメモリ４０に格納するためにメモリマネージャ４４に転送される。入力コントローラ５０はさらに、パケット要求メッセージを受信し、このメッセージは、ＥＣＵ１２向けのパケットを取り出すためにＰＢＮバッファ４２に転送される。代替実施形態では、入出力コントローラ５２は、たとえば、ＥＣＵによって要求されるまでパケットがメモリに保持されることを示す、メモリに格納されたパケットに関連する予約メッセージなどの追加メッセージをＥＣＵから受信することができる。
【００３０】
入出力コントローラ５２は、中央通知論理回路４８から受信した、ＥＣＵが関心をもつ可能性のあるパケットが受信されてデータメモリ４０に格納されたことを示す通知メッセージをＥＣＵに送信する。入出力コントローラ５２はまた、データメモリ４０から取り出されたパケットを受信し、要求があればそのパケットをＥＣＵ１２に転送する。
【００３１】
もちろん、図３は、ＰＢＵを作成するのに必要でありまたは望ましい場合がある追加の要素および／または構成要素を有する本発明の発明性のある側面を不明瞭にすることなく、ＰＢＵ１６のブロック図を示すことが理解されよう。たとえば、ＰＢＵは、ＥＣＵから受信した予約メッセージを反映する予約バッファを含むことができる。
【００３２】
図４は、本発明の一実施形態による、例示的なＥＣＵ１２の概略的なブロック図である。図示した実施形態によれば、ＥＣＵ１２は、ＰＢＵ１６とそれぞれの退出リンク１８ｂを介して通信する退出インターフェース７０を含む。退出インターフェース７０は、ＰＢＵからパケットおよび／またはメッセージを受信し、そのパケットおよび／またはメッセージを処理して適切な退出構成要素に転送する。
【００３３】
退出インターフェース７０は、ＥＣＵがその受信に関心をもつ可能性のあるパケットが送信側ＰＢＵのデータメモリ４０に格納されたことを示す通知メッセージをＰＢＵ１６から受信する。通知メッセージパケットは、一時的に格納され処理されるために１つまたは複数の退出通知キュー７４に転送される。
【００３４】
一実施形態によれば、Ｎが、すべてのＮ個のＰＢＵが通知メッセージをＥＣＵに送信する際にＥＣＵが一度に受信することのできる通知メッセージの最大数であり、Ｘが、各通知メッセージを処理するのに必要ないくつかの周期である場合、通知メッセージの紛失またはバックアップを防止するために、各周期においてＮ／Ｘ個の退出通知キュー７４を使って、最大Ｎ／Ｘ個の通知を並行して格納しＥＣＵによって処理することができる。したがって、３２個のＰＢＵすべてが通知をＥＣＵに一度に送信する可能性があり、かつ各通知の処理時間が４周期であるシナリオでは、８個の通知を並行して格納し、８個の退出通知キュー７４によって処理することができる。
【００３５】
Ｎ／Ｘ個の退出通知キューはそれぞれ、デュアルポートのランダムアクセスメモリ（ＲＡＭ）として実装される。一実施形態によれば、Ｎ／Ｘ個のＲＡＭが並行してアクセスされ１個の通知が阻止されずに各ＲＡＭに書き込まれることを可能にするために、ＰＵＢから受信される最大Ｎ／Ｘ個の通知が各周期において選択される。
【００３６】
通知メッセージを退出通知キュー７４に格納すると、各通知メッセージは、通知／予約／要求論理回路８０に転送され、この論理回路は、通知が送られる１つまたは複数の退出キュー７６のキューレベルが高すぎると識別されるかどうか判定する。キューレベルが高すぎるキューに対しては、通知が破棄される。他の関連づけられたキューに対しては、通知および予約論理回路８０は、通知のすべてまたは一部分をそのキューに格納する。一実施形態によれば、通知の中で送信される関連づけられたパケットへの参照が、キューに格納される。
【００３７】
一実施形態によれば、通知／予約／要求論理回路８０は、パケット参照がキューに入れられたこと、および関連づけられたパケットがＰＢＵのデータメモリ４０に保持されることを示す予約メッセージを送信側ＰＢＵ１６に送信することができる。
【００３８】
ＥＣＵ１２は、たとえば、重みづけラウンドロビンアルゴリズム、クラスに基づくキュー解除、など特定のスケジューリングアルゴリズムに従ってパケット参照を退出キュー７６から外す退出スケジューラ７８をさらに含む。スケジューリング機構によって決定されたように、キューに入れられたパケット参照に関連づけられたパケットが転送されるようスケジューリングされると、通知／予約／要求論理回路は、パケット要求メッセージをＰＢＵ１６に送信する。一実施形態によれば、パケット要求メッセージは、キューに入れられたパケット参照番号を含み、そうすることによって、取り出すべき適切なパケットをＰＢＵが識別することが可能になる。取り出されたパケットがＥＣＵ１２によってその退出インターフェース７０を介して受信されると、ＥＣＵはそのパケットを退出データストア７２に一時的に格納し、それを１つまたは複数の退出ポート２２を介して転送する。
【００３９】
図５は、本発明の一実施形態による、ＰＢＵ１６へのＩＣＵ１０およびＥＣＵ１２の相互接続を示す、図１のパケット交換システムを変更した図である。各ＩＣＵ１０の進入インターフェース３４は、Ｎ個のＰＢＵ１６それぞれと通信するＮ個のＰＢＵ進入インターフェース１００を含む。各ＥＣＵ１２の退出インターフェース７０もまた、ＰＢＵ１６と通信するＮ個のＰＢＵ退出インターフェース１０２を含む。
【００４０】
ＰＢＵ１６それぞれの入出力コントローラ５２は、それぞれＭ個のＩＣＵ１０およびＥＣＵ１２と通信する、Ｍ個のＩＣＵ進入インターフェース６０およびＭ個のＥＣＵ退出インターフェース６２を含む。好ましくは、ＩＣＵ進入インターフェース６０とＩＣＵ１０の間に１対１の対応が存在し、ＥＣＵ退出インターフェース６２とＥＣＵ１２の間も同様である。このようにして、ある特定のＩＣＵ進入インターフェース６０を介したデータの受信は、特定のＩＣＵ１０をデータの発信元として識別することができる。同様に、あるＥＣＵ退出インターフェース６２を介したデータの送信は、あるＥＣＵ１２をデータの受信側として識別することができる。
【００４１】
図５に示した実施形態では、ＩＣＵ「１」からＰＢＵ「１」へのデータパケットなどのパケットは、リンク１０４で示すように、ＩＣＵ「１」によってそのＰＢＵ「１」の進入インターフェースを介して送信され、ＰＢＵ「１」によってそのＩＣＵ「１」の進入インターフェースを介して受信される。ＩＣＵ「１」からＰＢＵ「２」へのデータパケットは、リンク１０６で示すように、ＩＣＵ「１」によってそのＰＢＵ「２」の進入インターフェースを介して送信され、ＰＢＵ「２」によってそのＩＣＵ「１」の進入インターフェースを介して受信される。ＩＣＵ「２」からＰＢＵ「Ｎ」へのデータパケットは、リンク１０８で示すように、ＩＣＵ「２」によってそのＰＢＵ「Ｎ」の進入インターフェースを介して送信され、ＰＢＵ「Ｎ」によってそのＩＣＵ「２」の進入インターフェースを介して受信される。
【００４２】
同様にして、ＰＢＵ「１」からＥＣＵ「２」への通知パケットなどのパケットは、リンク１１０で示すように、ＰＢＵ「１」によってそのＥＣＵ「２」の退出インターフェースを介して送信され、ＥＣＵ「２」によってそのＰＢＵ「１」の退出インターフェースを介して受信される。ＰＢＵ「２」からＥＣＵ「２」へのパケットは、リンク１１２で示すように、ＰＢＵ「２」によってそのＥＣＵ「２」の退出インターフェースを介して送信され、ＥＣＵ「２」によってそのＰＢＵ「２」の退出インターフェースを介して受信される。ＰＢＵ「Ｎ」からＥＣＵ「Ｍ」へのパケットは、リンク１１４で示すように、ＰＢＵ「Ｎ」によってそのＥＣＵ「Ｍ」の退出インターフェースを介して送信され、ＥＣＵ「Ｍ」によってそのＰＢＵ「Ｎ」の退出インターフェースを介して受信される。
【００４３】
本発明の一実施形態によれば、ＥＣＵへの通知パケットの送信は、全域同期信号１０２に従って同期される。同期が行われると、通知は適切な時間内に拡散され、一定の非バースト負荷を受信側ＥＣＵにかけるようにする。したがって、図示した例では、ＩＣＵ「１」から受信されたパケットに応答してＰＢＵ「１」およびＰＢＵ「２」によって生成された通知パケットは、別々のときにＥＣＵ「２」に送信される。
【００４４】
図６は、本発明の一実施形態による、ある特定のＰＢＵ１６の入出力コントローラ５２のより詳細な概略ブロック図である。図６に示す実施形態では、Ｍ個のＥＣＵ退出インターフェース６２はそれぞれ、ＥＣＵ退出インターフェースを介して、対応するＥＣＵ１２に送信すべき通知を格納する通知キュー６４に関連づけられる。通知キュー６４は、データパケットを送信し通知をトリガすることができる各ＩＣＵ１０ごとに、Ｍ個のエントリを含む。
【００４５】
ある特定のＩＣＵ１０から受信されたパケットに応答して生成された通知は、関係のあるＥＣＵ１２に通知を送信すべき各ＥＣＵ退出インターフェース６２の通知キュー６４に格納される。通知が格納される通知キュー６４のエントリは、パケットを送信するＩＣＵ１０に関連づけられたエントリである。このようにして、通知は、その発信元ＩＣＵに従って格納することができる。
【００４６】
たとえば、ＩＣＵ「２」によって送信されたパケットがＥＣＵ「１」および「２」に向けられたものであると仮定する。このパケットは、ある特定のＰＢＵでそのＩＣＵリンク「２」の進入インターフェースによって受信され、ＥＣＵ「１」および「２」に送信するために通知が生成される。通知は、送信に先立って、ＩＣＵ「２」に関連づけられたエントリでＥＣＵ「１」の退出インターフェースおよびＥＣＵ「２」の退出インターフェース向けの通知キューに格納される。
【００４７】
一実施形態によれば、入出力コントローラ５２は、時間駆動型読出しポインタ１２０を含み、このポインタによって、通知が通知キュー６４から取り出されて、均等に拡散されてそれぞれのＥＣＵに送信される。初期化の間および定期的な再同期の期間、Ｎ個のＰＢＵ１６の通知キューの読出しポインタは、全域同期信号１０２を介して通知キューの初期開始位置に同期される。一実施形態によれば、同期信号は、Ｎ個のＰＢＵに分散される１本のワイアを介して送信される。定期的な再同期により、読出しポインタに関連づけられた様々な時刻カウンタをできるだけ正確に同期することが可能になる。
【００４８】
本発明の一実施形態では、初期化中の読出しポインタの開始位置は、対応するＰＢＵに割り当てられた数に一致する。ＰＢＵは、それに割り当てられた数を、たとえばそれが存在しているスロット位置によって知る。（再）同期中、ＰＢＵに割り当てられた数に基づいて、位相シフトが読出しポインタに加えられ、そうすることによって正しい開始読出し位置が与えられる。したがって、ＰＢＵ番号「１」に関連づけられた通知キューの場合は、そのキューの読出しポインタは、ＩＣＵ番号「１」に対応する通知キューのエントリ番号「１」に初期化され、ＰＢＵ番号「２」に関連づけられた通知キューの場合は、キューの読出しポインタは、ＩＣＵ番号「２」に対応する通知キューのエントリ番号「２」に初期化される。このようにして、ＰＢＵ番号「１」はＩＣＵ番号「１」によってトリガされた通知メッセージで送信を開始し、ＰＢＵ「２」はＩＣＵ番号「２」によってトリガされた通知メッセージで送信を開始する。
【００４９】
現在の通知メッセージの送信が完了した後、通知キューの読出しポインタ群は、同期して次の通知メッセージを取り出し送信するために、通知キューの次のエントリに進む。一実施形態によれば、読出しポインタは、Ｘ回の周期ごとに進む。ここでＸは、ＥＣＵが１個の通知を処理するのに使用する周期の回数である。
【００５０】
図７は、本発明の一実施形態による、ある特定のＥＣＵによって受信される通知のタイミング図である。ＩＣＵ発信元ｘを有しＰＢＵ ｙから着信する通知メッセージは、ＳｘＰｙと示される。図７に示す実施形態では、時刻Ｔのとき、ＥＣＵは、そのＰＢＵ「１」の退出インターフェースを介して、ＩＣＵ発信元「１」を有しＰＢＵ「１」から着信する通知メッセージを受信する。やはり時刻Ｔのとき、ＥＣＵは、そのＰＢＵ「２」の退出インターフェースを介して、ＩＣＵ発信元「２」を有しＰＢＵ「２」から着信する通知メッセージを受信する。したがって、並行した通知を送信することができるＰＢＵがあるのと同じくらい十分な数の異なる発信元があると仮定すると、どの所与のときにも、同じＩＣＵ発信元に関連づけられた２個の通知メッセージがＥＣＵによって受信されることはない。
【００５１】
図８は、本発明の一実施形態による、ある特定のＥＣＵによる通知の受信および処理のより詳細なブロック図である。図示した実施形態では、ＥＣＵ、ＩＣＵ、およびＰＢＵの総数は３２であると仮定する。どの所与のときにも、ＥＣＵは、図７のタイミング図に示したように、発信元ＩＣＵに従って順序づけられた３２個すべてのＰＢＵから通知を受信することができる。通知は、送信側ＰＢＵ１６に関連づけられたＥＣＵのＰＢＵ退出インターフェース１０２によって受信される。
【００５２】
こうした例を示すために、３２個の通知それぞれを処理するための周期回数が４であるとさらに仮定する。したがって、８個の通知が同時に処理されて、将来の通知の紛失またはバックアップを防止するために８個の退出通知キュー７４に格納される。
【００５３】
一実施形態によれば、各退出通知キューは、特定のＩＣＵに関連づけられた通知を各エントリが格納するためのデュアルポートＲＡＭ１３０として実装される。受信した通知の処理において、書込み衝突なく通知を各ＲＡＭに同時に書き込むことができるように、受信された通知８個が一度に選択される。このことは、受信された通知に関連づけられたＩＣＵ発信元を検査し、かつ８個のＲＡＭそれぞれのエントリにそのＩＣＵ発信元が関連づけられる８個の通知を選択することによって実現することができる。
【００５４】
図８に示した実施形態では、時刻Ｔのとき、並行して選択されＲＡＭに格納される通知メッセージは、ＩＣＵ発信元「１」、ＩＣＵ発信元「５」、ＩＣＵ発信元「９」、ＩＣＵ発信元「１３」、ＩＣＵ発信元「１７」、ＩＣＵ発信元「２１」、ＩＣＵ発信元「２５」、およびＩＣＵ発信元「２９」に関連づけられる。時刻Ｔ＋１のとき、並行して選択されＲＡＭに格納される通知メッセージは、ＩＣＵ発信元「２」、ＩＣＵ発信元「６」、ＩＣＵ発信元「１０」、ＩＣＵ発信元「１４」、ＩＣＵ発信元「１８」、ＩＣＵ発信元「２２」、ＩＣＵ発信元「２６」、およびＩＣＵ発信元「３０」に関連づけられる。時刻Ｔ＋４以降、受信されたすべての通知が格納されて処理され、ＥＣＵは、さらに最大３２個の通知を３２個のＰＢＵから受信できるようになる。
【００５５】
以上、本発明を特定の実施形態において説明したが、本発明の精神および範囲から全く逸脱しない変形形態を当業者は容易に考案できよう。したがって、本発明は具体的に説明した以外の方法でも実施できることが理解されよう。したがって、本発明の本実施形態は、あらゆる点において例示的なものであり限定的なものではなく、本発明の範囲は、上記の説明ではなく添付の特許請求の範囲およびその均等物によって示されると理解されたい。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態による、Ｍ個の進入制御ユニット、Ｎ個のパケットバッファユニット、およびＭ個の退出制御ユニットを有するパケット交換システムを示す概略的なブロック図である。
【図２】本発明の一実施形態による、例示的な進入制御ユニットを示す概略的なブロック図である。
【図３】本発明の一実施形態による、例示的なパケットバッファユニットを示す概略的なブロック図である。
【図４】本発明の一実施形態による、例示的な退出制御ユニットを示す概略的なブロック図である。
【図５】本発明の一実施形態による、パケットバッファユニットへの進入制御ユニットおよび退出制御ユニットの相互接続を示す、図１のパケット交換システムを変更した図である。
【図６】本発明の一実施形態による、ある特定のパケットバッファユニットの入出力コントローラを示すより詳細な概略ブロック図である。
【図７】本発明の一実施形態による、ある特定の退出制御ユニットによって受信される通知を示すタイミング図である。
【図８】本発明の一実施形態による、ある特定の退出制御ユニットによる通知の受信および処理を示すより詳細なブロック図である。
【０００１】
本出願は、参照によって本明細書にその内容が組み込まれる、２００１年７月１７日出願の米国特許仮出願第６０／３０６，１９７号明細書の利益を主張する。
【０００２】
本発明は、全般的にはパケット交換システムに関し、より詳細には、分散型共有メモリパケットスイッチにおける退出スケジューラに送信される通知メッセージの同期に関する。
【背景技術】
【０００３】
データ通信スイッチにおける交換ファブリックにより、進入ポートから受信されたデータパケットを退出ポートに移送して、そのパケットを宛先に転送することが容易に行われる。交換ファブリックは、クロスバースイッチ、セルスイッチ、または共有メモリパケットスイッチとして実装することができる。他のタイプの交換ファブリックと比較すると、共有メモリパケットスイッチの利点の１つは、トラフィックの負荷が高い場合の頑強性である。共有メモリパケットスイッチは一般に、他のタイプの交換ファブリックよりもパケットの紛失を少なくし、待ち時間を短くさせる。
【０００４】
ただし、共有メモリパケットスイッチは、すべての退出ポートに向けられたパケットを格納しそれにアクセスするための中心論理回路を提供する。ファブリックが大きくなると、中心論理回路への負担も増す。したがって、共有メモリパケットスイッチはしばしば、１００ギガバイト／秒のデータレートを超える拡張性をもたない場合がある。
【０００５】
２００２年５月１５日に出願され本出願の譲受人に譲渡された、参照によって本明細書にその内容が組み込まれる「ＤＩＳＴＲＩＢＵＴＥＤ ＳＨＡＲＥＤ ＭＥＭＯＲＹ ＰＡＣＫＥＴ ＳＷＩＴＣＨ」という米国特許出願では、分散型共有メモリパケットスイッチによって、共有メモリパケットスイッチにおける拡張性の欠如の問題を克服する解決法を提案している。全般的に、この解決法は、Ｍ個の進入制御ユニットとＭ個の退出制御ユニットとに結合されたＮ個のパケットバッファユニットからなる共有メモリパケットスイッチを含む。Ｍ個の進入制御ユニットはそれぞれ、Ｎ個の進入直列リンクによってＮ個のパケットバッファユニットに結合され、各進入直列リンクは単一のパケットバッファユニット専用である。同様に、Ｍ個の退出制御ユニットはそれぞれ、Ｎ個の退出直列リンクによってＮ個のパケットバッファユニットに結合され、各退出直列リンクは単一のパケットバッファユニット専用である。
【０００６】
各パケットバッファユニットは、Ｍ個の進入制御ユニットのいずれからもその専用進入直列リンクを介して受信したパケットを格納するメモリを含む。パケットバッファユニットによってパケットが受信されると、そのパケットに関心をもち得るＭ個の退出制御ユニットのいずれにも、その専用退出直列リンクを介して通知が送られる。退出制御ユニットは、適切な退出キューに十分な空間があると判断すると、退出制御ユニットによって要求されるまでパケットをパケットバッファユニットで保持するよう要求する予約メッセージを送信する。
【０００７】
上述の解決法では、ある瞬間に退出制御ユニットが、その対応する退出直列リンクを介して、複数のパケットバッファユニットによって送信された複数の通知を受信し、その結果、退出制御ユニットが処理すべき通知のバースト過負荷が生じる状況が起こり得る。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、退出制御ユニットに対して通知の非バースト負荷を与える分散型共有メモリパケットスイッチが望ましい。
【課題を解決するための手段】
【０００９】
本発明は、メッセージの均等分散を可能にする、退出ユニットに送信される通知メッセージの同期を対象とする。一実施形態によれば、本発明は、複数の進入ユニットと、複数の退出ユニットと、複数の進入ユニットおよび退出ユニットに結合された交換ファブリックとを含むパケット交換システムを対象とする。交換ファブリックは、複数の進入ユニットからパケットを受信し、それに応答して通知メッセージを生成する。生成された各通知メッセージは、関連パケットを送信する進入ユニットに基づいて順序づけられ、関連進入ユニットに基づいてメッセージに割り当てられた順序に従って、１つまたは複数の退出ユニットに送信される。
【００１０】
別の実施形態によれば、本発明は、複数の進入ユニットと、複数の退出ユニットと、複数の進入ユニットおよび退出ユニットに結合された交換ファブリックとを含むパケット交換システムにおいて、パケットを処理する方法を対象とする。この方法は、複数の進入ユニットによって送信されるパケットを交換ファブリックで受信すること、各受信パケットに対する通知メッセージを交換ファブリックで生成すること、生成された通知メッセージを交換ファブリックで１つまたは複数の通知キューに格納し、１つまたは複数の通知キューに格納された通知メッセージが、関連づけられたパケットを送信する進入ユニットに従って順序づけられること、および、１つまたは複数の通知キュー中の通知メッセージの順序に従って通知メッセージを１つまたは複数の退出ユニットに送信することを含む。
【００１１】
一実施形態では、交換ファブリックは、複数の進入ユニットによって送信されたパケットを受信して格納する複数のバッファユニットを含み、各バッファユニットは、複数の退出ユニットそれぞれに対する通知キューを含む。
【００１２】
別の実施形態では、第１のバッファユニットの通知キューに格納された通知を取り出す１組の第１のポインタが第１の開始エントリに初期化され、第２のバッファユニットの通知キューに格納された通知を取り出す１組の第２のポインタが第２の開始エントリに初期化される。
【００１３】
さらに別の実施形態では、こうしたポインタは、同期されてそれぞれの通知キューの次のエントリに進む。
【００１４】
さらに別の実施形態では、複数の退出ユニットはそれぞれ、交換ファブリックによって送信された通知メッセージを格納する第１のメモリおよび第２のメモリを含む。第１のメモリは、進入ユニットの第１の組によって送信されたパケットに基づいて生成された通知メッセージを格納し、第２のメモリは、進入ユニットの第２の組によって送信されたパケットに基づいて生成された通知メッセージを格納する。一実施形態によれば、第１のメモリおよび第２のメモリは、その進入ユニットに関連づけられた通知メッセージを格納するために、並行してアクセスされる。
【００１５】
したがって、本発明は、異なるパケットバッファユニットによってある特定の退出ユニットに送信される通知メッセージが、進入ユニットに従って順序づけられることを可能にすることを理解されたい。受信側退出ユニットは次いで、受信した通知メッセージの一部分を、関連づけられた進入入力ユニットに基づいて並行して格納する複数のメモリユニットを保持することができる。
【００１６】
本発明のこれらのおよび他の特徴、態様ならびに利点は、以下の詳細な説明、添付の特許請求の範囲、および添付の図面を考慮するとよりよく理解されよう。もちろん、本発明の実際の範囲は、添付の特許請求の範囲によって定義される。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の一実施形態によるパケット交換システムの概略的なブロック図である。このシステムは、Ｎ個のパケットバッファユニット（ＰＢＵ）１６を含む交換ファブリック１４に結合された、Ｍ個の進入制御ユニット（ＩＣＵ）１０およびＭ個の退出制御ユニット（ＥＣＵ）１２を含む。各ＩＣＵおよびＥＣＵは各ＰＢＵ１６へのリンク１８ａ、１８ｂを含み、そうすることによって各ＩＣＵおよびＥＣＵは、その専用リンクを介して各ＰＢＵと通信することができる。一実施形態によれば、Ｎ＝Ｍである。
【００１８】
各ＩＣＵ１０は、１つまたは複数の関連づけられた入力ポート２０を有することができ、各ＥＣＵ１２は、１つまたは複数の関連づけられた出力ポート２２を有することができる。どの所与のときでも、ＩＣＵ１０のすべてまたはサブセットは、出力ポート２２のすべてまたはサブセットに対して向けられたデータパケットを受信する。このパケットは、イーサネット（登録商標）フレーム、ＡＴＭセル、ＴＣＰ／ＩＰおよび／またはＵＤＰ／ＩＰパケットを含むがそれに限定されるものではなく、他のレイヤ２（データリンク／ＭＡＣ層）、レイヤ３（ネットワーク層）、またはレイヤ４（移送層）のデータユニットを含むこともできる。
【００１９】
ＩＣＵは、パケットを受信すると、格納するためにその専用リンクを介してＰＢＵにパケットを転送する。ＰＢＵは、そのパケットをメモリに格納し、パケットの受信に関心をもつ可能性のあるすべてのＥＣＵに、それぞれの退出リンクを介して通知を送信する。受信側ＥＣＵは、その適切なキューに十分な空間をもっている場合、パケットを取り出すのに使うことができ、通知に含まれたメモリ参照をキューに入れ、要求があるまでＰＢＵにそのパケットをメモリに保管させるために、そのアドレスがキューに入れられたという予約メッセージと呼ばれる指示をＰＢＵに送信する。
【００２０】
パケットをその宛先に転送する時間になると、パケットを予約していたＥＣＵは、パケットを取り出すようにとの要求をＰＢＵ１６に送信する。ＰＢＵは、パケットを取り出し、１つまたは複数の関連づけられた退出ポートを介して転送させるために、要求を行ったＥＣＵに送信する。
【００２１】
図２は、本発明の一実施形態による、例示的なＩＣＵ１０の概略的なブロック図である。図示した実施形態におけるＩＣＵは、進入データストア３０に結合された進入プロセッサ３２を含み、このデータストアは、同様に進入インターフェース３４に結合される。進入パケットプロセッサ３２は、到着パケットを受信し、パケットの監視（ｐｏｌｉｃｉｎｇ）、課金、転送、および当該分野における従来のやり方での他のどのようなパケット処理作業も実施する。
【００２２】
進入データストア３０は、到着データパケットを受信し一時的に格納する先入れ先出し（ＦＩＦＯ）バッファでよい。進入データストア３０は、１つまたは複数の進入ポート２０のデータレートがＰＢＵ１６への進入リンク１８ａのデータレートより低いまたは高い場合に望ましい場合がある。ただし、ＩＣＵ１０が進入データストア３０を含まない実施形態もあり得る。
【００２３】
進入インターフェース３４は、到着データパケットを、進入リンク１８ａを介してＰＢＵに転送する。様々なＰＢＵの間で作業負荷を平均化できるようにする、各ＰＢＵに関連づけられた重み情報によって調整される疑似ランダムアルゴリズムに基づいて、ある特定のＰＢＵを選択することができる。
【００２４】
図３は、本発明の一実施形態による、例示的なＰＢＵ１６の概略的なブロック図である。図示した実施形態におけるＰＢＵは、ＩＣＵ１０から受信したパケットを格納するデータメモリ４０を含む。パケットの別々の部分は、データメモリにおいて、ポインタのリンクリストを介してアクセスされる別々のメモリ位置に格納される。データメモリ４０は、一方のポートが、パケットをメモリに書き込むのに使われ、他方のポートが、格納されたパケットをメモリから読み出すのに使われる、デュアルポートメモリとして実装することができる。代替実施形態では、参照によって本明細書にその内容が組み込まれる、本件の譲受人に譲渡された２００２年６月２６日出願の「ＳＷＩＴＣＨ ＦＡＢＲＩＣ ＷＩＴＨ ＤＵＡＬ ＰＯＲＴ ＭＥＭＯＲＹ ＥＭＵＬＡＴＩＯＮ ＳＣＨＥＭＥ」（弁護士側管理番号Ｘ２／ＪＥＣ／４８１９７）でさらに詳しく開示しているように、デュアルポートメモリは、２つのシングルポートメモリを用いてエミュレートすることができる。
【００２５】
ＰＢＵ１６は、動的ランダムアクセスメモリ（ＤＲＡＭ）や静的ＲＡＭ（ＳＲＡＭ）として実装することができるＰＢＮバッファ４２をさらに含む。ＰＢＮバッファ４２中の各エントリは、パケットの少なくとも一部分が格納される、ＰＢＮアドレスと呼ばれるメモリ位置のアドレスを含む。
【００２６】
ＰＢＮバッファ４２はメモリマネージャ４４に結合され、メモリマネージャは、データメモリ４０中の空きメモリ空間を制御し、データメモリに格納する必要がある新規パケットにその空きメモリ空間を割り当て、データメモリからのパケットの取出しを助ける。空きポインタバッファ４６は、新規着信パケットに割り振ることができる空きメモリ位置のトラックを保持するのに使うことができる。
【００２７】
ＰＢＵ１６はまた、フローグループ（ＦＧＲＰ）申込みテーブル５０に結合された中央通知論理回路４８を含む。ＦＧＲＰ申込みテーブル５０は、各フローグループごとに、そのフローグループに申込みをしたＥＣＵを示す。一実施形態によれば、中央通知論理回路４８は、着信パケットに関連づけられたフローグループを判定して、そのフローグループに申込みをしており、したがってそのパケットの受信に関心をもつであろうＥＣＵに通知を送信する。本発明の一実施形態によれば、ＰＢＵによって送信される通知は、以下でさらに詳しく説明するように、通知をトリガするＩＣＵによって編成され、やがて受信側ＥＣＵに過負荷をかけないように均等に拡散される。
【００２８】
ＰＢＵ１６は、各ＩＣＵ１０およびＥＣＵ１２とそれぞれの進入および退出リンク１８ａ、１８ｂを介して通信する入出力コントローラ５２をさらに含む。入出力コントローラ５２は、ＩＣＵ１０およびＥＣＵ１２からパケットおよび／またはメッセージを受信し、ＰＢＵ内の適切な構成要素に転送するためにそのパケットおよび／またはメッセージを分離する。
【００２９】
たとえば、入力コントローラ５０はＩＣＵ１０から到着パケットを受信し、このパケットは、データメモリ４０に格納するためにメモリマネージャ４４に転送される。入力コントローラ５０はさらに、パケット要求メッセージを受信し、このメッセージは、ＥＣＵ１２向けのパケットを取り出すためにＰＢＮバッファ４２に転送される。代替実施形態では、入出力コントローラ５２は、たとえば、ＥＣＵによって要求されるまでパケットがメモリに保持されることを示す、メモリに格納されたパケットに関連する予約メッセージなどの追加メッセージをＥＣＵから受信することができる。
【００３０】
入出力コントローラ５２は、中央通知論理回路４８から受信した、ＥＣＵが関心をもつ可能性のあるパケットが受信されてデータメモリ４０に格納されたことを示す通知メッセージをＥＣＵに送信する。入出力コントローラ５２はまた、データメモリ４０から取り出されたパケットを受信し、要求があればそのパケットをＥＣＵ１２に転送する。
【００３１】
もちろん、図３は、ＰＢＵを作成するのに必要でありまたは望ましい場合がある追加の要素および／または構成要素を有する本発明の発明性のある側面を不明瞭にすることなく、ＰＢＵ１６のブロック図を示すことが理解されよう。たとえば、ＰＢＵは、ＥＣＵから受信した予約メッセージを反映する予約バッファを含むことができる。
【００３２】
図４は、本発明の一実施形態による、例示的なＥＣＵ１２の概略的なブロック図である。図示した実施形態によれば、ＥＣＵ１２は、ＰＢＵ１６とそれぞれの退出リンク１８ｂを介して通信する退出インターフェース７０を含む。退出インターフェース７０は、ＰＢＵからパケットおよび／またはメッセージを受信し、そのパケットおよび／またはメッセージを処理して適切な退出構成要素に転送する。
【００３３】
退出インターフェース７０は、ＥＣＵがその受信に関心をもつ可能性のあるパケットが送信側ＰＢＵのデータメモリ４０に格納されたことを示す通知メッセージをＰＢＵ１６から受信する。通知メッセージパケットは、一時的に格納され処理されるために１つまたは複数の退出通知キュー７４に転送される。
【００３４】
一実施形態によれば、Ｎが、すべてのＮ個のＰＢＵが通知メッセージをＥＣＵに送信する際にＥＣＵが一度に受信することのできる通知メッセージの最大数であり、Ｘが、各通知メッセージを処理するのに必要ないくつかの周期である場合、通知メッセージの紛失またはバックアップを防止するために、各周期においてＮ／Ｘ個の退出通知キュー７４を使って、最大Ｎ／Ｘ個の通知を並行して格納しＥＣＵによって処理することができる。したがって、３２個のＰＢＵすべてが通知をＥＣＵに一度に送信する可能性があり、かつ各通知の処理時間が４周期であるシナリオでは、８個の通知を並行して格納し、８個の退出通知キュー７４によって処理することができる。
【００３５】
Ｎ／Ｘ個の退出通知キューはそれぞれ、デュアルポートのランダムアクセスメモリ（ＲＡＭ）として実装される。一実施形態によれば、Ｎ／Ｘ個のＲＡＭが並行してアクセスされ１個の通知が阻止されずに各ＲＡＭに書き込まれることを可能にするために、ＰＵＢから受信される最大Ｎ／Ｘ個の通知が各周期において選択される。
【００３６】
通知メッセージを退出通知キュー７４に格納すると、各通知メッセージは、通知／予約／要求論理回路８０に転送され、この論理回路は、通知が送られる１つまたは複数の退出キュー７６のキューレベルが高すぎると識別されるかどうか判定する。キューレベルが高すぎるキューに対しては、通知が破棄される。他の関連づけられたキューに対しては、通知および予約論理回路８０は、通知のすべてまたは一部分をそのキューに格納する。一実施形態によれば、通知の中で送信される関連づけられたパケットへの参照が、キューに格納される。
【００３７】
一実施形態によれば、通知／予約／要求論理回路８０は、パケット参照がキューに入れられたこと、および関連づけられたパケットがＰＢＵのデータメモリ４０に保持されることを示す予約メッセージを送信側ＰＢＵ１６に送信することができる。
【００３８】
ＥＣＵ１２は、たとえば、重みづけラウンドロビンアルゴリズム、クラスに基づくキュー解除、など特定のスケジューリングアルゴリズムに従ってパケット参照を退出キュー７６から外す退出スケジューラ７８をさらに含む。スケジューリング機構によって決定されたように、キューに入れられたパケット参照に関連づけられたパケットが転送されるようスケジューリングされると、通知／予約／要求論理回路は、パケット要求メッセージをＰＢＵ１６に送信する。一実施形態によれば、パケット要求メッセージは、キューに入れられたパケット参照番号を含み、そうすることによって、取り出すべき適切なパケットをＰＢＵが識別することが可能になる。取り出されたパケットがＥＣＵ１２によってその退出インターフェース７０を介して受信されると、ＥＣＵはそのパケットを退出データストア７２に一時的に格納し、それを１つまたは複数の退出ポート２２を介して転送する。
【００３９】
図５は、本発明の一実施形態による、ＰＢＵ１６へのＩＣＵ１０およびＥＣＵ１２の相互接続を示す、図１のパケット交換システムを変更した図である。各ＩＣＵ１０の進入インターフェース３４は、Ｎ個のＰＢＵ１６それぞれと通信するＮ個のＰＢＵ進入インターフェース１００を含む。各ＥＣＵ１２の退出インターフェース７０もまた、ＰＢＵ１６と通信するＮ個のＰＢＵ退出インターフェース１０２を含む。
【００４０】
ＰＢＵ１６それぞれの入出力コントローラ５２は、それぞれＭ個のＩＣＵ１０およびＥＣＵ１２と通信する、Ｍ個のＩＣＵ進入インターフェース６０およびＭ個のＥＣＵ退出インターフェース６２を含む。好ましくは、ＩＣＵ進入インターフェース６０とＩＣＵ１０の間に１対１の対応が存在し、ＥＣＵ退出インターフェース６２とＥＣＵ１２の間も同様である。このようにして、ある特定のＩＣＵ進入インターフェース６０を介したデータの受信は、特定のＩＣＵ１０をデータの発信元として識別することができる。同様に、あるＥＣＵ退出インターフェース６２を介したデータの送信は、あるＥＣＵ１２をデータの受信側として識別することができる。
【００４１】
図５に示した実施形態では、ＩＣＵ「１」からＰＢＵ「１」へのデータパケットなどのパケットは、リンク１０４で示すように、ＩＣＵ「１」によってそのＰＢＵ「１」の進入インターフェースを介して送信され、ＰＢＵ「１」によってそのＩＣＵ「１」の進入インターフェースを介して受信される。ＩＣＵ「１」からＰＢＵ「２」へのデータパケットは、リンク１０６で示すように、ＩＣＵ「１」によってそのＰＢＵ「２」の進入インターフェースを介して送信され、ＰＢＵ「２」によってそのＩＣＵ「１」の進入インターフェースを介して受信される。ＩＣＵ「２」からＰＢＵ「Ｎ」へのデータパケットは、リンク１０８で示すように、ＩＣＵ「２」によってそのＰＢＵ「Ｎ」の進入インターフェースを介して送信され、ＰＢＵ「Ｎ」によってそのＩＣＵ「２」の進入インターフェースを介して受信される。
【００４２】
同様にして、ＰＢＵ「１」からＥＣＵ「２」への通知パケットなどのパケットは、リンク１１０で示すように、ＰＢＵ「１」によってそのＥＣＵ「２」の退出インターフェースを介して送信され、ＥＣＵ「２」によってそのＰＢＵ「１」の退出インターフェースを介して受信される。ＰＢＵ「２」からＥＣＵ「２」へのパケットは、リンク１１２で示すように、ＰＢＵ「２」によってそのＥＣＵ「２」の退出インターフェースを介して送信され、ＥＣＵ「２」によってそのＰＢＵ「２」の退出インターフェースを介して受信される。ＰＢＵ「Ｎ」からＥＣＵ「Ｍ」へのパケットは、リンク１１４で示すように、ＰＢＵ「Ｎ」によってそのＥＣＵ「Ｍ」の退出インターフェースを介して送信され、ＥＣＵ「Ｍ」によってそのＰＢＵ「Ｎ」の退出インターフェースを介して受信される。
【００４３】
本発明の一実施形態によれば、ＥＣＵへの通知パケットの送信は、全域同期信号１０２に従って同期される。同期が行われると、通知は適切な時間内に拡散され、一定の非バースト負荷を受信側ＥＣＵにかけるようにする。したがって、図示した例では、ＩＣＵ「１」から受信されたパケットに応答してＰＢＵ「１」およびＰＢＵ「２」によって生成された通知パケットは、別々のときにＥＣＵ「２」に送信される。
【００４４】
図６は、本発明の一実施形態による、ある特定のＰＢＵ１６の入出力コントローラ５２のより詳細な概略ブロック図である。図６に示す実施形態では、Ｍ個のＥＣＵ退出インターフェース６２はそれぞれ、ＥＣＵ退出インターフェースを介して、対応するＥＣＵ１２に送信すべき通知を格納する通知キュー６４に関連づけられる。通知キュー６４は、データパケットを送信し通知をトリガすることができる各ＩＣＵ１０ごとに、Ｍ個のエントリを含む。
【００４５】
ある特定のＩＣＵ１０から受信されたパケットに応答して生成された通知は、関係のあるＥＣＵ１２に通知を送信すべき各ＥＣＵ退出インターフェース６２の通知キュー６４に格納される。通知が格納される通知キュー６４のエントリは、パケットを送信するＩＣＵ１０に関連づけられたエントリである。このようにして、通知は、その発信元ＩＣＵに従って格納することができる。
【００４６】
たとえば、ＩＣＵ「２」によって送信されたパケットがＥＣＵ「１」および「２」に向けられたものであると仮定する。このパケットは、ある特定のＰＢＵでそのＩＣＵリンク「２」の進入インターフェースによって受信され、ＥＣＵ「１」および「２」に送信するために通知が生成される。通知は、送信に先立って、ＩＣＵ「２」に関連づけられたエントリでＥＣＵ「１」の退出インターフェースおよびＥＣＵ「２」の退出インターフェース向けの通知キューに格納される。
【００４７】
一実施形態によれば、入出力コントローラ５２は、時間駆動型読出しポインタ１２０を含み、このポインタによって、通知が通知キュー６４から取り出されて、均等に拡散されてそれぞれのＥＣＵに送信される。初期化の間および定期的な再同期の期間、Ｎ個のＰＢＵ１６の通知キューの読出しポインタは、全域同期信号１０２を介して通知キューの初期開始位置に同期される。一実施形態によれば、同期信号は、Ｎ個のＰＢＵに分散される１本のワイアを介して送信される。定期的な再同期により、読出しポインタに関連づけられた様々な時刻カウンタをできるだけ正確に同期することが可能になる。
【００４８】
本発明の一実施形態では、初期化中の読出しポインタの開始位置は、対応するＰＢＵに割り当てられた数に一致する。ＰＢＵは、それに割り当てられた数を、たとえばそれが存在しているスロット位置によって知る。（再）同期中、ＰＢＵに割り当てられた数に基づいて、位相シフトが読出しポインタに加えられ、そうすることによって正しい開始読出し位置が与えられる。したがって、ＰＢＵ番号「１」に関連づけられた通知キューの場合は、そのキューの読出しポインタは、ＩＣＵ番号「１」に対応する通知キューのエントリ番号「１」に初期化され、ＰＢＵ番号「２」に関連づけられた通知キューの場合は、キューの読出しポインタは、ＩＣＵ番号「２」に対応する通知キューのエントリ番号「２」に初期化される。このようにして、ＰＢＵ番号「１」はＩＣＵ番号「１」によってトリガされた通知メッセージで送信を開始し、ＰＢＵ「２」はＩＣＵ番号「２」によってトリガされた通知メッセージで送信を開始する。
【００４９】
現在の通知メッセージの送信が完了した後、通知キューの読出しポインタ群は、同期して次の通知メッセージを取り出し送信するために、通知キューの次のエントリに進む。一実施形態によれば、読出しポインタは、Ｘ回の周期ごとに進む。ここでＸは、ＥＣＵが１個の通知を処理するのに使用する周期の回数である。
【００５０】
図７は、本発明の一実施形態による、ある特定のＥＣＵによって受信される通知のタイミング図である。ＩＣＵ発信元ｘを有しＰＢＵ ｙから着信する通知メッセージは、ＳｘＰｙと示される。図７に示す実施形態では、時刻Ｔのとき、ＥＣＵは、そのＰＢＵ「１」の退出インターフェースを介して、ＩＣＵ発信元「１」を有しＰＢＵ「１」から着信する通知メッセージを受信する。やはり時刻Ｔのとき、ＥＣＵは、そのＰＢＵ「２」の退出インターフェースを介して、ＩＣＵ発信元「２」を有しＰＢＵ「２」から着信する通知メッセージを受信する。したがって、並行した通知を送信することができるＰＢＵがあるのと同じくらい十分な数の異なる発信元があると仮定すると、どの所与のときにも、同じＩＣＵ発信元に関連づけられた２個の通知メッセージがＥＣＵによって受信されることはない。
【００５１】
図８は、本発明の一実施形態による、ある特定のＥＣＵによる通知の受信および処理のより詳細なブロック図である。図示した実施形態では、ＥＣＵ、ＩＣＵ、およびＰＢＵの総数は３２であると仮定する。どの所与のときにも、ＥＣＵは、図７のタイミング図に示したように、発信元ＩＣＵに従って順序づけられた３２個すべてのＰＢＵから通知を受信することができる。通知は、送信側ＰＢＵ１６に関連づけられたＥＣＵのＰＢＵ退出インターフェース１０２によって受信される。
【００５２】
こうした例を示すために、３２個の通知それぞれを処理するための周期回数が４であるとさらに仮定する。したがって、８個の通知が同時に処理されて、将来の通知の紛失またはバックアップを防止するために８個の退出通知キュー７４に格納される。
【００５３】
一実施形態によれば、各退出通知キューは、特定のＩＣＵに関連づけられた通知を各エントリが格納するためのデュアルポートＲＡＭ１３０として実装される。受信した通知の処理において、書込み衝突なく通知を各ＲＡＭに同時に書き込むことができるように、受信された通知８個が一度に選択される。このことは、受信された通知に関連づけられたＩＣＵ発信元を検査し、かつ８個のＲＡＭそれぞれのエントリにそのＩＣＵ発信元が関連づけられる８個の通知を選択することによって実現することができる。
【００５４】
図８に示した実施形態では、時刻Ｔのとき、並行して選択されＲＡＭに格納される通知メッセージは、ＩＣＵ発信元「１」、ＩＣＵ発信元「５」、ＩＣＵ発信元「９」、ＩＣＵ発信元「１３」、ＩＣＵ発信元「１７」、ＩＣＵ発信元「２１」、ＩＣＵ発信元「２５」、およびＩＣＵ発信元「２９」に関連づけられる。時刻Ｔ＋１のとき、並行して選択されＲＡＭに格納される通知メッセージは、ＩＣＵ発信元「２」、ＩＣＵ発信元「６」、ＩＣＵ発信元「１０」、ＩＣＵ発信元「１４」、ＩＣＵ発信元「１８」、ＩＣＵ発信元「２２」、ＩＣＵ発信元「２６」、およびＩＣＵ発信元「３０」に関連づけられる。時刻Ｔ＋４以降、受信されたすべての通知が格納されて処理され、ＥＣＵは、さらに最大３２個の通知を３２個のＰＢＵから受信できるようになる。
【００５５】
以上、本発明を特定の実施形態において説明したが、本発明の精神および範囲から全く逸脱しない変形形態を当業者は容易に考案できよう。したがって、本発明は具体的に説明した以外の方法でも実施できることが理解されよう。したがって、本発明の本実施形態は、あらゆる点において例示的なものであり限定的なものではなく、本発明の範囲は、上記の説明ではなく添付の特許請求の範囲およびその均等物によって示されると理解されたい。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態による、Ｍ個の進入制御ユニット、Ｎ個のパケットバッファユニット、およびＭ個の退出制御ユニットを有するパケット交換システムを示す概略的なブロック図である。
【図２】本発明の一実施形態による、例示的な進入制御ユニットを示す概略的なブロック図である。
【図３】本発明の一実施形態による、例示的なパケットバッファユニットを示す概略的なブロック図である。
【図４】本発明の一実施形態による、例示的な退出制御ユニットを示す概略的なブロック図である。
【図５】本発明の一実施形態による、パケットバッファユニットへの進入制御ユニットおよび退出制御ユニットの相互接続を示す、図１のパケット交換システムを変更した図である。
【図６】本発明の一実施形態による、ある特定のパケットバッファユニットの入出力コントローラを示すより詳細な概略ブロック図である。
【図７】本発明の一実施形態による、ある特定の退出制御ユニットによって受信される通知を示すタイミング図である。
【図８】本発明の一実施形態による、ある特定の退出制御ユニットによる通知の受信および処理を示すより詳細なブロック図である。
Claims (17)
- 複数の進入ユニットと、
複数の退出ユニットと、
前記複数の進入ユニットおよび退出ユニットに結合された交換ファブリックとを備えるパケット交換システムであって、前記交換ファブリックが前記複数の進入ユニットからパケットを受信しそれに応答して通知メッセージを生成し、各通知メッセージが前記関連づけられたパケットを送信する前記進入ユニットに基づいて順序づけられることを特徴とし、前記関連づけられた進入ユニットに基づいて前記メッセージに割り当てられた前記順序に従って、前記通知メッセージが１つまたは複数の退出ユニットに送信されることをさらに特徴とするパケット交換システム。 - 前記交換ファブリックが前記通知メッセージを格納する複数のエントリを含む通知キューを含み、各エントリが前記複数の進入ユニットの１つに関連づけられる請求項１に記載のパケット交換システム。
- 前記交換ファブリックが、その退出ユニットに対して生成された通知メッセージを格納する前記複数の退出ユニットそれぞれに関連づけられた通知キューを含む請求項２に記載のパケット交換システム。
- 各通知キューに格納される前記通知が、前記複数の通知キューそれぞれに対して同じ開始エントリに初期化されるポインタによって取り出される請求項３に記載のパケット交換システム。
- 前記交換ファブリックが、前記複数の進入ユニットによって送信されたパケットを受信して格納する複数のバッファユニットを含み、各バッファユニットが、前記複数の退出ユニットそれぞれに対する通知キューを含む請求項１に記載のパケット交換システム。
- 第１のバッファユニットの通知キューに格納された通知を取り出す１組の第１のポインタが第１の開始エントリに初期化され、第２のバッファユニットの通知キューに格納された通知を取り出す１組の第２のポインタが第２の開始エントリに初期化される請求項５に記載のパケット交換システム。
- 前記ポインタが、同期してそれぞれの通知キューの次のエントリに進む請求項６に記載のパケット交換システム。
- 前記複数の退出ユニットがそれぞれ、前記交換ファブリックによって送信された通知メッセージを格納する第１のメモリおよび第２のメモリを含み、前記第１のメモリが、第１の組の進入ユニットによって送信されたパケットに基づいて生成された通知メッセージを格納し、前記第２のメモリが、第２の組の進入ユニットによって送信されたパケットに基づいて生成された通知メッセージを格納する請求項１に記載のパケット交換システム。
- 前記第１のメモリおよび第２のメモリが、それぞれ通知メッセージを格納するために並行してアクセスされる請求項８に記載のパケット交換システム。
- 複数の進入ユニットと、複数の退出ユニットと、前記複数の進入ユニットおよび退出ユニットに結合された交換ファブリックとを含むパケット交換システムにおいてパケットを処理する方法であって、
前記複数の進入ユニットによって送信されたパケットを前記交換ファブリックで受信すること、
各受信パケットに対する通知メッセージを前記交換ファブリックで生成すること、
前記生成された通知メッセージを前記交換ファブリックで１つまたは複数の通知キューに格納し、前記１つまたは複数の通知キューに格納される前記通知メッセージが、前記関連づけられたパケットを送信する前記進入ユニットに従って順序づけられること、および、
前記１つまたは複数の通知キュー中の前記通知メッセージの前記順序に従って、前記通知メッセージを１つまたは複数の退出ユニットに送信することを含む方法。 - 前記複数の退出ユニットがそれぞれ、その退出ユニットに対して生成された通知メッセージを格納する通知キューに関連づけられる請求項１０に記載の方法。
- 前記複数の通知キューそれぞれに対して同じ開始エントリに初期化されるポインタを用いて、各通知キューに格納された通知を取り出すことをさらに含む請求項１０に記載の方法。
- 前記交換ファブリックが、前記複数の進入ユニットによって送信されたパケットを受信して格納する複数のバッファユニットを含み、各バッファユニットが、前記複数の退出ユニットそれぞれに対する通知キューを含む請求項１０に記載の方法。
- 第１のバッファユニットの通知キューに格納された通知を取り出す１組の第１のポインタを第１の開始エントリに初期化すること、および
第２のバッファユニットの通知キューに格納された通知を取り出す１組の第２のポインタを第２の開始エントリに初期化することをさらに含む請求項１３に記載の方法。 - 各ポインタを同期させてそれぞれの通知キューの次のエントリに進めることをさらに含む請求項１４に記載の方法。
- 前記複数の退出ユニットがそれぞれ、前記交換ファブリックによって送信された通知メッセージを格納する第１のメモリおよび第２のメモリを含み、
第１の組の進入ユニットによって送信されたパケットに基づいて生成された通知メッセージを前記第１のメモリに格納すること、および
第２の組の進入ユニットによって送信されたパケットに基づいて生成された通知メッセージを前記第２のメモリに格納することをさらに含む請求項１０に記載の方法。 - 前記第１のメモリに前記格納すること、および前記第２のメモリに前記格納することが並行して実施される請求項１６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30619701P | 2001-07-17 | 2001-07-17 | |
| PCT/US2002/021405 WO2003009543A2 (en) | 2001-07-17 | 2002-07-01 | In-band message synchronization for distributed shared memory packet switch |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004536523A true JP2004536523A (ja) | 2004-12-02 |
Family
ID=23184251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003514759A Pending JP2004536523A (ja) | 2001-07-17 | 2002-07-01 | 分散型共有メモリパケット交換のための帯域内メッセージの同期 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7203193B2 (ja) |
| EP (1) | EP1407583B1 (ja) |
| JP (1) | JP2004536523A (ja) |
| CN (1) | CN100370784C (ja) |
| AT (1) | ATE433239T1 (ja) |
| DE (1) | DE60232519D1 (ja) |
| WO (1) | WO2003009543A2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065050B1 (en) * | 1998-07-08 | 2006-06-20 | Broadcom Corporation | Apparatus and method for controlling data flow in a network switch |
| US8937964B2 (en) * | 2002-06-27 | 2015-01-20 | Tellabs Operations, Inc. | Apparatus and method to switch packets using a switch fabric with memory |
| US7181637B2 (en) * | 2003-12-02 | 2007-02-20 | International Business Machines Corporation | Packet processing system and method for a data transfer node with time-limited packet buffering in a central queue |
| US7756049B2 (en) * | 2004-08-11 | 2010-07-13 | International Business Machines Corporation | Apparatus, system, and method for controlling link status changes |
| WO2006076349A2 (en) * | 2005-01-11 | 2006-07-20 | Telcordia Technologies, Inc. | Method to establish and organize an ad-hoc wireless peer to peer network |
| US8559443B2 (en) | 2005-07-22 | 2013-10-15 | Marvell International Ltd. | Efficient message switching in a switching apparatus |
| US8281369B2 (en) * | 2008-03-12 | 2012-10-02 | Avaya Inc. | Method and apparatus for creating secure write-enabled web pages that are associated with active telephone calls |
| US8879464B2 (en) | 2009-01-29 | 2014-11-04 | Avaya Inc. | System and method for providing a replacement packet |
| US9525710B2 (en) * | 2009-01-29 | 2016-12-20 | Avaya Gmbh & Co., Kg | Seamless switch over from centralized to decentralized media streaming |
| US8238335B2 (en) | 2009-02-13 | 2012-08-07 | Avaya Inc. | Multi-route transmission of packets within a network |
| US7936746B2 (en) * | 2009-03-18 | 2011-05-03 | Avaya Inc. | Multimedia communication session coordination across heterogeneous transport networks |
| US20100265834A1 (en) * | 2009-04-17 | 2010-10-21 | Avaya Inc. | Variable latency jitter buffer based upon conversational dynamics |
| US8094556B2 (en) * | 2009-04-27 | 2012-01-10 | Avaya Inc. | Dynamic buffering and synchronization of related media streams in packet networks |
| US8553849B2 (en) | 2009-06-17 | 2013-10-08 | Avaya Inc. | Personal identification and interactive device for internet-based text and video communication services |
| US8800049B2 (en) * | 2009-08-26 | 2014-08-05 | Avaya Inc. | Licensing and certificate distribution via secondary or divided signaling communication pathway |
| US8819272B2 (en) * | 2010-02-11 | 2014-08-26 | Massachusetts Institute Of Technology | Multiprocessor communication networks |
| US8897134B2 (en) * | 2010-06-25 | 2014-11-25 | Telefonaktiebolaget L M Ericsson (Publ) | Notifying a controller of a change to a packet forwarding configuration of a network element over a communication channel |
| US9083635B1 (en) * | 2010-10-04 | 2015-07-14 | Adtran, Inc. | Enqueue policing systems and methods |
| US9871610B2 (en) * | 2015-10-30 | 2018-01-16 | Citrix Systems, Inc. | Method for packet scheduling using multiple packet schedulers |
| CN114981269A (zh) * | 2019-11-27 | 2022-08-30 | 立方光伏股份有限公司 | 非富勒烯受主(nfas)作为钙钛矿半导体器件中的界面层 |
| CN114237195A (zh) * | 2021-11-09 | 2022-03-25 | 岚图汽车科技有限公司 | 一种obd排放诊断方法及相关设备 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3853363T2 (de) | 1988-12-23 | 1995-09-28 | Ibm | Lastausgleichstechnik in einem gemeinsamen Speicher mit verteilter Struktur. |
| US5535197A (en) * | 1991-09-26 | 1996-07-09 | Ipc Information Systems, Inc. | Shared buffer switching module |
| CA2094410C (en) * | 1992-06-18 | 1998-05-05 | Joshua Seth Auerbach | Distributed management communications network |
| US5291482A (en) * | 1992-07-24 | 1994-03-01 | At&T Bell Laboratories | High bandwidth packet switch |
| US5297482A (en) * | 1993-04-29 | 1994-03-29 | Cleveland Robert K | Rail threader |
| JP3389315B2 (ja) | 1994-03-18 | 2003-03-24 | 富士通株式会社 | コネクションレス通信におけるメッセージ転送方法及び装置 |
| US5475679A (en) * | 1994-12-08 | 1995-12-12 | Northern Telecom Limited | Large capacity ATM switch |
| US5548590A (en) * | 1995-01-30 | 1996-08-20 | Hewlett-Packard Company | High performance frame time monitoring system and method for a fiber optic switch for a fiber optic network |
| US5822540A (en) * | 1995-07-19 | 1998-10-13 | Fujitsu Network Communications, Inc. | Method and apparatus for discarding frames in a communications device |
| US5835941A (en) * | 1995-11-17 | 1998-11-10 | Micron Technology Inc. | Internally cached static random access memory architecture |
| US5689506A (en) * | 1996-01-16 | 1997-11-18 | Lucent Technologies Inc. | Multicast routing in multistage networks |
| US5813043A (en) * | 1996-07-12 | 1998-09-22 | Motorola, Inc. | Method and system including memory patching utilizing a transmission control signal and circuit |
| US5974467A (en) * | 1997-08-29 | 1999-10-26 | Extreme Networks | Protocol for communicating data between packet forwarding devices via an intermediate network interconnect device |
| US6023471A (en) * | 1997-10-07 | 2000-02-08 | Extreme Networks | Network interconnect device and protocol for communicating data among packet forwarding devices |
| US6216167B1 (en) * | 1997-10-31 | 2001-04-10 | Nortel Networks Limited | Efficient path based forwarding and multicast forwarding |
| US6081906A (en) | 1997-11-21 | 2000-06-27 | Fuji Xerox Co., Ltd. | Multi-thread processing with queuing and recovery |
| US6141344A (en) * | 1998-03-19 | 2000-10-31 | 3Com Corporation | Coherence mechanism for distributed address cache in a network switch |
| US6173425B1 (en) * | 1998-04-15 | 2001-01-09 | Integrated Device Technology, Inc. | Methods of testing integrated circuits to include data traversal path identification information and related status information in test data streams |
| US6807172B1 (en) * | 1999-12-21 | 2004-10-19 | Cisco Technology, Inc. | Method and apparatus for learning and switching frames in a distributed network switch |
| US7007071B1 (en) * | 2000-07-24 | 2006-02-28 | Mosaid Technologies, Inc. | Method and apparatus for reducing pool starvation in a shared memory switch |
| JP4105955B2 (ja) * | 2001-05-17 | 2008-06-25 | アルカテル・インターネツトワーキング・インコーポレイテツド | 分散型共有メモリパケットスイッチ |
| US6807594B1 (en) * | 2001-07-16 | 2004-10-19 | Juniper Networks, Inc. | Randomized arbiters for eliminating congestion |
| CN1545658A (zh) * | 2001-07-17 | 2004-11-10 | �йȲ��� | 具有双端口存储器仿真配置的交换结构 |
-
2002
- 2002-07-01 WO PCT/US2002/021405 patent/WO2003009543A2/en active Application Filing
- 2002-07-01 US US10/188,255 patent/US7203193B2/en active Active
- 2002-07-01 EP EP02748088A patent/EP1407583B1/en not_active Expired - Lifetime
- 2002-07-01 DE DE60232519T patent/DE60232519D1/de not_active Expired - Lifetime
- 2002-07-01 CN CNB028159845A patent/CN100370784C/zh not_active Expired - Fee Related
- 2002-07-01 AT AT02748088T patent/ATE433239T1/de not_active IP Right Cessation
- 2002-07-01 JP JP2003514759A patent/JP2004536523A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003009543A3 (en) | 2003-04-03 |
| WO2003009543A2 (en) | 2003-01-30 |
| EP1407583B1 (en) | 2009-06-03 |
| DE60232519D1 (de) | 2009-07-16 |
| US20030016688A1 (en) | 2003-01-23 |
| EP1407583A2 (en) | 2004-04-14 |
| CN100370784C (zh) | 2008-02-20 |
| CN1543733A (zh) | 2004-11-03 |
| US7203193B2 (en) | 2007-04-10 |
| EP1407583A4 (en) | 2006-04-26 |
| ATE433239T1 (de) | 2009-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004536523A (ja) | 分散型共有メモリパケット交換のための帯域内メッセージの同期 | |
| US7653072B2 (en) | Overcoming access latency inefficiency in memories for packet switched networks | |
| JP3415628B2 (ja) | 効率的な出力―要求パケット交換機および方法 | |
| USRE44151E1 (en) | Switching ethernet controller | |
| US5884040A (en) | Per-packet jamming in a multi-port bridge for a local area network | |
| US6795886B1 (en) | Interconnect switch method and apparatus | |
| US6363067B1 (en) | Staged partitioned communication bus for a multi-port bridge for a local area network | |
| US7397809B2 (en) | Scheduling methods for combined unicast and multicast queuing | |
| US6791992B1 (en) | Earliest-deadline-first queuing cell switching architecture and method | |
| US6617879B1 (en) | Transparently partitioned communication bus for multi-port bridge for a local area network | |
| JP2004536515A (ja) | デュアルポートメモリエミュレーション方式によるスイッチファブリック | |
| US7082104B2 (en) | Network device switch | |
| US7110405B2 (en) | Multicast cell buffer for network switch | |
| JP4105955B2 (ja) | 分散型共有メモリパケットスイッチ | |
| CN107770090B (zh) | 用于控制流水线中寄存器的方法和装置 | |
| US20070110052A1 (en) | System and method for the static routing of data packet streams in an interconnect network | |
| US6601116B1 (en) | Network switch having descriptor cache and method thereof | |
| JP4159253B2 (ja) | クレジットベースのバッファ制御を有するディジタルトラフィック交換機 | |
| US7675930B2 (en) | Chip circuit for combined and data compressed FIFO arbitration for a non-blocking switch | |
| US6895015B1 (en) | Dynamic time slot allocation in internal rules checker scheduler | |
| US6850999B1 (en) | Coherency coverage of data across multiple packets varying in sizes | |
| US6335938B1 (en) | Multiport communication switch having gigaport and expansion ports sharing the same time slot in internal rules checker | |
| US7032082B1 (en) | Centralized memory allocation with write pointer drift correction | |
| US20060165055A1 (en) | Method and apparatus for managing the flow of data within a switching device | |
| JP2001060967A (ja) | パケットスイッチ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070425 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |