JP2004507814A

JP2004507814A - Power management system and method in JAVA accelerator environment

Info

Publication number: JP2004507814A
Application number: JP2002521689A
Authority: JP
Inventors: デイビッド、エンボイ; ロニー、ゴフ; ボニー、セクストン
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2000-08-23
Filing date: 2001-08-17
Publication date: 2004-03-11
Also published as: CN1478224A; ATE528708T1; WO2002017064A2; CN100437433C; EP1368729A2; EP1368729B1; KR20020085883A; WO2002017064A3; US6766460B1

Abstract

パワーマネジメント方法が、開示されており、このパワーマネジメント方法は、パワーマネジメントを、ハードウエアベースＪＡＶＡアクセラレータに供給する。初めに、ＪＡＶＡモード信号が、ホストプロセッサから、ＪＡＶＡアプリケーションの開始に応じて供給される。その後、ＪＡＶＡモード信号に応じて、ホストプロセッサへの電力は、減少されるとともに、ＪＡＶＡプロセッサへの電力は、増加される。次に、ＪＡＶＡアプリケーションの実行が、停止すると、ＪＡＶＡ完了信号が、ＪＡＶＡプロセッサから発生し、それにより、システムに対して、制御をホストプロセッサに戻すように、信号が送られる。A power management method is disclosed that provides power management to a hardware-based JAVA accelerator. First, a JAVA mode signal is supplied from the host processor in response to the start of a JAVA application. Thereafter, in response to the JAVA mode signal, the power to the host processor is reduced and the power to the JAVA processor is increased. Next, when execution of the JAVA application is halted, a JAVA completion signal is generated from the JAVA processor, thereby signaling the system to return control to the host processor.

Description

【０００１】
（関連特許）
本出願は、米国特許出願第０９／５６５，６７９（代理人整理番号ＶＴＩ１Ｐ３３３）に関連しており、この米国特許出願は、２０００年５月４日に出願され、「ＪＡＶＡスタック、演算論理ユニット、および、マルチプルスタックポインタを有する統合サブシステムのアーキテクチャ、および、その使用方法」と題され、ここに、その全貌を引例として取り入れている。
【０００２】
本出願は、また、米国特許出願第０９／６７０，４９６（代理人整理番号ＰＨＩＬＰ３３７）に関連しており、この米国特許出願は、「ＪＡＶＡアレイをチェックするローオーバーヘッド境界システムおよび方法」と題され、ここに、その全貌を引例として取り入れている。
【０００３】
（発明の背景）
１．発明の分野
本発明は、一般にハードウエアにより加速されたＪＡＶＡ実行に関し、特に、マスタ／スレーブＪＡＶＡアクセラレータ環境内におけるパワーマネジメントに関する。
【０００４】
２．関連技術の説明
今日のコンピュータプログラム界は、多くの高水準プログラミング言語を提示している。ＪＡＶＡは、例えば、広範囲に渡る普及を、比較的短期間のうちに達成し、これは、偏在するインターネットの成功に帰するところが大きいものである。ＪＡＶＡの人気は、少なくともある程度は、そのプラットフォームの独立性、オブジェクト指向性、および、そのダイナミックな性質によるものである。さらに、ＪＡＶＡは、多くの退屈かつエラーを引き起こしやすいタスクを取り除いている。このタスクは、アプリケーションプログラマにより、行われなければならないものであり、これには、メモリマネジメント、および、クロスプラットフォームポーティングが含まれる。こうして、ＪＡＶＡプログラマは、デザインおよび機能性の問題により集中することができるのである。
【０００５】
ＪＡＶＡアプリケーションを実行するために、ＪＡＶＡプロセッサが、使用され、ＪＡＶＡプロセッサは、概して、ＪＡＶＡ仮想マシン（ＪＶＭ）形式のソフトウエアによってのみ、起動する。しかし、ソフトウエアにおける処理の実施に伴う問題が原因で、ＪＶＭは、低パフォーマンス問題を抱えている。
【０００６】
従来から２つの技術が、ＪＡＶＡ解釈のパフォーマンスを改善するために、使用されている。この２つの技術とは、すなわち、ネイティブＪＡＶＡ実行、および、一部ハードウエアのＪＡＶＡ命令解釈である。ネイティブＪＡＶＡ実行方式は、ハードウエアを使用して、実ＪＡＶＡプロセッサを構築する。しかし、この技術は、深刻な欠点を提示している。つまり、この技術は、ＪＡＶＡの概念である「外部マシン」を除去するものであり、また、それにより、多くのソフトウエアを排除することになり、このようなＪＡＶＡプロセッサで実行することは、不可能である。
【０００７】
一部ハードウエアのＪＡＶＡ命令解釈方式は、ハードウエアアシストを使用して、解釈処理を改善する。この構成は、しばしばＪＡＶＡアクセラレータと呼ばれる。基本的に、ＪＡＶＡアクセラレータは、アセンブリ言語インタプリタのパフォーマンスに近く、このアセンブリ言語インタプリタは、ゼロから待ち状態のメモリを実行する。
【０００８】
ＪＡＶＡアクセラレータの一実施は、マスタ／スレーブ構成を使用しており、マスタ（ホスト）プロセッサは、ＪＡＶＡ命令以外のすべての命令を実行し、スレーブプロセッサは、専らＪＡＶＡ命令のみを実行する。しかし、この方式を用いる従来のシステムは、ホストおよびスレーブプロセッサ間のパワーマネジメントに伴う問題を、多く抱えている。この問題は、両方のプロセッサが、小型、かつ、バッテリ式モバイル機器において実施される時に起こり、このようなモバイル機器では、電力の節約が、非常に重要である。
【０００９】
歴史的に見ると、演算装置のパワーマネジメントに伴う問題は、いつ、システムあるいはシステム内の様々な構成部分が、重要な処理を行っているのか、を検出しようとする結果、生じている。しばしば、従来のパワーマネジメントシステムは、入出力（Ｉ／Ｏ）信号を、アイドルタイマと共に監視することにより、いつ、装置への電力を止めることができるか、を検出する。
【００１０】
他の従来のパワーマネジメントシステムでは、プロセッサインタフェースの周波数が、変更され、それにより、コンピュータシステムの消費電力を低減する。また、その他の従来のパワーマネジメントシステムは、クロックスロットリングと呼ばれる方法を使用して、マイクロプロセッサの消費電力を低減し、それにより、コンピュータシステムの消費電力を低減する。この方法では、マイクロプロセッサが、重要な処理を行っていないと判断された時には、マイクロプロセッサへの入力は、変更される。こうすることにより、マイクロプロセッサに、そのクロックの内部使用を中止するよう、効率的に伝えることができる。マイクロプロセッサへの入力を変更することにより、マイクロプロセッサは、徐々に減速するため、このマイクロプロセッサは、それ程エネルギーを燃焼させず、それにより、コンピュータシステムの消費電力を減少させる。パワーマネジメント決定処理における近年の従来技術は、パワーマネジメント決定処理をオペレーティングシステム（ＯＳ）指向にしたことにより、改善されてはきたが、従来のパワーマネジメント決定は、推測に過ぎないものが多い。
【００１１】
上記の方法は、消費電力の減少に繋がるかもしれないが、いずれの方法も、システムにおける各プロセッサの動作電圧の減少と、組み合わされてはいない。この動作電圧の減少と組み合わされていれば、さらに、システムの消費電力を減少させることが、できるであろう。ホストおよびＪＡＶＡプロセッサ両方の動作電圧および動作周波数を、共に制御すれば、コンピュータシステムの最適電力およびパフォーマンストレードオフが、可能になるであろう。
【００１２】
以上の点に鑑み、ＪＡＶＡアクセラレータ内での、改善されたパワーマネジメントを供給するシステムおよび方法が、必要になっている。パワーマネジメントシステムは、ホストおよびＪＡＶＡプロセッサの、動作電力および動作周波数の両方を、制御するものである。さらに、パワーマネジメントシステムは、電源あるいはデジタル回路のいずれもが、動作条件の変更中にストレスを受けないことを保証し、また、プロセッサ間のメモリ更新ができるよう、動作条件変更間には十分な時間を保証するものである。
【００１３】
（発明の要約）
広い意味で言えば、本発明は、改善されたパワーマネジメントシステムを、ＪＡＶＡアクセラレータに供給することにより、これらの要求を満たしている。本発明のパワーマネジメントシステムは、ホストおよびＪＡＶＡプロセッサの、動作電圧および動作周波数の両方を制御する。それにより、コンピュータシステムの最適電力およびパフォーマンスが、可能となる。一方の実施形態では、パワーマネジメント方法が、開示されており、この方法は、パワーマネジメントを、ハードウエアベースＪＡＶＡアクセラレータに供給するものである。初めに、ＪＡＶＡモード信号が、ホストプロセッサから、ＪＡＶＡアプリケーションの開始に応じて供給される。その後、ＪＡＶＡモード信号に応じて、ホストプロセッサへの電力は、減少されるとともに、ＪＡＶＡプロセッサへの電力は、増加される。次に、ＪＡＶＡアプリケーションの実行が停止すると、ＪＡＶＡ完了信号が、ＪＡＶＡプロセッサから発生し、それにより、システムに対して、制御をホストプロセッサに戻すように、信号が送られる。
【００１４】
他方の実施形態では、パワーマネジメントシステムが、開示されており、このシステムは、パワーマネジメントを、ハードウエアベースＪＡＶＡアクセラレータに供給するものである。パワーマネジメントシステムは、ホストプロセッサを含み、ホストプロセッサは、電力発生回路に接続される。このホストプロセッサは、ＪＡＶＡモード信号ポートを含み、ＪＡＶＡモード信号ポートは、ＪＡＶＡモード信号を供給できる。さらに、パワーマネジメントシステムに含まれているのは、ＪＡＶＡプロセッサであり、このＪＡＶＡプロセッサもまた、電力発生回路に接続されている。ＪＡＶＡプロセッサは、ＪＡＶＡ完了信号ポートを含み、このＪＡＶＡ完了信号ポートは、ＪＡＶＡ完了信号を供給することができる。使用時には、電力発生回路は、ＪＡＶＡモード信号の受信に応じて、ホストプロセッサへの電力を減少させるとともに、ＪＡＶＡプロセッサへの電力を増加させる。さらに、ＪＡＶＡ完了信号の受信に応じて、電力生成回路は、ホストプロセッサへの電力を増加させるとともに、ＪＡＶＡプロセッサへの電力を減少させる。
【００１５】
プロセッサに供給される変更を鈍化させるための、ランプ回路方法が、本発明の更なる実施形態において、開示されている。ランプ回路方法は、目標値を得ることにより始まり、この目標値は、プロセッサが設定される、所望の周波数あるいは電圧を表す。次に、この目標値は、現行値と比較され、差分値を得る。目標値と同様に、現行値は、プロセッサが現在動作している、現行の周波数あるいは電圧である。現行値は、次に、差分値が所定のしきい値外の時に、調整される。このしきい値は、ある範囲を有する値でも、あるいは、ゼロ等の単一の値でもよい。上記の動作は、その後、差分値が所定のしきい値内になるまで、繰り返される。
【００１６】
有利なことには、本発明は、コンピュータシステムの最適電力およびパフォーマンスを、ホストおよびＪＡＶＡプロセッサの、動作周波数および動作電圧の両方を制御することにより、可能にしている。さらに、周波数および電圧の両方が、制御される場合、電圧は、周波数を増加する前に、増加されるとともに、周波数は、電圧を減少させる前に、減少される。これは、システムが、現行の電圧に対して、速過ぎる周波数では稼働しないことを、保証しており、更なる省電力化という結果をもたらしている。
【００１７】
最後に、当業者には自明のものであるが、本発明のパワーマネジメントシステムは、プロセッサ間のメモリ更新ができるよう、動作条件変更間には十分な時間を保証するものである。本発明の他の様態および利点は、以下の詳細な説明から、添付の図面と併せて、明らかとなるものであり、以下の詳細な説明は、例を用いて発明の原理を説明するものである。
【００１８】
（好適な実施形態の詳細な説明）
発明は、ＪＡＶＡアクセラレータのパワーマネジメントシステムのために、開示されている。広い意味で言えば、本発明のパワーマネジメントシステムは、ＪＡＶＡアクセラレータの電力消費を、ＪＡＶＡアプリケーションの開始時には、ホストプロセッサへの電力を減少させるとともに、ＪＡＶＡプロセッサへの電力は増加させることにより、また、ＪＡＶＡアプリケーションの実行停止時には、このプロセスを逆転させることにより、管理する。
【００１９】
以下の説明では、非常に多くの具体的な詳細が、記載されており、本発明の完全な理解を提供している。しかし、当業者にとって、本発明は、いくつかの、あるいは、すべての具体的な詳細がなくても実行されうることは、自明のものである。他の例において、公知の処理ステップが、詳細に説明されてはいないが、それは、不必要に本発明を不明瞭にしないためである。
【００２０】
図１は、本発明の実施形態に基づき、ＪＡＶＡハードウエアアクセラレータシステム１０を示すブロック図である。ＪＡＶＡハードウエアアクセラレータシステム１０は、システムバス１２を含み、このシステムバス１２は、マスタ（ホスト）プロセッサ１４、スレーブ（ＪＡＶＡ）プロセッサ１６、および、システムメモリ１８を含む。さらに、ＪＡＶＡハードウエアアクセラレータシステム１０は、バスアービトレータ２０を含み、このバスアービトレータ２０は、ホストプロセッサ１４およびＪＡＶＡプロセッサ１６間に、接続されている。
【００２１】
ＪＡＶＡハードウエアアクセラレータシステム１０は、デュアルプロセッサシステムであり、ＪＡＶＡプロセッサ１６が、大部分のＪＡＶＡ命令を実行し、ホストプロセッサ１４は、残りすべての、複雑なＪＡＶＡ命令を含む命令を実行する。「マシン内のマシン」というＪＡＶＡパラダイムに固有であるように、ＪＡＶＡプロセッサ１６は、スレーブプロセッサである。ＪＡＶＡプロセッサ１６は、「内部マシン」の役を務め、ホストプロセッサ１４である「外部マシン」により、開始および制御される。
【００２２】
ホストプロセッサ１４は、任意のプロセッサに内蔵されてもよく、その任意のプロセッサには、現行の工業規格デバイスである、ｘ８６、ＡＲＭ、および、ＭＩＰＳデバイス等が、含まれる。ＪＡＶＡプロセッサ１６は、スタックベースプロセッサであることが好ましく、このスタックベースプロセッサは、命令とデータキャッシング、および、内部ＳＲＡＭを含む。さらに、ＪＡＶＡプロセッサ１６は、レジスタベーススタックを含むことが好ましく、これは、関連する、米国特許出願第０９／５６５，６７９の、タイトル「ＪＡＶＡスタック、演算論理ユニット、および、マルチプルスタックポインタを有する統合サブシステムのアーキテクチャ、および、その使用方法」に記載されており、ここに、その全貌を引例として取り入れている。
【００２３】
一般に、プロセッサ１４は、オペレーティングシステム、ＪＡＶＡ以外のアプリケーション、および、複雑なＪＡＶＡ命令をサポートする。一実施形態では、増設の専用ＡＲＭ、あるいは、同等のプロセッサ（図示せず）が、使用され、複雑なＪＡＶＡ命令を処理している。
【００２４】
ＪＡＶＡプロセッサ１６は、一般に、少なくとも、次のＪＡＶＡ命令、すなわち、ロード、格納、計算、分岐、プッシュ、および、フィールド、を実行することができる。好ましくは、整数および浮動小数点の両方を含む、すべての計算命令に対するサポートが、ＪＡＶＡプロセッサ１６に組込まれていることである。先にも述べたように、ホストプロセッサ１４は、メソッド呼び出し等の、より複雑な命令を処理する。ＪＡＶＡプロセッサ１６は、複雑な命令が解読される時、例外を発生させるとともに、データキャッシュ内のすべてのダーティラインを、システムメモリ１８に書き込む。その後、ＪＡＶＡプロセッサ１６は、実行を停止する。
【００２５】
好ましくは、ＪＡＶＡプロセッサ１６が、現在実行されている方法への高速アクセスのための、命令キャッシュを含むことである。この方法をサポートするために使用されているローカルデータは、内部ＳＲＡＭにあり、この内部ＳＲＡＭは、概して、単一ポートであるとともに、ホストプロセッサ１４およびＪＡＶＡプロセッサ１６の両方により、アクセスすることができる。ＪＡＶＡプロセッサ１６が実行中の時は、ホストプロセッサ１４は、ローカルデータ領域およびスタックの両方から、ロックアウトされる。さらに、アレイ等のローカルではない変数への高速アクセスのための、データキャッシュが、含まれている。
【００２６】
図２は、本発明の実施形態に基づき、パワーマネジメントシステム５０を示すブロック図である。パワーマネジメントシステム５０は、ホストプロセッサ部５２、および、ＪＡＶＡプロセッサ部５４を含む。ホストプロセッサ部５２は、ホストスイッチレジスタ５６を含み、このホストスイッチレジスタ５６は、一組のホストノーマル動作電圧・周波数レジスタ５８、および、一組のホストロー電圧・周波数レジスタ６０に、接続されている。さらに、パワーマネジメントシステム５０は、ホストランプ回路６４に接続された一組のプログラム電圧・周波数生成器６２、および、ホストプロセッサ１４を含む。ホストプロセッサ１４は、ＪＡＶＡモード信号ポートを含み、このＪＡＶＡモード信号ポートは、ＪＡＶＡモード信号６８を、ＪＡＶＡアプリケーションの開始と同時に供給する。
【００２７】
ＪＡＶＡプロセッサ部５４は、ＪＡＶＡスイッチレジスタ７０を含み、このＪＡＶＡスイッチレジスタ７０は、一組のＪＡＶＡノーマル動作電圧・周波数レジスタ７２、一組のＪＡＶＡロー電圧・周波数レジスタ７４、および、アイドルディレイタイマ７６に、接続されている。さらに、パワーマネジメントシステム５０は、ＪＡＶＡランプ回路８０に接続された一組のプログラム電圧・周波数生成器７８、および、ＪＡＶＡプロセッサ１６を含む。ＪＡＶＡプロセッサ１６は、ＪＡＶＡ完了信号ポートを含み、このＪＡＶＡ完了信号ポートは、ＪＡＶＡアプリケーションの実行が停止されると、ＪＡＶＡ完了信号８４を供給する。
【００２８】
各プログラム電圧・周波数生成器６２および７８は、周波数変更の、実際のインプランテーションを供給し、この周波数変更は、ホストランプ回路６４およびＪＡＶＡランプ回路８０により、供給されるものである。動作中は、各プログラム電圧・周波数生成器６２および７８は、スロークロック信号によりクロックされるため、適切なランプ回路が、新しい電力をクロック毎に供給できる。
【００２９】
各プロセッサ１４および１６は、基本的に、ノーマル動作モード、および、ローパワー動作モードの２つの動作モードを有している。ノーマル動作モードでは、ホストプロセッサ１４およびＪＡＶＡプロセッサ１６は、ホストプロセッサ１４あるいはＪＡＶＡプロセッサ１６が内蔵されているプロセッサのタイプとしては、通常ノーマルと考えられる電圧および周波数で、動作する。ローパワー動作モードでは、ホストプロセッサ１４およびＪＡＶＡプロセッサ１６は、低電圧および周波数で動作する。この低電圧および周波数とは、ホストプロセッサ１４あるいはＪＡＶＡプロセッサ１６が内蔵されているタイプのプロセッサとしては、ノーマルな動作電圧および周波数を、下回るものである。
【００３０】
プロセッサ１４／１６が重要な処理を行う時に、ノーマル動作モードを使用し、プロセッサ１４／１６が、重要な処理を行わない時に、ローパワー動作モードに切り換えることにより、本発明は、さらなる省電力化を提供する。この省電力化は、プロセッサが使用されていない時に、各プロセッサ１４／１６の動作電圧および動作周波数の両方を低減させることができる能力によって、著しく強化される。
【００３１】
初めに、ホストプロセッサのノーマル動作電圧、および、ノーマル動作周波数の値が、一組のホストノーマル動作電圧・周波数レジスタ５８に格納される。さらに、ホストプロセッサのローパワー動作電圧値、および、ホストプロセッサのローパワー動作周波数値が、一組のホストロー電圧・周波数レジスタ６０に格納される。同様にして、ＪＡＶＡプロセッサのノーマル動作電圧値、および、ＪＡＶＡプロセッサのノーマル動作周波数値が、一組のＪＡＶＡノーマル動作電圧・周波数レジスタ７２に格納される。ＪＡＶＡプロセッサのローパワー動作電圧値、および、ＪＡＶＡプロセッサのローパワー動作周波数値が、次に、一組のＪＡＶＡロー電圧・周波数レジスタ７４に格納される。
【００３２】
こうして、ホストおよびＪＡＶＡノーマル動作電圧・周波数レジスタ５８および７２の組は、それぞれ、ホストプロセッサ１４およびＪＡＶＡプロセッサ１６の、ノーマル動作電圧および周波数を規定している。同様にして、ホストおよびＪＡＶＡロー電圧・周波数レジスタ６０および７４の組は、それぞれ、ホストプロセッサ１４およびＪＡＶＡプロセッサ１６の、ローパワー動作電圧および周波数を規定している。
【００３３】
ノーマル動作中は、ホストプロセッサ１４は、ホストノーマル動作電圧・周波数レジスタ５８により規定されるノーマル動作モードに従い、動作する。一方、ＪＡＶＡプロセッサ１６は、ＪＡＶＡロー電圧・周波数レジスタ７４により規定されるローパワー動作モードに従い、動作する。先にも説明したように、ホストプロセッサ１４は、一般に、メソッド呼び出し等の、ＪＡＶＡプロセッサが処理しない、複雑なＪＡＶＡ命令を除くＪＡＶＡ以外のすべての命令を、実行する。ＪＡＶＡアプリケーションの開始と同時に、ホストプロセッサは、ＪＡＶＡモード信号６８を発生させる。それにより、パワーマネジメントシステム５０に対して、ＪＡＶＡアプリケーションがＪＡＶＡプロセッサ１６により実行されることが、伝えられる。ホストレジスタスイッチ５６およびＪＡＶＡレジスタスイッチ７０は、次に、ＪＡＶＡモード信号６８を受信し、ＪＡＶＡモード信号６８は、ホストレジスタスイッチ５６およびＪＡＶＡレジスタスイッチ７０に対し、ホストおよびＪＡＶＡプロセッサ１４および１６を、動作モードに切り換えるよう命令する。
【００３４】
ＪＡＶＡモード信号６８を受信すると同時に、ホストレジスタスイッチ５６は、ホストプロセッサ１４のホスト目標電圧・周波数値を、ホストロー電圧・周波数レジスタ６０に格納された値に、設定する。同様にして、ＪＡＶＡレジスタスイッチ７０は、ＪＡＶＡプロセッサ１６のＪＡＶＡ目標電圧・周波数値を、ＪＡＶＡノーマル動作電圧・周波数レジスタ７２に格納された値に、設定する。
【００３５】
この時点で、ホストランプ回路６４は、ホスト目標電圧・周波数値を使用して、徐々に、ホストプロセッサ１４の、現行の電圧および周波数を、ホスト目標電圧・周波数値まで減少させる。同様の方法で、ＪＡＶＡランプ回路８０は、ＪＡＶＡ目標電圧・周波数値を使用して、徐々に、ＪＡＶＡプロセッサ１６の、現行の電圧および周波数を、ＪＡＶＡ目標電圧・周波数値まで増加させる。
【００３６】
ホストおよびＪＡＶＡランプ回路６４および８０は、それぞれ、小さな増分電圧・周波数の増加または減少を、ホストプロセッサおよびＪＡＶＡプロセッサの現行の電圧および周波数が、各々の目標電圧・周波数値に到達するまでの間、供給する。各電圧および周波数の減分後、ホストランプ回路６４は、新しい減分電圧・周波数値を、ホストプロセッサ１４に接続されている一組のプログラム電圧・周波数生成器６２に、供給する。一組のプログラム電圧・周波数生成器６２は、次に、ホストプロセッサ１４の電圧および周波数を、新しい減分電圧・周波数値に設定する。
【００３７】
同様にして、各増分後、ＪＡＶＡランプ回路８０は、新しい増分電圧・周波数値を、ＪＡＶＡプロセッサ１６に接続されている一組のプログラム電圧・周波数生成器７８に、供給する。一組のプログラム電圧・周波数生成器７８は、次に、ＪＡＶＡプロセッサ１６の電圧および周波数を、新しい増分電圧・周波数値に設定する。こうして、電力は、ＪＡＶＡアプリケーションが開始される時、ホストプロセッサ１４において、減少するとともに、ＪＡＶＡプロセッサ１６においては、増加する。その結果、システム５０の実質的な省電力化につながる。
【００３８】
ＪＡＶＡプロセッサ１６は、次に、ＪＡＶＡアプリケーションの実行を開始する。ＪＡＶＡプロセッサ１６は、一般に、ＪＡＶＡアプリケーションを、ＪＡＶＡアプリケーションが完了するまで、あるいは、ＪＡＶＡプロセッサ１６が処理できない、複雑なＪＡＶＡ命令が現れるまで、引き続き実行する。この時点で、ＪＡＶＡプロセッサ１６は、ＪＡＶＡ完了信号８４、あるいは、中断信号を発生させ、これは、ホストレジスタスイッチ５６およびＪＡＶＡレジスタスイッチ７０により受信され、パワーマネジメントシステム５０に対して、ＪＡＶＡアプリケーションの実行停止を知らせる。
【００３９】
ＪＡＶＡ完了信号８４を受信すると同時に、ホストレジスタスイッチ５６は、ホスト目標電圧・周波数値を、ホストノーマル動作電圧・周波数レジスタ５８に格納されている値に、設定する。同様にして、ＪＡＶＡレジスタスイッチ７０は、ＪＡＶＡ目標電圧・周波数値を、ＪＡＶＡロー電圧・周波数レジスタ７４に格納されている値に、設定する。
【００４０】
この時点で、ホストランプ回路６４は、ホスト目標電圧・周波数値を使用して、徐々に、ホストプロセッサ１４の現行の電圧および周波数を、ホスト目標電圧・周波数値まで増加させる。同様の方法で、ＪＡＶＡランプ回路８０は、ＪＡＶＡ目標電圧・周波数値を使用して、徐々に、ＪＡＶＡプロセッサ１６の現行の電圧および周波数を、ＪＡＶＡ目標電圧・周波数値まで減少させる。
【００４１】
上記に記載される様に、ホストおよびＪＡＶＡランプ回路６４および８０は、それぞれ、小さな増分電圧・周波数の増加または減少を、ホストプロセッサおよびＪＡＶＡプロセッサの、現行の電圧および周波数が、各々の目標電圧・周波数値に到達するまでの間、供給する。各増分後、ホストランプ回路６４は、新しい増分電圧・周波数値を、ホストプロセッサ１４に接続されている一組のプログラム電圧・周波数生成器６２に、供給する。一組のプログラム電圧・周波数生成器６２は、次に、ホストプロセッサ１４の電圧および周波数を、新しい増分電圧・周波数値に設定する。
【００４２】
同様にして、各減分後、ＪＡＶＡランプ回路８０は、新しい減分電圧・周波数値を、ＪＡＶＡプロセッサ１６に接続されている一組のプログラム電圧・周波数生成器７８に、供給する。一組のプログラム電圧・周波数生成器７８は、次に、ＪＡＶＡプロセッサ１６の電圧および周波数を、新しい減分電圧・周波数値に設定する。こうして、電力は、ＪＡＶＡアプリケーションの実行停止時に、ホストプロセッサ１４において、増加するとともに、ＪＡＶＡプロセッサ１６においては、減少する。この時点で、ホストプロセッサ１４は、システムの制御を再開し、引き続きコンピュータ命令を実行する。
【００４３】
ＪＡＶＡ実行中、ＪＡＶＡプロセッサ１６は、情報をローカルキャッシュに格納し、様々なＪＡＶＡ命令の実行に使用する。ＪＡＶＡ実行が停止すると、この情報を、ホストプロセッサ１４が、システムバスを介して利用できるようになる。この情報を、ＪＡＶＡプロセッサ１６が遮断されて、ローパワー動作モードに切り替わる前に供給するために、本発明は、アイドルディレイタイマ７６を使用しており、このアイドルディレイタイマ７６は、ＪＡＶＡレジスタスイッチ７０およびＪＡＶＡランプ回路８０の間に、接続されている。
【００４４】
アイドルディレイタイマ７６は、ＪＡＶＡ電圧ランプ回路８０が、ＪＡＶＡ目標電圧・周波数値を、一組のＪＡＶＡロー電圧・周波数レジスタ７４に格納されている、より低い値に設定することを、遅延させる。遅延の長さは、ＪＡＶＡプロセッサ１６のキャッシュメモリサイズの一関数で、この遅延の長さは、キャッシュ内情報が、ＪＡＶＡプロセッサ１６へのパワーが減少される前に、システムメモリに転送されるように、設定される。なお、アイドルディレイタイマ７６は、ＪＡＶＡプロセッサ１６が、ＪＡＶＡ完了信号８４を発生させる時にのみ、機能することが好ましい。
【００４５】
図３は、本発明の実施形態に基づき、模範的なランプ回路１００を示すブロック図である。模範的なランプ回路１００は、周波数ランプ回路として使用するために示されているが、ランプ回路１００は、電圧ランプ回路としても、レジスタに、周波数値の代わりに電圧値を供給することにより、使用することができる。
【００４６】
ランプ回路１００は、コンパレータ１０２を含み、コンパレータ１０２は、目標周波数レジスタ１０４、現行周波数レジスタ１０６、および、オフセットテーブル１０８に、接続されている。さらに、ランプ回路１００は、オフセット周波数レジスタ１１０を含み、オフセット周波数レジスタ１１０は、オフセットテーブル１０８、および、現行周波数レジスタ１０６に、接続されている。最後に、ランプ回路１００は、周波数状態マシン１１２を含み、周波数状態マシン１１２は、ランプ回路１００に対する制御を供給する。なお、現行周波数レジスタ１０６は、プログラム周波数生成器１１４にも接続されている。
【００４７】
パワーモードが、ノーマル動作とローパワー動作モード間で切り換えられる時、ホストおよびＪＡＶＡプロセッサの両方になされる、電圧および周波数の変更は、電力供給およびデジタル論理に対するストレス付加を阻止するために、鈍化されることが好ましい。
【００４８】
後により詳述されるように、ランプ回路１００は、小さな増分変更をプロセッサの電圧および周波数に供給し、こうした変更の適切な優先順位を保証する。特に、プロセッサへの電力が、ローパワーからノーマルパワーへ切り替わる時、電圧は、周波数が増加される前に、増加される。逆に、プロセッサへの電力が、ノーマルパワーからローパワーへ切り替わる時、周波数は、電圧が減少される前に、減少される。
【００４９】
動作中は、ランプ回路１００は、周波数状態マシン１１２により供給される、比較的スローなクロック信号により、クロックされる。先にも述べたように、ランプ回路１００は、目標周波数を、一組の、ノーマル動作あるいはローパワーのいずれかの周波数レジスタから、現行のパワー動作モードに従い、獲得し、そして、この目標周波数を、目標周波数レジスタ１０４に格納する。関連するプロセッサの現行の動作周波数は、現行周波数レジスタ１０６に格納されている。
【００５０】
クロック信号毎に、コンパレータ１０２は、目標周波数レジスタ１０４に格納されている値を、現行周波数レジスタ１０６に格納されている値と比較し、差分値を出す。この差分値とは、目標周波数レジスタ１０４に格納されている値と、現行周波数レジスタ１０６に格納されている値間の、値の差である。
【００５１】
差分値が所定のしきい値外であれば、表検索が、差分値およびオフセットテーブル１０８を使用して、行われる。そして、表検索の結果が、オフセット周波数レジスタ１１０に格納される。所定のしきい値は、容認できる周波数の範囲の値、単一値、あるいは、ゼロでもよい。しきい値をゼロに設定することは、差分値がゼロではない時は常に、差分値は、しきい値外ということになる。しきい値を単一値に設定することは、ゼロと単一値間の値域を意味する。差分値は、差分値がしきい値の値域外である時は常に、ベースとされる値域のしきい値外である。
【００５２】
オフセット周波数レジスタ１１０に格納された値は、次に、現行周波数レジスタ１０６に加算、あるいは、減算され、その結果は、現行周波数レジスタに格納される。好ましくは、オフセットテーブルが、周波数オフセットを供給するように、構成されることであり、周波数オフセットは、周波数変更を、周波数の滑らかなリニアランプにすることができる。任意的に、オフセット周波数レジスタ１１０は、省略でき、オフセット値は、現行周波数レジスタ１０６に、オフセットテーブル１０８から、直接加算、あるいは、直接減算される。現行周波数レジスタ１０６に格納された、新しい周波数値は、次に、プログラム周波数生成器１１４をプログラムするために使用され、これにより、関連するプロセッサの周波数を、新しい現行の周波数値に設定する。
【００５３】
ランプ回路１００は、上記の動作を、差分値が所定のしきい値内になるまで、続ける。この時点で、関連するプロセッサは、目標周波数で動作し、適切な命令の処理を開始することができる。他の実施形態では、上記の動作は、所定のしきい値が達成される時でも、依然として続けられる。本実施形態では、ゼロ値は、オフセットレジスタ１１０に格納されており、それにより、これ以上の変更は、現行の周波数値に加えられない。次に、新しい目標周波数が、目標周波数レジスタに格納されると、ランプ回路１００は、自動的に動作を続け、現行の周波数を、新しい目標値にランプする。
【００５４】
先にも述べたように、ランプ回路１００は、ランプ回路１００の周波数値を電圧値に変更し、回路１００をプログラム電圧生成器に接続させることにより、電圧ランプ回路として動作可能である。
【００５５】
図４は、本発明の実施形態に基づき、パワーマネジメントをハードウエアベースのＪＡＶＡアクセラレータに供給するプロセス２００を示すフローチャートである。初期動作２０２では、前処理動作が、行われる。前処理動作には、ＪＡＶＡプログラムカウンタおよびスタックポインタの初期化、および、その他の、当業者には自明の前処理動作が、含まれる。
【００５６】
ＪＡＶＡモード動作２０４では、ＪＡＶＡモード信号が、ホストプロセッサから、ＪＡＶＡアプリケーションの開始に応じて供給される。ノーマル動作中は、ホストプロセッサは、そのノーマル動作モードに従い、動作する。このノーマル動作モードは、ホストノーマル動作電圧・周波数レジスタにより規定されるものである。その一方、ＪＡＶＡプロセッサは、そのローパワー動作モードに従い、動作する。このローパワー動作モードは、ＪＡＶＡロー電圧・周波数レジスタにより規定されるものである。ホストプロセッサは、一般に、メソッド呼び出し等の、複雑なＪＡＶＡ命令を除くＪＡＶＡ以外のすべての命令を実行する。ＪＡＶＡアプリケーションの開始と同時に、ホストプロセッサは、ＪＡＶＡモード信号を発生させる。それにより、パワーマネジメントシステムに対し、ＪＡＶＡアプリケーションが、ＪＡＶＡプロセッサにより実行されることが、伝えられる。ホストレジスタスイッチおよびＪＡＶＡレジスタスイッチは、次に、ＪＡＶＡモード信号を受信する。それにより、ホストレジスタスイッチおよびＪＡＶＡレジスタスイッチに対し、ホストおよびＪＡＶＡプロセッサを、動作モードに切り換えるよう命令する。
【００５７】
次に、ホスト電力低減動作２０６では、ホストプロセッサへの電力は、ＪＡＶＡモード信号に応じて減少される。ＪＡＶＡモード信号の受信と同時に、ホストレジスタスイッチは、ホストプロセッサのホスト目標電圧・周波数値を、ホストローパワー電圧・周波数レジスタに格納されている値に、設定する。ホストランプ回路は、次に、ホスト目標電圧・周波数値を使用して、徐々に、ホストプロセッサの現行の電圧および周波数を、ホスト目標電圧・周波数値まで減少させる。
【００５８】
先にも説明したように、ホストランプ回路は、小さな増分電圧・周波数の増加または減少を、ホストプロセッサの現行の電圧および周波数が、目標電圧・周波数値に到達するまでの間、供給する。各電圧および周波数の減分後、ホストランプ回路は、新しい減分電圧・周波数値を、ホストプロセッサに接続されている一組のプログラム電圧・周波数生成器に、供給する。一組のプログラム電圧・周波数生成器は、次に、ホストプロセッサの電圧および周波数を、新しい減分電圧・周波数値に設定する。
【００５９】
ＪＡＶＡ電力増加動作２０８では、ＪＡＶＡプロセッサへの電力が、ＪＡＶＡモード信号に応じて増加する。ＪＡＶＡモード信号受信と同時に、ＪＡＶＡレジスタスイッチは、ＪＡＶＡプロセッサに対するＪＡＶＡ目標電圧・周波数値を、ＪＡＶＡノーマル動作電圧・周波数レジスタに格納された値に、設定する。ＪＡＶＡランプ回路は、次に、ＪＡＶＡ目標電圧・周波数値を使用して、徐々に、ＪＡＶＡプロセッサの現行の電圧および周波数を、ＪＡＶＡ目標電圧・周波数値まで増加させる。
【００６０】
各電圧および周波数の増分後、ＪＡＶＡランプ回路は、新しい増分電圧・周波数値を、ＪＡＶＡプロセッサに接続されている一組のプログラム電圧・周波数生成器に、供給する。一組のプログラム電圧・周波数生成器は、次に、ＪＡＶＡプロセッサの電圧および周波数を、新しい増分電圧・周波数値に設定する。ノーマル動作電圧および周波数に到達後、ＪＡＶＡプロセッサは、ＪＡＶＡアプリケーションの実行を開始する。ＪＡＶＡプロセッサは、一般に、ＪＡＶＡアプリケーションを、ＪＡＶＡアプリケーションが完了するまで、あるいは、ＪＡＶＡプロセッサ１６が処理できない、複雑なＪＡＶＡ命令が現れるまで、引き続き実行する。
【００６１】
ＪＡＶＡ完了信号動作２１０では、ＪＡＶＡ完了信号が、ＪＡＶＡプロセッサから、ＪＡＶＡアプリケーションの実行停止時に、発生する。この時点で、ＪＡＶＡプロセッサは、ＪＡＶＡ完了信号、あるいは、中断信号を発生させ、これは、ホストレジスタスイッチおよびＪＡＶＡレジスタスイッチにより受信される。ＪＡＶＡ完了信号は、パワーマネジメントシステムに対して、ＪＡＶＡアプリケーションの実行停止を知らせる。
【００６２】
ＪＡＶＡ完了動作２１２では、ホストプロセッサへの電力は、次に、ＪＡＶＡ完了信号に応じて増加され、ＪＡＶＡプロセッサへの電力は、減少される。ＪＡＶＡ完了信号８４を受信すると同時に、ホストレジスタスイッチは、ホスト目標電圧・周波数値を、ホストノーマル動作電圧・周波数レジスタから供給される値に設定する。同様にして、ＪＡＶＡレジスタスイッチは、ＪＡＶＡ目標電圧・周波数値を、ＪＡＶＡロー電圧・周波数レジスタから供給される値に設定する。
【００６３】
この時点で、ホストランプ回路は、ホスト目標電圧・周波数値を使用して、徐々に、ホストプロセッサの現行の電圧および周波数を、ホスト目標電圧・周波数値まで、増加させる。同様の方法で、ＪＡＶＡランプ回路は、ＪＡＶＡ目標電圧・周波数値を使用して、徐々に、ＪＡＶＡプロセッサの現行の電圧および周波数を、ＪＡＶＡ目標電圧・周波数値まで、減少させる。
【００６４】
上記に記載される様に、ホストおよびＪＡＶＡランプ回路は、それぞれ、小さな増分電圧・周波数の増加または減少を、ホストプロセッサおよびＪＡＶＡプロセッサの現行の電圧および周波数が、各々の目標電圧・周波数値に到達するまでの間、供給する。各増分後、ホストランプ回路は、新しい増分電圧・周波数値を、ホストプロセッサに接続されている一組のプログラム電圧・周波数生成器に、供給する。一組のプログラム電圧・周波数生成器は、次に、ホストプロセッサの電圧および周波数を、新しい増分電圧・周波数値に設定する。
【００６５】
同様にして、各減分後、ＪＡＶＡランプ回路は、新しい減分電圧・周波数値を、ＪＡＶＡプロセッサに接続されている一組のプログラム電圧・周波数生成器に、供給する。一組のプログラム電圧・周波数生成器は、次に、ＪＡＶＡプロセッサの電圧および周波数を、新しい減分電圧・周波数値に設定する。こうして、電力は、ＪＡＶＡアプリケーションの実行停止時に、ホストプロセッサにおいて、増加するとともに、ＪＡＶＡプロセッサにおいては、減少する。この時点で、ホストプロセッサは、システムの制御を再開し、引き続きコンピュータ命令を実行する。
【００６６】
ＪＡＶＡの実行が停止すると、ローカルメモリキャッシュに格納されている情報を、ホストプロセッサが、システムバスを介して利用できるようになる。この情報を、ＪＡＶＡプロセッサが遮断されて、ローパワー動作モードに切り替わる前に供給するために、本発明は、アイドルディレイタイマを使用しており、このアイドルディレイタイマは、ＪＡＶＡレジスタスイッチおよびＪＡＶＡランプ回路の間に、接続されている。
【００６７】
アイドルディレイタイマは、ＪＡＶＡ電圧ランプ回路が、ＪＡＶＡ目標電圧・周波数値を、一組のＪＡＶＡロー電圧・周波数レジスタから供給される、より低い値に設定することを、遅延させる。遅延の長さは、ＪＡＶＡプロセッサのキャッシュメモリサイズの一関数であり、この遅延の長さは、キャッシュ内情報が、ＪＡＶＡプロセッサへのパワーが減少される前に、システムメモリに転送されるように、設定される。なお、アイドルディレイタイマは、ＪＡＶＡプロセッサが、ＪＡＶＡ完了信号を発生させる時にのみ、機能することが好ましい。
【００６８】
後処理動作は、次に、動作２１４において行われる。後処理動作には、ＪＡＶＡメソッド呼び出しの実行、および、その他の、当業者には自明の後処理動作が、含まれる。有利なことには、ホストおよびＪＡＶＡプロセッサ両方の動作電圧、および、動作周波数を、共に制御することにより、コンピュータシステムの最適電力およびパフォーマンスが、可能になる。
【００６９】
図５は、本発明の実施形態に基づき、プロセッサに供給される変更を鈍化させるためのランプ回路プロセス３００を示すフローチャートである。ランプ回路プロセス３００は、電圧ランプ回路プロセスとして記載されているが、ランプ回路プロセス３００は、プロセッサの周波数あるいは電圧のいずれかを、ランプするために使用することができる。以下の電圧値を、周波数値に差し替えることにより、ランプ回路プロセス３００は、周波数ランプ回路プロセスとして使用できる。初期動作３０２では、前処理動作が、行われる。前処理動作には、ノーマル動作、および、ローパワー電圧・周波数レジスタの初期化、および、その他の、当業者には自明の前処理動作が、含まれる。
【００７０】
目標値動作３０４では、目標値は、電圧・周波数レジスタから得られる。目標電圧値は、一組の、ノーマル動作あるいはローのいずれかの電圧レジスタから、現行のパワー動作モードに従い、得られ、そして、この目標電圧値は、目標電圧レジスタに格納される。関連するプロセッサの、現行の動作電圧は、現行電圧レジスタに格納されている。
【００７１】
次に、比較動作３０６では、目標値は、現行値と比較され、差分値を得る。クロック信号毎に、コンパレータは、目標電圧レジスタに格納されている値を、現行電圧レジスタに格納されている値と比較し、差分値を出す。この差分値とは、目標電圧レジスタに格納されている値と、現行電圧レジスタに格納されている値間の、値の差である。
【００７２】
次に、差分値が、所定のしきい値外であるかどうかを、動作３０８において、決定する。所定のしきい値は、容認できる周波数の範囲の値、単一値、あるいは、ゼロでもよい。しきい値をゼロに設定することは、差分値がゼロではない時は常に、差分値は、しきい値外ということになる。しきい値を単一値に設定することは、ゼロと単一値間の値域を意味する。差分値は、差分値がしきい値の値域外である時は常に、ベースとされる値域のしきい値外である。差分値が、所定のしきい値外であれば、ランプ回路プロセス３００は、引き続き、表検索動作３１０を行う。そうでなければ、ランプ回路プロセス３００は、動作３１２において完了する。
【００７３】
差分値は、オフセットテーブルで表検索を行うために、表検索動作３１０において使用される。複数の電圧入力を含むオフセットテーブルが、提供されている。オフセットテーブル内の差分値を調べることにより、オフセット電圧値が、得られる。結果として生じる、オフセットテーブルからのオフセット値は、次に、オフセット電圧レジスタに格納される。好ましくは、オフセットテーブルが、電圧オフセットを供給するように構成されていることであり、電圧オフセットは、プロセッサの電圧変更を、電圧の滑らかなリニアランプにすることができる。
【００７４】
調整動作３１４では、現行の電圧は、動作３１０において得られたオフセット電圧に基づいて、調整される。オフセット電圧レジスタに格納されている値は、現行電圧レジスタに格納されている値に加算、あるいは、減算され、その結果は、現行電圧レジスタに格納される。任意的に、オフセット電圧レジスタは、省略でき、オフセット値は、現行電圧レジスタに、オフセットテーブルから、直接加算、あるいは、直接減算される。
【００７５】
電圧プログラム動作３１６では、新しい現行の電圧が、プログラム電圧生成器に供給される。新しい電圧値は、現行電圧レジスタに格納され、この電圧値は、プログラム電圧生成器をプログラムするために使用され、それにより、関連するプロセッサの電圧を、新しい現行の電圧値に設定することができる。ランプ回路プロセス３００は、次に、別の比較動作３０４を引き続き行う。なお、現行電圧レジスタは、新たに調整された現行の電圧値を含む。
【００７６】
現行の電圧値が、所定のしきい値内の時、ランプ回路プロセス３００は、動作３１２において完了する。この時点で、関連するプロセッサは、目標電圧で動作し、適切な命令の処理を開始することができる。
【００７７】
他の実施形態では、ランプ回路プロセス３００は、所定のしきい値が達成されている時でも、他の比較動作３０４を依然として続けるものである。本実施形態では、ゼロ値は、オフセットレジスタに格納されており、それにより、これ以上の変更は、現行の周波数値に加えられない。新しい目標電圧が、目標電圧レジスタに格納されると、ランプ回路は、自動的に動作を続け、現行の電圧を新しい目標値にランプする。
【００７８】
ランプ回路プロセス３００は、電圧および周波数の変更の、適切な優先順位を保証する。特に、プロセッサへの電力が、ローパワーからノーマルパワーへ切り替わる時、電圧は、周波数が増加される前に、増加される。逆に、プロセッサへの電力が、ノーマルパワーからローパワーへ切り替わる時、周波数は、電圧が減少される前に、減少される。
【００７９】
有利なことには、ランプ回路プロセス３００は、電源あるいはデジタル回路のいずれもが、動作条件の変更中に、ストレスを受けないことを保証し、また、プロセッサ間のメモリ更新ができるよう、動作条件変更間には十分な時間を保証するものである。
【００８０】
先に述べた発明は、理解を明瞭にする目的で多少詳細に記載されているが、一部の変更および修正は、添付のクレームの範囲内において、可能である。従って、本実施形態は、例示的なものであって限定的なものではなく、本発明は、ここに記載の詳細に限定されるものではなく、添付のクレームの範囲および均等内において、修正できるものである。
【図面の簡単な説明】
本発明は、その更なる利点と共に、以下の説明を、添付の図面と併せて参照することにより、最大に理解されるであろう。
【図１】
図１は、本発明の実施形態に基づき、ＪＡＶＡハードウエアアクセラレータシステムを示すブロック図である。
【図２】
図２は、本発明の実施形態に基づき、パワーマネジメントシステムを示すブロック図である。
【図３】
図３は、本発明の実施形態に基づき、模範的なランプ回路を示すブロック図である。
【図４】
図４は、本発明の実施形態に基づき、パワーマネジメントを、ハードウエアベースのＪＡＶＡアクセラレータに供給するプロセスを示すフローチャートである。
【図５】
図５は、本発明の実施形態に基づき、プロセッサに供給される変更を、鈍化させるためのランプ回路プロセスを示すフローチャートである。[0001]
(Related patents)
This application is related to US patent application Ser. No. 09 / 565,679 (Attorney Docket No. VTI1P333), filed May 4, 2000, and entitled “JAVA Stack, Arithmetic Logic Unit, And the architecture of an integrated subsystem with multiple stack pointers and its use ", the entirety of which is incorporated herein by reference.
[0002]
This application is also related to US patent application Ser. No. 09 / 670,496 (Attorney Docket No. PHILP337), which is entitled “Low Overhead Boundary System and Method for Checking JAVA Arrays”. Here, the whole picture is taken as a reference.
[0003]
(Background of the Invention)
1. Field of the invention
The present invention relates generally to hardware accelerated JAVA implementation, and more particularly to power management in a master / slave JAVA accelerator environment.
[0004]
2. Description of related technology
The computer programming world today offers many high-level programming languages. JAVA, for example, achieves widespread adoption in a relatively short period of time, which is largely attributable to the ubiquitous success of the Internet. JAVA's popularity is due, at least in part, to its platform independence, object orientation, and its dynamic nature. In addition, JAVA eliminates many tedious and error-prone tasks. This task must be performed by the application programmer, including memory management and cross-platform porting. In this way, JAVA programmers can focus more on design and functionality issues.
[0005]
To execute a JAVA application, a JAVA processor is used, which is generally activated only by software in the form of a JAVA virtual machine (JVM). However, JVMs suffer from poor performance due to problems associated with performing processing in software.
[0006]
Traditionally, two techniques have been used to improve the performance of JAVA interpretation. These two techniques are native JAVA execution and JAVA instruction interpretation of some hardware. In the native JAVA execution method, a real JAVA processor is constructed using hardware. However, this technique presents serious drawbacks. In other words, this technology eliminates the "external machine", which is the concept of JAVA, and also eliminates a lot of software, so that it is impossible to execute on such a JAVA processor. It is possible.
[0007]
Some hardware JAVA instruction interpretation schemes use hardware assist to improve the interpretation process. This configuration is often called a JAVA accelerator. Basically, the JAVA accelerator approximates the performance of an assembly language interpreter, which runs from zero to waiting memory.
[0008]
One implementation of the JAVA accelerator uses a master / slave configuration, in which the master (host) processor executes all instructions except the JAVA instruction, and the slave processors execute only the JAVA instruction. However, conventional systems using this scheme have many problems with power management between host and slave processors. This problem occurs when both processors are implemented in small and battery powered mobile devices, where power savings are very important.
[0009]
Historically, problems with power management of computing devices have arisen as a result of trying to detect when the system or various components within the system are performing significant processing. Often, conventional power management systems detect when power to a device can be turned off by monitoring input / output (I / O) signals with an idle timer.
[0010]
In other conventional power management systems, the frequency of the processor interface is changed, thereby reducing the power consumption of the computer system. Also, other conventional power management systems use a method called clock throttling to reduce the power consumption of the microprocessor, thereby reducing the power consumption of the computer system. In this manner, the inputs to the microprocessor are changed when it is determined that the microprocessor is not performing significant processing. In this way, the microprocessor can be effectively instructed to stop using the clock internally. By changing the input to the microprocessor, the microprocessor slowly decelerates so that the microprocessor does not burn as much energy, thereby reducing the power consumption of the computer system. Although the recent prior art in the power management decision processing has been improved by making the power management decision processing oriented to the operating system (OS), the conventional power management decision is often only a guess.
[0011]
Although the above methods may lead to reduced power consumption, neither method is combined with a reduced operating voltage for each processor in the system. Combined with this reduction in operating voltage, it would be possible to further reduce the power consumption of the system. Controlling the operating voltage and frequency of both the host and the JAVA processor together would allow for optimal power and performance trade-offs of the computer system.
[0012]
In view of the foregoing, there is a need for a system and method for providing improved power management within a JAVA accelerator. The power management system controls both the operating power and the operating frequency of the host and the JAVA processor. In addition, the power management system ensures that neither the power supply nor the digital circuits are stressed during changes in operating conditions, and that there is sufficient time between changes in operating conditions to allow memory updates between processors. It guarantees time.
[0013]
(Summary of the Invention)
In a broad sense, the present invention meets these needs by providing an improved power management system for a JAVA accelerator. The power management system of the present invention controls both the operating voltage and the operating frequency of the host and the JAVA processor. This allows for optimal power and performance of the computer system. In one embodiment, a power management method is disclosed, which provides power management to a hardware-based JAVA accelerator. First, a JAVA mode signal is supplied from the host processor in response to the start of a JAVA application. Thereafter, in response to the JAVA mode signal, the power to the host processor is reduced and the power to the JAVA processor is increased. Next, when execution of the JAVA application is halted, a JAVA complete signal is generated from the JAVA processor, thereby signaling the system to return control to the host processor.
[0014]
In another embodiment, a power management system is disclosed that provides power management to a hardware-based JAVA accelerator. The power management system includes a host processor, and the host processor is connected to a power generation circuit. The host processor includes a JAVA mode signal port, and the JAVA mode signal port can supply a JAVA mode signal. Further included in the power management system is a JAVA processor, which is also connected to the power generation circuit. The JAVA processor includes a JAVA completion signal port, which can provide a JAVA completion signal. In use, the power generation circuit decreases power to the host processor and increases power to the JAVA processor in response to receiving the JAVA mode signal. Further, in response to receiving the JAVA completion signal, the power generation circuit increases the power to the host processor and decreases the power to the JAVA processor.
[0015]
A ramp circuit method for slowing down the changes provided to the processor is disclosed in a further embodiment of the present invention. The ramp circuit method begins by obtaining a target value, which represents the desired frequency or voltage at which the processor is set. This target value is then compared with the current value to get a difference value. Like the target value, the current value is the current frequency or voltage at which the processor is currently operating. The current value is then adjusted when the difference value is outside a predetermined threshold. This threshold can be a value having a range or a single value such as zero. The above operation is thereafter repeated until the difference value falls within a predetermined threshold value.
[0016]
Advantageously, the present invention enables optimal power and performance of a computer system by controlling both the operating frequency and the operating voltage of the host and the JAVA processor. Further, if both the frequency and the voltage are controlled, the voltage is increased before increasing the frequency and the frequency is decreased before decreasing the voltage. This assures that the system will not run at frequencies that are too fast for the current voltage, resulting in further power savings.
[0017]
Finally, as will be apparent to those skilled in the art, the power management system of the present invention guarantees sufficient time between operating condition changes to allow for memory updates between processors. Other aspects and advantages of the present invention will become apparent from the following detailed description, taken in conjunction with the accompanying drawings, which illustrate, by way of example, the principles of the invention. is there.
[0018]
(Detailed description of preferred embodiments)
The invention has been disclosed for a JAVA accelerator power management system. In a broad sense, the power management system of the present invention reduces the power consumption of the JAVA accelerator by reducing the power to the host processor and increasing the power to the JAVA processor at the start of the JAVA application; When the execution of the JAVA application is stopped, this process is managed by reversing the process.
[0019]
In the following description, numerous specific details are set forth in order to provide a thorough understanding of the present invention. However, it will be obvious to one skilled in the art that the present invention may be practiced without some or all of the specific details. In other instances, well-known processing steps have not been described in detail so as not to unnecessarily obscure the present invention.
[0020]
FIG. 1 is a block diagram illustrating a JAVA hardware accelerator system 10 according to an embodiment of the present invention. The JAVA hardware accelerator system 10 includes a system bus 12, which includes a master (host) processor 14, a slave (JAVA) processor 16, and a system memory 18. Further, the JAVA hardware accelerator system 10 includes a bus arbitrator 20, which is connected between the host processor 14 and the JAVA processor 16.
[0021]
JAVA hardware accelerator system 10 is a dual processor system, in which JAVA processor 16 executes most of the JAVA instructions, and host processor 14 executes all remaining, including complex JAVA instructions. JAVA processor 16 is a slave processor, as is unique to the JAVA paradigm of "machine within machine". JAVA processor 16 acts as an “internal machine” and is started and controlled by host processor 14, an “external machine”.
[0022]
The host processor 14 may be embedded in any processor, including current industry standard devices such as x86, ARM, and MIPS devices. JAVA processor 16 is preferably a stack-based processor, which includes instruction and data caching, and internal SRAM. Further, JAVA processor 16 preferably includes a register-based stack, which is related to U.S. patent application Ser. No. 09 / 565,679, titled "JAVA Stack, Arithmetic Logic Unit, and Integrated with Multiple Stack Pointers." Subsystem Architecture and How to Use It ", the entirety of which is incorporated herein by reference.
[0023]
Generally, processor 14 supports operating systems, non-JAVA applications, and complex JAVA instructions. In one embodiment, an additional dedicated ARM or equivalent processor (not shown) is used to process complex JAVA instructions.
[0024]
JAVA processor 16 is generally capable of executing at least the following JAVA instructions: load, store, compute, branch, push, and field. Preferably, support for all computational instructions, including both integer and floating point, is built into JAVA processor 16. As described above, the host processor 14 processes more complicated instructions such as method calls. JAVA processor 16 raises an exception and writes all dirty lines in the data cache to system memory 18 when a complex instruction is decoded. Thereafter, the JAVA processor 16 stops executing.
[0025]
Preferably, JAVA processor 16 includes an instruction cache for fast access to the currently executing method. The local data used to support this method resides in an internal SRAM, which is typically a single port and accessible by both the host processor 14 and the JAVA processor 16. . When the JAVA processor 16 is running, the host processor 14 is locked out of both the local data area and the stack. In addition, a data cache is included for fast access to non-local variables such as arrays.
[0026]
FIG. 2 is a block diagram illustrating a power management system 50 according to an embodiment of the present invention. The power management system 50 includes a host processor unit 52 and a JAVA processor unit 54. The host processor unit 52 includes a host switch register 56, which is connected to a set of host normal operating voltage / frequency registers 58 and a set of host low voltage / frequency registers 60. Further, the power management system 50 includes a set of program voltage and frequency generators 62 connected to a host ramp circuit 64, and the host processor 14. The host processor 14 includes a JAVA mode signal port, which provides a JAVA mode signal 68 simultaneously with the start of the JAVA application.
[0027]
The JAVA processor unit 54 includes a JAVA switch register 70. The JAVA switch register 70 includes a set of JAVA normal operating voltage / frequency registers 72, a set of JAVA low voltage / frequency registers 74, and an idle delay timer 76. ,It is connected. Further, the power management system 50 includes a set of program voltage and frequency generators 78 connected to the JAVA ramp circuit 80, and the JAVA processor 16. The JAVA processor 16 includes a JAVA completion signal port, which provides a JAVA completion signal 84 when execution of the JAVA application is halted.
[0028]
Each program voltage and frequency generator 62 and 78 provides the actual implantation of the frequency change, which is provided by the host ramp circuit 64 and the JAVA ramp circuit 80. In operation, each program voltage and frequency generator 62 and 78 is clocked by the slow clock signal so that the appropriate ramp circuit can provide new power on a clock-by-clock basis.
[0029]
Each of the processors 14 and 16 basically has two operation modes: a normal operation mode and a low power operation mode. In the normal operation mode, the host processor 14 and the JAVA processor 16 operate at a voltage and a frequency that are normally considered as a type of the processor in which the host processor 14 or the JAVA processor 16 is built. In the low power operation mode, the host processor 14 and the JAVA processor 16 operate at a low voltage and frequency. The low voltage and frequency are lower than the normal operating voltage and frequency for a processor having the host processor 14 or the JAVA processor 16 built therein.
[0030]
The present invention further saves power by using the normal operation mode when the processor 14/16 performs important processing and switching to the low power operation mode when the processor 14/16 does not perform important processing. I will provide a. This power saving is greatly enhanced by the ability to reduce both the operating voltage and frequency of each processor 14/16 when the processor is not in use.
[0031]
First, the values of the normal operating voltage and the normal operating frequency of the host processor are stored in a set of the host normal operating voltage / frequency registers 58. Further, the low-power operation voltage value of the host processor and the low-power operation frequency value of the host processor are stored in a set of host low voltage / frequency registers 60. Similarly, the normal operating voltage value of the JAVA processor and the normal operating frequency value of the JAVA processor are stored in a set of the JAVA normal operating voltage / frequency registers 72. The low power operating voltage value of the JAVA processor and the low power operating frequency value of the JAVA processor are then stored in a set of JAVA low voltage / frequency registers 74.
[0032]
Thus, the set of host and JAVA normal operating voltage and frequency registers 58 and 72 define the normal operating voltage and frequency of host processor 14 and JAVA processor 16, respectively. Similarly, a set of host and JAVA low voltage and frequency registers 60 and 74 define low power operating voltages and frequencies for host processor 14 and JAVA processor 16, respectively.
[0033]
During the normal operation, the host processor 14 operates according to the normal operation mode defined by the host normal operation voltage / frequency register 58. On the other hand, the JAVA processor 16 operates according to the low power operation mode defined by the JAVA low voltage / frequency register 74. As described above, the host processor 14 generally executes all instructions other than JAVA except for complicated JAVA instructions that are not processed by the JAVA processor, such as method calls. Upon the start of the JAVA application, the host processor generates a JAVA mode signal 68. This informs the power management system 50 that the JAVA application will be executed by the JAVA processor 16. The host register switch 56 and the JAVA register switch 70 then receive a JAVA mode signal 68 which operates the host and JAVA processors 14 and 16 for the host register switch 56 and the JAVA register switch 70. Command to switch to mode.
[0034]
Upon receiving the JAVA mode signal 68, the host register switch 56 sets the host target voltage / frequency value of the host processor 14 to the value stored in the host low voltage / frequency register 60. Similarly, the JAVA register switch 70 sets the JAVA target voltage / frequency value of the JAVA processor 16 to the value stored in the JAVA normal operation voltage / frequency register 72.
[0035]
At this point, the host ramp circuit 64 uses the host target voltage / frequency value to gradually reduce the current voltage and frequency of the host processor 14 to the host target voltage / frequency value. In a similar manner, the JAVA ramp circuit 80 uses the JAVA target voltage and frequency values to gradually increase the current voltage and frequency of the JAVA processor 16 to the JAVA target voltage and frequency values.
[0036]
The host and JAVA ramp circuits 64 and 80 respectively increase or decrease the small increment voltage / frequency until the current voltage and frequency of the host processor and JAVA processor reach their respective target voltage / frequency values. Supply. After each voltage and frequency decrement, the host ramp circuit 64 provides a new decremented voltage and frequency value to a set of program voltage and frequency generators 62 connected to the host processor 14. The set of program voltage and frequency generators 62 then sets the voltage and frequency of the host processor 14 to the new decremented voltage and frequency values.
[0037]
Similarly, after each increment, JAVA ramp circuit 80 provides a new increment voltage / frequency value to a set of program voltage / frequency generators 78 connected to JAVA processor 16. The set of program voltage and frequency generators 78 then sets the voltage and frequency of the JAVA processor 16 to the new incremental voltage and frequency values. Thus, power is reduced at the host processor 14 and increased at the JAVA processor 16 when a JAVA application is started. As a result, the power consumption of the system 50 is substantially reduced.
[0038]
Next, the JAVA processor 16 starts executing the JAVA application. The JAVA processor 16 generally continues to execute the JAVA application until the JAVA application completes or until a complex JAVA instruction appears that the JAVA processor 16 cannot process. At this point, the JAVA processor 16 generates a JAVA completion signal 84, or an abort signal, which is received by the host register switch 56 and the JAVA register switch 70 and instructs the power management system 50 to execute the JAVA application. Signal stop.
[0039]
Upon receiving the JAVA completion signal 84, the host register switch 56 sets the host target voltage / frequency value to the value stored in the host normal operating voltage / frequency register 58. Similarly, the JAVA register switch 70 sets the JAVA target voltage / frequency value to the value stored in the JAVA low voltage / frequency register 74.
[0040]
At this point, the host ramp circuit 64 uses the host target voltage and frequency values to gradually increase the current voltage and frequency of the host processor 14 to the host target voltage and frequency values. In a similar manner, the JAVA ramp circuit 80 uses the JAVA target voltage and frequency values to gradually reduce the current voltage and frequency of the JAVA processor 16 to the JAVA target voltage and frequency values.
[0041]
As described above, the host and JAVA ramp circuits 64 and 80 each provide a small incremental voltage / frequency increase or decrease, with the current voltage and frequency of the host processor and JAVA processor being the respective target voltage / frequency. Supply until the frequency value is reached. After each increment, host ramp circuit 64 provides a new increment voltage / frequency value to a set of program voltage / frequency generators 62 connected to host processor 14. The set of program voltage and frequency generators 62 then sets the voltage and frequency of the host processor 14 to the new incremental voltage and frequency values.
[0042]
Similarly, after each decrement, JAVA ramp circuit 80 supplies the new decremented voltage and frequency value to a set of program voltage and frequency generators 78 connected to JAVA processor 16. The set of program voltage and frequency generators 78 then sets the JAVA processor 16 voltage and frequency to the new decremented voltage and frequency values. Thus, the power increases in the host processor 14 and decreases in the JAVA processor 16 when the execution of the JAVA application is stopped. At this point, host processor 14 resumes control of the system and continues to execute computer instructions.
[0043]
During JAVA execution, JAVA processor 16 stores information in a local cache and uses it to execute various JAVA instructions. When the JAVA execution is stopped, this information is made available to the host processor 14 via the system bus. In order to provide this information before the JAVA processor 16 is shut down and switched to a low power mode of operation, the present invention uses an idle delay timer 76, which uses a JAVA register switch 70. And JAVA lamp circuit 80.
[0044]
The idle delay timer 76 delays the JAVA voltage ramp circuit 80 from setting the JAVA target voltage / frequency value to a lower value stored in a set of JAVA low voltage / frequency registers 74. The length of the delay is a function of the cache memory size of the JAVA processor 16, and the length of the delay is such that the information in the cache is transferred to the system memory before the power to the JAVA processor 16 is reduced. Is set to Preferably, the idle delay timer 76 functions only when the JAVA processor 16 generates the JAVA completion signal 84.
[0045]
FIG. 3 is a block diagram illustrating an exemplary lamp circuit 100 according to an embodiment of the present invention. Although the exemplary ramp circuit 100 is shown for use as a frequency ramp circuit, the ramp circuit 100 may also be used as a voltage ramp circuit by providing a resistor with a voltage value instead of a frequency value. can do.
[0046]
The ramp circuit 100 includes a comparator 102, which is connected to a target frequency register 104, a current frequency register 106, and an offset table 108. Further, the ramp circuit 100 includes an offset frequency register 110, and the offset frequency register 110 is connected to the offset table 108 and the current frequency register 106. Finally, the lamp circuit 100 includes a frequency state machine 112, which provides control for the lamp circuit 100. The current frequency register 106 is also connected to the program frequency generator 114.
[0047]
When the power mode is switched between a normal operation mode and a low power operation mode, voltage and frequency changes made to both the host and the JAVA processor are slowed down to prevent stressing the power supply and digital logic. Preferably.
[0048]
As will be described in more detail below, the ramp circuit 100 provides small incremental changes to the voltage and frequency of the processor to ensure proper priority of such changes. In particular, when the power to the processor switches from low power to normal power, the voltage is increased before the frequency is increased. Conversely, when the power to the processor switches from normal power to low power, the frequency is reduced before the voltage is reduced.
[0049]
In operation, ramp circuit 100 is clocked by a relatively slow clock signal provided by frequency state machine 112. As previously mentioned, the ramp circuit 100 obtains the target frequency from a set of either normal or low power frequency registers according to the current power operating mode, and then sets the target frequency. , In the target frequency register 104. The current operating frequency of the associated processor is stored in the current frequency register 106.
[0050]
For each clock signal, the comparator 102 compares the value stored in the target frequency register 104 with the value stored in the current frequency register 106, and outputs a difference value. The difference value is a difference between a value stored in the target frequency register 104 and a value stored in the current frequency register 106.
[0051]
If the difference value is outside the predetermined threshold, a table search is performed using the difference value and offset table 108. Then, the result of the table search is stored in the offset frequency register 110. The predetermined threshold may be a value in an acceptable frequency range, a single value, or zero. Setting the threshold to zero means that whenever the difference value is not zero, the difference value is outside the threshold. Setting the threshold to a single value implies a range between zero and the single value. The difference value is outside the threshold of the base range whenever the difference value is outside the threshold range.
[0052]
The value stored in the offset frequency register 110 is then added to or subtracted from the current frequency register 106, and the result is stored in the current frequency register. Preferably, the offset table is configured to provide a frequency offset, which allows the frequency change to be a linear ramp of frequency. Optionally, the offset frequency register 110 can be omitted, and the offset value is directly added or subtracted from the offset table 108 to the current frequency register 106. The new frequency value stored in the current frequency register 106 is then used to program the programmed frequency generator 114, thereby setting the associated processor frequency to the new current frequency value.
[0053]
The ramp circuit 100 continues the above operation until the difference value falls within a predetermined threshold value. At this point, the associated processor can operate at the target frequency and begin processing the appropriate instructions. In another embodiment, the above operation is still continued when the predetermined threshold is reached. In the present embodiment, the zero value is stored in the offset register 110 so that no further changes are made to the current frequency value. Next, when the new target frequency is stored in the target frequency register, the ramp circuit 100 continues to operate automatically, ramping the current frequency to the new target value.
[0054]
As described above, the ramp circuit 100 can operate as a voltage ramp circuit by changing the frequency value of the ramp circuit 100 to a voltage value and connecting the circuit 100 to a program voltage generator.
[0055]
FIG. 4 is a flowchart illustrating a process 200 for providing power management to a hardware-based JAVA accelerator, according to an embodiment of the present invention. In the initial operation 202, a pre-processing operation is performed. The pre-processing operations include initialization of the JAVA program counter and stack pointer, and other pre-processing operations obvious to those skilled in the art.
[0056]
In the JAVA mode operation 204, a JAVA mode signal is supplied from the host processor in response to the start of the JAVA application. During normal operation, the host processor operates according to its normal operation mode. This normal operation mode is defined by the host normal operation voltage / frequency register. On the other hand, the JAVA processor operates according to its low-power operation mode. This low power operation mode is defined by a JAVA low voltage / frequency register. The host processor generally executes all non-Java instructions except complex Java instructions, such as method calls. Upon start of the JAVA application, the host processor generates a JAVA mode signal. This informs the power management system that the JAVA application will be executed by the JAVA processor. The host register switch and the JAVA register switch then receive the JAVA mode signal. This instructs the host register switch and the JAVA register switch to switch the host and the JAVA processor to the operation mode.
[0057]
Next, in a host power reduction operation 206, power to the host processor is reduced in response to the JAVA mode signal. Upon receiving the JAVA mode signal, the host register switch sets the host target voltage / frequency value of the host processor to the value stored in the host low power voltage / frequency register. The host ramp circuit then uses the host target voltage / frequency value to gradually reduce the current voltage and frequency of the host processor to the host target voltage / frequency value.
[0058]
As described above, the host ramp circuit provides a small incremental voltage / frequency increase or decrease until the current voltage and frequency of the host processor reaches the target voltage / frequency value. After each voltage and frequency decrement, the host ramp circuit provides a new decremented voltage and frequency value to a set of program voltage and frequency generators connected to the host processor. The set of program voltage and frequency generators then sets the voltage and frequency of the host processor to the new decremented voltage and frequency values.
[0059]
In the JAVA power increase operation 208, the power to the JAVA processor is increased according to the JAVA mode signal. Upon receiving the JAVA mode signal, the JAVA register switch sets the JAVA target voltage / frequency value for the JAVA processor to the value stored in the JAVA normal operation voltage / frequency register. The JAVA ramp circuit then uses the JAVA target voltage and frequency value to gradually increase the current voltage and frequency of the JAVA processor to the JAVA target voltage and frequency value.
[0060]
After each voltage and frequency increment, the JAVA ramp circuit provides a new incremented voltage and frequency value to a set of program voltage and frequency generators connected to the JAVA processor. The set of program voltage and frequency generators then sets the JAVA processor voltage and frequency to the new incremental voltage and frequency values. After reaching the normal operating voltage and frequency, the JAVA processor starts executing the JAVA application. The JAVA processor generally continues to execute the JAVA application until the JAVA application completes or until a complex JAVA instruction appears that the JAVA processor 16 cannot process.
[0061]
In the JAVA completion signal operation 210, a JAVA completion signal is generated when execution of a JAVA application is stopped from the JAVA processor. At this point, the JAVA processor generates a JAVA completion signal, or an interrupt signal, which is received by the host register switch and the JAVA register switch. The JAVA completion signal notifies the power management system that the execution of the JAVA application has been stopped.
[0062]
In the JAVA completion operation 212, the power to the host processor is then increased in response to the JAVA completion signal, and the power to the JAVA processor is reduced. Upon receiving the JAVA completion signal 84, the host register switch sets the host target voltage / frequency value to the value supplied from the host normal operating voltage / frequency register. Similarly, the JAVA register switch sets the JAVA target voltage / frequency value to the value supplied from the JAVA low voltage / frequency register.
[0063]
At this point, the host ramp circuit uses the host target voltage / frequency value to gradually increase the current voltage and frequency of the host processor to the host target voltage / frequency value. In a similar manner, the JAVA ramp circuit uses the JAVA target voltage and frequency value to gradually reduce the current voltage and frequency of the JAVA processor to the JAVA target voltage and frequency value.
[0064]
As described above, the host and JAVA ramp circuits respectively increase or decrease the small incremental voltage and frequency by causing the current voltage and frequency of the host processor and JAVA processor to reach their respective target voltage and frequency values. Until then, supply. After each increment, the host ramp circuit provides a new increment voltage / frequency value to a set of program voltage / frequency generators connected to the host processor. The set of program voltage and frequency generators then sets the host processor voltage and frequency to the new incremental voltage and frequency values.
[0065]
Similarly, after each decrement, the JAVA ramp circuit provides a new decremented voltage and frequency value to a set of programmed voltage and frequency generators connected to the JAVA processor. The set of program voltage and frequency generators then sets the JAVA processor voltage and frequency to the new decremented voltage and frequency values. Thus, the power increases in the host processor and decreases in the JAVA processor when the execution of the JAVA application is stopped. At this point, the host processor resumes control of the system and continues to execute computer instructions.
[0066]
When the execution of JAVA is stopped, the information stored in the local memory cache is made available to the host processor via the system bus. In order to provide this information before the JAVA processor is shut down and switches to a low power mode of operation, the present invention uses an idle delay timer, which uses a JAVA register switch and a JAVA ramp circuit. It is connected between.
[0067]
The idle delay timer delays the JAVA voltage ramp circuit setting the JAVA target voltage / frequency value to a lower value provided by a set of JAVA low voltage / frequency registers. The length of the delay is a function of the JAVA processor's cache memory size, and the length of the delay is such that the information in the cache is transferred to system memory before the power to the JAVA processor is reduced. Is set. Note that the idle delay timer preferably functions only when the JAVA processor generates a JAVA completion signal.
[0068]
Post-processing operations are then performed at operation 214. Post-processing operations include the execution of JAVA method calls and other post-processing operations obvious to those skilled in the art. Advantageously, controlling the operating voltage and frequency of both the host and the JAVA processor together allows for optimal power and performance of the computer system.
[0069]
FIG. 5 is a flowchart illustrating a ramp circuit process 300 for slowing down changes provided to a processor, according to an embodiment of the present invention. Although the ramp circuit process 300 is described as a voltage ramp circuit process, the ramp circuit process 300 can be used to ramp either the frequency or the voltage of the processor. By replacing the following voltage values with frequency values, the lamp circuit process 300 can be used as a frequency ramp circuit process. In the initial operation 302, a pre-processing operation is performed. The preprocessing operation includes a normal operation, initialization of a low power voltage / frequency register, and other preprocessing operations that are obvious to those skilled in the art.
[0070]
In the target value operation 304, the target value is obtained from a voltage / frequency register. The target voltage value is obtained from a set of voltage registers, either normal operation or low, according to the current power operating mode, and the target voltage value is stored in the target voltage register. The current operating voltage of the associated processor is stored in a current voltage register.
[0071]
Next, in a comparison operation 306, the target value is compared with the current value to obtain a difference value. For each clock signal, the comparator compares the value stored in the target voltage register with the value stored in the current voltage register and produces a difference value. The difference value is a difference between a value stored in the target voltage register and a value stored in the current voltage register.
[0072]
Next, it is determined in operation 308 whether the difference value is outside a predetermined threshold. The predetermined threshold may be a value in an acceptable frequency range, a single value, or zero. Setting the threshold to zero means that whenever the difference value is not zero, the difference value is outside the threshold. Setting the threshold to a single value implies a range between zero and the single value. The difference value is outside the threshold of the base range whenever the difference value is outside the threshold range. If the difference value is outside the predetermined threshold, the ramp circuit process 300 continues to perform the table search operation 310. Otherwise, the lamp circuit process 300 is completed at operation 312.
[0073]
The difference value is used in table lookup operation 310 to perform a table lookup in the offset table. An offset table including a plurality of voltage inputs is provided. By examining the difference value in the offset table, an offset voltage value can be obtained. The resulting offset value from the offset table is then stored in an offset voltage register. Preferably, the offset table is configured to provide a voltage offset, wherein the voltage offset can cause the voltage change of the processor to be a linear ramp of the voltage.
[0074]
In an adjustment operation 314, the current voltage is adjusted based on the offset voltage obtained in operation 310. The value stored in the offset voltage register is added to or subtracted from the value stored in the current voltage register, and the result is stored in the current voltage register. Optionally, the offset voltage register can be omitted, and the offset value is directly added to or subtracted from the current voltage register from the offset table.
[0075]
In voltage program operation 316, a new current voltage is provided to the program voltage generator. The new voltage value is stored in the current voltage register, and this voltage value is used to program the program voltage generator so that the associated processor voltage can be set to the new current voltage value. . The ramp circuit process 300 then continues with another comparison operation 304. The current voltage register contains the newly adjusted current voltage value.
[0076]
When the current voltage value is within the predetermined threshold, the ramp circuit process 300 completes in operation 312. At this point, the associated processor can operate at the target voltage and begin processing the appropriate instruction.
[0077]
In another embodiment, the ramp circuit process 300 continues to perform another comparison operation 304 even when the predetermined threshold is reached. In the present embodiment, the zero value is stored in an offset register, so that no further changes are made to the current frequency value. When the new target voltage is stored in the target voltage register, the ramp circuit continues to operate automatically, ramping the current voltage to the new target value.
[0078]
The ramp circuit process 300 ensures proper prioritization of voltage and frequency changes. In particular, when the power to the processor switches from low power to normal power, the voltage is increased before the frequency is increased. Conversely, when the power to the processor switches from normal power to low power, the frequency is reduced before the voltage is reduced.
[0079]
Advantageously, the ramp circuit process 300 ensures that neither the power supply nor the digital circuits are stressed during changes in operating conditions, and that the operating conditions are such that memory updates between processors are possible. We guarantee enough time between changes.
[0080]
Although the above-described invention has been described in some detail for purposes of clarity of understanding, some changes and modifications are possible within the scope of the appended claims. Accordingly, the embodiments are illustrative and not limiting, and the invention is not limited to the details described herein, but may be modified within the scope and equivalents of the appended claims. Things.
[Brief description of the drawings]
The invention, together with further advantages thereof, will be best understood by referring to the following description in conjunction with the accompanying drawings.
FIG.
FIG. 1 is a block diagram illustrating a JAVA hardware accelerator system according to an embodiment of the present invention.
FIG. 2
FIG. 2 is a block diagram illustrating a power management system according to an embodiment of the present invention.
FIG. 3
FIG. 3 is a block diagram illustrating an exemplary lamp circuit according to an embodiment of the present invention.
FIG. 4
FIG. 4 is a flowchart illustrating a process for providing power management to a hardware-based JAVA accelerator according to an embodiment of the present invention.
FIG. 5
FIG. 5 is a flowchart illustrating a ramp circuit process for slowing down a change provided to a processor, according to an embodiment of the present invention.

Claims

A power management method for providing power management to a hardware-based JAVA accelerator, comprising:
Supplying a JAVA mode signal from the host processor in response to the start of the JAVA application;
Reducing power to the host processor in response to the JAVA mode signal;
Increasing power to a JAVA processor in response to said JAVA mode signal;
Generating a JAVA completion signal from the JAVA processor when execution of the JAVA application is stopped;
A power management method comprising:

2. The power management method according to claim 1, further comprising: increasing power to the host processor according to the JAVA completion signal.
Reducing power to the JAVA processor in response to the JAVA completion signal;
A power management method comprising:

3. The power management method according to claim 2, wherein the power includes a voltage and a frequency.

3. The method of claim 2, wherein the power to the processor is increased by using a lamp circuit process, wherein the lamp circuit process comprises:
(A) obtaining a target power value;
(B) comparing the target power value with a current power value;
(C) increasing the current power value when the current power value is less than the target power value;
(D) repeating operations (a) to (c) until the current power value is essentially equal to the target power value;
A power management method comprising:

5. The power management method according to claim 4, wherein the current power value is increased by an amount obtained from an offset table.

3. The method of claim 2, wherein the power to the processor is reduced by using a lamp circuit process, wherein the lamp circuit process comprises:
(A) obtaining a target power value;
(B) comparing the target power value with a current power value;
(C) reducing the current power value when the current power value is greater than the target power value;
(D) repeating operations (a) to (c) until the current power value is essentially equal to the target power value;
A power management method comprising:

7. The power management method according to claim 6, wherein the current power value is reduced by an amount obtained from an offset table.

A power management system for providing power management to a hardware-based JAVA accelerator,
A host processor connected to the power generation circuit, the host processor having a JAVA mode signal port capable of supplying a JAVA mode signal;
A JAVA processor connected to the power generation circuit, the JAVA processor having a JAVA completion signal port capable of supplying a JAVA completion signal;
The power generation circuit decreases power to the host processor and increases power to the JAVA processor in response to receiving the JAVA mode signal, and the power generation circuit completes the JAVA completion. A power management system comprising: increasing power to the host processor and decreasing power to the JAVA processor in response to receiving a signal.

9. The power management system according to claim 8, wherein the host processor supplies the JAVA mode signal in response to a start of a JAVA application.

10. The power management system according to claim 9, wherein the JAVA processor supplies the JAVA completion signal when the execution of the JAVA application is stopped.

The power management system according to claim 8, wherein the power generation circuit includes:
A first set of program voltage and frequency generators connected to the host processor;
A second set of program voltage and frequency generators connected to the JAVA processor;
Wherein the first set of program voltage and frequency generators is capable of adjusting voltage and frequency with respect to the host processor, and the second set of program voltage and frequency generators is capable of adjusting voltage and frequency with respect to the JAVA processor. A power management system characterized in that the voltage and frequency can be adjusted.

12. The power management system according to claim 11, further comprising a host ramp circuit connected to said first set of program voltage and frequency generators, said host ramp circuit changing said incremental voltage and frequency by said first set of program voltage and frequency generators. A host ramp circuit that can be supplied to the frequency generator;
A JAVA lamp circuit connected to said second set of program voltage and frequency generators, said JAVA lamp circuit being capable of supplying incremental voltage and frequency changes to said second set of program voltage and frequency generators. Circuit and
Wherein the host lamp circuit and the JAVA lamp circuit slow down voltage and frequency changes supplied to the host processor and the JAVA processor. .

13. The power management system according to claim 12, wherein the host lamp circuit and the JAVA lamp circuit determine an amount of change with respect to a current voltage and frequency using an offset table. .

14. The power management system according to claim 13, wherein a normal operation voltage / frequency value and a low power voltage / frequency value are stored for the host processor, and the normal operation voltage / frequency value and the low power voltage are used. A power management system, wherein frequency values are stored for the JAVA processor;

15. The power management system according to claim 14, wherein the host ramp circuit changes the increment voltage and the frequency by a value defined by the normal operation voltage / frequency value and the low power voltage / frequency value of the host processor. Supply within the range of and
The JAVA lamp circuit supplies the change of the incremental voltage and the frequency within a range defined by the normal operating voltage / frequency value and the low power voltage / frequency value of the JAVA processor. Power management system.

A ramp circuit method for slowing down changes provided to a processor, the method comprising:
(A) obtaining a target value;
(B) comparing the target value with a current value to obtain a difference value;
(C) adjusting the current value when the difference value is outside a predetermined threshold value;
(D) repeating the operations (a) to (c) until the difference value falls within a predetermined threshold value;
A lamp circuit method comprising:

17. The lamp circuit method according to claim 16, further comprising: determining an offset value from an offset table using the difference value;
Adjusting the current value by an amount defined by the offset value;
A lamp circuit method comprising:

18. The lamp circuit method according to claim 17, further comprising the act of supplying said current value to a program power generation circuit, said program power generation circuit determining a current operating condition of the processor. Circuit method.

17. The lamp circuit method according to claim 16, wherein the target value and the current value are voltage values.

17. The lamp circuit method according to claim 16, wherein the target value and the current value are frequency values.