JP2004358740A

JP2004358740A - Frequency modulator and image forming apparatus

Info

Publication number: JP2004358740A
Application number: JP2003158104A
Authority: JP
Inventors: Mitsuo Shiraishi; 光生白石
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2003-06-03
Filing date: 2003-06-03
Publication date: 2004-12-24
Anticipated expiration: 2023-06-03
Also published as: JP4136796B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a frequency modulator capable of reducing the peak level of a radiation noise in a specific frequency band caused by an image clock. <P>SOLUTION: The radiation noise generated in a specific frequency band of a conventional reference clock can be reduced by imparting a fluctuation to a clock being inputted to a PWM-IC (pulse width modulation-integrated circuit) and an image can be formed without generating a positional shift due to fluctuation of frequency in the image. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、感光ドラムなどの像担持体上を走査するレーザビームのオン／オフ制御に用いられる画像クロックを生成する周波数変調装置に関する。
【０００２】
【従来の技術】
電子写真方式の画像形成装置においては、一般に、半導体レーザから発光するレーザ光をオン、オフしながら、このレーザ光を回転多面鏡（ポリゴンミラー）で走査し、感光体に照射することによって、潜像形成が行われ、トナー像へと現像し、そのトナー像を記録媒体上に転写することにより画像形成が行われる。
【０００３】
このような画像形成装置においては、入力される画像データに応じてレーザ光のＯＮ／ＯＦＦ制御をするレーザ制御部に必要な画像クロックとその画像クロックを生成する上で基準となる基準クロックは常に一定のクロックが用いられてきた。その理由は、この基準クロックが一定でないと、画像クロックが正しい周波数として生成できず、その周波数に揺らぎを生じてしまい、レーザのＯＮ／ＯＦＦタイミングが正規のタイミングからずれ、それにより感光体上に形成される潜画像のドット形成位置が微妙にずれ、その結果、画像ひずみや色ずれ色むらが発生するからである。
【０００４】
また、ポリゴンミラーと感光体との間にｆ−θレンズが設けられている。これは、ｆ−θレンズがレーザ光の集光作用、走査の時間的な直線性を保証するような歪曲収差の補正作用などの光学特性を有し、これにより、ｆ−θレンズを通過したレーザ光は、感光体上に所定方向に等速で結合走査される。しかしながら、このｆ−θレンズの特性のずれにより感光体上へ照射されるレーザ光が理想的な画像形成位置からずれることがある。そこで、このｆ−θレンズの特性による画像の位置ずれを基準の画像クロックを変調することにより、レーザ光のオン／オフタイミングを微調し、感光体上に形成されるドットの位置を補正する周波数変調技術が用いられている。
【０００５】
【特許文献１】
特開平２−２８２７６３号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のように基準クロックが常に一定の場合、画像信号を制御する回路部とレーザのＯＮ／ＯＦＦ信号を生成する画像制御回路間の画像データの転送に使用される基準クロックにおいて、放射ノイズが発生し、その放射ノイズレベルが国際的な放射ノイズ規格に規定されている値を超える場合が多い。
【０００７】
その為、この基準クロックに揺らぎを持たせるよう周波数変動装置を用いて画像クロックに揺らぎを持たすことにより、放射ノイズのある特定周波数におけるピークノイズを低減させることが可能であるが、従来この基準クロックにこのような周波数の揺らぎを持たせると画像クロックにおいてもこのような揺らぎを生じ、その結果として、レーザのＯＮ／ＯＦＦタイミングが正規のタイミングからずれ、それにより感光体上に形成される潜画像のドット形成位置が微妙にずれ、その結果、画像ひずみや色ずれ色むらを発生させてしまうという問題があり、使用することが非常に難しかった。
【０００８】
特にイエロー、マゼンタ、シアン、ブラックの４色の感光体をそれぞれ独立に有し、それぞれの感光体にそれぞれ１つのレーザによる露光装置を有する画像形成装置においては、画像クロックを生成するために必要な基準クロックが各色４つのレーザの画像制御信号としてそれぞれ使用されるため、基準クロック信号は４本必要となり、放射ノイズの発信源が４倍に増えることになり、放射ノイズレベルはより厳しくなってしまうという問題を抱えていた。
【０００９】
本発明の目的は、画像クロックに起因する特定周波数帯の放射ノイズのピークレベルを低減させることができる周波数変調装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記目的を達成するため、レーザビームで走査される像担持体を有する画像形成装置に用いられる周波数変調装置であって、前記レーザビームで走査される主走査ラインを画素単位で複数のセグメントに分割するセグメント分割手段と、基準クロック周期と前記複数のセグメントにそれぞれ対応する変調係数とに基づいて補助クロック周期を算出する補助クロック算出手段と、予め設定されている初期周期値と前記補助クロック周期とに基づいて、前記複数のセグメントのうち少なくとも一部分において周波数が異なる画像クロックを生成する画像クロック生成手段とを有し、前記基準クロックは所定の周波数の揺らぎを有するクロックであり、前記補助クロック算出手段は、前記基準クロックの揺らぎを低減するように前記複数のセグメントにそれぞれ対応する変調係数を設定して補助クロックを算出し、前記画像クロック生成手段は、前記補助クロックに基づいて、前記基準クロックの周波数の揺らぎを低減するように画像クロックを生成することを特徴とする。
【００１１】
また、前記基準クロックの所定の周波数の揺らぎとは、揺らぎのないクロックの周波数に対し±３％以下の揺らぎであることを特徴とする。
【００１２】
また、前記周波数変調装置は、前記基準クロックの所定の周波数の揺らぎを発生させるための周波数変動装置を有し、前記周波数変動装置は、基準となる一定のクロックに対し、ある所定の周期を持って所定の周波数の揺らぎ一定のクロックを付加することにより所定の周波数の揺らぎを有する前記基準クロックを発生させることを特徴とする。
【００１３】
また、前記周波数変動装置は、前記周波数変動装置により生成された基準クロックの周波数の揺らぎ成分を計測する計測手段を有し、その結果に基づいて前記複数のセグメントにそれぞれ対応する変調係数を決定することを特徴とする。
【００１４】
また、前記周波数変動装置により生成される基準クロックの揺らぎの周期は、主走査ラインの区間信号に同期させた周期を有し、前記基準クロックの揺らぎの周期に応じて各セグメントの周波数の変動係数を設定することにより、前記基準クロックに対し前記補助クロックを加減することにより前記基準クロックの周波数の揺らぎ成分を低減した画像クロックを生成することを特徴とする。
【００１５】
また、像担持体上のレーザビームで走査される主走査ラインを画素単位で複数のセグメントに分割する第一のセグメント分割手段、基準クロックを入力し、該基準クロックに任意に可変可能な変調係数を乗算して補助クロックを算出する第一の補助クロック算出手段と、予め設定されている初期周期値と前記補助クロック周期とに基づいて、前記複数のセグメントのうち少なくとも一部分において周波数が異なる画像クロックを生成する第一の画像クロック生成手段とを有する第一の周波数変調装置と、像担持体上のレーザビームで走査される主走査ラインを画素単位で複数のセグメントに分割する第ニのセグメント分割手段、基準クロックを入力し、該基準クロックに任意に可変可能な変調係数を乗算して補助クロックを算出する第ニの補助クロック算出手段と、予め設定されている初期周期値と前記補助クロック周期とに基づいて、前記複数のセグメントのうち少なくとも一部分において周波数が異なる画像クロックを生成する第ニの画像クロック生成手段とを有する第ニの周波数変調装置とを有し、前記第一の周波数変調装置により生成された第１クロックを前記第２の周波数変調装置の基準クロックとして入力し、前記第一の周波数制御装置における基準クロックに対し、主走査ライン区間に同期した周波数の揺らぎを有する第１クロックを生成し、前記第ニの周波数変調装置において、第一の周波数変調装置により生成された第１クロックの揺らぎを低減するように各セグメントにおける変調係数を設定して、周波数の揺らぎ成分を低減した画像クロックを生成することを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１７】
図１は本発明の一実施形態に係る画像形成装置の露光ユニットの構成を模式的に示す図である。
【００１８】
電子写真方式の画像形成装置は、図１に示すように、入力された画像データに対応する潜像を感光ドラム１５上に形成するように、感光ドラム１５に対してレーザ光を照射する露光ユニットを備える。この露光ユニットは、拡散レーザ光を発光するレーザ光源１を備える。レーザ光源１から発光されたレーザ光は、コリメータレンズ１３を介して平行レーザ光Ｌ１へ変換され、このレーザ光Ｌ１は、スキャナモータ３によって回転駆動中のポリゴンミラー２に照射される。そして、ポリゴンミラー２に照射されたレーザ光Ｌ１は、ポリゴンミラー２により反射されて、ｆ−θレンズ１４へ至る。
【００１９】
このｆ−θレンズ１４を通過したレーザ光は、感光ドラム１５上に主走査方向に等速で結合走査され、このレーザ光の走査すなわちスキャン動作により、感光ドラム１５上に潜像１６が形成される。レーザ光のスキャン動作の開始は、ビームデテクトセンサ（以下、ＢＤセンサという）１７により検出される。感光ドラム１５に対するレーザ光のスキャン開始に当たる時間にレーザ光源１は強制点灯され、ＢＤセンサ１７は、レーザ光源１の強制点灯期間にポリゴンミラー２により反射されて入力されたレーザ光を検出し、主走査毎の画像形成書き出しタイミングの基準信号となるビームデテクト信号（以下、ＢＤ信号という）を出力する。
【００２０】
次に、レーザ光源１の駆動制御に用いられる画像クロックの周波数変調構成について図２を参照しながら説明する。図２はレーザ光源１の駆動制御に用いられる画像クロックの周波数変調構成を示すブロック図であり、感光体と露光手段が４つずつ、つまり、図１の構成を４つタンデムに搭載された４ドラム系カラー画像形成装置における回路での一例である。
【００２１】
レーザ光源１の駆動制御に用いられる画像クロックの周波数変調構成においては、図２に示すように、一定周波数を保った基準となる基準クロック２１を発生する基準クロック発生手段２０と、イメージコントロール回路１０１と、ＰＷＭ−ＩＣ１０４とが設けられている。イメージコントロール回路１０１には、周波数制御装置１０２とＤＥＬＡＹ計測手段１０３とが設けられている。
【００２２】
ここで、周波数制御装置１０２の内部構成とそれにより生成される画像クロックについて図８、図９および図１０を参照しながら説明する。図８は図２の周波数制御装置１０２内部構成を示すブロック図、図９はセグメントとセグメント内の画像クロック１８の周期との関係を示すグラフ、図１０はセグメント内の画像クロック１８の周期を多段階に可変させたときの関係を示すグラフである。
【００２３】
周波数制御装置１０２は、図８に示すように、変倍係数設定レジスタ２２と、補助画素発生回路２４と、初期周期設定レジスタ２６と、変調クロック制御回路３０と、画素数設定レジスタ３１と、変調クロック発生回路２８とを有する。
【００２４】
変倍係数設定レジスタ２２には、基準クロック発生手段２０から発生される基準クロック信号２１の周期比率を可変するための変倍係数２３が格納されている。補助画素発生回路２４は、基準クロック信号２１および変倍係数２３に基づいて補助画素周期２５を発生する。この補助画素周期２５により、主走査倍率が補正される。すなわち、図１のポリゴンミラー２とｆ−θレンズ１４の光学系に起因して感光ドラム１５上の主走査のドットの幅またはドット間隔が均一ではなくなるので、補助画素周期２５を用いて、ドット幅またはドット間隔が均一になるように１走査区間中における画像クロックの周波数の補正が行われる。例えば、ポリゴンミラー２のような回転走査系の場合、感光ドラム１５の主走査方向の両端部は走査スピードが速くなる傾向があり、また感光ドラム１５の主走査中央部は逆に走査速度が遅くなる傾向にあるので、感光ドラム１５両端近傍部分の画像クロックの周波数を速くし、感光ドラム１５中央部の画像クロックの周波数を遅くするように補正することにより、感光ドラム１５上のドット幅またはドット間隔を均一にすることが可能になる。
【００２５】
ここで、周波数制御装置１０２では、１主走査ラインを複数のセグメントに分割し、セグメント毎に一定の画像クロック１８を生成する第１の制御方法と、分割された各セグメント内において画像クロックの周波数変調を行う第２の制御方法とのいずれか一方を実行可能である。
【００２６】
まず、１主走査ラインを複数のセグメントに分割し、セグメント毎に一定の画像クロック１８を生成する第１の制御方法について図９を参照しながら説明する。
【００２７】
例えば基準クロック信号２１の周期をτｒｅｆ、変倍係数２３をαとし、補助画素周期２５の周期をΔτとすると、Δτは次の（１）式で表される。
Δτ＝α・τｒｅｆ …（１）
ここで、変倍係数２３（＝α）は、周期Δτが画像クロック１８の周期より充分に短くなるような値に設定されている。
【００２８】
初期周期設定レジスタ２６においては、変調クロック発生回路２８から出力される画像クロック１８の周期の初期値２７（τｖｄｏ）が格納されている。
【００２９】
変調クロック制御回路３０は、主走査方向に走査する１ライン内を、任意数の画素で構成するセグメントに分割し、複数のセグメントを形成する。そして、変調クロック制御回路３０は、画像エリア周波数変調設定値１１０に基づいて、各セグメント内で画像クロック周期が所定範囲の揺らぎを有するように管理する。セグメント内の画素数は、画素数設定レジスタ３１内の画素数設定値３２によって設定される。各セグメント間での画素数は、同一数でも異なる値でもよい。
【００３０】
ここで、変調クロック制御回路３０の動作の詳細について説明する。変調クロック制御回路３０は、ＢＤセンサ１７から出力される書き出し基準となる信号であるＢＤ信号２９が入力されると、最初のセグメント（セグメント０）に対する変調クロック制御信号３３を生成し、変調クロック発生回路２８に出力する。この変調クロック制御信号３３を受けた変調クロック発生回路２８は、初期周期２７（τｖｄｏ）の画像クロック１８を出力する。
【００３１】
次のセグメント（セグメント１）に対して、変調クロック制御回路３０は、次のセグメント（セグメント１）に対する変調クロック制御信号３３を生成し、変調クロック発生回路２８に出力する。この変調クロック制御信号３３を受けた変調クロック発生回路２８は、補助画素周期２５と初期周期２７（τｖｄｏ）に基づいて次の（２）式で表される周期を有する変調クロック信号ΔＴ１を画像クロック１８として生成する。
ΔＴ１＝τｖｄｏ＋α・τｒｅｆ …（２）
ここで、αはセグメント１に対する変倍係数である。
【００３２】
同様に、さらに次のセグメント（セグメント２）に対しては、変調クロック制御回路３０は、さらに次のセグメント（セグメント２）に対する変調クロック制御信号３３を変調クロック発生回路２８に出力する。この変調クロック制御信号３３を受けた変調クロック発生回路２８は、補助画素周期２５と初期周期２７（＝τｖｄｏ）に基づいて次の（３）式で表される周期を有する変調クロック信号ΔＴ２を画像クロック１８として生成する。
ΔＴ２＝τｖｄｏ＋α・τｒｅｆ＋β・τｒｅｆ …（３）
ここで、βはセグメント２に対する変倍係数である。
【００３３】
また、セグメント２以降にさらにセグメントがある場合も、同様の手順で、そのセグメントに対する変調クロック信号が生成され、画像クロック１８として出力される。
【００３４】
以上のように、変調クロック制御回路３０の制御により、１主走査ライン内で複数の周期を有する画像クロック１８が変調クロック発生回路２８から出力される。
【００３５】
次に、各セグメント内において画像クロックの周波数変調を行う第２の制御方法について図６を参照しながら説明する。
【００３６】
初期セグメント（セグメント０）から画像クロック１８の周波数を可変する場合、図６（ａ）に示すように、初期周期をτｖｄｏ、１セグメント当りの画素数をｎ、変調係数（セグメント０）をαおよび基準クロック周期をτｒｅｆとすると、セグメント０での１画素当りの周期Δτａおよびセグメント０の総周期ΔＴ０は、次の（４）および（５）式で表される。
Δτａ＝（α・τｒｅｆ）／ｎ …（４）

【００３７】
初期セグメント（セグメント０）の画像クロック１８の周波数を固定し、以降のセグメントの画像クロック１８の周波数を可変する場合、図６（ｂ）に示すように、セグメント０の総周期をΔＴ０とすると、次の（６）式で表される。
ΔＴ０＝ｎ・τｖｄｏ …（６）
【００３８】
一方、初期セグメントの次のセグメントすなわちセグメント１に対しては、変調係数（セグメント１）をβ、基準クロック周期をτｒｅｆとすると、セグメント１での１画素当りの周期Δτｂおよびセグメント１の総周期ΔＴ１は、次の（７）および（８）式で表される。
Δτｂ＝（β・τｒｅｆ）／ｎ …（７）

【００３９】
そして、さらに以降の各セグメントに関しても、同様の式で１画素当りの周期Δτｂおよび各セグメントの総周期ΔＴｎ（ｎ≧２）を表すことができる。
【００４０】
次に、レーザ光源１の駆動制御に用いられる画像クロックの周波数変調構成について図２を参照しながら説明する。イメージコントロール回路１０１に入力されたＢＤ信号、１０５ａ、１０５ｂ、１０５ｃ、１０５ｄのうち、１０５ａを用い、このＢＤ信号を前記図８のＢＤ信号２９として入力し、図８に示す第１の周波数制御装置１０２により生成されたＭＣＬＫ１０６を生成する。ＭＣＬＫは、基準クロック起因の特定周波数帯における放射ノイズを低減するために、基準クロック２１にある特定周期をもって周波数に揺らぎを設けられたクロックであり、その特定周期と周波数の揺らぎ量はあらかじめ周波数制御装置１０２のレジスタに設定され、その設定値通りに基準クロックが変調されて出力される。
【００４１】
ＤＥＬＡＹ計測手段１０３は、４つの露光装置のＢＤセンサ１７よりそれぞれ得られたＢＤ信号、１０５ａ、１０５ｂ、１０５ｃ、１０５ｄを入力し、周波数制御装置１０２の基準ＢＤ信号となったＢＤ信号ａ１０５ａに対する他のＢＤ信号のＤＥＬＡＹ量を計測し、その測定結果を４つのＰＭＷ−ＩＣ１０４にそれぞれ送信する。
【００４２】
ＰＷＭ−ＩＣ１０４では、入力されたＭＣＬＫ１０６とそれぞれのＢＤ信号１０５とＤＥＬＡＹ計測手段１０３からの計測結果を元に、画像クロックＩＭＧ＿ＣＬＫ１０７を生成する。そのＰＷＭ−ＩＣ１０４内にある周波数デコード値メモリ１０９には、イメージコントロール回路１０１の周波数制御手段１０２に設定された周波数設定をデコードし、ほぼ基準クロック２１になるように周波数補正をかけるための補正係数が保持されており、入力されるそれぞれのＢＤ信号とＤＥＬＡＹ計測手段１０３からの基準ＢＤ信号１０５ａからの遅延量とから、周波数デコード値メモリ１０９に格納されたデータを基準ＢＤ信号１０５ａからの遅延した分だけデータの読み出しアドレスをずらすことで、各ＰＷＭ−ＩＣに適した補正係数を設定でき、この補正係数によって、ＰＷＭ−ＩＣ１０４内にも搭載されてある周波数制御装置１０２によって、ほぼ基準クロック２１に近いクロックを生成することが可能となる。
【００４３】
さらにＰＷＭ−ＩＣ１０４では、各露光ユニットに搭載されてあるｆθレンズの特性ムラを補正するためのｆθ特性補正値メモリ１０８を搭載し、ほぼ基準クロックにデコードされた画像クロックにさらにこのｆθレンズの特性を補正することにより、感光体上の画像形成位置を高精度に合わせることが可能となっている。
【００４４】
図３は、図２において生成されるＭＣＬＫ１０６と、図２のＰＷＭ−ＩＣ内でのＭＣＬＫ１０６に対する周波数補正係数の生成に関して示したグラフである。
【００４５】
図４は、図２の回路構成において生成されるクロックの流れを図示したブロック図であり、基準クロック入力２００から入力された基準クロック（ＲＥＦＣＬＫ）２１はＢＤに同期した周波数変調２０１され、ＭＣＬＫ１０６を生成する。生成されたＭＣＬＫ１０６はＰＷＭ−ＩＣ内でほぼ基準クロックに近い周波数へとデコード２０２され、そのクロック２０５をもとにさらにｆθ特性の補正係数をかけ周波数変調２０３をすることにより、ＩＭＧ＿ＣＬＫ１０７を得るのである。
【００４６】
次に本発明の他の実施形態に関する図５について説明する。図５は本発明の他の実施形態における回路構成を表す。
【００４７】
まず、基準クロック発生手段２０より生成された一定の周波数を有する基準クロック２１は、スプレッドスペクトラムクロックジェネレータ（以下ＳＳＣＧと略す）１１０に入力される。このＳＳＣＧ１１０は、入力された基準クロック２１の周波数に揺らぎを加える装置であり、これにより基準クロック２１起因の周波数帯における放射ノイズを低減するのである。このＳＳＣＧ１１０により生成されたＳＳＣＧ＿ＣＬＫ１１１はそれぞれの露光ユニットのレーザに対し設けられたＰＷＭ−ＩＣ１０４ａ、１０４ｂ、１０４ｃ、１０４ｄに入力される。ここではＰＷＭ−ＩＣ１０４ａを用いて内部の回路構成について説明を続ける。ＳＳＣＧ＿ＣＬＫ１１１はＰＷＭ＿ＩＣ１０４ａ内でまず、ＦＶコンバータ１１２ａに入力され、周波数を電圧値に変換する。この電圧値から基準クロックから周波数がどれだけずれているかを測定し、その結果をもとにし、補正係数演算手段１１３ａにて基準フロックからのズレ分を修正するように補正係数を決定し、ＰＷＭ−ＩＣ１０４ａ内の周波数制御装置１０２ａにてＳＳＣＧ＿ＣＬＫ１１１に補正係数を乗算し、ほぼ基準クロック２１に等しいクロックを得ることができる。また、ここにおいても図２の実施例と同様、さらにＰＷＭ−ＩＣ１０４では、各露光ユニットに搭載されてあるｆθレンズの特性ムラを補正するためのｆθ特性補正値メモリ１０８を搭載し、ほぼ基準クロックにデコードされた画像クロックにさらにこのｆθレンズの特性を補正することにより、感光体上の画像形成位置を高精度に合わせることが可能となっている。
【００４８】
図６は、図５におけるＳＳＣＧ＿ＣＬＫ１１１の周波数の揺らぎと、それをＦＶコンバータにて電圧値に変換し、周波数補正係数を生成するまでをグラフ化したものである。
【００４９】
また、図７は図５の回路構成において生成されるクロックの流れを図示したブロック図であり、基準クロック入力２００から入力された基準クロック（ＲＥＦＣＬＫ）２１はＳＳＣＧにて周波数変調２０４され、ＳＳＣＧ＿ＣＬＫ１１１を生成する。生成されたＳＳＣＧ＿ＣＬＫ１１１はＰＷＭ−ＩＣ内でほぼ基準クロックに近い周波数へとデコード２０２され、そのクロック２０５をもとにさらにｆθ特性の補正係数をかけ周波数変調２０３をすることにより、ＩＭＧ＿ＣＬＫ１０７を得るのである。
【００５０】
このように図２および図５の回路構成によって、ＰＷＭ−ＩＣに入力するクロックに揺らぎを持たせることにより、従来基準クロックの特定周波数帯で発生した放射ノイズを低減でき、しかも画像にはその周波数の揺らぎによる画像の位置ズレを発生させることなく画像形成ができるのである。
【００５１】
また、本実施例の図２及び図５では、４つの露光装置を有する４ドラム系エンジンのカラー画像形成装置を例をして取り上げ、ＰＷＭ−ＩＣを４つ並べた系を説明したが、本発明においては、１つのＰＷＭ−ＩＣを有する１ドラム系の画像形成装置であっても、さらに４ドラム以上の複数ドラムを有する画像形成装置であっても活用できる技術であることはいうまでもない。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、基準クロックの周波数の揺らぎ成分を低減した画像クロックを生成することによって、基準クロックに起因する特定周波数帯の放射ノイズのピークレベルを低減させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る画像形成装置の露光ユニットの構成を模式的に示す図である。
【図２】本発明の一実施形態に係る周波数変調構成を示すブロック図である。
【図３】ＭＣＬＫ１０６と、ＰＷＭ−ＩＣ内でのＭＣＬＫ１０６に対する周波数補正係数の生成に関して示したグラフである。
【図４】図２の回路構成において生成されるクロックの流れを図示したブロック図である。
【図５】本発明の他の実施形態に係る周波数変調構成を示すブロック図である。
【図６】ＳＳＣＧ＿ＣＬＫ１１１の周波数の揺らぎと、それをＦＶコンバータにて電圧値に変換し、周波数補正係数を生成するまでをグラフ化したものである。
【図７】図５の回路構成において生成されるクロックの流れを図示したブロック図である。
【図８】周波数制御装置１０１内部構成を示すブロック図である。
【図９】セグメントとセグメント内の画像クロック１８の周期との関係を示すグラフである。
【図１０】セグメント内の画像クロック１８の周期を多段階に可変させたときの関係を示すグラフである。
【符号の説明】
１レーザ光源
２ポリゴンミラー
１４ｆ−θレンズ
１５感光ドラム
１７ＢＤセンサ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a frequency modulation device that generates an image clock used for on / off control of a laser beam that scans an image carrier such as a photosensitive drum.
[0002]
[Prior art]
Generally, in an electrophotographic image forming apparatus, a laser beam emitted from a semiconductor laser is turned on and off, and the laser beam is scanned by a rotating polygon mirror (polygon mirror) to irradiate a photoreceptor. An image is formed, developed into a toner image, and the toner image is transferred onto a recording medium to form an image.
[0003]
In such an image forming apparatus, an image clock necessary for a laser control unit that performs ON / OFF control of a laser beam in accordance with input image data and a reference clock used as a reference for generating the image clock are always used. Constant clocks have been used. The reason is that if the reference clock is not constant, the image clock cannot be generated as a correct frequency, and the frequency will fluctuate, and the laser ON / OFF timing will deviate from the regular timing, and as a result, the laser beam This is because the dot formation position of the formed latent image is slightly shifted, and as a result, image distortion and color shift color unevenness occur.
[0004]
Further, an f-θ lens is provided between the polygon mirror and the photoconductor. This is because the f-θ lens has optical properties such as a laser beam focusing action and a distortion correcting action that guarantees the temporal linearity of scanning, thereby passing through the f-θ lens. The laser beam is combined and scanned on the photoreceptor at a constant speed in a predetermined direction. However, the laser light irradiated on the photoconductor may deviate from an ideal image forming position due to the deviation of the characteristics of the f-θ lens. Therefore, by modulating the image clock based on the positional deviation of the image due to the characteristics of the f-θ lens, the on / off timing of the laser light is finely adjusted to correct the position of the dot formed on the photoconductor. A modulation technique is used.
[0005]
[Patent Document 1]
JP-A-2-282763
[Problems to be solved by the invention]
However, in the case where the reference clock is always constant as in the related art, radiation noise is generated in the reference clock used for transferring image data between the circuit section that controls the image signal and the image control circuit that generates the laser ON / OFF signal. Occurs, and the radiation noise level often exceeds the value specified in international radiation noise standards.
[0007]
For this reason, it is possible to reduce the peak noise at a specific frequency with radiated noise by providing a fluctuation in the image clock using a frequency variation device so as to make the reference clock fluctuate. When such frequency fluctuations are caused, such fluctuations also occur in the image clock, and as a result, the ON / OFF timing of the laser deviates from the normal timing, thereby causing the latent image formed on the photoreceptor to change. However, there is a problem that the dot formation position slightly shifts, and as a result, image distortion or color shift color unevenness occurs, and it has been extremely difficult to use.
[0008]
In particular, in an image forming apparatus which independently has photoconductors of four colors of yellow, magenta, cyan, and black, and each of which has an exposure device using one laser, it is necessary to generate an image clock. Since the reference clock is used as an image control signal for each of the four lasers for each color, four reference clock signals are required, the number of radiation noise sources increases fourfold, and the radiation noise level becomes more severe. Had the problem.
[0009]
An object of the present invention is to provide a frequency modulation device that can reduce the peak level of radiation noise in a specific frequency band caused by an image clock.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a frequency modulation device used in an image forming apparatus having an image carrier scanned by a laser beam, wherein a plurality of main scanning lines scanned by the laser beam are provided for each pixel. Segment dividing means for dividing into a plurality of segments, auxiliary clock calculating means for calculating an auxiliary clock cycle based on a reference clock cycle and a modulation coefficient corresponding to each of the plurality of segments, and a preset initial cycle value and Image clock generating means for generating an image clock having a different frequency in at least a part of the plurality of segments based on an auxiliary clock cycle, wherein the reference clock is a clock having a fluctuation of a predetermined frequency, The auxiliary clock calculation means is configured to reduce the fluctuation of the reference clock. An auxiliary clock is calculated by setting a modulation coefficient corresponding to each segment, and the image clock generating means generates an image clock based on the auxiliary clock so as to reduce fluctuations in the frequency of the reference clock. Features.
[0011]
Further, the fluctuation of the predetermined frequency of the reference clock is a fluctuation of ± 3% or less with respect to the frequency of the clock without fluctuation.
[0012]
Further, the frequency modulation device has a frequency fluctuation device for generating fluctuation of a predetermined frequency of the reference clock, and the frequency fluctuation device has a predetermined period with respect to a fixed reference clock. The reference clock having a predetermined frequency fluctuation is generated by adding a constant frequency fluctuation clock.
[0013]
Further, the frequency variation device has a measurement unit that measures a fluctuation component of a frequency of a reference clock generated by the frequency variation device, and determines a modulation coefficient corresponding to each of the plurality of segments based on a result thereof. It is characterized by the following.
[0014]
The fluctuation period of the reference clock generated by the frequency fluctuation device has a period synchronized with the section signal of the main scanning line, and the fluctuation coefficient of the frequency of each segment according to the fluctuation period of the reference clock. By setting the auxiliary clock, the auxiliary clock is added to or subtracted from the reference clock, thereby generating an image clock in which the fluctuation component of the frequency of the reference clock is reduced.
[0015]
A first segment dividing means for dividing a main scanning line scanned by a laser beam on the image carrier into a plurality of segments in pixel units; inputting a reference clock; and a modulation coefficient arbitrarily variable to the reference clock. First auxiliary clock calculation means for calculating an auxiliary clock by multiplying the image clock by an image clock having a frequency different in at least a part of the plurality of segments based on a preset initial period value and the auxiliary clock period. A first frequency modulating device having a first image clock generating means for generating an image clock; and a second segment division for dividing a main scanning line scanned by a laser beam on the image carrier into a plurality of segments in pixel units. Means for inputting a reference clock and multiplying the reference clock by an arbitrarily variable modulation coefficient to calculate an auxiliary clock; A clock calculating unit; and a second image clock generating unit configured to generate an image clock having a different frequency in at least a part of the plurality of segments based on a preset initial period value and the auxiliary clock period. A second frequency modulation device, wherein the first clock generated by the first frequency modulation device is input as a reference clock of the second frequency modulation device, and a reference clock in the first frequency control device is provided. A first clock having a frequency fluctuation synchronized with the main scanning line section is generated, and the second frequency modulation device reduces the fluctuation of the first clock generated by the first frequency modulation device. Setting the modulation coefficient in each segment to generate an image clock with reduced frequency fluctuation components And it features.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0017]
FIG. 1 is a diagram schematically illustrating a configuration of an exposure unit of an image forming apparatus according to an embodiment of the present invention.
[0018]
As shown in FIG. 1, an electrophotographic image forming apparatus includes an exposure unit that irradiates a laser beam to the photosensitive drum 15 so as to form a latent image corresponding to input image data on the photosensitive drum 15. Is provided. This exposure unit includes a laser light source 1 that emits diffused laser light. The laser light emitted from the laser light source 1 is converted into a parallel laser light L 1 via a collimator lens 13, and the laser light L 1 is radiated by a scanner motor 3 to a polygon mirror 2 that is being driven to rotate. Then, the laser beam L1 applied to the polygon mirror 2 is reflected by the polygon mirror 2 and reaches the f-θ lens 14.
[0019]
The laser beam that has passed through the f-θ lens 14 is coupled and scanned at a constant speed on the photosensitive drum 15 in the main scanning direction, and a latent image 16 is formed on the photosensitive drum 15 by the scanning of the laser beam, that is, the scanning operation. You. The start of the laser beam scanning operation is detected by a beam detect sensor (hereinafter, referred to as a BD sensor) 17. The laser light source 1 is forcibly turned on at the time when the scanning of the photosensitive drum 15 with the laser light starts, and the BD sensor 17 detects the laser light reflected and input by the polygon mirror 2 during the forcible lighting period of the laser light source 1, and A beam detect signal (hereinafter, referred to as a BD signal) serving as a reference signal for image forming / writing timing for each scan is output.
[0020]
Next, a frequency modulation configuration of an image clock used for drive control of the laser light source 1 will be described with reference to FIG. FIG. 2 is a block diagram showing a frequency modulation configuration of an image clock used for drive control of the laser light source 1. Each of the four photoconductors and exposure means, that is, four configurations in FIG. 5 is an example of a circuit in a drum color image forming apparatus.
[0021]
In the frequency modulation configuration of the image clock used for the drive control of the laser light source 1, as shown in FIG. 2, a reference clock generating means 20 for generating a reference clock 21 serving as a reference maintaining a constant frequency, and an image control circuit 101 And a PWM-IC 104. The image control circuit 101 includes a frequency control device 102 and a DELAY measuring unit 103.
[0022]
Here, the internal configuration of the frequency control device 102 and the image clock generated thereby will be described with reference to FIGS. 8, 9, and 10. FIG. 8 is a block diagram showing the internal configuration of the frequency control device 102 in FIG. 2, FIG. 9 is a graph showing the relationship between a segment and the period of the image clock 18 in the segment, and FIG. It is a graph which shows the relationship at the time of changing to a step.
[0023]
As shown in FIG. 8, the frequency control device 102 includes a scaling factor setting register 22, an auxiliary pixel generation circuit 24, an initial period setting register 26, a modulation clock control circuit 30, a pixel number setting register 31, And a clock generation circuit 28.
[0024]
The scaling factor setting register 22 stores a scaling factor 23 for varying the period ratio of the reference clock signal 21 generated from the reference clock generation means 20. The auxiliary pixel generation circuit 24 generates an auxiliary pixel period 25 based on the reference clock signal 21 and the scaling factor 23. The auxiliary scanning period 25 corrects the main scanning magnification. That is, since the width or dot interval of the main scanning dots on the photosensitive drum 15 is not uniform due to the optical system of the polygon mirror 2 and the f-θ lens 14 in FIG. The frequency of the image clock during one scanning period is corrected so that the width or the dot interval becomes uniform. For example, in the case of a rotary scanning system such as the polygon mirror 2, the scanning speed tends to increase at both ends of the photosensitive drum 15 in the main scanning direction, and the scanning speed decreases at the central portion of the photosensitive drum 15 in the main scanning direction. Therefore, by correcting the frequency of the image clock in the vicinity of both ends of the photosensitive drum 15 to be high and the frequency of the image clock in the center of the photosensitive drum 15 to be slow, the dot width or the dot on the photosensitive drum 15 is corrected. The intervals can be made uniform.
[0025]
Here, the frequency control device 102 divides one main scan line into a plurality of segments, generates a constant image clock 18 for each segment, and sets the frequency of the image clock in each of the divided segments. Any one of the second control method for performing the modulation can be executed.
[0026]
First, a first control method for dividing one main scanning line into a plurality of segments and generating a constant image clock 18 for each segment will be described with reference to FIG.
[0027]
For example, if the cycle of the reference clock signal 21 is τref, the scaling factor 23 is α, and the cycle of the auxiliary pixel cycle 25 is Δτ, Δτ is expressed by the following equation (1).
Δτ = α · τref (1)
Here, the scaling factor 23 (= α) is set to a value such that the period Δτ is sufficiently shorter than the period of the image clock 18.
[0028]
The initial period setting register 26 stores an initial value 27 (τvdo) of the period of the image clock 18 output from the modulation clock generation circuit 28.
[0029]
The modulation clock control circuit 30 divides one line scanned in the main scanning direction into segments composed of an arbitrary number of pixels to form a plurality of segments. Then, based on the image area frequency modulation setting value 110, the modulation clock control circuit 30 manages the image clock cycle in each segment so as to have a fluctuation within a predetermined range. The number of pixels in a segment is set by a pixel number setting value 32 in a pixel number setting register 31. The number of pixels in each segment may be the same or different.
[0030]
Here, the operation of the modulation clock control circuit 30 will be described in detail. Upon receiving the BD signal 29 which is a write reference signal output from the BD sensor 17, the modulation clock control circuit 30 generates a modulation clock control signal 33 for the first segment (segment 0), and generates a modulation clock. Output to the circuit 28. The modulation clock generation circuit 28 receiving the modulation clock control signal 33 outputs the image clock 18 having the initial period 27 (τvdo).
[0031]
For the next segment (segment 1), the modulation clock control circuit 30 generates a modulation clock control signal 33 for the next segment (segment 1) and outputs it to the modulation clock generation circuit 28. Upon receiving the modulation clock control signal 33, the modulation clock generation circuit 28 generates a modulation clock signal ΔT1 having a period represented by the following equation (2) based on the auxiliary pixel period 25 and the initial period 27 (τvdo). 18 is generated.
ΔT1 = τvdo + α · τref (2)
Here, α is a scaling factor for segment 1.
[0032]
Similarly, for the next segment (segment 2), the modulation clock control circuit 30 outputs the modulation clock control signal 33 for the next segment (segment 2) to the modulation clock generation circuit 28. Upon receiving the modulation clock control signal 33, the modulation clock generation circuit 28 generates a modulation clock signal ΔT2 having a period represented by the following equation (3) based on the auxiliary pixel period 25 and the initial period 27 (= τvdo). Generated as clock 18.
ΔT2 = τvdo + α · τref + β · τref (3)
Here, β is a scaling factor for segment 2.
[0033]
Also, when there is another segment after the segment 2, a modulated clock signal for the segment is generated in the same procedure and output as the image clock 18.
[0034]
As described above, under the control of the modulation clock control circuit 30, the image clock 18 having a plurality of periods within one main scanning line is output from the modulation clock generation circuit 28.
[0035]
Next, a second control method for performing frequency modulation of the image clock in each segment will be described with reference to FIG.
[0036]
When the frequency of the image clock 18 is changed from the initial segment (segment 0), as shown in FIG. 6A, the initial period is τvdo, the number of pixels per segment is n, the modulation coefficient (segment 0) is α and Assuming that the reference clock cycle is τref, the cycle Δτa per pixel in segment 0 and the total cycle ΔT0 of segment 0 are expressed by the following equations (4) and (5).
Δτa = (α · τref) / n (4)

[0037]
When the frequency of the image clock 18 of the initial segment (segment 0) is fixed and the frequency of the image clock 18 of the subsequent segments is varied, as shown in FIG. 6B, assuming that the total period of the segment 0 is ΔT0, It is expressed by the following equation (6).
ΔT0 = n · τvdo (6)
[0038]
On the other hand, assuming that the modulation coefficient (segment 1) is β and the reference clock cycle is τref for the segment next to the initial segment, that is, segment 1, the period Δτb per pixel in segment 1 and the total period ΔT1 of segment 1 Is represented by the following equations (7) and (8).
Δτb = (β · τref) / n (7)

[0039]
Further, for each of the subsequent segments, the period Δτb per pixel and the total period ΔTn (n ≧ 2) of each segment can be expressed by the same formula.
[0040]
Next, a frequency modulation configuration of an image clock used for drive control of the laser light source 1 will be described with reference to FIG. Of the

BD signals

105a, 105b, 105c, and 105d input to the image control circuit 101, 105a is used, and this BD signal is input as the BD signal 29 in FIG. 8 and the first frequency control device shown in FIG. The MCLK 106 generated by 102 is generated. MCLK is a clock whose frequency is provided with a specific period in the reference clock 21 in order to reduce radiation noise in a specific frequency band caused by the reference clock, and the specific period and the amount of frequency fluctuation are controlled by frequency control in advance. The value is set in a register of the device 102, and the reference clock is modulated and output according to the set value.
[0041]
The DELAY measuring unit 103 receives the

BD signals

105a, 105b, 105c, and 105d obtained from the BD sensors 17 of the four exposure apparatuses, respectively, and receives the BD signal a 105a serving as a reference BD signal of the frequency control apparatus 102. The amount of DELAY of the BD signal is measured, and the measurement result is transmitted to each of the four PMW-ICs 104.
[0042]
The PWM-IC 104 generates an image clock IMG_CLK 107 based on the input MCLK 106, respective BD signals 105, and measurement results from the DELAY measuring unit 103. A frequency decode value memory 109 in the PWM-IC 104 has a correction coefficient for decoding the frequency setting set in the frequency control means 102 of the image control circuit 101 and performing a frequency correction so that the frequency is substantially equal to the reference clock 21. Is held, and the data stored in the frequency decode value memory 109 is delayed from the reference BD signal 105a based on each of the input BD signals and the delay amount from the reference BD signal 105a from the DELAY measuring unit 103. By shifting the read address of data by an amount, a correction coefficient suitable for each PWM-IC can be set. With this correction coefficient, the frequency control device 102, which is also mounted in the PWM-IC 104, substantially adjusts the reference clock 21. A close clock can be generated.
[0043]
Further, the PWM-IC 104 has an fθ characteristic correction value memory 108 for correcting the characteristic unevenness of the fθ lens mounted on each exposure unit, and the characteristic of the fθ lens is further added to the image clock decoded almost to the reference clock. Is corrected, the image forming position on the photoconductor can be adjusted with high accuracy.
[0044]
FIG. 3 is a graph showing the MCLK 106 generated in FIG. 2 and the generation of a frequency correction coefficient for the MCLK 106 in the PWM-IC of FIG.
[0045]
FIG. 4 is a block diagram illustrating the flow of a clock generated in the circuit configuration of FIG. 2. The reference clock (REFCLK) 21 input from the reference clock input 200 is frequency-modulated 201 in synchronization with the BD, and the MCLK 106 is Generate. The generated MCLK 106 is decoded 202 to a frequency substantially close to the reference clock in the PWM-IC, and further subjected to frequency modulation 203 by applying a correction coefficient of fθ characteristic based on the clock 205, thereby obtaining IMG_CLK 107. .
[0046]
Next, FIG. 5 relating to another embodiment of the present invention will be described. FIG. 5 shows a circuit configuration according to another embodiment of the present invention.
[0047]
First, a reference clock 21 having a constant frequency generated by the reference clock generating means 20 is input to a spread spectrum clock generator (hereinafter abbreviated as SSCG) 110. The SSCG 110 is a device that adds fluctuation to the frequency of the input reference clock 21, thereby reducing radiation noise in a frequency band caused by the reference clock 21. The SSCG_CLK 111 generated by the SSCG 110 is input to the PWM-

ICs

104a, 104b, 104c, and 104d provided for the lasers of the respective exposure units. Here, the description of the internal circuit configuration will be continued using the PWM-IC 104a. SSCG_CLK 111 is first input to FV converter 112a in PWM_IC 104a, and converts the frequency to a voltage value. From this voltage value, how much the frequency deviates from the reference clock is measured, and based on the result, a correction coefficient is determined by the correction coefficient calculating means 113a so as to correct the deviation from the reference block, and PWM is determined. -The SSCG_CLK 111 can be multiplied by the correction coefficient by the frequency control device 102a in the IC 104a to obtain a clock substantially equal to the reference clock 21. Also in this case, similarly to the embodiment of FIG. 2, the PWM-IC 104 further includes an fθ characteristic correction value memory 108 for correcting the characteristic unevenness of the fθ lens mounted on each exposure unit, and is substantially equipped with a reference clock. By further correcting the characteristics of the fθ lens with the image clock decoded in the above, the image forming position on the photoconductor can be adjusted with high accuracy.
[0048]
FIG. 6 is a graph showing the fluctuation of the frequency of the SSCG_CLK 111 in FIG. 5 and the process of converting the fluctuation into a voltage value using an FV converter and generating a frequency correction coefficient.
[0049]
FIG. 7 is a block diagram illustrating a flow of a clock generated in the circuit configuration of FIG. 5. A reference clock (REFCLK) 21 input from a reference clock input 200 is frequency-modulated 204 by SSCG, and SSCG_CLK 111 is Generate. The generated SSCG_CLK 111 is decoded 202 in the PWM-IC to a frequency substantially close to the reference clock, and the IMG_CLK 107 is obtained by performing frequency modulation 203 by further applying a correction coefficient of fθ characteristic based on the clock 205. .
[0050]
As described above, the circuit configuration shown in FIGS. 2 and 5 allows the clock input to the PWM-IC to fluctuate, so that the radiation noise generated in a specific frequency band of the conventional reference clock can be reduced. The image can be formed without causing the image to be displaced due to the fluctuation of the image.
[0051]
Also, in FIGS. 2 and 5 of the present embodiment, a four-drum engine color image forming apparatus having four exposure devices is taken as an example, and a system in which four PWM-ICs are arranged has been described. In the present invention, it is needless to say that the technology can be used even in an image forming apparatus of one drum system having one PWM-IC and an image forming apparatus having a plurality of drums of four or more. .
[0052]
【The invention's effect】
As described above, according to the present invention, the peak level of radiation noise in a specific frequency band caused by the reference clock can be reduced by generating the image clock in which the fluctuation component of the frequency of the reference clock is reduced. .
[Brief description of the drawings]
FIG. 1 is a diagram schematically illustrating a configuration of an exposure unit of an image forming apparatus according to an embodiment of the present disclosure.
FIG. 2 is a block diagram illustrating a frequency modulation configuration according to an embodiment of the present invention.
FIG. 3 is a graph showing MCLK 106 and generation of a frequency correction coefficient for MCLK 106 in a PWM-IC.
FIG. 4 is a block diagram illustrating a flow of a clock generated in the circuit configuration of FIG. 2;
FIG. 5 is a block diagram illustrating a frequency modulation configuration according to another embodiment of the present invention.
FIG. 6 is a graph showing the fluctuation of the frequency of SSCG_CLK111, the conversion of the fluctuation into a voltage value by an FV converter, and the generation of a frequency correction coefficient.
FIG. 7 is a block diagram illustrating a flow of a clock generated in the circuit configuration of FIG. 5;
FIG. 8 is a block diagram showing an internal configuration of the frequency control device 101.
FIG. 9 is a graph showing a relationship between a segment and a cycle of an image clock 18 in the segment.
FIG. 10 is a graph showing a relationship when a cycle of an image clock 18 in a segment is varied in multiple stages.
[Explanation of symbols]
Reference Signs List 1 laser light source 2 polygon mirror 14 f-θ lens 15 photosensitive drum 17 BD sensor

Claims

A frequency modulator used in an image forming apparatus having an image carrier scanned by a laser beam,
Segment dividing means for dividing the main scanning line scanned by the laser beam into a plurality of segments in pixel units,
Auxiliary clock calculating means for calculating an auxiliary clock period based on a reference clock period and modulation coefficients respectively corresponding to the plurality of segments,
Based on a preset initial period value and the auxiliary clock period, at least a part of the plurality of segments has an image clock generation unit that generates an image clock having a different frequency,
The reference clock is a clock having a fluctuation of a predetermined frequency,
The auxiliary clock calculating unit calculates an auxiliary clock by setting a modulation coefficient corresponding to each of the plurality of segments so as to reduce fluctuations of the reference clock, and the image clock generating unit is based on the auxiliary clock. A frequency modulation device that generates an image clock so as to reduce fluctuations in the frequency of the reference clock.

2. The frequency modulation device according to claim 1, wherein the fluctuation of the predetermined frequency of the reference clock is a fluctuation of ± 3% or less with respect to a frequency of a clock without fluctuation. 3.

The frequency modulation device has a frequency variation device for generating fluctuation of a predetermined frequency of the reference clock,
The frequency variation device may generate the reference clock having a predetermined frequency fluctuation by adding a constant frequency fluctuation clock having a predetermined frequency to a predetermined reference clock. The frequency modulation device according to claim 1, wherein:

The frequency variation device includes a measurement unit that measures a fluctuation component of a frequency of a reference clock generated by the frequency variation device, and determines a modulation coefficient corresponding to each of the plurality of segments based on a result of the measurement. The frequency modulation device according to claim 3, wherein:

The fluctuation period of the reference clock generated by the frequency fluctuation device has a period synchronized with the section signal of the main scanning line, and sets a fluctuation coefficient of the frequency of each segment according to the fluctuation period of the reference clock. 4. The frequency modulation apparatus according to claim 3, wherein the auxiliary clock is added to or subtracted from the reference clock to generate an image clock in which a fluctuation component of the frequency of the reference clock is reduced.

First segment dividing means for dividing a main scanning line scanned by a laser beam on an image carrier into a plurality of segments in pixel units,
A first auxiliary clock calculating means for inputting a reference clock and multiplying the reference clock by an arbitrarily variable modulation coefficient to calculate an auxiliary clock;
A first image clock generating unit configured to generate an image clock having a different frequency in at least a part of the plurality of segments based on a preset initial period value and the auxiliary clock period; Equipment and
Second segment dividing means for dividing a main scanning line scanned by a laser beam on the image carrier into a plurality of segments in pixel units,
A second auxiliary clock calculating means for inputting a reference clock and multiplying the reference clock by an arbitrarily variable modulation coefficient to calculate an auxiliary clock;
A second image clock generating means for generating an image clock having a different frequency in at least a part of the plurality of segments based on a preset initial period value and the auxiliary clock period; Device and
A first clock generated by the first frequency modulation device is input as a reference clock of the second frequency modulation device, and a frequency synchronized with a main scanning line section with respect to a reference clock of the first frequency control device. Generating a first clock having a fluctuation of the first frequency modulator, setting a modulation coefficient in each segment to reduce the fluctuation of the first clock generated by the first frequency modulator, An image forming apparatus for generating an image clock in which a frequency fluctuation component is reduced.