JP2004356153A - Magnetoresistive effect element, magnetic memory device, and method of manufacturing the same - Google Patents

Magnetoresistive effect element, magnetic memory device, and method of manufacturing the same Download PDF

Info

Publication number
JP2004356153A
JP2004356153A JP2003148761A JP2003148761A JP2004356153A JP 2004356153 A JP2004356153 A JP 2004356153A JP 2003148761 A JP2003148761 A JP 2003148761A JP 2003148761 A JP2003148761 A JP 2003148761A JP 2004356153 A JP2004356153 A JP 2004356153A
Authority
JP
Japan
Prior art keywords
write
layer
magnetic
memory device
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003148761A
Other languages
Japanese (ja)
Other versions
JP4556385B2 (en
Inventor
Kiichirou Ezaki
城一朗 江▲崎▼
Keiji Koga
啓治 古賀
Yuji Kakinuma
裕二 柿沼
Susumu Haratani
進 原谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003148761A priority Critical patent/JP4556385B2/en
Publication of JP2004356153A publication Critical patent/JP2004356153A/en
Application granted granted Critical
Publication of JP4556385B2 publication Critical patent/JP4556385B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a magnetoresistive effect element that can make stable writing by efficiently utilizing magnetic fields formed by currents flowing through a plurality of conductors while the element has a compact constitution, and to provide a magnetic memory device provided with the element and a method of manufacturing the memory device. <P>SOLUTION: The magnetoresistive effect element is provided with laminates S20a and S20b which are constituted to contain magnetism sensitive layers and to make currents to flow in the directions perpendicular to the laminating surfaces of the laminates S20a and S20b, and annular magnetic layers 4a and 4b which are constituted to surround the laminates S20a and S20b so that the directions along the laminating surfaces of the laminates S20a and S20b may become their axial directions, and, at the same time, to be pierced by bit lines 5a and 5b and writing word lines 6 along the axial directions. Therefore, synthesized magnetic fields can be formed in the same direction in the annular magnetic layers 4a and 4b by making currents to flow through the bit lines 5a and 5b and write word lines 6 in the same direction. Consequently, the magnetization of the magnetism sensitive layers can be inverted with small currents while the constitution of the magnetoresistive effect element is compacted. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、外部磁界によって磁化方向が変化する感磁層を含む磁気抵抗効果素子ならびにその磁化方向の変化を利用して情報の記録・読出を行う磁気メモリデバイスおよびその製造方法に関する。
【０００２】
【従来の技術】
従来より、コンピュータや通信機器等の情報処理装置に用いられる汎用メモリとして、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｂｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲＡＭ（ＳｔａｔｉｃＲＡＭ）などの揮発性メモリが使用されている。これらの揮発性メモリにおいては、記憶を保持するために絶えず電流を供給し、リフレッシュを行う必要がある。また、電源を切るとすべての情報が失われるので、これら揮発性メモリの他に情報を記録するための手段として不揮発性のメモリを設ける必要があり、例えば、フラッシュＥＥＰＲＯＭや磁気ハードディスク装置などが用いられる。
【０００３】
これら不揮発性メモリにおいては、情報処理の高速化に伴って、アクセスの高速化が重要な課題となっている。さらに、携帯情報機器の急速な普及および高性能化に伴い、いつでもどこでも情報処理が行える、いわゆる、ユビキタスコンピューティングを目指した情報機器開発がが急速に進められている。このような情報機器開発の中心となるキーデバイスとして、高速処理に対応した不揮発性メモリの開発が強く求められている。
【０００４】
不揮発性メモリの高速化に有効な技術としては、強磁性層の磁化容易軸に沿った磁化方向によって情報を記憶する磁気メモリ素子がマトリックス状に配列された磁気ランダムアクセスメモリ（以下、ＭＲＡＭ；Ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ という。）が知られている。ＭＲＡＭでは、２つの強磁性体における磁化方向の組み合わせを利用して情報を記憶するようになっている。一方、記憶情報の読み出しは、ある基準となる方向に対し、磁化方向が平行である場合と反平行である場合とによって生じる抵抗変化（すなわち、電流あるいは電圧の変化）を検知することによって行う。このような原理で動作することから、ＭＲＡＭでは、安定した書き込みおよび読み出しを行うために、抵抗変化率ができるだけ大きいことが重要である。
【０００５】
現在実用化されているＭＲＡＭは、巨大磁気抵抗（ＧＭＲ；Ｇｉａｎｔ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ ）効果を利用したものである。ＧＭＲ効果とは、２つの磁性層を各層の磁化容易軸方向が互いに平行となるように配設したときに、それら各層の磁化方向が磁化容易軸に沿って平行となる場合に抵抗値が最小となり、反平行の場合に最大値となる現象である。このようなＧＭＲ効果が得られるＧＭＲ素子を利用したＭＲＡＭ（以下、ＧＭＲ−ＭＲＡＭと記す。）としては、例えば特許文献１に開示された技術が知られている。
【０００６】
ＧＭＲ−ＭＲＡＭには、保磁力差型（擬似スピンバルブ型；Ｐｓｅｕｄｏ ｓｐｉｎ ｖａｌｖｅ 型）と、交換バイアス型（スピンバルブ；ｓｐｉｎ ｖａｌｖｅ型）とがある。保磁力差型のＭＲＡＭは、ＧＭＲ素子が２つの強磁性層とそれらの間に挟まれた非磁性層とを有し、２つの強磁性層の保磁力差を利用して情報の書込および読出を行うものである。ここで、ＧＭＲ素子が、例えば「ニッケル鉄合金（ＮｉＦｅ）／銅（Ｃｕ）／コバルト（Ｃｏ）」の構成を有する場合、その抵抗変化率は、６〜８％程度の小さな値である。一方、交換バイアス型のＭＲＡＭは、ＧＭＲ素子が、反強磁性層との反強磁性結合により磁化方向が固定された固定層と、外部磁界により磁化方向が変化するフリー層と、それらの間に挟まれた非磁性層とを有し、固定層とフリー層との磁化方向の違いを利用して情報の書込および読出を行うものである。例えば、ＧＭＲ素子の構成を「白金マンガン（ＰｔＭｎ）／コバルト鉄（ＣｏＦｅ）／銅（Ｃｕ）／ＣｏＦｅ」とした場合の抵抗変化率は１０％程度であり保磁力差型よりも大きな値を示すが、さらなる記憶速度向上やアクセス速度向上を達成するには不十分であった。
【０００７】
これらの点を解決するために、トンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ ）を利用したＴＭＲ素子を有するＭＲＡＭ（以下、ＴＭＲ−ＭＲＡＭと記す。）が提案されている。ＴＭＲ効果は、極薄の絶縁層（トンネルバリア層）を挟んだ２つの強磁性層間における磁化方向の相対角度により絶縁層を通過して流れるトンネル電流が変化するという効果である。２つの強磁性層における磁化方向が、互いに平行な場合に抵抗値が最小となり、互いに反平行の場合に最大となる。ＴＭＲ−ＭＲＡＭでは、ＴＭＲ素子が、例えば「ＣｏＦｅ／アルミニウム酸化物／ＣｏＦｅ」という構成の場合、抵抗変化率が４０％程度と高く、また、抵抗値も大きいためＭＯＳＦＥＴ等の半導体デバイスと組み合わせた場合のマッチングが取りやすい。このため、ＧＭＲ−ＭＲＡＭと比較して、より高い出力が容易に得られ、記憶容量やアクセス速度の向上が期待されている。ＴＭＲ−ＭＲＡＭでは、導線に電流を流すことにより発生する電流磁界により、ＴＭＲ素子の磁性膜の磁化方向を所定の方向に変化させることにより情報を記憶する方法が知られている。記憶情報を読み出す方法としては、トンネルバリア層に垂直な方向に電流を流し、ＴＭＲ素子の抵抗変化を検出する方法が知られている。なお、ＴＭＲ−ＭＲＡＭに関しては、特許文献２あるいは特許文献３に開示された技術等が知られている。
【０００８】
【特許文献１】
米国特許第５３４３４２２号明細書
【特許文献２】
米国特許第５６２９９２２号明細書
【特許文献３】
特開平９−９１９４９号公報
【０００９】
【発明が解決しようとする課題】
上記したように、ＴＭＲ効果を利用したＭＲＡＭでは、ＧＭＲ効果を利用したＭＲＡＭよりも高出力化を達成することができる。しかしながら、上記のような４０％程度の抵抗変化率を示すＴＭＲ素子を用いたＭＲＡＭであっても、出力電圧は数十ｍＶ程度であるので、より高密度な磁気メモリデバイスを実現するには不十分である。
【００１０】
図３８は、従来のＴＭＲ効果を利用した磁気メモリデバイスにおける構成を説明する平面図であり、図３９は、図３８に対応する従来の磁気メモリデバイスの要部断面構成を示すものである。互いに平行に延びる読出ワード線１１２および書込ワード線１０６に対し、書込ビット線１０５が直交しており、その直交部分のＺ方向に挟まれる領域に第１磁性層１０２、トンネルバリア層１０３および第２磁性層１０４からなるＴＭＲ素子１２０が配設されている。このような、書込ビット線１０５と書込ワード線１０６とが直交するタイプのＭＲＡＭでは、フリー層として機能する第２磁性層１０４における磁化方向を全体に亘って十分に揃えることができず、十分に安定した書込をおこなうことは困難であった。
【００１１】
また、ＴＭＲ効果を利用したＭＲＡＭでは、直交配置された導線を流れる電流による誘導磁界、すなわち電流磁界によって磁性膜の磁化方向を変えることにより、各々の記憶セルに情報の記憶を行うようになっているが、この電流磁界はオープンな（磁気的に特定の領域に閉じ込められていない）磁界であるので、低効率であると共に、隣接した記憶セルへの悪影響も懸念される。
【００１２】
さらに、記憶セルをより高集積化して磁気メモリデバイスのさらなる高密度化を図る場合、ＴＭＲ素子の微小化が必須となるが、次のような問題が懸念される。すなわち、ＴＭＲ素子における各磁性層のアスペクト比（厚み／積層面内方向の幅）が大きくなることにより反磁界が増大し、フリー層の磁化方向を変えるための磁界強度が増大してしまい、大きな書込電流を必要とすると考えられる。
【００１３】
本発明はかかる問題点に鑑みてなされたもので、本発明の第１の目的は、コンパクトな構成でありながら、複数の導線を流れる電流によって形成される磁界を効率よく利用して安定した書込が可能な磁気抵抗効果素子およびそれを備えた磁気メモリデバイスならびに磁気メモリデバイスの製造方法を提供することにある。第２の目的は、隣接した磁気抵抗効果素子に悪影響を及ぼすことが少ない磁気抵抗効果素子およびそれを備えた磁気メモリデバイスならびに磁気メモリデバイスの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、積層面に沿った方向を軸方向とするように積層体を取り囲むと共に、複数の導線によって軸方向に沿って貫かれるように構成された環状磁性層とを備えるようにしたものである。ここで、本発明における「外部磁界」とは、複数の導線に流れる電流によって生ずる磁界、または、環状磁性層に生ずる還流磁界を意味している。また、「環状磁性層」の「環状」とは、内部を貫く複数の導線からみたときに、それぞれの周囲を磁気的かつ電気的に連続して完全に取り込み、複数の導線を横切る方向の断面が閉じている状態を示す。したがって、環状磁性層は、磁気的かつ電気的に連続である限りにおいて絶縁体が含有されることを許容する。すなわち、電流が流れないような絶縁体は含まないものの、例えば製造工程において発生する程度の酸化膜は含んでもよい。また、「軸方向」とは、この環状磁性層単体に注目したときの開口方向、すなわち内部を貫く複数の導線の延在方向を指す。また、「第１および第２の積層体におけるそれぞれの一方の面側に、・・・配設され」とは、環状磁性層が、そのうちの一部分が積層体によって構成されて配設されるという趣旨である。さらに、「複数の導線によって貫かれるように」とは、環状磁性層によって取り囲まれた領域または空間を複数の導線が貫通している状態を示す。
【００１５】
本発明の磁気抵抗効果素子では、上記構成により、複数の導線に流れる電流によって閉磁路が形成され、積層体における感磁層の磁化反転が効率的に行われる。
【００１６】
本発明の磁気メモリデバイスは、複数の書込専用線と、これら複数の書込専用線と交差するように延びる複数の書込読出兼用線と、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子とを備え、磁気抵抗効果素子が、積層面に沿った方向を軸方向とするように積層体を取り囲むと共に書込読出兼用線および書込専用線によって軸方向に沿って貫かれるように構成された環状磁性層、を含むようにしたものである。
【００１７】
本発明の磁気メモリデバイスでは、上記構成により、書込読出兼用線および書込専用線の双方に流れる電流によって閉磁路が形成され、各磁気抵抗効果素子に含まれる積層体における各感磁層の磁化反転が効率的に行われる。さらに、書込読出兼用線を介して各積層体に読出電流が供給される。
【００１８】
本発明の磁気メモリデバイスの製造方法は、複数の書込専用線と、これら複数の書込専用線と交差するように延びる複数の書込読出兼用線と、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、積層面に沿った方向を軸方向とするように積層体を取り囲むと共に、書込読出兼用線および書込専用線によって軸方向に沿って貫かれるように構成された環状磁性層とを含む複数の磁気抵抗効果素子とを備えた磁気メモリデバイスを製造するための方法であって、基体の上に、環状磁性層の一部をなす下部磁性層を形成する工程と、下部磁性層の上に、第１の絶縁膜を介して書込専用線を形成する工程と、書込専用線の上に、第２の絶縁膜を介して書込読出兼用線を、書込専用線および書込読出兼用線が互いに平行に延在する部分を含むように形成する工程と、書込読出兼用線と、第２の絶縁膜と、書込専用線とを順次エッチングしてパターニングすることにより、書込専用線および書込読出兼用線が第２の絶縁膜を挟んで互いに平行に延在する部分を含む積層パターンを形成する積層パターン形成工程と、積層パターンの上に、積層体の一部をなす積層部分を形成する工程と、積層部分における書込読出兼用線とは反対側の積層面のみと電気的に接するように、積層部分および積層パターンを取り囲む上部磁性層を設けることにより環状磁性層を形成する工程とを含むようにしたものである。ここで、「書込専用線および書込読出兼用線が第２の絶縁膜を挟んで互いに平行」とは、製造上の誤差範囲±１０°を含むものである。
【００１９】
本発明の磁気メモリデバイスの製造方法では、上記工程により、積層部分における書込読出兼用線とは反対側の積層面のみと電気的に接するように、積層部分および積層パターンを取り囲むように設けられた環状磁性層が得られる。このため、書込読出兼用線に書込電流が流れることにより、各感磁層の効率的な磁化反転に寄与する閉磁路が形成されると共に、書込読出兼用線を介して各積層体に読出電流が供給される。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
［第１の実施の形態］
まず、図１〜図７を参照して第１の実施の形態に係る磁気メモリデバイスの構成について説明する。
【００２２】
図１は、本実施の形態における磁気メモリデバイスの全体構成を表す概念図である。磁気メモリデバイスは、アドレスバッファ５１と、データバッファ５２と、制御ロジック部５３と、記憶セル群５４と、第１の駆動制御回路部５６と、第２の駆動制御回路部５８と、外部アドレス入力端子Ａ０〜Ａ２０と、外部データ端子Ｄ０〜Ｄ７とを備えている。
【００２３】
記憶セル群５４は、一対のトンネル磁気抵抗効果素子（以下、ＴＭＲ素子という。）を備えた記憶セル１が、互いに直交するワード線方向（Ｘ方向）およびビット線方向（Ｙ方向）に多数、配列されたマトリックス構造を有している。記憶セル１は、磁気メモリデバイスにおいてデータを記憶する最小単位である。記憶セル１については後に詳述する。
【００２４】
第１の駆動制御回路部５６は、Ｙ方向におけるアドレスデコーダ回路５６Ａ、センスアンプ回路５６Ｂおよびカレントドライブ回路５６Ｃを有し、第２の駆動制御回路部５８は、Ｘ方向におけるアドレスデコーダ回路５８Ａ、定電流回路５８Ｂおよびカレントドライブ回路５８Ｃを有するものである。
【００２５】
アドレスデコーダ回路５６Ａ，５８Ａは、入力されたアドレス信号に応じた後出のワードデコード線７２およびビットデコード線７１を選択するものである。センスアンプ回路５６Ｂおよび定電流回路５８Ｂは読出動作を行う際に駆動する回路であり、カレントドライブ回路５６Ｃ，５８Ｃは書込動作を行う際に駆動する回路である。
【００２６】
センスアンプ回路５６Ｂと記憶セル群５４とは、読出動作の際にセンス電流が流れる複数のビットデコード線７１（後出）によって接続されている。同様に、定電流回路５８Ｂと、記憶セル群５４とは、読出動作の際にセンス電流が流れる複数のワードデコード線７２（後出）によって接続されている。
【００２７】
カレントドライブ回路５６Ｃと記憶セル群５４とは、書込動作の際に必要となる書込ワード線６（後出）を介して接続されている。同様に、カレントドライブ回路５８Ｃと記憶セル群５４とは、書込動作の際に必要となる書込ワード線６（後出）を介して接続されている。
【００２８】
アドレスバッファ５１は、外部アドレス入力端子Ａ０〜Ａ２０を備えると共に、Ｙ方向アドレス線５７，Ｘ方向アドレス線５５を介して第１の駆動制御回路部５６内のＹ方向アドレスデコーダ回路５６Ａ，第２の駆動制御回路部５８内のＸ方向アドレスデコーダ回路５８Ａに接続されている。このアドレスバッファ５１は、外部からのアドレス信号を外部アドレス入力端子Ａ０〜Ａ２０から取り込み、内部に備えたバッファ増幅器（図示せず）によりＹ方向アドレスデコーダ回路５６Ａ，Ｘ方向アドレスデコーダ回路５８Ｂにおいて必要となる電圧レベルまで増幅するものである。さらに、アドレスバッファ５１は、その増幅したアドレス信号を２つに分け、Ｙ方向アドレス線５７を介してＹ方向アドレスデコーダ回路５６Ａに出力すると共に、Ｘ方向アドレス線５５を介してＸ方向アドレスデコーダ回路５８Ａに出力するように機能する。
【００２９】
データバッファ５２は、入力バッファ５２Ａおよび出力バッファ５２Ｂによって構成され、外部データ端子Ｄ０〜Ｄ７を備えると共に制御ロジック部５３と接続されており、制御ロジック部５３からの出力制御信号５３Ａによって動作するようになっている。入力バッファ５２Ａは、Ｙ方向およびＸ方向書込用データバス６１，６０を介してそれぞれ第１の駆動制御回路部５６内のＹ方向カレントドライブ回路５６Ｃ，第２の駆動制御回路部５８内のＸ方向カレントドライブ回路５８Ｃに接続されており、記憶セル群５４への書込動作を行う際には、外部データ端子Ｄ０〜Ｄ７の信号電圧を取り込んで、内部バッファ増幅器（図示せず）により必要となる電圧レベルまで増幅したのち、Ｘ方向書込用データバス６０およびＹ方向書込用データバス６１を介してＸ方向カレントドライブ回路５８Ｃ，Ｙ方向カレントドライブ回路５６Ｃに伝達するように機能する。出力バッファ５２Ｂは、Ｙ方向読出用データバス６２を介してセンスアンプ回路５６Ｂに接続されており、記憶セル群５４に記憶された情報信号を読み出す際には、内部に備えたバッファ増幅器（図示せず）によって、センスアンプ回路５６Ｂから入力される情報信号を増幅したのち、外部データ端子Ｄ０〜Ｄ７に低インピーダンスで出力するように機能する。
【００３０】
制御ロジック部５３は、チップセレクト端子ＣＳおよびライトイネーブル端子ＷＥを備え、データバッファ５２に接続されている。この制御ロジック部５３は、複数の記憶セル群５４のなかから読出および書込対象とするものを選択するチップセレクト端子ＣＳからの信号電圧と、書込許可信号を出力するように機能するライトイネーブル端子ＷＥからの信号電圧とを取り込み、データバッファ５２に向けて出力制御信号５３Ａを出力するように機能する。
【００３１】
次に、本実施の形態の磁気メモリデバイスにおける情報書込動作に係わる構成について説明する。
【００３２】
図２は、記憶セル群５４における書込動作に係わる要部平面構成を表す概念図である。図２に示したように、本実施の形態の磁気メモリデバイスは、複数の書込および読出兼用のビット線５ａ，５ｂと、この複数のビット線５ａ，５ｂとそれぞれ交差するように延びる複数の書込ワード線６とを含んでおり、ビット線５ａ，５ｂおよび書込ワード線６の交差する各領域に、これらビット線５および書込ワード線６が互いに平行に延在する平行部分１０を有するように構成されている。具体的には、図２に示したように、書込ワード線６が矩形波状にＸ方向に沿って延在する一方で、ビット線５ａとビット線５ｂとが交互に並んで直線状にＹ方向に沿って延在している。書込ワード線６における矩形波状の立ち上がり部分および立ち下がり部分が、ビット線５ａ，５ｂと共に複数の平行部分１０を形成している。記憶セル１を構成するＴＭＲ素子１２０ａ，１２０ｂは、各平行部分１０の少なくとも一部を囲むように、ビット線５ａ，５ｂと書込ワード線６との交差する各領域に設けられている。具体的には、ＴＭＲ素子１２０ａがビット線５ａと書込ワード線６との交差領域に設けられており、ＴＭＲ素子１２０ｂがビット線５ｂと書込ワード線６との交差領域に設けられている。ここで、交差する領域にＴＭＲ素子１２０ａ，１２０ｂが設けられているということは、交差点の隣にＴＭＲ素子１２０ａ，１２０ｂが設けられている場合も含んでいる。ＴＭＲ素子１２０ａおよびＴＭＲ素子１２０ｂは、いずれも、本発明の「磁気抵抗効果素子」に対応する一具体例である。
【００３３】
ビット線５ａ，５ｂおよび書込ワード線６には、それぞれＹ方向カレントドライブ回路５８Ｃ，Ｘ方向カレントドライブ回路５６Ｃからの電流が流れるようになっている。ここで、ビット線５ａを流れる電流とビット線５ｂを流れる電流とは、必ず互いに逆方向となっており、例えば、図２に矢印で示したようにビット線５ａの電流方向を＋Ｙ方向（紙面下から上）となるようにした場合には、ビット線５ｂの電流方向が−Ｙ方向（紙面上から下）となる。したがって、その場合に、書込ワード線６を流れる電流の方向を全体として＋Ｘ方向（紙面左から右）とすると、ＴＭＲ素子１２０ａの内部を通過するビット線５ａおよび書込ワード線６の電流方向が、互いに平行（同一方向）となる。一方の、ＴＭＲ素子１２０ｂの内部を通過するビット線５ｂおよび書込ワード線６の電流方向についても、互いに平行となる。なお、以下、特に電流方向を区別する必要のない場合には、ビット線５ａ，５ｂを単にビット線５と示す。
【００３４】
図３は、記憶セル群５４の要部平面構成をより具体的に表すものである。図３に示したビット線５ａ，５ｂ、書込ワード線６および記憶セル１は、図２と対応するものである。記憶セル１は、ＴＭＲ素子１２０ａおよびＴＭＲ素子１２０ｂにより構成され、Ｙ方向に沿ったビット線５ａ，５ｂと書込ワード線６との平行部分１０に配置されている。ＴＭＲ素子１２０ａ，１２０ｂは、それぞれ感磁層を含む積層体Ｓ２０（Ｓ２０ａ，Ｓ２０ｂ）と環状磁性層４（４ａ，４ｂ）とを備えており、平行部分１０におけるビット線５ａ，５ｂおよび書込ワード線６の双方を流れる電流により生ずる磁界（すなわち、環状磁性層４においては外部磁界）によって感磁層の磁化方向が変化するようになっている。この場合、平行部分１０におけるビット線５ａ，５ｂと書込ワード線６とはＸＹ平面においてほぼ一致した位置に設けられているが、Ｚ方向においては一定の間隔を有するように配置されており、互いに電気的に絶縁されている。
【００３５】
各ビット線５の両端には、それぞれビット線引出電極４２が設けられている。各ビット線引出電極４２は、それぞれ一方がＹ方向カレントドライブ回路５６Ｃに接続され、他方が最終的に接地されるように接続されている。同様に、各書込ワード線６の両端には、それぞれ書込ワード線引出電極４１が設けられている。各書込ワード線引出電極４１は、それぞれ一方がＸ方向カレントドライブ回路５８Ｃに接続され、他方が最終的に接地されるように接続されている。
【００３６】
図４は、記憶セル１の拡大斜視図である。書込専用線である書込ワード線６と書込読出兼用線であるビット線５ａ，５ｂとは、互いに平行に延びて環状磁性層４ａ，４ｂを貫いている。書込ワード線６、ビット線５ａ，５ｂおよび環状磁性層４ａ，４ｂは、絶縁膜７ａ，７ｂを介して互いに電気的に絶縁されている。積層体Ｓ２０ａ，Ｓ２０ｂの一部をなす積層部分２０ａ，２０ｂは、一方の面が環状磁性層４ａ，４ｂの内壁と電気的に接続すると共に、他方の面がビット線５ａ，５ｂと電気的に接続するように、環状磁性層４ａ，４ｂとビット線５ａ，５ｂとの間に配置されている。さらに、環状磁性層４ａ，４ｂは、図４では図示しないショットキーダイオード７５ａ，７５ｂ（後出）を介してＸ方向に延在する読出ワード線１２と電気的に接続されている。読出ワード線１２は、ショットキーダイオード７５ａ，７５ｂを介して環状磁性層４ａ，４ｂと接続されているほかは、環状磁性層４、ビット線５ａ，５ｂあるいは書込ワード線６などとは直に接することなく、電気的に絶縁されている。このような構造により、ビット線５ａ，５ｂから積層部分２０ａ，２０ｂへ供給された電流を、環状磁性層４ａ，４ｂとショットキーダイオード７５ａ，７５ｂとを経由して読出ワード線１２へ導くことができる。
【００３７】
図５は、図３に示した記憶セル１におけるＴＭＲ素子１２０ａ，１２０ｂの、Ｖ−Ｖ切断線の矢視方向における断面構成を表すものである。
【００３８】
図５に示したように、ＴＭＲ素子１２０ａ，１２０ｂは、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体Ｓ２０ａ，Ｓ２０ｂと、積層面に沿った方向を軸方向とするように積層体Ｓ２０ａ，Ｓ２０ｂを取り囲むと共に、ビット線５ａ，５ｂおよび書込ワード線６によって軸方向に沿って貫かれるように構成された環状磁性層４ａ，４ｂとを含んで構成されている。
【００３９】
積層体Ｓ２０ａ，Ｓ２０ｂは、積層部分２０ａ，２０ｂと、この積層部分２０ａ，２０ｂに対向すると共に環状磁性層４ａ，４ｂのうちの一部分をなしている接続部分１４ａ，１４ｂとによって構成されている。この接続部分１４ａ，１４ｂが、本発明における「感磁層」の一具体例に対応する。さらに積層体Ｓ２０ａ，Ｓ２０ｂは、環状磁性層４ａ，４ｂ（接続部分１４ａ，１４ｂ）の側から順に、酸化アルミニウム（Ａｌ２ Ｏ３ ）等の絶縁材料からなるトンネルバリア層３ａ，３ｂと、強磁性材料により構成され磁化方向の固定された第１磁性層２ａ，２ｂとを含み、積層面に垂直な方向に電流が流れるように構成されている。ここで、トンネルバリア層３ａ，３ｂが本発明における「非磁性層」に対応する一具体例である。なお、図５（Ａ）では、積層体Ｓ２０ａ，Ｓ２０ｂの構成を明らかにするため、その寸法を周囲よりも相対的に大きく誇張して表している。
【００４０】
積層体Ｓ２０ａ，Ｓ２０ｂは、第１磁性層２ａ，２ｂと環状磁性層４ａ，４ｂの接続部分１４ａ，１４ｂとの間において積層面に垂直方向の電圧を印加すると、例えば第１磁性層２ａ，２ｂの電子がトンネルバリア層３ａ，３ｂを突き抜けて接続部分１４ａ，１４ｂに移動してトンネル電流が流れるようになっている。このトンネル電流は、トンネルバリア層３ａ，３ｂとの界面部分における第１磁性層２ａ，２ｂのスピンと接続部分１４ａ，１４ｂのスピンとの相対的な角度によって変化する。すなわち、第１磁性層２ａ，２ｂのスピンと接続部分１４ａ，１４ｂのスピンとが互いに平行な場合に抵抗値が最小となり、反平行のときに抵抗値が最大となる。これらの抵抗値を用いて、磁気抵抗変化率（ＭＲ比）が、式（１）のように定義される。
【００４１】
（ＭＲ比）＝ｄＲ／Ｒ ……（１）
【００４２】
ここで、「ｄＲ」が、スピンが互いに平行である場合と反平行である場合との抵抗値の差であり、「Ｒ」が、スピンが互いに平行である場合における抵抗値である。
【００４３】
トンネル電流に対する抵抗値（以下、トンネル抵抗Ｒｔという。）は、トンネルバリア層３ａ，３ｂの膜厚Ｔに強く依存する。トンネル抵抗Ｒｔは、低電圧領域では、式（２）に示したように、トンネルバリア層３ａ，３ｂの膜厚Ｔに対して指数関数的に増加する。
【００４４】
Ｒｔ∝ｅｘｐ（２χＴ ），χ＝｛８π２ ｍ＊ （φ・Ｅｆ）０．５ ｝／ｈ ……（２）
【００４５】
ここで、「φ」はバリア高さ、「ｍ＊ 」は電子の有効質量、「Ｅｆ」はフェルミエネルギー、ｈはプランク定数を表す。一般的に、ＴＭＲ素子を用いたメモリ素子では、トランジスタなどの半導体デバイスとのマッチングを図るため、トンネル抵抗Ｒｔは、数１０ｋΩ・（μｍ）２ 程度が適当とされる。しかし、磁気メモリデバイスにおける高密度化および動作の高速度化を図るためには、トンネル抵抗Ｒｔは、１０ｋΩ・（μｍ）２ 以下、さらに好ましくは１ｋΩ・（μｍ）２ 以下とすることが好ましい。したがって、上記のトンネル抵抗Ｒｔを実現するために、トンネルバリア層３ａ，３ｂの厚みＴを２ｎｍ以下、さらに好ましくは１．５ｎｍ以下とすることが望ましい。
【００４６】
トンネルバリア層３ａ，３ｂの厚みＴを薄くすることにより、トンネル抵抗Ｒｔを低減することができる一方で、第１磁性層２ａ，２ｂおよび接続部分１４ａ，１４ｂとの接合界面の凹凸に起因するリーク電流が生じるのでＭＲ比が低下してしまう。これを防止するため、トンネルバリア層３ａ，３ｂの厚みＴは、リーク電流が流れない程度の厚みを有する必要があり、具体的には０．３ｎｍ以上の厚みであることが望ましい。
【００４７】
図５に示した積層体Ｓ２０ａ，Ｓ２０ｂは、保磁力差型構造を有し、第１磁性層２ａ，２ｂの保磁力のほうが、接続部分１４ａ，１４ｂの保磁力よりも大きくなるように構成されていることが望ましい。具体的には、第１磁性層２ａ，２ｂの保磁力は、（５０／４π）×１０３ Ａ／ｍよりも大きいことが望ましく、特に（１００／４π）×１０３ Ａ／ｍ以上であることが望ましい。こうすることにより、第１磁性層２ａ，２ｂにおける磁化方向が外部憂乱磁界等の不要な磁界の影響を受けるのを防止することができる。第１磁性層２ａ，２ｂは、例えば、５ｎｍの厚みのコバルト鉄合金（ＣｏＦｅ）からなるものである。他に、単体のコバルト（Ｃｏ）や、コバルト白金合金（ＣｏＰｔ）、ニッケル鉄コバルト合金（ＮｉＦｅＣｏ）等を第１磁性層２ａ，２ｂに適用することが可能である。また、第１磁性層２ａ，２ｂの磁化容易軸および接続部分１４ａ，１４ｂの磁化容易軸は、互いに平行であることが望ましい。このようにすることにより、それぞれの磁化方向が互いに平行または反平行となる状態で安定化するからである。
【００４８】
環状磁性層４ａ，４ｂは、ビット線５ａ，５ｂおよび書込ワード線６における平行部分１０の少なくとも一部を環状に取り囲むように延在しており、この平行部分１０を流れる電流によって環状磁性層４ａ，４ｂ内部に還流磁界が生ずるように構成されている。環状磁性層４ａ，４ｂのうちの積層部分２０ａ，２０ｂに隣接する接続部分１４ａ，１４ｂが、情報を記憶する記憶層として機能する。環状磁性層４ａ，４ｂは、例えば、ニッケル鉄合金（ＮｉＦｅ）からなり、接続部分１４ａ，１４ｂの厚みは２０ｎｍ程度である。さらに接続部分１４ａ，１４ｂの保磁力は、（５０／４π）×１０３ Ａ／ｍ以上（１００／４π）×１０３ Ａ／ｍ以下の範囲内であり、かつ、第１磁性層２ａ，２ｂの保磁力よりも小さくなるように構成されていることが望ましい。（５０／４π）×１０３ Ａ／ｍ未満の保磁力では、接続部分１４ａ，１４ｂにおける磁化方向が外部憂乱磁界等の不要な磁界により乱されることがあるからである。一方、（１００／４π）×１０３ Ａ／ｍを越えるような保磁力では、書込電流の増大に起因する発熱により、ＴＭＲ素子１２０ａ，１２０ｂ自体の劣化が生じてしまう可能性があるからである。さらに、接続部分１４ａ，１４ｂの保磁力が、第１磁性層２ａ，２ｂの保磁力と同等以上となると、書込電流が増大して磁化固定層としての第１磁性層２ａ，２ｂの磁化方向を変化させてしまい、記憶素子としてのＴＭＲ素子１２０ａ，１２０ｂにおける機能の劣化を招くからである。また、ビット線５ａ，５ｂおよび書込ワード線６による電流磁界を環状磁性層４ａ，４ｂに集中させるために、環状磁性層４ａ，４ｂの透磁率はより大きい方が好ましい。具体的には、２０００以上であり、より好ましくは６０００以上である。
【００４９】
ビット線５ａ，５ｂおよび書込ワード線６は、いずれも、例えば、１０ｎｍ厚のチタン（Ｔｉ）と、１０ｎｍ厚の窒化チタン（ＴｉＮ）と５００ｎｍ厚のアルミニウム（Ａｌ）とが順に積層された構造を有し、絶縁膜７ａ，７ｂによって、互いに電気的に絶縁されている。ビット線５ａ，５ｂおよび書込ワード線６は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）およびタングステン（Ｗ）のうちの少なくとも１種からなるようにしてもよい。これらビット線５ａ，５ｂおよび書込ワード線６を用いたＴＭＲ素子１２０ａ，１２０ｂに対する、より具体的な書込動作については後述する。
【００５０】
次に、情報読出動作に係わる構成について説明する。図６は、記憶セル群５４における読出動作に係わる要部平面構成を表し、図３に対応するものである。
【００５１】
図６に示したように、各記憶セル１は、ＸＹ平面における複数の読出ワード線１２と複数のビット線５ａ，５ｂとの各交差点の近傍に１つずつ配設されている。ここで、読出ワード線１２は、ショットキーダイオード７５ａ，７５ｂを介して各記憶セル１のＴＭＲ素子１２０ａ，１２０ｂにおける積層体Ｓ２０ａ，Ｓ２０ｂと電気的に接続している。一対のビット線５ａ，５ｂは、ＴＭＲ素子１２０ａ，１２０ｂの各々に読出電流を供給するものであり、一方の読出ワード線１２は、ＴＭＲ素子１２０ａ，１２０ｂの各々に流れた読出電流を接地へと導くものである。各読出ワード線１２の両端には、それぞれビット線引出電極４３が設けられている。ここで、読出ワード線１２が本発明の「読出専用線」に対応する一具体例である。
【００５２】
図７（図７（Ａ），図７（Ｂ））は、図６に示した記憶セル１の、ＶＩＩ−ＶＩＩ切断線における矢視方向の断面構成を表すものである。図７に示したように、記憶セル１は、整流素子として機能する一対のショットキーダイオード７５ａ，７５ｂ（以下、単にダイオード７５ａ，７５ｂという。）が設けられた基体１１の上に形成された一対のＴＭＲ素子１２０ａ，１２０ｂからなるものである。一対のＴＭＲ素子１２０ａ，１２０ｂは、それぞれダイオード７５ａ，７５ｂに対応する領域に形成されている。ここで、「整流素子」とは、電流を一方向のみに通過させ、逆方向の電流の通過を阻止する素子をいう。
【００５３】
一対のダイオード７５ａ，７５ｂは、ＴＭＲ素子１２０ａ，１２０ｂの側から順に導電層２４ａ，２４ｂとエピタキシャル層２５と基板２６とを有し、これら導電層２４ａ，２４ｂとエピタキシャル層２５との間にそれぞれショットキー障壁を形成している。ダイオード７５ａおよびダイオード７５ｂは、それぞれ環状磁性層４ａおよび環状磁性層４ｂと接続している。基板２６はｎ型シリコンウェハである。一般に、ｎ型シリコンウェハには燐（Ｐ）の不純物拡散が施されており、基板２６としては、燐の高濃度拡散によりｎ＋＋型となっているものを用いる。これに対し、エピタキシャル層２５は、燐が低濃度拡散されてｎ− 型となるようにする。このｎ− 型半導体であるエピタキシャル層２５と金属からなる導電層２４ａ，２４ｂとを接触させることにより、バンドギャップが生じ、ショットキー障壁が形成される。さらに、一対のダイオード７５ａ，７５ｂは、接続層１２Ｔを介して読出ワード線１２と接続されている。
【００５４】
次に、図８を参照して、本実施の形態の磁気メモリデバイスにおける読出動作に係わる回路構成について説明する。
【００５５】
図８は、記憶セル群５４とその読出回路からなる回路系の構成図である。この読出回路系は、記憶セル１が一対のＴＭＲ素子１２０ａ，１２０ｂからなる差動増幅型である。ここでは、各記憶セル１の情報の読み出しを、ＴＭＲ素子１２０ａ，１２０ｂにおける積層体Ｓ２０ａ，Ｓ２０ｂそれぞれに流す読出電流（ビット線５ａ，５ｂから積層体Ｓ２０ａ，Ｓ２０ｂのそれぞれに流入し、共通の読出ワード線１２に流出する電流）の差分値を出力として行うようになっている。
【００５６】
図８において、記憶セル群５４のビット列ごとの記憶セル１と、センスアンプ回路５６Ｂを含む読出回路の一部とが、読出回路の繰り返し単位である単位読出回路８０（…，８０ｎ，８０ｎ＋１，…）を構成しており、ビット列方向に並列に配置されている。単位読出回路８０ｎの各々は、Ｙ方向アドレスデコーダ回路５６Ａにビットデコード線７１（…，７１ｎ，７１ｎ＋１，…）を介して接続され、出力バッファ５２ＢにＹ方向読出用データバス６２を介して接続されている。
【００５７】
記憶セル群５４には、Ｘ方向に延びる読出ワード線１２（…，１２ｍ，１２ｍ＋１，…）と、Ｙ方向に延びる一対のビット線５ａ，５ｂとによりマトリクス状の配線がなされている。各記憶セル１は、一対のビット線５ａ，５ｂに挟まれた領域のうちの読出ワード線１２との交差位置に配設されている。各記憶セル１における積層体Ｓ２０ａ，Ｓ２０ｂのそれぞれの一端が、ビット線５ａ，５ｂに接続され、それぞれの他端がダイオード７５ａ，７５ｂを介して共通の読出ワード線１２に接続される。
【００５８】
各読出ワード線１２の一端は、それぞれ読出ワード線引出電極４３を介して各読出スイッチ８３（…，８３ｍ，８３ｍ＋１，…）と接続され、さらに、共通の定電流回路５８Ｂに接続されている。各読出スイッチ８３は、Ｘ方向アドレスデコーダ回路５８Ａとそれぞれワードデコード線７２（…，７２ｍ，７２ｍ＋１，…）を介して接続されており、Ｘ方向アドレスデコーダ回路５８Ａからの選択信号が入力されると導通するように構成されている。定電流回路５８Ｂは、読出ワード線１２を流れる電流を一定化するように機能するものである。
【００５９】
各ビット線５ａ，５ｂの一端は、ビット線引出電極４２ａ，４２ｂを介してそれぞれセンスアンプ回路５６Ｂに接続されており、他端は最終的にそれぞれ接地されている。センスアンプ回路５６Ｂは、単位読出回路８０につき１つ設けられ、各単位読出回路８０において一対のビット線５ａ，５ｂの間の電位差を取り込み、この電位差を増幅する機能を有するものである。各センスアンプ回路５６Ｂは、それぞれ出力線８２（…，８２ｎ，８２ｎ＋１，…）に接続され、最終的にはＹ方向読出用データバス６２により、出力バッファ５２Ｂに接続されるようになっている。
【００６０】
次に、本実施の形態の磁気メモリデバイスにおける動作について説明する。
【００６１】
まず、図２および図７を参照して、記憶セル１における書込動作について説明する。図７は、ＴＭＲ素子１２０ａ，１２０ｂの断面における書込電流方向と還流磁界方向（磁化方向）との関係を表している。図７において各磁性層に示した矢印は、その磁性層における磁化方向を示す。但し、環状磁性層４ａ，４ｂについては磁界方向も併せて示すものである。ここで、第１磁性層２ａ，２ｂは、＋Ｘ方向に磁化が固定されている。
【００６２】
図７（Ａ）および図７（Ｂ）は、ＴＭＲ素子１２０ａ，１２０ｂを通過する互いに平行なビット線５ａ，５ｂおよび書込ワード線６に、互いに同一な方向に書込電流を流した場合の状態を示している。特に、図７（Ａ）は、図２に示した書込電流方向に対応している。ここでは、ＴＭＲ素子１２０ａは、紙面に垂直な方向に手前から奥へ向かって（＋Ｙ方向へ）書込電流が流れ、環状磁性層４ａの内部を時計回り方向に還流磁界３４ａが発生する場合を示している。この場合は、感磁層としての接続部分１４ａの磁化方向が＋Ｘ方向となる。一方、ＴＭＲ素子１２０ｂは、ビット線５および書込ワード線６を流れる書込電流の方向がＴＭＲ素子１２０ａとは全く逆の方向とした場合に対応する。すなわち、ＴＭＲ素子１２０ｂは、紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れ、環状磁性層４ｂの内部を反時計回り方向に還流磁界３４ｂが発生する場合を示している。この場合は、接続部分１４ｂの磁化方向が−Ｘ方向となる。
【００６３】
上記のように、環状磁性層４ａ，４ｂを貫くビット線５ａ，５ｂおよび書込ワード線６の双方に同一方向の電流が流れることによって所定方向の還流磁界３４ａ，３４ｂが生じ、それに伴ってＴＭＲ素子１２０ａ，１２０ｂにおける接続部分１４ａ，１４ｂの磁化方向が変化し、第１磁性層２ａ，２ｂの磁化方向に対して平行（同方向）となる状態と反平行（反対方向）となる状態とのいずれかを示すようになる。これを利用することにより記憶セル１に「０」または「１」の２値情報を記憶することができる。本発明における「磁化方向が互いに反平行」とは、互いの磁化方向、すなわち、各磁性層内の平均の磁化方向のなす相対角度が、厳密に１８０度である場合のほか、製造上生ずる誤差や完全に単軸化されなかったが故に生ずる程度の誤差等に起因して１８０度から所定角度だけ外れている場合も含む。また、「情報」とは、一般に磁気メモリデバイスへの入出力信号において「０」，「１」あるいは電流値や電圧値による「Ｈｉｇｈ」，「Ｌｏｗ」等で表される２値情報をいう。
【００６４】
例えば、図７（Ａ）に示した状態、すなわち、ＴＭＲ素子１２０ａの接続部分１４ａが＋Ｘ方向に磁化し、他方のＴＭＲ素子１２０ｂの接続部分１４ｂが−Ｘ方向に磁化する状態に「０」を対応させた場合には、図７（Ａ）とは反対の図７（Ｂ）の状態、すなわち、ＴＭＲ素子１２０ａの接続部分１４ａが−Ｘ方向に磁化し、他方のＴＭＲ素子１２０ｂの接続部分１４ｂが＋Ｘ方向に磁化する状態に「１」を対応させて記憶することができる。ここで、＋Ｘ方向が、本発明における「第１の方向」に対応する一具体例であり、−Ｘ方向が、本発明における「第２の方向」に対応する一具体例である。したがって、図７（Ａ）の状態が、本発明における「第１の状態」に対応する一具体例であり、図７（Ｂ）の状態が、本発明における「第２の状態」に対応する一具体例である。
【００６５】
この場合、ＴＭＲ素子１２０ａ，１２０ｂにおいては、第１磁性層２ａ，２ｂと接続部分１４ａ，１４ｂとの磁化方向が平行であれば大きなトンネル電流が流れる低抵抗状態となり、反平行であれば小さなトンネル電流しか流れない高抵抗状態となる。つまり、対をなすＴＭＲ素子１２０ａおよびＴＭＲ素子１２０ｂは、必ず一方が低抵抗であり、他方が高抵抗となって情報を記憶するようになっている。なお、ビット線５ａ，５ｂと書込ワード線６とで互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には各接続部分１４ａ，１４ｂの磁化方向は反転せず、データの書き換えは行われないようになっている。
【００６６】
以上のように、本実施の形態の磁気メモリデバイスにおけるＴＭＲ素子１２０ａ，１２０ｂによれば、ビット線５ａ，５ｂと書込ワード線６との双方に同一方向の電流を流すことにより、ビット線５ａ，５ｂによって生じる電流磁界と書込ワード線６によって生じる電流磁界とが環状磁性層４ａ，４ｂの内部において同一方向となり、合成磁界を形成することができる。このため、環状磁性層を設けない場合や、ビット線と書込ワード線とが直交する場合などと比べて大きな磁束密度が得られるので、より効率的に電流磁界を利用することができ、環状磁性層４ａ，４ｂの接続部分１４ａ，１４ｂの磁化を反転させるために最低限必要な電流をより小さくすることができる。
【００６７】
さらに、ＴＭＲ素子１２０ａにおけるビット線５ａおよび書込ワード線６の書込電流方向と、ＴＭＲ素子１２０ｂにおけるビット線５ｂおよび書込ワード線６の書込電流方向とを逆方向とするようにしたので、接続部分１４ａの磁化方向と接続部分１４ｂの磁化方向とが互いに反平行となる。よって、これを利用することにより、「０」または「１」の２値情報を記憶することができる。
【００６８】
加えて、ＴＭＲ素子１２０ａ，１２０ｂでは、ビット線５ａ，５ｂおよび書込ワード線６によって軸方向に沿って貫かれるように構成された環状磁性層４ａ，４ｂが積層体Ｓ２０ａ，Ｓ２０ｂを取り囲んで配設され、積層体Ｓ２０ａ，Ｓ２０ｂが、その一方の面側において環状磁性層４ａ，４ｂと電気的に接続されていると共に、他方の面側においてビット線５ａ，５ｂと電気的に接続されるようにした。これにより、ビット線５ａ，５ｂを書込用と読出用との兼用線として利用することができる。よって、ＴＭＲ素子１２０ａ，１２０ｂの形成領域を縮小でき、ひいては記憶セル１の形成領域を縮小できるので、記憶情報の大容量化に有利となる。
【００６９】
次に、図１，図８および図９を参照して、磁気メモリデバイスにおける読出動作について説明する。
【００７０】
まず、第１の駆動制御回路部５６におけるアドレスデコーダ回路５６Ａにより、複数のビットデコード線７１のうちの１つが選択され、対応するセンスアンプ回路５６Ｂに制御信号が伝達される。この結果、ビット線５ａ，５ｂに読出電流が流れ、ＴＭＲ素子１２０ａ，１２０ｂにおける積層体Ｓ２０ａ，Ｓ２０ｂの側に正の電位が与えられる。同様に第２の駆動制御回路部５８におけるＸ方向アドレスデコーダ回路５８Ａにより、複数のワードデコード線７２のうちの１つが選択され、対応する箇所の読出スイッチ８３が駆動される。選択された読出スイッチ８３は通電状態となり、対応する読出ワード線１２に読出電流が流れ、ＴＭＲ素子１２０ａ，１２０ｂにおける積層体Ｓ２０ａ，Ｓ２０ｂとは反対側に負の電位が与えられる。したがって、Ｙ方向アドレスデコーダ回路５６ＡおよびＸ方向アドレスデコーダ回路５８Ａによって選択された１つの記憶セル１に対し、読出に必要な読出電流を流すことができる。この読出電流に基づいて、感磁層としての接続部分１４ａ，１４ｂの磁化方向を検出し、記憶された情報を読み出すことができる。
【００７１】
図９（Ａ）および図９（Ｂ）は、記憶セル１の周辺部を回路図で表したものである。積層体Ｓ２０ａ，Ｓ２０ｂのそれぞれの第１磁性層２ａ，２ｂの磁化方向を白矢印で示し、接続部分１４ａ，１４ｂの磁化方向を黒矢印で示している。第１磁性層２ａ，２ｂの磁化方向は、いずれも、例えば左方向に固定されている。図９（Ａ）は、積層体Ｓ２０ａにおいて第１磁性層２ａと接続部分１４ａとが平行な磁化方向となり、一方の積層体Ｓ２０ｂにおいて第１磁性層２ａ，２ｂと接続部分１４ｂとが反平行な磁化方向となっている。この場合、積層体Ｓ２０ａが低抵抗状態となり、積層体Ｓ２０ｂが高抵抗状態となり、例えば、「０」に対応している。一方、図９（Ｂ）の場合には、図９（Ａ）の場合とは反対に積層体Ｓ２０ａが高抵抗状態となり、積層体Ｓ２０ｂが低抵抗状態となっており、例えば、「１」に対応している。このような２値情報は、積層体Ｓ２０ａと積層体Ｓ２０ｂとの抵抗値の大小を利用し、それぞれに流れる電流値の差分を検出することによって読み出すことができる。
【００７２】
ここで、本実施の形態の磁気メモリデバイスの読出動作時の作用について、比較例と対比して説明する。図３７は、本実施の形態の比較例としての記憶セル５０１を含む記憶セル群とその読出回路からなる回路系の構成図である。
【００７３】
図３７に示した比較例は、ビット線５ａ，５ｂからＴＭＲ素子１２０ａ，１２０ｂを通過して読出ワード線１２に至る電流経路上に、ダイオード等の整流素子が設けられていない場合の例である。ここで、読出スイッチ８３ｍ を選択し記憶セル５０１ｍ に記憶された情報を読み出そうとした場合、実線で示した電流経路Ｒを辿る読出電流が流れる。この電流経路Ｒが、正規の電流経路である。ところがこれと同時に、この比較例では、例えば記憶セル５０１ｍ＋１ を通過する経路Ｌを辿るような読出電流の回り込みが生じてしまう。具体的には、例えば、センスアンプ回路５６Ｂからビット線５ａへ流入した読出電流が、本来、読出対象として選択されていない記憶セル５０１ｍ＋１ のＴＭＲ素子１２０ａに流入し、さらに読出ワード線１２ｍ＋１ を介してＴＭＲ素子１２０ｂを通過する。こののち、ビット線５ｂをセンスアンプ回路５６Ｂへ向かって逆流することによって記憶セル５０１ｍ のＴＭＲ素子１２０ｂに向かう読出電流と合流してしまうのである。
【００７４】
これに対し、本実施の形態の磁気メモリデバイスでは、ＴＭＲ素子１２０ａ，１２０ｂに供給された読出電流の各電流経路上に配置するようにした。より具体的には、ＴＭＲ素子１２０ａ，１２０ｂと読出ワード線１２との間にそれぞれダイオード７５ａ，７５ｂを配置するようにした。ここで「電流経路」とは、読出電流が積層体Ｓ２０ａ，Ｓ２０ｂに流入するために辿り、積層体Ｓ２０ａ，Ｓ２０ｂを通過し、流出していく経路全体をいう。具体的には、図８に示したように、センスアンプ回路５６Ｂから始まり、ビット線５ａ，５ｂを経てＴＭＲ素子１２０ａ，１２０ｂの積層体Ｓ２０ａ，Ｓ２０ｂに流入し、さらにダイオード７５ａ，７５ｂを経て合流したのち最終的に定電流回路５８Ｂへ至る電流経路Ｒを指す。記憶セル１の近傍においては、図５に示したように、電流経路Ｒは、ビット線５ａ，５ｂから第１磁性層２ａ，２ｂ、トンネルバリア層３ａ，３ｂ、接続部分１４ａ，１４ｂ（環状磁性層４ａ，４ｂ）、導電層２４ａ，２４ｂ、エピタキシャル層２５、接続層１２Ｔおよび読出ワード線１２を順に辿るようになっている。整流素子としてのダイオード７５ａ，７５ｂは、上記の電流経路Ｒ上で、接地方向（読出ワード線１２側）のみに向かうように電流を流す整流作用を有している。よって、読出対象ではない記憶セルからの不要な電流の回り込みを遮断することができる。すなわち、読出信号に対する雑音を低減することができ、安定した磁気情報の読み出しが可能となる。さらに、例えば一方のビット線５ａからの読出電流が読出対象の磁気記憶セル内における一方の積層体Ｓ２０ａから他方の積層体Ｓ２０ｂへ通過して他方のビット線５ｂにまで達してしまうことを阻止できる。
【００７５】
さらに、本実施の形態の磁気メモリデバイスでは、一対のビット線５ａ，５ｂの各々から積層体Ｓ２０ａ，Ｓ２０ｂの各々に読出電流を供給し、この一対の読出電流値の差分に基づいて磁気記憶セルから情報を読み出すことができる。これにより、読出電流が差動出力されるので、各々のビット線５に生ずる雑音や、各ＴＭＲ素子１２０ａ，１２０ｂごとの出力値に含まれるオフセット成分が相殺されて除去される。
【００７６】
次に、上記のような構成を有する本実施の形態の磁気メモリデバイスの製造方法について説明する。
【００７７】
本実施の形態の磁気メモリデバイスの製造方法は、ダイオード７５ａ，７５ｂが設けられた基体１１の上に、環状磁性層４ａ，４ｂの一部をなす下部磁性層４Ｂａ，４Ｂｂを形成する工程と、この下部磁性層４Ｂａ，４Ｂｂの上に、絶縁膜７Ａを介して書込ワード線６を形成する工程と、この書込ワード線６の上に、絶縁膜７Ｂを介してビット線５ａ，５ｂを、書込ワード線６およびビット線５ａ，５ｂが互いに平行に延在する部分を含むように形成する工程と、ビット線５ａ，５ｂと、絶縁膜７Ｂと、書込ワード線６とを順次エッチングしてパターニングすることにより、書込ワード線６およびビット線５ａ，５ｂが絶縁膜７Ｂａ，７Ｂｂを挟んで互いに平行に延在する部分を含む積層パターン１９ａ，１９ｂを形成する積層パターン形成工程と、積層パターン１９ａ，１９ｂの上に、積層体Ｓ２０ａ，Ｓ２０ｂの一部をなす積層部分２０ａ，２０ｂを形成する工程と、積層部分２０ａ，２０ｂにおけるビット線５ａ，５ｂとは反対側の積層面のみと電気的に接するように、積層部分２０ａ，２０ｂおよび積層パターン１９ａ，１９ｂを取り囲む上部磁性層を設けることにより環状磁性層４ａ，４ｂを形成する工程とを含むものである。以下、具体的に説明する。
【００７８】
図１０〜図２６を参照して、磁気メモリデバイスのうちの、主に、ＴＭＲ素子１２０ａ，１２０ｂの製造方法について、詳細に説明する。なお、図１０〜図２６は、図７に対応した断面図であり、その形成過程を表したものである。
【００７９】
まず、図１０に示したように、ダイオード７５ａ，７５ｂを埋設した基板１１を用意し、ダイオード７５ａ，７５ｂにおける導電層２４ａ，２４ｂの上に下部磁性層４Ｂａ，４Ｂｂを選択的に形成する。具体的には、まず、ｉ線ステッパ等により、下部磁性層４Ｂａ，４Ｂｂを形成する領域以外の領域を覆うように、選択的にレジストパターン（図示せず）を形成する。このレジストパターンを利用して、例えば、硫化鉄（ＦｅＳＯ４ ）および硫酸ニッケル（ＮｉＳＯ４ ）のめっき槽に浸漬し、通電することによりニッケル鉄合金（ＮｉＦｅ；原子比はＮｉ：Ｆｅ＝８０：２０）からなるめっき膜を形成し、レジストパターンをリフトオフすることにより、下部磁性層４Ｂａ，４Ｂｂの形成を完了する。
【００８０】
下部磁性層４Ｂａ，４Ｂｂを形成したのち、図１１に示したように、例えばＴＥＯＳ（正珪酸四エチル；Ｓｉ（ＯＣ２ Ｈ５ ）４ ）を用いて、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）装置により全体を覆うように、例えば、酸化シリコン（ＳｉＯ２ ）からなる絶縁膜７Ａを形成する。この絶縁膜７Ａが、本発明の「第１の絶縁膜」に対応する一具体例である。
【００８１】
続いて、スパッタ等により絶縁膜７Ａの上に、例えばチタン（Ｔｉ）からなるめっき下地膜（図示せず）を形成する。こののち、図１２に示したように、このめっき下地膜上に、下部磁性層４Ｂａ，４Ｂｂの形成領域において下部磁性層４Ｂａ，４Ｂｂの幅よりも狭くなるように選択的に書込ワード線６をそれぞれ形成する。具体的には、絶縁膜７Ａの上のめっき下地膜に所定形状のレジストパターン（図示せず）を形成した後、めっき層に浸漬し、めっき下地膜を電極として利用しためっき処理を行い、例えば銅（Ｃｕ）からなる書込ワード線６を形成する。レジストパターンを除去したのち、絶縁膜７Ａ上に露出した不要なめっき下地膜をイオンミリングにより除去する。
【００８２】
次に、図１３に示したように、ＣＶＤ装置を用いて全体を覆うように、例えばＳｉＯ２ からなる絶縁膜７Ｂを形成したのち、ＣＭＰ装置により絶縁膜７Ｂを研磨し、絶縁膜７Ｂの表面の平坦化をおこなう。ここで絶縁膜７Ｂが、本発明の「第２の絶縁膜」に対応する一具体例である。
【００８３】
続いて、絶縁膜７Ｂの上に、スパッタ等により、例えばチタンからなるめっき下地膜を形成する。こののち、図１４に示したように、このめっき下地膜の書込ワード線６に対応する領域を覆うように選択的にビット線５ａ，５ｂを形成する。具体的には、絶縁膜７Ｂの上に所定形状のレジストパターン（図示せず）を形成した後、めっき層に浸漬し、めっき下地膜を電極として利用しためっき処理を行い、例えば銅からなるビット線５を形成する。レジストパターンを除去したのち、絶縁膜７Ｂ上に露出した不要なめっき下地膜をイオンミリングにより除去する。
【００８４】
次に、図１５に示したように、このビット線５ａ，５ｂをマスクとして、自己整合的に積層パターン１９ａ，１９ｂを形成する。具体的には、反応性ガスとしてＣ４ Ｆ８ を用いたＲＩＥ（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）およびイオンミリングにより、ビット線５ａ，５ｂによって保護されていない領域の絶縁膜７Ｂ、書込ワード線６および絶縁膜７Ａを除去することにより積層パターン１９ａ，１９ｂを形成する。ここで、下部磁性層４Ｂａ，４Ｂｂが露出するまで絶縁膜７Ａを除去することが重要である。
【００８５】
このように、ビット線５ａ，５ｂをマスクとして、自己整合的に積層パターン１９ａ，１９ｂを形成することにより、ビット線５ａ，５ｂと同じ幅を有する書込ワード線６を高精度に形成することができる。さらに、レジストパターンの形成工程およびその除去工程等を省略することができ、製造工程の簡略化を図ることができる。
【００８６】
ビット線５ａ，５ｂおよび書込ワード線６の平行部分１０における積層パターン１９ａ，１９ｂを形成したのち、図１６に示したように、ＣＶＤ装置等を用いて全体を覆うようにＳｉＯ２ などからなる絶縁膜７Ｃを形成する。
【００８７】
次いで、図１７に示したように、イオンミリング等により、積層パターン１９ａ，１９ｂの側面部分に接するように形成された部分を除く絶縁膜７Ｃを完全に除去して絶縁膜７Ｃａ，７Ｃｂを形成したのち、スパッタ等により、例えばＮｉＦｅからなるめっき下地膜を全面に亘って薄く形成する。こののち図１８に示したように、下部磁性層４Ｂａ，４Ｂｂが形成されていない領域に対応するめっき下地膜の上に、フォトリソグラフィ等により、フォトレジスト層３１Ａを形成する。
【００８８】
フォトレジスト層３１Ａを形成したのち、めっき層に浸漬し、めっき下地膜を電極として利用しためっき処理を行い、図１９に示したように、例えばＮｉＦｅからなる中間磁性層４Ｓａ，４Ｓｂを形成する。次いで、フォトレジスト層３１Ａを除去したのち、露出した不要なめっき下地膜をイオンミリングにより除去する。さらに、図２０に示したように、ＣＶＤ装置等により全体を覆うように、例えばＳｉＯ２ からなる絶縁膜１７Ａを形成する。
【００８９】
こののち、図２１に示したように、ＣＭＰ装置を用いて最終的にビット線５ａ，５ｂが露出するまで研磨し、ビット線５ａ，５ｂを含む平坦な面を形成する。さらに、この平坦面の上に、スパッタ等により第１磁性層２ａ，２ｂとアルミニウム（Ａｌ）層とを順に形成したのち、このＡｌ層を酸素プラズマ等により酸化処理することでトンネルバリア層３を得る。さらに、このトンネルバリア層３の上に、スパッタ等を用いて、例えばＮｉＦｅ層を形成したのち、このＮｉＦｅ層上に、ビット線５ａ，５ｂに対応する一部の領域残すようにフォトレジスト層３１Ｂを形成する。このフォトレジスト層３１Ｂをマスクとしてイオンミリング等により選択的にエッチングすることにより、積層部分２０ａ，２０ｂが形成される。
【００９０】
次に、図２２に示したように、ＣＶＤ装置などを用いて、酸化珪素（ＳｉＯ２ ）などからなる絶縁膜７Ｄを全面に亘って形成したのち、フォトレジスト層３１Ｂを除去する。さらに、図２３に示したように、中間磁性層４Ｓａ，４Ｓｂに対応する領域以外の領域を覆うようにフォトレジスト層３１Ｃを選択的に形成したのち、Ｃ４ Ｆ８ を用いた反応性イオンエッチングによって中間磁性層４Ｓａ，４Ｓｂに対応する領域の絶縁膜７Ｄを除去する。ここで、エッチングすることにより積層部分２０ａ，２０ｂと接している絶縁膜７Ｄａ，７Ｄｂと分離された絶縁膜７Ｄを、これ以降、便宜上、絶縁膜１７Ｂと呼ぶこととする。
【００９１】
次いで、フォトレジスト層３１Ｃを除去したのち、図２４に示したように、フォトリソグラフィなどにより、絶縁膜１７Ｂを覆うように選択的にフォトレジスト層３１Ｄを形成する。
【００９２】
フォトレジスト層３１Ｄを形成したのち、逆スパッタにより、積層部分２０ａ，２０ｂを覆っているＮｉＦｅ層を除去したのち、スパッタ等により、図２５に示したように、例えばＮｉＦｅからなる上側磁性層４Ｕを形成する。これにより、下部磁性層４Ｂａ，４Ｂｂと中間磁性層４Ｓａ，４Ｓｂと上側磁性層４Ｕａ，４Ｕｂとからなる環状磁性層４ａ，４ｂの形成が完了する。ここで、中間磁性層４Ｓａ，４Ｓｂおよび上側磁性層４Ｕａ，４Ｕｂが本発明の「上部磁性層」に対応する一具体例である。
【００９３】
環状磁性層４ａ，４ｂの形成が完了したのち、フォトレジスト層３１Ｄを除去し、絶縁膜１７Ｂ上に露出した不要なめっき下地膜をイオンミリング等により除去する。最後に、図２６に示したように、ＣＶＤ装置等により全体を覆うように、例えばＳｉＯ２ からなる絶縁膜１７Ｃを形成する。これにより、一応、ＴＭＲ素子１２０ａ，１２０ｂの形成が完了する。
【００９４】
こののち、書込ワード線６の各両端末に書込ワード線引出電極４１を形成し、ビット線５ａ，５ｂの各両端末にビット線引出電極４２を形成し、さらに読出ワード線１２の各両端末に読出ワード線引出電極４３を形成する。
【００９５】
以上により、一対のＴＭＲ素子１２０ａ，１２０ｂからなる記憶セル１を含む記憶セル群５４の形成が一応完了する。
【００９６】
こののち、さらに、スパッタ装置やＣＶＤ装置等によりＳｉＯ２ または酸化アルミニウム（Ａｌ２ Ｏ３ ）等の保護膜を形成する工程と、その保護膜を研磨して各引出電極４１〜４３を露出させる工程とを経ることにより、磁気メモリデバイスの製造が完了する。
【００９７】
このように、本実施の形態の製造方法によれば、積層部分２０ａ，２０ｂおよび積層パターン１９ａ，１９ｂを取り囲むように環状磁性層４ａ，４ｂを形成するようにしたので、ビット線５ａ，５ｂを書込電流および読出電流の双方を流すことが可能な書込読出兼用線とすることができる。これにより、書込用のビット線と読出用のビット線とを別々に設ける場合よりもコンパクトな構成とすることができ、高密度化に有利となる。
【００９８】
加えて、本実施の形態の製造方法によれば、ビット線５ａ，５ｂをマスクとして、自己整合的に積層パターン１９ａ，１９ｂを形成するようにしたので、アライメント精度の高い加工ができると共に、レジストパターンの形成工程およびその除去工程等を省略することができ、製造工程全体として簡略化を図ることができる。
【００９９】
［第２の実施の形態］
次に、図２７および図２８を参照して、本発明の第２の実施の形態の磁気メモリデバイスについて説明する。
【０１００】
図２７は、本実施の形態の磁気メモリデバイスにおけるＴＭＲ素子１２１ａの断面構成を表すものであり、上記第１の実施の形態における図５のＴＭＲ素子１２０ａに対応している。図２７では、図５に示した構成要素と実質的に同一の部分には同一の符号を付している。なお、ＴＭＲ素子１２１ｂは、ＴＭＲ素子１２１ａと同様の断面構成を有するものであるので、ここでは説明を省略する。
【０１０１】
以下の説明では、本実施の形態の磁気メモリデバイスの構成について、主に、上記第１の実施の形態と異なる点について説明し、他の説明は適宜省略する。
【０１０２】
上記第１の実施の形態のＴＭＲ素子１２０ａは、環状磁性層４ａのうちの一部分を構成する接続部分１４ａが、感磁層として機能するようにしたものである。これに対し、本実施の形態のＴＭＲ素子１２１ａは、互いに磁気的に交換結合するように構成された接続部分１４ａおよび第２磁性層８ａからなる感磁層を含み、接続部分１４ａが、環状磁性層４ａのうちの一部分を構成するようにしたものである。
【０１０３】
具体的には、図２７に示したように、ＴＭＲ素子１２１ａは積層部分２１ａおよび接続部分１４ａからなる積層体Ｓ２１ａを有しており、積層部分２１ａが接続部分１４ａの側から順に第２磁性層８ａと、トンネルバリア層３ａと、第１磁性層２ａとを有している。第２磁性層８ａは、外部磁界によって磁化方向が変化するようになっており、上述したように、接続部分１４ａとともに感磁層として機能する。第２磁性層８ａは、例えば、単体のコバルト（Ｃｏ）、コバルト鉄合金（ＣｏＦｅ）、コバルト白金合金（ＣｏＰｔ）あるいはニッケル鉄コバルト合金（ＮｉＦｅＣｏ）からなる。ここで、接続部分１４ａが本発明における「第１の感磁部分」に対応する一具体例であり、第２磁性層８ａが本発明における「第２の感磁部分」に対応する一具体例である。
【０１０４】
ＴＭＲ素子１２１ａは、感磁層を、第１の感磁部分である接続部分１４ａと、第２の感磁部分である第２磁性層８ａとの２つの部分により構成するようにしたので、第２磁性層８ａの磁化方向を安定化することができる。特に、第２磁性層８ａが、接続部分１４ａよりも大きな保磁力を有することが望ましい。これにより、第２磁性層８ａの磁化方向がより安定化するからである。したがって、この場合、接続部分１４ａの保磁力を、第１の実施の形態よりも小さく、例えば、（５０／４π）×１０３ Ａ／ｍ未満とすることもできる。
【０１０５】
また、保磁力差型構造を有する積層体Ｓ２１ａは、第１磁性層２ａの保磁力のほうが、第２磁性層８ａの保磁力よりも大きくなるように構成されていることが望ましい。その場合、第１磁性層２ａの保磁力は、（５０／４π）×１０３ Ａ／ｍよりも大きいことが望ましく、特に（１００／４π）×１０３ Ａ／ｍ以上であることが望ましい。こうすることにより、第１磁性層２ａにおける磁化方向が外部憂乱磁界等の不要な磁界の影響を受けるのを防止することができる。
【０１０６】
第１の実施の形態と同様に、接続部分１４ａの保磁力は、（１００／４π）×１０３ Ａ／ｍ以下の範囲内において第１磁性層２ａの保磁力よりも小さくなるように構成されていることが望ましい。（１００／４π）×１０３ Ａ／ｍを超えるような保磁力では、書込電流の増大に起因する発熱により、ＴＭＲ素子１２１ａ自体の劣化が生じてしまう可能性があるからである。さらに、接続部分１４ａの保磁力が、第１磁性層２ａの保磁力と同等以上となると、書込電流が増大して磁化固定層としての第１磁性層２ａの磁化方向を変化させてしまい、記憶素子としてのＴＭＲ素子１２１ａにおける機能の劣化を招くからである。
【０１０７】
次に、図２８（Ａ），（Ｂ）を参照して、記憶セル１を構成するＴＭＲ素子１２１ａ，１２１ｂにおける書込動作について具体的に説明する。図２８（Ａ），（Ｂ）は、ＴＭＲ素子１２１ａ，１２１ｂの断面構成における書込電流方向と還流磁界方向（磁化方向）との関係を表すものであり、上記第１の実施の形態における図７（Ａ），（Ｂ）に対応するものである。ＴＭＲ素子１２１ａ，１２１ｂでは、接続部分１４ａ，１４ｂおよび第２磁性層８ａ，８ｂが情報を記憶する記憶層として機能する。すなわち、ビット線５ａ，５ｂと書込ワード線６とを流れる書込電流によって生ずる還流磁界３４によって接続部分１４ａ，１４ｂおよび第２磁性層８ａ，８ｂの磁化方向が反転され、情報の記憶がなされる。
【０１０８】
図２８（Ａ），（Ｂ）は、ＴＭＲ素子１２１ａ，１２１ｂを通過する互いに平行なビット線５ａ，５ｂおよび書込ワード線６に、互いに同一な方向に書込電流が流れる場合を示す。ここでは、第１磁性層２ａ，２ｂの磁化方向は、いずれも＋Ｘ方向に固定されている。図２８（Ａ）は、ＴＭＲ素子１２１ａにおいて紙面に垂直な方向に手前から奥へ向かって（＋Ｙ方向へ）書込電流が流れ、環状磁性層４ａの内部を時計回り方向に還流磁界３４ａが発生すると共に、ＴＭＲ素子１２１ｂにおいて紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れ、環状磁性層４ｂの内部を反時計回り方向に還流磁界３４ｂが発生する場合を示している。この場合は、接続部分１４ａおよび第２磁性層８ａの磁化方向が＋Ｘ方向となり、接続部分１４ｂおよび第２磁性層８ｂの磁化方向が−Ｘ方向となる。一方、図２８（Ｂ）は、ビット線５ａ，５ｂおよび書込ワード線６を流れる電流方向が図２８（Ａ）に示した状態とは全く逆の電流方向とした場合に対応する。すなわち、図２８（Ｂ）は、ＴＭＲ素子１２１ａにおいて紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れ、環状磁性層４ａの内部を反時計回り方向に還流磁界３４ａが発生すると共に、ＴＭＲ素子１２１ｂにおいて紙面に垂直な方向に手前から奥へ向かって（＋Ｙ方向へ）書込電流が流れ、環状磁性層４ｂの内部を時計回り方向に還流磁界３４ｂが発生する場合を示している。この場合は、接続部分１４ａおよび第２磁性層８ａの磁化方向が−Ｘ方向となり、接続部分１４ｂおよび第２磁性層８ｂの磁化方向が＋Ｘ方向となる。
【０１０９】
図２８（Ａ），（Ｂ）から明らかなように、環状磁性層４ａ，４ｂを貫くビット線５ａ，５ｂおよび書込ワード線６の双方に同一方向の書込電流が流れると、接続部分１４ａ，１４ｂおよび第２磁性層８ａ，８ｂの磁化方向が反転し、２値情報を記録する。例えば、図２８（Ａ）の状態を「０」とした場合、図２８（Ｂ）の状態を「１」とすることにより識別する。
【０１１０】
本実施の形態における磁気メモリデバイスを製造する際には、上記第１の実施の形態において説明した工程を経ることにより図２１に示したように、ビット線５ａ，５ｂを含む平坦な面を形成したのち、ビット線５ａ，５ｂの上に以下の要領で積層部分２１ａ，２１ｂの形成を行う。まず、第１の実施の形態と同様に、ｉ線ステッパ等により、積層部分２１ａ，２１ｂ（第１磁性層２ａ，２ｂ）を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。こののち、スパッタ等により、例えばＣｏＦｅ層からなる第１磁性層２ａ，２ｂを形成する。続いて、第１磁性層２ａ，２ｂの上にアルミニウム層を形成し、これを酸化処理することによりトンネルバリア層３ａ，３ｂを得る。さらに、このトンネルバリア層３ａ，３ｂの上に、例えばＣｏＦｅを用いてスパッタ等により第２磁性層８ａ，８ｂを形成することにより、積層部分２１ａ，２１ｂの形成を完了する。こののち、第１の実施の形態と同様の工程を経ることにより、積層体Ｓ２１ａ，Ｓ２１ｂを含むＴＭＲ素子１２１ａ，１２１ｂを備えた磁気メモリデバイスが完成する。
【０１１１】
以上のように、本実施の形態の磁気メモリデバイスにおけるＴＭＲ素子１２１ａ，１２１ｂによれば、上記第１の実施の形態における構成に加え、トンネルバリア層３ａ，３ｂと接続部分１４ａ，１４ｂとの間に第２磁性層８ａ，８ｂを設けるようにした。このため、接続部分１４ａ，１４ｂと第２磁性層８ａ，８ｂとが交換結合を形成し、感磁層としての第２磁性層８ａ，８ｂにおける磁化方向がより安定するので、記憶素子としての安定性がより向上する。さらに、接続部分１４ａ，１４ｂの保磁力をより小さく抑えることができるので、書込動作時における電流値を小さくすることによって発熱量を低減でき、磁気メモリデバイスとしての機能を十分に発揮することができる。
【０１１２】
［第３の実施の形態］
次に、図２９を参照して、本発明の第３の実施の形態の磁気メモリデバイスについて説明する。
【０１１３】
図２９は、本実施の形態の磁気メモリデバイスにおけるＴＭＲ素子１２２ａの断面構成を表すものであり、図５および図２７に対応している。図２９では、図５および図２７に示した構成要素と実質的に同一の部分には同一の符号を付している。
【０１１４】
なお、以下の説明では、本実施の形態の磁気メモリデバイスの構成およびその製造方法について、主に、上記第２の実施の形態と異なる点について説明し、他の説明は適宜省略する。また、ＴＭＲ素子１２２ｂは、ＴＭＲ素子１２２ａと同様の構成を有しているので、ここでは説明を省略する。
【０１１５】
上記第２の実施の形態の磁気メモリデバイスにおけるＴＭＲ素子１２１ａは、感磁層が環状磁性層４のうちの一部分を構成する接続部分１４ａ，１４ｂと、第２磁性層８ａ，８ｂとからなり、接続部分１４ａ，１４ｂと第２磁性層８ａ，８ｂとがそれぞれ互いに磁気的に交換結合するように構成したものである。
【０１１６】
これに対し、本実施の形態の磁気メモリデバイスにおけるＴＭＲ素子１２２ａは、図２９に示したように、ＴＭＲ素子１２１ａの構成に加えて、さらに接続部分１４ａと第２磁性層８ａとの間に、これら接続部分１４ａと第２磁性層８ａとをそれぞれ反強磁性結合させるための非磁性導電層９ａを設けるようにしたものである。ＴＭＲ素子１２２ａは、積層部分２２ａと接続部分１４ａとからなる積層体Ｓ２２ａを備えている。積層部分２２ａは、接続部分１４ａの側から順に非磁性導電層９ａと、第２磁性層８ａと、トンネルバリア層３ａと、第１磁性層２ａとを有している。この非磁性導電層９ａは、例えば、ルテニウム（Ｒｕ）や銅（Ｃｕ）などにより構成される。ここで、非磁性導電層９ａが、本発明の「非磁性導電層」に対応する一具体例である。
【０１１７】
本実施の形態の磁気メモリデバイスにおけるＴＭＲ素子１２２ａでは、接続部分１４ａと第２磁性層８ａとがそれぞれ反強磁性結合することにより、接続部分１４ａの保磁力が（５０／４π）×１０３ Ａ／ｍ未満であっても、接続部分１４ａにおける磁化方向が外部憂乱磁界等の不要な磁界により乱されるといった問題が生じなくなり、例えば、鉄（Ｆｅ）、ＮｉＦｅ、ＣｏＦｅ、ＮｉＦｅＣｏおよびコバルト（Ｃｏ）等により環状磁性層４ａ，４ｂを構成することができる。
【０１１８】
第２磁性層８ａは、記録を保持する部分となり、反強磁性結合による異方性磁界により安定化される。第２磁性層８ａの保磁力は、（１００／４π）×１０３ Ａ／ｍ以下の範囲であり、第１磁性層２ａの保磁力よりも小さくなるように構成されていることが望ましい。
【０１１９】
続いて、図３０（Ａ），（Ｂ）を参照して、記憶セル１を構成するＴＭＲ素子１２２ａ，１２２ｂにおける書込動作について具体的に説明する。図３０（Ａ），（Ｂ）は、ＴＭＲ素子１２２ａ，１２２ｂの断面構成における書込電流方向と還流磁界方向（磁化方向）との関係を表すものであり、上記第１の実施の形態における図７（Ａ），（Ｂ）に対応するものである。ＴＭＲ素子１２２ａ，１２２ｂでは、接続部分１４ａ，１４ｂおよび第２磁性層８ａ，８ｂが情報を記憶する記憶層として機能する。
【０１２０】
図３０（Ａ），（Ｂ）は、ＴＭＲ素子１２２ａ，１２２ｂａ，１２２ｂを通過する互いに平行なビット線５ａ，５ｂおよび書込ワード線６に、互いに同一な方向に書込電流が流れる場合を示す。ここでは、第１磁性層２ａ，２ｂの磁化方向は、いずれも＋Ｘ方向に固定されている。図３０（Ａ）は、ＴＭＲ素子１２２ａにおいて紙面に垂直な方向に手前から奥へ向かって（＋Ｙ方向へ）書込電流が流れ、ビット線５ａを取り囲む部分の環状磁性層４ａの内部を時計回り方向に還流磁界３４ａが発生すると共に、ＴＭＲ素子１２２ｂにおいて紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れ、ビット線５ｂを取り囲む部分の環状磁性層４の内部を反時計回り方向に還流磁界３４が発生する場合を示している。この場合は、第２磁性層８ａの磁化方向が−Ｘ方向となり、第２磁性層８ｂの磁化方向が＋Ｘ方向となる。一方、図３０（Ｂ）は、ビット線５ａ，５ｂおよび書込ワード線６を流れる電流方向が図３０（Ａ）に示した状態とは全く逆の電流方向とした場合に対応する。すなわち、図３０（Ｂ）は、ＴＭＲ素子１２２ａにおいて紙面に垂直な方向に奥から手前へ向かって（−Ｙ方向へ）書込電流が流れ、ビット線５ａを取り囲む部分の環状磁性層４ａの内部を反時計回り方向に還流磁界３４ａが発生すると共に、ＴＭＲ素子１２２ｂにおいて紙面に垂直な方向に手前から奥へ向かって（＋Ｙ方向へ）書込電流が流れ、ビット線５ｂを取り囲む部分の環状磁性層４ｂの内部を時計回り方向に還流磁界３４ｂが発生する場合を示している。この場合は、第２磁性層８ａの磁化方向が＋Ｘ方向となり、第２磁性層８ｂの磁化方向が−Ｘ方向となる。
【０１２１】
このようにビット線５ａ，５ｂおよび書込ワード線６に、同一方向に電流が流れると、第２磁性層８ａ，８ｂの磁化方向は反転し、０または１を記録する。例えば、図３０（Ａ）の状態を０とした場合、図３０（Ｂ）の状態を１として識別する。ここで、互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には第２磁性層８ａ，８ｂの磁化方向は反転せず、データの書き換えは行われないようになっている。
【０１２２】
本実施の形態における磁気メモリデバイスを製造する際には、上記第１の実施の形態において説明した工程を経ることにより図２１に示したように、ビット線５ａ，５ｂを含む平坦な面を形成したのち、ビット線５ａ，５ｂの上に以下の要領で積層部分２２ａ，２２ｂの形成を行う。まず、第１および第２の実施の形態と同様に、ｉ線ステッパ等により、積層部分２２ａ，２２ｂ（第１磁性層２ａ，２ｂ）を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。こののち、スパッタ等により、例えばＣｏＦｅ層からなる第１磁性層２ａ，２ｂを形成する。続いて、第１磁性層２ａ，２ｂの上にアルミニウム層を形成し、これを酸化処理することによりトンネルバリア層３ａ，３ｂを得る。さらに、このトンネルバリア層３ａ，３ｂの上に、スパッタ等により、例えばＣｏＦｅからなる第２磁性層８ａ，８ｂとルテニウム（Ｒｕ）等の非磁性金属材料からなる非磁性導電層９ａ，９ｂとを順に形成することにより、積層部分２２ａ，２２ｂの形成を完了する。こののち、第１および第２の実施の形態と同様の工程を経ることにより、ＴＭＲ素子１２２ａ，１２２ｂを備えた磁気メモリデバイスが完成する。
【０１２３】
以上のように、本実施の形態における磁気メモリデバイスでは、上記第２実施の形態の構成に加え、さらに、環状磁性層４ａ，４ｂの接続部分１４ａ，１４ｂと第２磁性層８ａ，８ｂとの間に非磁性導電層９ａ，９ｂを設けるようにした。こうすることにより、接続部分１４ａ，１４ｂと第２磁性層８ａ，８ｂとが強力な反強磁性結合を形成することができるので、外部憂乱磁界等による不要な磁界により感磁層としての接続部分１４ａ，１４ｂおよび第２磁性層８ａ，８ｂの磁化方向が乱されることなくより安定する。これに加え、上記構成により接続部分１４ａ，１４ｂの保磁力をより小さく抑えることができる。したがって、書込動作時において電流値を小さくすることによって発熱量を低減することが可能なうえ、接続部分１４ａ，１４ｂに含まれる金属元素等が第２磁性層８ａ，８ｂへ拡散して移動するのを、非磁性導電層９ａ，９ｂを設けることにより遮蔽することができるので、熱的安定性が向上する。これらの結果、より安定した書込が可能となる。
【０１２４】
【実施例】
さらに、本実施の形態における具体的な実施例について説明する。
【０１２５】
本実施例では、上記第１の実施の形態において説明した製造方法に基づき、図５に示した断面構造を有する記憶セル１をマトリクス状に複数個、設けた磁気メモリデバイスを作製した。これを、試料１とする。
【０１２６】
上記の試料１の磁気メモリデバイスにおけるＴＭＲ素子１２０ａについて、ＭＲ変化率（ＭＲ比）、スイッチング電流および隣接セル反転電流の測定を行った。この結果を実施例として表１に示す。ここで数値の比較を行うため、図４０に示したような、連続した環状磁性層を有しない構造の記憶セル１０１を備えた磁気メモリデバイスについても同様の測定を行い、比較例１として表１に併記する。さらに、図４１に示したような、環状磁性層４ａの外側の領域、すなわち、環状磁性層４ａに取り囲まれていない領域に積層体Ｓ２０ａを有する記憶セル２０１を備えた磁気メモリデバイスについても同様の測定を行い、比較例２として表１に併記する。比較例１は、読出動作時の電流経路となりビット線５ａと導電層２４ａとを電気的に連結する接続層１１３ａを備えている。比較例２は、書込専用の書込ビット線１１５ａと読出専用の読出ビット線１３とを備えるように構成されている。なお、スイッチング電流および隣接セル反転電流については、いずれもビット線５ａ（書込ビット線１１５ａ）および書込ワード線６に、同一の大きさの書込電流を同時に流すようにして電流値を測定した。測定時の印加磁場は（５００／４π）×１０３ Ａ／ｍとした。
【０１２７】
【表１】

Figure 2004356153
【０１２８】
表１に示したように、本実施例と比較例１，２とでは、ＭＲ変化率においては大差が見られなかったものの、スイッチング電流および隣接セル反転電流については、明らかな性能の向上が認められる。
【０１２９】
スイッチング電流とは、書込対象の記憶セルにおける磁化方向の反転をおこなうために必要な最小限の電流値である。このスイッチング電流については、本実施例が、比較例１の６．８ｍＡに対して５分の１未満の１．２ｍＡという小さな値を示した。これは、書込ワード線６およびビット線５によって貫かれるように環状磁性層４ａ，４ｂを設けたことにより、感磁層としての接続部分１４ａ，１４ｂの磁化反転を効率的に行うことができたので、小さな電流であっても書き込み操作が可能となったことを示す。比較例２と比較した場合にも、本実施例のほうが比較的小さなスイッチング電流となっていることから、環状磁性層４ａ，４ｂによって積層体Ｓ２０ａ，Ｓ２０ｂを取り囲むようにしたことによって、より効率的に接続部分１４ａ，１４ｂの磁化反転を行うことができ、より小さな電流であっても書き込み操作が可能となったことを示す。
【０１３０】
隣接セル反転電流とは、書込対象の記憶セルと隣接した記憶セルに印加された電流によって、本来、書込がなされるべきでない記憶セルの磁化方向が反転してしまう電流値を表す。表１に示したように、本実施例では、従来例よりも大きな書込電流を印加しても、隣接する記憶セルにおける磁化方向は反転しないことがわかった。これは、閉じた磁路を形成し、隣接する記憶セルに悪影響を及ぼす磁界の発生を抑制することができたことを示す。特に、比較例２と比べた場合にも本実施例のほうが比較的大きな隣接セル反転電流を示したことから、環状磁性層４ａ，４ｂによって積層体Ｓ２０ａ，Ｓ２０ｂを取り囲むようにしたことによって、隣接する記憶セルに悪影響を及ぼす磁界の発生をより確実に抑制することができたことを示す。
【０１３１】
以上説明したように、本実施例によれば、ＴＭＲ素子１２０ａ，１２０ｂが、積層面に沿った方向を軸方向とするように積層体Ｓ２０ａ，Ｓ２０ｂを取り囲むと共にビット線５および書込ワード線６によって軸方向に沿って貫かれるように構成された環状磁性層４ａ，４ｂ、を含むようにしたので、ビット線５と書込ワード線６の双方に電流を流すことによって閉じた磁路を形成することができ、ＴＭＲ素子１２０ａ，１２０ｂの接続部分１４ａ，１４ｂの磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁気的な影響を低減することができることがわかった。
【０１３２】
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明は、これらの実施の形態および変形例に限定されず、種々変形可能である。例えば、本実施の形態および各変形例では、逆流防止用の整流素子としてショットキーダイオードを用いるようにしたが、同じく整流作用を有する素子であるバイポーラトランジスタに置き換えることができる。
【０１３３】
図３１は、ＴＭＲ素子１２０ａ，１２０ｂと読出ワード線１２ａ，１２ｂとの間にバイポーラトランジスタ７６ａ，７６ｂを設けた場合の回路の要部構成を表している。図３２に、バイポーラトランジスタ７６ａ，７６ｂの断面構造を示す。バイポーラトランジスタ７６ａ，７６ｂのベースＢは、ワードデコード線７２に接続されている。各コレクタＣが接続層２８を介してそれぞれ環状磁性層４ａ，４ｂに接続されており、各エミッタＥが接続層２７を介していずれも読出ワード線１２に接続されている。
【０１３４】
図３３は、このバイポーラトランジスタ７６ａ，７６ｂを設けた場合における読出回路の全体を示したものである。この場合、Ｙ方向アドレスデコーダ回路５６Ａからの制御信号が例えば単位読出回路８０ｎのセンスアンプ回路５６Ｂに伝達されると、センスアンプ回路５６Ｂがビット線５ａ，５ｂを通るように読出電流を発する。Ｙ方向アドレスデコーダ回路５６Ａからの制御信号は同時に読出スイッチ８３ｎにも伝達され、この読出スイッチ８３ｎが導通状態となる。一方、Ｘ方向アドレスデコーダ回路５８Ａが記憶セル１ｍを選択し、ワードデコード線７２ｍを通るように制御信号を発する。バイポーラトランジスタ７６ａ，７６ｂのそれぞれのベースＢにＸ方向アドレスデコーダ回路５８Ａからの制御信号が伝達されると、コレクタＣとエミッタＥとの間がそれぞれ導通状態となる。この結果、読出電流が、記憶セル１ｍのＴＭＲ素子１２０ａ，１２０ｂを通過し、読出スイッチ８３ｎを経由して最終的に定電流回路５８Ｂへ流入する。ダイオード７５ａ，７５ｂと同様にバイポーラトランジスタ７６ａ，７６ｂも、一方向に電流を通過するように機能するので、図３７に示したような読出電流の回り込みを回避することが可能である。
【０１３５】
また、逆流防止用の整流素子として、図３４に示したように、ＭＯＳトランジスタ７７ａ，７７ｂを用いることができる。この場合、各ソースＳがそれぞれＴＭＲ素子１２０ａ，１２０ｂに接続し、各ドレインＤがいずれも読出ワード線１２に接続しており、ワードデコード線７２に接続されたゲートＧが閉じることにより導通状態とすることができる。図３５は、ＭＯＳトランジスタ７７ａ，７７ｂを設けた場合における読出回路の全体を示したものである。ゲートＧを閉じることによって導通状態とする点を除き、図３５に示した読出回路における読出動作は上記バイポーラトランジスタ７６ａ，７６ｂを用いた回路（図３３）と同様である。
【０１３６】
また、本実施の形態では、ビット線と書込ワード線とが互いに平行部分をなす場合について説明したが、これに限定されず、互いに例えば９０°をなすような場合であってもよい。ただし、平行部分を取り囲むように環状磁性層を形成する場合のほうが、感磁層の磁化反転がより効率的に行われるのでより好ましい。
【０１３７】
また、本実施の形態では、各記憶セルの情報の読み出しを、一対のＴＭＲ素子それぞれに流す読出電流の差分値を出力として行うようにしたが、これに限定されない。例えば、ある１つのＴＭＲ素子を通過する読出電流の値をそのまま出力させ、高抵抗状態にあるか低抵抗状態にあるかの検出をおこなうようにしてもよい。
【０１３８】
また、本実施の形態では、図７に示したように、各ＴＭＲ素子における積層体が上側（整流素子とは反対側）に配置されるようにしたが、これに限定されない。例えば、図３６に示したように、各ＴＭＲ素子において、積層体を下側（整流素子に近い側）に配置するようにしてもよい。
【０１３９】
【発明の効果】
以上説明したように、本発明の磁気抵抗効果素子または磁気メモリデバイスによれば、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、積層面に沿った方向を軸方向とするように積層体を取り囲むと共に、複数の導線によって前記軸方向に沿って貫かれるように構成された環状磁性層とを備えるようにしたので、複数の導線（書込読出兼用線および書込専用線）に同一方向の電流を流すことにより、環状磁性層の内部に閉磁路を形成することができる。このため、環状磁性層を設けない場合や、環状磁性層によって取り囲まれた領域以外の領域に積層体を設けた場合などと比べて、より効率的に電流磁界を利用することができ、感磁層の磁化反転に必要な電流をより小さくすることができる。特に、複数の磁気抵抗効果素子を含む本発明の磁気メモリデバイスにおいては、環状磁性層によって取り囲まれた領域以外の領域に積層体を設けた場合と比べ、書込対象とする磁気抵抗効果素子に隣接した磁気抵抗効果素子に対して与える磁気的な影響を低減することができる。
【０１４０】
さらに、積層体が、その一方の面側において環状磁性層と電気的に接続すると共に、他方の面側において複数の導線のうちの（少なくとも）１つ（書込読出兼用線）と電気的に接続するようにした場合には、積層体に電流を供給することができる。特に、複数の磁気抵抗効果素子を含む本発明の磁気メモリデバイスにおいては、書込電流と読出電流との双方を書込読出兼用線に流すことができるので、よりコンパクトな構成とすることができ、高密度化が可能となる。
【０１４１】
また、特に、複数の書込線（第１および第２の書込線）が、環状磁性層を貫く領域において互いに平行に延びるようにした場合には、複数の導線（書込読出兼用線および書込専用線）に電流を流すことによって感磁層に生じる合成磁界を、これらの線が互いに交差する場合よりも大きくすることができ、感磁層における磁化反転をより効率的に行うことができる。その結果、磁化反転に必要とされる書込電流をより小さくすることができる。さらに、感磁層における複数の磁区の磁化方向を全体に亘って良好に揃えることができるので、より高い信頼性が得られる。
【０１４２】
また、本発明の磁気メモリデバイスによれば、特に、１つの磁気記憶セルが一対の磁気抵抗効果素子を含んで構成され、一対の磁気抵抗効果素子に供給された読出電流の各電流経路上にそれぞれ設けられた一対の整流素子と、一対の磁気抵抗効果素子を流れた読出電流を接地へと導く読出兼用線とを備えるようにした場合には、読出電流の回り込みによる変動、すなわち読出信号に対する雑音を低減することができ、安定した磁気情報の読み出しが可能となる。
【０１４３】
本発明の磁気メモリデバイスの製造方法によれば、基体の上に、環状磁性層の一部をなす下部磁性層を形成する工程と、下部磁性層の上に、第１の絶縁膜を介して書込専用線を形成する工程と、書込専用線の上に、第２の絶縁膜を介して書込読出兼用線を、書込専用線および書込読出兼用線が互いに平行に延在する部分を含むように形成する工程と、書込読出兼用線と、第２の絶縁膜と、書込専用線とを順次エッチングしてパターニングすることにより、書込専用線および書込読出兼用線が第２の絶縁膜を挟んで互いに平行に延在する部分を含む積層パターンを形成する積層パターン形成工程と、積層パターンの上に、積層体の一部をなす積層部分を形成する工程と、積層部分における書込読出兼用線とは反対側の積層面のみと電気的に接するように、積層部分および積層パターンを取り囲む上部磁性層を設けることにより環状磁性層を形成する工程とを含むようにしたので、積層部分における書込読出兼用線とは反対側の積層面のみと電気的に接するように、積層部分および積層パターンを取り囲むように設けられた環状磁性層が得られる。このため、書込読出兼用線に書込電流を流すことによって各感磁層の効率的な磁化反転に寄与する閉磁路を形成でき、感磁層の磁化反転に必要な書込電流をより小さくすることができるうえ、書込読出兼用線を介して各積層体に読出電流を供給することもできる。これにより、よりコンパクトな構成とすることができ、高密度化に有利となる。
【０１４４】
特に、積層パターン形成工程において、書込読出兼用線をマスクとして第２の絶縁膜および書込専用線を選択的にエッチングすることにより、積層パターンを自己整合的に形成するようにした場合には、アライメント精度の高い加工が可能となり、さらに、製造工程全体として簡略化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
【図２】図１に示した磁気メモリデバイスの書込線の構成を示す平面図である。
【図３】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す部分平面図である。
【図４】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す要部斜視図である。
【図５】図３に示した記憶セルのＶ−Ｖ線に沿った切断面の構成を示す断面図である。
【図６】図１に示した磁気メモリデバイスの記憶セル群の要部構成を示す他の部分平面図である。
【図７】図６に示した記憶セルのＶＩＩ−ＶＩＩ線に沿った切断面の構成を示す断面図である。
【図８】図１に示した磁気メモリデバイスの回路構成を示す回路図である。
【図９】図８に示した回路構成における部分拡大図である。
【図１０】図１に示した磁気メモリデバイスの製造方法における一工程を表す拡大断面図である。
【図１１】図１０に続く一工程を表す拡大断面図である。
【図１２】図１１に続く一工程を表す拡大断面図である。
【図１３】図１２に続く一工程を表す拡大断面図である。
【図１４】図１３に続く一工程を表す拡大断面図である。
【図１５】図１４に続く一工程を表す拡大断面図である。
【図１６】図１５に続く一工程を表す拡大断面図である。
【図１７】図１６に続く一工程を表す拡大断面図である。
【図１８】図１７に続く一工程を表す拡大断面図である。
【図１９】図１８に続く一工程を表す拡大断面図である。
【図２０】図１９に続く一工程を表す拡大断面図である。
【図２１】図２０に続く一工程を表す拡大断面図である。
【図２２】図２１に続く一工程を表す拡大断面図である。
【図２３】図２２に続く一工程を表す拡大断面図である。
【図２４】図２３に続く一工程を表す拡大断面図である。
【図２５】図２４に続く一工程を表す拡大断面図である。
【図２６】図２５に続く一工程を表す拡大断面図である。
【図２７】本発明の第２の実施の形態に係る磁気メモリデバイスにおける磁気抵抗効果素子の断面構成を示す断面図である。
【図２８】図２７に示した磁気抵抗効果素子の断面構成における書込電流方向と還流磁界方向（磁化方向）との関係を表す説明図である。
【図２９】本発明の第３の実施の形態に係る磁気メモリデバイスにおける磁気抵抗効果素子の断面構成を示す断面図である。
【図３０】図２９に示した磁気抵抗効果素子の断面構成における書込電流方向と還流磁界方向（磁化方向）との関係を表す説明図である。
【図３１】図８に示した回路構成における整流素子の変形例を表す部分拡大図である。
【図３２】図３１に示した整流素子の変形例における断面構成を示す部分断面図である。
【図３３】図３１に示した整流素子の変形例における全体の回路構成を示す回路図である。
【図３４】図８に示した回路構成における整流素子の他の変形例を表す部分拡大図である。
【図３５】図３４に示した整流素子の他の変形例における全体の回路構成を示す回路図である。
【図３６】図１に示した磁気メモリデバイスにおける変形例としての記憶セルの断面構成を示す断面図である。
【図３７】図８に示した回路構成に対応する比較例としての回路構成を示す回路図である。
【図３８】従来例としての磁気メモリデバイスの構成を説明するための平面図である。
【図３９】従来例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【図４０】比較例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【図４１】他の比較例としての磁気メモリデバイスの要部構成を説明するための断面図である。
【符号の説明】
１…記憶セル、２…第１磁性層、３…トンネルバリア層、４…環状磁性層、５…ビット線、６…書込ワード線、７…絶縁膜、８…第２磁性層、９…非磁性導電層、１０…平行部分、１２…読出ワード線、１４…接続部分、１９…積層パターン、Ｓ２０，Ｓ２１，Ｓ２２…積層体、４１…書込ワード線引出電極、４２…ビット線引出電極、４３…読出ワード線引出電極、１２０ａ，１２０ｂ…磁気抵抗効果（ＴＭＲ）素子。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a magnetoresistive element including a magneto-sensitive layer whose magnetization direction changes due to an external magnetic field, a magnetic memory device for recording / reading information using the change in the magnetization direction, and a method of manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a general-purpose memory used for an information processing device such as a computer or a communication device, a volatile memory such as a DRAM (Dynamic Rabdom Access Memory) or an SRAM (StaticRAM) has been used. In these volatile memories, it is necessary to constantly supply a current in order to maintain the memory and to perform refresh. Further, since all information is lost when the power is turned off, it is necessary to provide a nonvolatile memory as a means for recording information in addition to these volatile memories. For example, a flash EEPROM or a magnetic hard disk device is used. Can be
[0003]
In these non-volatile memories, speeding up access has become an important issue as information processing speeds up. Furthermore, with the rapid spread of portable information devices and their high performance, the development of information devices aiming at so-called ubiquitous computing, which enables information processing anytime and anywhere, is being rapidly promoted. As a key device at the center of such information device development, there is a strong demand for the development of a non-volatile memory compatible with high-speed processing.
[0004]
As a technique effective for increasing the speed of a nonvolatile memory, a magnetic random access memory (hereinafter, MRAM; Magnetic) in which magnetic memory elements that store information according to a magnetization direction along an easy axis of a ferromagnetic layer are arranged in a matrix is known. Random access memory) is known. In the MRAM, information is stored by using a combination of magnetization directions of two ferromagnetic materials. On the other hand, reading of stored information is performed by detecting a resistance change (that is, a change in current or voltage) caused by the case where the magnetization direction is parallel and the case where the magnetization direction is antiparallel to a certain reference direction. Since the MRAM operates on such a principle, it is important for the MRAM that the resistance change rate is as large as possible in order to perform stable writing and reading.
[0005]
MRAMs currently in practical use utilize a giant magnetoresistive (GMR) effect. The GMR effect means that when two magnetic layers are arranged such that the easy axis directions of the respective layers are parallel to each other, the resistance value becomes minimum when the magnetization directions of the respective layers are parallel along the easy axis. This is a phenomenon that becomes the maximum value in the case of antiparallel. As an MRAM using a GMR element capable of obtaining such a GMR effect (hereinafter referred to as GMR-MRAM), for example, a technique disclosed in Patent Document 1 is known.
[0006]
The GMR-MRAM is classified into a coercive force difference type (pseudo spin valve type) and an exchange bias type (spin valve; spin valve type). In a coercive force difference type MRAM, a GMR element has two ferromagnetic layers and a non-magnetic layer sandwiched between the two ferromagnetic layers. This is for reading. Here, when the GMR element has a configuration of, for example, “nickel-iron alloy (NiFe) / copper (Cu) / cobalt (Co)”, the resistance change rate is a small value of about 6 to 8%. On the other hand, in the exchange bias type MRAM, the GMR element has a fixed layer whose magnetization direction is fixed by antiferromagnetic coupling with an antiferromagnetic layer, a free layer whose magnetization direction changes by an external magnetic field, and It has a nonmagnetic layer sandwiched therebetween, and writes and reads information by utilizing the difference in the magnetization direction between the fixed layer and the free layer. For example, when the configuration of the GMR element is “platinum manganese (PtMn) / cobalt iron (CoFe) / copper (Cu) / CoFe”, the resistance change rate is about 10%, which is larger than that of the coercive force difference type. However, it was insufficient to achieve further improvement in storage speed and access speed.
[0007]
In order to solve these problems, an MRAM having a TMR element using a tunneling magneto-resistive (TMR) (hereinafter, referred to as a TMR-MRAM) has been proposed. The TMR effect is an effect that a tunnel current flowing through an insulating layer changes according to a relative angle of a magnetization direction between two ferromagnetic layers sandwiching an extremely thin insulating layer (tunnel barrier layer). The resistance value becomes minimum when the magnetization directions of the two ferromagnetic layers are parallel to each other, and becomes maximum when they are antiparallel to each other. In the TMR-MRAM, when the TMR element has a configuration of, for example, “CoFe / aluminum oxide / CoFe”, the resistance change rate is as high as about 40% and the resistance value is large, so that the TMR element is combined with a semiconductor device such as a MOSFET. Is easy to match. For this reason, higher output is easily obtained as compared with GMR-MRAM, and improvement in storage capacity and access speed is expected. In the TMR-MRAM, a method of storing information by changing a magnetization direction of a magnetic film of a TMR element in a predetermined direction by a current magnetic field generated by flowing a current through a conductive wire is known. As a method of reading stored information, there is known a method of flowing a current in a direction perpendicular to the tunnel barrier layer and detecting a change in resistance of the TMR element. As for the TMR-MRAM, a technique disclosed in Patent Document 2 or Patent Document 3 is known.
[0008]
[Patent Document 1]
U.S. Pat. No. 5,343,422
[Patent Document 2]
U.S. Pat. No. 5,629,922
[Patent Document 3]
JP-A-9-91949
[0009]
[Problems to be solved by the invention]
As described above, the MRAM using the TMR effect can achieve higher output than the MRAM using the GMR effect. However, even in an MRAM using a TMR element exhibiting a resistance change rate of about 40% as described above, the output voltage is about several tens of mV, so it is not possible to realize a higher-density magnetic memory device. It is enough.
[0010]
FIG. 38 is a plan view illustrating a configuration of a conventional magnetic memory device utilizing the TMR effect, and FIG. 39 shows a cross-sectional configuration of a main part of the conventional magnetic memory device corresponding to FIG. The write bit line 105 is orthogonal to the read word line 112 and the write word line 106 extending in parallel with each other, and the first magnetic layer 102, the tunnel barrier layer 103, and the The TMR element 120 including the second magnetic layer 104 is provided. In such a type of MRAM in which the write bit line 105 and the write word line 106 are orthogonal to each other, the magnetization directions of the second magnetic layer 104 functioning as a free layer cannot be sufficiently aligned over the whole, It has been difficult to perform sufficiently stable writing.
[0011]
Further, in the MRAM utilizing the TMR effect, information is stored in each storage cell by changing the magnetization direction of the magnetic film by an induced magnetic field caused by a current flowing through orthogonally arranged conductors, that is, a current magnetic field. However, since the current magnetic field is an open (magnetically not confined to a specific region) magnetic field, it has low efficiency and may adversely affect adjacent storage cells.
[0012]
Further, in order to further increase the density of the magnetic memory device by increasing the integration of the memory cells, it is necessary to miniaturize the TMR element. However, the following problem is a concern. That is, when the aspect ratio (thickness / width in the in-plane direction) of each magnetic layer in the TMR element is increased, the demagnetizing field is increased, and the magnetic field strength for changing the magnetization direction of the free layer is increased. It is considered that a write current is required.
[0013]
SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and a first object of the present invention is to achieve a stable writing by efficiently using a magnetic field formed by currents flowing through a plurality of conductors, while having a compact configuration. It is an object of the present invention to provide a magnetoresistive element which can be embedded, a magnetic memory device having the same, and a method of manufacturing a magnetic memory device. A second object is to provide a magnetoresistive element which does not adversely affect adjacent magnetoresistive elements, a magnetic memory device including the same, and a method of manufacturing a magnetic memory device.
[0014]
[Means for Solving the Problems]
The magnetoresistive element of the present invention includes a magnetosensitive layer whose magnetization direction is changed by an external magnetic field, and is configured so that a current flows in a direction perpendicular to the lamination plane. And a ring-shaped magnetic layer configured to penetrate along the axial direction by a plurality of conductive wires while surrounding the stacked body in the direction. Here, the “external magnetic field” in the present invention means a magnetic field generated by a current flowing through a plurality of conductors or a return magnetic field generated in an annular magnetic layer. In addition, the "annular" of the "annular magnetic layer" is defined as a cross section in a direction crossing the plurality of conductors, when viewed from a plurality of conductors penetrating the inside, magnetically and electrically continuous completely around each of the conductors. Indicates a closed state. Therefore, the annular magnetic layer allows the insulator to be contained as long as it is magnetically and electrically continuous. In other words, the insulating film does not include an insulator through which no current flows, but may include an oxide film generated in a manufacturing process, for example. The “axial direction” refers to the opening direction when focusing on the single annular magnetic layer, that is, the extending direction of a plurality of conductive wires penetrating therethrough. Further, "disposed on one surface side of each of the first and second laminates" means that the annular magnetic layer is disposed such that a part thereof is constituted by the laminate. It is the purpose. Further, "to be penetrated by a plurality of conductors" indicates a state in which a plurality of conductors penetrate a region or space surrounded by the annular magnetic layer.
[0015]
In the magnetoresistive element of the present invention, with the above configuration, a closed magnetic path is formed by the current flowing through the plurality of conductors, and the magnetization reversal of the magnetosensitive layer in the laminate is efficiently performed.
[0016]
The magnetic memory device of the present invention includes a plurality of write-only lines, a plurality of write / read lines extending to intersect the plurality of write-only lines, and a magneto-sensitive layer whose magnetization direction changes due to an external magnetic field. A plurality of magnetoresistive elements each including a laminate configured to allow current to flow in a direction perpendicular to the lamination plane, wherein the magnetoresistive element has a direction along the lamination plane as an axial direction. And an annular magnetic layer configured to surround the stacked body and to be penetrated along the axial direction by a write / read line and a write-only line.
[0017]
In the magnetic memory device of the present invention, with the above-described configuration, a closed magnetic path is formed by the current flowing through both the write / read line and the write-only line, and each magnetically sensitive layer in the laminated body included in each magnetoresistive element is formed. The magnetization reversal is performed efficiently. Further, a read current is supplied to each stacked body through the write / read lines.
[0018]
According to the method of manufacturing a magnetic memory device of the present invention, a plurality of write-only lines, a plurality of write / read lines extending so as to intersect with the plurality of write-only lines, and a sense that a magnetization direction is changed by an external magnetic field are provided. A stacked body including a magnetic layer and configured to allow a current to flow in a direction perpendicular to the stacked surface; a stack surrounding the stacked body so that a direction along the stacked surface is set as an axial direction; And a plurality of magnetoresistive elements including an annular magnetic layer configured to be penetrated in the axial direction by a dedicated line. Forming a lower magnetic layer forming a part of the annular magnetic layer, forming a write-only line on the lower magnetic layer via a first insulating film, The write / read line is connected to the write-only line and the write-only line via the second insulating film. Forming the write / read lines so as to include portions extending in parallel with each other, and sequentially patterning the write / read lines, the second insulating film, and the write-only line by patterning Accordingly, a stacked pattern forming step of forming a stacked pattern including a portion where the write-only line and the write / read line extend in parallel with each other with the second insulating film interposed therebetween; Forming a part of the laminated portion, and providing an upper magnetic layer surrounding the laminated portion and the laminated pattern so as to be in electrical contact with only the laminated surface on the side opposite to the write / read line in the laminated portion. Forming an annular magnetic layer. Here, "the write-only line and the write / read line are parallel to each other with the second insulating film interposed therebetween" includes a manufacturing error range of ± 10 °.
[0019]
In the method of manufacturing a magnetic memory device according to the present invention, the above steps are provided so as to surround the stacked portion and the stacked pattern so as to be in electrical contact with only the stacked surface of the stacked portion opposite to the write / read line. The resulting annular magnetic layer is obtained. Therefore, when a write current flows through the write / read line, a closed magnetic path that contributes to efficient magnetization reversal of each magneto-sensitive layer is formed. A read current is supplied.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0021]
[First Embodiment]
First, the configuration of the magnetic memory device according to the first embodiment will be described with reference to FIGS.
[0022]
FIG. 1 is a conceptual diagram illustrating the entire configuration of the magnetic memory device according to the present embodiment. The magnetic memory device includes an address buffer 51, a data buffer 52, a control logic unit 53, a storage cell group 54, a first drive control circuit unit 56, a second drive control circuit unit 58, and an external address input. Terminals A0 to A20 and external data terminals D0 to D7 are provided.
[0023]
The storage cell group 54 includes a large number of storage cells 1 each including a pair of tunnel magnetoresistive elements (hereinafter, referred to as TMR elements) in a word line direction (X direction) and a bit line direction (Y direction) orthogonal to each other. It has an arrayed matrix structure. The storage cell 1 is a minimum unit for storing data in a magnetic memory device. The storage cell 1 will be described later in detail.
[0024]
The first drive control circuit section 56 has an address decoder circuit 56A, a sense amplifier circuit 56B and a current drive circuit 56C in the Y direction, and the second drive control circuit section 58 has an address decoder circuit 58A in the X direction and a constant. It has a current circuit 58B and a current drive circuit 58C.
[0025]
The address decoder circuits 56A and 58A select the later-described word decode line 72 and bit decode line 71 according to the input address signal. The sense amplifier circuit 56B and the constant current circuit 58B are circuits driven when performing a read operation, and the current drive circuits 56C and 58C are circuits driven when performing a write operation.
[0026]
The sense amplifier circuit 56B and the memory cell group 54 are connected by a plurality of bit decode lines 71 (described later) through which a sense current flows during a read operation. Similarly, the constant current circuit 58B and the memory cell group 54 are connected by a plurality of word decode lines 72 (described later) through which a sense current flows during a read operation.
[0027]
The current drive circuit 56C and the storage cell group 54 are connected via a write word line 6 (described later) necessary for a write operation. Similarly, the current drive circuit 58C and the memory cell group 54 are connected via a write word line 6 (described later) necessary for a write operation.
[0028]
The address buffer 51 includes external address input terminals A0 to A20, and a Y-direction address decoder circuit 56A in the first drive control circuit unit 56 via a Y-direction address line 57 and an X-direction address line 55, and a second It is connected to an X-direction address decoder circuit 58A in the drive control circuit section 58. This address buffer 51 takes in an external address signal from external address input terminals A0 to A20, and is required by a buffer amplifier (not shown) provided in the Y-direction address decoder circuit 56A and the X-direction address decoder circuit 58B. It amplifies to a certain voltage level. Further, the address buffer 51 divides the amplified address signal into two, outputs the divided address signal to a Y-direction address decoder circuit 56A via a Y-direction address line 57, and outputs an X-direction address decoder circuit via an X-direction address line 55. It functions to output to 58A.
[0029]
The data buffer 52 includes an input buffer 52A and an output buffer 52B, includes external data terminals D0 to D7, is connected to the control logic unit 53, and operates by an output control signal 53A from the control logic unit 53. Has become. The input buffer 52A is connected to the Y-direction current drive circuit 56C in the first drive control circuit unit 56 and the X-direction current drive circuit 56C in the second drive control circuit unit 58 via Y-direction and X-direction write data buses 61 and 60, respectively. Connected to the direction current drive circuit 58C, and when performing a write operation to the memory cell group 54, the signal voltages of the external data terminals D0 to D7 are taken in and required by an internal buffer amplifier (not shown). After amplifying to a certain voltage level, it functions to transmit to the X-direction current drive circuit 58C and the Y-direction current drive circuit 56C via the X-direction write data bus 60 and the Y-direction write data bus 61. The output buffer 52B is connected to a sense amplifier circuit 56B via a Y-direction read data bus 62. When reading an information signal stored in the storage cell group 54, the output buffer 52B has a buffer amplifier (not shown) provided therein. ) Amplifies the information signal input from the sense amplifier circuit 56B, and outputs it to the external data terminals D0 to D7 with low impedance.
[0030]
The control logic unit 53 includes a chip select terminal CS and a write enable terminal WE, and is connected to the data buffer 52. The control logic unit 53 includes a signal voltage from a chip select terminal CS for selecting an object to be read and written from a plurality of memory cell groups 54, and a write enable function for outputting a write enable signal. It functions to take in the signal voltage from the terminal WE and output the output control signal 53A to the data buffer 52.
[0031]
Next, a configuration related to an information writing operation in the magnetic memory device of the present embodiment will be described.
[0032]
FIG. 2 is a conceptual diagram illustrating a plan configuration of a main part related to a write operation in the memory cell group 54. As shown in FIG. 2, the magnetic memory device of the present embodiment has a plurality of write / read bit lines 5a and 5b, and a plurality of bit lines 5a and 5b extending so as to intersect with each other. And a parallel portion 10 in which bit line 5 and write word line 6 extend in parallel to each other at the intersection of bit lines 5a, 5b and write word line 6. It is configured to have. Specifically, as shown in FIG. 2, while the write word line 6 extends in a rectangular wave shape along the X direction, the bit lines 5a and the bit lines 5b are alternately arranged to form a linear Y line. Extending along the direction. The rising and falling portions of the rectangular waveform in the write word line 6 form a plurality of parallel portions 10 together with the bit lines 5a and 5b. The TMR elements 120a and 120b constituting the storage cell 1 are provided in each area where the bit lines 5a and 5b and the write word line 6 intersect so as to surround at least a part of each parallel portion 10. Specifically, TMR element 120a is provided at the intersection area between bit line 5a and write word line 6, and TMR element 120b is provided at the intersection area between bit line 5b and write word line 6. . Here, the provision of the TMR elements 120a and 120b in the intersecting region includes the case where the TMR elements 120a and 120b are provided next to the intersection. Each of the TMR element 120a and the TMR element 120b is a specific example corresponding to the “magnetoresistive element” of the present invention.
[0033]
Currents from the Y-direction current drive circuit 58C and the X-direction current drive circuit 56C flow through the bit lines 5a and 5b and the write word line 6, respectively. Here, the current flowing through the bit line 5a and the current flowing through the bit line 5b are always in opposite directions. For example, as shown by an arrow in FIG. When the current direction is from the bottom to the top, the current direction of the bit line 5b is the -Y direction (from the top to the bottom of the page). Therefore, in this case, assuming that the direction of the current flowing through write word line 6 is the + X direction (from left to right on the paper) as a whole, the current direction of bit line 5a and write word line 6 passing through TMR element 120a Are parallel to each other (in the same direction). On the other hand, the current directions of the bit line 5b and the write word line 6 passing through the inside of the TMR element 120b are also parallel to each other. Hereinafter, the bit lines 5a and 5b are simply referred to as bit lines 5 unless it is particularly necessary to distinguish the current direction.
[0034]
FIG. 3 more specifically shows a plan configuration of a main part of the memory cell group 54. The bit lines 5a and 5b, the write word line 6, and the storage cell 1 shown in FIG. 3 correspond to those in FIG. The storage cell 1 includes a TMR element 120a and a TMR element 120b, and is arranged in a parallel portion 10 between the bit lines 5a and 5b and the write word line 6 along the Y direction. Each of the TMR elements 120a and 120b includes a laminated body S20 (S20a and S20b) including a magneto-sensitive layer and an annular magnetic layer 4 (4a and 4b). The bit lines 5a and 5b and the write word A magnetic field generated by a current flowing through both of the lines 6 (that is, an external magnetic field in the annular magnetic layer 4) changes the magnetization direction of the free layer. In this case, the bit lines 5a and 5b and the write word line 6 in the parallel portion 10 are provided at positions substantially coincident with each other on the XY plane, but are arranged so as to have a constant interval in the Z direction. They are electrically insulated from each other.
[0035]
Bit line extraction electrodes 42 are provided at both ends of each bit line 5. One of the bit line extraction electrodes 42 is connected to the Y-direction current drive circuit 56C, and the other is finally connected to the ground. Similarly, write word line lead-out electrodes 41 are provided at both ends of each write word line 6. Each of the write word line lead electrodes 41 is connected such that one is connected to the X-direction current drive circuit 58C and the other is finally grounded.
[0036]
FIG. 4 is an enlarged perspective view of the storage cell 1. The write word line 6, which is a write-only line, and the bit lines 5a, 5b, which are both write / read lines, extend in parallel with each other and penetrate the annular magnetic layers 4a, 4b. The write word line 6, bit lines 5a and 5b, and annular magnetic layers 4a and 4b are electrically insulated from each other via insulating films 7a and 7b. One of the laminated portions 20a and 20b forming part of the laminated bodies S20a and S20b is electrically connected to the inner walls of the annular magnetic layers 4a and 4b, and the other surface is electrically connected to the bit lines 5a and 5b. They are arranged between the annular magnetic layers 4a, 4b and the bit lines 5a, 5b so as to be connected. Further, the annular magnetic layers 4a and 4b are electrically connected to the read word line 12 extending in the X direction via Schottky diodes 75a and 75b (not shown) shown in FIG. The read word line 12 is connected to the annular magnetic layers 4a, 4b via the Schottky diodes 75a, 75b, and is directly connected to the annular magnetic layer 4, the bit lines 5a, 5b, the write word line 6, and the like. It is electrically insulated without contact. With such a structure, the current supplied from the bit lines 5a and 5b to the stacked portions 20a and 20b can be guided to the read word line 12 via the annular magnetic layers 4a and 4b and the Schottky diodes 75a and 75b. it can.
[0037]
FIG. 5 illustrates a cross-sectional configuration of the TMR elements 120a and 120b in the memory cell 1 illustrated in FIG.
[0038]
As shown in FIG. 5, the TMR elements 120a and 120b each include a magneto-sensitive layer whose magnetization direction is changed by an external magnetic field, and are configured such that current flows in a direction perpendicular to the lamination plane. An annular magnetic layer surrounding the stacks S20a and S20b so that the direction along the stacking plane is the axial direction, and penetrated along the axial direction by the bit lines 5a and 5b and the write word line 6. 4a and 4b.
[0039]
The laminates S20a and S20b are composed of laminated portions 20a and 20b and connection portions 14a and 14b facing the laminated portions 20a and 20b and forming a part of the annular magnetic layers 4a and 4b. The connection portions 14a and 14b correspond to a specific example of the "magnetic layer" in the present invention. Further, the laminates S20a and S20b are sequentially formed of aluminum oxide (Al 2 O 3 ), And first magnetic layers 2a, 2b made of a ferromagnetic material and having a fixed magnetization direction, so that a current flows in a direction perpendicular to the lamination plane. It is configured. Here, the tunnel barrier layers 3a and 3b are one specific example corresponding to the "non-magnetic layer" in the present invention. Note that, in FIG. 5A, the dimensions of the stacked bodies S20a and S20b are exaggerated relatively larger than their surroundings in order to clarify the configuration of the stacked bodies S20a and S20b.
[0040]
When a voltage in the direction perpendicular to the stacking surface is applied between the first magnetic layers 2a, 2b and the connection portions 14a, 14b of the annular magnetic layers 4a, 4b, the stacked bodies S20a, S20b are, for example, first magnetic layers 2a, 2b. These electrons pass through the tunnel barrier layers 3a and 3b and move to the connection portions 14a and 14b so that a tunnel current flows. This tunnel current changes depending on the relative angle between the spin of the first magnetic layers 2a and 2b and the spin of the connection portions 14a and 14b at the interface with the tunnel barrier layers 3a and 3b. That is, when the spins of the first magnetic layers 2a and 2b and the spins of the connection portions 14a and 14b are parallel to each other, the resistance value is minimum, and when the spins are antiparallel, the resistance value is maximum. Using these resistance values, the magnetoresistance ratio (MR ratio) is defined as in equation (1).
[0041]
(MR ratio) = dR / R (1)
[0042]
Here, “dR” is the difference between the resistance values when the spins are parallel and antiparallel, and “R” is the resistance value when the spins are parallel.
[0043]
The resistance value to the tunnel current (hereinafter, referred to as tunnel resistance Rt) strongly depends on the thickness T of the tunnel barrier layers 3a and 3b. In the low voltage region, the tunnel resistance Rt increases exponentially with respect to the film thickness T of the tunnel barrier layers 3a and 3b as shown in Expression (2).
[0044]
Rt∝exp (2χ T ), Χ = ｛8π 2 m * (Φ · Ef) 0.5 ｝ / H …… (2)
[0045]
Here, “φ” is the barrier height, “m” * "Represents the effective mass of electrons," Ef "represents Fermi energy, and h represents Planck's constant. Generally, in a memory element using a TMR element, a tunnel resistance Rt is several tens of kΩ · (μm) in order to match with a semiconductor device such as a transistor. 2 The degree is appropriate. However, in order to increase the density and speed of operation in a magnetic memory device, the tunnel resistance Rt must be 10 kΩ · (μm). 2 Hereinafter, more preferably, 1 kΩ · (μm) 2 It is preferable to set the following. Therefore, in order to realize the above-described tunnel resistance Rt, it is desirable that the thickness T of the tunnel barrier layers 3a and 3b be 2 nm or less, more preferably 1.5 nm or less.
[0046]
By reducing the thickness T of the tunnel barrier layers 3a and 3b, the tunnel resistance Rt can be reduced, while the leakage caused by the unevenness of the junction interface between the first magnetic layers 2a and 2b and the connection portions 14a and 14b is reduced. Since current is generated, the MR ratio is reduced. In order to prevent this, the thickness T of the tunnel barrier layers 3a and 3b needs to have a thickness that does not allow a leak current to flow, and specifically, is desirably 0.3 nm or more.
[0047]
The laminates S20a and S20b shown in FIG. 5 have a coercive force difference type structure, and are configured such that the coercive force of the first magnetic layers 2a and 2b is larger than the coercive force of the connection portions 14a and 14b. Is desirable. Specifically, the coercive force of the first magnetic layers 2a and 2b is (50 / 4π) × 10 3 It is preferably larger than A / m, particularly (100 / 4π) × 10 3 A / m or more is desirable. This can prevent the magnetization directions of the first magnetic layers 2a and 2b from being affected by an unnecessary magnetic field such as an external disturbance magnetic field. The first magnetic layers 2a and 2b are made of, for example, a 5 nm thick cobalt iron alloy (CoFe). In addition, a simple substance such as cobalt (Co), a cobalt platinum alloy (CoPt), and a nickel iron cobalt alloy (NiFeCo) can be applied to the first magnetic layers 2a and 2b. Further, it is desirable that the easy axis of magnetization of the first magnetic layers 2a and 2b and the easy axis of connection of the connection portions 14a and 14b are parallel to each other. By doing so, the magnetization directions are stabilized in a state of being parallel or antiparallel to each other.
[0048]
The annular magnetic layers 4a and 4b extend so as to annularly surround at least a part of the parallel portions 10 in the bit lines 5a and 5b and the write word line 6, and the current flowing through the parallel portions 10 causes the annular magnetic layers 4a and 4b to extend. It is configured such that a return magnetic field is generated inside 4a, 4b. The connection portions 14a and 14b of the annular magnetic layers 4a and 4b adjacent to the stacked portions 20a and 20b function as storage layers for storing information. The annular magnetic layers 4a and 4b are made of, for example, a nickel-iron alloy (NiFe), and the thickness of the connection portions 14a and 14b is about 20 nm. Further, the coercive force of the connection portions 14a and 14b is (50 / 4π) × 10 3 A / m or more (100 / 4π) × 10 3 It is preferable that the first magnetic layers 2a and 2b be configured to be smaller than A / m and smaller than the coercive force of the first magnetic layers 2a and 2b. (50 / 4π) × 10 3 If the coercive force is less than A / m, the magnetization direction in the connection portions 14a and 14b may be disturbed by an unnecessary magnetic field such as an external disturbance magnetic field. On the other hand, (100 / 4π) × 10 3 This is because a coercive force exceeding A / m may cause deterioration of the TMR elements 120a and 120b due to heat generated by an increase in the write current. Further, when the coercive force of the connection portions 14a, 14b becomes equal to or greater than the coercive force of the first magnetic layers 2a, 2b, the write current increases, and the magnetization direction of the first magnetic layers 2a, 2b as the magnetization fixed layer increases. Is changed, and the functions of the TMR elements 120a and 120b as storage elements are deteriorated. In order to concentrate the current magnetic field generated by the bit lines 5a and 5b and the write word line 6 on the annular magnetic layers 4a and 4b, it is preferable that the magnetic permeability of the annular magnetic layers 4a and 4b is larger. Specifically, it is 2000 or more, more preferably 6000 or more.
[0049]
Each of the bit lines 5a and 5b and the write word line 6 has a structure in which, for example, 10 nm thick titanium (Ti), 10 nm thick titanium nitride (TiN), and 500 nm thick aluminum (Al) are sequentially stacked. And are electrically insulated from each other by the insulating films 7a and 7b. The bit lines 5a and 5b and the write word line 6 may be made of, for example, at least one of aluminum (Al), copper (Cu), and tungsten (W). A more specific write operation for the TMR elements 120a and 120b using the bit lines 5a and 5b and the write word line 6 will be described later.
[0050]
Next, a configuration related to the information reading operation will be described. FIG. 6 shows a plan view of a main part relating to a read operation in the memory cell group 54, and corresponds to FIG.
[0051]
As shown in FIG. 6, each of the storage cells 1 is provided near each intersection of the plurality of read word lines 12 and the plurality of bit lines 5a and 5b on the XY plane. Here, the read word line 12 is electrically connected to the stacked bodies S20a and S20b in the TMR elements 120a and 120b of each memory cell 1 via the Schottky diodes 75a and 75b. A pair of bit lines 5a and 5b supply a read current to each of the TMR elements 120a and 120b, and one read word line 12 transfers a read current flowing through each of the TMR elements 120a and 120b to the ground. To guide. At both ends of each read word line 12, a bit line lead electrode 43 is provided. Here, the read word line 12 is a specific example corresponding to the “read-only line” of the present invention.
[0052]
FIG. 7 (FIGS. 7A and 7B) illustrates a cross-sectional configuration of the storage cell 1 illustrated in FIG. 6 in a direction indicated by arrows along the line VII-VII. As shown in FIG. 7, the memory cell 1 includes a pair of Schottky diodes 75a and 75b functioning as rectifying elements (hereinafter, simply referred to as diodes 75a and 75b). Of the TMR elements 120a and 120b. The pair of TMR elements 120a and 120b are formed in regions corresponding to the diodes 75a and 75b, respectively. Here, the “rectifying element” refers to an element that allows a current to pass only in one direction and blocks the current from flowing in the opposite direction.
[0053]
The pair of diodes 75a, 75b has conductive layers 24a, 24b, an epitaxial layer 25, and a substrate 26 in order from the side of the TMR elements 120a, 120b, and a shot is provided between the conductive layers 24a, 24b and the epitaxial layer 25, respectively. Forming a key barrier. Diode 75a and diode 75b are connected to annular magnetic layer 4a and annular magnetic layer 4b, respectively. The substrate 26 is an n-type silicon wafer. Generally, an n-type silicon wafer is subjected to impurity diffusion of phosphorus (P). ++ Use the one that has the shape. In contrast, the epitaxial layer 25 has n − Type. This n − By bringing the epitaxial layer 25, which is a mold semiconductor, into contact with the conductive layers 24a, 24b made of metal, a band gap is generated, and a Schottky barrier is formed. Further, the pair of diodes 75a and 75b are connected to the read word line 12 via the connection layer 12T.
[0054]
Next, a circuit configuration related to a read operation in the magnetic memory device of the present embodiment will be described with reference to FIG.
[0055]
FIG. 8 is a configuration diagram of a circuit system including the memory cell group 54 and its readout circuit. This readout circuit system is of a differential amplification type in which the memory cell 1 includes a pair of TMR elements 120a and 120b. Here, reading of information from each memory cell 1 is performed by using a read current flowing from each of the stacked bodies S20a and S20b in the TMR elements 120a and 120b (from the bit lines 5a and 5b to each of the stacked bodies S20a and S20b to perform common reading). The difference value of the current flowing into the word line 12) is output as an output.
[0056]
In FIG. 8, storage cell 1 for each bit string of storage cell group 54 and a part of the read circuit including sense amplifier circuit 56B are connected to unit read circuits 80 (..., 80n, 80n + 1,. ), And are arranged in parallel in the bit string direction. Each of the unit read circuits 80n is connected to the Y-direction address decoder circuit 56A via a bit decode line 71 (..., 71n, 71n + 1,...), And connected to the output buffer 52B via a Y-direction read data bus 62. ing.
[0057]
In the memory cell group 54, read-out word lines 12 (..., 12m, 12m + 1,...) Extending in the X direction and a pair of bit lines 5a and 5b extending in the Y direction are arranged in a matrix. Each memory cell 1 is provided at a position intersecting with the read word line 12 in a region between the pair of bit lines 5a and 5b. One end of each of the stacked bodies S20a and S20b in each storage cell 1 is connected to the bit lines 5a and 5b, and the other end is connected to the common read word line 12 via the diodes 75a and 75b.
[0058]
One end of each read word line 12 is connected to each read switch 83 (..., 83m, 83m + 1,...) Via a read word line lead electrode 43, and further connected to a common constant current circuit 58B. Each read switch 83 is connected to the X-direction address decoder circuit 58A via a word decode line 72 (..., 72m, 72m + 1,...), And receives a selection signal from the X-direction address decoder circuit 58A. It is configured to conduct. The constant current circuit 58B functions to make the current flowing through the read word line 12 constant.
[0059]
One end of each bit line 5a, 5b is connected to the sense amplifier circuit 56B via the bit line lead-out electrode 42a, 42b, and the other end is finally grounded. One sense amplifier circuit 56B is provided for each unit readout circuit 80, and has a function of taking in a potential difference between a pair of bit lines 5a and 5b in each unit readout circuit 80 and amplifying the potential difference. Each sense amplifier circuit 56B is connected to an output line 82 (..., 82n, 82n + 1,...), And is finally connected to an output buffer 52B by a Y-direction read data bus 62.
[0060]
Next, the operation of the magnetic memory device according to the present embodiment will be described.
[0061]
First, a write operation in storage cell 1 will be described with reference to FIGS. FIG. 7 shows the relationship between the write current direction and the return magnetic field direction (magnetization direction) in the cross section of the TMR elements 120a and 120b. In FIG. 7, the arrows shown for each magnetic layer indicate the magnetization direction in that magnetic layer. However, the direction of the magnetic field is also shown for the annular magnetic layers 4a and 4b. Here, the magnetization of the first magnetic layers 2a and 2b is fixed in the + X direction.
[0062]
FIGS. 7A and 7B show a case where a write current is applied to the bit lines 5a and 5b and the write word line 6 passing through the TMR elements 120a and 120b in the same direction. The state is shown. In particular, FIG. 7A corresponds to the write current direction shown in FIG. Here, in the TMR element 120a, a write current flows from the near side to the back side (in the + Y direction) in a direction perpendicular to the paper surface, and a return magnetic field 34a is generated clockwise in the annular magnetic layer 4a. Is shown. In this case, the magnetization direction of the connection portion 14a as the magneto-sensitive layer is in the + X direction. On the other hand, TMR element 120b corresponds to the case where the direction of the write current flowing through bit line 5 and write word line 6 is completely opposite to that of TMR element 120a. That is, in the TMR element 120b, when a write current flows from the back to the front (in the −Y direction) in a direction perpendicular to the paper surface, and a return magnetic field 34b is generated in the counterclockwise direction inside the annular magnetic layer 4b. Is shown. In this case, the magnetization direction of the connection portion 14b is the −X direction.
[0063]
As described above, currents in the same direction flow through both the bit lines 5a and 5b and the write word line 6 that penetrate the annular magnetic layers 4a and 4b, thereby generating return magnetic fields 34a and 34b in predetermined directions, and accordingly, the TMR. The magnetization directions of the connection portions 14a, 14b in the elements 120a, 120b change, and the state becomes parallel (same direction) and antiparallel (opposite direction) to the magnetization directions of the first magnetic layers 2a, 2b. It will show either one. By utilizing this, binary information “0” or “1” can be stored in the storage cell 1. In the present invention, “the magnetization directions are antiparallel to each other” means that the magnetization directions of each other, that is, the relative angle formed by the average magnetization directions in the respective magnetic layers is exactly 180 degrees, and that there is an error caused in manufacturing. Also, there is a case where the angle is deviated from 180 degrees by a predetermined angle due to an error or the like that occurs because the axis is not completely uniaxial. The term “information” generally refers to binary information represented by “0”, “1”, or “High”, “Low”, or the like based on a current value or a voltage value in an input / output signal to a magnetic memory device.
[0064]
For example, “0” is set to the state shown in FIG. 7A, that is, the state where the connection portion 14a of the TMR element 120a is magnetized in the + X direction and the connection portion 14b of the other TMR element 120b is magnetized in the −X direction. In the case of the correspondence, the state of FIG. 7B opposite to that of FIG. 7A, that is, the connection part 14a of the TMR element 120a is magnetized in the −X direction, and the connection part 14b of the other TMR element 120b is magnetized. Can be stored in such a manner that "1" is associated with the state in which is magnetized in the + X direction. Here, the + X direction is a specific example corresponding to the “first direction” in the present invention, and the −X direction is a specific example corresponding to the “second direction” in the present invention. Therefore, the state in FIG. 7A is a specific example corresponding to the “first state” in the present invention, and the state in FIG. 7B corresponds to the “second state” in the present invention. This is one specific example.
[0065]
In this case, in the TMR elements 120a and 120b, if the magnetization directions of the first magnetic layers 2a and 2b and the connecting portions 14a and 14b are parallel, a large tunnel current flows in a low resistance state. The state becomes a high resistance state in which only current flows. That is, one of the paired TMR element 120a and TMR element 120b always has a low resistance and the other has a high resistance to store information. When the write currents flow in the opposite directions to each other between the bit lines 5a and 5b and the write word line 6, or when the write current flows to only one of them, the connection portions 14a and 14b The magnetization direction is not reversed, and data is not rewritten.
[0066]
As described above, according to the TMR elements 120a and 120b in the magnetic memory device of the present embodiment, the current in the same direction is applied to both the bit lines 5a and 5b and the write word line 6 so that the bit line 5a , 5b and the current magnetic field generated by the write word line 6 are in the same direction inside the annular magnetic layers 4a, 4b, so that a combined magnetic field can be formed. Therefore, a larger magnetic flux density can be obtained as compared with a case where the annular magnetic layer is not provided or a case where the bit line and the write word line are orthogonal to each other, so that the current magnetic field can be used more efficiently. The minimum current required for inverting the magnetization of the connection portions 14a and 14b of the magnetic layers 4a and 4b can be further reduced.
[0067]
Furthermore, the write current directions of bit line 5a and write word line 6 in TMR element 120a are opposite to the write current directions of bit line 5b and write word line 6 in TMR element 120b. The magnetization direction of the connection portion 14a and the magnetization direction of the connection portion 14b are antiparallel to each other. Therefore, by utilizing this, binary information of “0” or “1” can be stored.
[0068]
In addition, in the TMR elements 120a and 120b, the annular magnetic layers 4a and 4b configured to penetrate along the axial direction by the bit lines 5a and 5b and the write word line 6 surround the stacked bodies S20a and S20b. The stacked bodies S20a and S20b are electrically connected to the annular magnetic layers 4a and 4b on one side and electrically connected to the bit lines 5a and 5b on the other side. I made it. Thereby, the bit lines 5a and 5b can be used as dual lines for writing and reading. Therefore, the formation area of the TMR elements 120a and 120b can be reduced, and the formation area of the storage cell 1 can be reduced, which is advantageous for increasing the capacity of storage information.
[0069]
Next, a read operation in the magnetic memory device will be described with reference to FIG. 1, FIG. 8 and FIG.
[0070]
First, one of the plurality of bit decode lines 71 is selected by the address decoder circuit 56A in the first drive control circuit section 56, and a control signal is transmitted to the corresponding sense amplifier circuit 56B. As a result, a read current flows through the bit lines 5a and 5b, and a positive potential is applied to the side of the stacked bodies S20a and S20b in the TMR elements 120a and 120b. Similarly, one of the plurality of word decode lines 72 is selected by the X-direction address decoder circuit 58A in the second drive control circuit section 58, and the corresponding read switch 83 is driven. The selected read switch 83 is turned on, a read current flows through the corresponding read word line 12, and a negative potential is applied to the TMR elements 120a and 120b on the side opposite to the stacked bodies S20a and S20b. Therefore, a read current required for reading can be supplied to one storage cell 1 selected by Y-direction address decoder circuit 56A and X-direction address decoder circuit 58A. Based on the read current, the magnetization direction of the connection portions 14a and 14b as the magneto-sensitive layer can be detected, and the stored information can be read.
[0071]
FIG. 9A and FIG. 9B are circuit diagrams illustrating a peripheral portion of the storage cell 1. The magnetization directions of the first magnetic layers 2a and 2b of the stacked bodies S20a and S20b are indicated by white arrows, and the magnetization directions of the connection portions 14a and 14b are indicated by black arrows. The magnetization directions of the first magnetic layers 2a and 2b are both fixed, for example, to the left. FIG. 9A shows that the first magnetic layer 2a and the connection portion 14a have parallel magnetization directions in the stacked body S20a, and the first magnetic layers 2a and 2b and the connection portion 14b are antiparallel in one stacked body S20b. It is the magnetization direction. In this case, the stacked body S20a is in the low resistance state, and the stacked body S20b is in the high resistance state, and corresponds to, for example, “0”. On the other hand, in the case of FIG. 9B, the stack S20a is in the high-resistance state and the stack S20b is in the low-resistance state, as opposed to the case of FIG. Yes, it is. Such binary information can be read out by using the magnitude of the resistance value of the stacked body S20a and the stacked body S20b and detecting the difference between the current values flowing through each of them.
[0072]
Here, the operation of the magnetic memory device of the present embodiment during the read operation will be described in comparison with a comparative example. FIG. 37 is a configuration diagram of a circuit system including a storage cell group including a storage cell 501 and a read circuit thereof as a comparative example of the present embodiment.
[0073]
The comparative example shown in FIG. 37 is an example in which a rectifying element such as a diode is not provided on a current path from bit lines 5a and 5b to read word line 12 through TMR elements 120a and 120b. . Here, the read switch 83 m Is selected and the storage cell 501 is selected. m Is read, a read current that follows the current path R indicated by a solid line flows. This current path R is a regular current path. However, at the same time, in this comparative example, for example, the memory cell 501 m + 1 Of the read current that follows the path L passing through the read current. Specifically, for example, the read current flowing from the sense amplifier circuit 56B to the bit line 5a corresponds to the storage cell 501 which is not originally selected as a read target. m + 1 Of the read word line 12a. m + 1 Through the TMR element 120b. Thereafter, the bit line 5b is caused to flow backward to the sense amplifier circuit 56B to thereby store the memory cell 501. m Merges with the read current going to the TMR element 120b.
[0074]
On the other hand, in the magnetic memory device of the present embodiment, the read current supplied to the TMR elements 120a and 120b is arranged on each current path. More specifically, diodes 75a and 75b are arranged between TMR elements 120a and 120b and read word line 12, respectively. Here, the “current path” refers to the entire path that the read current traces to flow into the stacked bodies S20a and S20b, passes through the stacked bodies S20a and S20b, and flows out. More specifically, as shown in FIG. 8, the signal starts from the sense amplifier circuit 56B, flows through the bit lines 5a and 5b, flows into the stacked bodies S20a and S20b of the TMR elements 120a and 120b, and further merges through the diodes 75a and 75b. After that, the current path R finally reaches the constant current circuit 58B. In the vicinity of the storage cell 1, as shown in FIG. 5, the current path R extends from the bit lines 5a and 5b to the first magnetic layers 2a and 2b, the tunnel barrier layers 3a and 3b, and the connection portions 14a and 14b (the annular magnetic field). The layers 4a and 4b), the conductive layers 24a and 24b, the epitaxial layer 25, the connection layer 12T, and the read word line 12 are sequentially traced. The diodes 75a and 75b as rectifying elements have a rectifying function of flowing a current on the current path R only in the ground direction (toward the read word line 12). Therefore, it is possible to block unnecessary current from flowing from a memory cell that is not a read target. That is, noise for a read signal can be reduced, and stable reading of magnetic information becomes possible. Further, for example, it is possible to prevent a read current from one bit line 5a from passing from one stacked body S20a to the other stacked body S20b in the magnetic storage cell to be read and reaching the other bit line 5b. .
[0075]
Further, in the magnetic memory device of the present embodiment, a read current is supplied from each of the pair of bit lines 5a, 5b to each of the stacked bodies S20a, S20b, and based on the difference between the pair of read current values, the magnetic storage cell Information can be read from the. As a result, the read current is differentially output, so that the noise generated in each bit line 5 and the offset component included in the output value of each of the TMR elements 120a and 120b are canceled out and removed.
[0076]
Next, a method of manufacturing the magnetic memory device according to the present embodiment having the above-described configuration will be described.
[0077]
The method for manufacturing a magnetic memory device according to the present embodiment includes a step of forming lower magnetic layers 4Ba and 4Bb forming a part of the annular magnetic layers 4a and 4b on the base 11 provided with the diodes 75a and 75b, Forming a write word line 6 on the lower magnetic layers 4Ba and 4Bb via an insulating film 7A; and forming bit lines 5a and 5b on the write word line 6 via an insulating film 7B. Forming the write word line 6 and the bit lines 5a and 5b so as to include portions extending in parallel with each other, and sequentially etching the bit lines 5a and 5b, the insulating film 7B, and the write word line 6 Patterning to form laminated patterns 19a and 19b including portions where the write word line 6 and the bit lines 5a and 5b extend in parallel with each other with the insulating films 7Ba and 7Bb interposed therebetween. Forming the laminated portions 20a, 20b forming a part of the laminated bodies S20a, S20b on the laminated patterns 19a, 19b; and laminating the laminated portions 20a, 20b on the side opposite to the bit lines 5a, 5b. Forming an annular magnetic layer 4a, 4b by providing an upper magnetic layer surrounding the laminated portions 20a, 20b and the laminated patterns 19a, 19b so as to make electrical contact only with the surface. This will be specifically described below.
[0078]
With reference to FIGS. 10 to 26, a method of manufacturing the TMR elements 120a and 120b of the magnetic memory device will be mainly described in detail. FIGS. 10 to 26 are cross-sectional views corresponding to FIGS. 7A and 7B, and show the forming process.
[0079]
First, as shown in FIG. 10, a substrate 11 in which diodes 75a and 75b are embedded is prepared, and lower magnetic layers 4Ba and 4Bb are selectively formed on conductive layers 24a and 24b in diodes 75a and 75b. Specifically, first, a resist pattern (not shown) is selectively formed by an i-line stepper or the like so as to cover regions other than the regions where the lower magnetic layers 4Ba and 4Bb are formed. Using this resist pattern, for example, iron sulfide (FeSO 4 ) And nickel sulfate (NiSO 4 ) Is immersed in a plating tank and energized to form a plating film made of a nickel-iron alloy (NiFe; atomic ratio is Ni: Fe = 80: 20), and the resist pattern is lifted off to form the lower magnetic layer 4Ba, The formation of 4Bb is completed.
[0080]
After forming the lower magnetic layers 4Ba and 4Bb, as shown in FIG. 11, for example, TEOS (tetraethyl orthosilicate; Si (OC) 2 H 5 ) 4 ) Using a CVD (Chemical Vapor Deposition) device so as to cover the entire surface with, for example, silicon oxide (SiO 2 ) Is formed. This insulating film 7A is a specific example corresponding to the “first insulating film” of the present invention.
[0081]
Subsequently, a plating base film (not shown) made of, for example, titanium (Ti) is formed on the insulating film 7A by sputtering or the like. Thereafter, as shown in FIG. 12, the write word line 6 is selectively formed on the plating base film so that the width of the lower magnetic layers 4Ba and 4Bb is smaller than the width of the lower magnetic layers 4Ba and 4Bb in the region where the lower magnetic layers 4Ba and 4Bb are formed. Are respectively formed. Specifically, after a resist pattern (not shown) having a predetermined shape is formed on a plating base film on the insulating film 7A, the resist pattern is immersed in the plating layer, and a plating process using the plating base film as an electrode is performed. A write word line 6 made of copper (Cu) is formed. After removing the resist pattern, the unnecessary plating base film exposed on the insulating film 7A is removed by ion milling.
[0082]
Next, as shown in FIG. 13, for example, SiO 2 After the insulating film 7B made of is formed, the insulating film 7B is polished by a CMP apparatus to flatten the surface of the insulating film 7B. Here, the insulating film 7B is a specific example corresponding to the “second insulating film” of the present invention.
[0083]
Subsequently, a plating base film made of, for example, titanium is formed on the insulating film 7B by sputtering or the like. Thereafter, as shown in FIG. 14, bit lines 5a and 5b are selectively formed so as to cover a region of the plating base film corresponding to write word line 6. Specifically, after a resist pattern (not shown) having a predetermined shape is formed on the insulating film 7B, the resist pattern is immersed in a plating layer, and a plating process using a plating base film as an electrode is performed. A line 5 is formed. After removing the resist pattern, the unnecessary plating base film exposed on the insulating film 7B is removed by ion milling.
[0084]
Next, as shown in FIG. 15, the laminated patterns 19a and 19b are formed in a self-aligned manner using the bit lines 5a and 5b as a mask. Specifically, C is used as a reactive gas. 4 F 8 (RIE: Reactive Ion Etching) using RIE and ion milling to remove the insulating film 7B, the write word line 6, and the insulating film 7A in the regions not protected by the bit lines 5a and 5b, thereby forming the stacked patterns 19a and 19A. 19b is formed. Here, it is important to remove the insulating film 7A until the lower magnetic layers 4Ba and 4Bb are exposed.
[0085]
As described above, by forming the laminated patterns 19a and 19b in a self-aligned manner using the bit lines 5a and 5b as a mask, the write word line 6 having the same width as the bit lines 5a and 5b can be formed with high precision. Can be. Further, a step of forming a resist pattern, a step of removing the resist pattern, and the like can be omitted, and the manufacturing process can be simplified.
[0086]
After forming the laminated patterns 19a and 19b in the parallel portions 10 of the bit lines 5a and 5b and the write word line 6, as shown in FIG. 2 An insulating film 7C made of, for example, is formed.
[0087]
Next, as shown in FIG. 17, the insulating films 7C except for the portions formed so as to be in contact with the side surfaces of the laminated patterns 19a and 19b are completely removed by ion milling or the like to form the insulating films 7Ca and 7Cb. After that, a plating base film made of, for example, NiFe is formed thinly over the entire surface by sputtering or the like. Thereafter, as shown in FIG. 18, a photoresist layer 31A is formed by photolithography or the like on the plating base film corresponding to the region where the lower magnetic layers 4Ba and 4Bb are not formed.
[0088]
After the photoresist layer 31A is formed, it is immersed in the plating layer, and a plating process is performed using the plating base film as an electrode to form intermediate magnetic layers 4Sa and 4Sb made of, for example, NiFe, as shown in FIG. Next, after removing the photoresist layer 31A, the exposed unnecessary plating base film is removed by ion milling. Further, as shown in FIG. 20, for example, SiO 2 The insulating film 17A made of is formed.
[0089]
Thereafter, as shown in FIG. 21, polishing is performed using a CMP apparatus until the bit lines 5a and 5b are finally exposed, thereby forming a flat surface including the bit lines 5a and 5b. Further, after the first magnetic layers 2a and 2b and an aluminum (Al) layer are sequentially formed on the flat surface by sputtering or the like, the tunnel barrier layer 3 is formed by oxidizing the Al layer with oxygen plasma or the like. obtain. Further, after forming, for example, a NiFe layer on the tunnel barrier layer 3 by using a sputtering method or the like, a photoresist layer 31B is formed on the NiFe layer so as to leave a partial region corresponding to the bit lines 5a and 5b. To form By using the photoresist layer 31B as a mask and selectively etching by ion milling or the like, the laminated portions 20a and 20b are formed.
[0090]
Next, as shown in FIG. 22, the silicon oxide (SiO 2 2 ), The photoresist layer 31B is removed. Further, as shown in FIG. 23, after selectively forming a photoresist layer 31C so as to cover regions other than the regions corresponding to the intermediate magnetic layers 4Sa and 4Sb, C 4 F 8 The insulating film 7D in a region corresponding to the intermediate magnetic layers 4Sa and 4Sb is removed by reactive ion etching using. Here, the insulating film 7D separated from the insulating films 7Da and 7Db that are in contact with the stacked portions 20a and 20b by etching is hereinafter referred to as an insulating film 17B for convenience.
[0091]
Next, after removing the photoresist layer 31C, as shown in FIG. 24, a photoresist layer 31D is selectively formed by photolithography or the like so as to cover the insulating film 17B.
[0092]
After the photoresist layer 31D is formed, the NiFe layer covering the laminated portions 20a and 20b is removed by reverse sputtering, and the upper magnetic layer 4U made of, for example, NiFe is removed by sputtering or the like as shown in FIG. Form. Thus, the formation of the annular magnetic layers 4a and 4b including the lower magnetic layers 4Ba and 4Bb, the intermediate magnetic layers 4Sa and 4Sb, and the upper magnetic layers 4Ua and 4Ub is completed. Here, the intermediate magnetic layers 4Sa and 4Sb and the upper magnetic layers 4Ua and 4Ub are one specific example corresponding to the “upper magnetic layer” of the present invention.
[0093]
After the formation of the annular magnetic layers 4a and 4b is completed, the photoresist layer 31D is removed, and the unnecessary plating base film exposed on the insulating film 17B is removed by ion milling or the like. Finally, as shown in FIG. 26, for example, SiO 2 The insulating film 17C made of is formed. Thus, the formation of the TMR elements 120a and 120b is completed.
[0094]
Thereafter, write word line lead electrodes 41 are formed at both terminals of the write word line 6, bit line lead electrodes 42 are formed at both terminals of the bit lines 5a and 5b, and further, each terminal of the read word line 12 is formed. The read word line lead electrodes 43 are formed on both terminals.
[0095]
As described above, formation of the storage cell group 54 including the storage cell 1 including the pair of TMR elements 120a and 120b is temporarily completed.
[0096]
After this, the SiO 2 is further separated by a sputtering device, a CVD device, or the like. 2 Or aluminum oxide (Al 2 O 3 ) And a step of polishing the protective film to expose each of the extraction electrodes 41 to 43, thereby completing the manufacture of the magnetic memory device.
[0097]
As described above, according to the manufacturing method of the present embodiment, the annular magnetic layers 4a and 4b are formed so as to surround the laminated portions 20a and 20b and the laminated patterns 19a and 19b, so that the bit lines 5a and 5b are formed. It can be a write / read shared line through which both a write current and a read current can flow. This makes it possible to achieve a more compact configuration than when the write bit line and the read bit line are separately provided, which is advantageous for higher density.
[0098]
In addition, according to the manufacturing method of the present embodiment, the stacked patterns 19a and 19b are formed in a self-aligned manner using the bit lines 5a and 5b as a mask, so that processing with high alignment accuracy can be performed and the resist can be formed. The step of forming the pattern, the step of removing the pattern, and the like can be omitted, and the entire manufacturing process can be simplified.
[0099]
[Second embodiment]
Next, a magnetic memory device according to a second embodiment of the present invention will be described with reference to FIGS.
[0100]
FIG. 27 illustrates a cross-sectional configuration of the TMR element 121a in the magnetic memory device of the present embodiment, and corresponds to the TMR element 120a of FIG. 5 in the first embodiment. In FIG. 27, substantially the same parts as those shown in FIG. 5 are denoted by the same reference numerals. Note that the TMR element 121b has the same cross-sectional configuration as the TMR element 121a, and a description thereof will be omitted.
[0101]
In the following description, with respect to the configuration of the magnetic memory device of the present embodiment, the points that are different from the first embodiment will be mainly described, and other description will be omitted as appropriate.
[0102]
In the TMR element 120a of the first embodiment, the connection portion 14a constituting a part of the annular magnetic layer 4a functions as a magnetically sensitive layer. On the other hand, the TMR element 121a according to the present embodiment includes a magnetically sensitive layer including the connection portion 14a and the second magnetic layer 8a which are configured to be magnetically exchange-coupled to each other. This is to constitute a part of the layer 4a.
[0103]
More specifically, as shown in FIG. 27, the TMR element 121a has a laminated body S21a including a laminated portion 21a and a connecting portion 14a, and the laminated portion 21a is arranged in the second magnetic layer in order from the side of the connecting portion 14a. 8a, a tunnel barrier layer 3a, and a first magnetic layer 2a. The magnetization direction of the second magnetic layer 8a is changed by an external magnetic field. As described above, the second magnetic layer 8a functions as a magneto-sensitive layer together with the connection portion 14a. The second magnetic layer 8a is made of, for example, a simple substance of cobalt (Co), a cobalt iron alloy (CoFe), a cobalt platinum alloy (CoPt), or a nickel iron cobalt alloy (NiFeCo). Here, the connection portion 14a is a specific example corresponding to the “first magnetically sensitive portion” in the present invention, and the second magnetic layer 8a is a specific example corresponding to the “second magnetically sensitive portion” in the present invention. It is.
[0104]
In the TMR element 121a, the magneto-sensitive layer is constituted by two portions, that is, the connection portion 14a as the first magnetically sensitive portion and the second magnetic layer 8a as the second magnetically sensitive portion. The magnetization direction of the two magnetic layers 8a can be stabilized. In particular, it is desirable that the second magnetic layer 8a has a larger coercive force than the connection portion 14a. This is because the magnetization direction of the second magnetic layer 8a is further stabilized. Therefore, in this case, the coercive force of the connection portion 14a is smaller than that of the first embodiment, for example, (50 / 4π) × 10 3 It can be less than A / m.
[0105]
Further, it is desirable that the stacked body S21a having the coercive force difference type structure is configured such that the coercive force of the first magnetic layer 2a is larger than the coercive force of the second magnetic layer 8a. In that case, the coercive force of the first magnetic layer 2a is (50 / 4π) × 10 3 It is preferably larger than A / m, particularly (100 / 4π) × 10 3 A / m or more is desirable. This can prevent the magnetization direction of the first magnetic layer 2a from being affected by an unnecessary magnetic field such as an external disturbance magnetic field.
[0106]
As in the first embodiment, the coercive force of the connection portion 14a is (100 / 4π) × 10 3 It is desirable that the first magnetic layer 2a be configured to be smaller than the coercive force within the range of A / m or less. (100 / 4π) × 10 3 This is because a coercive force exceeding A / m may cause deterioration of the TMR element 121a due to heat generated by an increase in the write current. Further, when the coercive force of the connection portion 14a is equal to or more than the coercive force of the first magnetic layer 2a, the write current increases, and the magnetization direction of the first magnetic layer 2a as the magnetization fixed layer changes, This is because the function of the TMR element 121a as a storage element is deteriorated.
[0107]
Next, with reference to FIGS. 28A and 28B, a write operation in the TMR elements 121a and 121b constituting the storage cell 1 will be specifically described. FIGS. 28A and 28B show the relationship between the write current direction and the return magnetic field direction (magnetization direction) in the cross-sectional configuration of the TMR elements 121a and 121b, and are diagrams in the first embodiment. 7 (A) and 7 (B). In the TMR elements 121a and 121b, the connection portions 14a and 14b and the second magnetic layers 8a and 8b function as storage layers for storing information. That is, the magnetization directions of the connection portions 14a, 14b and the second magnetic layers 8a, 8b are reversed by the return magnetic field 34 generated by the write current flowing through the bit lines 5a, 5b and the write word line 6, and information is stored. You.
[0108]
FIGS. 28A and 28B show a case where write currents flow in the same direction to bit lines 5a and 5b and write word line 6 which pass through TMR elements 121a and 121b and are parallel to each other. Here, the magnetization directions of the first magnetic layers 2a and 2b are both fixed in the + X direction. FIG. 28A shows that a write current flows from the near side to the far side (in the + Y direction) in a direction perpendicular to the paper surface of the TMR element 121a, and a return magnetic field 34a is generated clockwise in the annular magnetic layer 4a. At the same time, a write current flows from the back to the front (in the −Y direction) in the direction perpendicular to the paper surface of the TMR element 121b, and the return magnetic field 34b is generated in the counterclockwise direction inside the annular magnetic layer 4b. Is shown. In this case, the magnetization direction of the connection portion 14a and the second magnetic layer 8a is in the + X direction, and the magnetization direction of the connection portion 14b and the second magnetic layer 8b is in the -X direction. On the other hand, FIG. 28B corresponds to the case where the current direction flowing through the bit lines 5a and 5b and the write word line 6 is completely opposite to the state shown in FIG. That is, in FIG. 28B, in the TMR element 121a, a write current flows from the back to the front (in the −Y direction) in a direction perpendicular to the plane of the paper, and returns inside the annular magnetic layer 4a counterclockwise. While the magnetic field 34a is generated, a write current flows from the near side to the back side (in the + Y direction) in the direction perpendicular to the plane of the paper in the TMR element 121b, and the return magnetic field 34b is generated clockwise in the annular magnetic layer 4b. It shows the case to do. In this case, the magnetization direction of the connection portion 14a and the second magnetic layer 8a is the -X direction, and the magnetization direction of the connection portion 14b and the second magnetic layer 8b is the + X direction.
[0109]
As apparent from FIGS. 28A and 28B, when a write current in the same direction flows through both the bit lines 5a and 5b and the write word line 6 penetrating the annular magnetic layers 4a and 4b, the connection portion 14a , 14b and the magnetization directions of the second magnetic layers 8a, 8b are inverted to record binary information. For example, when the state of FIG. 28A is “0”, the state of FIG. 28B is identified by setting it to “1”.
[0110]
When manufacturing the magnetic memory device according to the present embodiment, a flat surface including bit lines 5a and 5b is formed as shown in FIG. 21 through the steps described in the first embodiment. After that, the stacked portions 21a and 21b are formed on the bit lines 5a and 5b in the following manner. First, similarly to the first embodiment, a resist pattern is selectively formed by an i-line stepper or the like so as to cover regions other than the regions where the laminated portions 21a and 21b (first magnetic layers 2a and 2b) are formed. Form. Thereafter, the first magnetic layers 2a and 2b made of, for example, a CoFe layer are formed by sputtering or the like. Subsequently, an aluminum layer is formed on the first magnetic layers 2a and 2b, and the aluminum layer is oxidized to obtain tunnel barrier layers 3a and 3b. Further, the second magnetic layers 8a and 8b are formed on the tunnel barrier layers 3a and 3b by sputtering using, for example, CoFe, thereby completing the formation of the laminated portions 21a and 21b. Thereafter, through the same steps as in the first embodiment, a magnetic memory device including the TMR elements 121a and 121b including the stacked bodies S21a and S21b is completed.
[0111]
As described above, according to the TMR elements 121a and 121b in the magnetic memory device of the present embodiment, in addition to the configuration of the above-described first embodiment, between the tunnel barrier layers 3a and 3b and the connection portions 14a and 14b. Are provided with second magnetic layers 8a and 8b. For this reason, the connection portions 14a and 14b and the second magnetic layers 8a and 8b form exchange coupling, and the magnetization directions in the second magnetic layers 8a and 8b as the magneto-sensitive layers become more stable, so that the storage element becomes stable. The performance is further improved. Further, since the coercive force of the connection portions 14a and 14b can be suppressed smaller, the amount of heat generated can be reduced by reducing the current value during the write operation, and the function as a magnetic memory device can be sufficiently exhibited. it can.
[0112]
[Third Embodiment]
Next, a magnetic memory device according to a third embodiment of the present invention will be described with reference to FIG.
[0113]
FIG. 29 illustrates a cross-sectional configuration of the TMR element 122a in the magnetic memory device according to the present embodiment, and corresponds to FIG. 5 and FIG. In FIG. 29, substantially the same components as those shown in FIGS. 5 and 27 are denoted by the same reference numerals.
[0114]
In the following description, with respect to the configuration of the magnetic memory device of the present embodiment and the method of manufacturing the same, mainly the points different from the above-described second embodiment will be described, and the other description will be omitted as appropriate. In addition, the TMR element 122b has the same configuration as the TMR element 122a, and thus the description is omitted here.
[0115]
The TMR element 121a in the magnetic memory device according to the second embodiment includes connection portions 14a and 14b in which the magneto-sensitive layer forms a part of the annular magnetic layer 4, and second magnetic layers 8a and 8b, The connection portions 14a and 14b and the second magnetic layers 8a and 8b are configured to be magnetically exchange-coupled to each other.
[0116]
On the other hand, as shown in FIG. 29, the TMR element 122a in the magnetic memory device of the present embodiment further includes, between the connection portion 14a and the second magnetic layer 8a, in addition to the configuration of the TMR element 121a. A non-magnetic conductive layer 9a for providing antiferromagnetic coupling between the connection portion 14a and the second magnetic layer 8a is provided. The TMR element 122a includes a stacked body S22a including a stacked portion 22a and a connection portion 14a. The laminated portion 22a has a nonmagnetic conductive layer 9a, a second magnetic layer 8a, a tunnel barrier layer 3a, and a first magnetic layer 2a in this order from the connection portion 14a side. The nonmagnetic conductive layer 9a is made of, for example, ruthenium (Ru) or copper (Cu). Here, the nonmagnetic conductive layer 9a is a specific example corresponding to the “nonmagnetic conductive layer” of the present invention.
[0117]
In the TMR element 122a of the magnetic memory device according to the present embodiment, the coercive force of the connecting portion 14a is (50 / 4π) × 10 by the antiferromagnetic coupling between the connecting portion 14a and the second magnetic layer 8a. 3 Even if it is less than A / m, the problem that the magnetization direction in the connection portion 14a is disturbed by an unnecessary magnetic field such as an external disturbing magnetic field does not occur. For example, iron (Fe), NiFe, CoFe, NiFeCo, and cobalt ( Co) or the like can form the annular magnetic layers 4a and 4b.
[0118]
The second magnetic layer 8a serves as a portion for holding recording, and is stabilized by an anisotropic magnetic field due to antiferromagnetic coupling. The coercive force of the second magnetic layer 8a is (100 / 4π) × 10 3 It is preferably in the range of A / m or less and smaller than the coercive force of the first magnetic layer 2a.
[0119]
Subsequently, with reference to FIGS. 30A and 30B, a write operation in the TMR elements 122a and 122b forming the storage cell 1 will be specifically described. FIGS. 30A and 30B show the relationship between the write current direction and the return magnetic field direction (magnetization direction) in the cross-sectional structure of the TMR elements 122a and 122b, and are diagrams in the first embodiment. 7 (A) and 7 (B). In the TMR elements 122a and 122b, the connection portions 14a and 14b and the second magnetic layers 8a and 8b function as storage layers for storing information.
[0120]
FIGS. 30A and 30B show a case where write currents flow in the same direction to bit lines 5a and 5b and write word line 6 which pass through TMR elements 122a, 122ba and 122b and are parallel to each other. . Here, the magnetization directions of the first magnetic layers 2a and 2b are both fixed in the + X direction. FIG. 30A shows that a write current flows from the near side to the back side (in the + Y direction) in the direction perpendicular to the paper of the TMR element 122a, and the inside of the annular magnetic layer 4a surrounding the bit line 5a is rotated clockwise. In the TMR element 122b, a write current flows from the back to the front (in the −Y direction) in the direction perpendicular to the plane of the drawing, and a portion of the annular magnetic layer 4 surrounding the bit line 5b is generated. The case where the return magnetic field 34 is generated in the inside in the counterclockwise direction is shown. In this case, the magnetization direction of the second magnetic layer 8a is the -X direction, and the magnetization direction of the second magnetic layer 8b is the + X direction. On the other hand, FIG. 30B corresponds to the case where the current directions flowing through the bit lines 5a and 5b and the write word line 6 are completely opposite to the states shown in FIG. 30A. That is, FIG. 30B shows that the write current flows from the back to the front (in the −Y direction) in the direction perpendicular to the paper surface of the TMR element 122a, and the inside of the annular magnetic layer 4a surrounding the bit line 5a is shown. A return magnetic field 34a is generated in a counterclockwise direction, and a write current flows from the near side to the back side (in the + Y direction) in a direction perpendicular to the plane of the drawing in the TMR element 122b, so that the annular magnetic field surrounding the bit line 5b The case where the return magnetic field 34b is generated clockwise in the inside of the layer 4b is shown. In this case, the magnetization direction of the second magnetic layer 8a becomes the + X direction, and the magnetization direction of the second magnetic layer 8b becomes the -X direction.
[0121]
When currents flow in the same direction in the bit lines 5a and 5b and the write word line 6 in this way, the magnetization directions of the second magnetic layers 8a and 8b are reversed, and 0 or 1 is recorded. For example, when the state in FIG. 30A is set to 0, the state in FIG. Here, when the write currents flow in opposite directions, or when only one of the write currents flows, the magnetization directions of the second magnetic layers 8a and 8b are not reversed, and the data is not rewritten. It is not done.
[0122]
When manufacturing the magnetic memory device according to the present embodiment, a flat surface including bit lines 5a and 5b is formed as shown in FIG. 21 through the steps described in the first embodiment. After that, the stacked portions 22a and 22b are formed on the bit lines 5a and 5b in the following manner. First, similarly to the first and second embodiments, an i-line stepper or the like is used to selectively cover regions other than the regions where the laminated portions 22a and 22b (the first magnetic layers 2a and 2b) are formed. A resist pattern is formed. Thereafter, the first magnetic layers 2a and 2b made of, for example, a CoFe layer are formed by sputtering or the like. Subsequently, an aluminum layer is formed on the first magnetic layers 2a and 2b, and the aluminum layer is oxidized to obtain tunnel barrier layers 3a and 3b. Further, on the tunnel barrier layers 3a and 3b, the second magnetic layers 8a and 8b made of, for example, CoFe and the nonmagnetic conductive layers 9a and 9b made of a nonmagnetic metal material such as ruthenium (Ru) are formed by sputtering or the like. By forming them sequentially, the formation of the laminated portions 22a and 22b is completed. Thereafter, through the same steps as in the first and second embodiments, a magnetic memory device including the TMR elements 122a and 122b is completed.
[0123]
As described above, in the magnetic memory device according to the present embodiment, in addition to the configuration of the second embodiment, furthermore, the connection portions 14a and 14b of the annular magnetic layers 4a and 4b and the second magnetic layers 8a and 8b The nonmagnetic conductive layers 9a and 9b are provided between them. By doing so, strong antiferromagnetic coupling can be formed between the connection portions 14a, 14b and the second magnetic layers 8a, 8b, and the connection as a magneto-sensitive layer is generated by an unnecessary magnetic field due to an external disturbance magnetic field or the like. The magnetization directions of the portions 14a and 14b and the second magnetic layers 8a and 8b are more stable without being disturbed. In addition to the above, the coercive force of the connection portions 14a and 14b can be further reduced by the above configuration. Therefore, the amount of heat generated can be reduced by reducing the current value during the write operation, and the metal element and the like contained in the connection portions 14a and 14b diffuse and move to the second magnetic layers 8a and 8b. Can be shielded by providing the nonmagnetic conductive layers 9a and 9b, so that the thermal stability is improved. As a result, more stable writing can be performed.
[0124]
【Example】
Further, a specific example of the present embodiment will be described.
[0125]
In this example, based on the manufacturing method described in the first embodiment, a magnetic memory device in which a plurality of storage cells 1 having the cross-sectional structure shown in FIG. This is designated as Sample 1.
[0126]
With respect to the TMR element 120a in the magnetic memory device of Sample 1 described above, the MR ratio (MR ratio), switching current, and adjacent cell inversion current were measured. The results are shown in Table 1 as examples. Here, in order to compare the numerical values, the same measurement was performed for a magnetic memory device having a memory cell 101 having a structure without a continuous annular magnetic layer as shown in FIG. It is described together. Further, as shown in FIG. 41, the same applies to a magnetic memory device including the storage cell 201 having the stacked body S20a in a region outside the annular magnetic layer 4a, that is, in a region not surrounded by the annular magnetic layer 4a. The measurement was performed and the results are shown in Table 1 as Comparative Example 2. Comparative Example 1 includes a connection layer 113a that serves as a current path during a read operation and electrically connects the bit line 5a and the conductive layer 24a. Comparative Example 2 is configured to include a write-only write bit line 115a and a read-only read bit line 13. Note that the current values of the switching current and the adjacent cell inversion current are measured such that write currents of the same magnitude are simultaneously applied to the bit line 5a (write bit line 115a) and the write word line 6. did. The applied magnetic field at the time of measurement is (500 / 4π) × 10 3 A / m.
[0127]
[Table 1]
Figure 2004356153
[0128]
As shown in Table 1, although there was no significant difference in the MR ratio between the present embodiment and Comparative Examples 1 and 2, the switching current and the adjacent cell inversion current clearly improved in performance. Can be
[0129]
The switching current is a minimum current value necessary for inverting the magnetization direction in the storage cell to be written. Regarding this switching current, the present example showed a small value of 1.2 mA, which is less than one-fifth, compared to 6.8 mA of Comparative Example 1. Since the annular magnetic layers 4a and 4b are provided so as to be penetrated by the write word line 6 and the bit line 5, the magnetization reversal of the connection portions 14a and 14b as the magneto-sensitive layer can be efficiently performed. This indicates that the writing operation can be performed even with a small current. Also in comparison with Comparative Example 2, since the present embodiment has a relatively small switching current, the annular magnetic layers 4a and 4b surround the stacked bodies S20a and S20b, so that the efficiency is more efficient. This indicates that the magnetization reversal of the connection portions 14a and 14b can be performed, and the writing operation can be performed even with a smaller current.
[0130]
The adjacent cell inversion current indicates a current value in which the magnetization direction of a storage cell to which writing should not be performed is inverted by a current applied to a storage cell adjacent to a storage cell to be written. As shown in Table 1, it was found that in the present embodiment, even when a write current larger than that of the conventional example was applied, the magnetization direction in the adjacent memory cell was not reversed. This indicates that a closed magnetic path was formed, and the generation of a magnetic field that adversely affected adjacent storage cells could be suppressed. In particular, when compared with Comparative Example 2, the present embodiment also showed a relatively large adjacent cell reversal current, so that the annular magnetic layers 4a and 4b surrounded the stacked bodies S20a and S20b, and thus the adjacent magnetic cells 4a and 4b surrounded the stacked bodies S20a and S20b. This indicates that generation of a magnetic field that adversely affects the storage cell to be performed can be more reliably suppressed.
[0131]
As described above, according to the present embodiment, the TMR elements 120a and 120b surround the stacks S20a and S20b so that the direction along the stacking plane is the axial direction, and the bit lines 5 and the write word lines 6 And the annular magnetic layers 4a and 4b are formed so as to be penetrated along the axial direction, so that a closed magnetic path is formed by applying a current to both the bit line 5 and the write word line 6. The magnetization of the connection portions 14a and 14b of the TMR elements 120a and 120b can be more efficiently inverted, and the magnetic effect on the storage cell adjacent to the storage cell to be written can be obtained. Was found to be able to be reduced.
[0132]
As described above, the present invention has been described with reference to some embodiments. However, the present invention is not limited to these embodiments and modified examples, and can be variously modified. For example, in the present embodiment and each of the modifications, a Schottky diode is used as a rectifying element for preventing backflow. However, a bipolar transistor, which is also an element having a rectifying function, can be used.
[0133]
FIG. 31 shows a main configuration of a circuit in the case where bipolar transistors 76a and 76b are provided between the TMR elements 120a and 120b and the read word lines 12a and 12b. FIG. 32 shows a cross-sectional structure of bipolar transistors 76a and 76b. The bases B of the bipolar transistors 76a and 76b are connected to the word decode line 72. Each collector C is connected to the annular magnetic layers 4a and 4b via a connection layer 28, and each emitter E is connected to the read word line 12 via a connection layer 27.
[0134]
FIG. 33 shows the entire readout circuit in the case where the bipolar transistors 76a and 76b are provided. In this case, when a control signal from the Y-direction address decoder circuit 56A is transmitted to, for example, the sense amplifier circuit 56B of the unit read circuit 80n, the sense amplifier circuit 56B generates a read current so as to pass through the bit lines 5a and 5b. The control signal from Y-direction address decoder circuit 56A is also transmitted to read switch 83n at the same time, and read switch 83n is turned on. On the other hand, X-direction address decoder circuit 58A selects storage cell 1m and issues a control signal so as to pass through word decode line 72m. When the control signal from X-direction address decoder circuit 58A is transmitted to the bases B of bipolar transistors 76a and 76b, the collector C and emitter E become conductive. As a result, the read current passes through the TMR elements 120a and 120b of the memory cell 1m, and finally flows into the constant current circuit 58B via the read switch 83n. Like the diodes 75a and 75b, the bipolar transistors 76a and 76b also function to pass current in one direction, so that it is possible to avoid the read current sneak as shown in FIG.
[0135]
Further, as shown in FIG. 34, MOS transistors 77a and 77b can be used as rectifying elements for backflow prevention. In this case, each source S is connected to each of the TMR elements 120a and 120b, each drain D is connected to the read word line 12, and the gate G connected to the word decode line 72 is closed to turn on. can do. FIG. 35 shows the entire readout circuit when MOS transistors 77a and 77b are provided. The read operation in the read circuit shown in FIG. 35 is similar to that of the circuit using the bipolar transistors 76a and 76b (FIG. 33) except that the gate G is turned on by closing the gate G.
[0136]
In this embodiment, the case where the bit line and the write word line form a parallel portion has been described. However, the present invention is not limited to this case. However, the case where the annular magnetic layer is formed so as to surround the parallel portion is more preferable because the magnetization reversal of the free layer is more efficiently performed.
[0137]
Further, in the present embodiment, reading of information from each memory cell is performed by using a difference value of a read current flowing through each of a pair of TMR elements as an output. However, the present invention is not limited to this. For example, the value of the read current passing through a certain TMR element may be output as it is to detect whether it is in the high resistance state or the low resistance state.
[0138]
Further, in the present embodiment, as shown in FIG. 7, the stacked body in each TMR element is arranged on the upper side (opposite to the rectifying element), but is not limited to this. For example, as shown in FIG. 36, in each TMR element, the laminate may be arranged on the lower side (the side closer to the rectifying element).
[0139]
【The invention's effect】
As described above, according to the magnetoresistive effect element or the magnetic memory device of the present invention, the magnetoresistive layer includes the magnetosensitive layer whose magnetization direction changes due to the external magnetic field, and is configured so that the current flows in the direction perpendicular to the lamination plane. Since the laminated body and the annular magnetic layer configured to penetrate along the axial direction by a plurality of conductors while surrounding the laminated body so that the direction along the lamination plane is the axial direction, By passing a current in the same direction through a plurality of conductors (write / read lines and write-only lines), a closed magnetic path can be formed inside the annular magnetic layer. Therefore, the current magnetic field can be used more efficiently as compared with a case where the annular magnetic layer is not provided or a case where the laminate is provided in an area other than the area surrounded by the annular magnetic layer. The current required for the magnetization reversal of the layer can be made smaller. In particular, in the magnetic memory device of the present invention including a plurality of magneto-resistive elements, the magneto-resistive elements to be written are more likely to be written than in the case where the laminate is provided in a region other than the region surrounded by the annular magnetic layer. It is possible to reduce the magnetic influence on the adjacent magnetoresistive element.
[0140]
Furthermore, the laminate is electrically connected to the annular magnetic layer on one surface side, and is electrically connected to (at least) one of the plurality of conductors (write / read line) on the other surface side. When the connection is made, current can be supplied to the stacked body. In particular, in the magnetic memory device of the present invention including a plurality of magnetoresistive elements, since both the write current and the read current can flow through the write / read line, a more compact configuration can be achieved. , It is possible to increase the density.
[0141]
In particular, when a plurality of write lines (first and second write lines) extend parallel to each other in a region penetrating the annular magnetic layer, a plurality of conductive lines (write / read lines and The combined magnetic field generated in the magneto-sensitive layer by passing a current through the write-only line can be made larger than when these lines cross each other, and the magnetization reversal in the magneto-sensitive layer can be performed more efficiently. it can. As a result, the write current required for the magnetization reversal can be further reduced. Furthermore, since the magnetization directions of the plurality of magnetic domains in the magneto-sensitive layer can be satisfactorily aligned over the whole, higher reliability can be obtained.
[0142]
According to the magnetic memory device of the present invention, in particular, one magnetic storage cell includes a pair of magnetoresistive elements, and is provided on each current path of the read current supplied to the pair of magnetoresistive elements. In the case where a pair of rectifying elements provided and a read / write line for guiding the read current flowing through the pair of magnetoresistive elements to the ground are provided, the fluctuation due to the wraparound of the read current, that is, the read signal Noise can be reduced, and stable reading of magnetic information becomes possible.
[0143]
According to the method of manufacturing a magnetic memory device of the present invention, a step of forming a lower magnetic layer forming a part of an annular magnetic layer on a base, and a step of forming a first insulating film on the lower magnetic layer A step of forming a write-only line, and a write-read / write line extending over the write-only line via a second insulating film in parallel with the write-only line and the write-read / write line The step of forming so as to include the portion, the write / read line, the second insulating film, and the write-only line are sequentially etched and patterned to form the write-only line and the write-read line. Forming a laminated pattern including a portion extending parallel to each other with the second insulating film interposed therebetween; forming a laminated pattern forming a part of the laminated body on the laminated pattern; Electrically contacts only the laminated surface on the opposite side of the write / read line in the portion Forming the annular magnetic layer by providing the upper magnetic layer surrounding the stacked portion and the stacked pattern, so that only the stacked surface of the stacked portion opposite to the write / read line is electrically connected. As a result, an annular magnetic layer provided so as to surround the laminated portion and the laminated pattern so as to be in contact with each other is obtained. For this reason, a closed magnetic path that contributes to efficient magnetization reversal of each magneto-sensitive layer can be formed by flowing a write current to the write / read dual-purpose line, and the write current required for magnetization reversal of the magneto-sensitive layer can be reduced. In addition, a read current can be supplied to each stacked body via a write / read line. As a result, a more compact configuration can be achieved, which is advantageous for higher density.
[0144]
In particular, in the case where the laminate pattern is formed in a self-aligned manner by selectively etching the second insulating film and the write-only line using the write / read line as a mask in the laminate pattern forming step. In addition, processing with high alignment accuracy can be performed, and further, the entire manufacturing process can be simplified.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an overall configuration of a magnetic memory device according to a first embodiment of the present invention.
FIG. 2 is a plan view showing a configuration of a write line of the magnetic memory device shown in FIG.
FIG. 3 is a partial plan view showing a main configuration of a storage cell group of the magnetic memory device shown in FIG. 1;
FIG. 4 is a main part perspective view showing a main part configuration of a storage cell group of the magnetic memory device shown in FIG. 1;
FIG. 5 is a cross-sectional view showing a configuration of a cut surface of the memory cell shown in FIG. 3 along line VV.
FIG. 6 is another partial plan view showing a main configuration of a storage cell group of the magnetic memory device shown in FIG. 1;
FIG. 7 is a cross-sectional view showing a configuration of a cut surface of the memory cell shown in FIG. 6 along line VII-VII.
FIG. 8 is a circuit diagram showing a circuit configuration of the magnetic memory device shown in FIG. 1;
9 is a partially enlarged view of the circuit configuration shown in FIG.
FIG. 10 is an enlarged cross-sectional view illustrating one step in a method of manufacturing the magnetic memory device illustrated in FIG.
FIG. 11 is an enlarged sectional view illustrating a step following FIG. 10;
FIG. 12 is an enlarged sectional view illustrating a step following FIG. 11;
FIG. 13 is an enlarged sectional view illustrating a step following FIG. 12;
FIG. 14 is an enlarged cross-sectional view illustrating a step following FIG.
FIG. 15 is an enlarged sectional view illustrating a step following FIG. 14;
FIG. 16 is an enlarged sectional view illustrating a step following FIG. 15;
FIG. 17 is an enlarged sectional view illustrating a step following FIG. 16;
FIG. 18 is an enlarged sectional view illustrating a step following FIG. 17;
FIG. 19 is an enlarged sectional view illustrating a step following FIG. 18;
FIG. 20 is an enlarged sectional view illustrating a step following FIG. 19;
FIG. 21 is an enlarged sectional view illustrating a step following FIG. 20;
FIG. 22 is an enlarged sectional view illustrating a step following FIG. 21;
FIG. 23 is an enlarged sectional view illustrating a step following FIG. 22;
FIG. 24 is an enlarged sectional view illustrating a step following FIG. 23;
FIG. 25 is an enlarged sectional view illustrating a step following FIG. 24;
FIG. 26 is an enlarged sectional view illustrating a step following FIG. 25;
FIG. 27 is a cross-sectional view showing a cross-sectional configuration of a magnetoresistive element in a magnetic memory device according to a second embodiment of the present invention.
28 is an explanatory diagram illustrating a relationship between a write current direction and a return magnetic field direction (magnetization direction) in the cross-sectional configuration of the magnetoresistive element illustrated in FIG. 27.
FIG. 29 is a cross-sectional view illustrating a cross-sectional configuration of a magnetoresistive element in a magnetic memory device according to a third embodiment of the present invention.
30 is an explanatory diagram illustrating a relationship between a write current direction and a return magnetic field direction (magnetization direction) in the cross-sectional configuration of the magnetoresistive element illustrated in FIG. 29.
FIG. 31 is a partially enlarged view showing a modification of the rectifier in the circuit configuration shown in FIG.
FIG. 32 is a partial cross-sectional view showing a cross-sectional configuration in a modification of the rectifier shown in FIG.
FIG. 33 is a circuit diagram showing an overall circuit configuration in a modified example of the rectifier shown in FIG. 31.
FIG. 34 is a partially enlarged view showing another modification of the rectifier in the circuit configuration shown in FIG.
FIG. 35 is a circuit diagram showing an overall circuit configuration in another modified example of the rectifier shown in FIG. 34.
FIG. 36 is a cross-sectional view showing a cross-sectional configuration of a storage cell as a modification of the magnetic memory device shown in FIG. 1;
FIG. 37 is a circuit diagram showing a circuit configuration as a comparative example corresponding to the circuit configuration shown in FIG. 8;
FIG. 38 is a plan view for explaining the configuration of a magnetic memory device as a conventional example.
FIG. 39 is a cross-sectional view for explaining a main part configuration of a magnetic memory device as a conventional example.
FIG. 40 is a cross-sectional view for explaining a main configuration of a magnetic memory device as a comparative example.
FIG. 41 is a cross-sectional view for explaining a main configuration of a magnetic memory device as another comparative example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... memory cell, 2 ... 1st magnetic layer, 3 ... tunnel barrier layer, 4 ... annular magnetic layer, 5 ... bit line, 6 ... write word line, 7 ... insulating film, 8 ... 2nd magnetic layer, 9 ... Non-magnetic conductive layer, 10 parallel portion, 12 read word line, 14 connection portion, 19 laminated pattern, S20, S21, S22 laminated body, 41 write word line lead electrode, 42 bit line lead electrode , 43... Read-out word line lead-out electrodes, 120 a, 120 b...

Claims (36)

外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、
前記積層面に沿った方向を軸方向とするように前記積層体を取り囲むと共に、複数の導線によって前記軸方向に沿って貫かれるように構成された環状磁性層と
を備えたことを特徴とする磁気抵抗効果素子。A laminated body including a magneto-sensitive layer whose magnetization direction is changed by an external magnetic field, and configured to allow a current to flow in a direction perpendicular to the lamination plane;
An annular magnetic layer configured to surround the laminate so that a direction along the lamination surface is the axial direction, and to be penetrated along the axial direction by a plurality of conductive wires. Magnetoresistive element. 前記積層体は、その一方の面側において前記環状磁性層と電気的に接続されていると共に、他方の面側において前記複数の導線のうちのいずれか１つと電気的に接続されている
ことを特徴とする請求項１に記載の磁気抵抗効果素子。The laminated body is electrically connected to the annular magnetic layer on one surface side, and electrically connected to any one of the plurality of conductive wires on the other surface side. The magnetoresistive element according to claim 1, wherein: 前記複数の導線は、前記環状磁性層を貫く領域において互いに平行に延びている
ことを特徴とする請求項１または請求項２に記載の磁気抵抗効果素子。3. The magnetoresistive element according to claim 1, wherein the plurality of conductors extend parallel to each other in a region penetrating the annular magnetic layer. 4. 前記感磁層は、互いに磁気的に交換結合するように構成された第１および第２の感磁部分を含み、
前記第１の感磁部分が、前記環状磁性層のうちの一部分を構成している
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の磁気抵抗効果素子。The magneto-sensitive layer includes first and second magneto-sensitive portions configured to be magnetically exchange-coupled to each other;
4. The magnetoresistive element according to claim 1, wherein the first magnetically sensitive portion forms a part of the annular magnetic layer. 5. 前記第１の感磁部分と前記第２の感磁部分との間に、前記第１の感磁部分と前記第２の感磁部分とを反強磁性結合させるための非磁性導電層が配設されている
ことを特徴とする請求項４に記載の磁気抵抗効果素子。A nonmagnetic conductive layer for antiferromagnetically coupling the first and second magnetically sensitive parts is disposed between the first and second magnetically sensitive parts. The magnetoresistance effect element according to claim 4, wherein the magnetoresistance effect element is provided. 前記第２の感磁部分が前記第１の感磁部分よりも大きな保磁力を有する
ことを特徴とする請求項４または請求項５に記載の磁気抵抗効果素子。The magnetoresistive element according to claim 4, wherein the second magnetically sensitive part has a larger coercive force than the first magnetically sensitive part. 前記積層体は、
非磁性層と、
前記非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、
前記非磁性層の前記第１の磁性層と反対側に積層され、前記第２の感磁部分として機能する第２の磁性層と
を含み、
前記積層体に流れる電流に基づいて情報が検出される
ことを特徴とする請求項４ないし請求項６のいずれか１項に記載の磁気抵抗効果素子。The laminate,
A non-magnetic layer,
A first magnetic layer laminated on one side of the nonmagnetic layer and having a fixed magnetization direction;
A second magnetic layer stacked on the opposite side of the nonmagnetic layer from the first magnetic layer and functioning as the second magnetically sensitive portion;
7. The magnetoresistive element according to claim 4, wherein information is detected based on a current flowing through the stacked body. 8. 前記第１の磁性層が前記第２の磁性層よりも大きな保磁力を有する
ことを特徴とする請求項７に記載の磁気抵抗効果素子。8. The magnetoresistive element according to claim 7, wherein the first magnetic layer has a larger coercive force than the second magnetic layer. 前記非磁性層が、トンネル効果を生じさせ得る絶縁層からなる
ことを特徴とする請求項７または請求項８に記載の磁気抵抗効果素子。9. The magnetoresistive element according to claim 7, wherein the nonmagnetic layer is formed of an insulating layer capable of generating a tunnel effect. 前記感磁層は、前記環状磁性層のうちの一部分を構成している
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の磁気抵抗効果素子。4. The magnetoresistive element according to claim 1, wherein the magnetosensitive layer forms a part of the annular magnetic layer. 5. 前記積層体は、
非磁性層と、
前記非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、
前記非磁性層の前記第１の磁性層と反対側に積層された前記感磁層と
を含み、
前記積層体に流れる電流に基づいて情報が検出される
ことを特徴とする請求項１０に記載の磁気抵抗効果素子。The laminate,
A non-magnetic layer,
A first magnetic layer laminated on one side of the nonmagnetic layer and having a fixed magnetization direction;
The magneto-sensitive layer laminated on the opposite side of the non-magnetic layer from the first magnetic layer,
11. The magnetoresistive element according to claim 10, wherein information is detected based on a current flowing through the stacked body. 前記第１の磁性層が前記感磁層よりも大きな保磁力を有することを特徴とする請求項１１に記載の磁気抵抗効果素子。The magnetoresistive element according to claim 11, wherein the first magnetic layer has a larger coercive force than the magnetosensitive layer. 前記非磁性層が、トンネル効果を生じさせ得る絶縁層からなる
ことを特徴とする請求項１１または請求項１２に記載の磁気抵抗効果素子。13. The magnetoresistive element according to claim 11, wherein the nonmagnetic layer is formed of an insulating layer capable of causing a tunnel effect. 複数の書込専用線と、これら複数の書込専用線と交差するように延びる複数の書込読出兼用線と、
外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子と
を備え、
前記磁気抵抗効果素子は、前記積層面に沿った方向を軸方向とするように前記積層体を取り囲むと共に前記書込読出兼用線および書込専用線によって前記軸方向に沿って貫かれるように構成された環状磁性層、を含む
ことを特徴とする磁気メモリデバイス。A plurality of write-only lines, a plurality of write / read lines extending to intersect the plurality of write-only lines,
Including a magneto-sensitive layer whose magnetization direction is changed by an external magnetic field, comprising a plurality of magnetoresistive elements each including a stacked body configured to allow a current to flow in a direction perpendicular to the stacking surface,
The magnetoresistive element surrounds the stacked body so that a direction along the lamination plane is an axial direction, and is penetrated in the axial direction by the write / read line and the write-only line. A magnetic memory device, comprising: an annular magnetic layer formed. １つの磁気記憶セルが、一対の前記磁気抵抗効果素子を含んで構成されている
ことを特徴とする請求項１４に記載の磁気メモリデバイス。The magnetic memory device according to claim 14, wherein one magnetic storage cell includes a pair of the magnetoresistive elements. 前記積層体は、その一方の面側において前記環状磁性層と電気的に接続されていると共に、他方の面側において前記書込読出兼用線と電気的に接続されている
ことを特徴とする請求項１４または請求項１５に記載の磁気メモリデバイス。The laminated body is electrically connected to the annular magnetic layer on one surface side, and is electrically connected to the write / read line on the other surface side. 16. The magnetic memory device according to claim 14 or claim 15. 前記書込読出兼用線と前記書込専用線とは、前記環状磁性層を貫く領域において互いに平行に延びている
ことを特徴とする請求項１４ないし請求項１６に記載の磁気メモリデバイス。17. The magnetic memory device according to claim 14, wherein the write / read line and the write-only line extend in parallel with each other in a region penetrating the annular magnetic layer. 前記感磁層は、互いに磁気的に交換結合するように構成された第１および第２の感磁部分を含み、
前記第１の感磁部分が、前記環状磁性層のうちの一部分を構成している
ことを特徴とする請求項１４ないし請求項１７のいずれか１項に記載の磁気メモリデバイス。The magneto-sensitive layer includes first and second magneto-sensitive portions configured to be magnetically exchange-coupled to each other;
18. The magnetic memory device according to claim 14, wherein the first magnetically sensitive part forms a part of the annular magnetic layer. 前記第１の感磁部分と前記第２の感磁部分との間に、前記第１の感磁部分と前記第２の感磁部分とをそれぞれ反強磁性結合させるための非磁性導電層が配設されている
ことを特徴とする請求項１８に記載の磁気メモリデバイス。A nonmagnetic conductive layer for antiferromagnetically coupling the first and second magnetically sensitive portions between the first and second magnetically sensitive portions is provided between the first and second magnetically sensitive portions. The magnetic memory device according to claim 18, wherein the magnetic memory device is provided. 前記第２の感磁部分が前記第１の感磁部分よりも大きな保磁力を有する
ことを特徴とする請求項１８または請求項１９に記載の磁気メモリデバイス。20. The magnetic memory device according to claim 18, wherein the second magnetically sensitive part has a larger coercive force than the first magnetically sensitive part. 前記積層体は、それぞれ、
非磁性層と、
前記非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、
前記非磁性層の前記第１の磁性層と反対側に積層され、前記第２の感磁部分として機能する第２の磁性層と
を含み、
前記積層体に流れる電流に基づいて情報が検出される
ことを特徴とする請求項１８ないし請求項２０のいずれか１項に記載の磁気メモリデバイス。The laminate, respectively,
A non-magnetic layer,
A first magnetic layer laminated on one side of the nonmagnetic layer and having a fixed magnetization direction;
A second magnetic layer stacked on the opposite side of the nonmagnetic layer from the first magnetic layer and functioning as the second magnetically sensitive portion;
The magnetic memory device according to any one of claims 18 to 20, wherein information is detected based on a current flowing through the stacked body. 前記第１の磁性層が前記第２の磁性層よりも大きな保磁力を有する
ことを特徴とする請求項２１に記載の磁気メモリデバイス。22. The magnetic memory device according to claim 21, wherein the first magnetic layer has a larger coercive force than the second magnetic layer. 前記非磁性層が、トンネル効果を生じさせ得る絶縁層からなる
ことを特徴とする請求項２１または請求項２２に記載の磁気メモリデバイス。23. The magnetic memory device according to claim 21, wherein the nonmagnetic layer is formed of an insulating layer capable of causing a tunnel effect. 前記感磁層は、前記環状磁性層のうちの一部分を構成している
ことを特徴とする請求項１４ないし請求項１７のいずれか１項に記載の磁気メモリデバイス。18. The magnetic memory device according to claim 14, wherein the magneto-sensitive layer forms a part of the annular magnetic layer. 前記積層体は、
非磁性層と、
前記非磁性層の一方側に積層され磁化方向の固定された第１の磁性層と、
前記非磁性層の前記第１の磁性層と反対側に積層された前記感磁層と
を含み、
前記積層体に流れる電流に基づいて情報が検出される
ことを特徴とする請求項２４に記載の磁気メモリデバイス。The laminate,
A non-magnetic layer,
A first magnetic layer laminated on one side of the nonmagnetic layer and having a fixed magnetization direction;
The magneto-sensitive layer laminated on the opposite side of the non-magnetic layer from the first magnetic layer,
25. The magnetic memory device according to claim 24, wherein information is detected based on a current flowing through the stacked body. 前記第１の磁性層が前記感磁層よりも大きな保磁力を有する
ことを特徴とする請求項２５に記載の磁気メモリデバイス。26. The magnetic memory device according to claim 25, wherein the first magnetic layer has a larger coercive force than the free layer. 前記非磁性層が、トンネル効果を生じさせ得る絶縁層からなる
ことを特徴とする請求項２５または請求項２６に記載の磁気メモリデバイス。27. The magnetic memory device according to claim 25, wherein the nonmagnetic layer is formed of an insulating layer capable of causing a tunnel effect. 書込動作時において、前記書込読出兼用線および書込専用線の双方を流れる電流により生ずる磁界によって、前記一対の磁気抵抗効果素子における一対の感磁層の磁化方向が互いに反平行を向くように変化し、前記磁気記憶セルに情報が記憶される
ことを特徴とする請求項１５ないし請求項２７のいずれか１項に記載の磁気メモリデバイス。During a write operation, a magnetic field generated by a current flowing through both the write / read line and the write-only line causes the magnetization directions of the pair of magneto-sensitive layers of the pair of magnetoresistive elements to be antiparallel to each other. 28. The magnetic memory device according to claim 15, wherein information is stored in the magnetic storage cell. 前記一対の磁気抵抗効果素子における前記一対の感磁層の一方が第１の方向に磁化し他方が前記第１の方向と反平行をなす第２の方向に磁化する第１の状態と、前記一対の感磁層の一方が前記第２の方向に磁化し他方が前記第１の方向に磁化する第２の状態の、いずれかをとり、
前記第１および第２の状態に対応して前記磁気記憶セルに情報が記憶される
ことを特徴とする請求項２８に記載の磁気メモリデバイス。A first state in which one of the pair of magnetosensitive layers in the pair of magnetoresistive elements is magnetized in a first direction and the other is magnetized in a second direction that is antiparallel to the first direction; One of a second state in which one of the pair of magnetosensitive layers is magnetized in the second direction and the other is magnetized in the first direction,
29. The magnetic memory device according to claim 28, wherein information is stored in the magnetic storage cell corresponding to the first and second states. 一対の前記書込読出兼用線は、前記一対の磁気抵抗効果素子の各々に読出電流を供給するものであり、一対の前記積層体の各々に流れる前記読出電流に基づいて前記磁気記憶セルから情報が読み出される
ことを特徴とする請求項１５ないし請求項２９のいずれか１項に記載の磁気メモリデバイス。The pair of write / read lines is for supplying a read current to each of the pair of magnetoresistive elements, and information from the magnetic memory cell is provided based on the read current flowing through each of the pair of stacked bodies. 30. The magnetic memory device according to claim 15, wherein is read. 前記一対の書込読出兼用線の各々から前記一対の磁気抵抗効果素子の各々に読出電流が供給され、この一対の読出電流値の差分に基づいて前記磁気記憶セルから情報が読み出される
ことを特徴とする請求項３０に記載の磁気メモリデバイス。A read current is supplied to each of the pair of magnetoresistive elements from each of the pair of write / read lines, and information is read from the magnetic memory cell based on a difference between the pair of read current values. 31. The magnetic memory device according to claim 30, wherein 前記一対の磁気抵抗効果素子に供給された読出電流の各電流経路上にそれぞれ設けられた一対の整流素子と、
前記一対の磁気抵抗効果素子を流れた読出電流を接地へと導く読出専用線と
を備えたことを特徴とする請求項３１に記載の磁気メモリデバイス。A pair of rectifying elements provided on each current path of the read current supplied to the pair of magnetoresistive elements,
32. The magnetic memory device according to claim 31, further comprising: a read-only line for guiding a read current flowing through the pair of magnetoresistive elements to ground. 前記一対の整流素子は、前記一対の磁気抵抗効果素子と前記一対の読出専用線との間にそれぞれ設けられている
ことを特徴とする請求項３２に記載の磁気メモリデバイス。33. The magnetic memory device according to claim 32, wherein the pair of rectifying elements are provided between the pair of magnetoresistive elements and the pair of read-only lines. 前記整流素子は、ショットキーダイオード、ＰＮ接合型ダイオード、バイポーラトランジスタ、またはＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）トランジスタのいずれかである
ことを特徴とする請求項３２または請求項３３に記載の磁気メモリデバイス。34. The magnetic memory device according to claim 32, wherein the rectifying element is one of a Schottky diode, a PN junction diode, a bipolar transistor, and a MOS (Metal-Oxide-Semiconductor) transistor. . 複数の書込専用線と、これら複数の書込専用線と交差するように延びる複数の書込読出兼用線と、
外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、前記積層面に沿った方向を軸方向とするように前記積層体を取り囲むと共に、前記書込読出兼用線および書込専用線によって前記軸方向に沿って貫かれるように構成された環状磁性層とを含む複数の磁気抵抗効果素子と
を備えた磁気メモリデバイスを製造するための方法であって、
基体の上に、前記環状磁性層の一部をなす下部磁性層を形成する工程と、
前記下部磁性層の上に、第１の絶縁膜を介して前記書込専用線を形成する工程と、
前記書込専用線の上に、第２の絶縁膜を介して前記書込読出兼用線を、前記書込専用線および書込読出兼用線が互いに平行に延在する部分を含むように形成する工程と、
前記書込読出兼用線と、前記第２の絶縁膜と、前記書込専用線とを順次エッチングしてパターニングすることにより、前記書込専用線および書込読出兼用線が前記第２の絶縁膜を挟んで互いに平行に延在する部分を含む積層パターンを形成する積層パターン形成工程と、
前記積層パターンの上に、前記積層体の一部をなす積層部分を形成する工程と、
前記積層部分における前記書込読出兼用線とは反対側の積層面のみと電気的に接するように、前記積層部分および積層パターンを取り囲む上部磁性層を設けることにより前記環状磁性層を形成する工程と
を含むことを特徴とする磁気メモリデバイスの製造方法。A plurality of write-only lines, a plurality of write / read lines extending to intersect the plurality of write-only lines,
A laminated body including a magneto-sensitive layer whose magnetization direction is changed by an external magnetic field, wherein a current flows in a direction perpendicular to the laminated surface; and And a plurality of magnetoresistive elements including an annular magnetic layer configured to penetrate along the axial direction by the write / read line and the write-only line. A method for
Forming a lower magnetic layer forming a part of the annular magnetic layer on a base;
Forming the write-only line on the lower magnetic layer via a first insulating film;
The write / read line is formed on the write-only line via a second insulating film so as to include a portion where the write-only line and the write-read line extend parallel to each other. Process and
The write / read line, the second insulating film, and the write-only line are sequentially etched and patterned, so that the write-only line and the write-read line are the second insulating film. A laminate pattern forming step of forming a laminate pattern including portions extending in parallel with each other with the
Forming a laminated portion forming a part of the laminated body on the laminated pattern;
Forming the annular magnetic layer by providing an upper magnetic layer surrounding the stacked portion and the stacked pattern so as to be in electrical contact with only the stacked surface of the stacked portion opposite to the write / read line; A method for manufacturing a magnetic memory device, comprising: 前記積層パターン形成工程において、
前記書込読出兼用線をマスクとして前記第２の絶縁膜および前記書込専用線を選択的にエッチングすることにより、前記積層パターンを自己整合的に形成する
ことを特徴とする請求項３５に記載の磁気メモリデバイスの製造方法。In the laminated pattern forming step,
36. The laminate pattern is formed in a self-aligned manner by selectively etching the second insulating film and the write-only line using the write / read line as a mask. Of manufacturing a magnetic memory device.
JP2003148761A 2003-05-27 2003-05-27 Method for manufacturing magnetic memory device Expired - Fee Related JP4556385B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003148761A JP4556385B2 (en) 2003-05-27 2003-05-27 Method for manufacturing magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003148761A JP4556385B2 (en) 2003-05-27 2003-05-27 Method for manufacturing magnetic memory device

Publications (2)

Publication Number Publication Date
JP2004356153A true JP2004356153A (en) 2004-12-16
JP4556385B2 JP4556385B2 (en) 2010-10-06

Family

ID=34045045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003148761A Expired - Fee Related JP4556385B2 (en) 2003-05-27 2003-05-27 Method for manufacturing magnetic memory device

Country Status (1)

Country Link
JP (1) JP4556385B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0293373A (en) * 1988-09-29 1990-04-04 Nippon Denso Co Ltd Current detector
JPH11501438A (en) * 1995-02-13 1999-02-02 インテグレイテッド マイクロトランスデューサー エレクトロニクス コーポレイション Nonvolatile magnetoresistive memory with completely closed magnetic flux action
JP2001237470A (en) * 2000-02-23 2001-08-31 Sharp Corp Magnetic tunnel junction element and magnetic memory using the same
JP2001273759A (en) * 2000-03-27 2001-10-05 Sharp Corp Magnetic memory cell and magnetic memory device
JP2002289807A (en) * 2001-03-27 2002-10-04 Toshiba Corp Magnetic memory device and magnetoresistance effect element
JP2003030976A (en) * 2001-04-02 2003-01-31 Hewlett Packard Co <Hp> Cladded read conductor for pinned-on-fly soft reference layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0293373A (en) * 1988-09-29 1990-04-04 Nippon Denso Co Ltd Current detector
JPH11501438A (en) * 1995-02-13 1999-02-02 インテグレイテッド マイクロトランスデューサー エレクトロニクス コーポレイション Nonvolatile magnetoresistive memory with completely closed magnetic flux action
JP2001237470A (en) * 2000-02-23 2001-08-31 Sharp Corp Magnetic tunnel junction element and magnetic memory using the same
JP2001273759A (en) * 2000-03-27 2001-10-05 Sharp Corp Magnetic memory cell and magnetic memory device
JP2002289807A (en) * 2001-03-27 2002-10-04 Toshiba Corp Magnetic memory device and magnetoresistance effect element
JP2003030976A (en) * 2001-04-02 2003-01-31 Hewlett Packard Co <Hp> Cladded read conductor for pinned-on-fly soft reference layer

Also Published As

Publication number Publication date
JP4556385B2 (en) 2010-10-06

Similar Documents

Publication Publication Date Title
JP6374452B2 (en) Magnetic memory
US7026677B2 (en) Magnetoresistive element, magnetic memory cell, and magnetic memory device, and method for manufacturing the same
JP4596230B2 (en) Magnetic memory device and manufacturing method thereof
JP4729836B2 (en) Magnetic storage cell, magnetic memory device, and method of manufacturing magnetic memory device
US7002840B2 (en) Magnetoresistive element including a yoke that surrounds a conductor, magnetic memory cell and magnetic memory device including the same
JP4868431B2 (en) Magnetic storage cell and magnetic memory device
JP4720067B2 (en) Magnetic storage cell, magnetic memory device, and method of manufacturing magnetic memory device
US7470964B2 (en) Magnetic memory and manufacturing method thereof
JP2006108316A (en) Memory element and memory
JP2011253884A (en) Magnetic memory device
US7157760B2 (en) Magnetic memory device and method of manufacturing magnetic memory device
JP4556385B2 (en) Method for manufacturing magnetic memory device
JP4544396B2 (en) Magnetic storage cell and magnetic memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees