JP2004354758A

JP2004354758A - Liquid crystal display

Info

Publication number: JP2004354758A
Application number: JP2003152999A
Authority: JP
Inventors: Seiichiro Mori; 成一郎森; Hiroyuki Murai; 博之村井; Isao Nishino; 功西野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-05-29
Filing date: 2003-05-29
Publication date: 2004-12-16
Anticipated expiration: 2023-05-29
Also published as: JP4434628B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display which has small power consumption. <P>SOLUTION: A precharging circuit 7 of the color liquid crystal display has a capacitor 9 which has a capacity value much larger than the sum of capacity values of parasitic capacities 4 between respective source lines SL and a common electrode and receives a ground potential VSS at its one electrode, and N type TFTs 8 which are provided corresponding to the respective source lines SL and connected between the corresponding source lines SL and the other electrode of the capacitor 9 and turn on in a specified period before and after level variation of a common potential VCOM. Therefore, the source lines SL have no level variation when the common potential VCOM varies in level, the power consumption may be small. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明は液晶表示装置に関し、特に、画像信号に従って画像を表示する液晶表示装置に関する。
【０００２】
【従来の技術】
従来より、液晶表示装置では、液晶の劣化防止および駆動電圧の低減化を図るため、液晶セルの一方電極および他方電極（共通電極）の電位の高低関係を所定周期で反転させる方式が採用されている。
【０００３】
また、高解像度化に伴って増加するソース線駆動アンプの数を減らすため、複数のソース線に１つのソース線駆動アンプを設け、１つのソース線駆動アンプの出力ノードを複数のソース線に所定時間ずつ接続するマルチプレクサを設ける方式もある（たとえば特許文献１参照）。
【０００４】
【特許文献１】
特開平９−３３８９１号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記２つの方式が採用された従来の液晶表示装置では、アンプの出力ノードに接続されていないソース線はハイインピーダンス状態にされるので、共通電極の電位が変動するとソース線および共通電極間の寄生容量を介してソース線の電位が変動し、ソース線を駆動するために消費される電力が大きくなるという問題があった。
【０００６】
それゆえに、この発明の主たる目的は、消費電力が小さくて済む液晶表示装置を提供することである。
【０００７】
【課題を解決するための手段】
この発明に係る液晶表示装置は、画像信号に従って画像を表示する液晶表示装置であって、複数行複数列に配置された複数の液晶セルと、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のソース線と、各液晶セルに対応して設けられ、対応の液晶セルの一方電極と対応のソース線との間に接続され、そのゲートが対応のゲート線に接続されたトランジスタとを含み、複数の液晶セルの共通電極の電位は所定周期で第１および第２電位に交互に切換えられる画素アレイ、複数のゲート線を所定時間ずつ順次選択し、選択したゲート線を選択レベルにしてそのゲート線に対応する各トランジスタを導通させるゲート線選択／駆動回路、画像信号に従って、各ゲート線が選択レベルにされている間の書込期間に複数のソース線の各々に階調電位を与え、書込期間以外の期間は複数のソース線の各々から電気的に絶縁されるソース線駆動回路、および各書込期間の前の第１プリチャージ期間と、共通電極の電位の切換時の前の第２プリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路を備えたものである。
【０００８】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置の構成を示す回路ブロック図である。図１において、このカラー液晶表示装置は、画素アレイ１、ゲート線選択／駆動回路５、プリチャージ制御回路６、プリチャージ回路７、ソース線駆動回路１０、マルチプレクサ制御回路１３、およびマルチプレクサ１４を備える。
【０００９】
画素アレイ１は、複数行複数列に配置された複数の液晶セル２を含む。複数の液晶セル２は、各行において３つずつグループ化されている。各グループの３つの液晶セル２には、それぞれＲ，Ｇ，Ｂのフィルタ（図示せず）が設けられている。３つの液晶セル２は、１つの画素を構成する。
【００１０】
また、画素アレイ１は、各液晶セル２に対応して設けられたＮ型ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）３と、各行に対応して設けられたゲート線ＧＬと、各グループ列に対応して設けられたＲ，Ｇ，Ｂ用の３本のソース線ＳＬ１〜ＳＬ３とを含む。Ｎ型ＴＦＴ３は、対応のソース線ＳＬと対応の液晶セル２の一方電極との間に接続され、そのゲートは対応のゲート線ＧＬに接続される。液晶セル２の他方電極すなわち対向共通電極は共通電位ＶＣＯＭを受ける。各ソース線ＳＬと対向電極との間には寄生容量４が存在する。なお、各液晶セル２に対応して補助キャパシタも設けられているが、図面の簡単化のため図示は省略されている。
【００１１】
あるゲート線ＧＬが選択レベルの「Ｈ」レベルに立上げられると、そのゲート線ＧＬに対応する各Ｎ型ＴＦＴ３が導通する。各ソース線ＳＬの階調電位ＶＧは、導通したＮ型ＴＦＴ３を介して液晶セル２の一方電極に与えられる。液晶セル２は、階調電位ＶＧと共通電位ＶＣＯＭの電位差に充電される。液晶セル２の光透過率は、電極間電圧に応じて変化する。
【００１２】
ゲート線選択／駆動回路５は、複数のゲート線ＧＬを１水平期間ずつ順次選択し、選択したゲート線ＧＬを選択レベルの「Ｈ」レベルにする。プリチャージ制御回路６は、プリチャージ信号ＰＲを出力する。プリチャージ回路７は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８と、キャパシタ９とを含む。Ｎ型ＴＦＴ８は、対応のソース線ＳＬの一方端とキャパシタ９の一方電極との間に接続され、そのゲートはプリチャージ信号ＰＲを受ける。キャパシタ９の他方電極は、接地電位ＶＳＳを受ける。キャパシタ９の容量値は、ソース線ＳＬの寄生容量４の容量値の総和よりも十分大きな値に設定されている。
【００１３】
プリチャージ信号ＰＲが活性化レベルの「Ｈ」レベルに立上げられると、各Ｎ型ＴＦＴ８が導通し、全ソース線ＳＬの一方端が短絡されて全ソース線ＳＬの電位がイコライズされる。このとき各ソース線ＳＬの電位ＶＰは、通常はソース線ＳＬの電位の「Ｈ」レベルＶＳＨと「Ｌ」レベルＶＳＬの中間レベル（ＶＳＨ＋ＶＳＬ）／２になる。キャパシタ９の一方電極は、その電位ＶＰに充電される。
【００１４】
ソース線駆動回路１０は、ソース制御回路１１と、各グループ列に対応して設けられたアンプ１２を含む。マルチプレクサ制御回路１３は、制御信号φ１，φ２，φ３を出力する。マルチプレクサ１４は、各ソース線ＳＬ１に対応して設けられたＮ型ＴＦＴ１５と、各ソース線ＳＬ２に対応して設けられたＮ型ＴＦＴ１６と、各ソース線ＳＬ３に対応して設けられたＮ型ＴＦＴ１７とを含む。
【００１５】
Ｎ型ＴＦＴ１５は、対応のソース線ＳＬ１の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ１を受ける。Ｎ型ＴＦＴ１６は、対応のソース線ＳＬ２の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ２を受ける。Ｎ型ＴＦＴ１７は、対応のソース線ＳＬ３の他方端と対応のアンプ１２の出力ノードとの間に接続され、そのゲートは制御信号φ３を受ける。
【００１６】
ソース制御回路１１は、画像信号に従って、各１水平期間において各グループのＲ，Ｇ，Ｂ用の階調電位ＶＧを所定時間ずつ順次出力する。各アンプ１２は、ソース制御回路１１から与えられた階調電位ＶＧを電流増幅する。マルチプレクサ制御回路１３は、ソース制御回路１１と同期して動作し、各１水平期間において制御信号φ１〜φ３を所定時間ずつ順次「Ｈ」レベルにし、Ｎ型ＴＦＴ１５〜１７を所定時間ずつ順次導通させる。各液晶セル２に階調電位ＶＧが書込まれると、画素アレイ１には１つのカラー画像が表示される。
【００１７】
図２は、図１に示したカラー液晶表示装置の動作を示すタイムチャートである。図２において、このカラー液晶表示装置では、１ラインコモン反転駆動方式が採用されており、説明の簡単化のため各画素はノーマルホワイトであり黒表示を行なうものとする。
【００１８】
１ラインコモン反転駆動方式では、共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬと「Ｈ」レベルＶＣＨの２つのレベルを有し、共通電位ＶＣＯＭのレベルは１水平期間（１ライン）ごとに反転される。水平期間１では共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬにされ、水平期間２では共通電位ＶＣＯＭは「Ｈ」レベルＶＣＨにされる。階調電位ＶＧは、水平期間１では共通電位ＶＣＯＭ＝ＶＣＬよりも高い電位すなわち正極性にされ、水平期間２では共通電位ＶＣＯＭ＝ＶＣＨよりも低い電位すなわち負極性にされる。通常は、階調電位ＶＧは１水平期間においてＲ，Ｇ，Ｂ用に３つのレベルに変化されるが、ここでは黒表示を行なうので階調電位ＶＧは「Ｈ」レベルＶＳＨまたは「Ｌ」レベルＶＳＬに保持される。
【００１９】
時刻ｔ４〜ｔ５において信号φ１が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１５が導通し、Ｒ用のソース線ＳＬ１が「Ｈ」レベルＶＳＨにされる。時刻ｔ６〜ｔ７において信号φ２が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１６が導通し、Ｇ用のソース線ＳＬ２が「Ｈ」レベルＶＳＨにされる。時刻ｔ８〜ｔ９において信号φ３が活性化レベルの「Ｈ」レベルにされると、マルチプレクサ１４のＮ型ＴＦＴ１７が導通し、Ｂ用のソース線ＳＬ３が「Ｈ」レベルＶＳＨにされる。これにより、ある１ライン分の液晶セル２の一方電極に「Ｈ」レベルＶＳＨが書込まれる。
【００２０】
時刻ｔ１０において信号ＰＲが活性化レベルの「Ｈ」レベルに立上げられると、プリチャージ回路７の各Ｎ型ＴＦＴ８が導通し、全ソース線ＳＬの電位がイコライズされる。このときソース線ＳＬの電位は、ソース線ＳＬの寄生容量４の蓄積電荷とそれ以前にキャパシタ９に蓄積されていた電荷とを合わせて平衡状態になったときの電荷によって定まる電位ＶＰとなる。この電位ＶＰは、１ライン周期の横縞画像のように隣接したラインの画像データが大きく異なる特殊な画像が連続表示される場合を除き、自然画のような通常の画像が連続表示される場合は、階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になる。
【００２１】
次いで時刻ｔ１１において共通電位ＶＣＯＭが「Ｌ」レベルＶＣＬから「Ｈ」レベルＶＣＨに立上げられる。このとき従来（一点鎖線）であれば、共通電極およびソース線ＳＬ間の寄生容量４により、ソース線ＳＬの電位も共通電位ＶＣＯＭの振幅電圧ＶＣ＝ＶＣＨ−ＶＣＬに略等しい電圧だけ上昇し、その電位をソース線ＳＬの「Ｌ」レベルＶＳＬに近いプリチャージ電位ＶＰ２にするために大きな電力が消費されていた（時刻ｔ１２）。これに対して本願発明では、各ソース線ＳＬが大容量のキャパシタ９に低インピーダンスで接続されているので、ソース線ＳＬの電位がＶＰのまま変化しない。したがって、消費電力が小さくて済む。
【００２２】
次に時刻ｔ１３において信号ＰＲが非活性化レベルの「Ｌ」レベルに立下げられ、各Ｎ型ＴＦＴ８が非導通にされてプリチャージが停止されるとともに、階調電位ＶＧが「Ｈ」レベルＶＳＨから「Ｌ」レベルＶＳＬに立下げられる。次いで時刻ｔ１４〜ｔ１５において信号φ１が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１５が導通してＲ用のソース線ＳＬ１が「Ｌ」レベルＶＳＬにされる。時刻ｔ１６〜ｔ１７において信号φ２が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１６が導通してＧ用のソース線ＳＬ２が「Ｌ」レベルＶＳＬにされる。時刻ｔ１８〜ｔ１９において信号φ３が「Ｈ」レベルにされ、Ｎ型ＴＦＴ１７が導通してＢ用のソース線ＳＬ３が「Ｌ」レベルＶＳＬにされる。これにより、次ぎの１ライン分の液晶セル２の一方電極に「Ｌ」レベルＶＳＬが書込まれる。
【００２３】
このようにして、各液晶セル２に階調電位ＶＧが与えられると、各液晶セル２は階調電位ＶＧに応じた光透過率を示し、画素アレイ１には１枚のカラー画像が表示される。
【００２４】
この実施の形態１では、共通電位ＶＣＯＭのレベル変化の前に全ソース線ＳＬを短絡するとともにキャパシタ９に接続し、共通電位ＶＣＯＭのレベル変化に伴うソース線ＳＬの電位変動をキャパシタ９で吸収するので、ソース線ＳＬの電位変動が小さくなり、消費電力が小さくて済む。
【００２５】
また、プリチャージ電位ＶＰは階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になるので、ソース線ＳＬの充電電力と放電電力の差を小さくすることができ、アンプ１２の最大駆動能力を小さくすることができる。したがって、アンプ１２のアイドリング電流を小さくすることができ、消費電力の低減化を図ることができる。たとえばＱＶＧＡフォーマットの場合はソース線ＳＬが７２０本あり、アンプ１２は２４０個あるので、アンプ１２のアイドリング電流を減らすことはカラー液晶表示装置全体の消費電力の低減化に対する効果が大きい。
【００２６】
また、図２に示すように、共通電位ＶＣＯＭの反転時（たとえば時刻ｔ１，ｔ２）におけるマルチプレクサ１４のＮ型ＴＦＴ１５のソース−ドレイン間電圧ＶＳＤ１の変動がなくなるので、Ｎ型ＴＦＴ１５〜１７の漏れ電流が小さくなり、消費電力の低減化を図ることができる。
【００２７】
なお、実施の形態１では、プリチャージ信号ＰＲは、たとえば時刻ｔ１０で「Ｈ」レベルに立下げられ、時刻ｔ１３で「Ｌ」レベルに立下げられたが、信号φ３が「Ｌ」レベルにされた時刻（たとえばｔ９）から共通電位ＶＣＯＭが反転される時刻（この場合はｔ１１）までの期間のいずれの時刻にプリチャージ信号ＰＲを「Ｈ」レベルに立上げてもよく、共通電位ＶＣＯＭが反転された時刻（この場合はｔ１１）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ１４）までの期間のいずれの時刻にプリチャージ信号ＰＲを「Ｌ」レベルに立下げてもよい。
【００２８】
また、この実施の形態１では、１ラインごとに共通電位ＶＣＯＭおよび階調電位ＶＧのレベルを反転させる１ラインコモン反転駆動方式に本発明が適用された場合について説明したが、本願発明は、複数ラインごとに反転させる複数ラインコモン反転駆動方式、１フレームごとに反転させる１フレームコモン反転駆動方式にも適用可能であることは言うまでもない。
【００２９】
図３は、この実施の形態１の変更例を示す回路ブロック図である。図３を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路２０で置換されている点である。プリチャージ回路２０は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８およびキャパシタ２１を含む。Ｎ型ＴＦＴ８およびキャパシタ２１は対応のソース線ＳＬの一方端と接地電位ＶＳＳのラインとの間に直列接続され、Ｎ型ＴＦＴ８のゲートはプリチャージ信号ＰＲを受ける。キャパシタ２１の容量値は、ソース線ＳＬの寄生容量４の容量値よりも十分大きく設定されている。この場合でも、キャパシタ２１の一方電極の電位ＶＰは階調電位ＶＧの中間レベル（ＶＳＨ＋ＶＳＬ）／２になり、図１のカラー液晶表示装置と同じ効果が得られる。
【００３０】
また、１つのキャパシタ９を使用する図１のカラー液晶表示装置は、部品点数が少ないので画素アレイ１と別個の基板にキャパシタ９を設ける場合には好適であるが、画素アレイ１と同じ基板にキャパシタ９を設ける場合はソース線ＳＬとキャパシタ９の間の配線が長くなるという問題がある。これに対して図３のカラー液晶表示装置では、画素アレイ１と同じ基板にキャパシタ２１を設ける場合においてソース線ＳＬとキャパシタ２１の間の配線が短くて済むというメリットがある。
【００３１】
また、図４は、実施の形態１の他の変更例を示す回路ブロック図である。図４を参照して、このカラー液晶表示装置が図３のカラー液晶表示装置と異なる点は、プリチャージ回路２０がプリチャージ回路２５および他の画素アレイ２６で置換されている点である。プリチャージ回路２５は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ８を含む。各Ｎ型ＴＦＴ８は、他の画素アレイ２６のソース線（図示せず）と画素アレイ１の対応ソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲを受ける。折り畳み式の携帯電話機などでは、複数の画素アレイでアンプ１２を共用する方式が採用されている。その場合に、他の画素アレイ２６のソース線を図３のキャパシタ２１として使用することにより、キャパシタ２１を別途設ける必要がなくなり、構成の簡単化を図ることができる。
【００３２】
また、図５は、実施の形態１のさらに他の変更例を示すタイムチャートである。図５を参照して、このカラー液晶表示装置が図１および図２のカラー液晶表示装置と異なる点は、プリチャージ信号ＰＲが、共通電位ＶＣＯＭが反転される時刻（たとえばｔ１１）から所定時間ｔ１１〜Ｔ１１（ただし、Ｔ１１はｔ１１とｔ１３の間の時刻である）だけ「Ｌ」レベルにされる点である。この変更例では、ソース線ＳＬの電位変動が図２の場合に比べて大きくなるが、消費電力は図１および図２の場合と同様に小さくて済む。
【００３３】
［実施の形態２］
図６は、この発明の実施の形態２によるカラー液晶表示装置の構成を示す回路ブロック図である。図６を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路３０で置換されている点である。プリチャージ回路３０は、プリチャージ回路７にコンパレータ３１，３２、直流電源３３〜３５およびＮ型ＴＦＴ３６を追加したものである。直流電源３３は、キャパシタ９の一方電極（ノードＮ９）の目標電位ＶＰＴ＝（ＶＳＨ＋ＶＳＬ）／２を出力する。Ｎ型ＴＦＴ３６のドレインは直流電源３５の出力電位ＶＰＤを受け、そのソースはノードＮ９に接続され、そのゲートはプリチャージ制御回路６からの制御信号φＣを受ける。
【００３４】
コンパレータ３１は、ノードＮ９の電位ＶＰと直流電源３３の出力電位ＶＲ１＝ＶＴＰ＋ΔＶとを比較し、ＶＰ＞ＶＲ１の場合は検知信号φＤ１を「Ｈ」レベルにし、ＶＰ＜ＶＲ１の場合は検知信号φＤ１を「Ｌ」レベルにする。ここでΔＶは、ＶＴＰよりも十分小さい電圧である。コンパレータ３２は、ノードＮ９の電位ＶＰと直流電源３４の出力電位ＶＲ２＝ＶＴＰ−ΔＶとを比較し、ＶＰ＞ＶＲ２の場合は検知信号φＤ２を「Ｈ」レベルにし、ＶＰ＜ＶＲ２の場合は検知信号φＤ２を「Ｌ」レベルにする。
【００３５】
プリチャージ制御回路６は、検知信号φＤ１，φＤ２に基づいて、ＶＰ＜ＶＲ２またはＶＰＨ＜ＶＰの場合は制御信号φＣを「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてＶＰ＝ＶＰＴにし、ＶＲ２＜ＶＰ＜ＶＲ１の場合は制御信号φＣを「Ｌ」レベルにしてＮ型ＴＦＴ３６を非導通にする。したがって、ＶＰはＶＲ２とＶＲ１の間の電位に維持される。
【００３６】
図１のカラー液晶表示装置では、電源投入からキャパシタ９が所定電圧（ＶＳＨ＋ＶＳＬ）／２に充電されるまで所定時間が必要となり、その間はアンプ１２の消費電力が大きくなる。また、１ライン周期の横縞画像のように隣接ラインの画像データが大きく異なる特殊画像が表示されると、キャパシタ９の端子間電圧ＶＰは所定電圧（ＶＳＨ＋ＶＳＬ）／２から外れてしまう。これに対して、この実施の形態２では、キャパシタ９の端子間電圧ＶＰを所定の範囲ＶＲ２〜ＶＲ１に保持することができ、消費電力を小さくすることができる。
【００３７】
また、図７は、この実施の形態２の変更例を示す回路ブロック図である。図７を参照して、このカラー液晶表示装置が図６のカラー液晶表示装置と異なる点は、プリチャージ回路３０がプリチャージ回路３７で置換されている点である。プリチャージ回路３７は、プリチャージ回路３０からコンパレータ３１および直流電源３３を除去したものである。プリチャージ制御回路６は、検知信号φＤ２に基づいて、ＶＰ＜ＶＲ２の場合は制御信号φＣを「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてＶＰ＝ＶＰＴにし、ＶＰ２＜ＶＰの場合は制御信号φＣを「Ｌ」レベルにし、Ｎ型ＴＦＴ３６を非導通にする。したがって、ＶＰはＶＲ２以上の電位に維持されるので、図１のカラー液晶表示装置よりも消費電力が小さくて済む。
【００３８】
また、図８は、この実施の形態２の他の変更例を示す回路ブロック図である。図８を参照して、このカラー液晶表示装置のプリチャージ回路３８は、図７のプリチャージ回路３７からコンパレータ３２および直流電源３４を除去したものである。プリチャージ制御回路６は、所定周期で制御信号φＣを所定時間だけ「Ｈ」レベルにし、Ｎ型ＴＦＴ３６を導通させてノードＮ１０の電位ＶＰを目標電位ＶＰＴにする。したがって、ＶＰはＶＰＴに維持されるので、消費電力が小さくて済む。
【００３９】
［実施の形態３］
図９は、この発明の実施の形態３によるカラー液晶表示装置の構成を示す回路ブロック図である。図９を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、画像判定回路４１、インバータ４２およびＮＯＲゲート４３が追加されている点である。画像メモリ内蔵コントローラ４０は、図１では図示が省略されているだけで実際には設けられている。
【００４０】
画像判定回路４１は、画像メモリ内蔵コントローラ４０内の画像メモリデータの全部または一部のデータに基づいて階調電位ＶＧが全体的に大きいか小さいかを判定する。そして画像判定回路４１は、階調電位ＶＧが全体的に大きい場合は信号φＤを「Ｌ」レベルにし、階調電位ＶＧが全体的に小さい場合は信号φＤを「Ｈ」レベルにする。信号φＤは、ＮＯＲゲート４３の一方入力ノードに入力される。プリチャージ信号ＰＲは、インバータ４２を介してＮＯＲゲート４３の他方入力ノードに入力される。ＮＯＲゲート４３の出力信号は、各Ｎ型ＴＦＴ８のゲートに与えられる。
【００４１】
階調電位ＶＧが全体的に大きい場合（画像が全体的に黒っぽい場合）は、信号φＤが「Ｌ」レベルにされ、プリチャージ信号ＰＲはインバータ４２およびＮＯＲゲート４３を通過して各Ｎ型ＴＦＴ８のゲートに与えられる。この場合は、図１のカラー液晶表示装置と同じ構成になる。階調電位ＶＧが全体的に小さい場合（画像が全体的に白っぽい場合）は、信号φＤが「Ｈ」レベルにされ、各Ｎ型ＴＦＴ８のゲートは「Ｌ」レベルに固定され、各Ｎ型ＴＦＴ８は非導通状態に固定される。この場合は、プリチャージは行なわれない。
【００４２】
図１のカラー液晶表示装置では、表示する画像が白っぽい場合（たとえば画像全体がノーマルホワイトの場合）のように階調電位ＶＧが小さい場合は、プリチャージを行なうことによって極性反転時の消費電力がかえって増加してしまう。これに対して、この実施の形態３では、画像が白っぽい場合はプリチャージを停止するので、消費電力は小さくて済む。
【００４３】
［実施の形態４］
図１０は、この発明の実施の形態４によるカラー液晶表示装置の構成を示す回路ブロック図である。図１０を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、プリチャージ回路７がプリチャージ回路５０で置換されている点である。プリチャージ回路５０は、各ソース線ＳＬに対応して設けられたＮ型ＴＦＴ５１，５２と、２つの直流電源５３，５４を含む。直流電源５３，５４は、それぞれ水平期間１，２用のプリチャージ電位ＶＰ１，ＶＰ２を出力する。プリチャージ制御回路６は、それぞれ水平期間１，２用のプリチャージ信号ＰＲ１，ＰＲ２を出力する。各Ｎ型ＴＦＴ５１は、直流電源５３の出力端子と対応のソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲ１を受ける。各Ｎ型ＴＦＴ５２は、直流電源５４の出力端子と対応のソース線ＳＬの一方端との間に接続され、そのゲートはプリチャージ信号ＰＲ２を受ける。
【００４４】
図１１は、このカラー液晶表示装置の動作を示すタイムチャートである。共通電位ＶＣＯＭ、階調電位ＶＧ、制御信号φ１〜φ３は、図２と同様にレベル変化する。図１１において、従来のプリチャージ信号ＰＲ１１は、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられた後の時刻（たとえばｔ２）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ４）までの間の時刻（この場合はｔ３）に「Ｈ」レベルにされていた。このため共通電位ＶＣＯＭが「Ｌ」レベルに立下げられると（時刻ｔ１）、図中一点鎖線に示すように、ソース線ＳＬの寄生容量４を介してソース線ＳＬの電位が共通電位ＶＣＯＭの振幅電圧ＶＣに略等しい電圧だけ立下げられていた。
【００４５】
これに対して本願発明では、プリチャージ信号ＰＲ１は、信号φ３が「Ｌ」レベルに立下げられてから共通電位ＶＣＯＭが「Ｌ」レベルに立下げられるまでの所定の時刻（たとえばｔ０）に「Ｈ」レベルに立上げられ、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられてから信号φ１が「Ｈ」レベルに立上げられるまでの所定の時刻（この場合はｔ３）に「Ｌ」レベルに立下げられる。したがって、共通電位ＶＣＯＭが「Ｌ」レベルに立下げられるときは、各ソース線ＳＬはＮ型ＴＦＴ５１を介して直流電源５３の出力端子に接続されているので、ソース線ＳＬの電位が変動することはない。
【００４６】
また、従来のプリチャージ信号ＰＲ１２は、共通電位ＶＣＯＭが「Ｈ」レベルに立上げられた後の時刻（たとえばｔ１２）から信号φ１が「Ｈ」レベルに立上げられる時刻（この場合はｔ１４）までの時刻（この場合はｔ１３）に「Ｈ」レベルにされていた。このため共通電位ＶＣＯＭが「Ｈ」レベルに立上げられると（時刻ｔ１１）、図中一点鎖線で示すように、ソース線ＳＬの寄生容量４を介してソース線ＳＬの電位が共通電位ＶＣＯＭの振幅電圧ＶＣに略等しい電圧だけ立上げられていた。
【００４７】
これに対して本願発明では、プリチャージ信号ＰＲ２は、信号φ３が「Ｌ」レベルに立下げられてから共通電位ＶＣＯＭが「Ｈ」レベルに立下げられるまでの所定の時刻（たとえばｔ１０）に「Ｈ」レベルに立上げられ、共通電位ＶＣＯＭが「Ｈ」レベルに立上げられてから信号φ１が「Ｈ」レベルに立上げられるまでの所定の時刻（この場合はｔ１３）に「Ｌ」レベルに立下げられる。したがって、共通電位ＶＣＯＭが「Ｈ」レベルに立下げられるときは、各ソース線ＳＬがＮ型ＴＦＴ５２を介して直流電源５４の出力端子に接続されているので、ソース線ＳＬの電位が変動することはない。
【００４８】
この実施の形態４では、共通電位ＶＣＯＭのレベル変化の前に全ソース線ＳＬを短絡するとともに直流電源５３または５４に接続し、共通電位ＶＣＯＭのレベル変化に伴うソース線ＳＬの電位変動を直流電源５３または５４で吸収するので、ソース線ＳＬの電位変動が小さくなり、消費電力が小さくて済む。
【００４９】
また、図１１に示すように、共通電位ＶＣＯＭの反転時（たとえば時刻ｔ１，ｔ２）におけるマルチプレクサ１４のＮ型ＴＦＴ１５のソース−ドレイン間電圧ＶＳＤ１の変動がなくなるので、Ｎ型ＴＦＴ１５〜１７の漏れ電流が小さくなり、消費電力の低減化を図ることができる。
【００５０】
［実施の形態５］
図１２は、この発明の実施の形態５によるカラー液晶表示装置の構成を示す回路ブロック図である。図１２を参照して、このカラー液晶表示装置が図１のカラー液晶表示装置と異なる点は、マルチプレクサ制御回路１３およびマルチプレクサ１４が除去され、ソース線駆動回路１０がソース線駆動回路５５で置換されている点である。ソース線駆動回路５５は、ソース制御回路１１と、各ソース線ＳＬに対応して設けられたアンプ１２とを含む。
【００５１】
ソース制御回路１１は、外部映像信号に従って、各１水平期間において各ソース線ＳＬ用の階調電位ＶＧを出力するとともに、アンプ制御信号φＡを出力する。各アンプ１２は、信号φＡが「Ｌ」レベルの場合はソース制御回路１１から与えられた階調電位ＶＧを電流増幅して対応のソース線ＳＬに与え、信号φＡが「Ｈ」レベルの場合はその出力ノードをハイインピーダンス状態にする。
【００５２】
図１３は、このカラー液晶表示装置の動作を示すタイムチャートである。図１３において、共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬと「Ｈ」レベルＶＣＨを有し、共通電位ＶＣＯＭのレベルは１水平期間（１ライン）ごとに反転される。水平期間１では共通電位ＶＣＯＭは「Ｌ」レベルＶＣＬにされ、水平期間２では共通電位ＶＣＯＭは「Ｈ」レベルＶＣＨにされる。階調電位ＶＧは、共通電位ＶＣＯＭよりも所定時間だけ遅延して変化し、水平期間１では共通電位ＶＣＯＭ＝ＶＣＬよりも高い電位すなわち正極性にされ、水平期間２では共通電位ＶＣＯＭ＝ＶＣＨよりも低い電位すなわち負極性にされる。
【００５３】
時刻ｔ４〜ｔ９においてアンプ制御信号φＡが「Ｌ」レベルにされると各アンプ１２が活性化され、各ソース線ＳＬが「Ｈ」レベルＶＳＨにされる。時刻ｔ９において信号φＡが「Ｈ」レベルに立上げられると、各アンプ１２の出力ノードはハイインピーダンス状態にされる。時刻ｔ１０においてプリチャージ信号ＰＲが「Ｈ」レベルに立上げられると、プリチャージ回路７の各Ｎ型ＴＦＴ８が導通して各ソース線ＳＬがキャパシタ９の一方電極に接続されてプリチャージ電位ＶＰにされる。
【００５４】
時刻ｔ１１において共通電位ＶＣＯＭが「Ｌ」レベルＶＣＬから「Ｈ」レベルＶＣＨに立上げられる。このとき従来（一点鎖線）であれば、ソース線ＳＬの寄生容量４によるソース線ＳＬの電位変化がアンプ１２によって補償され、アンプ１２において大きな電力が消費されていた。これに対して本願発明では、ソース線ＳＬの電位変化がキャパシタ９に吸収されるので、消費電力が小さくて済む。
【００５５】
プリチャージ信号ＰＲは、共通電位ＶＣＯＭが「Ｈ」レベルにされてから階調電位ＶＧがレベル変化される前の時刻ｔ１３に「Ｌ」レベルに立下げられる。信号φＡは、階調電位ＶＧがレベル変化された後の時刻ｔ１４に「Ｌ」レベルに立下げられる。
【００５６】
この実施の形態５でも、実施の形態１と同じ効果が得られる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５７】
【発明の効果】
以上のように、この発明に係る液晶表示装置では、各書込期間の前の第１プリチャージ期間と、共通電極の電位の切換時の前の第２プリチャージ期間とにおいて複数のソース線の各々にプリチャージ電位を与えるプリチャージ回路が設けられる。したがって、共通電位の切換時におけるソース線の電位変動が小さくなり、消費電力が小さくて済む。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図２】図１に示したカラー液晶表示装置の動作を示すタイムチャートである。
【図３】実施の形態１の変更例を示す回路ブロック図である。
【図４】実施の形態１の他の変更例を示す回路ブロック図である。
【図５】実施の形態１のさらに他の変更例を示すタイムチャートである。
【図６】この発明の実施の形態２によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図７】実施の形態２の変更例を示す回路ブロック図である。
【図８】実施の形態２の他の変更例を示す回路ブロック図である。
【図９】この発明の実施の形態３によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図１０】この発明の実施の形態４によるカラー液晶表示装置の全体構成を示す回路ブロック図である。
【図１１】図１０に示したカラー液晶表示装置の動作を示すタイムチャートである。
【図１２】この発明の実施の形態５によるカラー液晶表示装置の構成を示す回路ブロック図である。
【図１３】図１２に示したカラー液晶表示装置の動作を示すタイムチャートである。
【符号の説明】
１，２６画素アレイ、２液晶セル、３，８，１５〜１７，３６，５１，５２Ｎ型ＴＦＴ、４寄生容量、ＧＬゲート線、ＳＬソース線、５ゲート線選択／駆動回路、６プリチャージ制御回路、７，２０，２５，３０，３７，３８，５０プリチャージ回路、９，２１キャパシタ、１０，５５ソース線駆動回路、１１ソース制御回路、１２アンプ、１３マルチプレクサ制御回路、１４マルチプレクサ、３１，３２コンパレータ、３３〜３５，５３，５４直流電源、４２インバータ、４３ＮＯＲゲート。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device that displays an image according to an image signal.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a liquid crystal display device, in order to prevent deterioration of a liquid crystal and reduce a driving voltage, a method of inverting a potential relationship between one electrode and another electrode (common electrode) of a liquid crystal cell at a predetermined cycle has been adopted. I have.
[0003]
In addition, in order to reduce the number of source line drive amplifiers that increase with higher resolution, one source line drive amplifier is provided for a plurality of source lines, and the output node of one source line drive amplifier is assigned to a plurality of source lines. There is also a method of providing a multiplexer that connects each time (for example, see Patent Document 1).
[0004]
[Patent Document 1]
JP-A-9-33891
[0005]
[Problems to be solved by the invention]
However, in the conventional liquid crystal display device employing the above two methods, the source line not connected to the output node of the amplifier is in a high impedance state. There is a problem that the potential of the source line fluctuates through the parasitic capacitance, and the power consumed for driving the source line increases.
[0006]
Therefore, a main object of the present invention is to provide a liquid crystal display device that requires low power consumption.
[0007]
[Means for Solving the Problems]
A liquid crystal display device according to the present invention is a liquid crystal display device that displays an image according to an image signal, and includes a plurality of liquid crystal cells arranged in a plurality of rows and a plurality of columns, and a plurality of gates provided corresponding to the plurality of rows. Lines, a plurality of source lines provided respectively corresponding to a plurality of columns, and a plurality of source lines provided corresponding to each liquid crystal cell, connected between one electrode of the corresponding liquid crystal cell and the corresponding source line, and a gate thereof. Includes a transistor connected to a corresponding gate line, a pixel array in which the potential of a common electrode of a plurality of liquid crystal cells is alternately switched to a first and a second potential at a predetermined cycle, and sequentially switches a plurality of gate lines for a predetermined time. A gate line selecting / driving circuit for selecting and setting a selected gate line to a selected level to conduct each transistor corresponding to the selected gate line, and each gate line is set to a selected level according to an image signal. A grayscale potential is applied to each of the plurality of source lines during the writing period, and a source line driving circuit electrically isolated from each of the plurality of source lines during a period other than the writing period; And a precharge circuit for applying a precharge potential to each of the plurality of source lines during a first precharge period and a second precharge period before switching of the potential of the common electrode.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
[Embodiment 1]
FIG. 1 is a circuit block diagram showing a configuration of a color liquid crystal display device according to Embodiment 1 of the present invention. 1, this color liquid crystal display device includes a pixel array 1, a gate line selection / drive circuit 5, a precharge control circuit 6, a precharge circuit 7, a source line drive circuit 10, a multiplexer control circuit 13, and a multiplexer 14. .
[0009]
The pixel array 1 includes a plurality of liquid crystal cells 2 arranged in a plurality of rows and a plurality of columns. The plurality of liquid crystal cells 2 are grouped by three in each row. The three liquid crystal cells 2 in each group are provided with R, G, and B filters (not shown), respectively. The three liquid crystal cells 2 constitute one pixel.
[0010]
The pixel array 1 includes an N-type TFT (Thin Film Transistor) 3 provided corresponding to each liquid crystal cell 2, a gate line GL provided corresponding to each row, and a corresponding group column. And three R, G, B source lines SL1 to SL3. The N-type TFT 3 is connected between the corresponding source line SL and one electrode of the corresponding liquid crystal cell 2, and its gate is connected to the corresponding gate line GL. The other electrode of the liquid crystal cell 2, that is, the opposite common electrode receives the common potential VCOM. A parasitic capacitance 4 exists between each source line SL and the counter electrode. An auxiliary capacitor is provided for each liquid crystal cell 2, but is not shown for simplification of the drawing.
[0011]
When a certain gate line GL is raised to the selected level "H", each N-type TFT 3 corresponding to that gate line GL is turned on. The gradation potential VG of each source line SL is applied to one electrode of the liquid crystal cell 2 via the N-type TFT 3 which is turned on. The liquid crystal cell 2 is charged to a potential difference between the gradation potential VG and the common potential VCOM. The light transmittance of the liquid crystal cell 2 changes according to the voltage between the electrodes.
[0012]
The gate line selection / drive circuit 5 sequentially selects the plurality of gate lines GL one horizontal period at a time, and sets the selected gate line GL to the selected level “H”. Precharge control circuit 6 outputs a precharge signal PR. Precharge circuit 7 includes an N-type TFT 8 provided corresponding to each source line SL, and a capacitor 9. N-type TFT 8 is connected between one end of corresponding source line SL and one electrode of capacitor 9, and its gate receives precharge signal PR. The other electrode of capacitor 9 receives ground potential VSS. The capacitance value of the capacitor 9 is set to a value sufficiently larger than the sum of the capacitance values of the parasitic capacitance 4 of the source line SL.
[0013]
When the precharge signal PR rises to the "H" level of the activation level, each N-type TFT 8 conducts, one end of all the source lines SL is short-circuited, and the potentials of all the source lines SL are equalized. At this time, the potential VP of each source line SL is normally an intermediate level (VSH + VSL) / 2 between the “H” level VSH and the “L” level VSL of the potential of the source line SL. One electrode of capacitor 9 is charged to its potential VP.
[0014]
The source line driving circuit 10 includes a source control circuit 11 and an amplifier 12 provided corresponding to each group column. The multiplexer control circuit 13 outputs control signals φ1, φ2, φ3. The multiplexer 14 includes an N-type TFT 15 provided corresponding to each source line SL1, an N-type TFT 16 provided corresponding to each source line SL2, and an N-type TFT 17 provided corresponding to each source line SL3. And
[0015]
N-type TFT 15 is connected between the other end of corresponding source line SL1 and an output node of corresponding amplifier 12, and has a gate receiving control signal φ1. N-type TFT 16 is connected between the other end of corresponding source line SL2 and the output node of corresponding amplifier 12, and has a gate receiving control signal φ2. N-type TFT 17 is connected between the other end of corresponding source line SL3 and the output node of corresponding amplifier 12, and has a gate receiving control signal φ3.
[0016]
The source control circuit 11 sequentially outputs the R, G, and B gradation potentials VG of each group for a predetermined time in each one horizontal period according to the image signal. Each amplifier 12 current-amplifies the gradation potential VG given from the source control circuit 11. The multiplexer control circuit 13 operates in synchronization with the source control circuit 11, and sequentially sets the control signals φ1 to φ3 to “H” level for a predetermined time in each horizontal period, and sequentially turns on the N-type TFTs 15 to 17 for a predetermined time. . When the gradation potential VG is written to each liquid crystal cell 2, one color image is displayed on the pixel array 1.
[0017]
FIG. 2 is a time chart showing the operation of the color liquid crystal display device shown in FIG. In FIG. 2, this color liquid crystal display device employs a one-line common inversion driving method, and for simplification of description, each pixel is normally white and performs black display.
[0018]
In the one-line common inversion driving method, the common potential VCOM has two levels of “L” level VCL and “H” level VCH, and the level of the common potential VCOM is inverted every horizontal period (one line). In the horizontal period 1, the common potential VCOM is set to the “L” level VCL, and in the horizontal period 2, the common potential VCOM is set to the “H” level VCH. The grayscale potential VG is set to a potential higher than the common potential VCOM = VCL, that is, a positive polarity in the horizontal period 1, and is set to a potential lower than the common potential VCOM = VCH, that is, the negative polarity in the horizontal period 2. Normally, the gradation potential VG is changed to three levels for R, G, and B in one horizontal period. However, since black display is performed, the gradation potential VG is at the “H” level VSH or the “L” level. It is held in VSL.
[0019]
When the signal φ1 is set to the activation level “H” between times t4 and t5, the N-type TFT 15 of the multiplexer 14 is turned on, and the R source line SL1 is set to the “H” level VSH. When signal φ2 is set to the activation level “H” between times t6 and t7, N-type TFT 16 of multiplexer 14 is turned on, and G source line SL2 is set to “H” level VSH. When signal φ3 is set to the active level of “H” between times t8 and t9, N-type TFT 17 of multiplexer 14 is turned on, and source line SL3 for B is set to “H” level VSH. As a result, the "H" level VSH is written to one electrode of the liquid crystal cell 2 for one line.
[0020]
At time t10, when signal PR rises to the active level of "H", each N-type TFT 8 of precharge circuit 7 conducts, and the potentials of all source lines SL are equalized. At this time, the potential of the source line SL becomes the potential VP determined by the charge when the charge stored in the parasitic capacitance 4 of the source line SL and the charge previously stored in the capacitor 9 are brought into an equilibrium state. The potential VP is set when a normal image such as a natural image is continuously displayed, except when a special image in which image data of adjacent lines is greatly different from each other is continuously displayed, such as a horizontal stripe image having one line cycle. , The intermediate level (VSH + VSL) / 2 of the gradation potential VG.
[0021]
Next, at time t11, common potential VCOM rises from “L” level VCL to “H” level VCH. At this time, if it is a conventional one (dashed line), the potential of the source line SL also increases by a voltage substantially equal to the amplitude voltage VC = VCH-VCL of the common potential VCOM due to the parasitic capacitance 4 between the common electrode and the source line SL. Large power was consumed to set the potential to the precharge potential VP2 close to the “L” level VSL of the source line SL (time t12). On the other hand, in the present invention, since each source line SL is connected to the large-capacity capacitor 9 with low impedance, the potential of the source line SL does not change with VP. Therefore, power consumption is small.
[0022]
Next, at time t13, signal PR falls to the "L" level of the inactivation level, each N-type TFT 8 is turned off to stop precharging, and the gradation potential VG becomes "H" level VSH. To "L" level VSL. Next, from time t14 to t15, signal φ1 is set to “H” level, N-type TFT 15 is turned on, and source line SL1 for R is set to “L” level VSL. From time t16 to t17, signal φ2 is set to “H” level, N-type TFT 16 is turned on, and G source line SL2 is set to “L” level VSL. From time t18 to t19, signal φ3 is set to “H” level, N-type TFT 17 is turned on, and source line SL3 for B is set to “L” level VSL. As a result, the "L" level VSL is written to one electrode of the liquid crystal cell 2 for the next one line.
[0023]
When the gradation potential VG is applied to each of the liquid crystal cells 2 in this manner, each liquid crystal cell 2 shows a light transmittance corresponding to the gradation potential VG, and one color image is displayed on the pixel array 1. You.
[0024]
In the first embodiment, all the source lines SL are short-circuited and connected to the capacitor 9 before the level change of the common potential VCOM, and the capacitor 9 absorbs the potential change of the source line SL caused by the level change of the common potential VCOM. Therefore, the potential fluctuation of the source line SL is reduced, and power consumption is reduced.
[0025]
Further, since the precharge potential VP becomes the intermediate level (VSH + VSL) / 2 of the grayscale potential VG, the difference between the charge power and the discharge power of the source line SL can be reduced, and the maximum drive capability of the amplifier 12 is reduced. be able to. Therefore, the idling current of the amplifier 12 can be reduced, and power consumption can be reduced. For example, in the case of the QVGA format, since there are 720 source lines SL and 240 amplifiers 12, reducing the idling current of the amplifier 12 has a great effect on reducing the power consumption of the entire color liquid crystal display device.
[0026]
Further, as shown in FIG. 2, the fluctuation of the source-drain voltage VSD1 of the N-type TFT 15 of the multiplexer 14 when the common potential VCOM is inverted (for example, at times t1 and t2) is eliminated, so that the leakage current of the N-type TFTs 15 to 17 is reduced. And power consumption can be reduced.
[0027]
In the first embodiment, precharge signal PR falls to “H” level at time t10 and falls to “L” level at time t13, for example, but signal φ3 is set to “L” level. The precharge signal PR may rise to the "H" level at any time during the period from the time (for example, t9) to the time when the common potential VCOM is inverted (in this case, t11), and the common potential VCOM is inverted. The precharge signal PR falls to the “L” level at any time during the period from the time (t11 in this case) to the time when the signal φ1 rises to the “H” level (t14 in this case). Good.
[0028]
In the first embodiment, the case where the present invention is applied to the one-line common inversion driving method in which the levels of the common potential VCOM and the gradation potential VG are inverted for each line has been described. Needless to say, the present invention can be applied to a multiple-line common inversion driving method in which the inversion is performed for each line and a one-frame common inversion driving method in which the inversion is performed for each frame.
[0029]
FIG. 3 is a circuit block diagram showing a modification of the first embodiment. Referring to FIG. 3, this color liquid crystal display device is different from the color liquid crystal display device of FIG. 1 in that precharge circuit 7 is replaced by precharge circuit 20. The precharge circuit 20 includes an N-type TFT 8 and a capacitor 21 provided corresponding to each source line SL. N-type TFT 8 and capacitor 21 are connected in series between one end of corresponding source line SL and the line of ground potential VSS, and the gate of N-type TFT 8 receives precharge signal PR. The capacitance of the capacitor 21 is set sufficiently larger than the capacitance of the parasitic capacitance 4 of the source line SL. Also in this case, the potential VP of one electrode of the capacitor 21 becomes the intermediate level (VSH + VSL) / 2 of the gradation potential VG, and the same effect as the color liquid crystal display device of FIG. 1 can be obtained.
[0030]
1 using one capacitor 9 is suitable when the capacitor 9 is provided on a substrate separate from the pixel array 1 because the number of components is small. When the capacitor 9 is provided, there is a problem that the wiring between the source line SL and the capacitor 9 becomes long. On the other hand, the color liquid crystal display device of FIG. 3 has an advantage that when the capacitor 21 is provided on the same substrate as the pixel array 1, the wiring between the source line SL and the capacitor 21 can be shortened.
[0031]
FIG. 4 is a circuit block diagram showing another modification of the first embodiment. Referring to FIG. 4, this color liquid crystal display device is different from the color liquid crystal display device of FIG. 3 in that precharge circuit 20 is replaced by precharge circuit 25 and another pixel array 26. The precharge circuit 25 includes an N-type TFT 8 provided corresponding to each source line SL. Each N-type TFT 8 is connected between a source line (not shown) of another pixel array 26 and one end of a corresponding source line SL of the pixel array 1, and has a gate receiving a precharge signal PR. In a foldable mobile phone or the like, a method in which the amplifier 12 is shared by a plurality of pixel arrays is employed. In this case, by using the source line of the other pixel array 26 as the capacitor 21 of FIG. 3, it is not necessary to separately provide the capacitor 21, and the configuration can be simplified.
[0032]
FIG. 5 is a time chart showing still another modification of the first embodiment. Referring to FIG. 5, this color liquid crystal display device is different from the color liquid crystal display devices of FIGS. 1 and 2 in that precharge signal PR has a predetermined time t11 from the time when common potential VCOM is inverted (for example, t11). ＴT11 (where T11 is the time between t11 and t13). In this modified example, the potential fluctuation of the source line SL is larger than in the case of FIG. 2, but the power consumption can be small as in the case of FIGS.
[0033]
[Embodiment 2]
FIG. 6 is a circuit block diagram showing a configuration of a color liquid crystal display device according to Embodiment 2 of the present invention. Referring to FIG. 6, this color liquid crystal display device is different from the color liquid crystal display device of FIG. 1 in that precharge circuit 7 is replaced by precharge circuit 30. The precharge circuit 30 is obtained by adding comparators 31 and 32, DC power supplies 33 to 35, and an N-type TFT 36 to the precharge circuit 7. DC power supply 33 outputs target potential VPT = (VSH + VSL) / 2 of one electrode (node N9) of capacitor 9. The drain of N-type TFT 36 receives output potential VPD of DC power supply 35, its source is connected to node N9, and its gate receives control signal φC from precharge control circuit 6.
[0034]
Comparator 31 compares potential VP of node N9 with output potential VR1 = VTP + ΔV of DC power supply 33, sets detection signal φD1 to “H” level when VP> VR1, and sets detection signal φD1 to VP <VR1. Set to “L” level. Here, ΔV is a voltage sufficiently smaller than VTP. The comparator 32 compares the potential VP of the node N9 with the output potential VR2 = VTP−ΔV of the DC power supply 34, sets the detection signal φD2 to “H” level when VP> VR2, and sets the detection signal when VP <VR2 when VP <VR2. φD2 is set to “L” level.
[0035]
The precharge control circuit 6 sets the control signal φC to the “H” level when VP <VR2 or VPH <VP based on the detection signals φD1 and φD2, makes the N-type TFT 36 conductive, sets VP = VPT, and sets VR2 < When VP <VR1, the control signal φC is set to the “L” level to turn off the N-type TFT. Therefore, VP is maintained at a potential between VR2 and VR1.
[0036]
In the color liquid crystal display device of FIG. 1, a predetermined time is required from when the power is turned on until the capacitor 9 is charged to a predetermined voltage (VSH + VSL) / 2, during which time the power consumption of the amplifier 12 increases. Further, when a special image in which image data of adjacent lines is greatly different, such as a horizontal stripe image having one line cycle, is displayed, the voltage VP between terminals of the capacitor 9 deviates from a predetermined voltage (VSH + VSL) / 2. On the other hand, in the second embodiment, the voltage VP between the terminals of the capacitor 9 can be held in the predetermined range VR2 to VR1, and the power consumption can be reduced.
[0037]
FIG. 7 is a circuit block diagram showing a modification of the second embodiment. Referring to FIG. 7, this color liquid crystal display device is different from the color liquid crystal display device of FIG. 6 in that precharge circuit 30 is replaced by precharge circuit 37. The precharge circuit 37 is obtained by removing the comparator 31 and the DC power supply 33 from the precharge circuit 30. The precharge control circuit 6 sets the control signal φC to “H” level when VP <VR2 based on the detection signal φD2, makes the N-type TFT 36 conductive, and sets VP = VPT, and when VP2 <VP, φC is set to the “L” level, and the N-type TFT 36 is turned off. Therefore, since VP is maintained at a potential equal to or higher than VR2, power consumption is smaller than that of the color liquid crystal display device of FIG.
[0038]
FIG. 8 is a circuit block diagram showing another modification of the second embodiment. Referring to FIG. 8, a precharge circuit 38 of this color liquid crystal display device is obtained by removing comparator 32 and DC power supply 34 from precharge circuit 37 of FIG. The precharge control circuit 6 sets the control signal φC to the “H” level for a predetermined time in a predetermined cycle, turns on the N-type TFT 36, and sets the potential VP of the node N10 to the target potential VPT. Therefore, since VP is maintained at VPT, power consumption can be reduced.
[0039]
[Embodiment 3]
FIG. 9 is a circuit block diagram showing a configuration of a color liquid crystal display device according to Embodiment 3 of the present invention. Referring to FIG. 9, this color liquid crystal display device is different from the color liquid crystal display device of FIG. 1 in that an image determination circuit 41, an inverter 42 and a NOR gate 43 are added. The image memory built-in controller 40 is actually provided, although not shown in FIG.
[0040]
The image determination circuit 41 determines whether the gradation potential VG is large or small as a whole based on all or part of the image memory data in the image memory built-in controller 40. Then, the image determination circuit 41 sets the signal φD to the “L” level when the gradation potential VG is large as a whole, and sets the signal φD to the “H” level when the gradation potential VG is small as a whole. Signal φD is input to one input node of NOR gate 43. The precharge signal PR is input to the other input node of the NOR gate 43 via the inverter 42. The output signal of the NOR gate 43 is given to the gate of each N-type TFT 8.
[0041]
When the grayscale potential VG is large as a whole (when the image is entirely dark), the signal φD is set to the “L” level, and the precharge signal PR passes through the inverter 42 and the NOR gate 43 and enters each N-type TFT 8. Given to the gate. In this case, the configuration is the same as that of the color liquid crystal display device of FIG. When the gradation potential VG is small overall (when the image is entirely whitish), the signal φD is set to the “H” level, the gate of each N-type TFT 8 is fixed at the “L” level, and each N-type TFT 8 Are fixed in a non-conducting state. In this case, no precharge is performed.
[0042]
In the color liquid crystal display device of FIG. 1, when the grayscale potential VG is small, such as when the displayed image is whitish (for example, when the entire image is normal white), the power consumption at the time of polarity inversion is reduced by performing the precharge. Instead, it increases. On the other hand, in the third embodiment, when the image is whitish, the precharge is stopped, so that the power consumption is small.
[0043]
[Embodiment 4]
FIG. 10 is a circuit block diagram showing a configuration of a color liquid crystal display device according to Embodiment 4 of the present invention. Referring to FIG. 10, this color liquid crystal display device is different from the color liquid crystal display device of FIG. 1 in that precharge circuit 7 is replaced by precharge circuit 50. The precharge circuit 50 includes N-type TFTs 51 and 52 provided corresponding to each source line SL, and two DC power supplies 53 and 54. DC power supplies 53 and 54 output precharge potentials VP1 and VP2 for horizontal periods 1 and 2, respectively. The precharge control circuit 6 outputs precharge signals PR1 and PR2 for horizontal periods 1 and 2, respectively. Each N-type TFT 51 is connected between an output terminal of DC power supply 53 and one end of corresponding source line SL, and has a gate receiving precharge signal PR1. Each N-type TFT 52 is connected between an output terminal of DC power supply 54 and one end of corresponding source line SL, and has a gate receiving precharge signal PR2.
[0044]
FIG. 11 is a time chart showing the operation of the color liquid crystal display device. The levels of the common potential VCOM, the grayscale potential VG, and the control signals φ1 to φ3 change as in FIG. In FIG. 11, conventional precharge signal PR11 has a time (t4 in this case) at which signal .phi.1 rises to "H" level from a time (for example, t2) after common potential VCOM falls to "L" level. ) Was set to the “H” level at the time (t3 in this case). Therefore, when the common potential VCOM falls to the “L” level (time t1), the potential of the source line SL changes to the amplitude of the common potential VCOM via the parasitic capacitance 4 of the source line SL, as shown by a dashed line in the drawing. The voltage has fallen by a voltage substantially equal to the voltage VC.
[0045]
On the other hand, in the present invention, the precharge signal PR1 is output at a predetermined time (for example, t0) from when the signal φ3 falls to the “L” level to when the common potential VCOM falls to the “L” level. At a predetermined time (in this case, t3) from when the common potential VCOM falls to the "L" level to when the signal φ1 rises to the "H" level, the level of the common potential VCOM falls to the "L" level. Can be dropped. Therefore, when the common potential VCOM falls to the “L” level, the potential of the source line SL fluctuates because each source line SL is connected to the output terminal of the DC power supply 53 via the N-type TFT 51. There is no.
[0046]
Further, conventional precharge signal PR12 is from time (t12) after common potential VCOM is raised to “H” level to time (t14 in this case) when signal φ1 is raised to “H” level. At the time (in this case, t13), the "H" level was set. Therefore, when the common potential VCOM rises to the “H” level (time t11), the potential of the source line SL becomes the amplitude of the common potential VCOM via the parasitic capacitance 4 of the source line SL, as indicated by a dashed line in the drawing. The voltage was raised by a voltage substantially equal to the voltage VC.
[0047]
On the other hand, in the present invention, the precharge signal PR2 is set at a predetermined time (for example, t10) from when the signal φ3 falls to the “L” level to when the common potential VCOM falls to the “H” level. At a predetermined time (t13 in this case) from when the common potential VCOM is raised to the "H" level to when the signal φ1 is raised to the "H" level. Can be dropped. Therefore, when the common potential VCOM falls to the “H” level, the potential of the source line SL fluctuates because each source line SL is connected to the output terminal of the DC power supply 54 via the N-type TFT 52. There is no.
[0048]
In the fourth embodiment, all the source lines SL are short-circuited and connected to the DC power supply 53 or 54 before the level change of the common potential VCOM, and the potential change of the source line SL caused by the level change of the common potential VCOM is detected by the DC power supply. Since the light is absorbed by 53 or 54, the fluctuation in the potential of the source line SL is reduced, and the power consumption is reduced.
[0049]
Further, as shown in FIG. 11, the fluctuation of the source-drain voltage VSD1 of the N-type TFT 15 of the multiplexer 14 when the common potential VCOM is inverted (for example, at times t1 and t2) disappears, so that the leakage current of the N-type TFTs 15 to 17 is reduced. And power consumption can be reduced.
[0050]
[Embodiment 5]
FIG. 12 is a circuit block diagram showing a configuration of a color liquid crystal display device according to Embodiment 5 of the present invention. Referring to FIG. 12, this color liquid crystal display device is different from the color liquid crystal display device of FIG. 1 in that multiplexer control circuit 13 and multiplexer 14 are eliminated and source line drive circuit 10 is replaced by source line drive circuit 55. That is the point. Source line drive circuit 55 includes source control circuit 11 and amplifier 12 provided corresponding to each source line SL.
[0051]
The source control circuit 11 outputs the grayscale potential VG for each source line SL and outputs the amplifier control signal φA in each horizontal period according to the external video signal. Each amplifier 12 current-amplifies the grayscale potential VG given from the source control circuit 11 when the signal φA is at the “L” level, and supplies it to the corresponding source line SL. When the signal φA is at the “H” level, The output node is set to a high impedance state.
[0052]
FIG. 13 is a time chart showing the operation of the color liquid crystal display device. In FIG. 13, the common potential VCOM has an “L” level VCL and an “H” level VCH, and the level of the common potential VCOM is inverted every horizontal period (one line). In the horizontal period 1, the common potential VCOM is set to the “L” level VCL, and in the horizontal period 2, the common potential VCOM is set to the “H” level VCH. The grayscale potential VG changes with a delay from the common potential VCOM by a predetermined time, and is set to a potential higher than the common potential VCOM = VCL, that is, a positive polarity in the horizontal period 1, and to a potential higher than the common potential VCOM = VCH in the horizontal period 2. It is set to a low potential, that is, a negative polarity.
[0053]
When the amplifier control signal φA is set to “L” level from time t4 to t9, each amplifier 12 is activated, and each source line SL is set to “H” level VSH. When signal φA rises to “H” level at time t9, the output node of each amplifier 12 is set to a high impedance state. At time t10, when precharge signal PR rises to "H" level, each N-type TFT 8 of precharge circuit 7 conducts, and each source line SL is connected to one electrode of capacitor 9 to attain precharge potential VP. Is done.
[0054]
At time t11, common potential VCOM rises from "L" level VCL to "H" level VCH. At this time, in the conventional case (dashed line), a change in the potential of the source line SL due to the parasitic capacitance 4 of the source line SL was compensated by the amplifier 12, and a large amount of power was consumed in the amplifier 12. On the other hand, in the present invention, since the potential change of the source line SL is absorbed by the capacitor 9, power consumption can be reduced.
[0055]
The precharge signal PR falls to the “L” level at time t13 after the common potential VCOM is set to the “H” level and before the gradation potential VG is changed in level. Signal φA falls to “L” level at time t14 after the level of grayscale potential VG is changed.
[0056]
Also in the fifth embodiment, the same effect as in the first embodiment can be obtained.
The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
[0057]
【The invention's effect】
As described above, in the liquid crystal display device according to the present invention, in the first precharge period before each writing period and the second precharge period before switching the potential of the common electrode, a plurality of source lines are connected. A precharge circuit for applying a precharge potential to each is provided. Therefore, the potential fluctuation of the source line at the time of switching the common potential is reduced, and power consumption is reduced.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram showing a configuration of a color liquid crystal display device according to a first embodiment of the present invention.
FIG. 2 is a time chart showing an operation of the color liquid crystal display device shown in FIG.
FIG. 3 is a circuit block diagram showing a modification of the first embodiment.
FIG. 4 is a circuit block diagram showing another modification of the first embodiment.
FIG. 5 is a time chart showing still another modification of the first embodiment.
FIG. 6 is a circuit block diagram showing a configuration of a color liquid crystal display device according to a second embodiment of the present invention.
FIG. 7 is a circuit block diagram showing a modification of the second embodiment.
FIG. 8 is a circuit block diagram showing another modification of the second embodiment.
FIG. 9 is a circuit block diagram showing a configuration of a color liquid crystal display device according to a third embodiment of the present invention.
FIG. 10 is a circuit block diagram showing an overall configuration of a color liquid crystal display device according to a fourth embodiment of the present invention.
FIG. 11 is a time chart illustrating an operation of the color liquid crystal display device illustrated in FIG. 10;
FIG. 12 is a circuit block diagram showing a configuration of a color liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 13 is a time chart showing an operation of the color liquid crystal display device shown in FIG.
[Explanation of symbols]
1, 26 pixel array, 2 liquid crystal cells, 3, 8, 15 to 17, 36, 51, 52 N-type TFT, 4 parasitic capacitance, GL gate line, SL source line, 5 gate line selection / drive circuit, 6 precharge Control circuit, 7, 20, 25, 30, 37, 38, 50 precharge circuit, 9, 21, capacitor, 10, 55 source line drive circuit, 11 source control circuit, 12 amplifier, 13 multiplexer control circuit, 14 multiplexer, 31 , 32 comparators, 33-35, 53, 54 DC power supply, 42 inverter, 43 NOR gate.

Claims

A liquid crystal display device that displays an image according to an image signal,
A plurality of liquid crystal cells arranged in a plurality of rows and a plurality of columns, a plurality of gate lines respectively provided in the plurality of rows, a plurality of source lines respectively provided in the plurality of columns, A transistor connected between one electrode of the corresponding liquid crystal cell and the corresponding source line, the gate of which is connected to the corresponding gate line. A pixel array in which the potential of the electrode is alternately switched to a first and a second potential at a predetermined cycle;
A gate line selection / drive circuit for sequentially selecting the plurality of gate lines for a predetermined time, setting the selected gate line to a selection level, and conducting each transistor corresponding to the gate line;
In accordance with the image signal, a grayscale potential is applied to each of the plurality of source lines during a writing period while each gate line is at a selected level, and each of the plurality of source lines is provided during a period other than the writing period. A source line drive circuit electrically insulated from the plurality of source lines during a first precharge period before each writing period and a second precharge period before switching the potential of the common electrode. A liquid crystal display device comprising a precharge circuit for applying a precharge potential to each of the liquid crystal display devices.

The precharge circuit further applies the precharge potential to each of the plurality of source lines in a third precharge period between the second precharge period and the immediately following first precharge period. The liquid crystal display device according to claim 1.

The precharge circuit,
A capacitor having a capacitance value larger than a capacitance value of a parasitic capacitance between the plurality of source lines and the common electrode, one of which is provided corresponding to a capacitor receiving a reference potential, and a corresponding one of the source lines; The liquid crystal display device according to claim 1, further comprising a first switching element connected between a source line and the other electrode of the capacitor, the first switching element being conductive during the first and second precharge periods.

The precharge circuit,
Further, one electrode receives the precharge potential, the other electrode detects the second switching element connected to the other electrode of the capacitor, and the potential of the other electrode of the capacitor, and detects the potential of the other electrode based on the detection result. The liquid crystal display device according to claim 3, further comprising a potential detection circuit that makes the second switching element conductive or non-conductive.

The precharge circuit further includes a second switching element having one electrode receiving the precharge potential, the other electrode being connected to the other electrode of the capacitor, and conducting for a predetermined period at a predetermined cycle. The liquid crystal display device according to claim 3.

The precharge circuit,
A capacitor provided corresponding to each source line, having a capacitance value larger than the capacitance value of the parasitic capacitance between the corresponding source line and the common electrode, and having one electrode receiving a reference potential; 2. The liquid crystal display according to claim 1, further comprising a switching element provided between the first and second precharge periods and connected between the corresponding source line and the other electrode of the corresponding capacitor. apparatus.

The liquid crystal display device according to claim 6, wherein the capacitor is a parasitic capacitance of a source line of another pixel array.

The precharge circuit,
When the potential of the common electrode is the first and second potentials in the first precharge period, first and second precharge potentials are applied to each source line, respectively.
2. The liquid crystal display device according to claim 1, wherein the second and first precharge potentials are respectively applied to the source lines when the potential of the common electrode is the first and second potentials during the second precharge period.

The precharge circuit,
One of the electrodes is provided corresponding to each source line, one of the electrodes is connected to the corresponding source line, and the other electrode receives the first precharge potential. A first switching element that conducts when the potential of the common electrode is at the first potential and when the potential of the common electrode is the second potential during the second precharge period, and one source electrode is provided corresponding to each source line. The second electrode is connected to a corresponding source line, the other electrode receives the second precharge potential, and the potential of the common electrode is the second potential in the first precharge period, and the second electrode is in the second precharge period. The liquid crystal display device according to claim 8, further comprising a second switching element that conducts when the potential of the common electrode is the first potential.

A determination circuit configured to determine whether to apply the precharge potential to the source line in the second precharge period based on the image signal, and to control the precharge circuit based on a determination result; The liquid crystal display device according to any one of claims 1 to 9.

The plurality of source lines are grouped in advance by N (where N is an integer of 2 or more),
The source line driving circuit includes:
An amplifier provided corresponding to each group and sequentially outputting N gradation potentials corresponding to the corresponding N source lines in the writing period, and an amplifier provided corresponding to each group and provided The liquid crystal display device according to any one of claims 1 to 10, further comprising a multiplexer for applying the N grayscale potentials output from the first and second grayscale potentials to the corresponding N source lines.

The source line drive circuit is provided corresponding to each source line, applies a grayscale potential to a source line corresponding to the writing period, and its output node is in a high impedance state during periods other than the writing period. The liquid crystal display device according to claim 1, further comprising an amplifier.