JP2004349563A - Semiconductor device and its manufacturing method, and power amplifier for base station - Google Patents

Semiconductor device and its manufacturing method, and power amplifier for base station Download PDF

Info

Publication number
JP2004349563A
JP2004349563A JP2003146615A JP2003146615A JP2004349563A JP 2004349563 A JP2004349563 A JP 2004349563A JP 2003146615 A JP2003146615 A JP 2003146615A JP 2003146615 A JP2003146615 A JP 2003146615A JP 2004349563 A JP2004349563 A JP 2004349563A
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor chip
heat
thermal expansion
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003146615A
Other languages
Japanese (ja)
Inventor
Tomio Yamada
富男 山田
Mamoru Ito
護 伊藤
Kazuo Shimizu
一男 清水
Akira Muto
晃 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003146615A priority Critical patent/JP2004349563A/en
Publication of JP2004349563A publication Critical patent/JP2004349563A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the manufacturing cost of a semiconductor device for amplification used for an power amplifier for base station. <P>SOLUTION: A heat sink 1A working as a mounting base of an amplifier 20 is made of Cu-Mo alloy or Cu-W alloy metallic material whose coefficient of thermal expansion is approximate to that of a silicon (Si) because a first area (La) to which a transistor 2 for amplification is connected is exposed at a high temperature, and no large thermal stress is applied to a joint part with the transistor 2 as a result. In addition, a second area (Lb) surrounding the first area (La) is made of Cu that can be obtained at a lower cost than the Cu-Mo alloy or Cu-W alloy. Since the second area (Lb) is located away from a position where the transistor 2 generating a large amount of heat is connected, no large thermal stress is applied to the joint part with the transistor 2 even if the second area (Lb) is made of Cu having a large difference of the coefficient of thermal expansion from silicon (Si). <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、携帯端末の基地局用電力増幅装置に用いられる半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
携帯電話などの移動体通信機器の基地局に用いる高出力電力増幅装置は、音声、文字、静止画のデータだけでなく動画などのような大容量の情報を高速で送受信することを目的とし、大量のデータを高速処理する必要があることから、高出力電力増幅器の性能の向上が進められている。
【０００３】
上記高出力電力増幅器は、能動素子である増幅用トランジスタの出力が大きいために、半導体チップの発熱量が多くなることから、パッケージのヒートシンクも熱抵抗の小さな材料を使用することが要求されている。
【０００４】
特開平８−３０６８４９号公報（特許文献１）は、通常の樹脂封止型パッケージに関するものであるが、半導体チップを搭載するヒートシンクを開示している。この文献に記載されたヒートシンクは、半導体チップを搭載する部分を周縁部分に比べて半導体チップの熱膨張係数に近い熱膨張係数を有する材料（銅・モリブデン合金または銅・タングステン合金）で構成し、半導体チップの膨張・収縮量とヒートシンクの膨張・収縮量との差を少なくすることによって、両者の間での剥離やクラックの発生を抑制している。
【０００５】
【特許文献１】
特開平８−３０６８４９号公報
【０００６】
【発明が解決しようとする課題】
前述した高出力電力増幅装置に用いられる増幅器は、パッケージの耐熱性を考慮してセラミック封止型パッケージ構造が広く採用されている。しかしながら、セラミック封止型パッケージは、ヒートシンクやリードフレームなどの金属部分とセラミック封止材との接合に銀（Ａｇ）ロウ付け方法を用いるため、高価なロウ付け設備が必要となり、ロウ付け方法の歩留まりの低さと相俟ってパッケージの製造コストが高価になるという問題があった。
【０００７】
また、上記増幅器は、増幅用トランジスタが形成された半導体チップの発熱量が多いために、ヒートシンク材料として一般に広く使用されている銅を用いた場合には、半導体チップと銅との熱膨張係数差に起因して両者の接合部に大きな熱ストレスが加わり、半導体チップにクラックが発生する。そのため、増幅器のヒートシンク材料には、銅に比べて半導体チップの熱膨張係数に近い熱膨張係数を有する銅−モリブデン（Ｍｏ）合金や銅−タングステン（Ｗ）合金を使用する必要があったが、これらの合金は、銅に比べて高価であることから、パッケージの製造コストが高価になるという問題があった。
【０００８】
本発明の目的は、基地局用電力増幅装置に用いる増幅器を安価に提供することのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明は、増幅用トランジスタ、入力整合部および出力整合部を備えた携帯端末用基地局電力増幅装置の増幅器において、前記増幅用トランジスタが形成された半導体チップを搭載する第１の領域が第１の熱膨張係数を有する第１の金属層で構成され、前記第１の領域を囲む第２の領域が、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層で構成された放熱用ヒートシンクを備えているものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１３】
（実施の形態１）
図１は、本実施の形態の半導体装置の平面図、図２は、この半導体装置の内部構造を示す平面図、図３は、図２のＡ−Ａ線に沿った断面図である。
【００１４】
本実施の形態の半導体装置は、携帯端末の基地局用電力増幅装置に用いられる増幅器であり、出力信号の基本周波数が８００ＭＨｚ以上（例えば２．１４ＧＨｚ）の高周波特性と、３０Ｗ以上（例えば２５０Ｗ程度）の高出力とを得ることが可能となっている。
【００１５】
この増幅器２０は、放熱用のヒートシンク１Ａの上面に搭載された、例えば３個の増幅用トランジスタ２と、３個のコンデンサ３と、３枚の伝送線路基板４と、これら増幅用トランジスタ２、コンデンサ３および伝送線路基板４を一体に封止するモールド樹脂５と、このモールド樹脂５の外部に露出した一対のリード（リード６Ｄ、リード６Ｇ）とを備えた樹脂封止型パッケージ構造を有している。
【００１６】
増幅用トランジスタ２は、長方形のシリコン（Ｓｉ）チップに形成された、例えばＬＤＭＯＳＦＥＴ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のようなＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、またはヘテロ接合バイポーラトランジスタ（ＨＢＴ）からなる。この増幅用トランジスタ２が形成されたＳｉチップは、例えばＡｕ−Ｓｉ共晶合金からなる接着層を介してヒートシンク１Ａの上面に接合されている。
【００１７】
コンデンサ３は、長方形のＳｉチップに形成されたＭＯＳキャパシタからなる。このコンデンサ３が形成されたＳｉチップは、例えばＡｕ−Ｓｉ共晶合金からなる接着層を介してヒートシンク１Ａの上面に接合されている。
【００１８】
伝送線路基板４は、低損失を実現するために、比誘電率が大きいセラミック（誘電体）をベースとした配線基板で構成され、例えばＡｕ−Ｓｎ（錫）共晶合金からなる接着層を介してヒートシンク１Ａの上面に接合されている。
【００１９】
上記増幅用トランジスタ２、コンデンサ３および伝送線路基板４は、アルミニウム（Ａｌ）などからなるワイヤ７を介して互いに電気的に接続されている。コンデンサ３、伝送線路基板４およびワイヤ７は、外部回路とのインピーダンス整合をとるための内部整合回路として機能している。
【００２０】
パッケージ（モールド樹脂５）の長辺に沿った２側面から外方に突出する一対のリードのうち、一方（リード６Ｇ）は入力用のゲートリードであり、他方（リード６Ｄ）は出力用のドレインリードである。すなわち、パッケージ（モールド樹脂５）の内部には、入力用のゲートリード（リード６Ｇ）から出力用のドレインリード（リード６Ｄ）に向かって、コンデンサ３、増幅用トランジスタ２および伝送線路基板４が配置されている。そして、リード６Ｇ、コンデンサ３、増幅用トランジスタ２、伝送線路基板４およびリード６Ｄは、ワイヤ７を介して電気的に接続されている。増幅器２０の外部出力端子を構成する上記一対のリード６Ｇ、６Ｄは、例えば４２アロイのような鉄（Ｆｅ）−ニッケル（Ｎｉ）合金からなる厚さ０．１２５ｍｍ程度の薄板で構成されている。
【００２１】
上記増幅器２０の実装ベースとして機能するヒートシンク１Ａは、厚さ１．２７ｍｍ程度の金属板で構成されている。このヒートシンク１Ａは、上記増幅用トランジスタ２、コンデンサ３および伝送線路基板４が搭載される領域（第１の領域Ｌａ）と、この領域を囲む領域（第２の領域Ｌｂ）とが異なる金属材料によって構成されている。
【００２２】
すなわち、高出力の増幅用トランジスタ２が接合される第１の領域（Ｌａ）は、増幅用トランジスタ２の発熱によって高温に曝されるため、熱膨張係数がＳｉチップの熱膨張係数（約３．５×１０−６／Ｋ）に近い金属材料で構成され、増幅用トランジスタ２との接合部に大きな熱ストレスが加わらないようになっている。このような金属材料としては、Ｃｕ−モリブデン（Ｍｏ）合金（熱膨張係数：約８×１０−６／Ｋ）、またはＣｕ−タングステン（Ｗ）合金（熱膨張係数：約６×１０−６／Ｋ）を挙げることができる。これらのＣｕ合金のうち、Ｃｕ−Ｗ合金は、Ｃｕ−Ｍｏ合金に比べて熱膨張係数がＳｉチップに近いという利点がある。一方、Ｃｕ−Ｍｏ合金は、Ｃｕ−Ｗ合金に比べて安価に入手できるという利点がある。
【００２３】
これに対し、上記第１の領域（Ｌａ）を囲む第２の領域（Ｌｂ）は、上記したＣｕ−Ｍｏ合金やＣｕ−Ｗ合金に比べて安価に入手できるＣｕによって構成されている。Ｃｕの熱膨張係数は、約１８×１０−６／Ｋであり、Ｓｉチップとの熱膨張係数差はＣｕ−Ｍｏ合金やＣｕ−Ｗ合金に比べて大きいが、第２の領域（Ｌｂ）は発熱量の大きい増幅用トランジスタ２が接合される位置から離れているので、Ｓｉチップとの熱膨張係数差が大きい金属材料で構成されていても、増幅用トランジスタ２との接合部に大きな熱ストレスが加わる虞れはない。
【００２４】
このように、発熱量の大きい増幅用トランジスタ２が接合される第１の領域（Ｌａ）を熱膨張係数がＳｉチップに近い金属材料で構成し、この増幅用トランジスタ２が接合される位置から離れた第２の領域（Ｌｂ）を第１の領域（Ｌａ）よりも安価な金属材料で構成することにより、増幅用トランジスタ２とヒートシンク１Ａとの接続信頼性を確保すると共に、ヒートシンク１Ａの材料費を低減することができる。
【００２５】
一方、Ｃｕの熱伝導率は、約４００Ｗ／ｍＫであり、Ｃｕ−Ｍｏ合金の熱伝導率（約２２０Ｗ／ｍＫ）やＣｕ−Ｗ合金の熱伝導率（約２００Ｗ／ｍＫ）よりも大きい。従って、ヒートシンク１Ａの第２の領域（Ｌｂ）をＣｕ−Ｍｏ合金やＣｕ−Ｗ合金よりも熱伝導率が大きいＣｕで構成することにより、放熱性の高い増幅器２０を得ることができる。
【００２６】
なお、本実施の形態では、増幅用トランジスタ２、コンデンサ３および伝送線路基板４が搭載される領域を第１の領域（Ｌａ）としたが、これに限定されるものではなく、発熱量の大きい増幅用トランジスタ２が搭載される領域のみをＣｕ−Ｍｏ合金またはＣｕ−Ｗ合金で構成し、コンデンサ３や伝送線路基板４が搭載される領域をＣｕで構成してもよい。
【００２７】
上記ヒートシンク１Ａは、第２の領域（Ｌｂ）の一部がパッケージ（モールド樹脂５）の短辺に沿った２側面から外方に突出し、増幅用トランジスタ２の熱を外部に放散する構造になっている。また、パッケージ（モールド樹脂５）から外方に突出した領域の一部には、Ｕ字形の溝８が設けられ、この増幅器２０を携帯端末の基地局用電力増幅装置にネジ止めする構造になっている。
【００２８】
図４は、上記増幅器２０の等価回路図である。増幅器２０は、増幅用トランジスタ２と入力整合部および出力整合部とで構成されている。入力整合部は、前記コンデンサ３、リード６Ｇ、ワイヤ７などによって構成され、出力整合部は、前記伝送線路基板４、リード６Ｄ、ワイヤ７などによって構成されている。ワイヤ７は、コイル素子と等価になって内部整合回路素子の役割を果たし、そのインダクタンスは、本数、接続位置、長さおよびループ高さなどによって調整されている。
【００２９】
入力用のリード６Ｇに入力された高周波信号は、ワイヤ７を通じてコンデンサ３に伝送され、コンデンサ３からワイヤ７を通じて増幅用トランジスタ２に入力されて増幅される。増幅された高周波信号は、ワイヤ７を通じて伝送線路基板４に伝送され、さらにワイヤ７を通じて出力用のリード６Ｄに伝送され、出力される。
【００３０】
図５は、上記増幅器２０の製造に用いるヒートシンク１０Ａの全体平面図である。ヒートシンク１０Ａは、例えば前述したヒートシンク１Ａを４連にした構造になっている。図６は、上記増幅器の製造に用いるリードフレーム１１の全体平面図である。
【００３１】
上記ヒートシンク１０Ａとリードフレーム１１を用いて増幅器２０を組み立てるには、まず図７に示すように、ヒートシンク１０Ａの上にリードフレーム１１を重ね合わせる。そして、図８および図９（図８のＢ−Ｂ線に沿った断面図）に示すように、ヒートシンク１０Ａの表面に形成した突起９をリードフレーム１１に圧着する「かしめ」方式によって、ヒートシンク１０Ａとリードフレーム１１を接合する。突起９は、ヒートシンク１０Ａの第２の領域（Ｌｂ）と同一の材料、すなわちＣｕで構成することが望ましい。突起９をＣｕよりも硬度が大きいＣｕ−Ｍｏ合金またはＣｕ−Ｗ合金で構成した場合は、突起９をリードフレーム１１に圧着する際に突起９が割れることがある。また、ヒートシンク１０Ａとリードフレーム１１の接合は、「かしめ」方式以外の方法、例えばロウ付けによって行うこともできるが、「かしめ」方式は、ロウ付け方法に比べて安価な設備で実施することができる。
【００３２】
次に、図１０に示すように、ヒートシンク１０Ａの第１の領域（Ｌａ）に増幅用トランジスタ２、コンデンサ３および伝送線路基板４を搭載する。増幅用トランジスタ２とコンデンサ３は、Ａｕ−Ｓｉ共晶合金からなる接着層を介してヒートシンク１０Ａの上面に接合し、伝送線路基板４は、Ａｕ−Ｓｎ共晶合金からなる接着層を介してヒートシンク１０Ａの上面に接合する。
【００３３】
上記増幅用トランジスタ２、コンデンサ３および伝送線路基板４は、ヒートシンク１０Ａとリードフレーム１１を接合する前にヒートシンク１０Ａに搭載してもよい。すなわち、まず増幅用トランジスタ２、コンデンサ３および伝送線路基板４をヒートシンク１０Ａに搭載し、次に上記した方法でヒートシンク１０Ａとリードフレーム１１を接合してもよい。
【００３４】
次に、図１１に示すように、リードフレーム１１のリード６Ｇ、６Ｄ、コンデンサ３、増幅用トランジスタ２、伝送線路基板４の間をワイヤ７で結線した後、図１２に示すように、増幅用トランジスタ２、コンデンサ３、伝送線路基板４、ワイヤ７およびリードフレーム１１の一部をモールド樹脂５で封止する。
【００３５】
その後、モールド樹脂５のバリ取り作業や、レーザーマーカーを使った製品名などのマーキング作業を経て、モールド樹脂５の外部に露出したリードフレーム１１とヒートシンク１０Ａの不要箇所を切断、除去することによって、前記図１〜図３に示した本実施の形態の増幅器２０が完成する。
【００３６】
このように、多連構造のヒートシンク１０Ａとリードフレーム１１と使った組み立て方法を採用することにより、上記した各製造工程およびその後の検査、梱包工程などにおいて、複数個分の増幅器２０を同時に処理できることから、増幅器２０の工数低減、生産性向上を図ることができ、製造コストを低減することが可能となる。
【００３７】
また、増幅用トランジスタ２、コンデンサ３、伝送線路基板４などをモールド樹脂５で封止するパッケージ構造を採用したことにより、ヒートシンクやリードフレームなどの金属部分とセラミック封止材との接合に銀（Ａｇ）ロウ付け方法を用いるセラミックパッケージ構造に比べて、増幅器２０の製造歩留まりも向上する。
【００３８】
図１３は、本実施の形態の増幅器２０を配線基板２１に実装した基地局用電力増幅装置１００を示す平面図、図１４は、図１３のＣ−Ｃ線に沿った断面図、図１５は、基地局用電力増幅装置の全体構成を示す説明図である。ここでは、増幅器２０を配線基板２１に搭載する方法として、半田リフロー方式を採用している。
【００３９】
基地局用電力増幅装置１００は、例えば２．１４ＧＨｚ帯Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）用基地局装置であり、携帯端末などの移動体通信機器による無線信号を処理するデジタル移動通信システムを構成する装置である。この基地局用電力増幅装置１００は、音声処理装置ＳＰＥ、基地局変復調装置ＭＤＥ、増幅器２０、基地局アンテナＡＮＴおよび基地局制御装置ＢＣＥを有している。音声処理装置ＳＰＥは音声信号をデジタル符号列に変換する機能を有し、基地局変復調装置ＭＤＥはベースバンド信号を高調波信号に変換する機能を有し、増幅器２０は送受信信号を所望のレベルまで増幅するための機能を有し、基地局アンテナＡＮＴは増幅器２０で増幅された信号を無線信号として送信する機能を有し、基地局制御装置ＢＣＥは無線チャンネルの割り当てや隣接基地局とチャネル切り換えを行う機能を有している。
【００４０】
（実施の形態２）
前記実施の形態１の増幅器２０に使用されているヒートシンク１Ａは、増幅用トランジスタ２が接合される第１の領域（Ｌａ）をＣｕ−Ｍｏ合金またはＣｕ−Ｗ合金で構成し、第１の領域（Ｌａ）を囲む第２の領域（Ｌｂ）をＣｕで構成したが、例えば図１６に示すように、全体をＣｕ層１２とＣｕ−Ｍｏ合金（またはＣｕ−Ｗ合金）層１３とＣｕ層１２の３層構造で構成したヒートシンク１Ｂを使用することもできる。また、図１７に示すように、増幅用トランジスタ２が接合される第１の領域（Ｌａ）をＣｕ層１２とＣｕ−Ｍｏ合金（またはＣｕ−Ｗ合金）層１３とＣｕ層１２の３層構造で構成し、第１の領域（Ｌａ）を囲む第２の領域（Ｌｂ）をＣｕ層１２のみで構成してもよい。
【００４１】
いずれの場合も、発熱量の大きい増幅用トランジスタ２が接合される部分は、熱膨張係数がＣｕよりもＳｉチップに近い金属材料で構成され、かつＣｕ−Ｍｏ合金（またはＣｕ−Ｗ合金）よりも安価に入手できるＣｕが部分的に使用されることにより、増幅用トランジスタ２とヒートシンク１Ｂ（または１Ｃ）との接続信頼性を確保すると共に、ヒートシンク１Ｂ（または１Ｃ）の材料費を低減することができる。
【００４２】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００４４】
発熱量の大きい増幅用トランジスタが接合される領域を熱膨張係数がＳｉチップに近い金属材料で構成し、増幅用トランジスタが接合される位置から離れた領域（Ｌｂ）を上記金属材料よりも安価な金属材料で構成することにより、増幅用トランジスタとヒートシンクとの接続信頼性を確保すると共に、ヒートシンクの材料費を低減することができるので、基地局電力増幅装置の増幅器を安価に提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の平面図である。
【図２】本発明の一実施の形態である半導体装置の内部構造を示す平面図である。
【図３】図２のＡ−Ａ線に沿った断面図である。
【図４】本発明の一実施の形態である半導体装置の等価回路図である。
【図５】本発明の一実施の形態である半導体装置の製造に用いるヒートシンクの全体平面図である。
【図６】本発明の一実施の形態である半導体装置の製造に用いるリードフレームの全体平面図である。
【図７】本発明の一実施の形態である半導体装置の製造方法を示すヒートシンクとリードフレームの全体平面図である。
【図８】本発明の一実施の形態である半導体装置の製造方法を示すヒートシンクとリードフレームの要部平面図である。
【図９】図８のＢ−Ｂ線に沿った断面図である。
【図１０】本発明の一実施の形態である半導体装置の製造方法を示すヒートシンクとリードフレームの要部平面図である。
【図１１】本発明の一実施の形態である半導体装置の製造方法を示すヒートシンクとリードフレームの要部平面図である。
【図１２】本発明の一実施の形態である半導体装置の製造方法を示すヒートシンクとリードフレームの要部平面図である。
【図１３】本発明の一実施の形態である半導体装置を配線基板に実装した基地局用電力増幅装置を示す平面図である。
【図１４】図１３のＣ−Ｃ線に沿った断面図である。
【図１５】図１３に示す基地局用電力増幅装置の全体構成を示す説明図である。
【図１６】本発明の他の実施の形態である半導体装置の断面図である。
【図１７】本発明のさらに他の実施の形態である半導体装置の断面図である。
【符号の説明】
１Ａ、１Ｂ、１Ｃ ヒートシンク
２ 増幅用トランジスタ
３ コンデンサ
４ 伝送線路基板
５ モールド樹脂
６Ｄ、６Ｇ リード
７ ワイヤ
８ 溝
９ 突起
１０Ａ ヒートシンク
１１ リードフレーム
１２ Ｃｕ層
１３ Ｃｕ−Ｍｏ合金層
２０ 増幅器
２１ 配線基板
１００ 基地局用電力増幅装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly to a technique effective when applied to a semiconductor device used for a power amplifier for a base station of a portable terminal.
[0002]
[Prior art]
High-output power amplifiers used for base stations of mobile communication devices such as mobile phones are intended to transmit and receive high-capacity information such as video, as well as voice, text, and still image data at high speed. Since it is necessary to process a large amount of data at high speed, the performance of a high output power amplifier is being improved.
[0003]
In the high output power amplifier, since the output of the amplifying transistor, which is an active element, is large, the heat generated by the semiconductor chip increases. Therefore, it is required that the heat sink of the package also uses a material having a small thermal resistance. .
[0004]
Japanese Patent Application Laid-Open No. H8-306849 (Patent Document 1) relates to a general resin-sealed package, but discloses a heat sink on which a semiconductor chip is mounted. The heat sink described in this document is configured such that a portion for mounting the semiconductor chip is made of a material (copper-molybdenum alloy or copper-tungsten alloy) having a thermal expansion coefficient close to that of the semiconductor chip as compared with the peripheral portion, By reducing the difference between the amount of expansion and contraction of the semiconductor chip and the amount of expansion and contraction of the heat sink, peeling and cracking between the two are suppressed.
[0005]
[Patent Document 1]
JP-A-8-306849
[Problems to be solved by the invention]
As the amplifier used in the above-described high output power amplifier, a ceramic sealed package structure is widely adopted in consideration of the heat resistance of the package. However, since the ceramic sealing type package uses a silver (Ag) brazing method for joining a metal part such as a heat sink or a lead frame to the ceramic sealing material, expensive brazing equipment is required. There is a problem that the manufacturing cost of the package becomes high in combination with the low yield.
[0007]
Further, in the above-described amplifier, since a semiconductor chip on which an amplification transistor is formed generates a large amount of heat, when copper, which is generally widely used as a heat sink material, is used, a difference in thermal expansion coefficient between the semiconductor chip and copper is used. As a result, a large thermal stress is applied to the joint between the two, and a crack occurs in the semiconductor chip. Therefore, it is necessary to use a copper-molybdenum (Mo) alloy or a copper-tungsten (W) alloy having a coefficient of thermal expansion closer to that of the semiconductor chip as a heat sink material of the amplifier than copper. Since these alloys are more expensive than copper, there is a problem that the manufacturing cost of the package becomes higher.
[0008]
An object of the present invention is to provide a technique capable of providing an amplifier used in a power amplifier for a base station at low cost.
[0009]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0010]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0011]
The present invention relates to an amplifier of a base station power amplifying device for a portable terminal, comprising an amplifying transistor, an input matching unit, and an output matching unit, wherein a first region for mounting a semiconductor chip on which the amplifying transistor is formed is a first region. A first metal layer having a coefficient of thermal expansion of: a second region surrounding the first region has a second coefficient of thermal expansion greater than the first coefficient of thermal expansion It is provided with a heat dissipation heat sink composed of layers.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted. In the following embodiments, the description of the same or similar parts will not be repeated in principle unless it is particularly necessary.
[0013]
(Embodiment 1)
FIG. 1 is a plan view of the semiconductor device of the present embodiment, FIG. 2 is a plan view showing the internal structure of the semiconductor device, and FIG. 3 is a cross-sectional view taken along line AA of FIG.
[0014]
The semiconductor device according to the present embodiment is an amplifier used in a power amplifier for a base station of a portable terminal, and has a high frequency characteristic in which a fundamental frequency of an output signal is 800 MHz or more (for example, 2.14 GHz) and 30 W or more (for example, about 250 W) ) Can be obtained.
[0015]
The amplifier 20 includes, for example, three amplifying transistors 2, three capacitors 3, three transmission line substrates 4 mounted on the upper surface of a heat sink 1 </ b> A for heat dissipation, and three amplifying transistors 2 and capacitors. And a pair of leads (leads 6D and 6G) exposed to the outside of the molding resin 5, and has a resin-sealing type package structure. I have.
[0016]
The amplifying transistor 2 is formed on a rectangular silicon (Si) chip, and is, for example, a MISFET (Metal Insulator Transistor Semiconductor Transistor Semiconductor Transistor Semiconductor Transistor Transistor Transistor Transistor Semiconductor MISFET or Metal Insulator Transistor Transistor). ). The Si chip on which the amplifying transistor 2 is formed is joined to the upper surface of the heat sink 1A via an adhesive layer made of, for example, an Au-Si eutectic alloy.
[0017]
The capacitor 3 is formed of a MOS capacitor formed on a rectangular Si chip. The Si chip on which the capacitor 3 is formed is joined to the upper surface of the heat sink 1A via an adhesive layer made of, for example, an Au-Si eutectic alloy.
[0018]
The transmission line substrate 4 is configured by a wiring substrate based on ceramic (dielectric) having a large relative dielectric constant in order to realize a low loss, and for example, via an adhesive layer made of an Au-Sn (tin) eutectic alloy. To the upper surface of the heat sink 1A.
[0019]
The amplifying transistor 2, the capacitor 3, and the transmission line substrate 4 are electrically connected to each other via a wire 7 made of aluminum (Al) or the like. The capacitor 3, the transmission line substrate 4, and the wire 7 function as an internal matching circuit for impedance matching with an external circuit.
[0020]
One (lead 6G) is a gate lead for input, and the other (lead 6D) is a drain for output, out of a pair of leads protruding outward from two side surfaces along the long side of the package (mold resin 5). Lead. That is, inside the package (mold resin 5), the capacitor 3, the amplifying transistor 2, and the transmission line substrate 4 are arranged from the input gate lead (lead 6G) to the output drain lead (lead 6D). Have been. The lead 6G, the capacitor 3, the amplifying transistor 2, the transmission line substrate 4, and the lead 6D are electrically connected via the wire 7. The pair of leads 6G and 6D constituting the external output terminal of the amplifier 20 are formed of, for example, a thin plate having a thickness of about 0.125 mm made of an iron (Fe) -nickel (Ni) alloy such as a 42 alloy.
[0021]
The heat sink 1A functioning as a mounting base for the amplifier 20 is formed of a metal plate having a thickness of about 1.27 mm. This heat sink 1A is made of a metal material in which a region (first region La) on which the amplifying transistor 2, the capacitor 3, and the transmission line substrate 4 are mounted and a region (second region Lb) surrounding this region are different. It is configured.
[0022]
In other words, the first region (La) to which the high-output amplifying transistor 2 is joined is exposed to a high temperature due to the heat generated by the amplifying transistor 2, so that the thermal expansion coefficient of the first region (La) is approximately equal to that of the Si chip (about 3. 5 × 10 −6 / K), so that a large thermal stress is not applied to the junction with the amplification transistor 2. As such a metal material, a Cu-molybdenum (Mo) alloy (coefficient of thermal expansion: about 8 × 10 −6 / K) or a Cu-tungsten (W) alloy (coefficient of thermal expansion: about 6 × 10 −6 / K) K). Among these Cu alloys, the Cu-W alloy has an advantage that the thermal expansion coefficient is closer to that of a Si chip as compared with the Cu-Mo alloy. On the other hand, a Cu-Mo alloy has an advantage that it can be obtained at a lower cost than a Cu-W alloy.
[0023]
On the other hand, the second region (Lb) surrounding the first region (La) is made of Cu which can be obtained at a lower cost than the above-mentioned Cu-Mo alloy or Cu-W alloy. The thermal expansion coefficient of Cu is about 18 × 10 −6 / K, and the thermal expansion coefficient difference from the Si chip is larger than that of the Cu—Mo alloy or Cu—W alloy, but the second region (Lb) is Since it is far from the position where the amplifying transistor 2 generating a large amount of heat is bonded, even if the transistor is made of a metal material having a large difference in thermal expansion coefficient from the Si chip, a large thermal stress is applied to the bonding part with the amplifying transistor 2. There is no danger of adding.
[0024]
As described above, the first region (La) to which the amplifying transistor 2 generating a large amount of heat is bonded is made of a metal material having a thermal expansion coefficient close to that of the Si chip, and is separated from the position where the amplifying transistor 2 is bonded. The second region (Lb) is made of a metal material that is less expensive than the first region (La), so that the connection reliability between the amplifying transistor 2 and the heat sink 1A is ensured, and the material cost of the heat sink 1A is reduced. Can be reduced.
[0025]
On the other hand, the thermal conductivity of Cu is about 400 W / mK, which is larger than the thermal conductivity of the Cu-Mo alloy (about 220 W / mK) and the thermal conductivity of the Cu-W alloy (about 200 W / mK). Therefore, by configuring the second region (Lb) of the heat sink 1A with Cu having a higher thermal conductivity than the Cu-Mo alloy or the Cu-W alloy, the amplifier 20 having high heat dissipation can be obtained.
[0026]
In the present embodiment, the region where the amplifying transistor 2, the capacitor 3, and the transmission line substrate 4 are mounted is the first region (La). However, the present invention is not limited to this, and a large amount of heat is generated. Only the region where the amplifying transistor 2 is mounted may be made of Cu-Mo alloy or Cu-W alloy, and the region where the capacitor 3 and the transmission line substrate 4 are mounted may be made of Cu.
[0027]
The heat sink 1A has a structure in which a part of the second region (Lb) protrudes outward from two side surfaces along the short side of the package (mold resin 5), and dissipates the heat of the amplification transistor 2 to the outside. ing. Further, a U-shaped groove 8 is provided in a part of a region protruding outward from the package (mold resin 5), and the amplifier 20 is screwed to a power amplifier for a base station of a portable terminal. ing.
[0028]
FIG. 4 is an equivalent circuit diagram of the amplifier 20. The amplifier 20 includes the amplifying transistor 2 and an input matching unit and an output matching unit. The input matching section includes the capacitor 3, the lead 6G, the wire 7, and the like, and the output matching section includes the transmission line board 4, the lead 6D, the wire 7, and the like. The wire 7 is equivalent to a coil element and plays a role of an internal matching circuit element, and its inductance is adjusted by the number, connection position, length, loop height, and the like.
[0029]
The high-frequency signal input to the input lead 6G is transmitted to the capacitor 3 through the wire 7, and is input from the capacitor 3 to the amplifying transistor 2 through the wire 7 to be amplified. The amplified high-frequency signal is transmitted to the transmission line substrate 4 through the wire 7 and further transmitted to the output lead 6D through the wire 7 and output.
[0030]
FIG. 5 is an overall plan view of a heat sink 10A used for manufacturing the amplifier 20. The heat sink 10A has, for example, a structure in which the above-described heat sink 1A is quadrupled. FIG. 6 is an overall plan view of a lead frame 11 used for manufacturing the amplifier.
[0031]
In order to assemble the amplifier 20 using the heat sink 10A and the lead frame 11, as shown in FIG. 7, first, the lead frame 11 is overlaid on the heat sink 10A. Then, as shown in FIGS. 8 and 9 (a cross-sectional view taken along the line BB of FIG. 8), the heat sink 10A is pressed by a crimping method in which the protrusion 9 formed on the surface of the heat sink 10A is pressed against the lead frame 11. And the lead frame 11 are joined. The protrusion 9 is desirably made of the same material as the second region (Lb) of the heat sink 10A, that is, Cu. When the projections 9 are made of a Cu—Mo alloy or a Cu—W alloy having a higher hardness than Cu, the projections 9 may be broken when the projections 9 are pressed against the lead frame 11. Further, the joining of the heat sink 10A and the lead frame 11 can be performed by a method other than the “caulking” method, for example, by brazing. However, the “caulking” method can be performed with less expensive equipment than the brazing method. it can.
[0032]
Next, as shown in FIG. 10, the amplification transistor 2, the capacitor 3, and the transmission line substrate 4 are mounted in the first region (La) of the heat sink 10A. The amplifying transistor 2 and the capacitor 3 are joined to the upper surface of the heat sink 10A via an adhesive layer made of an Au-Si eutectic alloy, and the transmission line substrate 4 is connected to the heat sink via an adhesive layer made of an Au-Sn eutectic alloy. Join to the upper surface of 10A.
[0033]
The amplifying transistor 2, the capacitor 3, and the transmission line substrate 4 may be mounted on the heat sink 10A before joining the heat sink 10A and the lead frame 11. That is, first, the amplification transistor 2, the capacitor 3, and the transmission line substrate 4 may be mounted on the heat sink 10A, and then the heat sink 10A and the lead frame 11 may be joined by the above-described method.
[0034]
Next, as shown in FIG. 11, the leads 6G and 6D of the lead frame 11, the capacitor 3, the amplifying transistor 2, and the transmission line substrate 4 are connected by wires 7, and then, as shown in FIG. The transistor 2, the capacitor 3, the transmission line substrate 4, the wires 7, and part of the lead frame 11 are sealed with a mold resin 5.
[0035]
Thereafter, by cutting and removing unnecessary portions of the lead frame 11 and the heat sink 10A exposed to the outside of the mold resin 5 through deburring work of the mold resin 5 and marking work of a product name using a laser marker, etc. The amplifier 20 of the present embodiment shown in FIGS. 1 to 3 is completed.
[0036]
As described above, by adopting the assembling method using the multi-layered heat sink 10A and the lead frame 11, a plurality of amplifiers 20 can be simultaneously processed in the above-described respective manufacturing processes and the subsequent inspection and packing processes. Accordingly, the man-hour of the amplifier 20 can be reduced and the productivity can be improved, and the manufacturing cost can be reduced.
[0037]
Further, by adopting a package structure in which the amplification transistor 2, the capacitor 3, the transmission line substrate 4, and the like are sealed with the mold resin 5, the metal (such as a heat sink or a lead frame) is bonded to the ceramic sealing material with silver ( Ag) The manufacturing yield of the amplifier 20 is improved as compared with the ceramic package structure using the brazing method.
[0038]
13 is a plan view showing a power amplifier 100 for a base station in which the amplifier 20 of the present embodiment is mounted on a wiring board 21, FIG. 14 is a cross-sectional view taken along line CC of FIG. 13, and FIG. FIG. 1 is an explanatory diagram showing the overall configuration of a power amplifier for a base station. Here, as a method for mounting the amplifier 20 on the wiring board 21, a solder reflow method is employed.
[0039]
The base station power amplifying apparatus 100 is, for example, a base station apparatus for a 2.14 GHz band W-CDMA (Wideband Code Division Multiple Access), and is a digital mobile communication system that processes a radio signal by a mobile communication device such as a mobile terminal. This is the device to be configured. The base station power amplifying device 100 includes a voice processing device SPE, a base station modem MDE, an amplifier 20, a base station antenna ANT, and a base station control device BCE. The audio processor SPE has a function of converting an audio signal into a digital code string, the base station modem MDE has a function of converting a baseband signal into a harmonic signal, and the amplifier 20 converts a transmission / reception signal to a desired level. The base station antenna ANT has a function of transmitting the signal amplified by the amplifier 20 as a radio signal, and the base station controller BCE performs radio channel assignment and channel switching with an adjacent base station. It has a function to perform.
[0040]
(Embodiment 2)
In the heat sink 1A used in the amplifier 20 according to the first embodiment, the first region (La) to which the amplifying transistor 2 is joined is made of a Cu—Mo alloy or a Cu—W alloy, and the first region The second region (Lb) surrounding (La) was made of Cu. For example, as shown in FIG. 16, the whole was made of a Cu layer 12, a Cu—Mo alloy (or Cu—W alloy) layer 13, and a Cu layer 12. The heat sink 1B having the three-layer structure described above can also be used. Further, as shown in FIG. 17, the first region (La) where the amplifying transistor 2 is joined has a three-layer structure of a Cu layer 12, a Cu—Mo alloy (or Cu—W alloy) layer 13, and a Cu layer 12. And the second region (Lb) surrounding the first region (La) may be constituted only by the Cu layer 12.
[0041]
In any case, the portion to which the amplifying transistor 2 generating a large amount of heat is joined is made of a metal material having a thermal expansion coefficient closer to that of a Si chip than Cu, and is made of a Cu-Mo alloy (or Cu-W alloy). In addition, the reliability of connection between the transistor for amplification 2 and the heat sink 1B (or 1C) is ensured and the material cost of the heat sink 1B (or 1C) is reduced by partially using Cu which is available at a low cost. Can be.
[0042]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment of the invention, and various modifications may be made without departing from the gist of the invention. It goes without saying that it is possible.
[0043]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0044]
The region where the amplifying transistor having a large amount of heat is bonded is made of a metal material having a thermal expansion coefficient close to that of the Si chip, and the region (Lb) remote from the position where the amplifying transistor is bonded is less expensive than the metal material. By using a metal material, the connection reliability between the amplifying transistor and the heat sink can be ensured, and the material cost of the heat sink can be reduced. Therefore, the amplifier of the base station power amplifier can be provided at low cost. .
[Brief description of the drawings]
FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a plan view showing an internal structure of the semiconductor device according to one embodiment of the present invention;
FIG. 3 is a sectional view taken along line AA of FIG. 2;
FIG. 4 is an equivalent circuit diagram of the semiconductor device according to one embodiment of the present invention;
FIG. 5 is an overall plan view of a heat sink used for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 6 is an overall plan view of a lead frame used for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 7 is an overall plan view of a heat sink and a lead frame showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 8 is a plan view of a main part of a heat sink and a lead frame showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 9 is a sectional view taken along line BB of FIG. 8;
FIG. 10 is a plan view of a main part of a heat sink and a lead frame showing a method of manufacturing a semiconductor device according to an embodiment of the present invention;
FIG. 11 is a plan view of a main part of a heat sink and a lead frame showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 12 is a plan view of a main part of a heat sink and a lead frame showing a method of manufacturing a semiconductor device according to an embodiment of the present invention;
FIG. 13 is a plan view showing a power amplifier for a base station in which a semiconductor device according to an embodiment of the present invention is mounted on a wiring board.
FIG. 14 is a sectional view taken along the line CC of FIG. 13;
FIG. 15 is an explanatory diagram showing the overall configuration of the base station power amplifier shown in FIG.
FIG. 16 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
FIG. 17 is a cross-sectional view of a semiconductor device according to still another embodiment of the present invention.
[Explanation of symbols]
Reference Signs List 1A, 1B, 1C Heat sink 2 Amplifying transistor 3 Capacitor 4 Transmission line substrate 5 Mold resin 6D, 6G Lead 7 Wire 8 Groove 9 Projection 10A Heat sink 11 Lead frame 12 Cu layer 13 Cu-Mo alloy layer 20 Amplifier 21 Wiring substrate 100 Base Station power amplifier

Claims (18)

増幅用トランジスタが形成された半導体チップと、前記半導体チップに接続された入力整合部および出力整合部とを備えた半導体装置であって、
前記半導体チップは、放熱用ヒートシンク上に搭載されており、
前記放熱用ヒートシンクは、第１の熱膨張係数を有する第１の金属層と、前記第１の金属層の上下両面を挟むように配置され、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層との積層構造で構成されていることを特徴とする半導体装置。A semiconductor device comprising a semiconductor chip on which an amplification transistor is formed, and an input matching unit and an output matching unit connected to the semiconductor chip,
The semiconductor chip is mounted on a heat sink for heat dissipation,
The heat sink for heat dissipation is disposed so as to sandwich a first metal layer having a first coefficient of thermal expansion and both upper and lower surfaces of the first metal layer, and a second metal layer having a larger coefficient of thermal expansion than the first coefficient of thermal expansion. A semiconductor device having a laminated structure with a second metal layer having a thermal expansion coefficient. 前記増幅用トランジスタ、前記入力整合部および前記出力整合部は、携帯端末用基地局電力増幅装置の増幅器を構成していることを特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the amplifying transistor, the input matching unit, and the output matching unit form an amplifier of a mobile terminal base station power amplifying device. 前記第１の金属層は、銅−モリブデン合金、または銅−タングステン合金からなり、前記第２の金属層は、銅からなることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the first metal layer is made of a copper-molybdenum alloy or a copper-tungsten alloy, and the second metal layer is made of copper. 前記増幅用トランジスタは、ＭＩＳＦＥＴからなることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the amplifying transistor comprises a MISFET. 前記増幅用トランジスタは、ヘテロ接合バイポーラトランジスタからなることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein said amplifying transistor comprises a heterojunction bipolar transistor. 前記入力整合部および前記出力整合部は、前記第１の金属層の上に形成されていることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein said input matching section and said output matching section are formed on said first metal layer. 前記増幅器は、電力が３０Ｗ以上であり、出力信号の基本周波数が８００ＭＨｚ以上であることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the amplifier has a power of 30 W or more and a fundamental frequency of an output signal of 800 MHz or more. 前記半導体チップ、前記入力整合部および前記出力整合部は、樹脂によって封止されていることを特徴とする請求項２記載の半導体装置。3. The semiconductor device according to claim 2, wherein the semiconductor chip, the input matching section, and the output matching section are sealed with a resin. 増幅用トランジスタが形成された半導体チップと、前記半導体チップに接続された入力整合部および出力整合部とを備えた半導体装置であって、
前記半導体チップは、放熱用ヒートシンク上に搭載されており、
前記放熱用ヒートシンクは、前記半導体チップを搭載する第１の領域が第１の熱膨張係数を有する第１の金属層で構成され、前記第１の領域を囲む第２の領域が、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層で構成されていることを特徴とする半導体装置。A semiconductor device comprising a semiconductor chip on which an amplification transistor is formed, and an input matching unit and an output matching unit connected to the semiconductor chip,
The semiconductor chip is mounted on a heat sink for heat dissipation,
In the heat sink for heat dissipation, a first region on which the semiconductor chip is mounted is formed of a first metal layer having a first coefficient of thermal expansion, and a second region surrounding the first region is formed of the first metal layer. A semiconductor device comprising a second metal layer having a second coefficient of thermal expansion larger than the coefficient of thermal expansion of the semiconductor device. 増幅用トランジスタが形成された半導体チップと、前記半導体チップに接続された入力整合部および出力整合部とを備えた半導体装置であって、
前記半導体チップは、放熱用ヒートシンク上に搭載されており、
前記放熱用ヒートシンクは、前記半導体チップを搭載する第１の領域と前記第１の領域を囲む第２の領域とからなり、
前記第１の領域は、第１の熱膨張係数を有する第１の金属層と、前記第１の金属層の上下両面を挟むように配置され、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層との積層構造で構成され、
前記第２の領域は、前記第２の金属層と同一材料の金属層で構成されていることを特徴とする半導体装置。A semiconductor device comprising a semiconductor chip on which an amplification transistor is formed, and an input matching unit and an output matching unit connected to the semiconductor chip,
The semiconductor chip is mounted on a heat sink for heat dissipation,
The heat sink for heat dissipation includes a first area for mounting the semiconductor chip and a second area surrounding the first area.
The first region is disposed so as to sandwich a first metal layer having a first coefficient of thermal expansion and both upper and lower surfaces of the first metal layer, and a second metal layer having a larger coefficient of thermal expansion than the first metal layer. A laminate structure with a second metal layer having a coefficient of thermal expansion of
The semiconductor device according to claim 1, wherein the second region is formed of a metal layer of the same material as the second metal layer. 増幅用トランジスタが形成された半導体チップを放熱用ヒートシンク上に搭載すると共に、前記半導体チップに接続される入力整合部および出力整合部を前記放熱用ヒートシンク上に形成する半導体装置の製造方法であって、
（ａ）前記半導体チップを搭載する第１の領域が第１の熱膨張係数を有する第１の金属層で構成され、前記第１の領域を囲む第２の領域が、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層で構成された前記放熱用ヒートシンクを複数枚用意する工程、
（ｂ）前記複数枚の放熱用ヒートシンクを搭載する複数の領域を備えたリードフレームを用意する工程、
（ｃ）前記複数枚の放熱用ヒートシンクのそれぞれの第１の領域上に前記半導体チップを搭載し、前記複数枚の放熱用ヒートシンクのそれぞれの上に前記半導体チップに接続される入力整合部および出力整合部を形成する工程、
（ｄ）前記（ｃ）工程の後、前記複数枚の放熱用ヒートシンクと前記リードフレームとを重ね合わせ、前記複数枚の放熱用ヒートシンクのそれぞれの前記第２の領域と前記リードフレームとをかしめ方式によって連結する工程、を有することを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device, comprising: mounting a semiconductor chip on which a transistor for amplification is formed on a heat sink for heat dissipation; and forming an input matching unit and an output matching unit connected to the semiconductor chip on the heat sink for heat dissipation. ,
(A) a first region on which the semiconductor chip is mounted is composed of a first metal layer having a first coefficient of thermal expansion, and a second region surrounding the first region is the first thermal expansion. Preparing a plurality of the heat sinks for heat radiation composed of a second metal layer having a second coefficient of thermal expansion larger than the coefficient;
(B) providing a lead frame having a plurality of regions for mounting the plurality of heat sinks for heat radiation;
(C) mounting the semiconductor chip on a first region of each of the plurality of heat sinks, and an input matching unit and an output connected to the semiconductor chip on each of the plurality of heat sinks; Forming a matching part,
(D) After the step (c), the plurality of heat sinks for heat radiation and the lead frame are overlapped, and the second region of each of the plurality of heat sinks for heat and the lead frame are caulked. A method of manufacturing a semiconductor device. 前記第２の領域を構成する前記第２の金属層は、前記第１の領域を構成する前記第１の金属層よりも硬度が小さいことを特徴とする請求項１１記載の半導体装置の製造方法。12. The method according to claim 11, wherein the second metal layer forming the second region has a lower hardness than the first metal layer forming the first region. . 前記第２の領域を構成する前記第２の金属層は、銅からなり、前記第１の領域を構成する前記第１の金属層は、銅−モリブデン合金、または銅−タングステン合金からなることを特徴とする請求項１２記載の半導体装置の製造方法。The second metal layer forming the second region is made of copper, and the first metal layer forming the first region is made of a copper-molybdenum alloy or a copper-tungsten alloy. 13. The method for manufacturing a semiconductor device according to claim 12, wherein: 増幅用トランジスタが形成された半導体チップを放熱用ヒートシンク上に搭載すると共に、前記半導体チップに接続される入力整合部および出力整合部を前記放熱用ヒートシンク上に形成する半導体装置の製造方法であって、
（ａ）前記半導体チップを搭載する第１の領域が第１の熱膨張係数を有する第１の金属層で構成され、前記第１の領域を囲む第２の領域が、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層で構成された前記放熱用ヒートシンクを複数枚用意する工程、
（ｂ）前記複数枚の放熱用ヒートシンクを搭載する複数の領域を備えたリードフレームを用意する工程、
（ｃ）前記複数枚の放熱用ヒートシンクと前記リードフレームとを重ね合わせ、前記複数枚の放熱用ヒートシンクのそれぞれの前記第２の領域と前記リードフレームとをかしめ方式によって連結する工程、
（ｄ）前記（ｃ）工程の後、前記複数枚の放熱用ヒートシンクのそれぞれの第１の領域上に前記半導体チップを搭載し、前記複数枚の放熱用ヒートシンクのそれぞれの上に前記半導体チップに接続される入力整合部および出力整合部を形成する工程、
を有することを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device, comprising: mounting a semiconductor chip on which a transistor for amplification is formed on a heat sink for heat dissipation; and forming an input matching unit and an output matching unit connected to the semiconductor chip on the heat sink for heat dissipation. ,
(A) a first region on which the semiconductor chip is mounted is composed of a first metal layer having a first coefficient of thermal expansion, and a second region surrounding the first region is the first thermal expansion. Preparing a plurality of the heat sinks for heat radiation composed of a second metal layer having a second coefficient of thermal expansion larger than the coefficient;
(B) providing a lead frame having a plurality of regions for mounting the plurality of heat sinks for heat radiation;
(C) stacking the plurality of heat dissipation heat sinks and the lead frame, and connecting each of the second regions of the plurality of heat dissipation heat sinks and the lead frame by a caulking method;
(D) After the step (c), mounting the semiconductor chip on each of the first regions of the plurality of heat sinks, and mounting the semiconductor chip on each of the plurality of heat sinks. Forming an input matching section and an output matching section to be connected;
A method for manufacturing a semiconductor device, comprising: 増幅用トランジスタが形成された半導体チップを放熱用ヒートシンク上に搭載すると共に、前記半導体チップに接続される入力整合部および出力整合部を前記放熱用ヒートシンク上に形成する半導体装置の製造方法であって、
（ａ）前記半導体チップを搭載する第１の領域が第１の熱膨張係数を有する第１の金属層で構成され、前記第１の領域を囲む第２の領域が、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層で構成された前記放熱用ヒートシンクを複数枚用意する工程、
（ｂ）前記複数枚の放熱用ヒートシンクを搭載する複数の領域を備えたリードフレームを用意する工程、
（ｃ）前記複数枚の放熱用ヒートシンクのそれぞれの第１の領域上に前記半導体チップを搭載し、前記複数枚の放熱用ヒートシンクのそれぞれの上に前記半導体チップに接続される入力整合部および出力整合部を形成する工程、
（ｄ）前記（ｃ）工程の後、前記複数枚の放熱用ヒートシンクと前記リードフレームとを重ね合わせ、前記複数枚の放熱用ヒートシンクのそれぞれの前記第２の領域と前記リードフレームとをかしめ方式によって連結する工程、
（ｅ）前記（ｄ）工程の後、前記複数枚の放熱用ヒートシンクのそれぞれの上の前記半導体チップ、前記入力整合部および前記出力整合部を樹脂封止する工程、を有することを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device, comprising: mounting a semiconductor chip on which a transistor for amplification is formed on a heat sink for heat dissipation; and forming an input matching unit and an output matching unit connected to the semiconductor chip on the heat sink for heat dissipation. ,
(A) a first region on which the semiconductor chip is mounted is composed of a first metal layer having a first coefficient of thermal expansion, and a second region surrounding the first region is the first thermal expansion. Preparing a plurality of the heat sinks for heat radiation composed of a second metal layer having a second coefficient of thermal expansion larger than the coefficient;
(B) providing a lead frame having a plurality of regions for mounting the plurality of heat sinks for heat radiation;
(C) mounting the semiconductor chip on a first region of each of the plurality of heat sinks, and an input matching unit and an output connected to the semiconductor chip on each of the plurality of heat sinks; Forming a matching part,
(D) After the step (c), the plurality of heat sinks for heat radiation and the lead frame are overlapped, and the second region of each of the plurality of heat sinks for heat and the lead frame are caulked. Connecting by
(E) after the step (d), a step of resin-sealing the semiconductor chip, the input matching section and the output matching section on each of the plurality of heat sinks for heat radiation. A method for manufacturing a semiconductor device. 前記（ｅ）工程の後、
（ｆ）前記複数枚の放熱用ヒートシンクと前記リードフレームとを切断することによって、複数個の前記半導体装置を得る工程、
をさらに有することを特徴とする半導体装置の製造方法。After the step (e),
(F) obtaining a plurality of the semiconductor devices by cutting the plurality of heat sinks for heat radiation and the lead frame;
A method for manufacturing a semiconductor device, further comprising: 増幅用トランジスタが形成された半導体チップと、前記増幅用トランジスタに接続された入力整合部および出力整合部とを備えた増幅器と、前記増幅器が実装された配線基板とを有する基地局用電力増幅装置であって、
前記半導体チップは、放熱用ヒートシンク上に搭載され、
前記放熱用ヒートシンクは、前記半導体チップを搭載する第１の領域が第１の熱膨張係数を有する第１の金属層で構成され、前記第１の領域を囲む第２の領域が、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層で構成されていることを特徴とする基地局用電力増幅装置。A power amplifier for a base station, comprising: a semiconductor chip on which an amplification transistor is formed; an amplifier including an input matching unit and an output matching unit connected to the amplification transistor; and a wiring board on which the amplifier is mounted. And
The semiconductor chip is mounted on a heat sink for heat dissipation,
In the heat sink for heat dissipation, a first region on which the semiconductor chip is mounted is formed of a first metal layer having a first coefficient of thermal expansion, and a second region surrounding the first region is formed of the first metal layer. A power amplifier for a base station, comprising a second metal layer having a second coefficient of thermal expansion greater than the coefficient of thermal expansion of the base station. 増幅用トランジスタが形成された半導体チップと、前記増幅用トランジスタに接続された入力整合部および出力整合部とを備えた増幅器と、前記増幅器が実装された配線基板とを有する基地局用電力増幅装置であって、
前記半導体チップは、放熱用ヒートシンク上に搭載され、
前記放熱用ヒートシンクは、第１の熱膨張係数を有する第１の金属層と、前記第１の金属層の上下両面を挟むように配置され、前記第１の熱膨張係数よりも大きい第２の熱膨張係数を有する第２の金属層との積層構造で構成されていることを特徴とする基地局用電力増幅装置。A power amplifier for a base station, comprising: a semiconductor chip on which an amplification transistor is formed; an amplifier including an input matching unit and an output matching unit connected to the amplification transistor; and a wiring board on which the amplifier is mounted. And
The semiconductor chip is mounted on a heat sink for heat dissipation,
The heat sink for heat dissipation is disposed so as to sandwich a first metal layer having a first coefficient of thermal expansion and both upper and lower surfaces of the first metal layer, and a second metal layer having a larger coefficient of thermal expansion than the first coefficient of thermal expansion. A power amplifying device for a base station, comprising a laminated structure with a second metal layer having a thermal expansion coefficient.
JP2003146615A 2003-05-23 2003-05-23 Semiconductor device and its manufacturing method, and power amplifier for base station Pending JP2004349563A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003146615A JP2004349563A (en) 2003-05-23 2003-05-23 Semiconductor device and its manufacturing method, and power amplifier for base station

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003146615A JP2004349563A (en) 2003-05-23 2003-05-23 Semiconductor device and its manufacturing method, and power amplifier for base station

Publications (1)

Publication Number Publication Date
JP2004349563A true JP2004349563A (en) 2004-12-09

Family

ID=33533420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003146615A Pending JP2004349563A (en) 2003-05-23 2003-05-23 Semiconductor device and its manufacturing method, and power amplifier for base station

Country Status (1)

Country Link
JP (1) JP2004349563A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037274A1 (en) * 2009-09-28 2011-03-31 日本電気株式会社 Doherty amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037274A1 (en) * 2009-09-28 2011-03-31 日本電気株式会社 Doherty amplifier
CN102549915A (en) * 2009-09-28 2012-07-04 日本电气株式会社 Doherty amplifier
US8736375B2 (en) 2009-09-28 2014-05-27 Nec Corporation Doherty amplifier
JP5804267B2 (en) * 2009-09-28 2015-11-04 日本電気株式会社 Doherty amplifier

Similar Documents

Publication Publication Date Title
JP4668791B2 (en) Semiconductor device
CN1717156B (en) Electronic component packaging method, semiconductor module, and semiconductor device
US6703261B2 (en) Semiconductor device and manufacturing the same
WO2016117196A1 (en) Power amplifier module
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
TW200929508A (en) Integrated circuit package system for electromagnetic isolation
JP2008042063A (en) Semiconductor device
CN107017172A (en) Different types of semiconductor element is set to be attached to the multi-die packages of same conductive flange
KR20240005847A (en) Integrated passive device (IPD) components and packages and processes to implement them
KR101363392B1 (en) Gan semiconductor package for high power amplifier and method the same
JP2861956B2 (en) High frequency device package and manufacturing method thereof
JP2003282751A (en) Package for high frequency, power module substrate for high frequency, and its manufacturing method
US9743557B2 (en) Amplifier module with enhanced heat dissipating function and semiconductor device
JP2000299427A (en) High-frequency integrated circuit device
JP7275177B2 (en) Radio frequency package mounting window frame with edge plating and process for mounting same
JP3165139B1 (en) Hermetically sealed semiconductor package
JP2004349563A (en) Semiconductor device and its manufacturing method, and power amplifier for base station
JP2005191367A (en) Semiconductor device and its manufacturing method
WO1999054935A1 (en) Portable communication equipment
EP2500938A1 (en) Package for a semiconductor device, and a method of manufacturing such package
JP2006049602A (en) Semiconductor device and its manufacturing method
JP5982303B2 (en) Semiconductor device package, manufacturing method thereof, and semiconductor device
KR20100008257A (en) High power semiconductor chip package and method for fabricating the same
JP2006324540A (en) Semiconductor device
JP2773685B2 (en) Semiconductor device