JP2004349385A

JP2004349385A - Method for manufacturing semiconductor device

Info

Publication number: JP2004349385A
Application number: JP2003143301A
Authority: JP
Inventors: Yoshitsugu Tsutsumi; 芳紹堤
Original assignee: Semiconductor Leading Edge Technologies Inc
Current assignee: Semiconductor Leading Edge Technologies Inc
Priority date: 2003-05-21
Filing date: 2003-05-21
Publication date: 2004-12-09

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device of high performance by forming a metal silicate film on a silicon substrate. <P>SOLUTION: The method for manufacturing the semiconductor device includes a gate electrode 9 formed on the silicon substrate 1 via the metal silicate film 8. The metal silicate film 8 is formed by forming a silicon oxide film on the silicon substrate by a thermal oxidation method, forming a metal oxide film on this silicon oxide film, and then heating the silicon oxide film and the metal oxide film at 800°C or lower in at least one gas atmosphere of inert gas and nitrogen gas. An ammonia gas may further exist in a heating atmosphere. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、より詳細には、高誘電率の絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では、高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜やシリコン酸窒化膜などが用いられてきた。しかしながら、これらの材料を用いた場合には、薄膜化に伴いリーク電流が増大するという問題があった。
【０００４】
一方、サブ０．１μｍ世代のＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート絶縁膜に対して、シリコン酸化膜換算膜厚で１．５ｎｍ以下の性能が必要とされる。このため、シリコン酸化膜よりも比誘電率の大きい膜（以下、Ｈｉｇｈ−ｋ膜という。）をゲート絶縁膜として用い、膜厚を大きくすることによってリーク電流を抑制することが提案されている。
【０００５】
しかしながら、Ｈｉｇｈ−ｋ膜をシリコン基板上に直接成膜した場合には、成膜時または成膜後の熱処理によってシリコン基板の表面が酸化され、膜厚１．５ｎｍ以上の厚いシリコン酸化膜が形成されてしまう。このため、１．５ｎｍ以下のシリコン酸化膜換算膜厚を得ることは困難であった。また、このシリコン酸化膜には、１価、２価または３価の状態のシリコンが酸素と結合し、酸化シリコンの化学量論的組成（ＳｉＯ_２）よりもシリコン含有量が多い不完全な酸化物（サブオキサイド）が形成される。このような不完全な組成のシリコン酸化膜では、通常の酸化膜に比べて電気的特性に劣る。また、表面の凹凸が大きいために電子の移動が遅く、ゲート絶縁膜の特性を著しく低下させるという問題があった。
【０００６】
そこで、Ｈｉｇｈ−ｋ膜を形成する前に、シリコン基板の表面に、下地膜としてシリコン酸化膜を形成する方法が提案されている。しかしながら、この方法によれば、シリコン基板とＨｉｇｈ−ｋ膜との間にシリコン酸化膜を形成するので、１．５ｎｍ以下のシリコン酸化膜換算膜厚を得るためには、シリコン酸化膜の膜厚を差し引いた残りの膜厚でしかＨｉｇｈ−ｋ膜を形成することができないという問題があった。
【０００７】
これに対して、シリコン基板とＨｉｇｈ−ｋ膜との間にシリコン酸化膜を形成しない方法として、Ｈｉｇｈ−ｋ膜材料とシリコンとの混晶である金属シリケート膜をシリコン基板上に直接形成する方法が提案されている（例えば、特許文献１参照。）。しかしながら、この方法によれば、金属シリケート膜の膜厚が薄い場合には、酸化工程において酸素が膜を透過し、シリコン基板との間に不要なシリコン酸化膜を形成するという問題があった。また、この過程で形成されたシリコン酸化膜は、組成制御がされていない上に表面の凹凸が大きい。このため、膜の電気的特性が低下し、所望の電界効果トランジスタ特性が得られなくなるという問題もあった。
【０００８】
【特許文献１】
特開平１１−１３５７７４号公報
【０００９】
【発明が解決しようとする課題】
本発明は、上記の問題点に鑑みてなされたものである。すなわち、本発明の目的は、シリコン基板の上に金属シリケート膜を形成することによって高性能の半導体装置の製造方法を提供することにある。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１１】
【課題を解決するための手段】
本発明は、高誘電率絶縁膜を有する半導体装置の製造方法において、シリコン基板上に熱酸化法によってシリコン酸化膜を形成する工程と、このシリコン酸化膜の上に金属酸化膜を形成する工程と、不活性ガスおよび窒素ガスの少なくとも一方のガス雰囲気下において、８００℃以下の温度でシリコン酸化膜および金属酸化膜を加熱することによって金属シリケート膜を形成する工程とを有することを特徴とする。
【００１２】
本発明は、金属シリケート膜を形成する工程において、雰囲気中にさらにアンモニアガスが存在していてもよい。
【００１３】
本発明は、金属シリケート膜の上にゲート電極を形成する工程をさらに有することができる。
【００１４】
本発明は、金属シリケート膜中のシリコン濃度が、式（２）によって求められる値と
【数２】

（式中、Ｃはシリコン濃度、ε_１はシリコン酸化膜の比誘電率、ε_２は金属酸化膜の比誘電率、ｔはシリコン酸化膜換算膜厚、ｔ′は金属シリケート膜の膜厚を示す。）、金属シリケート膜中でのシリコンの固溶限の値との内で小さい方の値以下となるようにすることができる。
【００１５】
本発明において、金属シリケート膜中のシリコン濃度は、シリコン酸化膜の膜厚および金属酸化膜の膜厚によって制御することができる。
【００１６】
本発明において、金属酸化膜は希土類金属の酸化物であることが好ましい。
【００１７】
本発明において、金属シリケート膜を形成する工程は、６００℃〜８００℃の範囲の温度で加熱する工程とすることが好ましい。
【００１８】
本発明において、金属シリケート膜を形成する工程における加熱雰囲気中の酸素濃度は２０ｐｐｍ以下であることが好ましい。
【００１９】
【発明の実施の形態】
図１〜図４を用いて、本実施の形態による半導体装置および半導体装置の製造方法について説明する。尚、これらの図において、同じ符号を付した箇所は同じ部分であることを示している。
【００２０】
図１は、本実施の形態にかかる半導体装置の断面図の一例である。
【００２１】
図１に示すように、シリコン基板１には、Ｎ型拡散層２、Ｐ型拡散層３、素子分離領域４、Ｐ型ソース・ドレイン拡散層５、Ｎ型ソース・ドレイン拡散層６、Ｐ型エクステンション領域７が形成されている。また、シリコン基板１の上には、ゲート絶縁膜としての金属シリケート膜８を介してゲート電極９が形成されている。そして、ゲート電極９の側壁にはサイドウォール１０が形成されている。
【００２２】
図２（ａ）〜（ｆ）および図３（ａ）〜（ｅ）は、図１に示す半導体装置の製造工程の一例を示す断面図である。
【００２３】
まず、図２（ａ）に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）構造の素子分離領域４および犠牲酸化膜１３を形成する。
【００２４】
次に、フォトリソグラフィ法によって所定領域にレジストパターン１４を形成し、図２（ｂ）に示すように、レジストパターン１４をマスクとしてシリコン基板１内にＰ（リン）を複数回に分けて注入する。ここで、Ｐを注入する目的は、拡散層の形成およびトランジスタの閾値電圧を調整するためである。
【００２５】
Ｐの注入を終えた後は、不要となったレジストパターン１４を除去する。続いて、同様にして、シリコン基板内にＢ（ホウ素）を注入する。その後、熱処理を行うことによって拡散させて、Ｎ型拡散層２およびＰ型拡散層３を形成する。その後、シリコン基板１を洗浄して表面の犠牲酸化膜や塵埃などを除去して、図２（ｃ）に示す構造とする。
【００２６】
次に、シリコン基板１の上に、金属シリケート膜８の形成を行う。図４（ａ）〜（ｃ）を用いて、本発明による金属シリケート膜の形成方法について説明する。
【００２７】
図２（ｃ）までの工程を終えたシリコン基板１の表面に、熱酸化法によってシリコン酸化膜１１を形成する（図４（ａ））。本発明において、シリコン酸化膜１１は、金属シリケート膜を形成する際のシリコンおよび酸素の供給源として作用する。ここで、シリコン酸化膜１１は従来の酸化膜形成方法によって形成するので、シリコン酸化膜１１と下地のシリコン基板１との界面は、凹凸の小さい平滑な面とすることができる。
【００２８】
次に、シリコン酸化膜１１の上に金属酸化膜１２を形成する（図４（ｂ））。本発明において、金属酸化膜１２は、金属シリケート膜を形成する際の金属および酸素の供給源として作用する。金属酸化膜１２としては、希土類金属の酸化膜を用いることが好ましい。例えば、Ｙ_２Ｏ_３膜、Ｌａ_２Ｏ_３膜、Ｐｒ_２Ｏ_３膜、Ｎｄ_２Ｏ_３膜、Ｓｍ_２Ｏ_３膜、ＥｕＯ膜、Ｇｄ_２Ｏ_３膜、Ｔｂ_２Ｏ_３膜、Ｄｙ_２Ｏ_３膜、Ｈｏ_２Ｏ_３膜、Ｔｍ_２Ｏ_３膜若しくはＬｕ_２Ｏ_３膜またはこれらの積層膜などを用いることができる。また、金属酸化膜１２は、化学気相成長法（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎＭｅｔｈｏｄ）によって形成するのが好ましいが、同等の膜を形成することのできる方法であれば他の方法であってもよい。
【００２９】
金属酸化膜１２を形成した後は金属シリケート膜８の形成を行い、図４（ｃ）に示す構造とする。この工程は、シリコン酸化膜１１と金属酸化膜１２とが分離しない温度およびガス条件で行う。例えば、金属酸化膜１２としてＬａ_２Ｏ_３膜を用いた場合には、不活性ガスおよび窒素ガスの少なくとも一方のガス雰囲気中において、８００℃以下の温度で加熱することによって達成される。この際、加熱の温度は６００℃〜８００℃の範囲内で行うことが好ましい。温度が８００℃よりも高くなっても、また、温度が６００℃よりも低くなっても、金属シリケート膜８がシリコン酸化膜１１と金属酸化膜１２とに分離しやすくなることから好ましくない。さらに、温度が８００℃よりも高くなった場合には、シリコン酸化膜１１および金属酸化膜１２の膜中から酸素が抜けやすくなる。一方、温度が６００℃よりも低くなった場合には、金属シリケート膜８の電気的特性が低下する。また、加熱雰囲気中に含まれる酸素濃度は低いほど好ましく、具体的には２０ｐｐｍ以下の酸素濃度であることが好ましい。尚、不活性ガスとしては、ヘリウムガスまたはアルゴンガスなどを用いることができる。
【００３０】
このように、本発明は、シリコン酸化膜と金属酸化膜とを加熱することによって金属シリケート膜とするものである。すなわち、本発明は、従来の１）シリコン基板の表面に金属を蒸着し、アニールによって珪化物層を形成した後に酸化する方法、および２）酸化雰囲気においてシリコン基板上に金属を蒸着した後、酸化雰囲気でアニールする方法などのように、雰囲気中に含まれる酸素によって酸化を行うものではない。本発明は、シリコン酸化膜および金属酸化膜の中のシリコン、金属および酸素を反応させることによって金属シリケート膜を形成するものである。したがって、加熱雰囲気中に酸素を必要とせずに金属シリケート膜を形成することができる。さらに、加熱雰囲気中での酸素濃度をできる限り低いものとすることによって、酸素が金属シリケート膜を透過してシリコン基板との間にシリコン酸化膜を形成するのを防ぐことができる。
【００３１】
また、図４（ｃ）におけるシリコン基板１と金属シリケート膜８との界面は、図４（ａ）におけるシリコン基板１とシリコン酸化膜１１との界面状態が保持されて形成される。したがって、シリコン基板１と金属シリケート膜８との界面も凹凸の小さい平滑な面となる。
【００３２】
本実施の形態においては、金属シリケート膜を形成する際に、加熱雰囲気中にアンモニアガスを添加してもよい。例えば、金属酸化膜としてＬａ_２Ｏ_３膜を用い、窒素ガス雰囲気下において８００℃以下の温度で熱処理する場合、窒素ガス中にアンモニアガスを添加することができる。尚、窒素ガスの代わりに、ヘリウムガスやアルゴンガスなどの不活性ガスを用いてもよいし、窒素ガスと不活性ガスとの混合ガスを用いてもよい。アンモニアガスを添加することによって金属酸化膜の表面に窒素が取り込まれるので、後工程で形成するゲート電極からのＢ（ホウ素）の突き抜けを抑制することができる。
【００３３】
上記の工程によって金属シリケート膜を形成した後は、ゲート電極の形成を行う。
【００３４】
例えば、図２（ｄ）に示すように、金属シリケート膜８の上に、ゲート電極となる多結晶シリコン膜１５を形成する。多結晶シリコン膜１５の形成は、例えばＣＶＤ法によって行うことができる。尚、多結晶シリコン膜１５の代わりにアモルファスシリコン膜を用いてもよい。その後、フォトリソグラフィ法によってレジストパターン１６を形成する。
【００３５】
次に、図２（ｅ）に示すように、レジストパターン１６をマスクとして多結晶シリコン膜１５中にＢ（ホウ素）をイオン注入する。不要となったレジストパターン１６を除去した後、同様の方法によって、Ｐ型拡散層である多結晶シリコン膜１５にＰ（リン）をイオン注入する。その後、熱処理を行うことによって多結晶シリコン膜（ドープトシリコン膜）１５の抵抗を下げる。
【００３６】
次に、図２（ｆ）に示すように、フォトリソグラフィ法によってレジストパターン１７を形成し、レジストパターン１７をマスクとして多結晶シリコン膜１５および金属シリケート膜８をエッチングする。これにより、ゲート電極９を形成することができる。
【００３７】
不要となったレジストパターン１７を除去した後、図３（ａ）に示すように、新たにフォトリソグラフィ法によってレジストパターン１８を形成する。そして、ゲート電極９およびレジストパターン１８をマスクとして、シリコン基板１内のＮ型拡散層２にＢ（ホウ素）をイオン注入する。同様の方法によって、Ｐ型拡散層３にもＰ（リン）をイオン注入した後、熱処理による活性化を行う。これにより、図３（ｂ）に示すように、Ｐ型エクステンション領域７およびＮ型エクステンション領域１９を形成することができる。
【００３８】
次に、ゲート電極９の側壁部にサイドウォール１０を形成して、図３（ｃ）の構造とする。
【００３９】
次に、図３（ｄ）に示すように、フォトリソグラフィ法によってレジストパターン２０を形成し、レジストパターン２０およびサイドウォール１０の形成されたゲート電極９をマスクとして、シリコン基板１内のＮ型拡散層２にＢ（ホウ素）をイオン注入する。不要となったレジストパターン２０を除去した後、同様の方法によって、Ｐ型拡散層３にＰ（リン）をイオン注入する。続いて、熱処理による活性化を行うことによって、Ｐ型ソース・ドレイン拡散層５およびＮ型ソース・ドレイン拡散層６を形成することができる（図３（ｅ））。その後、公知の方法によって、層間絶縁膜、コンタクトおよび配線などの形成が行われることによって半導体装置を製造することができる。
【００４０】
本発明においては、シリコン酸化膜の膜厚と金属酸化膜の膜厚をそれぞれ変化させることによって、金属シリケート膜の組成を制御することができる。このことについて、図４を参照しながら以下に詳細に説明する。
【００４１】
図４（ａ）において、シリコン酸化膜１１の膜厚をｔ_１とし、密度をρ_１とし、分子量をＭｗ_１とする。また、図４（ｂ）において、金属酸化膜１２の膜厚をｔ_２とし、密度をρ_２とし、分子量をＭｗ_２とする。このとき、図４（ｃ）における金属シリケート膜８中のシリコン濃度Ｃ（％）は、式（３）によって表わされる。尚、式（３）において、ｎは金属の価数である。
【００４２】
【数３】

【００４３】
式（３）から分かるように、シリコン酸化膜の膜厚ｔ_１および金属酸化膜の膜厚ｔ_２を変えることによって、金属シリケート膜中のシリコン濃度Ｃを変えることができる。
【００４４】
ところで、金属シリケート膜の比誘電率は、シリコン酸化膜の比誘電率と金属酸化膜の比誘電率との間の値をとり、シリコン濃度を変えることによって比誘電率の値を変えることができる。ここで、金属シリケート膜のシリコン酸化膜換算膜厚をｔｎｍ以下としたとき、シリコン濃度Ｃ（％）の上限値は式（４）によって規定される。尚、式（４）において、ε_１はシリコン酸化膜の比誘電率、ε_２は金属酸化膜の比誘電率、ｔ′は金属シリケート膜の膜厚を示す。
【００４５】
【数４】

【００４６】
例えば、金属酸化膜としてＬａ_２Ｏ_３膜を用いた場合、Ｌａ_２Ｏ_３膜の比誘電率ε_２は２０である。シリコン酸化膜換算膜厚ｔを１．５ｎｍとし、金属シリケートの膜厚ｔ′を３ｎｍとすると、式（４）より、シリコン濃度Ｃは７５．３％となる。すなわち、この値がシリコン濃度の上限値である。但し、実用上は、金属シリケート膜中でのシリコンの固溶限の値と式（４）によって求められるシリコン濃度の値の内で、小さい方の値がシリコン濃度の上限値となる。したがって、本発明においては、金属シリケート膜中のシリコン濃度が、式（４）によって求められる値と、金属シリケート膜中でのシリコンの固溶限の値との内で小さい方の値以下となるように、シリコン酸化膜の膜厚ｔ_１および金属酸化膜の膜厚ｔ_２を設定する。
【００４７】
以上、本発明の実施の形態について述べたが、本発明はこれに限定されるものではなく、本発明の趣旨を逸脱しない範囲で変形することが可能である。例えば、埋め込み型のゲート電極を有するＭＩＳ型トランジスタにも本発明を適用することができる。この場合、ゲート電極としては、不純物ドープトシリコンの他に、タングステン膜、チタン膜、ルテニウム膜、タンタル膜若しくはハフニウム膜などの金属膜またはこれらの窒化膜などを用いることができる。
【００４８】
【発明の効果】
本発明によれば、シリコン基板上と金属シリケート膜との間にシリコン酸化膜が形成されるのを防ぐことができる。また、シリコン基板と金属シリケート膜との界面での凹凸を小さくすることができ、電気的特性の良好な半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明における半導体装置の断面図の一例である。
【図２】（ａ）〜（ｆ）は、本発明による半導体装置の製造工程の一例を示す断面図である。
【図３】（ａ）〜（ｅ）は、本発明による半導体装置の製造工程の一例を示す断面図である。
【図４】（ａ）〜（ｃ）は、本発明による半導体装置の製造工程の一例を示す断面図である。
【符号の説明】
１シリコン基板、２Ｎ型拡散層、３Ｐ型拡散層、４素子分離領域、５Ｐ型ソース・ドレイン拡散層、６Ｎ型ソース・ドレイン拡散層、７Ｐ型エクステンション領域、８金属シリケート膜、９ゲート電極、１０サイドウォール極、１１シリコン酸化膜、１２金属酸化膜、１３犠牲酸化膜、１４，１６，１７，１８，２０レジストパターン、１５多結晶シリコン膜、１９Ｎ型エクステンション領域。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having an insulating film having a high dielectric constant.
[0002]
[Prior art]
2. Description of the Related Art In recent years, high integration of semiconductor integrated circuit devices has been greatly advanced. In a MOS (Metal Oxide Semiconductor) type semiconductor device, elements such as transistors have been miniaturized and high performance has been achieved in order to cope with high integration. ing. In particular, the thickness of a gate insulating film, which is one of the elements constituting a MOS structure, has been rapidly reduced in order to cope with miniaturization, high-speed operation, and low voltage of the transistor.
[0003]
As a material forming the gate insulating film, a silicon oxide film, a silicon oxynitride film, or the like has been conventionally used. However, when these materials are used, there is a problem that a leak current increases with a reduction in thickness.
[0004]
On the other hand, in the sub-0.1 μm generation CMOS (Complementary Metal Oxide Semiconductor), the gate insulating film is required to have a performance of 1.5 nm or less in terms of a silicon oxide film equivalent. For this reason, it has been proposed to use a film having a higher relative dielectric constant than a silicon oxide film (hereinafter, referred to as a High-k film) as a gate insulating film and suppress a leak current by increasing the film thickness.
[0005]
However, when a High-k film is directly formed on a silicon substrate, the surface of the silicon substrate is oxidized by a heat treatment during or after the film formation, and a thick silicon oxide film having a thickness of 1.5 nm or more is formed. Will be done. Therefore, it has been difficult to obtain a silicon oxide film equivalent thickness of 1.5 nm or less. In addition, in this silicon oxide film, monovalent, divalent or trivalent silicon is combined with oxygen, and imperfect oxidation having a higher silicon content than the stoichiometric composition (SiO ₂ ) of silicon oxide. (Suboxide) is formed. A silicon oxide film having such an incomplete composition has inferior electrical characteristics as compared with a normal oxide film. In addition, there is a problem in that the movement of electrons is slow due to large surface irregularities, and the characteristics of the gate insulating film are significantly reduced.
[0006]
Therefore, a method has been proposed in which a silicon oxide film is formed as a base film on the surface of a silicon substrate before forming a High-k film. However, according to this method, since the silicon oxide film is formed between the silicon substrate and the High-k film, the thickness of the silicon oxide film is required to be 1.5 nm or less. However, there is a problem that the High-k film can be formed only with the remaining film thickness after subtracting.
[0007]
On the other hand, as a method of not forming a silicon oxide film between a silicon substrate and a High-k film, a method of directly forming a metal silicate film, which is a mixed crystal of a High-k film material and silicon, on a silicon substrate. Has been proposed (for example, see Patent Document 1). However, according to this method, when the thickness of the metal silicate film is small, there is a problem that oxygen permeates the film in the oxidation step and an unnecessary silicon oxide film is formed between the metal silicate film and the silicon substrate. In addition, the silicon oxide film formed in this process is not controlled in composition and has large irregularities on the surface. For this reason, there has been a problem that the electrical characteristics of the film are reduced, and desired field-effect transistor characteristics cannot be obtained.
[0008]
[Patent Document 1]
JP-A-11-135774 [0009]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems. That is, an object of the present invention is to provide a method for manufacturing a high-performance semiconductor device by forming a metal silicate film on a silicon substrate.
[0010]
Other objects and advantages of the present invention will become apparent from the following description.
[0011]
[Means for Solving the Problems]
The present invention provides a method of manufacturing a semiconductor device having a high dielectric constant insulating film, wherein a step of forming a silicon oxide film on a silicon substrate by a thermal oxidation method, and a step of forming a metal oxide film on the silicon oxide film Forming a metal silicate film by heating the silicon oxide film and the metal oxide film at a temperature of 800 ° C. or less in an atmosphere of at least one of an inert gas and a nitrogen gas.
[0012]
According to the present invention, in the step of forming the metal silicate film, the atmosphere may further include an ammonia gas.
[0013]
The present invention may further include a step of forming a gate electrode on the metal silicate film.
[0014]
According to the present invention, the silicon concentration in the metal silicate film is determined by the value obtained by the equation (2) and

(Where C is the silicon concentration, ε ₁ is the relative permittivity of the silicon oxide film, ε ₂ is the relative permittivity of the metal oxide film, t is the equivalent thickness of the silicon oxide film, and t ′ is the thickness of the metal silicate film. ), The lower limit of the solid solubility limit of silicon in the metal silicate film.
[0015]
In the present invention, the silicon concentration in the metal silicate film can be controlled by the thickness of the silicon oxide film and the thickness of the metal oxide film.
[0016]
In the present invention, the metal oxide film is preferably an oxide of a rare earth metal.
[0017]
In the present invention, the step of forming the metal silicate film is preferably a step of heating at a temperature in the range of 600C to 800C.
[0018]
In the present invention, the oxygen concentration in the heating atmosphere in the step of forming the metal silicate film is preferably 20 ppm or less.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
The semiconductor device and the method of manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. In these drawings, the portions denoted by the same reference numerals indicate the same portions.
[0020]
FIG. 1 is an example of a cross-sectional view of the semiconductor device according to the present embodiment.
[0021]
As shown in FIG. 1, an N-type diffusion layer 2, a P-type diffusion layer 3, an element isolation region 4, a P-type source / drain diffusion layer 5, an N-type source / drain diffusion layer 6, a P-type diffusion layer Extension regions 7 are formed. A gate electrode 9 is formed on the silicon substrate 1 via a metal silicate film 8 as a gate insulating film. Then, a sidewall 10 is formed on a side wall of the gate electrode 9.
[0022]
2A to 2F and 3A to 3E are cross-sectional views showing an example of a manufacturing process of the semiconductor device shown in FIG.
[0023]
First, as shown in FIG. 2A, a silicon oxide film is buried in a predetermined region of the silicon substrate 1 to form an element isolation region 4 having an STI (Shallow Trench Isolation) structure and a sacrificial oxide film 13.
[0024]
Next, a resist pattern 14 is formed in a predetermined region by a photolithography method, and as shown in FIG. 2B, P (phosphorus) is implanted into the silicon substrate 1 a plurality of times using the resist pattern 14 as a mask. . Here, the purpose of injecting P is to form a diffusion layer and adjust the threshold voltage of the transistor.
[0025]
After completing the implantation of P, the unnecessary resist pattern 14 is removed. Subsequently, similarly, B (boron) is implanted into the silicon substrate. Thereafter, the N-type diffusion layer 2 and the P-type diffusion layer 3 are formed by diffusion by performing a heat treatment. Thereafter, the silicon substrate 1 is washed to remove a sacrificial oxide film, dust, and the like on the surface, thereby obtaining a structure shown in FIG.
[0026]
Next, a metal silicate film 8 is formed on the silicon substrate 1. The method for forming a metal silicate film according to the present invention will be described with reference to FIGS.
[0027]
A silicon oxide film 11 is formed on the surface of the silicon substrate 1 after the process up to FIG. 2C by a thermal oxidation method (FIG. 4A). In the present invention, the silicon oxide film 11 functions as a supply source of silicon and oxygen when forming the metal silicate film. Here, since the silicon oxide film 11 is formed by a conventional oxide film forming method, the interface between the silicon oxide film 11 and the underlying silicon substrate 1 can be a smooth surface with small unevenness.
[0028]
Next, a metal oxide film 12 is formed on the silicon oxide film 11 (FIG. 4B). In the present invention, the metal oxide film 12 functions as a metal and oxygen supply source when forming a metal silicate film. As the metal oxide film 12, a rare earth metal oxide film is preferably used. For example, a Y ₂ O ₃ film, a La ₂ O ₃ film, a Pr ₂ O ₃ film, a Nd ₂ O ₃ film, a Sm ₂ O ₃ film, a EuO film, a Gd ₂ O ₃ film, a Tb ₂ O ₃ film, a Dy ₂ O film _Three films, a Ho ₂ O ₃ film, a Tm ₂ O ₃ film, a Lu ₂ O ₃ film, a stacked film thereof, or the like can be used. Further, the metal oxide film 12 is preferably formed by a chemical vapor deposition method (Chemical Vapor Deposition Method), but other methods may be used as long as an equivalent film can be formed.
[0029]
After the formation of the metal oxide film 12, the metal silicate film 8 is formed to obtain the structure shown in FIG. This step is performed under the temperature and gas conditions under which the silicon oxide film 11 and the metal oxide film 12 are not separated. For example, when a La ₂ O ₃ film is used as the metal oxide film 12, it is achieved by heating at a temperature of 800 ° C. or lower in an atmosphere of at least one of an inert gas and a nitrogen gas. In this case, the heating is preferably performed at a temperature in the range of 600 ° C to 800 ° C. Even if the temperature is higher than 800 ° C. or lower than 600 ° C., it is not preferable because the metal silicate film 8 is easily separated into the silicon oxide film 11 and the metal oxide film 12. Further, when the temperature is higher than 800 ° C., oxygen easily escapes from the silicon oxide film 11 and the metal oxide film 12. On the other hand, when the temperature is lower than 600 ° C., the electrical characteristics of the metal silicate film 8 deteriorate. In addition, the oxygen concentration contained in the heating atmosphere is preferably as low as possible, specifically, it is preferably 20 ppm or less. Note that helium gas, argon gas, or the like can be used as the inert gas.
[0030]
As described above, in the present invention, a silicon silicate film is formed by heating a silicon oxide film and a metal oxide film. That is, the present invention provides a conventional 1) method of depositing a metal on the surface of a silicon substrate and oxidizing after forming a silicide layer by annealing, and 2) depositing a metal on the silicon substrate in an oxidizing atmosphere and then oxidizing the metal. Unlike the method of annealing in an atmosphere, the oxidation is not performed by oxygen contained in the atmosphere. According to the present invention, a metal silicate film is formed by reacting silicon, metal and oxygen in a silicon oxide film and a metal oxide film. Therefore, the metal silicate film can be formed without requiring oxygen in the heating atmosphere. Further, by making the oxygen concentration in the heating atmosphere as low as possible, it is possible to prevent oxygen from permeating the metal silicate film and forming a silicon oxide film with the silicon substrate.
[0031]
The interface between the silicon substrate 1 and the metal silicate film 8 in FIG. 4C is formed while maintaining the interface state between the silicon substrate 1 and the silicon oxide film 11 in FIG. Therefore, the interface between the silicon substrate 1 and the metal silicate film 8 is also a smooth surface with small irregularities.
[0032]
In this embodiment, when forming the metal silicate film, an ammonia gas may be added to the heating atmosphere. For example, when a La ₂ O ₃ film is used as a metal oxide film and heat treatment is performed at a temperature of 800 ° C. or lower in a nitrogen gas atmosphere, an ammonia gas can be added to the nitrogen gas. Note that, instead of the nitrogen gas, an inert gas such as a helium gas or an argon gas may be used, or a mixed gas of a nitrogen gas and an inert gas may be used. Since nitrogen is taken into the surface of the metal oxide film by adding the ammonia gas, penetration of B (boron) from a gate electrode formed in a later step can be suppressed.
[0033]
After the metal silicate film is formed by the above-described steps, a gate electrode is formed.
[0034]
For example, as shown in FIG. 2D, a polycrystalline silicon film 15 serving as a gate electrode is formed on the metal silicate film 8. The polycrystalline silicon film 15 can be formed by, for example, a CVD method. Note that an amorphous silicon film may be used instead of the polycrystalline silicon film 15. After that, a resist pattern 16 is formed by photolithography.
[0035]
Next, as shown in FIG. 2E, B (boron) is ion-implanted into the polycrystalline silicon film 15 using the resist pattern 16 as a mask. After removing the unnecessary resist pattern 16, P (phosphorus) is ion-implanted into the polycrystalline silicon film 15, which is a P-type diffusion layer, by the same method. Thereafter, the resistance of the polycrystalline silicon film (doped silicon film) 15 is reduced by performing a heat treatment.
[0036]
Next, as shown in FIG. 2F, a resist pattern 17 is formed by a photolithography method, and the polycrystalline silicon film 15 and the metal silicate film 8 are etched using the resist pattern 17 as a mask. Thereby, the gate electrode 9 can be formed.
[0037]
After removing the unnecessary resist pattern 17, a new resist pattern 18 is formed by photolithography, as shown in FIG. Then, B (boron) is ion-implanted into the N-type diffusion layer 2 in the silicon substrate 1 using the gate electrode 9 and the resist pattern 18 as a mask. In the same manner, after P (phosphorus) is ion-implanted also into the P-type diffusion layer 3, activation by heat treatment is performed. Thereby, as shown in FIG. 3B, the P-type extension region 7 and the N-type extension region 19 can be formed.
[0038]
Next, a side wall 10 is formed on the side wall of the gate electrode 9 to obtain the structure shown in FIG.
[0039]
Next, as shown in FIG. 3D, a resist pattern 20 is formed by photolithography, and the N-type diffusion in the silicon substrate 1 is performed using the resist pattern 20 and the gate electrode 9 on which the sidewalls 10 are formed as a mask. B (boron) is ion-implanted into the layer 2. After removing the unnecessary resist pattern 20, P (phosphorus) is ion-implanted into the P-type diffusion layer 3 by the same method. Subsequently, by performing activation by heat treatment, a P-type source / drain diffusion layer 5 and an N-type source / drain diffusion layer 6 can be formed (FIG. 3E). After that, an interlayer insulating film, a contact, a wiring, and the like are formed by a known method, whereby a semiconductor device can be manufactured.
[0040]
In the present invention, the composition of the metal silicate film can be controlled by changing the thickness of the silicon oxide film and the thickness of the metal oxide film, respectively. This will be described in detail below with reference to FIG.
[0041]
4 (a), the film thickness of the silicon oxide film 11 and _{t 1,} the density and [rho _1, the molecular weight Mw _1. In FIG. 4B, the thickness of the metal oxide film 12 is t ₂ , the density is ρ ₂ , and the molecular weight is Mw ₂ . At this time, the silicon concentration C (%) in the metal silicate film 8 in FIG. In addition, in Formula (3), n is the valence of a metal.
[0042]
[Equation 3]

[0043]
As seen from equation (3), by varying the thickness t ₂ of the thickness t ₁ and the metal oxide film of a silicon oxide film, it is possible to change the silicon concentration C of the metal silicate film.
[0044]
By the way, the relative dielectric constant of the metal silicate film takes a value between the relative dielectric constant of the silicon oxide film and the relative dielectric constant of the metal oxide film, and the value of the relative dielectric constant can be changed by changing the silicon concentration. . Here, when the equivalent silicon oxide film thickness of the metal silicate film is set to tnm or less, the upper limit value of the silicon concentration C (%) is defined by Expression (4). In Expression (4), epsilon ₁ is the dielectric constant of the silicon oxide film, epsilon ₂ is the dielectric constant of the metal oxide film, t 'denotes a thickness of the metal silicate film.
[0045]
(Equation 4)

[0046]
For example, when a La ₂ O ₃ film is used as the metal oxide film, the relative dielectric constant ε ₂ of the La ₂ O ₃ film is 20. Assuming that the equivalent silicon oxide film thickness t is 1.5 nm and the thickness of the metal silicate t ′ is 3 nm, the silicon concentration C is 75.3% from the equation (4). That is, this value is the upper limit of the silicon concentration. However, in practice, the smaller one of the value of the solid solubility limit of silicon in the metal silicate film and the value of the silicon concentration obtained by the equation (4) is the upper limit of the silicon concentration. Therefore, in the present invention, the silicon concentration in the metal silicate film is equal to or less than the smaller value of the value obtained by the equation (4) and the solid solubility limit of silicon in the metal silicate film. as described above, setting the thickness t ₂ of the thickness t ₁ and the metal oxide film of the silicon oxide film.
[0047]
The embodiments of the present invention have been described above. However, the present invention is not limited to the embodiments, and can be modified without departing from the spirit of the present invention. For example, the present invention can be applied to a MIS transistor having a buried gate electrode. In this case, in addition to the impurity-doped silicon, a metal film such as a tungsten film, a titanium film, a ruthenium film, a tantalum film, a hafnium film, or a nitride film thereof can be used as the gate electrode.
[0048]
【The invention's effect】
According to the present invention, formation of a silicon oxide film between a silicon substrate and a metal silicate film can be prevented. In addition, unevenness at the interface between the silicon substrate and the metal silicate film can be reduced, and a semiconductor device having good electric characteristics can be manufactured.
[Brief description of the drawings]
FIG. 1 is an example of a cross-sectional view of a semiconductor device according to the present invention.
FIGS. 2A to 2F are cross-sectional views illustrating an example of a manufacturing process of a semiconductor device according to the present invention.
FIGS. 3A to 3E are cross-sectional views illustrating an example of a manufacturing process of a semiconductor device according to the present invention.
4A to 4C are cross-sectional views illustrating an example of a manufacturing process of a semiconductor device according to the present invention.
[Explanation of symbols]
Reference Signs List 1 silicon substrate, 2 N type diffusion layer, 3 P type diffusion layer, 4 element isolation region, 5 P type source / drain diffusion layer, 6 N type source / drain diffusion layer, 7 P type extension region, 8 metal silicate film, 9 gate electrode, 10 sidewall electrode, 11 silicon oxide film, 12 metal oxide film, 13 sacrificial oxide film, 14, 16, 17, 18, 20 resist pattern, 15 polycrystalline silicon film, 19 N-type extension region.

Claims

In a method of manufacturing a semiconductor device having a high dielectric constant insulating film,
Forming a silicon oxide film on the silicon substrate by a thermal oxidation method,
Forming a metal oxide film on the silicon oxide film;
Forming a metal silicate film by heating the silicon oxide film and the metal oxide film at a temperature of 800 ° C. or less in a gas atmosphere of at least one of an inert gas and a nitrogen gas. A method for manufacturing a semiconductor device.

2. The method according to claim 1, wherein the step of forming the metal silicate film further includes an ammonia gas in the atmosphere.

The method according to claim 1, further comprising forming a gate electrode on the metal silicate film.

The silicon concentration in the metal silicate film is determined by the value obtained by the equation (1).

(Where C is the silicon concentration, ε ₁ is the relative dielectric constant of the silicon oxide film, ε ₂ is the relative dielectric constant of the metal oxide film, t is the equivalent thickness of the silicon oxide film, and t ′ is the thickness of the metal silicate film. Show.),
4. The method of manufacturing a semiconductor device according to claim 1, wherein the lower limit is set to a value smaller than a value of a solid solubility limit of silicon in the metal silicate film. 5.

The method of manufacturing a semiconductor device according to claim 1, wherein a silicon concentration in the metal silicate film is controlled by a thickness of the silicon oxide film and a thickness of the metal oxide film.

The method according to claim 1, wherein the metal oxide film is an oxide of a rare earth metal.

The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the metal silicate film is a step of heating at a temperature in a range of 600 ° C. to 800 ° C. 8.

The method for manufacturing a semiconductor device according to claim 1, wherein in the step of forming the metal silicate film, an oxygen concentration in a heating atmosphere is 20 ppm or less.