JP2004342806A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor device Download PDFInfo
- Publication number
- JP2004342806A JP2004342806A JP2003137044A JP2003137044A JP2004342806A JP 2004342806 A JP2004342806 A JP 2004342806A JP 2003137044 A JP2003137044 A JP 2003137044A JP 2003137044 A JP2003137044 A JP 2003137044A JP 2004342806 A JP2004342806 A JP 2004342806A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- processing
- processing unit
- wafer
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものであり、特に、累積処理数に依存せずに再現性の高いエッチングを行うためのエッチング条件を決定する手法に特徴のある半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
半導体デバイスのパターン形成工程において、エッチングプロセスは重要な位置を占めているが、近年の集積回路技術の発達に伴う電子回路の微細化により、さらに、重要度が増している。
【0003】
このような微細化に伴って、現在、エッチングプロセスにおいてはプラズマエッチングが一般的に用いられているが、このプラズマエッチングにおいては、所定のエッチング深さを得るのに適切と思われるエッチング時間を試行錯誤して設定し、この設定した一定のエッチング時間でエッチングを行っている。
【0004】
例えば、シリコンウェハに素子分離用のトレンチをエッチングプロセスによって形成する場合にも、予め設定した一定のエッチング時間で複数のロットを連続処理している。
一例を挙げれば、所定の深さ(Dt :ターゲット値)のトレンチを形成する場合には、エッチング時間を82秒に設定している。
【0005】
この様なエッチング工程においては、プラズマエッチング装置の洗浄(ウエットクリーニング)後の処理枚数に依存してエッチングレートが低下するという現象があり、一定の時間エッチングする手法ではトレンチの深さが次第に浅くなるという問題があるので、この事情を図7を参照して説明する。
【0006】
図7参照
図7は、所定の深さ(Dt :ターゲット値)のトレンチを形成する際に、エッチング時間を82秒に設定した場合の実際のトレンチ深さの累積処理ロット数依存性を示したものである。
図から明らかなように、プラズマエッチング装置の洗浄後の処理ロット数に依存してトレンチ深さが浅くなるトレンド、即ち、エッチングレートが低下する下降トレンドが見られる。
【0007】
そこで、この様なトレンチの形成工程において、種々のエッチング環境の違いによりエッチングレートが変動する場合に、シリコン基板上に設けた多結晶シリコン層のエッチング工程におけるエッチングレートからシリコン基板のエッチングレートを換算してエッチング時間を設定することも提案されている(例えば、特許文献1参照)。
【0008】
【特許文献1】
特開平08−064579号公報
【0009】
【発明が解決しようとする課題】
しかし、シリコン基板に先行してエッチングされる部材が存在しない場合には、上記の手法を適用することができないという問題があり、さらに、リアルタイムで先行するエッチング部材のエッチングレートを測定する必要があるという問題がある。
【0010】
また、上述の図7に示した単純な変動トレンドから、あるロットを処理する際のエッチレートを予測し、必要とする深さのトレンチを形成するためのエッチング時間を決定した場合には、標本相関係数の二乗(R2 )が、図7の場合にはR2 =0.6211と小さいため、得られるトレンチ深さのばらつきが大きくなるという問題がある。
【0011】
なお、酸化膜のエッチング工程において、前ロットに対する処理結果に基づいて処理装置の能力を評価し、酸化膜エッチングにおけるCD(CriticalDimension)ロスの移動平均、即ち、線幅等の微細な長さの減少の移動平均から処理装置と被処理ロットの最適合な組合せを決定することが提案されている(例えば、特開2001−189247号公報参照)。
【0012】
例えば、処理前のレジスト膜厚バラツキに応じて露光量を調整するものであり、これは従来から行われていた、処理予定ロット内の先行パイロットウェハのレジスト膜厚を測定し、その値に応じて露光量を調整する方法を適用したものであり、エッチング処理条件を変更するものではない。
【0013】
この場合には、エッチング結果を確認するためのトレンチ深さの測定以外に、レジスト膜厚の測定等の各種の計測が前もって必要になり、工程数が増えるという問題がある。
【0014】
したがって、本発明は、予め計測したエッチングレートのトレンドを用いて再現性の良いエッチングを行うことを目的とする。
【0015】
【課題を解決するための手段】
図1は本発明の原理的構成の説明図であり、ここで、図1を参照して本発明における課題を解決するための手段を説明する。
図1参照
上記目的を達成するため、本発明は、半導体装置の製造方法において、所定の条件で既にエッチング処理された処理単位のエッチング結果を基にして、次の処理単位のエッチング条件を決定することを特徴とする。
【0016】
このように、既にエッチング処理された処理単位のエッチング結果を基にして次の処理単位のエッチング条件を決定することによって、累積処理単位が増えてもばらつきの少ない処理結果を得ることができる。
【0017】
この場合、既にエッチング処理された処理単位のエッチング結果として、直近の3処理単位以上のエッチング結果の移動平均値を用いることによって、次の処理単位のエッチング結果における標本相関係数の二乗(R2 )を大きく、例えば、0.9に近くすることができ、それによって、ばらつきの少ない処理結果を得ることができる。
【0018】
この場合の次の処理単位のエッチング条件としては、エッチング時間が最も典型的な条件となる。
また、処理単位としては、ロットまたはウェハのいずれかが典型的な処理単位となる。
【0019】
この様な方法は、エッチング装置の洗浄後に処理単位が累積するにしたがって、深さが浅くなるトレンチの形成工程に適用することによって、ばらつきの少ないトレンチ深さを得ることができる。
【0020】
また、処理単位をウェハとし、パターン形状の計測装置とエッチング装置との間を真空搬送し、ウェハ毎のパターン形状の計測結果を基にウェハ毎にエッチング条件を決定しても良い。
【0021】
このように、パターン形状の計測装置とエッチング装置との間を真空搬送することにより、処理後のパターン形状の計測の前における真空排気が不要となるので、連続処理が可能になり、それによって、スループットを向上することができる。
【0022】
【発明の実施の形態】
ここで、図2乃至図5を参照して、本発明の第1の実施の形態のエッチング方法を説明する。
まず、STI(Shallow Trench Isolation)による素子分離のためのトレンチをプラズマエッチングにより形成して、トレンチ深さの処理ロット数依存性を調べる。
なお、この時の処理条件としては、HBr+Cl2 主成分とした混合ガスのプラズマでシリコン基板をエッチングする際に、エッチング時間を82秒として、目標深さ(Dt :ターゲット値)のトレンチを形成する。
【0023】
図2参照
図2は、各処理ロット毎のトレンチ深さDの平均値を処理ロット順に並べた図であり、この場合も図7の場合と同様に累積処理ロット数の増加とともに、トレンチ深さDが低下するトレンドが見られる。
【0024】
ここで、エッチング時間を微変動した場合のトレンチ深さDの変動を調べたので、図3を参照して説明する。
図3参照
図3は、トレンチ深さDのエッチング時間依存性を示す図であり、図から明らかなように、トレンチ深さDは、エッチング時間とともに増大する。
この場合、トレンチ深さDとエッチング時間は、i番目のトレンチ深さをDi 、エッチングレートをRi 、エッチング時間をTi とすれば、
Di =Ri ×Ti 、或いは、Ri =Di /Ti
で表される1次式で近似することができ、エッチング時間を1秒程度調整することによって、トレンチ深さを約3nm程度調整できることが分かった。
【0025】
この様に、エッチング時間の調整によって、トレンチ深さを調整できることが実証された。
【0026】
図4(a)及び(b)参照
図4(a)は、移動平均するポイント数を2点〜6点取った場合のトレンチ深さDの累積処理ロット数依存性を示す図であり、また、図4(b)は、各移動平均における標本相関係数の二乗(R2 )を示す図である。
【0027】
図4(b)に示した標本相関係数の二乗(R2 )の値から分かるように、2点の移動平均ではRMA2 2 =0.78となり、バラツキが大きくなるが、3点以上の移動平均をとると、R2 は約0.9となり、トレンチ深さのバラツキを小さく抑えることができる。
【0028】
したがって、直近の3ロット以上のm個のロットのエッチングレートの移動平均値をエッチング対象となる当該n番目のロットのエッチングレートRn と見なし、目標トレンチ深さDtargetとした場合に、
Tn =Dtarget/Rn
で得られるエッチング時間Tn でエッチング処理を行えば良い。
ここで、Rn は、下記の式(1)で表されるが、式(1)におけるΣの表記は、n番目のロットの直前のn−1番目のロットからm個前のn−m番目のロットまでの和を意味する。
【数1】
【0029】
次に、上記のモデルにより処理した場合のシミュレーション結果を図5を参照して説明する。
図5参照
図5は、5点の移動平均を取った場合のトレンチ深さDの累積処理ロット数依存性のシミュレーション結果を示したものであり、比較のために図2に示した実データも併せて示している。
【0030】
この場合のシミュレーションは、まず、
(1)直前の5つのロットのエッチングレートRn−5 〜Rn−1 の移動平均から、上記の式(1)によって、n番目のロットの見なしエッチングレートRn を求める。
【0031】
(2)次いで、求めた見なしエッチングレートRn と目標トレンチ深さDtargetからエッチングTn を、
Tn =Dtarget/Rn
として求める。
【0032】
(3)次いで、従来の実測値におけるn番目のロットにおけるエッチング時間Tactual(=82秒)と得られたトレンチ深さDactualから、実際のエッチングレートRactualを、
Ractual=Dactual/Tactual=Dactual/82秒
として求める。
【0033】
(4)次いで、求めたRactualと、先に求めたTn とにより、n番目のロットの予想トレンチ深さDn を、
Dn =Tn ×Ractual
として求める。
【0034】
このようにして求めた予想トレンチ深さDn をプロットしたのが、図5のシミュレーション結果であり、図から明らかなように、トレンチ深さの下降トレンドはなくなり、また、ロット間のトレンチ深さのバラツキも低減していることが分かる。
【0035】
このように、本発明の第1の実施の形態においては、n番目のロットのエッチング処理を行う場合に、処理直近の3個以上のロットのエッチングにおける移動平均を求めて、n番目のロットのエッチング時間を決定しているので、累積処理依存性をなくすとともに、各ロット間のバラツキを小さくすることができる。
【0036】
また、本発明の第1の実施の形態においては、先行するエッチング部材を必要とすることがなく、エッチング装置と処理ロットとの最適合の組合せを検討する必要もなく、且つ、トレンチ深さの測定以外の測定が不要になるので、工程が簡素化され、スループットが向上する。
【0037】
次に、図6を参照して、ウェハ毎のエッチング条件の設定に関する本発明の第2の実施の形態のエッチング方法を説明する。
図6参照
図6は、本発明の第2の実施の形態のエッチング方法の概念的構成図であり、あり、計測装置10と、エッチング装置20と、真空搬送機構30と、制御装置40とによって基本的なエッチングシステムが構成される。
【0038】
なお、この場合の計測装置10は、例えば、表面SEM(走査型電子顕微鏡)観察装置であり、エッチング装置20は、例えば、プラズマエッチング装置であり、真空搬送機構30は、例えば、エッチング装置20のロードロックと計測装置とを連結するゲートバルブを備えた真空搬送室である。
【0039】
例えば、微細ポリシリコン配線のエッチング工程においては、レジストパターンの形成→レジストパターンの計測→エッチング処理→エッチングパターンの計測という手順で処理が行われる。
なお、この間の各工程の制御は、制御装置40によって行う。
【0040】
したがって、この場合には、微細ポリシリコン配線をエッチングするためのレジストパターンを形成した基板を表面SEM観察装置でレジストパターンの形状を計測したのち、真空搬送室を介してプラズマエッチング装置に搬入し、プラズマエッチング装置においてエッチングを行い、次いで、エッチング処理終了後の基板を真空搬送室を介して表面SEM観察装置に搬入してエッチングによって形成した微細ポリシリコン配線のパターンを計測する。
なお、従来においては、エッチング処理後のウェハは、一旦、大気中に取り出して計測装置に搬送していた。
【0041】
次いで、レジストパターンの形状の計測結果と、エッチング後の微細ポリシリコン配線のパターンの計測結果との比較を行い、所定の微細ポリシリコン配線パターンが得られるように次のウェハのエッチング条件を決定して、同じサイクルを繰り返す。
【0042】
例えば、微細ポリシリコン配線のエッチング工程においては、その線幅Wと微調整エッチング時間ΔTとの間には、W0 を微調整エッチング時間なしの線幅、a(>0)を比例係数とした場合、
W=W0 −aΔT
の関係がある。
【0043】
したがって、ある1枚のウェハのエッチングの終了後に線幅Wを表面SEM観察装置で計測し、所望の線幅Wtargetとの差ΔW(=Wtarget−W)を求め、
ΔW=aΔT、即ち、ΔT=ΔW/a
となる微調整エッチング時間ΔTを求め、次のウェハをΔW>0の場合には微調整エッチング時間ΔTだけ余分にエッチングを行う。
また、ΔW<0の場合には、微調整エッチング時間ΔTだけ短くエッチングを行う。
【0044】
なお、エッチングするウェハにおけるレジストパターンにおける線幅が、直近処理ウェハにおけるレジストパターンにおける線幅と異なっている場合には、この変動分も考慮して微調整エッチング時間ΔTを決定する必要がある。
【0045】
この本発明の第2の実施の形態においては、直近処理ウェハの計測を行う場合に、計測装置10とエッチング装置20との間を真空搬送機構30によって結合しているので、エッチング後のウェハを取り出して計測装置10に搬送する際に、エッチング装置20のロードロックのベントと計測装置10を真空排気する必要がなく、エッチング装置20で次のウェハを処理を開始するまでの待ち時間も不要になるので、スループットを向上することができる。
【0046】
以上、本発明の各実施の形態を説明してきたが、本発明は各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の第1の実施の形態においては、トレンチの形成工程として説明してきたが、トレンチの形成工程に限られるものではない。
【0047】
即ち、ドライエッチング工程においては、エッチング残渣や反応生成物がチャンバーの内壁に付着し、処理ロットが累積するに連れてエッチングレートが低下する傾向となる場合があるので、このような累積処理数がエッチング結果に影響を与える各エッチング工程に適用されるものである。
【0048】
また、上記の第1の実施の形態においては、処理単位をロットとしたが、ロットに限られるものではなく、ウェハを処理単位としても良いものであり、その場合には、直近の3枚以上ウェハのエッチングレートの移動平均を、処理ウェハの見なしエッチングレートとしてエッチング時間を決定すれば良いものである。
【0049】
また、上記の第2の実施の形態においては、直前の1枚の処理結果によって、次のウェハのエッチング処理条件を決定しているが、上記の第1の実施の形態と同様に、直近の3枚以上ウェハの処理結果の移動平均によりエッチング条件を決定しても良いものである。
【0050】
この場合、参照する処理結果は、直近の処理結果に限らず、エッチング装置の洗浄直後は、必要に応じて前回のエッチング装置の洗浄処理直後の処理結果も移動平均に加えエッチング条件を決定しても良いものである。
【0051】
また、上記の第2の実施の形態においては、レジストパターンの計測→エッチング処理→エッチングパターンの計測のサイクルで処理を行っているが、レジストパターンの計測は事前に一括して行っても良いものである。
【0052】
この場合、エッチング処理→エッチングパターンの計測→次のウェハエッチング処理・・・という連続処置を待ち時間なしで行うことができるので、さらに所定の線幅と出来上がり線幅との差ΔWを減少させることが可能になる。
【0053】
また、上記の各実施の形態においては、決定する処理条件をエッチング時間としているが、エッチング時間に限られるものではなく、エッチング時における基板温度、或いは、エッチングガスの流量等の他のエッチング条件を微変更しても良いものである。
【0054】
また、上記の各実施の形態においては、シリコン基板に対するトレンチの形成工程或いは、シリコン基板上に設けるポリシリコン配線のパターニング工程として説明しているが、基板はシリコンに限られるものではなく、GaAs等の化合物半導体基板にも適用されるものである。
【0055】
ここで、再び図1を参照して、本発明の詳細な特徴を説明する。
再び、図1参照
(付記1) 所定の条件で既にエッチング処理された処理単位のエッチング結果を基にして、次の処理単位のエッチング条件を決定することを特徴とする半導体装置の製造方法。
(付記2) 直近の3処理単位以上のエッチング結果の移動平均値を、次の処理単位のエッチング結果と見なして次の処理単位のエッチング条件を決定することを特徴とする付記1記載の半導体装置の製造方法。
(付記3) 上記エッチング結果がエッチング深さであって、上記次の処理単位のエッチング条件として、エッチング時間を決定することを特徴とする付記2記載の半導体装置の製造方法。
(付記4) 上記処理単位が、ロットまたはウェハのいずれかであることを特徴とする付記1乃至3のいずれか1に記載の半導体装置の製造方法。
(付記5) 上記エッチング処理が、トレンチの形成工程であることを特徴とする付記1乃至4のいずれか1に記載の半導体装置の製造方法。
(付記6) 上記処理単位がウェハであり、パターン形状の計測装置とエッチング装置との間を真空搬送し、ウェハ毎のパターン形状の計測結果を基にウェハ毎にエッチング条件を決定することを特徴とする付記1記載の半導体装置の製造方法。
【0056】
【発明の効果】
本発明によれば、直近のエッチング結果を反映させて次のエッチング処理の条件を決定しているので、処理装置の洗浄後の累積処理数や処理装置の状態に依存することなく、所定のトレンチ深さや線幅等の設定目標を精度良く達成することができ、半導体装置の信頼性の向上と低コスト化に寄与するところが大きい。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】トレンチ深さDの累積処理ロット数依存性の説明図である。
【図3】トレンチ深さDのエッチング時間依存性の説明図である。
【図4】移動平均値を用いた場合のトレンチ深さDの累積処理ロット数依存性の説明図である。
【図5】5点の移動平均を取った場合のトレンチ深さDの累積処理ロット数依存性のシミュレーション結果の説明図である。
【図6】本発明の第2の実施の形態のエッチング方法の概念的構成図である。
【図7】エッチング時間を82秒に設定した場合の実際のトレンチ深さの累積処理ロット数依存性の説明図である。
【符号の説明】
10 計測装置
20 エッチング装置
30 真空搬送手段
40 制御装置[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device characterized by a method of determining etching conditions for performing highly reproducible etching without depending on the number of accumulated processes. is there.
[0002]
[Prior art]
2. Description of the Related Art An etching process occupies an important position in a pattern forming process of a semiconductor device.
[0003]
With such miniaturization, at present, plasma etching is generally used in an etching process, and in this plasma etching, an etching time considered appropriate for obtaining a predetermined etching depth is tried. The etching is performed by mistake and the etching is performed for the set constant etching time.
[0004]
For example, even when trenches for element isolation are formed in a silicon wafer by an etching process, a plurality of lots are continuously processed for a predetermined constant etching time.
For example, when a trench having a predetermined depth (D t : target value) is formed, the etching time is set to 82 seconds.
[0005]
In such an etching process, there is a phenomenon that the etching rate is reduced depending on the number of processed wafers after the cleaning (wet cleaning) of the plasma etching apparatus, and the depth of the trench is gradually reduced by the etching method for a fixed time. Therefore, this situation will be described with reference to FIG.
[0006]
FIG. 7 shows the dependence of the actual trench depth on the cumulative number of processed lots when the etching time is set to 82 seconds when forming a trench having a predetermined depth (D t : target value). It is a thing.
As is clear from the figure, there is a trend in which the trench depth becomes shallower, that is, a lowering trend in which the etching rate decreases, depending on the number of processing lots after cleaning of the plasma etching apparatus.
[0007]
Therefore, in the process of forming such a trench, when the etching rate fluctuates due to various differences in the etching environment, the etching rate of the silicon substrate is converted from the etching rate in the etching step of the polycrystalline silicon layer provided on the silicon substrate. It has also been proposed to set the etching time by setting (for example, see Patent Document 1).
[0008]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 08-064579
[Problems to be solved by the invention]
However, when there is no member to be etched in advance on the silicon substrate, there is a problem that the above method cannot be applied, and further, it is necessary to measure the etching rate of the preceding etching member in real time. There is a problem.
[0010]
In addition, when the etching rate for processing a certain lot is predicted from the simple fluctuation trend shown in FIG. Since the square of the correlation coefficient (R 2 ) is as small as R 2 = 0.6211 in the case of FIG. 7, there is a problem that the obtained trench depth varies greatly.
[0011]
In the oxide film etching process, the performance of the processing apparatus is evaluated based on the processing result of the previous lot, and a moving average of CD (Critical Dimension) loss in the oxide film etching, that is, a decrease in a minute length such as a line width. It has been proposed to determine an optimal combination of a processing apparatus and a lot to be processed from a moving average of the processing apparatus (see, for example, JP-A-2001-189247).
[0012]
For example, the exposure amount is adjusted according to the variation in the resist film thickness before processing. This is performed by measuring the resist film thickness of the preceding pilot wafer in the lot to be processed, which has been conventionally performed, and according to the value. In this case, the method of adjusting the exposure amount is applied, and the etching condition is not changed.
[0013]
In this case, in addition to the measurement of the trench depth for confirming the etching result, various measurements such as the measurement of the resist film thickness are required in advance, and there is a problem that the number of steps is increased.
[0014]
Therefore, an object of the present invention is to perform etching with good reproducibility using a trend of an etching rate measured in advance.
[0015]
[Means for Solving the Problems]
FIG. 1 is an explanatory diagram of the basic configuration of the present invention. Here, means for solving the problem in the present invention will be described with reference to FIG.
Referring to FIG. 1, in order to achieve the above object, according to the present invention, in a method of manufacturing a semiconductor device, an etching condition of a next processing unit is determined based on an etching result of a processing unit already etched under predetermined conditions. It is characterized by the following.
[0016]
As described above, by determining the etching condition of the next processing unit based on the etching result of the processing unit that has already been subjected to the etching processing, it is possible to obtain a processing result with little variation even if the cumulative processing unit increases.
[0017]
In this case, by using the moving average value of the etching results of the latest three processing units or more as the etching results of the processing units already etched, the square of the sample correlation coefficient (R 2 ) Can be made large, for example, close to 0.9, whereby a processing result with little variation can be obtained.
[0018]
In this case, the etching time of the next processing unit is the most typical condition.
As a processing unit, either a lot or a wafer is a typical processing unit.
[0019]
Such a method can be applied to a process of forming a trench whose depth becomes shallower as the number of processing units is accumulated after the cleaning of the etching apparatus, whereby a trench depth with less variation can be obtained.
[0020]
Alternatively, the processing unit may be a wafer, and a vacuum transfer may be performed between the pattern shape measuring device and the etching device, and the etching conditions may be determined for each wafer based on the pattern shape measurement result for each wafer.
[0021]
In this way, by performing vacuum transfer between the pattern shape measuring device and the etching device, vacuum evacuation before the measurement of the pattern shape after processing becomes unnecessary, so that continuous processing becomes possible. Throughput can be improved.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Here, an etching method according to the first embodiment of the present invention will be described with reference to FIGS.
First, a trench for element isolation by STI (Shallow Trench Isolation) is formed by plasma etching, and the dependence of the trench depth on the number of processed lots is examined.
The processing conditions at this time are as follows: when etching a silicon substrate with a plasma of a mixed gas containing HBr + Cl 2 as a main component, the etching time is set to 82 seconds, and a trench having a target depth (D t : target value) is formed. I do.
[0023]
FIG. 2 is a diagram in which the average values of the trench depths D for each processing lot are arranged in the order of the processing lots. In this case as well, as in the case of FIG. There is a trend in which D decreases.
[0024]
Here, a change in the trench depth D when the etching time is slightly changed was examined, and will be described with reference to FIG.
FIG. 3 is a diagram showing the etching time dependency of the trench depth D. As is clear from the drawing, the trench depth D increases with the etching time.
In this case, if the trench depth D and the etching time are D i , the etching rate is R i , and the etching time is T i ,
D i = R i × T i , or R i = D i / T i
Can be approximated by a linear expression represented by the following expression, and it has been found that the trench depth can be adjusted by about 3 nm by adjusting the etching time by about 1 second.
[0025]
Thus, it has been proved that the trench depth can be adjusted by adjusting the etching time.
[0026]
4 (a) and 4 (b). FIG. 4 (a) is a diagram showing the dependence of the trench depth D on the number of cumulative processing lots when the number of moving average points is 2 to 6 points. FIG. 4B is a diagram showing the square (R 2 ) of the sample correlation coefficient in each moving average.
[0027]
FIG 4 (b) the sample correlation coefficient squared shown as seen from the values of (R 2), the moving average of the two
[0028]
Accordingly, regarded as the etching rate R n of the n-th lot comprising a moving average value of the etching rate of the last three lots or more of the m lot as etched, in cases where the target trench depth D target,
T n = D target / R n
In the etching time T n may be performed an etching process resulting in.
Here, R n is represented by the following equation (1), and the notation of Σ in the equation (1) denotes nm which is m-m before the (n−1) -th lot immediately before the n-th lot. Means the sum up to the lot.
(Equation 1)
[0029]
Next, a simulation result when processing is performed using the above model will be described with reference to FIG.
FIG. 5 shows a simulation result of the dependence of the trench depth D on the number of accumulated processing lots when a moving average of five points is taken. For comparison, the actual data shown in FIG. Also shown.
[0030]
The simulation in this case, first,
(1) From the moving average of the etching rates R n−5 to R n−1 of the immediately preceding five lots, the deemed etching rate R n of the n-th lot is obtained by the above equation (1).
[0031]
(2) Next, the etching T n is calculated from the determined assumed etching rate R n and the target trench depth D target ,
T n = D target / R n
Asking.
[0032]
(3) Next, from the etching time T actual (= 82 seconds) and the obtained trench depth D actual in the n-th lot in the conventional actual measurement value, the actual etching rate R actual is calculated as follows:
R actual = D actual / T actual = D actual / 82 seconds.
[0033]
(4) Next, by using the obtained R actual and the previously obtained T n , the expected trench depth D n of the n-th lot is calculated as follows:
D n = T n × R actual
Asking.
[0034]
This way, a plot of predicted trench depth D n found by is the simulation results of FIG. 5, as is apparent from the figure, no longer downward trend of the trench depth and trench depth between lots It can be seen that the variation in the number is also reduced.
[0035]
As described above, in the first embodiment of the present invention, when performing the etching process on the n-th lot, the moving average in the etching of the three or more lots immediately after the processing is obtained, and the n-th lot is etched. Since the etching time is determined, the dependence on the cumulative processing can be eliminated, and the variation between lots can be reduced.
[0036]
Further, in the first embodiment of the present invention, there is no need for a preceding etching member, there is no need to consider an optimal combination of an etching apparatus and a processing lot, and the trench depth is not required. Since no measurement other than the measurement is required, the process is simplified, and the throughput is improved.
[0037]
Next, an etching method according to the second embodiment of the present invention relating to setting of etching conditions for each wafer will be described with reference to FIG.
FIG. 6 is a conceptual configuration diagram of an etching method according to the second embodiment of the present invention. The etching method includes a measuring
[0038]
The measuring
[0039]
For example, in the etching process of the fine polysilicon wiring, processing is performed in the order of forming a resist pattern → measuring a resist pattern → etching processing → measuring an etching pattern.
The control of each step during this time is performed by the
[0040]
Therefore, in this case, the substrate on which the resist pattern for etching the fine polysilicon wiring is formed is measured for the shape of the resist pattern by a surface SEM observation device, and then is loaded into a plasma etching device via a vacuum transfer chamber. Etching is performed in a plasma etching apparatus, and then the substrate after the etching processing is carried into a surface SEM observation apparatus via a vacuum transfer chamber, and a pattern of fine polysilicon wiring formed by etching is measured.
Conventionally, the wafer after the etching process is once taken out into the atmosphere and transported to a measuring device.
[0041]
Next, the measurement result of the shape of the resist pattern is compared with the measurement result of the pattern of the fine polysilicon wiring after etching, and the etching condition of the next wafer is determined so as to obtain a predetermined fine polysilicon wiring pattern. And repeat the same cycle.
[0042]
For example, in the etching process of the fine polysilicon wiring, between the line width W and the fine adjustment etching time ΔT, W 0 is a line width without the fine adjustment etching time, and a (> 0) is a proportional coefficient. If
W = W 0 −aΔT
There is a relationship.
[0043]
Therefore, after the etching of a certain wafer is completed, the line width W is measured by the surface SEM observation device, and the difference ΔW from the desired line width W target (= W target −W) is obtained.
ΔW = aΔT, that is, ΔT = ΔW / a
A fine adjustment etching time ΔT is obtained, and when the next wafer is ΔW> 0, an extra etching is performed by the fine adjustment etching time ΔT.
When ΔW <0, the etching is performed for a short time by the fine adjustment etching time ΔT.
[0044]
If the line width of the resist pattern on the wafer to be etched is different from the line width of the resist pattern on the most recently processed wafer, it is necessary to determine the fine adjustment etching time ΔT in consideration of this variation.
[0045]
In the second embodiment of the present invention, when measuring the most recently processed wafer, the
[0046]
The embodiments of the present invention have been described above. However, the present invention is not limited to the configurations described in the embodiments, and various modifications are possible.
For example, in the above-described first embodiment, the description has been given as the trench forming step, but the present invention is not limited to the trench forming step.
[0047]
That is, in the dry etching process, etching residues and reaction products may adhere to the inner wall of the chamber, and the etching rate tends to decrease as the number of processing lots increases. This is applied to each etching step that affects the etching result.
[0048]
In the first embodiment, the processing unit is a lot. However, the present invention is not limited to the lot, and a wafer may be used as a processing unit. In this case, the last three or more wafers may be used. What is necessary is just to determine the etching time using the moving average of the etching rate of the wafer as the assumed etching rate of the processing wafer.
[0049]
Further, in the above-described second embodiment, the etching processing conditions for the next wafer are determined based on the processing result of the immediately preceding sheet. However, similar to the above-described first embodiment, the latest wafer etching processing conditions are used. The etching conditions may be determined by a moving average of the processing results of three or more wafers.
[0050]
In this case, the processing result to be referred to is not limited to the latest processing result. Immediately after the cleaning of the etching apparatus, the processing result immediately after the cleaning processing of the previous etching apparatus is determined in addition to the moving average as needed, and the etching conditions are determined. Is also good.
[0051]
Further, in the above-described second embodiment, processing is performed in a cycle of measurement of a resist pattern → etching processing → measurement of an etching pattern. However, measurement of a resist pattern may be collectively performed in advance. It is.
[0052]
In this case, since a continuous treatment of etching processing → measurement of etching pattern → next wafer etching processing can be performed without waiting time, the difference ΔW between the predetermined line width and the completed line width is further reduced. Becomes possible.
[0053]
Further, in each of the above embodiments, the processing condition to be determined is the etching time. However, the processing time is not limited to the etching time. It may be slightly changed.
[0054]
Further, in each of the above-described embodiments, the description is given as a process of forming a trench in a silicon substrate or a process of patterning a polysilicon wiring provided on a silicon substrate. However, the substrate is not limited to silicon, and may be GaAs or the like. The present invention is also applicable to the compound semiconductor substrate of (1).
[0055]
Here, the detailed features of the present invention will be described with reference to FIG. 1 again.
Again referring to FIG. 1 (Supplementary Note 1) A method of manufacturing a semiconductor device, comprising: determining an etching condition of a next processing unit based on an etching result of a processing unit already etched under predetermined conditions.
(Supplementary Note 2) The semiconductor device according to
(Supplementary Note 3) The method of manufacturing a semiconductor device according to
(Supplementary Note 4) The method of manufacturing a semiconductor device according to any one of
(Supplementary Note 5) The method for manufacturing a semiconductor device according to any one of
(Supplementary Note 6) The processing unit is a wafer, a vacuum transfer is performed between a pattern shape measuring device and an etching device, and etching conditions are determined for each wafer based on a pattern shape measurement result for each wafer. 4. The method for manufacturing a semiconductor device according to
[0056]
【The invention's effect】
According to the present invention, since the conditions of the next etching process are determined by reflecting the latest etching result, a predetermined trench can be formed without depending on the accumulated number of processes after the cleaning of the processing apparatus or the state of the processing apparatus. Setting targets such as depth and line width can be achieved with high accuracy, which greatly contributes to improvement in reliability and cost reduction of a semiconductor device.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
FIG. 2 is an explanatory diagram of the dependence of a trench depth D on the number of accumulated processing lots.
FIG. 3 is an explanatory diagram of an etching time dependency of a trench depth D.
FIG. 4 is an explanatory diagram of the dependence of the trench depth D on the number of cumulative processing lots when a moving average value is used.
FIG. 5 is an explanatory diagram of a simulation result of the dependence of the trench depth D on the cumulative number of processed lots when a moving average of five points is obtained.
FIG. 6 is a conceptual configuration diagram of an etching method according to a second embodiment of the present invention.
FIG. 7 is an explanatory diagram of the dependence of the actual trench depth on the number of accumulated processing lots when the etching time is set to 82 seconds.
[Explanation of symbols]
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137044A JP2004342806A (en) | 2003-05-15 | 2003-05-15 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003137044A JP2004342806A (en) | 2003-05-15 | 2003-05-15 | Manufacturing method for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004342806A true JP2004342806A (en) | 2004-12-02 |
Family
ID=33526808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003137044A Pending JP2004342806A (en) | 2003-05-15 | 2003-05-15 | Manufacturing method for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004342806A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07200040A (en) * | 1993-12-10 | 1995-08-04 | Eastman Kodak Co | Method for control of manufacturing process |
JP2002025982A (en) * | 2000-07-04 | 2002-01-25 | Tokyo Electron Ltd | Method for predicting degree of consumption of consumables and thickness of deposited film |
JP2002064082A (en) * | 2000-08-22 | 2002-02-28 | Sony Corp | Semiconductor manufacturing equipment |
JP2002343726A (en) * | 2001-05-18 | 2002-11-29 | Tokyo Electron Ltd | Heat treatment device and film forming method |
JP2003017471A (en) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | Plasma treatment apparatus and method |
-
2003
- 2003-05-15 JP JP2003137044A patent/JP2004342806A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07200040A (en) * | 1993-12-10 | 1995-08-04 | Eastman Kodak Co | Method for control of manufacturing process |
JP2002025982A (en) * | 2000-07-04 | 2002-01-25 | Tokyo Electron Ltd | Method for predicting degree of consumption of consumables and thickness of deposited film |
JP2002064082A (en) * | 2000-08-22 | 2002-02-28 | Sony Corp | Semiconductor manufacturing equipment |
JP2002343726A (en) * | 2001-05-18 | 2002-11-29 | Tokyo Electron Ltd | Heat treatment device and film forming method |
JP2003017471A (en) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | Plasma treatment apparatus and method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7498106B2 (en) | Method and apparatus for controlling etch processes during fabrication of semiconductor devices | |
US7482178B2 (en) | Chamber stability monitoring using an integrated metrology tool | |
US7572052B2 (en) | Method for monitoring and calibrating temperature in semiconductor processing chambers | |
US6858361B2 (en) | Methodology for repeatable post etch CD in a production tool | |
US20050095870A1 (en) | Etching method, gate etching method, and method of manufacturing semiconductor devices | |
JP2004119753A (en) | Etching processing apparatus and etching processing method | |
US6790376B1 (en) | Process control based upon weight or mass measurements, and systems for accomplishing same | |
JP2010199126A (en) | Plasma treatment method and plasma treatment device | |
KR101073553B1 (en) | Method for controlling critical dimension in semiconductor producing process and semiconductor manufacturing line supporting the same | |
US6352870B1 (en) | Method of endpointing plasma strip process by measuring wafer temperature | |
JP5160920B2 (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and manufacturing program | |
KR100836945B1 (en) | A method for decreasing variation in gate electrode width | |
CN112949236B (en) | Method and system for calculating etching deviation | |
JP2004342806A (en) | Manufacturing method for semiconductor device | |
US7674350B2 (en) | Feature dimension control in a manufacturing process | |
US5989979A (en) | Method for controlling the silicon nitride profile during patterning using a novel plasma etch process | |
JP2003133294A (en) | Etching apparatus and etching method | |
CN101459048B (en) | Method for obtaining etching process test chip wire width and etching method | |
KR100559619B1 (en) | Align mark for measuring overlay between layers and fabrication method thereof | |
US10395941B1 (en) | SADP method with mandrel undercut spacer portion for mandrel space dimension control | |
US20050136335A1 (en) | Patterned microelectronic mask layer formation method employing multiple feed-forward linewidth measurement | |
Zhao et al. | Fabrication and characterization of sub-45 nm multiple linewidth samples | |
Huff et al. | Microsystems Manufacturing Methods: Integrated Circuit Processing Steps | |
TW586175B (en) | Critical dimension control wafer and method of making the same | |
JP2003188220A (en) | Apparatus and method for manufacturing semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070911 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |