JP2004342123A - Information processor and method and recording medium - Google Patents

Information processor and method and recording medium Download PDF

Info

Publication number
JP2004342123A
JP2004342123A JP2004188866A JP2004188866A JP2004342123A JP 2004342123 A JP2004342123 A JP 2004342123A JP 2004188866 A JP2004188866 A JP 2004188866A JP 2004188866 A JP2004188866 A JP 2004188866A JP 2004342123 A JP2004342123 A JP 2004342123A
Authority
JP
Japan
Prior art keywords
block
data
area
user
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004188866A
Other languages
Japanese (ja)
Other versions
JP3890602B2 (en
Inventor
Susumu Kusakabe
進 日下部
Masayuki Takada
昌幸 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=33542793&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2004342123(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004188866A priority Critical patent/JP3890602B2/en
Publication of JP2004342123A publication Critical patent/JP2004342123A/en
Application granted granted Critical
Publication of JP3890602B2 publication Critical patent/JP3890602B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To restrain memory corruption. <P>SOLUTION: To read data stored in a random access area, the data (physical block) to be read are retrieved using a logical block number and the newest data are read as the incremental counter of the data with the logical block number is referred to. To store data in the random access area, the logical block number of the data already stored in the random access area and the incremental counter are referred to, and after the physical block rendered unnecessary is converted into a write buffer, data are written into the write buffer. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、情報処理装置および情報処理方法、並びに記録媒体に関し、特に、所定の利用者からのコマンドを受信し、そのコマンドを処理し、処理の結果を送信する情報処理装置および情報処理方法、並びに記録媒体に関する。   The present invention relates to an information processing apparatus, an information processing method, and a recording medium, and more particularly, to an information processing apparatus and an information processing method for receiving a command from a predetermined user, processing the command, and transmitting a processing result, And a recording medium.

電子マネーシステムやセキュリティシステムで利用されるＩＣカード（スマートカード）が開発されている。   IC cards (smart cards) used in electronic money systems and security systems have been developed.

このようなＩＣカードは、各種処理を行うＣＰＵや、処理に必要なデータなどを記憶するメモリを内蔵し、所定のリーダ／ライタ（Ｒ／Ｗ）に接触させた状態で、データの送受信を行っている。   Such an IC card has a built-in CPU for performing various processes and a memory for storing data necessary for the processes, and transmits and receives data while being in contact with a predetermined reader / writer (R / W). ing.

また、ＩＣカードの中には、自らはバッテリを有していないバッテリレス型のＩＣカードもある。このようなバッテリレス型のＩＣカードは、Ｒ／Ｗから電力を供給される。   Further, among IC cards, there is a batteryless IC card which does not have a battery. Such a batteryless IC card is supplied with power from the R / W.

しかしながら、このようなＩＣカードにおいては、Ｒ／Ｗに接触させた状態で使用することを前提としているので、非接触で使用する場合、電力を取得することが困難であるという問題を有している。   However, in such an IC card, it is assumed that the IC card is used in a state of being in contact with the R / W, so that it has a problem that it is difficult to obtain power when used without contact. I have.

また、電磁波を利用して、非接触でＩＣカードとＲ／Ｗとの間でデータの送受信を行うとともに、その電磁波でＩＣカードに必要な電力を供給する方法も考えられるが、このような方法においては、ＩＣカードが内蔵するメモリにアクセスしている途中で、電磁波の受信状態が不良になった場合、十分な電力が得られなくなり、メモリにおけるデータの整合性に欠陥が生じる（メモリコラプション（Memory Corruption）が生じる）可能性があるという問題を有している。   In addition, a method of transmitting and receiving data between the IC card and the R / W in a non-contact manner using an electromagnetic wave and supplying necessary power to the IC card by the electromagnetic wave can be considered. In the case, when the reception state of the electromagnetic wave becomes poor while accessing the memory built in the IC card, sufficient power cannot be obtained, and a defect occurs in the data consistency in the memory (memory corruption ( Memory Corruption) may occur.

さらに、ＭＳ−ＤＯＳ（Microsoft-Disc Operating System）のＦＡＴ（File Allocation Table）のように、データが記憶される単位（ＭＳ−ＤＯＳの場合はセクタ）毎に情報を保持すると、データが記憶される領域の大きさに比例した領域が、データ管理のために必要となり、メモリの利用効率が低下するという問題を有している。また、記憶領域を、データが記憶される所定の単位で管理すると、その単位に満たない大きさのデータを記憶するとき、使用されない記憶領域が発生し、さらに、メモリの利用効率が低下するという問題を有している。   Further, when information is held for each unit in which data is stored (sector in the case of MS-DOS) like a FAT (File Allocation Table) of MS-DOS (Microsoft-Disc Operating System), data is stored. An area proportional to the size of the area is required for data management, and there is a problem in that memory utilization efficiency is reduced. Further, if the storage area is managed in a predetermined unit in which data is stored, when storing data having a size smaller than the unit, an unused storage area is generated, and further, the memory utilization efficiency is reduced. Have a problem.

さらに、上述のＩＣカードにおいては、Ｒ／Ｗに対して一様な処理を行っているため、複数のＲ／Ｗに対応して個別の処理を行うことが困難であるという問題を有している。   Further, in the above-described IC card, since the R / W is uniformly processed, it is difficult to perform individual processing corresponding to a plurality of R / Ws. I have.

本発明は、このような状況に鑑みてなされたもので、複数の利用者のデータを記憶する第１の領域と、第１の領域に記憶されている複数の利用者により使用され、所定の大きさの物理ブロック単位で管理される第２の領域とを含む記憶部を利用するとともに、その物理ブロックに記憶されるデータに、論理ブロック番号を割り当て、そのデータを、その論理ブロック番号を有するデータが記憶されている物理ブロック以外の物理ブロックに記憶したり、物理ブロックに記憶されるデータに、記憶される順番に対応する番号を割り当て、最後の番号を有する物理ブロックが、最後の物理ブロックである場合、そのデータを、先頭の物理ブロックに記憶し、最後の番号を有する物理ブロックが、最後の物理ブロックではない場合、そのデータを、最後尾の番号を有する物理ブロックの次の物理ブロックに記憶することで、メモリにおけるメモリコラプションの発生を論理的に抑制するものである。   The present invention has been made in view of such a situation, and has a first area for storing data of a plurality of users and a predetermined area used by a plurality of users stored in the first area. A storage unit including a second area managed in physical block units of size is used, a logical block number is assigned to data stored in the physical block, and the data is assigned to the logical block number. The data stored in the physical block other than the physical block in which the data is stored, or the data stored in the physical block is assigned a number corresponding to the storage order, and the physical block having the last number is the last physical block. If the data is stored in the first physical block, and if the physical block having the last number is not the last physical block, the data is stored in the first physical block. By storing the next physical block of the physical block having the number of tail is intended to suppress the occurrence of memory corruption in a memory logically.

また、本発明は、各利用者により使用される領域の先頭の物理ブロックに対応する番号および最後の物理ブロックに対応する番号を保持することで、利用者により使用される領域の大きさではなく、利用者の数に比例した量の情報（先頭の物理ブロックに対応する番号および最後の物理ブロックに対応する番号）で、データを管理することができるようにするものである。   Further, the present invention holds the number corresponding to the first physical block and the number corresponding to the last physical block of the area used by each user, so that the size of the area used by the user can be reduced. The data can be managed with an amount of information proportional to the number of users (the number corresponding to the first physical block and the number corresponding to the last physical block).

さらに、本発明は、上述の記憶部において、第２の領域における所定の領域、および、それぞれ異なるアクセス権を規定する複数のデータを、１利用者に対応して第１の領域に記憶したり、第２の領域における所定の領域を規定するデータを、複数の利用者に対応して、第１の領域に記憶することで、複数の利用者（Ｒ／Ｗ）に対応して個別の処理を行うことができるようにするものである。   Further, in the present invention, in the storage unit, a predetermined area in the second area and a plurality of data defining different access rights may be stored in the first area corresponding to one user. By storing data defining a predetermined area in the second area in the first area corresponding to a plurality of users, individual processing corresponding to a plurality of users (R / W) can be performed. Is to be able to do.

本発明の情報処理装置は、所定のシステムを提供するプロバイダの装置からのコマンドを受信する受信手段と、コマンドを処理する処理手段と、処理の結果を送信する送信手段と、プロバイダの装置が利用するデータを記憶するとともに、1以上のユーザブロックが所定の大きさのブロック単位で管理されるユーザブロック領域と、ユーザブロックの利用を定義する領域定義ブロック領域が形成される記憶手段とを含み、領域定義ブロック領域は、複数の領域定義ブロックからなり、領域定義ブロックは、１つのユーザブロックに対して複数の領域定義ブロックを割り当てるように定義されることを特徴とする。   The information processing apparatus according to the present invention includes: a receiving unit that receives a command from a provider device that provides a predetermined system; a processing unit that processes the command; a transmitting unit that transmits a processing result; And a storage unit in which a user block area in which one or more user blocks are managed in units of a block of a predetermined size, and an area definition block area that defines the use of the user block, The area definition block area includes a plurality of area definition blocks, and the area definition block is defined so that a plurality of area definition blocks are assigned to one user block.

情報処理装置は、１つのユーザブロックに対して割り当てられた複数の領域定義ブロックは、アクセス権を規定するデータが異なる２以上の領域定義ブロックであることを特徴とする。   The information processing apparatus is characterized in that the plurality of area definition blocks assigned to one user block are two or more area definition blocks having different data defining access rights.

情報処理装置は、アクセス権を規定するデータは、ユーザブロック領域のユーザブロックに対するリード／ライト、リードオンリーのいずれかのアクセス権を規定するデータであることを特徴とする。   The information processing device is characterized in that the data defining the access right is data defining one of read / write and read-only access rights to the user block in the user block area.

本発明の情報処理方法は、プロバイダの装置からのコマンドを受信する受信ステップと、領域定義ブロック領域を基に、コマンドを処理する処理ステップと、処理の結果を送信する送信ステップとを含むことを特徴とする。   The information processing method of the present invention includes a receiving step of receiving a command from a provider device, a processing step of processing a command based on an area definition block area, and a transmitting step of transmitting a processing result. Features.

本発明の記録媒体のプログラムは、プロバイダの装置からのコマンドの受信を制御する受信制御ステップと、領域定義ブロック領域を基に、コマンドを処理する処理ステップと、処理の結果の送信を制御する送信制御ステップとを含むことを特徴とする。   The program of the recording medium according to the present invention includes a reception control step of controlling the reception of a command from the provider device, a processing step of processing the command based on the area definition block area, and a transmission of controlling the transmission of the processing result. And a control step.

本発明の情報処理装置においては、所定のシステムを提供するプロバイダの装置からのコマンドが受信され、コマンドが処理され、処理の結果が送信され、プロバイダの装置が利用するデータを記憶するとともに、1以上のユーザブロックが所定の大きさのブロック単位で管理されるユーザブロック領域と、ユーザブロックの利用を定義する領域定義ブロック領域が形成される。また、領域定義ブロック領域は、複数の領域定義ブロックからなり、領域定義ブロックは、１つのユーザブロックに対して複数の領域定義ブロックを割り当てるように定義される   In the information processing apparatus of the present invention, a command from a provider apparatus that provides a predetermined system is received, the command is processed, a processing result is transmitted, and data used by the provider apparatus is stored. A user block area in which the user blocks are managed in blocks of a predetermined size and an area definition block area that defines the use of the user block are formed. The area definition block area includes a plurality of area definition blocks, and the area definition block is defined such that a plurality of area definition blocks are assigned to one user block.

本発明の情報処理方法および記録媒体においては、プロバイダの装置からのコマンドが受信され、領域定義ブロック領域を基に、コマンドが処理され、処理の結果が送信される。   In the information processing method and the recording medium according to the present invention, a command is received from the device of the provider, the command is processed based on the area definition block area, and the processing result is transmitted.

本発明によれば、データを送受信することができる。また、所定の利用者に対して、所定の記憶領域における複数のアクセス権を与えることができる。さらに、複数の利用者に、同一の記憶領域を割り当てることができる。また、複数の利用者に対して、所定の記憶領域における異なるアクセス権を与えることができる。   According to the present invention, data can be transmitted and received. Also, a plurality of access rights in a predetermined storage area can be given to a predetermined user. Further, the same storage area can be allocated to a plurality of users. Further, different access rights in a predetermined storage area can be given to a plurality of users.

以下に本発明の実施の形態を説明するが、特許請求の範囲に記載の発明の各手段と以下の実施の形態との対応関係を明らかにするために、各手段の後の括弧内に、対応する実施の形態（但し一例）を付加して本発明の特徴を記述すると、次のようになる。但し勿論この記載は、各手段を記載したものに限定することを意味するものではない。   Hereinafter, embodiments of the present invention will be described, but in order to clarify the correspondence between each means of the invention described in the claims and the following embodiments, in parentheses after each means, The characteristics of the present invention will be described as follows by adding the corresponding embodiments (one example). However, of course, this description does not mean that each means is limited to those described.

請求項１に記載の情報処理装置は、所定のシステムを提供するプロバイダの装置からのコマンドを受信する受信手段（例えば、図３のアンテナ５３，RFインタフェース部６１、およびBPSK復調回路６２）と、コマンドを処理する処理手段（例えば、図３のシーケンス９１）と、処理の結果を送信する送信手段（例えば、図３のアンテナ５３，RFインタフェース部６１、およびBPSK変調回路６８）と、プロバイダの装置が利用するデータを記憶するとともに、1以上のユーザブロックが所定の大きさのブロック単位で管理されるユーザブロック領域と、ユーザブロックの利用を定義する領域定義ブロック領域が形成される記憶手段と（例えば、図３のEEPROM６６）を備え、領域定義ブロック領域は、複数の領域定義ブロックからなり、領域定義ブロックは、１つのユーザブロックに対して複数の領域定義ブロックを割り当てるように定義されることを特徴とする。   The information processing device according to claim 1 includes a receiving unit (for example, the antenna 53, the RF interface unit 61, and the BPSK demodulation circuit 62 in FIG. 3) that receives a command from a device of a provider that provides a predetermined system; Processing means for processing the command (for example, sequence 91 in FIG. 3); transmitting means for transmitting the processing result (for example, antenna 53, RF interface unit 61 and BPSK modulation circuit 68 in FIG. 3); And a storage unit in which a user block area in which one or more user blocks are managed in units of a block of a predetermined size and an area definition block area defining the use of the user block are formed. For example, the EEPROM 66) shown in FIG. 3 is provided, and the area definition block area includes a plurality of area definition blocks. Is defined so that a plurality of area definition blocks are assigned to one user block.

図１は、Ｒ／Ｗ１およびＩＣカード２を利用した非接触カードシステムの一例を示している。Ｒ／Ｗ１およびＩＣカード２は、電磁波を利用して非接触で、データの送受信を行う。   FIG. 1 shows an example of a contactless card system using an R / W 1 and an IC card 2. The R / W 1 and the IC card 2 transmit and receive data without using an electromagnetic wave.

Ｒ／Ｗ１が、所定のコマンドをＩＣカード２に送信すると、ＩＣカード２は、そのコマンドを受信し、そのコマンドに対応する処理を行うようになされている。   When the R / W 1 transmits a predetermined command to the IC card 2, the IC card 2 receives the command and performs a process corresponding to the command.

本発明の情報処理装置の一実施の形態であるＩＣカード２は、Ｒ／Ｗ１がデータをＩＣカード２に送信すると、そのコマンドを受信し、受信したコマンドを処理し、その処理結果に対応する応答データをＲ／Ｗ１に送信するようになされている。   When the R / W 1 transmits data to the IC card 2, the IC card 2 according to an embodiment of the present invention receives the command, processes the received command, and responds to the processing result. The response data is transmitted to the R / W1.

また、Ｒ／Ｗ１は、所定のインタフェース（例えばＲＳ−４８５Ａ）を介してコントローラ３に接続され、コントローラ３より所定の制御信号を供給され、その制御信号に従って、処理を行うようになされている。   The R / W 1 is connected to the controller 3 via a predetermined interface (for example, RS-485A), is supplied with a predetermined control signal from the controller 3, and performs processing according to the control signal.

図２は、Ｒ／Ｗ１の構成を示している。   FIG. 2 shows the configuration of the R / W1.

ＩＣ２１においては、データの処理を行うＤＰＵ（Data Processing Unit）３１、ＩＣカード２に送信するデータおよびＩＣカード２から受信したデータの処理を行うＳＰＵ（Signal Processing Unit）３２、コントローラ３との通信を行うＳＣＣ（Serial Communication Controller）３３、および、データの処理に必要な情報を予め記憶しているＲＯＭ部４１と、処理途中のデータを一時的に記憶するＲＡＭ部４２で構成されるメモリ部３４が、バスを介して接続されている。   The IC 21 communicates with a DPU (Data Processing Unit) 31 for processing data, an SPU (Signal Processing Unit) 32 for processing data to be transmitted to the IC card 2 and processing of data received from the IC card 2, and communication with the controller 3. A serial communication controller (SCC) 33 to be performed, a ROM unit 41 in which information necessary for data processing is stored in advance, and a memory unit 34 including a RAM unit 42 for temporarily storing data being processed are included. , Are connected via a bus.

また、このバスには、所定のデータを記憶するフラッシュメモリ２２も接続されている。   Further, a flash memory 22 for storing predetermined data is also connected to this bus.

ＤＰＵ３１は、ＩＣカード２に送信するコマンドをＳＰＵ３２に出力するとともに、ＩＣカード２から受信した応答データをＳＰＵ３２から受け取るようになされている。   The DPU 31 outputs a command to be transmitted to the IC card 2 to the SPU 32, and receives response data received from the IC card 2 from the SPU 32.

ＳＰＵ３２は、ＩＣカード２に送信するコマンドに対して所定の処理（例えば、ＢＰＳＫ（BiPhase Shift Keying）変調（後述））を行った後、変調回路２３に出力するとともに、ＩＣカード２により送信されてきた応答データを復調回路２５から受け取り、そのデータに対して所定の処理を行うようになされている。   The SPU 32 performs a predetermined process (for example, BPSK (BiPhase Shift Keying) modulation (described later)) on the command transmitted to the IC card 2, and then outputs the command to the modulation circuit 23 and is transmitted by the IC card 2. The received response data is received from the demodulation circuit 25 and predetermined processing is performed on the data.

変調回路２３は、発振器２６より供給された所定の周波数（例えば１３．５６ＭＨｚ）の搬送波を、ＳＰＵ３２より供給されたデータで、ＡＳＫ（Amplitude Shift Keying）変調し、生成された変調波をアンテナ２７を介して、電磁波としてＩＣカード２に出力するようになされている。このとき、変調回路２３は、変調度を１未満にして、ＡＳＫ変調を行う。即ち、データがローレベルのときにおいても、変調波の最大振幅がゼロにならないようにする。   The modulation circuit 23 performs ASK (Amplitude Shift Keying) modulation of a carrier having a predetermined frequency (for example, 13.56 MHz) supplied from the oscillator 26 with data supplied from the SPU 32, and transmits the generated modulated wave to the antenna 27. The electromagnetic wave is output to the IC card 2 as an electromagnetic wave. At this time, the modulation circuit 23 performs the ASK modulation by setting the modulation factor to less than one. That is, the maximum amplitude of the modulated wave is prevented from becoming zero even when the data is at the low level.

復調回路２５は、アンテナ２７を介して受信した変調波（ＡＳＫ変調波）を復調し、復調されたデータをＳＰＵ３２に出力するようになされている。   The demodulation circuit 25 demodulates the modulated wave (ASK modulated wave) received via the antenna 27 and outputs the demodulated data to the SPU 32.

図３は、ＩＣカード２の構成例を示している。このＩＣカード２においては、ＩＣ５１は、アンテナ５３を介して、Ｒ／Ｗ１により送信された変調波を受信するようになされている。なお、コンデンサ５２は、アンテナ５３とともにＬＣ回路を構成し、所定の周波数（キャリア周波数）の電磁波に同調するようになされている。   FIG. 3 shows a configuration example of the IC card 2. In this IC card 2, the IC 51 receives the modulated wave transmitted by the R / W 1 via the antenna 53. Note that the capacitor 52 forms an LC circuit together with the antenna 53, and is tuned to an electromagnetic wave of a predetermined frequency (carrier frequency).

ＩＣ５１においては、ＲＦインタフェース部６１は、ＡＳＫ復調部８１で、アンテナ５３を介して受信した変調波（ＡＳＫ変調波）を検波して復調し、復調後のデータをＢＰＳＫ復調回路６２およびＰＬＬ（Phase Locked Loop）部６３に出力するとともに、電圧レギュレータ８２で、ＡＳＫ復調部８１が検波した信号を安定化し、各回路に直流電力として供給するようになされている。   In the IC 51, the RF interface unit 61 uses an ASK demodulation unit 81 to detect and demodulate a modulated wave (ASK modulated wave) received via the antenna 53, and to demodulate the demodulated data into a BPSK demodulation circuit 62 and a PLL (Phase In addition to the output to the Locked Loop section 63, the voltage regulator 82 stabilizes the signal detected by the ASK demodulation section 81 and supplies it to each circuit as DC power.

また、ＲＦインタフェース部６１は、発振回路８３でデータのクロック周波数と同一の周波数の信号を発振し、その信号をＰＬＬ部６３に出力するようになされている。   Further, the RF interface unit 61 oscillates a signal having the same frequency as the data clock frequency by the oscillation circuit 83 and outputs the signal to the PLL unit 63.

そして、ＲＦインタフェース部６１のＡＳＫ変調部８４は、演算部６４より供給されたデータに対応して、ＩＣカード２の電源としてのアンテナ５３の負荷を変動させる（例えば、データに対応して所定のスイッチング素子をオン／オフさせ、スイッチング素子がオン状態であるときだけ所定の負荷をアンテナ５３に並列に接続させる）ことにより、アンテナ５３を介して受信している変調波（ＩＣカード２からデータを送信するときは、変調波の最大振幅を一定にしている）をＡＳＫ変調し、その変調成分を、アンテナ５３を介してＲ／Ｗ１に送信する（Ｒ／Ｗ１のアンテナ２７の端子電圧を変動させる）ようになされている。   Then, the ASK modulation section 84 of the RF interface section 61 changes the load of the antenna 53 as the power supply of the IC card 2 in accordance with the data supplied from the calculation section 64 (for example, a predetermined value corresponding to the data). By turning on / off the switching element and connecting a predetermined load in parallel to the antenna 53 only when the switching element is in the on state, the modulated wave (data from the IC card 2) received via the antenna 53 is transmitted. When transmitting, the maximum amplitude of the modulated wave is fixed, ASK modulation is performed, and the modulated component is transmitted to the R / W1 via the antenna 53 (the terminal voltage of the R / W1 antenna 27 is varied). ) Has been done as such.

ＰＬＬ部６３は、ＡＳＫ復調部８１より供給されたデータより、そのデータに同期したクロック信号を生成し、そのクロック信号をＢＰＳＫ復調回路６２およびＢＰＳＫ変調回路６８に出力するようになされている。   The PLL unit 63 generates a clock signal synchronized with the data from the data supplied from the ASK demodulation unit 81, and outputs the clock signal to the BPSK demodulation circuit 62 and the BPSK modulation circuit 68.

ＢＰＳＫ復調回路６２は、ＡＳＫ復調部８１で復調されたデータが、ＢＰＳＫ変調されている場合、ＰＬＬ部６３より供給されたクロック信号に従って、そのデータの復調を行い、復調したデータを演算部６４に出力するようになされている。   When the data demodulated by the ASK demodulation unit 81 is BPSK-modulated, the BPSK demodulation circuit 62 demodulates the data according to the clock signal supplied from the PLL unit 63, and sends the demodulated data to the arithmetic unit 64. The output has been made.

演算部６４は、ＢＰＳＫ復調回路６２より供給されたデータが暗号化されている場合、そのデータを暗号／復号部９２で復号化した後、そのデータを、コマンドとして、シーケンサ９１で処理するようになされている。なお、データが暗号化されていない場合、ＢＰＳＫ復調回路６２より供給されたデータは、暗号／復号部９２を介さず、シーケンサ９１に、直接供給される。   When the data supplied from the BPSK demodulation circuit 62 is encrypted, the arithmetic unit 64 decrypts the data by the encryption / decryption unit 92, and then processes the data as a command in the sequencer 91. Has been done. If the data is not encrypted, the data supplied from the BPSK demodulation circuit 62 is directly supplied to the sequencer 91 without passing through the encryption / decryption unit 92.

シーケンサ９１は、供給されたコマンドに対応する処理を行うようになされている。例えば、このとき、シーケンサ９１は、ＥＥＰＲＯＭ６６に記憶されているデータの処理を行う。   The sequencer 91 performs a process corresponding to the supplied command. For example, at this time, the sequencer 91 processes data stored in the EEPROM 66.

演算部６４のパリティ演算部９３は、ＥＥＰＲＯＭ６６に記憶されるデータや、ＥＥＰＲＯＭ６６に記憶されているデータから、パリティとして、リードソロモン符号を算出するようになされている。   The parity calculator 93 of the calculator 64 calculates a Reed-Solomon code as a parity from data stored in the EEPROM 66 or data stored in the EEPROM 66.

さらに、演算部６４は、シーケンサ９１で所定の処理を行った後、その処理に対応する応答データ（Ｒ／Ｗ１に送信するデータ）をＢＰＳＫ変調回路６８に出力するようになされている。   Further, the arithmetic unit 64 performs predetermined processing in the sequencer 91, and then outputs response data (data to be transmitted to the R / W1) corresponding to the processing to the BPSK modulation circuit 68.

ＢＰＳＫ変調回路６８は、演算部６４より供給されたデータをＢＰＳＫ変調し（後述）、変調後のデータをＲＦインタフェース部６１のＡＳＫ変調部８４に出力するようになされている。   The BPSK modulation circuit 68 performs BPSK modulation on the data supplied from the calculation unit 64 (described later), and outputs the data after modulation to the ASK modulation unit 84 of the RF interface unit 61.

ＲＡＭ６７は、シーケンサ９１が処理を行うとき、処理の途中のデータなどを、一時的に記憶するようになされている。   When the sequencer 91 performs processing, the RAM 67 temporarily stores data and the like during the processing.

ＥＥＰＲＯＭ（Electrically Erasable and Programmable ROM）６６は、不揮発性のメモリであり、ＩＣカード２がＲ／Ｗ１との通信を終了し、電力供給が停止した後も、データを記憶し続けるようになされている。ＲＯＭ６５には、シーケンサ９１がＲ／Ｗ１からのコマンドを処理するのに必要な基礎的なプログラムが記憶されている。   An EEPROM (Electrically Erasable and Programmable ROM) 66 is a non-volatile memory, and keeps storing data even after the IC card 2 ends communication with the R / W 1 and power supply is stopped. . The ROM 65 stores a basic program necessary for the sequencer 91 to process a command from the R / W1.

図４は、ＥＥＰＲＯＭ６６のメモリの割り当ての一例を示している。   FIG. 4 shows an example of memory allocation of the EEPROM 66.

ＥＥＰＲＯＭ６６は、４０バイトの物理ブロックを、２５６個有している。各物理ブロックは、３２バイトのデータ部（Ｄ００乃至Ｄ１ｆ）、２バイトのアトリビュート部（ＡＴ１，ＡＴ２）、および、６バイトのパリティ部（Ｐ０乃至Ｐ５）の合計４０バイトで構成されている。   The EEPROM 66 has 256 40-byte physical blocks. Each physical block is composed of a 32-byte data portion (D00 to D1f), a 2-byte attribute portion (AT1, AT2), and a 6-byte parity portion (P0 to P5), for a total of 40 bytes.

ＥＥＰＲＯＭ６６の物理ブロック番号ｆｆＨ（Ｈは１６進数を表している）は、システムＩＤブロックに割り当てられている。システムＩＤブロックは、ＩＣカード２のセキュリティに関する情報を記憶している。   The physical block number ffH (H represents a hexadecimal number) of the EEPROM 66 is assigned to the system ID block. The system ID block stores information on security of the IC card 2.

次に、物理ブロック番号ｆｄＨから００Ｈに向かって順次、物理ブロックが、共通領域定義ブロック（Common Area Definition Block）（第１の領域）またはプロバイダ領域定義ブロック（Provider Area Definition Block）（第１の領域）に割り当てられている。   Next, in order from the physical block number fdH to 00H, the physical blocks are sequentially assigned to a common area definition block (Common Area Definition Block) (first area) or a provider area definition block (Provider Area Definition Block) (first area). ).

ＥＥＰＲＯＭ６６には、ＩＣカード２が発行されるとき、所定の装置（発行機）により、このＩＣカード２を利用したシステムを提供する者（プロバイダ）が登録される。発行機は、１プロバイダ当たり１物理ブロックで、プロバイダ領域定義ブロックを、物理ブロック番号ｆｄＨから００Ｈに向かって順次使用し、プロバイダを登録する。   When the IC card 2 is issued, a person (provider) that provides a system using the IC card 2 is registered in the EEPROM 66 by a predetermined device (issuing machine). The issuing machine registers the provider by using the provider area definition block sequentially from the physical block number fdH to 00H, with one physical block per provider.

共通領域定義ブロックおよびプロバイダ領域定義ブロックは、プロバイダが使用する記憶領域の位置などの情報を記憶している。   The common area definition block and the provider area definition block store information such as the position of a storage area used by the provider.

そして、システムＩＤブロック、共通領域定義ブロック、およびプロバイダ領域定義ブロックとして利用されない物理ブロックが、プロバイダにより使用されるユーザブロック（User Block）に割り当てられる。   Then, physical blocks that are not used as the system ID block, the common area definition block, and the provider area definition block are allocated to user blocks (User Blocks) used by the provider.

図５は、システムＩＤブロックに対する各データの割り当ての一例を示している。   FIG. 5 shows an example of assignment of each data to the system ID block.

データ部のＤ００乃至Ｄ０ｆは、ＥＥＰＲＯＭ６６の製造時の製造ＩＤ（Manufacture ID）（ＩＤｍ）が記憶されている。領域Ｄ００乃至Ｄ０３、領域Ｄ０４乃至Ｄ０７、領域Ｄ０８乃至Ｄ０ｂ、および、領域Ｄ０ｃ乃至Ｄ０ｆは、ＥＥＰＲＯＭ６６のＩＣコード、ＥＥＰＲＯＭ６６を作成した製造機のコード（Manufacture Equipment Code）、ＥＥＰＲＯＭ６６の製造日（Manufacture Date）、および、ＥＥＰＲＯＭ６６の製造シリアルナンバ（Manufacture Serial Number）を、それぞれ記憶している。   D00 to D0f of the data section store a manufacturing ID (Manufacture ID) (IDm) at the time of manufacturing the EEPROM 66. The areas D00 to D03, the areas D04 to D07, the areas D08 to D0b, and the areas D0c to D0f are an IC code of the EEPROM 66, a code (Manufacture Equipment Code) of a manufacturing machine that has created the EEPROM 66, and a manufacturing date (Manufacture Date) of the EEPROM 66. , And the manufacturing serial number (Manufacture Serial Number) of the EEPROM 66 are stored.

このＩＤｍの情報を利用することにより、すべてのＩＣカード２（ＥＥＰＲＯＭ６６）の識別を行うことができる。なお、製造日は、２０００年１月１日を００００Ｈとして、２０００年１月１日からの日数とする。なお、製造日が１９９０年台である場合、製造日は、２の補数を利用して、２０００年１月１日からの負の日数として表現される。   By using the information of this IDm, all the IC cards 2 (EEPROM 66) can be identified. The date of manufacture is the number of days from January 1, 2000, with January 1, 2000 being 0000H. If the date of manufacture is in the 1990s, the date of manufacture is expressed as a negative number of days from January 1, 2000 using two's complement.

データ部のＤ１０乃至Ｄ１ｆは、このＩＤカード２を発行したときの発行ＩＤ（Issue ID）（ＩＤｉ）が記憶されている。領域Ｄ１０乃至Ｄ１３、領域Ｄ１４乃至Ｄ１７、領域Ｄ１８乃至Ｄ１ｂ、および、領域Ｄ１ｃ乃至１ｆは、ＩＣカード２の属するカテゴリおよびグループを示すカテゴリ／グループナンバ、このＩＣカード２を発行した発行機のコード、ＩＣカード２を発行した日にち、および、ＩＣカード２の有効期限を、それぞれ記憶している。   D10 to D1f of the data section store an issue ID (Issue ID) (IDi) when the ID card 2 is issued. The areas D10 to D13, the areas D14 to D17, the areas D18 to D1b, and the areas D1c to 1f are categories / group numbers indicating the category and group to which the IC card 2 belongs, the code of the issuing machine that issued the IC card 2, The date when the IC card 2 was issued and the expiration date of the IC card 2 are stored.

図６は、システムＩＤブロックのアトリビュート部を示している。アトリビュート部は、登録されているプロバイダの数を記憶している。発行機は、１つのプロバイダを登録する際に、１つの物理ブロックを使用し、そのとき、このアトリビュート部の値を更新する。   FIG. 6 shows an attribute part of the system ID block. The attribute section stores the number of registered providers. When registering one provider, the issuing machine uses one physical block, and then updates the value of this attribute part.

アトリビュート部の値は、製造時に、ゼロに設定されており、その後、発行機が、ＩＣカード２にプロバイダを登録するとき、アトリビュート部の値を、登録されるプロバイダの数で更新する。   The value of the attribute part is set to zero at the time of manufacture, and thereafter, when the issuing machine registers the provider in the IC card 2, the value of the attribute part is updated with the number of registered providers.

システムＩＤブロックのパリティ部は、データ部およびアトリビュート部の各ビットの値から、パリティ演算部９３で演算されるリードソロモン符号（ＲＳ符号）を記憶している。従って、パリティ部の値は、データ部またはアトリビュート部が更新される度に、演算し直される。   The parity part of the system ID block stores a Reed-Solomon code (RS code) calculated by the parity calculating unit 93 from the values of each bit of the data part and the attribute part. Therefore, the value of the parity part is recalculated every time the data part or the attribute part is updated.

図７は、共通領域定義ブロックおよびプロバイダ領域定義ブロックの一例を示している。なお、これらのブロックは、ＩＣカード２が発行されるとき、予め、発行機により書き込まれている。   FIG. 7 shows an example of the common area definition block and the provider area definition block. These blocks are written in advance by the issuing machine when the IC card 2 is issued.

共通領域定義ブロックは、ＥＥＰＲＯＭ６６の物理ブロック番号ｆｅＨに配置され、全プロバイダにより使用される記憶領域（共通領域（Common Area））（第２の領域）の設定を記憶している。   The common area definition block is located at the physical block number feH of the EEPROM 66, and stores the settings of a storage area (common area) (second area) used by all providers.

プロバイダ領域定義ブロックは、ＥＥＰＲＯＭ６６の物理ブロック番号ｆｄＨから、００Ｈに向かって配置され、１プロバイダ当たり１物理ブロックで、プロバイダの情報を記憶している。   The provider area definition block is arranged from the physical block number fdH of the EEPROM 66 toward 00H, and stores information of the provider in one physical block per provider.

図７に示すように、領域定義ブロック（共通領域定義ブロックおよびプロバイダ領域定義ブロック）のデータ部Ｄ００乃至Ｄ１ｆの領域Ｄ００，Ｄ０１は、プロバイダの種類を示すプロバイダコード（Provider Code）を記憶している。共 通領域定義ブロックの場合、領域Ｄ００，Ｄ０１の値は、００００Ｈとされ、プロバイダ領域定義ブロックの場合、領域Ｄ００，Ｄ０１の値は、０００１Ｈ乃至ＦＦＦＦＨのいずれかの値とされている。   As shown in FIG. 7, the areas D00 and D01 of the data portions D00 to D1f of the area definition block (common area definition block and provider area definition block) store provider codes (Provider Code) indicating the type of provider. . In the case of the common area definition block, the values of the areas D00 and D01 are 0000H, and in the case of the provider area definition block, the values of the areas D00 and D01 are any one of 0001H to FFFFH.

領域定義ブロックのデータ部の領域Ｄ０２乃至Ｄ０５は、このプロバイダが使用する記憶領域（プロバイダ領域（Provider Area））（第２の領域）の先頭の物理ブロックの番号ＢＮ0（領域Ｄ０２，Ｄ０３）と、終わりの物理ブロックの番号の次の物理ブロックの番号ＢＮ1（領域Ｄ０４，Ｄ０５）（ＢＮ1＞ＢＮ0）で構成されるアロケーションテーブル（Allocation Table）を記憶している。プロバイダ領域は、図８に示すように、システムブロック（システムＩＤブロック、領域定義ブロック）を除く、ＥＥＰＲＯＭ６６の所定の位置（物理ブロック番号ＢＮ0乃至（ＢＮ1−１））に設定される。 The areas D02 to D05 of the data part of the area definition block are the first physical block number BN 0 (areas D02 and D03) of the storage area (provider area) (second area) used by the provider. , An allocation table composed of a physical block number BN 1 (areas D04, D05) (BN 1 > BN 0 ) next to the last physical block number. As shown in FIG. 8, the provider area is set at a predetermined position (physical block numbers BN 0 to (BN 1 -1)) of the EEPROM 66 excluding the system blocks (system ID block, area definition block).

このように、ＢＮ0とＢＮ1でプロバイダ領域を指定しているので、プロバイダ（利用者）により使用される領域の大きさではなく、プロバイダの数に比例した量の情報で、データを管理することができ、メモリの利用効率を高くすることができる。 As described above, since the provider area is designated by BN 0 and BN 1 , the data is managed not with the size of the area used by the provider (user) but with information in an amount proportional to the number of providers. And the memory utilization efficiency can be increased.

領域定義ブロックのデータ部の領域Ｄ０６乃至Ｄ０９は、プロバイダが使用する記憶領域のうち、ランダムアクセス領域（後述）のブロック数ＢRA（領域Ｄ０６，Ｄ０７）と、ランダムアクセス領域中のリード／ライトブロックのブロック数ＢRW（領域Ｄ０８，Ｄ０９）で構成されるパーティションテーブル（Partition Table）を記憶している。このとき、ランダムアクセス領域のブロック数ＢRAは、式
ＢRA＝０
または、式
２×ｎ≦ＢRA≦ＢＮ1−ＢＮ0
（ｎはライトバッファ（後述）の数）
を満足する値に設定され、リード／ライトブロックのブロック数ＢRWは、ＢRA＝０である場合においては、ＢRW＝０に設定され、ＢRA≠０である場合においては、式
ｎ≦ＢRW≦ＢRA−ｎ
を満足する値に設定される。 The areas D06 to D09 of the data portion of the area definition block include, among the storage areas used by the provider, the number of blocks B RA (areas D06 and D07) of the random access area (described later) and the read / write blocks in the random access area. (Partition Table) composed of the number of blocks B RW (areas D08 and D09). At this time, the number of blocks B RA in the random access area is given by the following equation: B RA = 0
Or, the formula 2 × n ≦ B RA ≦ BN 1 −BN 0
(N is the number of write buffers (described later))
Is satisfied, and the number of read / write blocks B RW is set to B RW = 0 when B RA = 0, and the equation n ≦ when B RA ｎ0. B RW ≦ B RA −n
Is satisfied.

領域定義ブロックのデータ部の領域Ｄ０ａ，Ｄ０ｂは、ランダムアクセス領域のライトバッファの数ｎを記憶している。ｎ個のライトバッファは、ｎ個のデータを、ランダムアクセス領域の論理ブロック番号００Ｈ乃至（００＋ｎ（１６進数表示））Ｈに、同時に記憶させるときに利用される。なお、ランダムアクセス領域のうち、その他の論理ブロック番号を有する物理ブロックにデータを記憶するときにおいては、ライトバッファは、１個だけ利用される。   The areas D0a and D0b in the data section of the area definition block store the number n of write buffers in the random access area. The n write buffers are used when simultaneously storing n data in the logical block numbers 00H to (00 + n (hexadecimal notation)) H of the random access area. When data is stored in a physical block having another logical block number in the random access area, only one write buffer is used.

以上のように、領域定義ブロックに従って、図８に示すように、物理ブロック番号ＢＮ0乃至（ＢＮ1−１）の領域（プロバイダ領域または共通領域）は、プロバイダコードで指定されるプロバイダに割り当てられ、さらに、その領域（プロバイダ領域または共通領域）のうちのＢRA個の物理ブロックが、ランダムアクセス領域に割り当てられ、残りの物理ブロックがシーケンシャルアクセス領域（後述）に割り当てられている。 As described above, according to the area definition block, as shown in FIG. 8, the area (provider area or common area) of the physical block numbers BN 0 to (BN 1 -1) is allocated to the provider specified by the provider code. Further, of the area (provider area or common area), BRA physical blocks are allocated to a random access area, and the remaining physical blocks are allocated to a sequential access area (described later).

さらに、領域定義ブロックに従って、図８に示すように、ランダムアクセス領域は、ＢRW個のリード／ライトブロック、リードオンリーブロック、および、ｎ個のライトバッファに、論理的に割り当てられている。なお、リード／ライトブロックおよびライトバッファ以外の物理ブロックが、リードオンリーブロックに割り当てられる。 Further, according to the area definition block, as shown in FIG. 8, the random access area, B RW number of read / write block, a read only block and the n-number of write buffers are assigned logically. Note that physical blocks other than the read / write block and the write buffer are assigned to the read-only block.

領域定義ブロックのデータ部の領域Ｄ０ｃ，Ｄ０ｄは、このプロバイダが利用する記憶領域（ランダムアクセス領域）におけるパースブロック（Purse Block）（後述）に対するアクセス権の情報を有するパースブロックパーミッションを記憶している。   The areas D0c and D0d of the data section of the area definition block store parse block permissions having access right information for a parse block (Purse Block) (described later) in a storage area (random access area) used by the provider. .

図９は、パースブロックパーミッションの一例を示している。   FIG. 9 shows an example of a parse block permission.

パースブロックパーミッション（１６ビット、ｂ0乃至ｂf）は、パースブロックに対する読み出し、加算命令、および、減算命令の許可または不許可を示している。 The parse block permission (16 bits, b 0 to b f ) indicates permission or non-permission of a read, an addition instruction, and a subtraction instruction for the parse block.

共通領域定義ブロックのパースブロックパーミッションは、共通領域定義ブロックで設定される記憶領域（共通領域）においてパースブロックを使用するか否かを、領域（ビット）ｂbに記憶している。即ち、ｂb＝０の場合、パースブロックを使用しない。ｂb＝１の場合、パースブロックを使用する。そして、共通領 域定義ブロックのパースブロックパーミッションにおけるその他の領域（ビット）は、特に使用されない。なお、ｂb＝１の場合、論理ブロック番号が００Ｈで あるリード／ライトブロックが、パースブロックとして使用される。 Purse block permission of the common area definition block, whether to use a purse block in storage area set in the common area definition block (common area), stored in the area (bit) b b. That is, when b b = 0, no parse block is used. If b b = 1, use a parse block. Other areas (bits) in the parse block permission of the common area definition block are not particularly used. When b b = 1, the read / write block whose logical block number is 00H is used as a parse block.

次に、プロバイダ領域定義ブロックのパースブロックパーミッションにおいては、このプロバイダ領域定義ブロックで設定された記憶領域でパースブロックを使用するか否かを領域ｂ3に記憶している。即ち、ｂ3＝０の場合、パースブロックを使用しない。ｂ3＝１の場合、パースブロックを使用する。なお、ｂ3＝１の場合、論理ブロック番号が００Ｈであるリード／ライトブロックが、パースブロックとして使用される。 Then, in the purse block permission of the provider area definition block, and stores whether or not to use the purse block in the region b 3 in the storage area set in the provider area definition block. That is, when b 3 = 0, no parse block is used. If b 3 = 1, use a parse block. When b 3 = 1, the read / write block whose logical block number is 00H is used as a parse block.

そして、そのパースブロックに対する加算命令の可否を領域ｂ2に記憶し、そのパースブロックに対する減算命令の可否を領域ｂ1に記憶し、そのパースブロックに対する読み出しの可否を領域ｂ0に記憶している（ｂi＝１（ｉ＝０，１，２）の場合、その命令は許可され、ｂi＝０の場合、その命令は許可されない）。また、共通領域定義ブロックで設定された記憶領域でパースブロックを使用するか否かを領域ｂbに記憶している。なお、ｂbには、共通領域定義ブロックのパースブロックパーミッションのｂbと同じ値が記憶されている。 The stores whether add instruction for that purse block in the region b 2, stores whether the subtraction instruction to the purse block in the area b 1, stores whether reading for that purse block in the region b 0 (If b i = 1 (i = 0, 1, 2), the instruction is allowed; if b i = 0, the instruction is not allowed). Also whether to use the purse block set storage area in the common area definition block is stored in the area b b. Note that the b b, the same value as b b Perth block permission of the common area definition block is stored.

さらに、そのパースブロックに対する加算命令の可否を領域ｂaに記憶し、そのパースブロックに対する減算命令の可否を領域ｂ9に記憶し、そのパースブロックに対する読み出しの可否を領域ｂ8に記憶している（ｂi＝１（ｉ＝８，９，ａ）の場合、その命令は許可され、ｂi＝０の場合、その命令は許可されない）。 Further stores whether the add instruction for that purse block in the region b a, stores whether the subtraction instruction to the purse block in the region b 9, stores whether reading for that purse block in the region b 8 (If b i = 1 (i = 8, 9, a), the instruction is allowed; if b i = 0, the instruction is not allowed).

図７の領域定義ブロックのデータ部の領域Ｄ０ｅ，Ｄ０ｆは、プロバイダ（Ｒ／Ｗ１）の認証、並びに、暗号化および復号化に利用されるセキュリティキー（共通鍵とプロバイダ鍵）のバージョン番号を記憶し、領域Ｄ１０乃至１ｆは、そのセキュリティキーを記憶している。   The areas D0e and D0f of the data portion of the area definition block in FIG. 7 store the version numbers of the security keys (common key and provider key) used for authentication of the provider (R / W1) and encryption and decryption. The areas D10 to 1f store the security keys.

なお、Ｒ／Ｗ１がポーリングを行ったときは、ＩＣカード２は、この２つのキー（共通鍵とプロバイダ鍵）のバージョン番号を返送する。従って、Ｒ／Ｗ１とＩＣカード２との間の認証においては、複数のバージョンのセキュリティキーを使い分けることができる。   When the R / W 1 performs polling, the IC card 2 returns the version numbers of the two keys (the common key and the provider key). Therefore, in authentication between the R / W 1 and the IC card 2, a plurality of versions of security keys can be used properly.

そして、領域定義ブロックのアトリビュート部ＡＴ１，ＡＴ２は、予備として設けられており、特に情報は記憶されていない。領域定義ブロックのパリティ部は、データ部およびアトリビュート部のすべてのビットの値より演算されるパリティ（ＲＳ符号）を記憶している。   The attribute sections AT1 and AT2 of the area definition block are provided as spares, and no particular information is stored. The parity part of the area definition block stores a parity (RS code) calculated from the values of all bits of the data part and the attribute part.

このように、発行機により設定される領域定義ブロックは、プロバイダコード、アロケーションテーブル、パーティションテーブル、パースブロックパーミッション、セキュリティキーバージョン、および、セキュリティキーを記憶している。   As described above, the area definition block set by the issuing machine stores the provider code, the allocation table, the partition table, the parse block permission, the security key version, and the security key.

図１０は、ユーザブロックの一例を示している。図４を参照して上述したように、ＥＥＰＲＯＭ６６のメモリ空間のうち、システムＩＤブロック、共通領域定義ブロック、プロバイダ領域定義ブロック以外の物理ブロックが、ユーザブロックとして、プロバイダにより使用される。   FIG. 10 shows an example of a user block. As described above with reference to FIG. 4, in the memory space of the EEPROM 66, physical blocks other than the system ID block, the common area definition block, and the provider area definition block are used by the provider as user blocks.

例えば、図４に示すように、メモリ空間が２５６ブロックで構成されている場合において、８個のプロバイダが登録されると、システムＩＤブロック、共通領域定義ブロック、および、８個のプロバイダ領域定義ブロックの合計１０（＝１＋１＋８）個のシステムブロック以外の、２４６（＝２５６−１０）ブロックがユーザブロックとして使用される。また、４０個のプロバイダを登録すると、システムブロックは合計４２（＝１＋１＋４０）個となり、２１４（＝２５６−４２）個のユーザブロックが確保される。   For example, as shown in FIG. 4, when the memory space is configured with 256 blocks, when eight providers are registered, a system ID block, a common area definition block, and eight provider area definition blocks are registered. , 246 (= 256-10) blocks other than the total of 10 (= 1 + 1 + 8) system blocks are used as user blocks. When 40 providers are registered, a total of 42 (= 1 + 1 + 40) system blocks are provided, and 214 (= 256-42) user blocks are secured.

ユーザブロックは、領域定義ブロックのアロケーションテーブル（図７）に従って、各プロバイダに割り当てられる。なお、プロバイダは、アロケーションテーブルを参照して、予め割り当てられているユーザブロックを使用するので、アロケーションテーブルで割り当てられた領域（プロバイダ領域または共通領域）以外にアクセスすることはない。   User blocks are assigned to each provider according to the allocation table of the area definition block (FIG. 7). Since the provider refers to the allocation table and uses the user blocks allocated in advance, the provider does not access any area other than the area (provider area or common area) allocated in the allocation table.

アロケーションテーブルで割り当てられた領域（プロバイダ領域または共通領域）のユーザブロックは、上述のパーティションテーブル（図７）に従って、ランダムアクセス領域と、シーケンシャルアクセス領域に割り当てられている。   The user blocks in the area (provider area or common area) allocated in the allocation table are allocated to a random access area and a sequential access area according to the above-described partition table (FIG. 7).

さらに、ランダムアクセス領域のユーザブロックは、リード／ライトブロック、リードオンリーブロック、および、ライトバッファのいずれかとして利用され、これらのブロックの数は、上述のように、パーティションテーブルおよびライトバッファの数に従って設定されている。   Further, the user block in the random access area is used as one of a read / write block, a read-only block, and a write buffer, and the number of these blocks depends on the number of partition tables and the number of write buffers as described above. Is set.

このように割り当てられているユーザブロックのデータ部Ｄ００乃至Ｄ１ｆは、そのユーザブロックが割り当てられているプロバイダによる処理に応じて使用される。   The data portions D00 to D1f of the user block allocated in this way are used in accordance with the processing by the provider to which the user block is allocated.

ランダムアクセス領域のユーザブロックのアトリビュート部は、図１１に示すように、インクリメンタルカウンタ（Incremental Counter）（ビットｂf，ｂe）および論理ブロック番号（ビットｂd乃至ｂ0）を記憶している。 Attributes of the user block of random access area, as shown in FIG. 11, and stores the incremental counter (Incremental Counter) (bit b f, b e) and logical block number (bits b d to b 0).

論理ブロック番号とインクリメンタルカウンタは、ランダムアクセス領域のユーザブロックにアクセスするときに利用される。   The logical block number and the incremental counter are used when accessing a user block in the random access area.

ランダムアクセス領域に記憶されているデータを読み出すときにおいては、論理ブロック番号で、読み出すデータ（物理ブロック）を検索し、その論理ブロック番号を有するデータのインクリメンタルカウンタを参照して最も新しいデータを読み出す。   When reading the data stored in the random access area, the data (physical block) to be read is searched by the logical block number, and the newest data is read by referring to the incremental counter of the data having the logical block number.

一方、ランダムアクセス領域にデータを記憶する場合、既にランダムアクセス領域に記憶されているデータの論理ブロック番号とインクリメンタルカウンタを参照し、不要となった物理ブロック（後述）を、ライトバッファとした後、そのライトバッファにデータを書き込む。   On the other hand, when storing data in the random access area, by referring to the logical block number and the incremental counter of the data already stored in the random access area, an unnecessary physical block (described later) is used as a write buffer, and Write data to the write buffer.

なお、上述の領域定義ブロックのパースブロックパーミッションが、パースブロックを使用するように設定されている場合、論理ブロック番号が００Ｈであるリード／ライトブロックは、パースブロックとして使用される。   If the parse block permission of the area definition block is set to use a parse block, the read / write block whose logical block number is 00H is used as a parse block.

パースブロックは、データの加算および減算を頻繁に行うとき、既に記憶している値を読み出したくないとき（情報が漏洩する可能性が増すので）、データに対するアクセス権を細かく設定するときなどに利用される。   The parse block is used when frequently adding and subtracting data, when not wanting to read a value already stored (because the possibility of information leakage increases), and when setting detailed access rights to data. Is done.

図１２は、パースブロックの一例を示している。パースブロックのデータ部Ｄ００乃至Ｄ１ｆの領域Ｄ００乃至Ｄ０７は、パースデータ部として利用される。パースブロックのデータ部Ｄ００乃至Ｄ１ｆの領域Ｄ０８乃至Ｄ０ｆは、エグゼキューションＩＤ（Execution ID）を記憶している。なお、パースブロックのデータ部の領域Ｄ１０乃至Ｄ１ｆは、ユーザデータ部として利用されるが、読み出し専用に設定される。   FIG. 12 shows an example of a parse block. The areas D00 to D07 of the data parts D00 to D1f of the parse block are used as parse data parts. The areas D08 to D0f of the data parts D00 to D1f of the parse block store an execution ID (Execution ID). Note that the areas D10 to D1f of the data section of the parse block are used as user data sections, but are set to read-only.

パースデータ部は、所定のデータを記憶している。エグゼキューションＩＤは、パースブロックに対する加算命令または減算命令が実行されるときに参照され、その加算命令または減算命令に含まれているエグゼキューションＩＤと比較される。   The parse data section stores predetermined data. The execution ID is referred to when an addition instruction or a subtraction instruction for a parse block is executed, and is compared with the execution ID included in the addition instruction or the subtraction instruction.

一方、シーケンシャルアクセス領域のユーザブロックのアトリビュート部は、図１３に示すように、ラップラウンド番号（ビットｂf乃至ｂ0）を記憶している。シーケンシャルアクセス領域には、領域の先頭の物理ブロックから順番に（シーケンシャルに）データが記憶されていき、領域の最後の物理ブロックまでデータが記憶されると、再び、領域の先頭の物理ブロックから順番にデータが記憶されていく（上書きされていく）。ラップラウンド番号は、その順番を記憶している。 On the other hand, the attribute of the user block of the sequential access area, as shown in FIG. 13, stores a wraparound number (bits b f to b 0). In the sequential access area, data is sequentially stored (sequentially) from the first physical block of the area. When data is stored up to the last physical block of the area, the data is again stored in order from the first physical block of the area. Are stored (overwritten). The lap round number stores the order.

従って、ラップラウンド番号は、シーケンシャルアクセス領域のユーザブロックにアクセスするときに利用されるとともに、シーケンシャルアクセス領域にデータを記憶する場合、順次参照される。そして、それまでの最後尾のラップラウンド番号を有する物理ブロックの次の物理ブロックに、データが記憶される。このとき、データが記憶された物理ブロックのラップラウンド番号は、それまでの最後尾のラップラウンド番号に１を加算した数に設定される。   Therefore, the wrap round number is used when accessing a user block in the sequential access area, and is sequentially referred to when data is stored in the sequential access area. Then, the data is stored in the physical block next to the physical block having the last wrap round number up to that time. At this time, the wrap round number of the physical block in which the data is stored is set to the number obtained by adding 1 to the last wrap round number up to that time.

なお、例えば前回の書込のときに書込の途中で障害が発生して、最後尾のラップラウンド番号を有する物理ブロックにパリティエラー（物理的なメモリコラプション）が生じている場合、新たなデータは、その物理ブロックに記憶される。また、最後尾のラップラウンド番号を有する物理ブロックがシーケンシャルアクセス領域の終わりの物理ブロックの場合、新たなデータは、シーケンシャルアクセス領域の先頭の物理ブロックに記憶される。   For example, when a failure occurs in the middle of writing at the time of previous writing and a parity error (physical memory corruption) occurs in the physical block having the last wrap round number, new data is written. Is stored in the physical block. If the physical block having the last wrap round number is the physical block at the end of the sequential access area, new data is stored in the first physical block of the sequential access area.

以上のように、ＥＥＰＲＯＭ６６は、各プロバイダに適宜利用される。   As described above, the EEPROM 66 is appropriately used by each provider.

次に、図１４のフローチャートおよび図１５のタイミングチャートを参照して、ＩＣカード２およびＲ／Ｗ１の動作について説明する。   Next, operations of the IC card 2 and the R / W 1 will be described with reference to the flowchart of FIG. 14 and the timing chart of FIG.

最初にステップＳ１において、ＩＣカード２に登録されているプロバイダに対応しているＲ／Ｗ１は、アンテナ２７から所定の電磁波を放射して、アンテナ２７の負荷状態を監視し、ＩＣカード２が接近し、負荷状態の変化が検出されるまで待機する。なお、ステップＳ１においては、Ｒ／Ｗ１は、所定の短いパターンのデータでＡＳＫ変調した電磁波を放射して、ＩＣカード２への呼びかけを、ＩＣカード２からの応答が一定時間内において得られるまで繰り返すようにしてもよい。   First, in step S1, the R / W 1 corresponding to the provider registered in the IC card 2 radiates a predetermined electromagnetic wave from the antenna 27 to monitor the load state of the antenna 27, and the IC card 2 Then, it waits until a change in the load state is detected. In step S1, the R / W 1 radiates an ASK-modulated electromagnetic wave with data of a predetermined short pattern, and calls the IC card 2 until a response from the IC card 2 is obtained within a predetermined time. You may make it repeat.

Ｒ／Ｗ１がステップＳ１においてＩＣカード２の接近を検出した場合（図１５の時刻ｔ0）、ステップＳ２に進み、Ｒ／Ｗ１のＳＰＵ３２は、図１６（ａ）に 示すような所定の周波数（例えば、データのクロック周波数の２倍の周波数）の矩形波を搬送波として、ＩＣカード２に送信するデータ（ＩＣカード２に実行させる処理に対応するコマンド）（例えば、図１６（ｂ）に示すデータ）で、ＢＰＳＫ変調を行い、生成した変調波（ＢＰＳＫ変調信号）（図１６（ｃ））を変調回路２３に出力する。 When the R / W 1 detects the approach of the IC card 2 in step S1 (time t 0 in FIG. 15), the process proceeds to step S2, and the SPU 32 of the R / W 1 sets a predetermined frequency (see FIG. 16A). For example, data to be transmitted to the IC card 2 (commands corresponding to processing to be executed by the IC card 2) using a rectangular wave having a frequency twice as high as the clock frequency of the data as a carrier wave (for example, the data shown in FIG. ), BPSK modulation is performed, and the generated modulated wave (BPSK modulation signal) (FIG. 16C) is output to the modulation circuit 23.

なお、ＢＰＳＫ変調時においては、差動変換を利用して、図１６（ｃ）に示すように、値が０のデータが現れた場合、直前のＢＰＳＫ変調信号（「１」「０」または「０」「１」）と同じものをＢＰＳＫ変調信号とし、値が１のデータが現れた場合、直前のＢＰＳＫ変調信号の位相を反転させたもの（「１」を「０」に反転させ、「０」を「１」に反転させたもの）をＢＰＳＫ変調信号としている。   At the time of BPSK modulation, when data having a value of 0 appears as shown in FIG. 16C using differential conversion, the immediately preceding BPSK modulation signal (“1” “0” or “ The same signal as “0” and “1” is used as a BPSK modulation signal, and when data having a value of 1 appears, a signal obtained by inverting the phase of the immediately preceding BPSK modulation signal (“1” is inverted to “0” and “ "0" is inverted to "1") as a BPSK modulation signal.

このように差動変換を利用して、変調波の位相の変化でデータを保持することにより、ＢＰＳＫ変調信号が反転した場合も、元のデータに復調されるので、復調するとき変調波の極性を配慮する必要が無くなる。   As described above, the data is held by the change in the phase of the modulated wave using the differential conversion, so that even if the BPSK modulation signal is inverted, the data is demodulated to the original data. There is no need to consider.

そして、変調回路２３は、そのＢＰＳＫ変調信号で、所定の搬送波を１未満（例えば０．１）の変調度（＝データ信号の最大振幅／搬送波の最大振幅）でＡＳＫ変調させ、生成された変調波（ＡＳＫ変調波）を、アンテナ２７を介してＩＣカード２に送信する（図１５の時刻ｔ0乃至時刻ｔ1の間）。 Then, the modulation circuit 23 performs ASK modulation on the predetermined carrier with a modulation factor of less than 1 (for example, 0.1) (= maximum amplitude of data signal / maximum amplitude of carrier) with the BPSK modulation signal, and generates the generated modulation. wave a (ASK modulated wave) to the IC card 2 via the antenna 27 (between time t 0 to time t 1 in Figure 15).

なお、送信を行わないとき、変調回路２３は、デジタル信号の２つのレベル（ハイレベルとローレベル）のうちのハイレベルで変調波を生成するようになされている。   When transmission is not performed, the modulation circuit 23 is configured to generate a modulated wave at a high level of two levels (high level and low level) of the digital signal.

次にステップＳ３において、ＩＣカード２は、アンテナ５３およびコンデンサ５２で、Ｒ／Ｗ１のアンテナ２７が放射した電磁波の一部を電気信号に変換し、その電気信号（変調波）を、ＩＣ５１のＲＦインタフェース部６１に出力する。そして、ＲＦインタフェース部６１のＡＳＫ復調部８１は、その変調波を整流および平滑し（即ち、包絡線検波し）、生成された信号を電圧レギュレータ８２に供給するとともに、生成された信号の直流成分を抑制してデータ信号を抽出し、そのデータ信号をＢＰＳＫ復調回路６２およびＰＬＬ部６３に出力する。   Next, in step S3, the IC card 2 converts a part of the electromagnetic wave radiated from the R / W1 antenna 27 into an electric signal by the antenna 53 and the capacitor 52, and converts the electric signal (modulated wave) to the RF signal of the IC 51. Output to the interface unit 61. Then, the ASK demodulation unit 81 of the RF interface unit 61 rectifies and smoothes the modulated wave (that is, performs envelope detection), supplies the generated signal to the voltage regulator 82, and supplies a DC component of the generated signal. And a data signal is extracted, and the data signal is output to the BPSK demodulation circuit 62 and the PLL unit 63.

電圧レギュレータ８２は、ＡＳＫ復調部８１より供給された信号を安定化し、直流電力を生成し、各回路に供給する。   The voltage regulator 82 stabilizes the signal supplied from the ASK demodulation unit 81, generates DC power, and supplies the DC power to each circuit.

なお、このとき、アンテナ５３の端子電圧Ｖ0は、例えば次のようになる。
Ｖ0＝Ｖ10（１＋ｋ×Ｖｓ（ｔ））ｃｏｓ（ωｔ） At this time, the terminal voltage V 0 of the antenna 53 is, for example, as follows.
V 0 = V 10 (1 + k × Vs (t)) cos (ωt)

ここで、Ｖ10は、搬送波成分の振幅を、ｋは変調度を、Ｖｓ（ｔ）は信号成分を、それぞれ示している。 Here, V 10 is the amplitude of the carrier component, k is the modulation depth, Vs (t) is a signal component, respectively.

また、ＡＳＫ復調部８１による整流後の電圧Ｖ1におけるローレベルの値ＶLRは、例えば次のようになる。
ＶLR＝Ｖ10（１＋ｋ×（−１））−Ｖｆ The value V LR of low level in the voltage V 1 of the post-rectification by the ASK demodulating unit 81, for example, as follows.
V LR = V 10 (1 + k × (−1)) − Vf

ここで、Ｖｆは、整流回路のダイオードＤにおける電圧降下を示している。通常Ｖｆは０．７ボルト程度である。   Here, Vf indicates a voltage drop in the diode D of the rectifier circuit. Usually, Vf is about 0.7 volt.

そして、電圧レギュレータ８２は、ＡＳＫ復調部８１により整流および平滑された信号を安定化し、直流電力として、演算部６４を始めとする各回路に供給する。なお、変調波の変調度ｋは１未満であるので、整流後の電圧変動（ハイレベルとローレベルの差）が小さい。従って、電圧レギュレータ８２は、直流電力を容易に生成することができる。   Then, the voltage regulator 82 stabilizes the signal rectified and smoothed by the ASK demodulation unit 81 and supplies the signal as DC power to each circuit including the arithmetic unit 64. Since the modulation degree k of the modulated wave is less than 1, the voltage fluctuation after rectification (the difference between the high level and the low level) is small. Therefore, voltage regulator 82 can easily generate DC power.

例えば、変調度ｋが５％の変調波を、Ｖ10が３ボルト以上になるように受信した場合、整流後のローレベル電圧ＶLRは、２．１５（＝３×（１−０．０５）−０．７）ボルト以上となり、電圧レギュレータ８２は、電源として充分な電圧を各回路に供給することができるとともに、整流後の電圧Ｖ1の交流成分（データ 成分）の振幅２×ｋ×Ｖ10（Peak-to-Peak値）は、０．３（＝２×０．０５×３）ボルト以上になり、ＡＳＫ復調部８１は、十分高いＳ／Ｎ比でデータの復調を行うことができる。 For example, when the modulation degree k is 5% of the modulation wave, received as V 10 is equal to or greater than 3 volts, the low level voltage V LR after the rectification, 2.15 (= 3 × (1-0.05 ) -0.7) becomes volts or more, the voltage regulator 82, with a sufficient voltage as a power source can be supplied to each circuit, the amplitude 2 × k × of the AC component of the voltages V 1 after the rectification (data component) V 10 (Peak-to-Peak value) becomes 0.3 (= 2 × 0.05 × 3) volts or more, and the ASK demodulation unit 81 can demodulate data with a sufficiently high S / N ratio. it can.

このように、変調度ｋが１未満のＡＳＫ変調波を利用することにより、エラーレートの低い（Ｓ／Ｎ比の高い状態で）通信を行うとともに、電源として充分な直流電圧がＩＣカード２に供給される。   As described above, by using the ASK modulated wave having the modulation factor k of less than 1, communication with a low error rate (in a state of a high S / N ratio) is performed, and a sufficient DC voltage as a power supply is supplied to the IC card 2. Supplied.

そして、ＢＰＳＫ復調回路６２は、ＰＬＬ部６３より供給されるクロック信号に従って、ＡＳＫ復調部８１からのデータ信号（ＢＰＳＫ変調信号）を復調し、復調したデータを演算部６４に出力する。   Then, the BPSK demodulation circuit 62 demodulates the data signal (BPSK modulation signal) from the ASK demodulation section 81 according to the clock signal supplied from the PLL section 63 and outputs the demodulated data to the calculation section 64.

次に、ステップＳ４において、演算部６４は、ＢＰＳＫ復調回路６２より供給されたデータが暗号化されている場合は、暗号／復号部９２で復号化した後、そのデータ（コマンド）をシーケンサ９１に供給し、そのコマンドに対応する処理を行う（図１５の時刻ｔ1乃至時刻ｔ2の間）。なお、この期間、即ちＩＣカード２からの返答を受信するまでの間、Ｒ／Ｗ１は、値が１のデータを送信したまま待機している。従って、この期間においては、ＩＣカード２は、最大振幅が一定である変調波を受信している。 Next, in step S4, if the data supplied from the BPSK demodulation circuit 62 is encrypted, the arithmetic unit 64 decrypts the data (command) to the sequencer 91 after decrypting it in the encryption / decryption unit 92. supplied, performs processing corresponding to the command (between time t 1 to time t 2 in Figure 15). Note that, during this period, that is, until the response from the IC card 2 is received, the R / W 1 waits while transmitting the data having the value of 1. Therefore, during this period, the IC card 2 receives a modulated wave having a constant maximum amplitude.

次に、ステップＳ５において、演算部６４のシーケンサ９１は、処理結果などのデータ（Ｒ／Ｗ１に送信するデータ）を、ＢＰＳＫ変調回路６８に出力する。ＢＰＳＫ変調回路６８は、Ｒ／Ｗ１のＳＰＵ３２と同様に、そのデータをＢＰＳＫ変調した後、ＲＦインタフェース部６１のＡＳＫ変調部８４に出力する。   Next, in step S5, the sequencer 91 of the arithmetic unit 64 outputs data such as a processing result (data to be transmitted to the R / W1) to the BPSK modulation circuit 68. The BPSK modulation circuit 68 BPSK-modulates the data, as in the case of the SPU 32 of the R / W1, and then outputs the data to the ASK modulation unit 84 of the RF interface unit 61.

そして、ＡＳＫ変調部８４は、アンテナ５３の両端に接続される負荷を、スイッチング素子を利用してデータに応じて変動させることにより、受信している変調波（ＩＣカード２の送信時においては、変調波の最大振幅は一定になっている）を、送信するデータに応じてＡＳＫ変調させ、それに応じてＲ／Ｗ１のアンテナ２７の端子電圧を変動させて、そのデータをＲ／Ｗ１に送信する（図１５の時刻ｔ2乃至時刻ｔ3の間）。 Then, the ASK modulating unit 84 changes the load connected to both ends of the antenna 53 according to the data using the switching element, so that the modulated wave being received (when transmitting the IC card 2, The maximum amplitude of the modulated wave is constant), ASK-modulated according to the data to be transmitted, the terminal voltage of the antenna 27 of the R / W1 is changed accordingly, and the data is transmitted to the R / W1. (between time t 2 to time t 3 in Figure 15).

ステップＳ６において、Ｒ／Ｗ１の変調回路２３は、ＩＣカード２からのデータの受信時においても、値が１（ハイレベル）のデータの送信を継続している。そして、復調回路２５は、ＩＣカード２のアンテナ２７と電磁気的に結合しているアンテナ２７の端子電圧の微小な変動（例えば、数十マイクロボルト）から、ＩＣカード２により送信されてきたデータを検出する。   In step S6, the modulation circuit 23 of the R / W1 continues transmission of data having a value of 1 (high level) even when receiving data from the IC card 2. Then, the demodulation circuit 25 converts the data transmitted by the IC card 2 from a minute fluctuation (for example, several tens of microvolts) of the terminal voltage of the antenna 27 electromagnetically coupled to the antenna 27 of the IC card 2. To detect.

そして、復調回路２５は、検出した信号（ＡＳＫ変調波）を高利得の増幅器で増幅した後、復調し、生成されたデジタルデータをＳＰＵ３２に出力する。   Then, the demodulation circuit 25 amplifies the detected signal (ASK modulated wave) with a high gain amplifier, demodulates the signal, and outputs the generated digital data to the SPU 32.

そして、ステップＳ７において、Ｒ／Ｗ１のＳＰＵ３２は、そのデータ（ＢＰＳＫ変調信号）を復調した後、ＤＰＵ３１に出力し、ＤＰＵ３１は、そのデータを処理する（図１５の時刻ｔ3乃至時刻ｔ4の間）。 Then, in step S7, SPU 32 of R / W1 is demodulates the data (BPSK modulation signal), and outputs the DPU31, DPU31, the data to process (time t 3 to time t 4 in FIG. 15 while).

さらに、ステップＳ８において、Ｒ／Ｗ１のＤＰＵ３１は、処理結果に応じて、通信を終了するか否かを判断し、再度、通信を行うと判断した場合、ステップＳ２に戻り、ステップＳ２乃至ステップＳ７で、次のデータ（コマンド）の通信を行う（図１５の時刻ｔ4乃至時刻ｔ8）。一方、通信を終了すると判断した場合、Ｒ／Ｗ１は、ＩＣカード２との通信を終了する。 Further, in step S8, the DPU 31 of the R / W1 determines whether or not to end the communication according to the processing result. If it is determined that the communication is performed again, the process returns to step S2, and returns to steps S2 to S7. in, it communicates the following data (command) (time t 4 to time t 8 in FIG. 15). On the other hand, when determining that the communication is to be ended, the R / W 1 ends the communication with the IC card 2.

以上のように、Ｒ／Ｗ１は、変調度ｋが１未満であるＡＳＫ変調を利用して、ＩＣカード２に所定のコマンドを送信し、ＩＣカード２は、そのコマンドを受け取り、そのコマンドに対応する処理を行って、その処理の結果に対応するデータを、Ｒ／Ｗ１に返送する。   As described above, the R / W 1 transmits a predetermined command to the IC card 2 using the ASK modulation in which the modulation factor k is less than 1, and the IC card 2 receives the command and responds to the command. And returns data corresponding to the result of the processing to the R / W1.

次に、上述のステップＳ４におけるＩＣカード２による処理の例として、ＥＥＰＲＯＭ６６に対してデータの書込を行うときの動作について、図１７乃至図２１のフローチャートを参照して説明する。   Next, as an example of the processing by the IC card 2 in step S4 described above, an operation when data is written to the EEPROM 66 will be described with reference to flowcharts in FIGS.

最初に、図１７乃至図１９のフローチャートを参照して、ＥＥＰＲＯＭ６６のランダムアクセス領域にデータを書き込むときの動作について説明する。   First, an operation when writing data in the random access area of the EEPROM 66 will be described with reference to the flowcharts of FIGS.

ステップＳ２１において、シーケンサ９１は、データを書き込む物理ブロックがリード／ライトブロック（パースブロックは含まない）である（図８に示すように、ＢＮ0から順番に、ＢRW個までのブロックはリード／ライトブロックとされる）か否かを判断し、リード／ライトブロックであると判断した場合、ステップＳ２２に進む。 In step S21, the sequencer 91, the physical block for writing data is read / write block (Perth block is not included) (as shown in FIG. 8, in order from BN 0, the block B to RW pieces read / It is determined whether or not the block is a write block. If it is determined that the block is a read / write block, the process proceeds to step S22.

シーケンサ９１は、Ｒ／Ｗ１のプロバイダコードを有するプロバイダ領域定義ブロックのパースブロックパーミッション（図９）を参照し、パースブロックを使用している（ｂ3＝１）か否かを判断し、パースブロックを使用していない場
合（ｂ3＝０の場合）、ステップＳ２３（図１８）に進む。 The sequencer 91 refers to the parse block permission of the provider area definition block having the provider code of R / W1 (FIG. 9), determines whether the parse block is used (b 3 = 1), and determines whether the parse block is used. If you are not using (for b 3 = 0), the process proceeds to step S23 (FIG. 18).

一方、ステップＳ２２においてパースブロックを使用していると判断した場合、シーケンサ９１は、ステップＳ２４において、記憶する（書き込む）データの論理ブロック番号が００Ｈであるか否か、即ち、データを書き込むリード／ライトブロックがパースブロックと重なっているか否かを判断し、データを書き込むリード／ライトブロックがパースブロックと重なっていないと判断した場合、ステップＳ２３に進む。   On the other hand, if it is determined in step S22 that a parse block is being used, the sequencer 91 determines in step S24 whether the logical block number of the data to be stored (written) is 00H, that is, the read / write data. It is determined whether the write block overlaps with the parse block. If it is determined that the read / write block to which data is written does not overlap with the parse block, the process proceeds to step S23.

データを書き込むリード／ライトブロックがパースブロックと重なっていると判断した場合、シーケンサ９１は、ステップＳ２５において、エラー処理を行った後、処理を終了する。   If it is determined that the read / write block to which data is to be written overlaps the parse block, the sequencer 91 performs error processing in step S25, and ends the processing.

また、ステップＳ２１においてデータを書き込む物理ブロックがリード／ライトブロックではないと判断した場合、ステップＳ２６に進み、シーケンサ９１は、データを書き込む物理ブロックがパースブロックであるか否かを判断し、パースブロックであると判断した場合、ステップＳ２７に進む。   If it is determined in step S21 that the physical block to which data is to be written is not a read / write block, the process proceeds to step S26, where the sequencer 91 determines whether the physical block to which data is to be written is a parse block. If it is determined that the above condition is satisfied, the process proceeds to step S27.

データを書き込む物理ブロックがパースブロックではないと判断した場合、シーケンサ９１は、ステップＳ２８において、エラー処理を行った後、処理を終了する。   If it is determined that the physical block in which the data is to be written is not a parse block, the sequencer 91 performs error processing in step S28 and ends the processing.

ステップＳ２７において、シーケンサ９１は、ランダムアクセス領域において、パースブロック（論理ブロック番号が００Ｈの物理ブロック）を探し、パースブロックを発見した場合、ステップＳ２９に進む。   In step S27, the sequencer 91 searches the random access area for a parse block (physical block having a logical block number of 00H), and if a parse block is found, the sequencer 91 proceeds to step S29.

ステップＳ２７でパースブロックが発見されなかった場合、パースブロックに対する書込を行うことができないので、シーケンサ９１は、ステップＳ３０において、エラー処理を行った後、処理を終了する。   If a parse block is not found in step S27, writing to the parse block cannot be performed, so the sequencer 91 performs error processing in step S30, and ends the processing.

次に、ステップＳ２９において、シーケンサ９１は、そのパースブロックに対する命令（コマンド）が加算命令であるか否かを判断し、加算命令であると判断した場合、ステップＳ３１に進み、プロバイダ領域定義ブロックのパースブロックパーミッションを参照して、加算命令が許可されているか（ｂ2＝１）否かを判断する。 Next, in step S29, the sequencer 91 determines whether or not the instruction (command) for the parse block is an addition instruction. If it is determined that the instruction is an addition instruction, the process proceeds to step S31, where the provider area definition block is deleted. With reference to the parse block permission, it is determined whether or not the addition instruction is permitted (b 2 = 1).

そして、ステップＳ３１で、シーケンサ９１が、パースブロックに対する加算命令が許可されていると判断した場合、ステップＳ２３に進む。   Then, in step S31, when the sequencer 91 determines that the addition instruction for the parse block is permitted, the process proceeds to step S23.

一方、ステップＳ３１で、パースブロックに対する加算命令が許可されていないと判断した場合（ｂ2＝０の場合）、シーケンサ９１は、加算命令を実行せずに、ステップＳ３２において、エラー処理を行った後、処理を終了する。 On the other hand, if it is determined in step S31 that the addition instruction for the parse block is not permitted (in the case of b 2 = 0), the sequencer 91 does not execute the addition instruction and performs error processing in step S32. After that, the process ends.

また、ステップＳ２９において、パースブロックに対する命令が加算命令ではないと判断した場合、ステップＳ３３に進み、シーケンサ９１は、そのパースブロックに対する命令が減算命令であるか否かを判断し、減算命令であると判断した場合、ステップＳ３４に進む。   If it is determined in step S29 that the instruction for the parse block is not an addition instruction, the process proceeds to step S33, where the sequencer 91 determines whether the instruction for the parse block is a subtraction instruction and determines that the instruction is a subtraction instruction. If it is determined, the process proceeds to step S34.

そして、ステップＳ３４において、シーケンサ９１は、プロバイダ領域定義ブロックのパースブロックパーミッションを参照して、減算命令が許可されている（ｂ1＝１）か否かを判断し、パースブロックに対する減算命令が許可されていると判断した場合、ステップＳ２３に進む。 Then, in step S34, the sequencer 91 refers to the parse block permission of the provider area definition block to determine whether the subtraction instruction is permitted (b 1 = 1), and the subtraction instruction for the parse block is permitted. If it is determined that the process has been performed, the process proceeds to step S23.

一方、ステップＳ３４で、パースブロックに対する減算命令が許可されていないと判断した場合（ｂ1＝０の場合）、シーケンサ９１は、減算命令を実行せずに、ステップＳ３５において、エラー処理を行った後、処理を終了する。 On the other hand, when it is determined in step S34 that the subtraction instruction for the parse block is not permitted (when b 1 = 0), the sequencer 91 does not execute the subtraction instruction and performs error processing in step S35. After that, the process ends.

また、ステップＳ３３において、パースブロックに対する命令が減算命令ではないと判断した場合、シーケンサ９１は、ステップＳ３６において、エラー処理を行った後、処理を終了する。   If it is determined in step S33 that the instruction for the parse block is not a subtraction instruction, the sequencer 91 performs error processing in step S36 and ends the processing.

次に、図１８のステップＳ２３において、シーケンサ９１は、ランダムアクセス領域の物理ブロックを検索して、書込を行うデータの論理ブロック番号と同一の論理ブロック番号を有する物理ブロックを探す。   Next, in step S23 in FIG. 18, the sequencer 91 searches for a physical block in the random access area to find a physical block having the same logical block number as the logical block number of the data to be written.

そして、ステップＳ３７において、シーケンサ９１は、ステップＳ２３で発見した物理ブロックの数が２個であるか否かを判断する。すなわち、このシステムにおいては、各論理ブロックについて、少なくとも、前回のデータと、前々回のデータを記憶するようにする。そして、さらに新たなデータを記憶するときは、前々回のデータの上に新たなデータを記憶する（他の論理ブロック番号の前々回のデータの上に記憶される場合もある）。同一の論理ブロック番号の物理ブロックが２個存在する場合、ステップＳ３８に進み、その２つの物理ブロックにおけるインクリメンタルカウンタの値（００，０１，１０，１１のいずれか）を読み出し、比較する。   Then, in step S37, the sequencer 91 determines whether the number of physical blocks found in step S23 is two. That is, in this system, for each logical block, at least the previous data and the data before the previous one are stored. Then, when storing new data, the new data is stored on the data two times before (there may be stored on the data two times before the other logical block number). If there are two physical blocks having the same logical block number, the process proceeds to step S38, where the values (any one of 00, 01, 10, and 11) of the incremental counter in the two physical blocks are read and compared.

そして、インクリメンタルカウンタの値が大きい物理ブロックを、新しいデータが記憶されている物理ブロック（新しい物理ブロック）とし、インクリメンタルカウンタの値が小さい物理ブロックを、古いデータが記憶されている物理ブロック（古い物理ブロック）とする。   Then, a physical block having a large incremental counter value is defined as a physical block storing new data (new physical block), and a physical block storing a small incremental counter value is defined as a physical block storing old data (old physical block). Block).

ただし、２つのインクリメンタルカウンタの値が００と１１である場合は、インクリメンタルカウンタの値が００である物理ブロックを、新しい物理ブロックとし、インクリメンタルカウンタの値が１１である物理ブロックを、古い物理ブロックとする。   However, when the values of the two incremental counters are 00 and 11, the physical block whose incremental counter value is 00 is set as a new physical block, and the physical block whose incremental counter value is 11 is replaced with an old physical block. I do.

ステップＳ３９において、シーケンサ９１は、２つの物理ブロックのうち、新しい物理ブロックの番号（物理ブロック番号）を、変数Ｙとして、ＲＡＭ６７に記憶し、古い物理ブロックの番号を、変数Ｗ（ライトブロックとして利用される物理ブロックの番号）として、ＲＡＭ６７に記憶させる。   In step S39, the sequencer 91 stores the new physical block number (physical block number) of the two physical blocks as a variable Y in the RAM 67, and uses the old physical block number as a variable W (write block). (The number of the physical block to be executed) in the RAM 67.

このように、シーケンサ９１が、変数Ｙと変数Ｗを記憶させた後、ステップＳ４９に進む。   After the sequencer 91 stores the variable Y and the variable W, the process proceeds to step S49.

一方、ステップＳ３７において、ステップＳ２３で発見した物理ブロックの数が２個ではないと判断した場合、ステップＳ４０に進み、シーケンサ９１は、ステップＳ２３で発見した物理ブロックの数が１個であるか否かを判断する。そして、１個であると判断した場合、ステップＳ４１に進む。   On the other hand, if it is determined in step S37 that the number of physical blocks found in step S23 is not two, the process proceeds to step S40, and the sequencer 91 determines whether the number of physical blocks found in step S23 is one. Judge. If it is determined that the number is one, the process proceeds to step S41.

ステップＳ４０において、シーケンサ９１が、ステップＳ２３で発見した物理ブロックの数が１個ではないと判断した場合、ステップＳ４２において、エラー処理を行った後、処理を終了する。   If the sequencer 91 determines in step S40 that the number of physical blocks found in step S23 is not one, error processing is performed in step S42, and the process ends.

同一の論理ブロックが１個しか存在しないということは、何等かの理由により、前々回のデータが存在しないことになる。そこで、この場合は、他の論理ブロック番号の物理ブロックで、前回と前々回のデータを有する物理ブロック（すなわち、同一の論理ブロック番号を有する物理ブロックの数が２個である物理ブロック）を検索し、そのうちの前々回の物理ブロックをライトブロックとして利用する。このため、ステップＳ４１において、シーケンサ９１は、発見した物理ブロック（１個）の番号を、変数Ｙとして、ＲＡＭ６７に記憶させた後、ステップＳ４３に進む。   The fact that there is only one identical logical block means that, for some reason, the data before the previous one does not exist. Therefore, in this case, a physical block having another logical block number is searched for a physical block having data of the previous and previous times (ie, a physical block having two physical blocks having the same logical block number). The physical block of the last two times is used as a write block. For this reason, in step S41, the sequencer 91 stores the number of the found physical block (one) as the variable Y in the RAM 67, and then proceeds to step S43.

ステップＳ４３において、シーケンサ９１は、ランダムアクセス領域の物理ブロックを検索して、所定の（任意の）同一の論理ブロック番号（いま書込対象としている論理ブロック番号とは無関係の論理ブロック番号）を有する２個の物理ブロックを探す。   In step S43, the sequencer 91 searches for a physical block in the random access area and has a predetermined (arbitrary) identical logical block number (a logical block number unrelated to the logical block number to be written). Search for two physical blocks.

なお、物理ブロックを検索するときは、論理ブロック番号００Ｈから順次検索していくので、頻繁に書込処理を行うデータの論理ブロック番号を、より小さい番号すると、検索時間を短くすることができる。   When searching for a physical block, the search is performed sequentially from the logical block number 00H. Therefore, if the logical block number of the data to be frequently written is smaller, the search time can be shortened.

そして、ステップＳ４４において、シーケンサ９１は、論理ブロック番号が同一である２個の物理ブロックがステップＳ４３で発見されたか否かを判断し、発見されたと判断した場合、ステップＳ４５に進み、発見された２個の物理ブロックのインクリメンタルカウンタを参照し、２個の物理ブロックのうち、古い方の物理ブロックの番号を、変数Ｗ（ライトブロックの番号）として、ＲＡＭ６７に記憶させた後、ステップＳ４９（図１９）に進む。   Then, in step S44, the sequencer 91 determines whether or not two physical blocks having the same logical block number have been found in step S43. If it is determined that they have been found, the sequencer 91 proceeds to step S45. Referring to the incremental counters of the two physical blocks, the oldest physical block number of the two physical blocks is stored in the RAM 67 as a variable W (the number of the write block). Proceed to 19).

一方、ステップＳ４４において、ステップＳ４３で２個の物理ブロックが発見されなかったと判断した場合、ステップＳ４６に進み、シーケンサ９１は、ランダムアクセス領域の各物理ブロックのパリティを順次計算して、各物理ブロックのパリティ部に記憶されている値と比較し、パリティエラーを起こしている物理ブロックを探す。   On the other hand, if it is determined in step S44 that two physical blocks have not been found in step S43, the process proceeds to step S46, where the sequencer 91 sequentially calculates the parity of each physical block in the random access area, and Is compared with the value stored in the parity section of the above, and a physical block having a parity error is searched for.

そして、パリティエラーを起こしている物理ブロックがあるか否かを判断し、パリティエラーを起こしている物理ブロックがあると判断した場合、ステップＳ４７に進み、シーケンサ９１は、その物理ブロックの番号を、変数Ｗ（ライトブロックの番号）として、ＲＡＭ６７に記憶させた後、ステップＳ４９に進む。   Then, it is determined whether or not there is a physical block having a parity error. If it is determined that there is a physical block having a parity error, the process proceeds to step S47, and the sequencer 91 changes the physical block number to After the variable W (the number of the write block) is stored in the RAM 67, the process proceeds to step S49.

ステップＳ４６において、パリティエラーを起こしている物理ブロックがないと判断した場合、シーケンサ９１は、ステップＳ４８において、エラー処理を行った後、処理を終了する。   If it is determined in step S46 that there is no physical block having a parity error, the sequencer 91 performs error processing in step S48 and ends the processing.

次に、図１９のステップＳ４９において、シーケンサ９１は、データを書き込む物理ブロックがパースブロック（論理ブロック番号が００Ｈである物理ブロック）であるか否かを判断し、パースブロックであると判断した場合、ステップＳ５０に進み、パースブロックに対して行われる命令のエグゼキューションＩＤが、ステップＳ３９またはステップＳ４１で変数Ｙとして記憶された番号の物理ブロックのエグゼキューションＩＤ（図１２）と同一であるか否かを判断し、同一であると判断した場合、この命令は既に処理されていると判断し、処理を終了する。   Next, in step S49 in FIG. 19, the sequencer 91 determines whether or not the physical block to which data is to be written is a parse block (a physical block whose logical block number is 00H). Then, the process proceeds to step S50, and the execution ID of the instruction executed for the parse block is the same as the execution ID (FIG. 12) of the physical block having the number stored as the variable Y in step S39 or step S41. If it is determined that they are the same, this command is determined to have been already processed, and the process is terminated.

このようにエグゼキューションＩＤを利用することにより、Ｒ／Ｗ１が同じコマンドをリトライした場合において、そのコマンドが既に処理されているときは、ＩＣカード２は、そのコマンドの処理を行わないので、同じコマンドが２度処理されることはない。   By using the execution ID in this way, if the R / W 1 retries the same command and the command has already been processed, the IC card 2 does not process the command. The same command is not processed twice.

ステップＳ５０において、パースブロックに対して行われる命令のエグゼキューションＩＤが、変数Ｙとして記憶された番号の物理ブロックのエグゼキューションＩＤと同一ではないと判断した場合、シーケンサ９１は、ステップＳ５１において、パースブロックに対して行われる命令が加算命令であるか否かを判断し、加算命令である場合、ステップＳ５２に進む。   If it is determined in step S50 that the execution ID of the instruction executed for the parse block is not the same as the execution ID of the physical block having the number stored as the variable Y, the sequencer 91 determines in step S51 It is determined whether or not the instruction to be performed on the parse block is an addition instruction. If the instruction is an addition instruction, the process proceeds to step S52.

ステップＳ５２において、シーケンサ９１は、変数Ｙの番号の物理ブロックのパースデータを読み出し、そのパースデータと、パースブロックに対して行われる命令に含まれているデータの和を計算し、その和を新規ブロックデータにおけるパースデータ（新規パースデータ）とする。このように処理を行った後、ステップＳ５４に進む。なお、このとき、変数Ｙの番号の物理ブロックのエグゼキューションＩＤを新規ブロックデータのエグゼキューションＩＤとする。これにより２重の処理を防止する。   In step S52, the sequencer 91 reads the parse data of the physical block of the number of the variable Y, calculates the sum of the parse data and the data included in the instruction executed for the parse block, and newly calculates the sum. It is parse data in block data (new parse data). After performing the processing as described above, the process proceeds to step S54. At this time, the execution ID of the physical block of the number of the variable Y is set as the execution ID of the new block data. This prevents double processing.

一方、ステップＳ５１において、パースブロックに対して行われる命令が加算命令ではない（即ち、減算命令である）と判断した場合、ステップＳ５３に進み、シーケンサ９１は、変数Ｙの番号の物理ブロックのパースデータを読み出し、そのパースデータと、パースブロックに対して行われる命令に含まれているデータの差を計算し、その差を新規ブロックデータにおけるパースデータ（新規パースデータ）とする。このように処理を行った後、ステップＳ５４に進む。なお、このとき、変数Ｙの番号の物理ブロックのエグゼキューションＩＤを新規ブロックデータのエグゼキューションＩＤとする。これにより２重の処理を防止する。   On the other hand, if it is determined in step S51 that the instruction performed on the parse block is not an addition instruction (that is, a subtraction instruction), the process proceeds to step S53, where the sequencer 91 parses the physical block of the variable Y number. The data is read out, the difference between the parsed data and the data included in the instruction performed on the parse block is calculated, and the difference is used as parse data (new parse data) in the new block data. After performing the processing as described above, the process proceeds to step S54. At this time, the execution ID of the physical block with the number of the variable Y is set as the execution ID of the new block data. This prevents double processing.

また、ステップＳ４９において、シーケンサ９１は、データを書き込む物理ブロックがパースブロックではない（即ち、リード／ライトブロックである）と判断した場合、ステップＳ５４に進む。   If the sequencer 91 determines in step S49 that the physical block to which data is to be written is not a parse block (that is, a read / write block), the process proceeds to step S54.

そして、ステップＳ５４において、シーケンサ９１は、変数Ｙの番号の物理ブロックのインクリメンタルカウンタの値に１を加算した数を、新規ブロックデータのインクリメンタルカウンタの値とする。ただし、変数Ｙの番号の物理ブロックのインクリメンタルカウンタの値が１１である場合、シーケンサ９１は、新規ブロックデータのインクリメンタルカウンタの値を００とする。   Then, in step S54, the sequencer 91 sets the value obtained by adding 1 to the value of the incremental counter of the physical block of the number of the variable Y as the value of the incremental counter of the new block data. However, when the value of the incremental counter of the physical block of the number of the variable Y is 11, the sequencer 91 sets the value of the incremental counter of the new block data to 00.

次に、ステップＳ５５において、シーケンサ９１は、パリティ演算部９３に、新たに書き込むデータ、インクリメンタルカウンタおよび論理ブロック番号のパリティを計算させ、そのパリティの値を、新規ブロックデータのパリティ部の値とする。   Next, in step S55, the sequencer 91 causes the parity calculation unit 93 to calculate the parity of the newly written data, the incremental counter, and the logical block number, and sets the parity value as the value of the parity unit of the new block data. .

そして、ステップＳ５６において、シーケンサ９１は、ステップＳ３９、ステップＳ４５、または、ステップＳ４７のいずれかで記憶された変数Ｗの番号の物理ブロック（ライトバッファ）に、新規ブロックデータ（新たに記憶するデータ（パースブロックの場合、パースデータとエグゼキューションＩＤ）、その論理ブロック番号、インクリメンタルカウンタ、および、これらのパリティ）を記憶させる。   Then, in step S56, the sequencer 91 stores new block data (data to be newly stored (data to be stored) in the physical block (write buffer) of the number of the variable W stored in any of step S39, step S45, or step S47. In the case of a parse block, parse data and execution ID), its logical block number, incremental counter, and parity thereof are stored.

以上のように、論理ブロック番号と、インクリメンタルカウンタを利用して、データを記憶する物理ブロック（ライトバッファ）を選択することにより、データの書込の最中に、障害が発生した場合においても、そのデータの論理ブロック番号と同一の論理ブロック番号のデータがメモリに残されているので、論理的には、メモリコラプションが発生することはない。   As described above, by selecting a physical block (write buffer) for storing data using the logical block number and the incremental counter, even if a failure occurs during data writing, Since data having the same logical block number as the logical block number of the data is left in the memory, logically, memory corruption does not occur.

上記実施の形態では、ランダムアクセス領域の同一の論理ブロックのうち、新しいデータが記録されているブロックを判別するためにインクリメンタルカウンタを用いたが、例えば、記録時の絶対時刻（日付と時刻、あるいはカウンタの値）をランダムアクセス領域に、例えば４バイトの領域を確保して、そこに記録させることによって、新しいデータが記録されているブロックを判別することも可能である。   In the above embodiment, among the same logical blocks in the random access area, the incremental counter is used to determine a block in which new data is recorded. For example, an absolute time (date and time, or For example, by securing an area of, for example, 4 bytes in the random access area and recording it in the random access area, it is possible to determine a block in which new data is recorded.

次に、図２０および図２１のフローチャートを参照して、ＥＥＰＲＯＭ６６のシーケンシャルアクセス領域にデータを書き込むときの動作について説明する。   Next, an operation of writing data in the sequential access area of the EEPROM 66 will be described with reference to the flowcharts of FIGS.

ステップＳ６１において、シーケンサ９１は、シーケンシャルアクセス領域の先頭の物理ブロックの番号を、変数Ｚとして、ＲＡＭ６７に記憶させる。   In step S61, the sequencer 91 stores the number of the first physical block in the sequential access area as a variable Z in the RAM 67.

次に、ステップＳ６２において、シーケンサ９１は、物理ブロック番号がＺである物理ブロックのラップラウンド番号を読み出し、変数Ａとして、ＲＡＭ６７に記憶させるとともに、物理ブロック番号がＺ＋１である物理ブロックのラップラウンド番号を読み出し、変数Ｂとして、ＲＡＭ６７に記憶させる。   Next, in step S62, the sequencer 91 reads the wrap round number of the physical block whose physical block number is Z, stores it as a variable A in the RAM 67, and stores the wrap round number of the physical block whose physical block number is Z + 1. Is read out and stored in the RAM 67 as a variable B.

そして、ステップＳ６３において、シーケンサ９１は、変数Ａの値と変数Ｂの値の差（Ａ−Ｂ）が１であるか否かを判断し、１ではない場合、物理ブロック番号Ｚの物理ブロックが、最後尾のラップラウンド番号を有するデータを記憶する物理ブロックであると判断し、ステップＳ６６に進む。   Then, in step S63, the sequencer 91 determines whether the difference (AB) between the value of the variable A and the value of the variable B is 1, and if not, the physical block of the physical block number Z is Is determined to be a physical block that stores data having the last wrap round number, and the process proceeds to step S66.

変数Ａの値と変数Ｂの値の差（Ａ−Ｂ）が１であると判断した場合、シーケンサ９１は、ステップＳ６４において、物理ブロック番号Ｚが、シーケンシャルアクセス領域の終わりの物理ブロックの番号と同一であるか否かを判断し、同一であると判断した場合、シーケンシャルアクセス領域の終わりの物理ブロックが、最後尾のラップラウンド番号を有するデータを記憶する物理ブロックであると判断し、ステップＳ６６に進む。   When determining that the difference (A−B) between the value of the variable A and the value of the variable B is 1, the sequencer 91 determines in step S64 that the physical block number Z is equal to the number of the physical block at the end of the sequential access area. It is determined whether or not they are the same, and when they are determined to be the same, it is determined that the physical block at the end of the sequential access area is a physical block that stores data having the last wrap round number, and step S66 is performed. Proceed to.

ステップＳ６４において、物理ブロック番号Ｚが、シーケンシャルアクセス領域の終わりの物理ブロックの番号と同一ではないと判断した場合、シーケンサ９１は、ステップＳ６５において、ＲＡＭ６７に記憶させた変数Ｚの値を１だけ増加させた後、ステップＳ６２に戻る。そして、ステップＳ６２乃至ステップＳ６５の処理を、変数Ｚの値（検索する物理ブロック番号の値）を変化させながら順次繰り返す。   If it is determined in step S64 that the physical block number Z is not the same as the number of the physical block at the end of the sequential access area, the sequencer 91 increases the value of the variable Z stored in the RAM 67 by 1 in step S65. Then, the process returns to step S62. Then, the processing of steps S62 to S65 is sequentially repeated while changing the value of the variable Z (the value of the physical block number to be searched).

このようにして、シーケンシャルに記憶されているデータのラップラウンド番号の最後尾を発見する。そして、ステップＳ６６において、シーケンサ９１は、変数Ｚの番号（＝ラップラウンド番号の最後尾の物理ブロックの番号）のブロックのパリティチェックを行う。   In this way, the end of the wrap round number of the data stored sequentially is found. Then, in step S66, the sequencer 91 performs a parity check of the block of the number of the variable Z (= the number of the last physical block of the wrap round number).

そして、ステップＳ６７において、シーケンサ９１は、その物理ブロックにパリティエラーが生じているか否かを判断し、パリティエラーが生じていると判断した場合、ステップＳ６８に進む。   Then, in step S67, the sequencer 91 determines whether a parity error has occurred in the physical block. If it is determined that a parity error has occurred, the sequencer 91 proceeds to step S68.

ステップＳ６８において、シーケンサ９１は、変数Ｚの値が、シーケンシャルアクセス領域の先頭の物理ブロックの番号と同一であるか否かを判断し、同一であると判断した場合、データ（パリティエラーを起こしているものは含まない）の最後尾が、シーケンシャルアクセス領域の終わりの物理ブロックであると判断し、ステップＳ７０において、シーケンシャルアクセス領域の終わりの物理ブロックの番号を、新たな変数Ｙとして、ＲＡＭ６７に記憶させた後、ステップＳ７２（図２１）に進む。   In step S68, the sequencer 91 determines whether or not the value of the variable Z is the same as the number of the first physical block in the sequential access area. Is determined to be the last physical block of the sequential access area, and the number of the physical block at the end of the sequential access area is stored in the RAM 67 as a new variable Y in step S70. After that, the process proceeds to step S72 (FIG. 21).

変数Ｚの値が、シーケンシャルアクセス領域の先頭の物理ブロックの番号と同一ではないと判断した場合、ステップＳ７１において、シーケンサ９１は、データの最後尾の物理ブロックの番号を、変数Ｚの値から１を減算して算出し、算出した値（Ｚ−１）を、変数Ｙとして、ＲＡＭ６７に記憶させた後、ステップＳ７２に進む。   When determining that the value of the variable Z is not the same as the number of the first physical block in the sequential access area, the sequencer 91 changes the number of the last physical block of the data from the value of the variable Z to 1 in step S71. , And the calculated value (Z-1) is stored as a variable Y in the RAM 67, and then the process proceeds to step S72.

一方、ステップＳ６７でパリティエラーが生じていないと判断した場合、ステップＳ６９において、シーケンサ９１は、データの最後尾の物理ブロックの番号（この場合、変数Ｚの値）を、変数Ｙとして、ＲＡＭ６７に記憶させた後、ステップＳ７２に進む。   On the other hand, if it is determined in step S67 that a parity error has not occurred, in step S69, the sequencer 91 sets the number of the last physical block of the data (in this case, the value of the variable Z) as the variable Y to the RAM 67. After the storage, the process proceeds to step S72.

次に、ステップＳ７２において、シーケンサ９１は、データの最後尾の物理ブロックの番号（変数Ｙの値）と、シーケンシャルアクセス領域の終わりの物理ブロックの番号が同一であるか否かを判断し、同一であると判断した場合、ステップＳ７３に進む。   Next, in step S72, the sequencer 91 determines whether or not the number of the last physical block of the data (the value of the variable Y) is the same as the number of the last physical block of the sequential access area. If it is determined that is, the process proceeds to step S73.

そして、ステップＳ７３において、シーケンサ９１は、シーケンシャルアクセス領域の先頭の物理ブロックの番号を、新たなデータを書き込む物理ブロックの番号とし、その番号を変数Ｗとして、ＲＡＭ６７に記憶させた後、ステップＳ７５に進む。   Then, in step S73, the sequencer 91 stores the number of the physical block at the head of the sequential access area as the number of the physical block in which new data is to be written, stores the number as a variable W in the RAM 67, and then proceeds to step S75. move on.

ステップＳ７２においてデータの最後尾の物理ブロックの番号（変数Ｙの値）と、シーケンシャルアクセス領域の終わりの物理ブロックの番号が同一ではないと判断した場合、ステップＳ７４において、シーケンサ９１は、変数Ｙの値に１を加算した数を、新たなデータを書き込む物理ブロックの番号とし、その番号を変数Ｗとして、ＲＡＭ６７に記憶させた後、ステップＳ７５に進む。   If it is determined in step S72 that the number of the last physical block of the data (the value of the variable Y) and the number of the physical block at the end of the sequential access area are not the same, the sequencer 91 proceeds to step S74. The number obtained by adding 1 to the value is used as the number of the physical block in which new data is to be written, and the number is stored in the RAM 67 as a variable W. Then, the process proceeds to step S75.

次にステップＳ７５において、シーケンサ９１は、新たに記憶するデータと、変数Ｙの番号の物理ブロック（最後尾のデータ）が同一であるか否かを判断し、同一である場合、新たに記憶するデータが既に記憶されているので、処理を終了する。   Next, in step S75, the sequencer 91 determines whether the data to be newly stored is the same as the physical block (the last data) of the number of the variable Y, and if they are the same, newly stores the data. Since the data has already been stored, the process ends.

一方、新たに記憶するデータと、変数Ｙの番号の物理ブロック（最後尾のデータ）が同一ではないと判断された場合、ステップＳ７６において、シーケンサ９１は、変数Ｙの番号の物理ブロックのラップラウンド番号を読み出し、その値に１を加算した数を、新たに記憶されるデータ（新規ブロックデータ）のラップラウンド番号とする。   On the other hand, if it is determined that the data to be newly stored is not the same as the physical block (the last data) of the number of the variable Y, in step S76, the sequencer 91 executes the wrap round of the physical block of the number of the variable Y. The number is read out, and the number obtained by adding 1 to the value is set as the wrap round number of the newly stored data (new block data).

次にステップＳ７７において、シーケンサ９１は、パリティ演算部９３に、記憶するデータおよびラップラウンド番号（新規ブロックデータ）のパリティを演算させ、ステップＳ７８において、番号Ｗの物理ブロックに新規ブロックデータを書き込む。   Next, in step S77, the sequencer 91 causes the parity calculation unit 93 to calculate the data to be stored and the parity of the wrap round number (new block data), and writes the new block data to the physical block of number W in step S78.

このように、シーケンシャルに記憶されているデータにおけるラップラウンド番号を順次検索していき、最後尾のデータの次の物理ブロック（または、シーケンシャルアクセス領域の先頭の物理ブロック）に、新たなデータを記憶するので、新たなデータの書込の最中に、障害が発生した場合においても、書き込んでいたデータのラップラウンド番号より小さいラップラウンド番号のデータが残っているので、論理的には、メモリコラプションは発生しない。   As described above, the wrap round number in the data stored sequentially is sequentially searched, and new data is stored in the next physical block of the last data (or the first physical block of the sequential access area). Therefore, even if a failure occurs during the writing of new data, data of a wrap round number smaller than the wrap round number of the written data remains, so logically, memory corruption Does not occur.

以上のように、ＥＥＰＲＯＭ６６は、複数のプロバイダに対して、独立に記憶領域を提供することができるとともに、アトリビュート部の情報を利用して、メモリコラプションの発生を抑制するようになされている。   As described above, the EEPROM 66 can independently provide a storage area to a plurality of providers, and suppresses the occurrence of memory corruption by using information of the attribute section.

なお、複数のプロバイダに対して、同一のユーザブロックを割り当てることもできる。その場合、それらのプロバイダ（オーバラッププロバイダ）が登録されているプロバイダ領域定義ブロックのアロケーションテーブルで、同一のユーザブロックを割り当てるようにする。このとき、各プロバイダ毎に、プロバイダ領域定義ブロックのパーティションテーブルを設定することにより、同一のユーザブロックに対して、プロバイダ毎に異なるアクセス権（リード／ライトまたはリードオンリー）を設定することができる。さらに、所定のプロバイダに対してはパースブロックを使用しないように設定し、他のプロバイダに対してはパースブロックを使用するように設定することにより、所定のプロバイダは、他のプロバイダが使用するパースブロックのユーザデータ部（他のプロバイダに対しては読み出し専用）に対して、データの書込を行うことができる。   Note that the same user block can be assigned to a plurality of providers. In this case, the same user block is allocated in the allocation table of the provider area definition block in which those providers (overlap providers) are registered. At this time, by setting the partition table of the provider area definition block for each provider, different access rights (read / write or read only) can be set for the same user block for each provider. Further, by setting the parse block not to be used for a given provider and by setting the parse block to be used for another provider, the given provider is able to use the parse block used by the other provider. Data can be written to the user data portion of the block (read only for other providers).

また、領域定義ブロックの領域Ｄ０ｅ，Ｄ０ｆ（通常、セキュリティキーのバージョン番号が記憶されている領域）の値を、所定の値（例えば、ＦＦＦＦＨ）に設定し、さらに、領域定義ブロックの領域Ｄ１０乃至Ｄ１ｆに、所定のプロバイダのプロバイダコード（最大８個）を記憶することにより、そのプロバイダ（ローカルコモンプロバイダ）は、この領域定義ブロックのアロケーションテーブルで割り当てられるユーザブロックを、共通領域として使用することができる。   Also, the values of the areas D0e and D0f (usually areas where the security key version number is stored) of the area definition block are set to predetermined values (for example, FFFFH). By storing the provider code (up to eight) of a predetermined provider in D1f, the provider (local common provider) can use a user block allocated in the allocation table of the area definition block as a common area. it can.

また、同一のユーザブロックを割り当てる２つの領域定義ブロックに、ローカルコモンプロバイダを登録し、領域定義ブロック毎に、異なるアクセス権を設定することにより、そのユーザブロックに対するアクセス権を、ローカルコモンプロバイダ毎に設定することができる。   In addition, the local common provider is registered in two area definition blocks to which the same user block is assigned, and different access rights are set for each area definition block, so that the access right to the user block is set for each local common provider. Can be set.

このように、オーバラッププロバイダおよびローカルコモンプロバイダを設定することにより、複数のプロバイダ（即ち、Ｒ／Ｗ）に対応して個別の処理を行うことができる。   In this way, by setting the overlap provider and the local common provider, it is possible to perform individual processing corresponding to a plurality of providers (ie, R / W).

なお、本発明は、電波（非接触）で信号を授受する場合の他、物理的に結合された状態（接触）で信号を授受する場合にも適用することができる。停電の場合、あるいは、電池で動作する装置において、電池が取り外されてしまったような場合に、データを確保しておくことができる。   Note that the present invention can be applied to a case where signals are transmitted and received in a physically coupled state (contact), in addition to a case where signals are transmitted and received by radio waves (non-contact). In the case of a power outage, or in a case where a battery has been removed from a battery-operated device, data can be secured.

また、上記各処理を行うプログラムは、磁気ディスク、ＣＤ−ＲＯＭなどの記録媒体よりなる伝送媒体に記録してユーザに提供したり、ネットワークなどの伝送媒体を介してユーザに伝送し、ハードディスク、固体メモリなどの記録媒体よりなる伝送媒体に記録し、利用させるようにすることができる。   Further, the program for performing each of the above-described processes is recorded on a transmission medium such as a magnetic disk or a CD-ROM and provided to the user, or transmitted to the user via a transmission medium such as a network. It can be recorded on a transmission medium such as a recording medium such as a memory and used.

本発明の情報処理装置の一実施の形態であるＩＣカード２を利用した非接触カードシステムの一例を示すブロック図である。FIG. 1 is a block diagram illustrating an example of a contactless card system using an IC card 2 according to an embodiment of the information processing device of the present invention. 図１のリーダ／ライタ１の構成例を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration example of a reader / writer 1 in FIG. 1. 本発明の情報処理装置の一実施の形態であるＩＣカード２の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an IC card 2 which is an embodiment of the information processing device of the present invention. 図３のＥＥＰＲＯＭ６６のメモリの割り当ての一例を示す図である。FIG. 4 is a diagram illustrating an example of memory allocation in the EEPROM 66 of FIG. 3. 図４のシステムＩＤブロックの各領域の割り当ての一例を示す図である。FIG. 5 is a diagram illustrating an example of allocation of each area of a system ID block in FIG. 4. 図５のアトリビュート部の一例を示す図である。FIG. 6 is a diagram illustrating an example of an attribute unit in FIG. 5. 図３の領域定義ブロックの各領域の割り当ての一例を示す図である。FIG. 4 is a diagram illustrating an example of assignment of each area in an area definition block in FIG. 3. 図３のユーザブロックの割り当ての一例を示す図である。FIG. 4 is a diagram illustrating an example of user block allocation in FIG. 3. 図７のパースブロックパーミッションの一例を示す図である。FIG. 8 is a diagram illustrating an example of a parse block permission in FIG. 7. 図３のユーザブロックの各領域の割り当ての一例を示す図である。FIG. 4 is a diagram illustrating an example of assignment of each area of a user block in FIG. 3. 図８のランダムアクセス領域のユーザブロックのアトリビュート部の一例を示す図である。FIG. 9 is a diagram illustrating an example of an attribute section of a user block in the random access area in FIG. 8. パースブロックの各領域の割り当ての一例を示す図である。FIG. 4 is a diagram illustrating an example of allocation of each area of a parse block. 図８のシーケンシャルアクセス領域のユーザブロックのアトリビュート部の一例を示す図である。FIG. 9 is a diagram illustrating an example of an attribute section of a user block in the sequential access area in FIG. 8; 図１の非接触カードシステムの動作の説明するフローチャートである。2 is a flowchart illustrating the operation of the contactless card system in FIG. 1. 図１の非接触カードシステムの動作の説明するタイミングチャートである。2 is a timing chart illustrating the operation of the contactless card system of FIG. ＢＰＳＫ変調の一例を示す図である。FIG. 3 is a diagram illustrating an example of BPSK modulation. 図８のランダムアクセス領域のユーザブロックに対する書込時における、ＩＣカード２の動作について説明するフローチャートである。9 is a flowchart illustrating an operation of the IC card 2 when writing to a user block in the random access area in FIG. 8. 図８のランダムアクセス領域のユーザブロックに対する書込時における、ＩＣカード２の動作について説明するフローチャートである。9 is a flowchart illustrating an operation of the IC card 2 when writing to a user block in the random access area in FIG. 8. 図８のランダムアクセス領域のユーザブロックに対する書込時における、ＩＣカード２の動作について説明するフローチャートである。9 is a flowchart illustrating an operation of the IC card 2 when writing to a user block in the random access area in FIG. 8. 図８のシーケンシャルアクセス領域のユーザブロックに対する書込時における、ＩＣカード２の動作について説明するフローチャートである。9 is a flowchart illustrating an operation of the IC card 2 when writing to a user block in the sequential access area in FIG. 図８のシーケンシャルアクセス領域のユーザブロックに対する書込時における、ＩＣカード２の動作について説明するフローチャートである。9 is a flowchart illustrating an operation of the IC card 2 when writing to a user block in the sequential access area in FIG.

符号の説明Explanation of reference numerals

１ リーダ／ライタ， ２ ＩＣカード， ３ コントローラ， ２１ ＩＣ， ２３ 変調回路， ２５ 復調回路， ２７ アンテナ， ５１ ＩＣ， ５２ コンデンサ， ５３ アンテナ， ６１ ＲＦインタフェース部， ６２ ＢＰＳＫ復調回路， ６３ ＰＬＬ部， ６４ 演算部， ６５ ＲＯＭ， ６６ ＥＥＰＲＯＭ， ６７ ＲＡＭ， ６８ ＢＰＳＫ変調回路， ８１ ＡＳＫ復調部， ８２ 電圧レギュレータ， ８３ 発振回路， ８４ ＡＳＫ変調部， ９１ シーケンサ， ９２ 暗号／復号部， ９３ パリティ演算部   1 reader / writer, 2 IC card, 3 controller, 21 IC, 23 modulation circuit, 25 demodulation circuit, 27 antenna, 51 IC, 52 capacitor, 53 antenna, 61 RF interface section, 62 BPSK demodulation circuit, 63 PLL section, 64 Operation unit, 65 ROM, 66 EEPROM, 67 RAM, 68 BPSK modulation circuit, 81 ASK demodulation unit, 82 voltage regulator, 83 oscillation circuit, 84 ASK modulation unit, 91 sequencer, 92 encryption / decryption unit, 93 parity operation unit

Claims (5)

所定のシステムを提供するプロバイダの装置からのコマンドを受信する受信手段と、
前記コマンドを処理する処理手段と、
前記処理の結果を送信する送信手段と、
前記プロバイダの装置が利用するデータを記憶するとともに、1以上のユーザブロックが所定の大きさのブロック単位で管理されるユーザブロック領域と、前記ユーザブロックの利用を定義する領域定義ブロック領域が形成される記憶手段と
を備え、
前記領域定義ブロック領域は、複数の領域定義ブロックからなり、
前記領域定義ブロックは、１つの前記ユーザブロックに対して複数の前記領域定義ブロックを割り当てるように定義される
ことを特徴とする情報処理装置。 Receiving means for receiving a command from a device of a provider providing a predetermined system;
Processing means for processing the command;
Transmitting means for transmitting a result of the processing,
In addition to storing data used by the provider device, a user block area in which one or more user blocks are managed in block units of a predetermined size, and an area definition block area defining use of the user block are formed. Storage means and
The area definition block area includes a plurality of area definition blocks,
The information processing apparatus according to claim 1, wherein the area definition block is defined such that a plurality of the area definition blocks are assigned to one user block. １つの前記ユーザブロックに対して割り当てられた複数の前記領域定義ブロックは、アクセス権を規定するデータが異なる２以上の前記領域定義ブロックである
ことを特徴とする請求項１に記載の情報処理装置。 2. The information processing apparatus according to claim 1, wherein the plurality of area definition blocks assigned to one user block are two or more area definition blocks having different data defining access rights. 3. . 前記アクセス権を規定するデータは、前記ユーザブロック領域の前記ユーザブロックに対するリード／ライト、リードオンリーのいずれかのアクセス権を規定するデータである
ことを特徴とする請求項２に記載の情報処理装置。 The information processing apparatus according to claim 2, wherein the data defining the access right is data defining one of read / write access and read-only access to the user block in the user block area. . 所定のシステムを提供するプロバイダの装置が利用するデータを記憶するとともに、１以上のユーザブロックが所定の大きさのブロック単位で管理されるユーザブロック領域と、前記ユーザブロックの利用を定義する領域定義ブロック領域が形成される記憶手段を備える情報処理装置であって、前記領域定義ブロック領域は、複数の領域定義ブロックからなり、１つの前記ユーザブロックに対して複数の前記領域定義ブロックを割り当てるように定義される前記情報処理装置の情報処理方法において、
前記プロバイダの装置からのコマンドを受信する受信ステップと、
前記領域定義ブロック領域を基に、前記コマンドを処理する処理ステップと、
前記処理の結果を送信する送信ステップと
を含むことを特徴とする情報処理方法。 A user block area for storing data used by a device of a provider that provides a predetermined system and in which one or more user blocks are managed in block units of a predetermined size, and an area definition for defining use of the user blocks An information processing apparatus including a storage unit in which a block area is formed, wherein the area definition block area includes a plurality of area definition blocks, and a plurality of the area definition blocks are assigned to one user block. In the information processing method of the information processing device defined,
A receiving step of receiving a command from the provider device;
A processing step of processing the command based on the area definition block area;
A transmitting step of transmitting a result of the processing. 所定のシステムを提供するプロバイダの装置が利用するデータを記憶するとともに、１以上のユーザブロックが所定の大きさのブロック単位で管理されるユーザブロック領域と、前記ユーザブロックの利用を定義する領域定義ブロック領域が形成される記憶手段を備える情報処理装置であって、前記領域定義ブロック領域は、複数の領域定義ブロックからなり、１つの前記ユーザブロックに対して複数の前記領域定義ブロックを割り当てるように定義される前記情報処理装置の情報処理用のプログラムにおいて、
前記プロバイダの装置からのコマンドの受信を制御する受信制御ステップと、
前記領域定義ブロック領域を基に、前記コマンドを処理する処理ステップと、
前記処理の結果の送信を制御する送信制御ステップと
を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。 A user block area for storing data used by a device of a provider that provides a predetermined system and in which one or more user blocks are managed in block units of a predetermined size, and an area definition for defining use of the user blocks An information processing apparatus including a storage unit in which a block area is formed, wherein the area definition block area includes a plurality of area definition blocks, and a plurality of the area definition blocks are assigned to one user block. In the defined information processing program of the information processing apparatus,
A reception control step of controlling reception of a command from the provider device;
A processing step of processing the command based on the area definition block area;
A transmission control step of controlling transmission of a result of the processing, wherein a computer-readable program is recorded.
JP2004188866A 1996-06-28 2004-06-25 Information processing apparatus, information processing method, and recording medium Expired - Lifetime JP3890602B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004188866A JP3890602B2 (en) 1996-06-28 2004-06-25 Information processing apparatus, information processing method, and recording medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16896696 1996-06-28
JP2004188866A JP3890602B2 (en) 1996-06-28 2004-06-25 Information processing apparatus, information processing method, and recording medium

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP17143097A Division JP4462646B2 (en) 1996-06-28 1997-06-27 Information processing apparatus, information processing method, reader / writer, access method, and recording medium

Publications (2)

Publication Number Publication Date
JP2004342123A true JP2004342123A (en) 2004-12-02
JP3890602B2 JP3890602B2 (en) 2007-03-07

Family

ID=33542793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004188866A Expired - Lifetime JP3890602B2 (en) 1996-06-28 2004-06-25 Information processing apparatus, information processing method, and recording medium

Country Status (1)

Country Link
JP (1) JP3890602B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631935B2 (en) 2008-06-06 2011-02-16 ソニー株式会社 Information processing apparatus, information processing method, program, and communication system
JP5272637B2 (en) 2008-10-14 2013-08-28 ソニー株式会社 Information processing apparatus, encryption switching method, and program

Also Published As

Publication number Publication date
JP3890602B2 (en) 2007-03-07

Similar Documents

Publication Publication Date Title
US7752406B2 (en) Information processing method and information processing apparatus having data locations accessible by different devices in accordance with different permissions
JP3721725B2 (en) Information processing method and information processing apparatus
JP4051510B2 (en) Data storage device and data storage method
US8756384B2 (en) Information processing device and information processing method for data recovery after failure
JP2004054394A (en) Radio information processing system, radio information recording medium, radio information processor and communication method for radio information processing system
JP3702923B2 (en) Information processing method and information processing apparatus
US7376973B2 (en) Data storage apparatus
JP4462646B2 (en) Information processing apparatus, information processing method, reader / writer, access method, and recording medium
JP3890602B2 (en) Information processing apparatus, information processing method, and recording medium
JP3890603B2 (en) Information processing apparatus, information processing method, reader / writer, access method, and recording medium
JPH1139450A (en) Ic card
JP2003030609A (en) Portable information processor
JP2007086934A (en) Rfid tag
JP2005309975A (en) Data communication system, method, and device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20171215

Year of fee payment: 11

EXPY Cancellation because of completion of term