JP2004335817A - ナノ構造の作製方法 - Google Patents
ナノ構造の作製方法 Download PDFInfo
- Publication number
- JP2004335817A JP2004335817A JP2003131083A JP2003131083A JP2004335817A JP 2004335817 A JP2004335817 A JP 2004335817A JP 2003131083 A JP2003131083 A JP 2003131083A JP 2003131083 A JP2003131083 A JP 2003131083A JP 2004335817 A JP2004335817 A JP 2004335817A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- nanostructure
- deposition
- deposition material
- substrate surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
【課題】形状が制御されたナノ構造を基板表面上に容易に作製することのできるナノ構造の作製方法を提供する。
【解決手段】Ｓｉ基板（２）表面上の所定位置を蒸着物質Ｎｉ（３）で覆うことで、あらかじめＳｉ基板（２）上を蒸着物質に覆われた蒸着部（４）とＳｉ基板（２）が剥き出しの非蒸着部（５）とに区分し、Ｓｉ基板（２）を真空中または不活性ガス中において加熱処理することにより、蒸着物質Ｎｉ（３）をＳｉ基板（２）上の蒸着部（４）から非蒸着部（５）に対して拡散させてＳｉ基板（２）上にナノ構造を作製する方法において、加熱処理の際に加熱温度を制御することでナノ構造の形状を制御する。
【選択図】 図１
【解決手段】Ｓｉ基板（２）表面上の所定位置を蒸着物質Ｎｉ（３）で覆うことで、あらかじめＳｉ基板（２）上を蒸着物質に覆われた蒸着部（４）とＳｉ基板（２）が剥き出しの非蒸着部（５）とに区分し、Ｓｉ基板（２）を真空中または不活性ガス中において加熱処理することにより、蒸着物質Ｎｉ（３）をＳｉ基板（２）上の蒸着部（４）から非蒸着部（５）に対して拡散させてＳｉ基板（２）上にナノ構造を作製する方法において、加熱処理の際に加熱温度を制御することでナノ構造の形状を制御する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この出願の発明は、ナノ構造の作製方法に関するものである。さらに詳しくはこの出願の発明は、伝導デバイスや光デバイスに有用なナノ配線あるいは量子閉じ込め構造などに用いられる形状が制御されたナノ構造を基板表面上に容易に作製することのできるナノ構造の作製方法に関するものである。
【０００２】
【従来の技術とその課題】
近年、伝導デバイスや光デバイスに用いられるナノ配線や量子閉じ込め構造などの基板表面上へのナノ構造の作製が盛んに行われているが、これまでシリコン基板などの基板表面上へのナノ構造の作製は一般的に蒸着により行われてきた。蒸着によるナノ構造の作製方法には次の２つの方法が知られており、１つは分子線エピタキシャル成長方法に代表されるように蒸着中に基板温度を制御する方法であり、もう１つは室温などであらかじめ非常に薄い薄膜を作成し、後に高温で加熱するポストアニール法である。
【０００３】
これらの方法は、基板表面上全体に一様にナノ構造を作製するには大変有利な方法ではあるが、蒸着速度、蒸着膜厚、基板温度、加熱冷却速度など数多くの実験パラメータが存在しており、得たいナノ構造の形状やサイズを探し出すためにはそれらパラメータの複雑な制御が必要であった。また必要な形状のナノ構造の作製過程を解析するために蒸着ガス相とのやり取りを検討する必要があり、考慮するべき項目は膨大なものとなっていた。
【０００４】
一方で、これまでにＳｉ（１００）などの基板表面上にＮｉを拡散法により拡散させて表面ナノ構造を作製するといったことが行われているが、その拡散法により作製されたナノ構造においてはその形状の制御に関する検討が行われておらず、作製されるナノ構造を実用化することはできていなかった（非特許文献１）。
【０００５】
【非特許文献１】
Ａ． Ｅ． Ｄｏｌｂａｋ， Ｂ． Ｚ． Ｏｌｓｈａｎｅｔｓｋｙ， Ｓ． Ｉ． Ｓｔｅｎｉｎ および Ｓ． Ａ． Ｔｅｙｓ， ”Ｅｆｆｅｃｔ ｏｆ ｎｉｃｋｅｌ ｏｎ ｃｌｅａｎ ｓｉｌｉｃｏｎ ｓｕｒｆａｃｅｓ： Ｔｒａｎｓｐｏｒｔ ａｎｄ ｓｔｒｕｃｔｕｒｅ”， Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ Ｖｏｌ． ２１８， ｐ． ３７−５４ １９８９年
【０００６】
そこで、この出願の発明は、以上のとおりの事情に鑑みてなされたものであり、従来技術の問題点を解消し、形状が制御されたナノ構造を基板表面上に容易に作製することのできるナノ構造の作製方法を提供することを課題としている。
【０００７】
【課題を解決するための手段】
この出願の発明は、上記の課題を解決するものとして、まず第１には、基板表面上の所定位置を蒸着物質で覆うことで、あらかじめ基板表面上を蒸着物質に覆われた蒸着部と基板が剥き出しの非蒸着部とに区分し、基板を真空中または不活性ガス中において加熱処理することにより、蒸着物質を蒸着部から非蒸着部に対して拡散させて基板表面上にナノ構造を作製する方法において、加熱処理の際に加熱温度を制御することでナノ構造の形状を制御することを特徴とするナノ構造の作製方法を提供する。
【０００８】
第２にはこの出願の発明は、第１の発明において、基板表面上において非蒸着部とする部分を蒸着物質以外の物質で覆いその上から蒸着物質で基板表面上全体を覆った後、前記蒸着物質以外の物質を基板表面上から除去することで、基板表面上の所定位置を蒸着物質で覆うことを特徴とするナノ構造の作製方法を提供する。
【０００９】
また、第３には、第１または２の発明において、作製されるナノ構造の平面形状が長方形状であることを特徴とするナノ構造の作製方法をも提供する。
【００１０】
第４には、第３の発明において、作製される長方形状のナノ構造の長軸と短軸のアスペクト比を制御することを特徴とするナノ構造の作製方法を提供する。
【００１１】
第５には、第１ないし４いずれかの発明において、ナノ構造を作製した後に基板の一部を切り取ることで必要な形状のナノ構造を得ることを特徴とするナノ構造の作製方法を提供する。
【００１２】
第６には、第１ないし５いずれかの発明において、基板がシリコン基板あるいはゲルマニウム基板であることを特徴とするナノ構造の作製方法を提供する。
【００１３】
第７には、第１ないし６いずれかの発明において、蒸着物質が金属、半導体および絶縁体のうちのいずれかであることを特徴とするナノ構造の作製方法を提供する。
【００１４】
【発明の実施の形態】
この出願の発明は上記のとおりの特徴をもつものであるが、以下にその実施の形態について説明する。
【００１５】
この出願の発明のナノ構造の作製方法は、シリコン基板などの基板表面上の所定位置をマスクやリソグラフィーなどにより蒸着物質で覆うことで、あらかじめ基板表面上を蒸着物質に覆われた蒸着部と基板が剥き出しの非蒸着部とに区分し、基板を真空中または不活性ガス中において加熱処理することにより、蒸着物質を蒸着部から非蒸着部に対して拡散させて基板表面上にナノ構造を作製する方法であるが、とくに加熱処理の際に加熱温度を制御することでナノ構造の形状を制御することを大きな特徴としている。このとき基板を真空中または不活性ガス中において加熱処理するのは、大気中などでシリコン基板を加熱した場合、シリコン基板が激しく周りの雰囲気と反応して酸化するなどの恐れがあるからである。
【００１６】
また、この出願の発明における“加熱温度”とは基板加熱時に設定された基板の最高温度、すなわち加熱時の基板の最終到達温度を意味し、“加熱温度を制御する”とはその加熱温度の設定値を変化させることを意味している。このとき加熱温度は基板の融点よりも低い必要があり、たとえばシリコン基板を用いた場合、シリコン基板の融点１４２０℃よりも低い温度での加熱が必要となる。なお基板の加熱方法によっても加熱温度の制御の仕方は異なり、たとえば背面電子照射法を用いて基板の背面から電子を照射して加熱した場合、基板表面側から温度を観察したときに基板の背面ではさらに高温になっていることから、基板の背面部分が１４２０℃以上となると基板が変形してしまうため、基板の最も高温となる部分が基板の融点１４２０℃以下となるようにする必要がある。
【００１７】
なお、加熱温度以外にも加熱温度での保持時間、加熱温度に到達するまでの昇温速度、あるいは加熱温度から室温となるまでの冷却速度のうち１つもしくは複数を制御することによってナノ構造の形状を制御することも可能となるものと推測される。
【００１８】
このとき、基板表面上において非蒸着部とする部分を蒸着物質以外の物質で覆いその上から蒸着物質で基板表面上全体を覆った後、前記蒸着物質以外の物質を基板表面上から除去することで、基板表面上の所定位置を蒸着物質で覆うことができる。
【００１９】
上記のように、この出願の発明のナノ構造の作製方法では拡散法を用いており、この拡散法においては基板の加熱温度、加熱・冷却速度などの基板に対する条件とともに、得たいナノ構造の形状サイズを探すためのパラメータとして拡散が行われる基板表面上の剥き出しの非蒸着部と蒸着物質に覆われた蒸着部の境界からの距離が考慮される。基板表面上において蒸着部から近い非蒸着部では蒸着物質の供給量が大きく、蒸着部から遠い非蒸着部においてはその蒸着物質の供給量が小さくなる。すなわちこの出願の発明のナノ構造の作製方法は、この出願の発明により作製した１つの試料において位置による蒸着物質の供給量の変化により適宜必要な形状やサイズのナノ構造を得ることができる特徴を有するのであり、拡散距離に応じて蒸着物質の供給量が変わることから基板表面上において適当な供給量の位置で特異なナノ構造を作製することができるのである。
【００２０】
なおこの出願の発明のナノ構造の作製方法においては、特定の特徴をもつ形状のナノ構造のみを得たい場合には、たとえば、ナノ構造を作製した後に、基板の一部を切り取ったりあるいは蒸着物質以外の物質で特定のナノ構造が形成される部分以外の部分をマスクやリソグラフィー法により覆うことにより適宜必要な形状のナノ構造を確実に得ることができるのである。
【００２１】
さらにこの出願の発明のナノ構造の作製方法により作製されるナノ構造としては平面形状が長方形状のものを好適に得ることができ、上記のように基板の加熱温度を制御することで作製される長方形状のナノ構造の長軸と短軸のアスペクト比を制御することが可能になる。すなわち、たとえばシリコン基板などの基板表面上を金属などの蒸着物質で覆われた蒸着部と基板が剥き出しの非蒸着部とに区分し、その蒸着物質を拡散させて長方形状のナノ構造を作製し、その長方形状のアスペクト比を、拡散法を用いて基板温度を変化させることによって制御することが可能となるのである。なお、そのとき加熱時の基板温度を高くするほどアスペクト比が１に近づいた形状のナノ構造を作製することができ、加熱時の基板温度を低くするほど大きなアスペクト比を持つ長方形状のナノ構造を作製することができるのである。
【００２２】
なお基板としてはシリコン基板やゲルマニウム基板といった半導体基板に好適に適用することができ、また蒸着物質としてはＮｉをはじめとして、Ｃｏ、Ｆｅ、Ａｌ、Ｉｎ、Ａｕ、Ａｇ、Ｃｕなどの金属、半導体あるいは絶縁体などの様々な物質を適用することができる。なお当然のことながら、蒸着物質に応じて適切な加熱温度に制御する必要がある。
【００２３】
この出願の発明のナノ構造の作製方法におけるナノ構造が形成される原理としては、基板表面における蒸着物質の拡散現象と、その後再び安定な構造として蒸着物質が凝集または結合することによりナノ構造が作製されるものと考えられる。蒸着物質が凝集または結合する際には供給量の制御が欠かせないため拡散法を用いることは重要なことである。またこれらの現象は他の蒸着法によりナノ構造が作製されることが知られている系に対しては全て、拡散法と温度制御の組み合わせにより構造制御されることが期待できるため、原子種などにはよらず、平面形状が長方形状のナノ構造を作ることが知られている基板であれば同様な現象が期待できると考えられる。
【００２４】
すなわち、この出願の発明のナノ構造の作製方法においては拡散法を用いたことで、考慮するパラメータが少なくて済み、容易かつ良好に形状の制御されたナノ構造を作製することができるのである。
【００２５】
以下、添付した図面に沿って実施例を示し、この出願の発明の実施の形態についてさらに詳しく説明する。もちろん、この発明は以下の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
【００２６】
【実施例】
＜実施例１＞
この出願の発明のナノ構造の作製方法の一実施形態を用いてあらかじめシリコン（１００）基板（Ｓｉ基板）表面上をニッケル（Ｎｉ）が蒸着された蒸着部とＳｉ基板が剥き出しの非蒸着部とに区分し、そのＮｉによるナノ構造を作製した。
【００２７】
まず、図１（ａ）に示すように、マスク（１）を通してＳｉ（１００）基板（２）表面上にＮｉ（３）を蒸着させ、その後、マスク（１）を除去することによって図１（ｂ）に示すようにＳｉ基板（２）表面上においてＮｉ（３）が蒸着された蒸着部（４）とＳｉ基板（２）が剥き出しの非蒸着部（５）に区分した。
【００２８】
次いで図１（ｂ）に示すように作製されたＮｉ（３）が一部に蒸着されたＳｉ基板（２）を、背面電子照射法を用いて真空中においてヒーター（６）により基板の背面より電子を照射して加熱し、基板表面をＴ＝７００℃、８００℃、９００℃、１０００℃の温度Ｔ（加熱温度）に加熱してその一定温度Ｔでの保持時間を１０分間とし、Ｓｉ基板（２）上のＮｉ（３）を拡散させた。なお、Ｔ＝７００℃未満の温度でもＮｉ（３）の拡散を試みたが顕著な拡散をＳＥＭで観察することはできなかった。
【００２９】
Ｓｉ基板（２）の温度を室温に戻した後、Ｎｉ（３）が拡散された後のＮｉ（３）拡散領域の適当な箇所でＳＥＭ（走査型電子顕微鏡）観察を行ったところ、図２（ａ）〜（ｄ）の写真中、白色部分に示すようなナノ構造を確認することができた。なお図２（ａ）〜（ｄ）におけるＳｉ基板（２）表面の加熱温度は、それぞれ（ａ）Ｔ＝７００℃、（ｂ）Ｔ＝８００℃、（ｃ）Ｔ＝９００℃および（ｄ）Ｔ＝１０００℃である。これらの写真より、この出願の発明により作製されたナノ構造は基板の加熱温度に応じて特有の構造を持つことが分かる。
【００３０】
そしてこれらの写真をもとに求めた長方形状のアスペクト比（長軸／短軸）と基板温度の関係を示すグラフを図３に示す。なお、図３の横軸は温度の逆数であり、縦軸は長軸ａと短軸ｂの比ａ／ｂの自然対数を示している。同図および図２の写真より明らかなように、加熱温度が高いほどすなわち加熱温度の逆数が小さいほど縦軸のｌｎ（ａ／ｂ）は０に近づいていることからアスペクト比ａ／ｂが１に近づいていることが分かり、また加熱温度が低いほど大きなアスペクト比を示すことが分かる。このようにこの出願の発明のナノ構造の作製方法における拡散法と基板の加熱温度を制御することによって長方形状のナノ構造においてアスペクト比を制御することができるのである。
【００３１】
【発明の効果】
以上詳しく説明したとおり、この出願の発明によって、伝導デバイスや光デバイスに有用なナノ配線および量子閉じ込め構造などに用いることのできる形状が制御されたナノ構造を基板表面上に容易に作製することのできるナノ構造の作製方法が提供される。
【図面の簡単な説明】
【図１】この出願の発明のナノ構造の作製方法の一実施形態の一部工程を例示した断面図である。
【図２】この出願の発明のナノ構造の作製方法の一実施形態により作製されたナノ構造のＳＥＭ写真である。
【図３】この出願の発明のナノ構造の作製方法の一実施形態により作製されたナノ構造の形状（アスペクト比）と基板の加熱温度の関係を示すグラフである。
【符号の説明】
１ マスク
２ Ｓｉ基板
３ Ｎｉ
４ 蒸着部
５ 非蒸着部
６ ヒーター
【発明の属する技術分野】
この出願の発明は、ナノ構造の作製方法に関するものである。さらに詳しくはこの出願の発明は、伝導デバイスや光デバイスに有用なナノ配線あるいは量子閉じ込め構造などに用いられる形状が制御されたナノ構造を基板表面上に容易に作製することのできるナノ構造の作製方法に関するものである。
【０００２】
【従来の技術とその課題】
近年、伝導デバイスや光デバイスに用いられるナノ配線や量子閉じ込め構造などの基板表面上へのナノ構造の作製が盛んに行われているが、これまでシリコン基板などの基板表面上へのナノ構造の作製は一般的に蒸着により行われてきた。蒸着によるナノ構造の作製方法には次の２つの方法が知られており、１つは分子線エピタキシャル成長方法に代表されるように蒸着中に基板温度を制御する方法であり、もう１つは室温などであらかじめ非常に薄い薄膜を作成し、後に高温で加熱するポストアニール法である。
【０００３】
これらの方法は、基板表面上全体に一様にナノ構造を作製するには大変有利な方法ではあるが、蒸着速度、蒸着膜厚、基板温度、加熱冷却速度など数多くの実験パラメータが存在しており、得たいナノ構造の形状やサイズを探し出すためにはそれらパラメータの複雑な制御が必要であった。また必要な形状のナノ構造の作製過程を解析するために蒸着ガス相とのやり取りを検討する必要があり、考慮するべき項目は膨大なものとなっていた。
【０００４】
一方で、これまでにＳｉ（１００）などの基板表面上にＮｉを拡散法により拡散させて表面ナノ構造を作製するといったことが行われているが、その拡散法により作製されたナノ構造においてはその形状の制御に関する検討が行われておらず、作製されるナノ構造を実用化することはできていなかった（非特許文献１）。
【０００５】
【非特許文献１】
Ａ． Ｅ． Ｄｏｌｂａｋ， Ｂ． Ｚ． Ｏｌｓｈａｎｅｔｓｋｙ， Ｓ． Ｉ． Ｓｔｅｎｉｎ および Ｓ． Ａ． Ｔｅｙｓ， ”Ｅｆｆｅｃｔ ｏｆ ｎｉｃｋｅｌ ｏｎ ｃｌｅａｎ ｓｉｌｉｃｏｎ ｓｕｒｆａｃｅｓ： Ｔｒａｎｓｐｏｒｔ ａｎｄ ｓｔｒｕｃｔｕｒｅ”， Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ Ｖｏｌ． ２１８， ｐ． ３７−５４ １９８９年
【０００６】
そこで、この出願の発明は、以上のとおりの事情に鑑みてなされたものであり、従来技術の問題点を解消し、形状が制御されたナノ構造を基板表面上に容易に作製することのできるナノ構造の作製方法を提供することを課題としている。
【０００７】
【課題を解決するための手段】
この出願の発明は、上記の課題を解決するものとして、まず第１には、基板表面上の所定位置を蒸着物質で覆うことで、あらかじめ基板表面上を蒸着物質に覆われた蒸着部と基板が剥き出しの非蒸着部とに区分し、基板を真空中または不活性ガス中において加熱処理することにより、蒸着物質を蒸着部から非蒸着部に対して拡散させて基板表面上にナノ構造を作製する方法において、加熱処理の際に加熱温度を制御することでナノ構造の形状を制御することを特徴とするナノ構造の作製方法を提供する。
【０００８】
第２にはこの出願の発明は、第１の発明において、基板表面上において非蒸着部とする部分を蒸着物質以外の物質で覆いその上から蒸着物質で基板表面上全体を覆った後、前記蒸着物質以外の物質を基板表面上から除去することで、基板表面上の所定位置を蒸着物質で覆うことを特徴とするナノ構造の作製方法を提供する。
【０００９】
また、第３には、第１または２の発明において、作製されるナノ構造の平面形状が長方形状であることを特徴とするナノ構造の作製方法をも提供する。
【００１０】
第４には、第３の発明において、作製される長方形状のナノ構造の長軸と短軸のアスペクト比を制御することを特徴とするナノ構造の作製方法を提供する。
【００１１】
第５には、第１ないし４いずれかの発明において、ナノ構造を作製した後に基板の一部を切り取ることで必要な形状のナノ構造を得ることを特徴とするナノ構造の作製方法を提供する。
【００１２】
第６には、第１ないし５いずれかの発明において、基板がシリコン基板あるいはゲルマニウム基板であることを特徴とするナノ構造の作製方法を提供する。
【００１３】
第７には、第１ないし６いずれかの発明において、蒸着物質が金属、半導体および絶縁体のうちのいずれかであることを特徴とするナノ構造の作製方法を提供する。
【００１４】
【発明の実施の形態】
この出願の発明は上記のとおりの特徴をもつものであるが、以下にその実施の形態について説明する。
【００１５】
この出願の発明のナノ構造の作製方法は、シリコン基板などの基板表面上の所定位置をマスクやリソグラフィーなどにより蒸着物質で覆うことで、あらかじめ基板表面上を蒸着物質に覆われた蒸着部と基板が剥き出しの非蒸着部とに区分し、基板を真空中または不活性ガス中において加熱処理することにより、蒸着物質を蒸着部から非蒸着部に対して拡散させて基板表面上にナノ構造を作製する方法であるが、とくに加熱処理の際に加熱温度を制御することでナノ構造の形状を制御することを大きな特徴としている。このとき基板を真空中または不活性ガス中において加熱処理するのは、大気中などでシリコン基板を加熱した場合、シリコン基板が激しく周りの雰囲気と反応して酸化するなどの恐れがあるからである。
【００１６】
また、この出願の発明における“加熱温度”とは基板加熱時に設定された基板の最高温度、すなわち加熱時の基板の最終到達温度を意味し、“加熱温度を制御する”とはその加熱温度の設定値を変化させることを意味している。このとき加熱温度は基板の融点よりも低い必要があり、たとえばシリコン基板を用いた場合、シリコン基板の融点１４２０℃よりも低い温度での加熱が必要となる。なお基板の加熱方法によっても加熱温度の制御の仕方は異なり、たとえば背面電子照射法を用いて基板の背面から電子を照射して加熱した場合、基板表面側から温度を観察したときに基板の背面ではさらに高温になっていることから、基板の背面部分が１４２０℃以上となると基板が変形してしまうため、基板の最も高温となる部分が基板の融点１４２０℃以下となるようにする必要がある。
【００１７】
なお、加熱温度以外にも加熱温度での保持時間、加熱温度に到達するまでの昇温速度、あるいは加熱温度から室温となるまでの冷却速度のうち１つもしくは複数を制御することによってナノ構造の形状を制御することも可能となるものと推測される。
【００１８】
このとき、基板表面上において非蒸着部とする部分を蒸着物質以外の物質で覆いその上から蒸着物質で基板表面上全体を覆った後、前記蒸着物質以外の物質を基板表面上から除去することで、基板表面上の所定位置を蒸着物質で覆うことができる。
【００１９】
上記のように、この出願の発明のナノ構造の作製方法では拡散法を用いており、この拡散法においては基板の加熱温度、加熱・冷却速度などの基板に対する条件とともに、得たいナノ構造の形状サイズを探すためのパラメータとして拡散が行われる基板表面上の剥き出しの非蒸着部と蒸着物質に覆われた蒸着部の境界からの距離が考慮される。基板表面上において蒸着部から近い非蒸着部では蒸着物質の供給量が大きく、蒸着部から遠い非蒸着部においてはその蒸着物質の供給量が小さくなる。すなわちこの出願の発明のナノ構造の作製方法は、この出願の発明により作製した１つの試料において位置による蒸着物質の供給量の変化により適宜必要な形状やサイズのナノ構造を得ることができる特徴を有するのであり、拡散距離に応じて蒸着物質の供給量が変わることから基板表面上において適当な供給量の位置で特異なナノ構造を作製することができるのである。
【００２０】
なおこの出願の発明のナノ構造の作製方法においては、特定の特徴をもつ形状のナノ構造のみを得たい場合には、たとえば、ナノ構造を作製した後に、基板の一部を切り取ったりあるいは蒸着物質以外の物質で特定のナノ構造が形成される部分以外の部分をマスクやリソグラフィー法により覆うことにより適宜必要な形状のナノ構造を確実に得ることができるのである。
【００２１】
さらにこの出願の発明のナノ構造の作製方法により作製されるナノ構造としては平面形状が長方形状のものを好適に得ることができ、上記のように基板の加熱温度を制御することで作製される長方形状のナノ構造の長軸と短軸のアスペクト比を制御することが可能になる。すなわち、たとえばシリコン基板などの基板表面上を金属などの蒸着物質で覆われた蒸着部と基板が剥き出しの非蒸着部とに区分し、その蒸着物質を拡散させて長方形状のナノ構造を作製し、その長方形状のアスペクト比を、拡散法を用いて基板温度を変化させることによって制御することが可能となるのである。なお、そのとき加熱時の基板温度を高くするほどアスペクト比が１に近づいた形状のナノ構造を作製することができ、加熱時の基板温度を低くするほど大きなアスペクト比を持つ長方形状のナノ構造を作製することができるのである。
【００２２】
なお基板としてはシリコン基板やゲルマニウム基板といった半導体基板に好適に適用することができ、また蒸着物質としてはＮｉをはじめとして、Ｃｏ、Ｆｅ、Ａｌ、Ｉｎ、Ａｕ、Ａｇ、Ｃｕなどの金属、半導体あるいは絶縁体などの様々な物質を適用することができる。なお当然のことながら、蒸着物質に応じて適切な加熱温度に制御する必要がある。
【００２３】
この出願の発明のナノ構造の作製方法におけるナノ構造が形成される原理としては、基板表面における蒸着物質の拡散現象と、その後再び安定な構造として蒸着物質が凝集または結合することによりナノ構造が作製されるものと考えられる。蒸着物質が凝集または結合する際には供給量の制御が欠かせないため拡散法を用いることは重要なことである。またこれらの現象は他の蒸着法によりナノ構造が作製されることが知られている系に対しては全て、拡散法と温度制御の組み合わせにより構造制御されることが期待できるため、原子種などにはよらず、平面形状が長方形状のナノ構造を作ることが知られている基板であれば同様な現象が期待できると考えられる。
【００２４】
すなわち、この出願の発明のナノ構造の作製方法においては拡散法を用いたことで、考慮するパラメータが少なくて済み、容易かつ良好に形状の制御されたナノ構造を作製することができるのである。
【００２５】
以下、添付した図面に沿って実施例を示し、この出願の発明の実施の形態についてさらに詳しく説明する。もちろん、この発明は以下の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
【００２６】
【実施例】
＜実施例１＞
この出願の発明のナノ構造の作製方法の一実施形態を用いてあらかじめシリコン（１００）基板（Ｓｉ基板）表面上をニッケル（Ｎｉ）が蒸着された蒸着部とＳｉ基板が剥き出しの非蒸着部とに区分し、そのＮｉによるナノ構造を作製した。
【００２７】
まず、図１（ａ）に示すように、マスク（１）を通してＳｉ（１００）基板（２）表面上にＮｉ（３）を蒸着させ、その後、マスク（１）を除去することによって図１（ｂ）に示すようにＳｉ基板（２）表面上においてＮｉ（３）が蒸着された蒸着部（４）とＳｉ基板（２）が剥き出しの非蒸着部（５）に区分した。
【００２８】
次いで図１（ｂ）に示すように作製されたＮｉ（３）が一部に蒸着されたＳｉ基板（２）を、背面電子照射法を用いて真空中においてヒーター（６）により基板の背面より電子を照射して加熱し、基板表面をＴ＝７００℃、８００℃、９００℃、１０００℃の温度Ｔ（加熱温度）に加熱してその一定温度Ｔでの保持時間を１０分間とし、Ｓｉ基板（２）上のＮｉ（３）を拡散させた。なお、Ｔ＝７００℃未満の温度でもＮｉ（３）の拡散を試みたが顕著な拡散をＳＥＭで観察することはできなかった。
【００２９】
Ｓｉ基板（２）の温度を室温に戻した後、Ｎｉ（３）が拡散された後のＮｉ（３）拡散領域の適当な箇所でＳＥＭ（走査型電子顕微鏡）観察を行ったところ、図２（ａ）〜（ｄ）の写真中、白色部分に示すようなナノ構造を確認することができた。なお図２（ａ）〜（ｄ）におけるＳｉ基板（２）表面の加熱温度は、それぞれ（ａ）Ｔ＝７００℃、（ｂ）Ｔ＝８００℃、（ｃ）Ｔ＝９００℃および（ｄ）Ｔ＝１０００℃である。これらの写真より、この出願の発明により作製されたナノ構造は基板の加熱温度に応じて特有の構造を持つことが分かる。
【００３０】
そしてこれらの写真をもとに求めた長方形状のアスペクト比（長軸／短軸）と基板温度の関係を示すグラフを図３に示す。なお、図３の横軸は温度の逆数であり、縦軸は長軸ａと短軸ｂの比ａ／ｂの自然対数を示している。同図および図２の写真より明らかなように、加熱温度が高いほどすなわち加熱温度の逆数が小さいほど縦軸のｌｎ（ａ／ｂ）は０に近づいていることからアスペクト比ａ／ｂが１に近づいていることが分かり、また加熱温度が低いほど大きなアスペクト比を示すことが分かる。このようにこの出願の発明のナノ構造の作製方法における拡散法と基板の加熱温度を制御することによって長方形状のナノ構造においてアスペクト比を制御することができるのである。
【００３１】
【発明の効果】
以上詳しく説明したとおり、この出願の発明によって、伝導デバイスや光デバイスに有用なナノ配線および量子閉じ込め構造などに用いることのできる形状が制御されたナノ構造を基板表面上に容易に作製することのできるナノ構造の作製方法が提供される。
【図面の簡単な説明】
【図１】この出願の発明のナノ構造の作製方法の一実施形態の一部工程を例示した断面図である。
【図２】この出願の発明のナノ構造の作製方法の一実施形態により作製されたナノ構造のＳＥＭ写真である。
【図３】この出願の発明のナノ構造の作製方法の一実施形態により作製されたナノ構造の形状（アスペクト比）と基板の加熱温度の関係を示すグラフである。
【符号の説明】
１ マスク
２ Ｓｉ基板
３ Ｎｉ
４ 蒸着部
５ 非蒸着部
６ ヒーター
Claims (7)
- 基板表面上の所定位置を蒸着物質で覆うことで、あらかじめ基板表面上を蒸着物質に覆われた蒸着部と基板が剥き出しの非蒸着部とに区分し、基板を真空中または不活性ガス中において加熱処理することにより、蒸着物質を蒸着部から非蒸着部に対して拡散させて基板表面上にナノ構造を作製する方法において、
加熱処理の際に加熱温度を制御することでナノ構造の形状を制御することを特徴とするナノ構造の作製方法。 - 基板表面上において非蒸着部とする部分を蒸着物質以外の物質で覆いその上から蒸着物質で基板表面上全体を覆った後、前記蒸着物質以外の物質を基板表面上から除去することで、基板表面上の所定位置を蒸着物質で覆うことを特徴とする請求項１記載のナノ構造の作製方法。
- 作製されるナノ構造の平面形状が長方形状であることを特徴とする請求項１または２記載のナノ構造の作製方法。
- 作製される長方形状のナノ構造の長軸と短軸のアスペクト比を制御することを特徴とする請求項３記載のナノ構造の作製方法。
- ナノ構造を作製した後に基板の一部を切り取ることで必要な形状のナノ構造を得ることを特徴とする請求項１ないし４いずれかに記載のナノ構造の作製方法。
- 基板がシリコン基板あるいはゲルマニウム基板であることを特徴とする請求項１ないし５いずれかに記載のナノ構造の作製方法。
- 蒸着物質が金属、半導体および絶縁体のうちのいずれかであることを特徴とする請求項１ないし６いずれかに記載のナノ構造の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131083A JP4192237B2 (ja) | 2003-05-09 | 2003-05-09 | ナノ構造の形状制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131083A JP4192237B2 (ja) | 2003-05-09 | 2003-05-09 | ナノ構造の形状制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335817A true JP2004335817A (ja) | 2004-11-25 |
| JP4192237B2 JP4192237B2 (ja) | 2008-12-10 |
Family
ID=33506357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003131083A Expired - Lifetime JP4192237B2 (ja) | 2003-05-09 | 2003-05-09 | ナノ構造の形状制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4192237B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110311737A1 (en) * | 2009-02-09 | 2011-12-22 | Ihi Corporation | Vapor deposition apparatus for minute-structure and method therefor |
-
2003
- 2003-05-09 JP JP2003131083A patent/JP4192237B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110311737A1 (en) * | 2009-02-09 | 2011-12-22 | Ihi Corporation | Vapor deposition apparatus for minute-structure and method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4192237B2 (ja) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576248A (en) | Group IV semiconductor thin films formed at low temperature using nanocrystal precursors | |
| US8900977B2 (en) | Method for making epitaxial structure | |
| Wang et al. | Deterministic one-to-one synthesis of germanium nanowires and individual gold nano-seed patterning for aligned nanowire arrays | |
| Dawood et al. | Interference lithographically defined and catalytically etched, large-area silicon nanocones from nanowires | |
| US9099307B2 (en) | Method for making epitaxial structure | |
| Ruffino et al. | Self-organized patterned arrays of Au and Ag nanoparticles by thickness-dependent dewetting of template-confined films | |
| US20130285115A1 (en) | Eptaxial structure | |
| Sood et al. | Ion implantation based selective synthesis of silica nanowires on silicon wafers | |
| KR101467118B1 (ko) | 스퍼터링 방법을 이용한 산화갈륨 나노와이어의 제조 방법 | |
| US9809871B1 (en) | Silver nanoparticle method on zinc oxide films | |
| Hiralal et al. | Growth and process conditions of aligned and patternable films of iron (III) oxide nanowires by thermal oxidation of iron | |
| JP2007105822A (ja) | 原子スケール金属ワイヤもしくは金属ナノクラスター、およびこれらの製造方法 | |
| CN104762608B (zh) | 一种生长方向可控制的水平CdS纳米线阵列的制备方法 | |
| US9725801B2 (en) | Method for implanted-ion assisted growth of metal oxide nanowires and patterned device fabricated using the method | |
| JP4192237B2 (ja) | ナノ構造の形状制御方法 | |
| JP4861448B2 (ja) | ニッケルシリサイドナノワイヤの製造方法 | |
| KR101291147B1 (ko) | 금속 마스킹을 이용한 산화아연 나노와이어의 제조 방법 및 그 방법으로 제조된 산화아연 나노와이어 부재 | |
| Choi et al. | Synthesis and structural characterization of germanium nanowires from glancing angle deposition | |
| WO2009125504A1 (ja) | ナノワイヤ及びその形成方法 | |
| JP4129528B2 (ja) | β−ＦｅＳｉ２結晶粒子を含む薄膜及びこれを用いた発光材料 | |
| JP2004263318A (ja) | 銅ナノロッド若しくはナノワイヤーの製造方法 | |
| Sola et al. | Electron beam induced growth of silica nanorods and heterostructures in porous silicon | |
| Ngo et al. | Field-Effect Transistor Behavior of Synthesized In 2 O 3/InP (100) Nanowires via the Vapor–Liquid–Solid Method | |
| JP3994161B2 (ja) | 単結晶酸化タングステンナノチューブとその製造方法 | |
| Huan-Hua et al. | Strong surface diffusion mediated glancing-angle deposition: growth, recrystallization and reorientation of tin nanorods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4192237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |