JP2004335645A - GaN SUBSTRATE - Google Patents

GaN SUBSTRATE Download PDF

Info

Publication number
JP2004335645A
JP2004335645A JP2003128059A JP2003128059A JP2004335645A JP 2004335645 A JP2004335645 A JP 2004335645A JP 2003128059 A JP2003128059 A JP 2003128059A JP 2003128059 A JP2003128059 A JP 2003128059A JP 2004335645 A JP2004335645 A JP 2004335645A
Authority
JP
Japan
Prior art keywords
gan
mask
orientation
crystal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003128059A
Other languages
Japanese (ja)
Other versions
JP4518746B2 (en
Inventor
Masahiro Nakayama
雅博 中山
Seiji Nakahata
成二 中畑
Koji Uematsu
康二 上松
Koji Tamamura
好司 玉村
Masao Ikeda
昌夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sumitomo Electric Industries Ltd
Original Assignee
Sony Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sumitomo Electric Industries Ltd filed Critical Sony Corp
Priority to JP2003128059A priority Critical patent/JP4518746B2/en
Publication of JP2004335645A publication Critical patent/JP2004335645A/en
Application granted granted Critical
Publication of JP4518746B2 publication Critical patent/JP4518746B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a GaN wafer capable of indicating the (11-20) orientation with high accuracy by solving the problem that an orientation indicating means relying upon the orientation flat (OF) has an error as high as 0.5-1° although a circular independent GaN can be produced. <P>SOLUTION: When a linear mask is provided in the (-110) direction on a GaAs substrate and GaN is facet grown thereon, a dislocation is drawn onto the linear mask to produce a defect collective region H. Other part becomes a single crystal region of good quality where dislocation is suppressed. The defect collective region H has a crystal structure different from that of an adjacent single crystal part and also has an optical difference. The GaAs substrate is removed and the mask is also removed, and a parallel defect collective region H grown thereon can be seen with the naked eye. The H is formed in parallel with the cleavage plane which is indicated with high precision by a stripe (defect collective region H). Crystal orientation can thereby be indicated with an error of 0.5° or less or 0.03° or less. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
この発明は、結晶方位を正確に示す事ができるようにした単結晶GaN自立基板(ウエハ)に関する。単結晶ウエハはその上に様々の同等なデバイスチップを作製し劈開によってチップに切断し個々のチップにするので、その結晶方位は正確に与えられなければならない。特に自然劈開面を共振器として利用するレーザ素子の基板とするような場合は結晶方位を正確に指示できる手段がなければならない。
【0002】
【従来の技術】
ウエハの結晶方位を示すために一般に行われるのは円形ウエハのある弓形部分を折り取り自然劈開に沿った面を露出させるオリエンテーションフラット法である。劈開面に平行な線分がウエハの周辺に出現するので結晶方位がわかる。方位を示す短い線分をオリエンテーションフラット(OF)と呼ぶ。ウエハプロセスにおいてOFを基準にウエハの向きを定めて様々の工程を行うようになっている。
【0003】
ダイヤモンド構造をとるSiウエハの場合は表裏の区別がなくて劈開面が表面裏面に直交するので、その劈開面の一つに沿ってウエハを折り取りオリエンテーションフラットとする。つまりSiウエハの場合はオリエンテーションフラットが一つでよい。OFは劈開面を示す。
【0004】
閃亜鉛鉱構造をとるGaAsウエハの場合は表裏で結晶メサ形状が異なるので劈開面を示すOFと、それに直角に面の向きを示すためのIFを付ける。OFの方がIFよりも長くて時計廻りに見てOF、IFというように並んでいると、それは表面を見ているのである。Si、GaAsウエハの場合、ウエハの直径に応じ、それに付すべき、OF、IFの長さはSEMIの基準で決まっている。
【0005】
円形ウエハであれば、そのように一つ或いは二つの線分を周辺に付すことによって結晶方位あるいはそれと面の向きを示すようになっている。
本発明はGaN基板の場合に方位を示す手段を新たに与えようとするものである。GaNは高融点材料で2000℃近くでも融液にならない。だから融液に種結晶を漬けてから単結晶を引き上げるとか、融液を一方から固化して単結晶にするというようなことは設備上困難である。それでサファイヤ(α−Al)の単結晶基板の上にGaN単結晶薄膜をヘテロエピタキシャル成長させたものが、GaN素子用(青色InGaN−LED、青色InGaN−LD)基板として現在でも用いられている。
【0006】
サファイヤの上にGaNを載せたものは夥しい転位密度があるが、それにも拘らず実績があり長寿命・高輝度の青色LEDを製造できる。しかしサファイヤ基板にGaNバッファ層を載せ、さらに、その上にInGaN活性層を成長させたものは劈開がないのでチップ分離が難しく共振器作製に手数がかかり歩留まりが低いという欠点がある。
【0007】
そこでInGaN素子の基板としてはサファイヤでなく、GaN自身を用いたいという要求が常に存在した。GaNは自然劈開が存在する。劈開面は{1−100}面である。だからチップ分離は自然劈開を利用できる。レーザとする場合の共振器面も劈開面にすることができ好都合である。
【0008】
GaN単結晶は気相から固相への反応によって作られる。それは転位密度が高くて良質で大口径のものは作りにくい。工夫を重ねて、現在では2インチ程度の直径のGaN単結晶ウエハを製造できるようになっている。
【0009】
次に関係のある従来技術を説明する。
特許文献1はOFやIFをウエハの周辺に付けると熱ストレスの集中、スリップの発生など問題があるのでSiウエハにレーザビームで1mmφの溶融穴を設けOFの代わりとしたSiウエハを提案している。
【0010】
特許文献2はOF、IFをウエハの周辺に形成すると荷重偏心によってスピンコートのときにウエハが外れることがあるので、ウエハの周辺に小さいノッチをつけOF、IFを省いたSiウエハを提案している。特許文献1、2は、SiウエハについてOFを用いない方位指示法を述べている。
【0011】
特許文献3は本出願人になるものでGaAs基板の上にELOマスクを付けてGaNをELO成長させる手法を提案している。
特許文献4は本出願人になるもので、GaN結晶のファセット成長法を初めて提案している。鏡面成長するのではなくファセットを維持したまま成長させファセットに転位を集中させ、残り部分を良質の単結晶とするものである。それによって初めて厚いGaN膜を作ることができるようになった。
【0012】
特許文献5は本出願人が創案したもので、ドットマスクを下地に形成しマスクによってファセット成長する部分を決定し、それ以外は良質の単結晶とし厚い自立膜を形成できるようにした。
【0013】
【特許文献1】
特開昭60−167426号(特願昭59−23448号)
【0014】
【特許文献2】
特開2000−331898(特願平11−141062号)
【0015】
【特許文献3】
国際特許公開WO99/23693
【0016】
【特許文献4】
特開2001−102307(特願平11−273882号)
【0017】
【特許文献5】
特願2002−230925(2002年8月8日出願)
【0018】
【発明が解決しようとする課題】
GaNウエハの場合も円形の周辺部の一部を劈開に沿って切り取ってオリエンテーションフラットOFを形成すれば結晶方位を示すことができる。それはそうなのであるが、GaNはいまだに大きい直径のウエハが作りにくいので、これまでのSi、GaAsのように簡単ではない。
【0019】
オリエンテーションフラットOFを付す場合、結晶方位を測定して研削あるいは切削によってウエハのある方向に直線部分を機械的に形成するようにできる。あるいはピンセットでウエハの端を挟んでオリエンテーションフラットを折り取るということもある。それは自然劈開面が出れば正確にOFを縁に表すことができ正確であり好ましい。例えば50mmφのウエハとするために60mmφの円板を作り10mmの折り代を確保できるのであれば、失敗することなくピンセットで縁を折り自然劈開面を出すことができる。しかし成長の難しい結晶の場合そのような余裕がない。
【0020】
折り代を充分に取れないので、うまく折り取れない場合も多い。うまく折り取れない場合は再度ピンセットで挟み、力を掛けて折り取るということする。何度か試みると正確な劈開面を出すことができる。しかしGaNの場合大口径の単結晶を製造するのが難しいので折り取り代をあまり広く取ることができない。せいぜい1mm〜2mm程度の余裕しかない。そうするとウエハの側周をピンセットで挟んで折り取るという作業を何度も繰り返す事ができない。そのため誤差も大きくなる。
【0021】
研削による手法の場合はなかなか充分な精度が出ない。0.5度を越える誤差が出ることもある。しかしデバイスを作るのであるからウエハの方位の誤差は0.5度以下であって欲しいものである。
【0022】
ところがGaN円形ウエハの場合、オリエンテーションフラットの精度は低く、今なお誤差を要求される値(0.5度以下)に必ずしも全て抑制できるとは限らない。
GaN基板は青色のLED、LDの基板として製造されたものであるからオリエンテーションフラットの精度はその目的に合うものでなければならない。
【0023】
LED基板とする場合はオリエンテーションフラット(OF)の精度は厳しくない。面発光素子であるから発光効率とOFの誤差とは関係がない。チップ分離の場合に少し誤差が出る可能性がある。しかし、それはあまり差し支えない。
【0024】
問題は半導体レーザの基板とする場合である。その場合サファイヤ基板より優れた点は劈開を共振器ミラーとして利用できるということであった。レーザチップのストライプが共振面(劈開面)と垂直であることが理想であるが、レーザのストライプが劈開面からずれていると反射効率が減りレーザ発振の閾値が上がり輝度も悪いということになる。図1にレーザチップ2と長手方向に傾いた活性層3の関係を示す。レーザの活性層3は長手方向に延びる長細い部分でありストライプと呼ばれる。しかし本発明では後に他の概念について「ストライプ」という言葉を使うので、混同を避けるためにレーザの活性層は線状活性層3と呼ぶことにする。
【0025】
線状活性層3で上下方向に電流注入がなされ、それが光子を生成する。光子が線状活性層を往復運動して増幅され一方の端面からビームとして放出される。線状活性層の両端がミラー4、4である。平行なミラー4、4が対向しているので共振器という。線状活性層3の幅dは2〜3μm程度でごく細いものである。線状活性層3の長さはチップの長さLに等しい。線状活性層3の端面が線状活性層3の長手方向と完全に直角なら一端面で反射されたものは他の端面まで行くことができ多重反射を繰り返す。
【0026】
しかし端面がわずかに傾いている(傾斜角をΥとする)と繰り返し反射ができないということもある。1回の反射で2Υだけビームの傾斜が増えるので、線状活性層3の端を走るビームが端面で反射されて戻り、他端面で活性層内に残るためには、2ΥL<dでなければならない。線状活性層3の幅はd=2〜3μmであり、チップ長さはL=300μm〜600μm程度である。反射光が戻るための条件はΥ≦d/2Lとなるから、幅dが狭いほど、Lが長いほどΥに対する条件は厳しくなる。
【0027】
現在は最短長が300μm程度であるが、仮に、読取用デバイス用途等で技術的進歩によって将来200μmの長さのものができたとしても、d=3μm、L=200μmとしてΥ≦0.5゜となる。だからΥの許される最大の角度は将来の技術進歩を見込んでも0.5゜程度である。現在はLが500μm程度だから、d=3μmとして、Υ≦0.2゜となる。さらに良いのは、一度だけでなく何度も線状活性層を往復運動できるということである。線状活性層の端を走るビームがm回反射されても線状活性層に残っているという条件はΥ≦d/2mLであるが、d=3μm、L=500μm、m=6として、Υ≦0.03度である。
【0028】
端面の線状活性層3に対するズレの角度Υの制限は、反射の条件だけでなくチップ劈開歩留まりによっても与えられる。図2はウエハ5から多数のチップ2を切り出した時に劈開に直交する方位とチップ切り出し線が食い違っている有り様を示している。方位の食い違いΥがあると劈開面の鏡面状態が劣化し、劈開歩留まりを低下させる。
【0029】
図9は2インチGaNウエハでストライプコア(欠陥集合領域H)幅が50μm、ストライプコア間隔400μm、600μm×400μmチップサイズの場合の、線状活性層の傾き角と素子チップ取れ数の関係を示すグラフである。図7は同じ条件で線状活性層の傾き角Υと劈開歩留まりの関係を示すグラフである。劈開歩留まりが100%に近い結果が得られるのはΥが0.03度以内のときである。ウエハ面内のチップ取れ数に関しては次のようになる。端面のズレの角度が大きいと一枚のGaNウエハから取れるチップの割合が減少してくる。一方、ストライプコアと線状活性層との平行度ずれ(θ゜)によるチップ歩留まりを考えると、θ=0゜の場合を100%とすると、θが0〜0.2゜の場合で100%チップを取ることができる。しかしθが0.2度を越えるとチップ取れ数は76.2%に減る。ストライプコアの間隔は350μmであるが、線状活性層はちょうどその真中にあるのが良い。しかしθが有限なのでチップの端では線状活性層がストライプコアの中心(175μm)からずれてくる。中心からのずれが90μmを越えるとそれは不良品である。2インチウエハ(半径が25mm)であるから、中央で線状活性層がストライプコアの中心にあって周辺部では中心から90μmそれたとすると、その場合のずれの角度はtan−1(0.09/25)=0.2度となる。この角度を越えると左右の周辺部のチップが不良になるので良品の取れる率が76.2%に低下する。
【0030】
ズレの角度はレーザをGaNウエハの上に作製したときのレーザの特性にも関係する。特性といってもいろいろあるが、ここでは発振する電流閾値Ithで述べる。図8は線状活性層と結晶方位のズレの角度Υと発振電流閾値Ithとの関係を示す略図であるが、ズレ角Υが増加すると閾値電流が増大しレーザ特性が悪化するということがわかる。
【0031】
【課題を解決するための手段】
本発明は、基板の上に平行マスクを付け、その上にファセット成長させたGaN単結晶にはマスクに沿って結晶方位が周囲とは異なる部分が平行直線状に存在するので結晶方位の異なる直線部分(ストライプ:欠陥集合領域H)が単結晶の(1−100)面([11−20]方向)方向とのなす角度αが0.5度以下であるようにし、周囲と結晶方位が異なる直線部分(欠陥集合領域H)を方位の標識として利用する。より好ましくは結晶方位が異なる直線部分(欠陥集合領域H)の(1−100)面方向とのなす角度αが0.2度以下であるようにし結晶方位の異なる直線部分(欠陥集合領域H)を方位方式として利用する。さらに望ましくは結晶方位相違直線部分(欠陥集合領域H)と(1−100)面方向のなす角度αが0.03度以下であるようにする。
【0032】
あるいはそれを90゜回転して、(11−20)面([−1100]方向)方位にストライプ(欠陥集合領域H)を取るようにし、それらのなす角度αを、0.5゜以下、0.2゜以下、或いは0.03゜以下というようにすることもできる。
【0033】
つまりOFに代えて本発明は、透明結晶に現れる結晶方位の異なる部分を(1−100)面方向、或いは(11−20)面の印として用いるということである。それは結晶方位の指示手段としては古今未曾有のものである。単結晶GaNの方位を精度良く指示することができると素子特性が向上するし、1枚のウエハから素子チップの取れる数も増大する。
【0034】
【発明の実施の形態】
GaN結晶は大型の種結晶が存在しないので他種類の単結晶基板の上に気相成長法で成長させる。他種類基板の上全面にGaNを成長させると強い不整合のため内部応力が強くて良い単結晶膜が得られない。そこで細かい窓を有するマスクを他種類基板に付け孤立した窓からGaN結晶成長が始まるようにしている。それをラテラル成長法(ELO;Epitaxial Lateral Overgrowth)と呼ぶ。特許文献3にGaNのELOが述べられている。GaNのELOは数μm程度の薄膜の成長法として開発された手法である。それだけでは転位が多すぎ内部応力も強く剥離して厚い膜を作ることはできない。
【0035】
本発明者は故意に成長面にファセット(成長面に対して傾斜した低指数面)を作り出しファセットが消えないように成長条件を維持しながら成長させるというファセット成長法を創案した。ファセット成長法は特許文献4に述べられている。GaNは六方晶系で、c面(0001)方向に成長させると条件によっては正六角錘あるいは正十二角錘のピット(凹部)が発生する。ファセットの面は上方に向かって開いているから成長するに連れ、転位がファセット境界面に集まり角錐軸(ピット軸)に収束して行く。ピット軸に10〜10本もの転位が集結するので、その他の部分は転位が少ない単結晶となる。ピットの部分だけは多数の欠陥が集結した欠陥集合領域Hとなるが、それはやむを得ないことである。
【0036】
それはしかしファセットの発生する場所は予め決まらないので不便である。ファセットが発生する場所を予め規定できる方が良い。それにはどうすれば良いのか本発明者は試行錯誤した。その問題を解決するために、予め下地基板の上にSiO、SiNなどで円形、角型、線形などのマスク(被覆部)を形成しておいてファセットを維持できる条件でその上にGaNをファセット成長させると、マスク(被覆部)の上にファセットが生成し、それ以外の部分にはファセットができないようにすることができる、という事を見出した。それは特許文献5に述べられる。
【0037】
この場合ファセット成長位置を決めるマスクというのは先述のELOのマスクよりもずっと大きい周期をもつマスクである。そのマスクはELOと併用することができる。ELOは被覆部が広く窓が狭く窓が点在しており周期は十数μm程度で細かいマスクを使う。
【0038】
本発明者が創案したファセット成長のマスクは20μm〜200μm(好ましくは50μm)程度の大きさ(直径、幅)をもち露出部が広く被覆部が狭い。
混同を避け、2種類のマスクを区別するためELOのマスクをELOマスクと呼び、ファセット成長のファセットを指定するためのマスクをファセットマスクと仮に呼ぶことにする。
【0039】
ファセットマスクは被覆部を孤立した点の集合として与える(ドット型)こともできるし、被覆部を平行の直線として与える(ストライプ型)こともできる。何れの場合も被覆部の上にファセットが成長し、基板露呈部(非被覆部)の上に単結晶が成長する。それによってファセットの生成する位置を予め指定することができる。
【0040】
図3にファセットマスク法の工程を示し、それによって簡単にファセットマスク成長方法を説明する。図3(1)は下地基板である。GaN基板ではない。下地基板はここではGaAs基板6である。GaAs基板6の上にELO(十数μm程度)よりも寸法の大きいマスク7を形成する(図3(2))。マスク7はSiO、SiN、AlNなどの誘電体膜である。マスク7の寸法は20μm〜100μm程度で孤立したドット状でもよいし、平行直線帯状であってもよい。
【0041】
その上にHVPE法、MOC法、MOCVD法、昇華法のいずれかによってGaNを気相成長させる。GaNの結晶核は下地露呈部分8には選択的に成長し、マスクの上には発生しない。それで結晶9が成長してゆくと下地露呈部8から盛り上がりマスクの上へとはい出して行く。しかしマスクの上では成長しにくく成長が遅れる(図3(3))。それでマスクの上では斜めの面が出る。それがファセット面Fである。それは比較的面指数の低い{−1−122}、{1−101}などである。
【0042】
さらにGaNの成長を続けると図3(4)のように結晶層がどんどん積まれて行くが、露呈部8の上には比較的速く結晶が堆積しマスクの上では遅く成長する。ファセット面が内向きに形成されるので転位がファセット面によって内側へ引き込まれる。そのために転位がマスクの上の成長する部分に集中する。転位が集合したマスク上の部分を欠陥集合領域Hという。それは本出願人が初めて見出したものであり特許文献4、5に記載がある。
【0043】
マスクが小さすぎると欠陥集合領域Hが途中で立ち消えてしまう。20μm〜200μm程度の大きいマスク7とすると途中で消える事はなく欠陥集合領域Hはマスクと同一位置に少し小さくなって連続して生成される。好ましいマスク幅は50μmである。
【0044】
欠陥集合領域Hは転位が高密度に存在するが残りの部分は転位が少なくなり低転位の単結晶となる。単結晶となるが2種類の部分が区別される。ファセットの直下の部分は電気伝導性が高く転位が少ない単結晶Z(単結晶低転位随伴領域)であり、ファセットとファセットの継ぎ目の平坦面(C面である)の直下の部分は電気伝導性が低くて転位が少ない単結晶Y(単結晶低転位余領域)である。だから図3(4)のように…HZYZHZYZHZYZH…というように並ぶ。
【0045】
充分の厚みになるまでGaNを成長させると、成長装置から取り外して、ファセット面の部分を研削して平坦に加工する。図3(5)のようになる。さらにGaAsの下地基板6を除去する。同時にマスク7も取れてしまう。さらに裏面も平坦に磨く。
【0046】
残ったものは図3(6)に示すような平坦平滑のGaN結晶となる。YとZは低転位単結晶であるが、Hは転位の多い欠陥集合領域である。それは多結晶、方位のずれた単結晶、方位が逆転した単結晶というように様々であるが、最も多いのは方位が逆転した単結晶である。
【0047】
いずれでもよいのであるが、透明GaN基板を見ると、Y+Zの部分とHの部分は明確に見分けることができる。Hはマスクの上に成長するのでマスクの形状、寸法を転写したような関係にある。マスクの形状、寸法、配置によって自在に任意の欠陥集合領域Hを設けることができる。
【0048】
ファセット成長のためのマスク7は、下地基板6の上にどのようにでも形成することができる。それ自体に成長すべきGaN結晶の方位を決める力はない。GaN結晶の方位を定めるのは下地基板の方位である。このような性質は自明のことではないが本発明者が繰り返しGaAs異種基板の上にELOとファセットマスク成長法によってGaNを成長させたときに見出したものである。
【0049】
下地基板の上にマスクを付けGaNを成長させると、下地基板は取り除く。だからGaNだけからなる膜になる。充分な厚さがあると自立膜となる。それは透明の膜である。透明なのであるが、よく見ると、ファセットマスクのあった部分とその他の部分を目視によって区別することができる。
【0050】
その他の部分は(0001)結晶方位をもつ単結晶であるが、マスクの上に成長した部分は方位が反転していることが多いということが分かった。つまりマスクの上に成長した部分は(000−1)となることが多い。その他にマスクの上の部分は多結晶になったり単結晶であるが方位が斜めになっていたりすることもある。いずれにしても、マスクの上の部分は欠陥が多いし、方位も違うので目視によってその他の部分と区別できるということがわかってきた。
【0051】
本発明はそのような光学的な差異を用いて結晶の方位を決めようとするものである。下地基板の方位によってその上に成長するGaN単結晶の方位が決まる。そこでGaNが成長したときに<1−100>方向になるような方向にファセットマスクを配置することとする。
【0052】
GaAsを下地基板とする場合は、GaAsは立方晶系であるから(111)面を持った単結晶ウエハを切り出してそれを基板とする。それは3回対称性をもつので、GaNの(0001)面の3回対称性と合致する。それに格子定数の近似性ということもあり、(111)GaAsを基板にする。GaAsを下地基板とする場合(111)Ga面と(111)As面が区別される。どちらの面を下地としてもGaNをファセット成長させることができる。
【0053】
その場合に、GaAs[11−2]方向と、[−110]方向というものが(111)面の上に互いに直交する方向として存在する。ここで[11−2]という角括弧をもつものは個別の方位の表現で、鍵括弧をもつ<11−2>というのが方位を示す包括表現である。GaAsの個別面(111)に含まれ互いに直交するのは、[11−2]、[−110]方向である。
【0054】
それはGaAsの方位であるが、その上にGaNを成長させると、GaNは(0001)面の単結晶が成長するのであるが、下地基板によって水平方向の方位が決まる。GaNは六方晶系だから面指数が4つ存在する(hkmn)。前3者の合計は常に0である(h+k+m=0)。
【0055】
図4に示すように、GaAsの[11−2]方向、[−110]方向が(111)面の上に存在する。その上にGaNを成長させると(0001)面をもつ結晶が成長する。GaAsの[11−2]方向にGaNの[−1100]方向が、GaAsの[−110]方向に、GaNの[11−20]方向が成長する。前の3つの面指数だけを見ると90゜回転したような関係にある。
【0056】
その関係は高精度であって、狂いは少ない。本発明はその性質を利用する。
GaNの劈開面は(−1100)面であり、それは[11−20]方向と平行である。GaNの[11−20]方向は、GaAs下地の[−110]方向に平行に生成されることが分かっている。
【0057】
だから本発明は、(111)GaAs下地の上に、[−110]方向に平行になるようにファセットマスク7を設ける。そのようなGaAsの上にファセット成長法によってGaNを成長させると図3のようにマスクを転写する形で平行線状の欠陥集合領域Hが上にのびる。平行線なのでここではストライプと呼ぶ。
【0058】
だからマスク7と同じ位置で同じ方向にのびるストライプ(欠陥集合領域)Hが形成される。図4において、マスク7とストライプ(欠陥集合領域)Hは重なっている。基板を除去するとマスクは消失するが、ストライプ(欠陥集合領域)Hは残り、肉眼でもストライプ(欠陥集合領域)Hと単結晶領域Y+Zとを区別できる。
【0059】
であるから初めにGaAsの[−110]方向に厳密に平行なマスク7を付けておけば、GaN自立結晶としたときに、劈開面(−1100)の延長方向Q([11−20])とストライプ(欠陥集合領域)Hのなす角度αは0゜のはずである。図5にその関係を示す。Qが劈開面延長方向[11−20]であり、平行に設けられたストライプ(欠陥集合領域)Hとαの角度をなす。GaAs下地基板の方位はX線回折で精度良く決めることができる。
【0060】
だからマスク延長方向と劈開面延長方向の角度αはGaAs基板へのマスクの生成の精度によって、容易に0.5゜以下にすることができる。また0.2゜以下にもできる。さらに0.03゜以下とすることができる。
【0061】
通常のOFは結晶の縁を折り取るから劈開面に平行と決まったものであるが、本発明の場合は結晶の縁を折り取らないので、方位を指示するのが劈開面と決める必要はない。上の説明は劈開面(−1100)の延長方向[11−20]に平行のストライプを設けているが、それに限らない。90゜回転して、劈開面(−1100)に直角の方向[−1100]に平行のストライプを設けてもよい。その場合は、下地のGaAs(111)の[11−2]に平行になるようにマスクを形成しておけば良いのである。劈開を使わないから表示すべき方位は劈開方向でも、それに直角の方向でもよい。
【0062】
【実施例】
従来のOF法によってGaNウエハの方位を示したものを14枚作製し、本発明のストライプファセット成長法の欠陥集合領域Hによって方位を示すウエハ14枚を作製して、[11−20]方向とのなす角度αを測定し、そのばらつきを調べた。
【0063】
OF法によるものは、自然劈開でなくX線で方位を定め研削加工によって短い弓形部分を削除しOFを形成した。それによるとαのばらつきは0.2゜〜1゜程度までばらついており平均値は0.5゜で標準偏差σはσ=0.4゜と大きかった。
【0064】
本発明によるものはαの最低値が0.00゜、最大値が0.1゜、平均値が0.03゜であり、そのうち4つは0.03゜以下であった。標準偏差はσ=0.04゜であった。本発明のウエハの方が方位をより精密に指定しているということがわかる。
【0065】
【発明の効果】
GaN単結晶はいまだ大きいものが得られず折り代を充分に取れないので機械研削や人手による劈開によるOFはどうしても[11−20]方向から1゜〜0.5゜ずれてしまうことが多かった。
【0066】
本発明は、GaN円形基板の縁を自然劈開したOFを方位の尺度とするのではなく透明ウエハの中に目視によっても区別できるファセットマスクの上に成長した欠陥集合領域Hの方向によってウエハの[11−20]方向を指示するようにしている。
【0067】
ウエハの縁を加工せずウエハの内部にファセットマスク法で成長したことによって発生する明度の僅かに違うストライプ(欠陥集合領域H)によって方位を示す。ストライプ(欠陥集合領域H)はファセットマスクに平行に生じ、ファセットマスクを下地基板の特定の方位を向くように精度良く付けることは可能であり、下地基板に対してGaN単結晶の成長する方位は決まっているので、ファセットマスク線は[11−20]方向を正確に指示するように形成することができる。
【0068】
それによってファセットマスク線と[11−20]方向の食い違いを0.5゜以下にすることができる。さらに進んで0.2゜以下にもすることができる。先述のように基準方向の狂いが0.2゜以下であればウエハからデバイスチップの取れ数が76.2%以上とすることができる。歩留まりを高めることができる。さらに0.03゜以下の誤差で方位を指示することができる。そうするとウエハのチップの取れ数はほぼ100%に近くなる。
【0069】
レーザチップをウエハの上に作製したときも特性(閾値電流Ithなど)のばらつきが少なく安定した品質のレーザ素子をより多く作ることができる。
OFやIFがないのでウエハの端から欠けが発生するということもない。スピンコートするときに偏心し飛び出すということもない。
【0070】
しかし表裏を示すためにOF、IFのようなものを付けるようにしてもよい。図6はそのようなウエハを示す。それは表裏を示すだけで方位はストライプ(欠陥集合領域H)によって示すのである。
【図面の簡単な説明】
【図1】レーザチップの線状活性層とその両端のミラー面が角度Υだけ食い違っている場合のミラー面での反射光が線状活性層からずれてゆくことを説明するためのレーザ平面図。
【図2】ウエハ上に多数形成したレーザ素子を個々のチップに切り出すときにおいて方位がΥずれていると取り出し数が減少することを説明するための図。
【図3】下地基板の上にマスクを形成しておき、その上にGaNをファセットを維持しながら気相成長させた場合においてマスクに続いて転位の集合した欠陥集合領域Hが生成し、その他の部分には方位の定まった良質の単結晶(Z+Y)が成長してゆくことを説明するための断面図。(1)は下地基板、(2)は基板の上にマスクを設けたもの、(3)はGaNを成長させ始めたときの状態を示し、(4)はGaNの成長が持続しマスクに続いてストライプ(欠陥集合領域)Hができその上にはファセットが存在することを示す。(5)は結晶成長が終り上部のファセットの多い部分を研削して落としたもの、(6)は下地基板もマスクも除去しGaNの自立膜としたもの。
【図4】GaAs(111)下地基板の上にGaNを成長させると、GaAs[−110]に平行にGaN[11−20]方向が生成するよう成長するので、GaAs[−110]に平行になるようマスクを付けておけば、できたGaNのストライプ(欠陥集合領域)Hと[11−20]が平行になるということを説明するための図。
【図5】結晶成長したGaN自立膜においてストライプ(欠陥集合領域)Hの方向と、GaN[11−20]の方向のずれαの定義を示す図。
【図6】本発明はストライプ(欠陥集合領域)Hを方位の指標に用いるが表裏を示すためにOF、IFを付けてもよいということを示すためのOF、IFをもつウエハの図。
【図7】レーザチップにおいて線状活性層のズレの角度Υと素子劈開歩留まりの関係を示すグラフ。
【図8】レーザチップにおいて線状活性層のズレの角度Υと、素子特性(レーザ発振閾値電流(Ith))の関係を示すグラフ。
【図9】レーザチップにおいて線状活性層の傾き角θと素子チップ取れ数の関係を示すグラフ。
【符号の説明】
2 チップ
3 線状活性層
4 反射ミラー
5 GaNウエハ
6 下地基板(GaAs)
7 マスク
8 露呈部
9 GaN結晶
H 欠陥集合領域
Z 単結晶低転位随伴領域
Y 単結晶低転位余領域
F ファセット面
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a single-crystal GaN free-standing substrate (wafer) capable of accurately indicating a crystal orientation. Since a single crystal wafer produces various equivalent device chips thereon and cuts into individual chips by cleavage, the crystal orientation must be given accurately. In particular, when a natural cleavage plane is used as a substrate of a laser device used as a resonator, there must be a means capable of accurately indicating the crystal orientation.
[0002]
[Prior art]
In order to indicate the crystal orientation of the wafer, it is common to use an orientation flat method in which an arc-shaped portion of a circular wafer is cut off to expose a surface along the natural cleavage. Since a line segment parallel to the cleavage plane appears around the wafer, the crystal orientation can be determined. A short line segment indicating the direction is called an orientation flat (OF). In the wafer process, various steps are performed by determining the orientation of the wafer based on the OF.
[0003]
In the case of a Si wafer having a diamond structure, there is no distinction between the front and back surfaces, and the cleavage plane is orthogonal to the front and back surfaces. Therefore, the wafer is cut along one of the cleavage planes to obtain an orientation flat. That is, in the case of a Si wafer, only one orientation flat is required. OF indicates a cleavage plane.
[0004]
In the case of a GaAs wafer having a sphalerite structure, since the crystal mesas are different on the front and back, an OF indicating a cleavage plane and an IF indicating the direction of the plane perpendicular to the cleavage plane are provided. If the OF is longer than the IF and is arranged clockwise, such as OF, IF, it is looking at the surface. In the case of a Si or GaAs wafer, the lengths of the OF and IF to be attached thereto are determined according to the SEMI standard according to the diameter of the wafer.
[0005]
In the case of a circular wafer, one or two line segments are attached to the periphery to indicate the crystal orientation or the orientation of the crystal orientation.
The present invention is to newly provide a means for indicating the direction in the case of a GaN substrate. GaN is a high melting point material and does not become a melt even at around 2000 ° C. Therefore, it is difficult to install a single crystal after immersing the seed crystal in the melt or to solidify the melt from one side into a single crystal. So sapphire (α-Al 2 O 3 The GaN single-crystal thin film heteroepitaxially grown on the single-crystal substrate is still used as a GaN element (blue InGaN-LED, blue InGaN-LD) substrate.
[0006]
Although GaN on sapphire has an enormous dislocation density, it has nevertheless been proven to produce a long-life, high-brightness blue LED. However, when a GaN buffer layer is mounted on a sapphire substrate and an InGaN active layer is grown on the GaN buffer layer, there is no cleavage, so that chip separation is difficult, and the production of a resonator is troublesome, resulting in a low yield.
[0007]
Therefore, there has always been a demand to use GaN itself instead of sapphire as the substrate of the InGaN element. GaN has a natural cleavage. The cleavage plane is a {1-100} plane. Therefore, chip separation can utilize natural cleavage. In the case of a laser, the cavity surface can also be a cleavage plane, which is convenient.
[0008]
GaN single crystals are produced by a reaction from a gas phase to a solid phase. It has a high dislocation density, good quality, and it is difficult to produce large-diameter ones. With various efforts, it is now possible to manufacture a GaN single crystal wafer having a diameter of about 2 inches.
[0009]
Next, related prior art will be described.
Patent Document 1 proposes a Si wafer in which a melted hole of 1 mmφ is provided in a Si wafer by a laser beam to replace the OF, since there is a problem such as concentration of thermal stress and occurrence of slip when an OF or IF is attached to the periphery of the wafer. I have.
[0010]
Patent Document 2 proposes a Si wafer in which a small notch is provided around the wafer and the OF and IF are omitted since the wafer may come off during spin coating due to load eccentricity when the OF and IF are formed around the wafer. I have. Patent Literatures 1 and 2 describe an orientation indicating method that does not use OF for a Si wafer.
[0011]
Patent Document 3 proposes a method of growing GaN by ELO by attaching an ELO mask on a GaAs substrate.
Patent Document 4 becomes the present applicant and proposes a facet growth method of a GaN crystal for the first time. Instead of mirror growth, growth is performed while maintaining facets, dislocations are concentrated on the facets, and the remaining portion is made of a high-quality single crystal. As a result, a thick GaN film can be made for the first time.
[0012]
Patent Document 5 was created by the present applicant, in which a dot mask is formed as a base and a facet-growing portion is determined by the mask, and other than that, a high-quality single crystal and a thick free-standing film can be formed.
[0013]
[Patent Document 1]
JP-A-60-167426 (Japanese Patent Application No. 59-23448)
[0014]
[Patent Document 2]
JP-A-2000-331898 (Japanese Patent Application No. 11-141062)
[0015]
[Patent Document 3]
International Patent Publication WO99 / 23693
[0016]
[Patent Document 4]
JP-A-2001-102307 (Japanese Patent Application No. 11-273882)
[0017]
[Patent Document 5]
Japanese Patent Application No. 2002-230925 (filed on August 8, 2002)
[0018]
[Problems to be solved by the invention]
In the case of a GaN wafer, the crystal orientation can be indicated by cutting out a part of the circular peripheral portion along the cleavage and forming an orientation flat OF. As it is, GaN is not as easy as conventional Si and GaAs, because large diameter wafers are still difficult to make.
[0019]
When the orientation flat OF is provided, the crystal orientation can be measured, and a linear portion can be mechanically formed in a certain direction of the wafer by grinding or cutting. Alternatively, the orientation flat may be cut off with tweezers sandwiching the edge of the wafer. It is preferable that the OF is accurately represented on the edge if a natural cleavage plane comes out. For example, if a 60 mmφ disc can be made to secure a 10 mm fold allowance to make a 50 mmφ wafer, the edge can be folded with tweezers without failure and a natural cleavage plane can be obtained. However, in the case of a crystal that is difficult to grow, there is no such margin.
[0020]
Because the fold allowance is not sufficient, it often does not fold well. If it does not break properly, pinch it again with tweezers and apply force to break it. After several attempts, an accurate cleavage plane can be obtained. However, in the case of GaN, it is difficult to produce a large-diameter single crystal, so that the allowance for the cutting cannot be made too wide. At most, there is only a margin of about 1 mm to 2 mm. In this case, the operation of folding the wafer by sandwiching the side circumference with tweezers cannot be repeated many times. Therefore, the error also increases.
[0021]
In the case of the grinding method, sufficient accuracy is not easily obtained. An error exceeding 0.5 degrees may occur. However, since the device is manufactured, it is desired that the error of the orientation of the wafer be 0.5 degrees or less.
[0022]
However, in the case of a GaN circular wafer, the accuracy of the orientation flat is low, and it is not always possible to suppress the error to a required value (0.5 degrees or less).
Since the GaN substrate is manufactured as a substrate for blue LEDs and LDs, the precision of the orientation flat must be suitable for the purpose.
[0023]
When an LED substrate is used, the accuracy of the orientation flat (OF) is not strict. Since the device is a surface light emitting device, there is no relationship between the luminous efficiency and the error of the OF. A slight error may occur in the case of chip separation. But that's not a problem.
[0024]
The problem is in the case of using a semiconductor laser substrate. In that case, an advantage over the sapphire substrate was that the cleavage could be used as a resonator mirror. Ideally, the stripe of the laser chip is perpendicular to the resonance plane (cleavage plane). However, if the stripe of the laser deviates from the cleavage plane, the reflection efficiency decreases, the threshold value of laser oscillation increases, and the luminance is poor. . FIG. 1 shows the relationship between the laser chip 2 and the active layer 3 inclined in the longitudinal direction. The active layer 3 of the laser is an elongated portion extending in the longitudinal direction and is called a stripe. However, in the present invention, the term "stripe" will be used for other concepts later, and the laser active layer will be referred to as the linear active layer 3 to avoid confusion.
[0025]
Current is injected vertically in the linear active layer 3, which generates photons. Photons are amplified by reciprocating in the linear active layer and emitted as a beam from one end face. Both ends of the linear active layer are mirrors 4 and 4. Since the parallel mirrors 4 and 4 face each other, it is called a resonator. The width d of the linear active layer 3 is as thin as about 2 to 3 μm. The length of the linear active layer 3 is equal to the length L of the chip. If the end face of the linear active layer 3 is completely perpendicular to the longitudinal direction of the linear active layer 3, what is reflected on one end face can go to the other end face and repeats multiple reflection.
[0026]
However, if the end surface is slightly inclined (the inclination angle is defined as Υ), it may not be possible to repeatedly reflect. Since the tilt of the beam increases by 2 ° in one reflection, the beam running at the end of the linear active layer 3 is reflected by the end face and returned, and remains in the active layer at the other end face. No. The width of the linear active layer 3 is d = 2 to 3 μm, and the chip length is L = about 300 to 600 μm. The condition for returning the reflected light is Υ ≦ d / 2L, so the narrower the width d and the longer L, the more severe the condition for Υ.
[0027]
At present, the shortest length is about 300 μm. However, even if a device having a length of 200 μm is created in the future due to technological progress in a reading device or the like, if d = 3 μm and L = 200 μm, {≦ 0.5}. It becomes. Therefore, the maximum allowable angle of Υ is about 0.5 で も in view of future technological progress. At present, since L is about 500 μm, {≦ 0.2} when d = 3 μm. Even better, it is possible to reciprocate the linear active layer not only once but also many times. The condition that the beam traveling at the end of the linear active layer remains on the linear active layer even after being reflected m times is Υ ≦ d / 2 mL, but d = 3 μm, L = 500 μm, m = 6, and Υ ≦ 0.03 degrees.
[0028]
The limitation of the angle of deviation Υ of the end face with respect to the linear active layer 3 is given not only by the reflection condition but also by the chip cleavage yield. FIG. 2 shows a state in which, when a large number of chips 2 are cut out from the wafer 5, the direction perpendicular to the cleavage is different from the chip cutting line. If there is a discrepancy in the orientation Υ, the mirror state of the cleavage plane deteriorates, and the cleavage yield decreases.
[0029]
FIG. 9 shows the relationship between the inclination angle of the linear active layer and the number of chip chips obtained when the width of the stripe core (defect accumulating region H) is 50 μm, the interval between the stripe cores is 400 μm, and the chip size is 600 μm × 400 μm. It is a graph. FIG. 7 is a graph showing the relationship between the inclination angle の of the linear active layer and the cleavage yield under the same conditions. The result that the cleavage yield is close to 100% is obtained when Υ is within 0.03 degrees. The number of chips in the wafer surface is as follows. If the angle of deviation of the end face is large, the percentage of chips that can be obtained from one GaN wafer decreases. On the other hand, considering the chip yield due to the parallelism shift (θ ゜) between the stripe core and the linear active layer, 100% is obtained when θ = 0 ° and 100% when θ is 0 to 0.2 °. You can take a tip. However, when θ exceeds 0.2 degrees, the number of chips obtained is reduced to 76.2%. The spacing between the stripe cores is 350 μm, but the linear active layer is preferably located exactly in the middle. However, since θ is finite, the linear active layer is shifted from the center (175 μm) of the stripe core at the end of the chip. If the deviation from the center exceeds 90 μm, it is a defective product. Since the wafer is a 2-inch wafer (having a radius of 25 mm), assuming that the linear active layer is at the center of the stripe core at the center and 90 μm away from the center at the periphery, the angle of deviation in that case is tan. -1 (0.09 / 25) = 0.2 degrees. If the angle is exceeded, the chips in the left and right peripheral portions become defective, and the yield of non-defective products is reduced to 76.2%.
[0030]
The deviation angle is also related to the characteristics of the laser when the laser is fabricated on a GaN wafer. There are various characteristics, but here, the oscillation current threshold value Ith will be described. FIG. 8 is a schematic diagram showing the relationship between the deviation angle Υ of the crystal orientation from the linear active layer and the oscillation current threshold value Ith. It can be seen that when the deviation angle Υ increases, the threshold current increases and the laser characteristics deteriorate. .
[0031]
[Means for Solving the Problems]
According to the present invention, a parallel mask having a crystal orientation different from the surroundings exists in a GaN single crystal which is provided with a parallel mask on a substrate and has a crystal orientation different from its surroundings along the mask in a facet-grown GaN single crystal. The angle α formed between the portion (stripe: defect accumulating region H) and the (1-100) plane ([11-20] direction) of the single crystal is 0.5 degrees or less, and the crystal orientation differs from the surroundings. The straight line portion (the defect accumulating region H) is used as an orientation marker. More preferably, the angle α between the straight portion (defect gathering region H) having a different crystal orientation and the (1-100) plane direction is 0.2 degrees or less, and the linear portion having different crystal orientations (defect gathering region H). Is used as the direction method. More preferably, the angle α formed between the crystal orientation difference linear portion (defect accumulating region H) and the (1-100) plane direction is 0.03 degrees or less.
[0032]
Alternatively, it is rotated by 90 ° so as to take a stripe (defect accumulating region H) in the (11-20) plane ([-1100] direction), and the angle α formed between them is 0.5 ° or less and 0 °. .2 ° or less, or 0.03 ° or less.
[0033]
That is, in the present invention, a portion having a different crystal orientation in a transparent crystal is used as a mark of the (1-100) plane direction or the (11-20) plane instead of the OF. It is an unprecedented means of indicating the crystal orientation. If the orientation of single-crystal GaN can be specified with high accuracy, the device characteristics are improved, and the number of device chips that can be obtained from one wafer increases.
[0034]
BEST MODE FOR CARRYING OUT THE INVENTION
Since a large seed crystal does not exist in a GaN crystal, it is grown on another type of single crystal substrate by a vapor phase growth method. If GaN is grown on the entire surface of another type of substrate, a strong single-crystal cannot be obtained due to strong mismatch due to strong mismatch. Therefore, a mask having fine windows is attached to another type of substrate so that GaN crystal growth starts from an isolated window. It is called a lateral growth method (ELO; Epitaxy Lateral Overgrowth). Patent Document 3 describes GaN ELO. GaN ELO is a technique developed as a method for growing a thin film of about several μm. With that alone, there are too many dislocations and the internal stress is also strongly separated to form a thick film.
[0035]
The present inventor has devised a facet growth method in which a facet (a low index surface inclined with respect to the growth surface) is intentionally formed on the growth surface and grown while maintaining the growth conditions so that the facet does not disappear. The facet growth method is described in US Pat. GaN is a hexagonal system, and when grown in the c-plane (0001) direction, pits (recesses) of regular hexagonal pyramid or regular dodecagonal pyramid are generated depending on conditions. As the facet surface is open upward and grows, dislocations converge on the facet boundary surface and converge on the pyramid axis (pit axis) as it grows. 10 on the pit axis 3 -10 4 Since such dislocations are concentrated, the other portions become a single crystal having few dislocations. Only the pit portion becomes a defect accumulating region H where a large number of defects are gathered, which is unavoidable.
[0036]
It is inconvenient, however, because where the facets occur is not predetermined. It is better to be able to predefine where the facets occur. The inventor made trial and error what to do. In order to solve the problem, a SiO.sub. 2 When GaN is facet-grown on a mask (covering portion) such as circular, square, or linear with SiN or the like under the condition that the facet can be maintained, a facet is generated on the mask (covering portion). And found that faceting could not be done on other parts. It is described in US Pat.
[0037]
In this case, the mask for determining the facet growth position is a mask having a much larger period than the above-described ELO mask. The mask can be used together with ELO. The ELO has a wide covering portion, narrow windows, dotted windows, a cycle of about ten and several micrometers, and uses a fine mask.
[0038]
The facet-grown mask created by the present inventors has a size (diameter and width) of about 20 μm to 200 μm (preferably 50 μm), and has a wide exposed portion and a narrow covered portion.
To avoid confusion, an ELO mask is referred to as an ELO mask to distinguish the two types of masks, and a mask for designating facets for facet growth is referred to as a facet mask.
[0039]
The facet mask can provide the covering portion as a set of isolated points (dot type) or the covering portion as a parallel straight line (stripe type). In each case, a facet grows on the covering portion, and a single crystal grows on the substrate exposed portion (uncovered portion). Thereby, the position where the facet is generated can be specified in advance.
[0040]
FIG. 3 shows the steps of the facet mask method, and the facet mask growth method will be briefly described below. FIG. 3A shows a base substrate. It is not a GaN substrate. The base substrate is a GaAs substrate 6 here. A mask 7 having a size larger than ELO (about ten and several μm) is formed on the GaAs substrate 6 (FIG. 3B). The mask 7 is made of SiO 2 , SiN, AlN or the like. The size of the mask 7 may be about 20 μm to 100 μm, and may be an isolated dot shape or a parallel linear band shape.
[0041]
GaN is vapor-phase grown thereon by any of HVPE, MOC, MOCVD, and sublimation. The GaN crystal nuclei selectively grow on the exposed base portion 8 and do not occur on the mask. Then, as the crystal 9 grows, it rises from the exposed base portion 8 and protrudes onto the mask. However, it is difficult to grow on the mask and the growth is delayed (FIG. 3 (3)). So a diagonal surface comes out on the mask. That is the facet plane F. They are {-1-122}, {1-101}, etc., whose surface indices are relatively low.
[0042]
When the growth of GaN is further continued, the crystal layers are stacked more and more as shown in FIG. 3D, but the crystals are deposited relatively quickly on the exposed portions 8 and grow slowly on the mask. As the facet faces are formed inward, dislocations are drawn inward by the facet faces. Therefore, the dislocations are concentrated on the growing portion on the mask. The portion on the mask where the dislocations are gathered is called a defect gathering region H. It has been found for the first time by the present applicant and is described in Patent Documents 4 and 5.
[0043]
If the mask is too small, the defect accumulating region H will disappear on the way. When a large mask 7 having a size of about 20 μm to 200 μm is used, the mask 7 does not disappear halfway, and the defect accumulating region H is slightly reduced at the same position as the mask and is continuously generated. A preferred mask width is 50 μm.
[0044]
In the defect accumulating region H, dislocations are present at a high density, but the remaining portion has fewer dislocations and becomes a low dislocation single crystal. Although it becomes a single crystal, two types of parts are distinguished. The portion immediately below the facet is a single crystal Z (single crystal low dislocation accompanying region) having high electric conductivity and few dislocations, and the portion immediately below the flat surface (the C plane) between the facet and the facet is electrically conductive. Is a single crystal Y having a small number of dislocations and a low dislocation single crystal region. Therefore, they are arranged as shown in FIG. 3 (4)... HZYZHZYZHZYZH.
[0045]
When GaN is grown to a sufficient thickness, the GaN is removed from the growth apparatus, and the facet portion is ground and processed flat. The result is as shown in FIG. Further, the GaAs base substrate 6 is removed. At the same time, the mask 7 is also removed. Polish the back surface evenly.
[0046]
The remaining one is a flat and smooth GaN crystal as shown in FIG. Y and Z are low dislocation single crystals, while H is a defect accumulating region with many dislocations. There are various types such as a polycrystal, a single crystal having a misaligned orientation, and a single crystal having an inverted orientation. The most common is a single crystal having an inverted orientation.
[0047]
Either one may be used, but when looking at the transparent GaN substrate, the Y + Z portion and the H portion can be clearly distinguished. Since H grows on the mask, it has a relationship as if the shape and dimensions of the mask were transferred. An arbitrary defect accumulating region H can be freely provided depending on the shape, size, and arrangement of the mask.
[0048]
The mask 7 for facet growth can be formed on the underlying substrate 6 in any manner. As such, there is no force to determine the orientation of the GaN crystal to be grown. It is the orientation of the underlying substrate that determines the orientation of the GaN crystal. Such properties are not obvious, but have been found by the present inventor when GaN is repeatedly grown on GaAs heterogeneous substrates by ELO and facet mask growth.
[0049]
When GaN is grown with a mask on the underlying substrate, the underlying substrate is removed. Therefore, it becomes a film consisting only of GaN. If it has a sufficient thickness, it becomes a free-standing film. It is a transparent film. Although it is transparent, if you look closely, you can visually distinguish the part where the facet mask was and the other part.
[0050]
The other portion was a single crystal having a (0001) crystal orientation, but it was found that the orientation of the portion grown on the mask was often inverted. That is, the portion grown on the mask is often (000-1). In addition, the upper portion of the mask may be polycrystalline or single crystal, but the orientation may be oblique. In any case, it has been found that the upper portion of the mask has many defects and has different orientations, so that it can be visually distinguished from other portions.
[0051]
The present invention seeks to determine the crystal orientation using such optical differences. The orientation of the underlying substrate determines the orientation of the GaN single crystal grown thereon. Therefore, the facet mask is arranged in a direction such that it becomes the <1-100> direction when GaN is grown.
[0052]
When GaAs is used as a base substrate, a single crystal wafer having a (111) plane is cut out and used as a substrate because GaAs is cubic. Since it has a three-fold symmetry, it matches the three-fold symmetry of the (0001) plane of GaN. In addition, due to the similarity of lattice constant, (111) GaAs is used as the substrate. When GaAs is used as a base substrate, a (111) Ga plane and a (111) As plane are distinguished. GaN can be facet grown on either surface as a base.
[0053]
In this case, the GaAs [11-2] direction and the [-110] direction exist on the (111) plane as directions orthogonal to each other. Here, those with square brackets [11-2] are expressions of individual directions, and <11-2> with brackets is a comprehensive expression indicating directions. The [11-2] and [-110] directions included in the GaAs individual planes (111) are orthogonal to each other.
[0054]
This is the orientation of GaAs. When GaN is grown on GaAs, a single crystal of (0001) plane grows on GaN. The orientation in the horizontal direction is determined by the underlying substrate. Since GaN is hexagonal, there are four plane indices (hkmn). The sum of the first three is always 0 (h + k + m = 0).
[0055]
As shown in FIG. 4, the [11-2] direction and the [-110] direction of GaAs exist on the (111) plane. When GaN is grown thereon, a crystal having a (0001) plane grows. The [-1100] direction of GaN grows in the [11-2] direction of GaAs, and the [11-20] direction of GaN grows in the [-110] direction of GaAs. Looking only at the preceding three surface indices, the relationship is as if rotated 90 °.
[0056]
The relationship is high precision, and there is little inconsistency. The present invention takes advantage of that property.
The cleavage plane of GaN is the (-1100) plane, which is parallel to the [11-20] direction. It is known that the [11-20] direction of GaN is generated parallel to the [-110] direction of the GaAs base.
[0057]
Therefore, in the present invention, the facet mask 7 is provided on the (111) GaAs base so as to be parallel to the [-110] direction. When GaN is grown on such GaAs by the facet growth method, a parallel-line-shaped defect accumulating region H extends over the mask as shown in FIG. Since it is a parallel line, it is called a stripe here.
[0058]
Therefore, a stripe (defect collection region) H extending in the same direction at the same position as the mask 7 is formed. In FIG. 4, the mask 7 and the stripe (defect collection region) H overlap. When the substrate is removed, the mask disappears, but the stripes (defect collection regions) H remain, and the stripes (defect collection regions) H and the single crystal regions Y + Z can be distinguished by the naked eye.
[0059]
Therefore, if a mask 7 that is strictly parallel to the [-110] direction of GaAs is attached first, when the GaN self-standing crystal is formed, the extension direction Q ([11-20]) of the cleavage plane (-1100) is obtained. And the stripe α (defect accumulating region) H should be 0 °. FIG. 5 shows the relationship. Q is the cleavage plane extension direction [11-20], and forms an angle of α with a stripe (defect accumulating region) H provided in parallel. The orientation of the GaAs undersubstrate can be accurately determined by X-ray diffraction.
[0060]
Therefore, the angle α between the mask extension direction and the cleavage plane extension direction can be easily reduced to 0.5 ° or less depending on the accuracy of mask generation on the GaAs substrate. Also, it can be less than 0.2 °. Further, it can be 0.03 ° or less.
[0061]
Normal OF is determined to be parallel to the cleavage plane because the edge of the crystal is cut off. However, in the case of the present invention, since the edge of the crystal is not cut off, it is not necessary to determine the orientation as the cleavage plane. . In the above description, stripes parallel to the extension direction [11-20] of the cleavage plane (-1100) are provided, but not limited thereto. By rotating by 90 °, stripes parallel to the direction [-1100] perpendicular to the cleavage plane (-1100) may be provided. In that case, a mask may be formed so as to be parallel to [11-2] of the underlying GaAs (111). Since cleavage is not used, the orientation to be displayed may be the cleavage direction or a direction perpendicular to it.
[0062]
【Example】
Fourteen wafers showing the orientation of the GaN wafer were produced by the conventional OF method, and 14 wafers showing the orientation by the defect accumulating region H of the stripe facet growth method of the present invention were produced, and the [11-20] direction was determined. Was measured, and its variation was examined.
[0063]
In the case of the OF method, the orientation is determined not by natural cleavage but by X-rays, and a short bow-shaped portion is removed by grinding to form an OF. According to this, the variation of α varied from about 0.2 ° to 1 °, the average value was 0.5 °, and the standard deviation σ was as large as σ = 0.4 °.
[0064]
According to the present invention, the minimum value of α was 0.00 °, the maximum value was 0.1 °, and the average value was 0.03 °, four of which were 0.03 ° or less. The standard deviation was σ = 0.04 °. It can be seen that the wafer of the present invention specifies the orientation more precisely.
[0065]
【The invention's effect】
Since a large GaN single crystal cannot be obtained yet and a sufficient allowance for bending cannot be obtained, the OF by mechanical grinding or manual cleavage often deviates from the [11-20] direction by 1 ° to 0.5 ° in many cases. .
[0066]
According to the present invention, the orientation of a defect accumulating region H grown on a facet mask that can be visually discriminated in a transparent wafer is not used as a measure of the orientation in which the edge of the GaN circular substrate is naturally cleaved. 11-20] direction.
[0067]
The azimuth is indicated by stripes (defect accumulating regions H) having slightly different brightness generated by growing the inside of the wafer by the facet mask method without processing the edge of the wafer. The stripes (defect accumulating regions H) are generated in parallel to the facet mask, and the facet mask can be accurately attached so as to face a specific direction of the underlying substrate. Since it is determined, the facet mask line can be formed so as to accurately indicate the [11-20] direction.
[0068]
Thereby, the discrepancy between the facet mask line and the [11-20] direction can be made 0.5 ° or less. It can be further reduced to 0.2 ° or less. As described above, if the deviation in the reference direction is 0.2 ° or less, the number of device chips removed from the wafer can be 76.2% or more. The yield can be increased. Further, the direction can be indicated with an error of 0.03 ° or less. Then, the number of chips obtained from the wafer becomes almost 100%.
[0069]
Even when a laser chip is manufactured on a wafer, variations in characteristics (threshold current Ith and the like) are small, and more stable laser elements can be manufactured.
Since there is no OF or IF, chipping does not occur from the edge of the wafer. There is no eccentricity when spin coating.
[0070]
However, in order to show the front and back, things such as OF and IF may be added. FIG. 6 shows such a wafer. That is, only the front and back sides are shown, and the orientation is indicated by stripes (defect accumulating regions H).
[Brief description of the drawings]
FIG. 1 is a laser plan view for explaining that light reflected on a mirror surface shifts from a linear active layer when a linear active layer of a laser chip and mirror surfaces at both ends thereof are staggered by an angle Υ. .
FIG. 2 is a diagram for explaining that when a large number of laser elements formed on a wafer are cut into individual chips, the number of picked-up chips decreases if the orientation is shifted by Δ.
FIG. 3 shows a case where a mask is formed on an undersubstrate and GaN is grown on the underlying substrate in a vapor phase while maintaining a facet. Is a cross-sectional view for explaining that a high-quality single crystal (Z + Y) having a fixed orientation grows in a portion of FIG. (1) is an undersubstrate, (2) is a substrate provided with a mask, (3) is a state when GaN is started to grow, and (4) is a state where GaN growth continues and follows the mask. This indicates that a stripe (defect collection region) H is formed, and that a facet is present thereon. (5) is obtained by grinding and dropping the upper facet-rich portion after crystal growth is completed, and (6) is obtained by removing the underlying substrate and the mask to form a GaN free-standing film.
FIG. 4 is a view showing a state in which GaN is grown on a GaAs (111) base substrate so that a GaN [11-20] direction is generated in parallel with GaAs [-110]. FIG. 9 is a view for explaining that a mask is attached so that a formed GaN stripe (defect accumulating region) H is parallel to [11-20].
FIG. 5 is a diagram showing a definition of a shift α between a direction of a stripe (defect accumulating region) H and a direction of GaN [11-20] in a GaN free-standing film after crystal growth.
FIG. 6 is a view of a wafer having an OF and an IF for indicating that a stripe (defect accumulating region) H is used as an index of an azimuth, but that an OF and an IF may be added to indicate front and back.
FIG. 7 is a graph showing a relationship between a deviation angle Υ of a linear active layer and a device cleavage yield in a laser chip.
FIG. 8 is a graph showing a relationship between a deviation angle の of a linear active layer in a laser chip and element characteristics (laser oscillation threshold current (Ith)).
FIG. 9 is a graph showing the relationship between the inclination angle θ of a linear active layer and the number of chip chips obtained in a laser chip.
[Explanation of symbols]
2 chips
3 Linear active layer
4 Reflection mirror
5 GaN wafer
6 Base substrate (GaAs)
7 Mask
8 Exposed part
9 GaN crystal
H defect accumulating area
Z single crystal low dislocation associated region
Y single crystal low dislocation extra region
F facet surface

Claims (3)

同一の結晶方位をもつ単結晶部分と、単結晶部分とは異なる結晶方位をもち平行線状に連続するストライプ部分を有し、単結晶部分の[11−20]方向あるいは[−1100]方向と、ストライプ部分の延長方向とのなす角度αが0.5度以下であることを特徴とするGaN基板。It has a single crystal portion having the same crystal orientation and a stripe portion having a crystal orientation different from that of the single crystal portion and continuing in a parallel line shape. A GaN substrate having an angle α with respect to an extension direction of a stripe portion of 0.5 degrees or less. 同一の結晶方位をもつ単結晶部分と、単結晶部分とは異なる結晶方位をもち平行線状に連続するストライプ部分を有し、単結晶部分の[11−20]方向あるいは[1−100]方向と、ストライプ部分の延長方向とのなす角度αが0.2度以下であることを特徴とするGaN基板。It has a single crystal portion having the same crystal orientation and a stripe portion having a different crystal orientation from the single crystal portion and continuing in a parallel line shape. A GaN substrate, wherein an angle α formed between the GaN substrate and the extending direction of the stripe portion is 0.2 degrees or less. 同一の結晶方位をもつ単結晶部分と、単結晶部分とは異なる結晶方位をもち平行線状に連続するストライプ部分を有し、単結晶部分の[11−20]方向あるいは[1−100]方向と、ストライプ部分の延長方向とのなす角度αが0.03度以下であることを特徴とするGaN基板。It has a single crystal portion having the same crystal orientation and a stripe portion having a different crystal orientation from the single crystal portion and continuing in a parallel line shape. A GaN substrate, wherein an angle α formed between the GaN substrate and the extending direction of the stripe portion is 0.03 degrees or less.
JP2003128059A 2003-05-06 2003-05-06 GaN substrate Expired - Fee Related JP4518746B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003128059A JP4518746B2 (en) 2003-05-06 2003-05-06 GaN substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003128059A JP4518746B2 (en) 2003-05-06 2003-05-06 GaN substrate

Publications (2)

Publication Number Publication Date
JP2004335645A true JP2004335645A (en) 2004-11-25
JP4518746B2 JP4518746B2 (en) 2010-08-04

Family

ID=33504348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003128059A Expired - Fee Related JP4518746B2 (en) 2003-05-06 2003-05-06 GaN substrate

Country Status (1)

Country Link
JP (1) JP4518746B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006290697A (en) * 2005-04-14 2006-10-26 Hitachi Cable Ltd Nitride semiconductor substrate and its manufacturing method
WO2007010645A1 (en) * 2005-07-21 2007-01-25 Sumitomo Electric Industries, Ltd. Gallium nitride wafer
EP1768181A1 (en) 2005-09-07 2007-03-28 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate, and method for working nitride semiconductor substrate
JP2007254258A (en) * 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd Nitride semiconductor substrate and method for producing the same
EP1842942A2 (en) * 2006-04-03 2007-10-10 Sumitomo Electric Industries, Ltd. GaN crystal substrate
CN101274419B (en) * 2005-01-12 2011-03-23 住友电气工业株式会社 Method for abrasing GaN substrate
JP2011157275A (en) * 2006-04-03 2011-08-18 Sumitomo Electric Ind Ltd GaN CRYSTAL SUBSTRATE
JP2014152076A (en) * 2013-02-08 2014-08-25 Mitsubishi Chemicals Corp Group 13 nitride crystal substrate
CN107634000A (en) * 2013-02-15 2018-01-26 弗赖贝格化合物原料有限公司 Method, gallium arsenide substrate for preparing gallium arsenide substrate and application thereof
JP2019192674A (en) * 2018-04-18 2019-10-31 パナソニックIpマネジメント株式会社 Group III nitride semiconductor substrate and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1304749A1 (en) * 2001-10-09 2003-04-23 Sumitomo Electric Industries, Ltd. Method of growing single crystal GaN, method of making single crystal GaN substrate and single crystal GaN substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1304749A1 (en) * 2001-10-09 2003-04-23 Sumitomo Electric Industries, Ltd. Method of growing single crystal GaN, method of making single crystal GaN substrate and single crystal GaN substrate

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101274419B (en) * 2005-01-12 2011-03-23 住友电气工业株式会社 Method for abrasing GaN substrate
JP2006290697A (en) * 2005-04-14 2006-10-26 Hitachi Cable Ltd Nitride semiconductor substrate and its manufacturing method
JP2007254258A (en) * 2005-06-06 2007-10-04 Sumitomo Electric Ind Ltd Nitride semiconductor substrate and method for producing the same
WO2007010645A1 (en) * 2005-07-21 2007-01-25 Sumitomo Electric Industries, Ltd. Gallium nitride wafer
US7713844B2 (en) 2005-09-07 2010-05-11 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate, and method for working nitride semiconductor substrate
EP1768181A1 (en) 2005-09-07 2007-03-28 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate, and method for working nitride semiconductor substrate
EP1842942A3 (en) * 2006-04-03 2009-06-24 Sumitomo Electric Industries, Ltd. GaN crystal substrate
EP1842942A2 (en) * 2006-04-03 2007-10-10 Sumitomo Electric Industries, Ltd. GaN crystal substrate
US7825409B2 (en) 2006-04-03 2010-11-02 Sumitomo Electric Industries, Ltd. GaN crystal substrate
JP2011157275A (en) * 2006-04-03 2011-08-18 Sumitomo Electric Ind Ltd GaN CRYSTAL SUBSTRATE
EP2366816A3 (en) * 2006-04-03 2011-10-19 Sumitomo Electric Industries, Ltd. GaN Crystal Substrate with Distinguishable Front and Rear Surfaces
JP2014152076A (en) * 2013-02-08 2014-08-25 Mitsubishi Chemicals Corp Group 13 nitride crystal substrate
CN107634000A (en) * 2013-02-15 2018-01-26 弗赖贝格化合物原料有限公司 Method, gallium arsenide substrate for preparing gallium arsenide substrate and application thereof
US11170989B2 (en) 2013-02-15 2021-11-09 Freiberger Compound Materials Gmbh Gallium arsenide substrate comprising a surface oxide layer with improved surface homogeneity
JP2019192674A (en) * 2018-04-18 2019-10-31 パナソニックIpマネジメント株式会社 Group III nitride semiconductor substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP4518746B2 (en) 2010-08-04

Similar Documents

Publication Publication Date Title
US10655244B2 (en) GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device
US8471365B2 (en) Nitride semiconductor substrate, semiconductor device, and methods for manufacturing nitride semiconductor substrate and semiconductor device
US8536030B2 (en) Semipolar semiconductor crystal and method for manufacturing the same
EP2003696B1 (en) GaN substrate, substrate with epitaxial layer, semiconductor device and method of manufacturing GaN substrate
US10612161B2 (en) GaN substrate
US20110215440A1 (en) Method of Manufacturing III Nitride Crystal, III Nitride Crystal Substrate, and Semiconductor Device
KR20110088483A (en) Method of manufacturing single-crystal gan substrate, and single-crystal gan substrate
JP2002356398A (en) Gallium nitride wafer
KR20190034593A (en) Conductive C-plane GaN substrate
JP4518746B2 (en) GaN substrate
JP2016044094A (en) NONPOLAR OR SEMIPOLAR GaN SUBSTRATE
WO2013058352A1 (en) Group iii nitride semiconductor crystal
JP2009152511A (en) Gallium nitride substrate, substrate with epitaxial layer, semiconductor device, and method of manufacturing gallium nitride substrate
JP3849506B2 (en) Nitride semiconductor growth substrate and method for growing nitride semiconductor substrate using protective film
US11908688B2 (en) Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate and layered structure
JP2002299741A (en) GaN SINGLE-CRYSTAL SUBSTRATE AND DECIDING METHOD OF CLEAVAGE QUALITY THEREOF
JP2009253154A (en) Method for manufacturing gallium-nitride-based semiconductor laser
JP5834952B2 (en) Manufacturing method of nitride semiconductor substrate
KR20220031042A (en) Bulk GaN crystals, c-plane GaN wafers and methods for manufacturing bulk GaN crystals
JP2009105435A (en) Gallium nitride wafer
JP2010045397A (en) Gallium nitride wafer
JP2006086371A (en) Substrate for growing semiconductor, and semiconductor device
JP2002222769A (en) Semiconductor element and method of manufacturing it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4518746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees