JP2004320087A - Transmission system - Google Patents

Transmission system Download PDF

Info

Publication number
JP2004320087A
JP2004320087A JP2003107137A JP2003107137A JP2004320087A JP 2004320087 A JP2004320087 A JP 2004320087A JP 2003107137 A JP2003107137 A JP 2003107137A JP 2003107137 A JP2003107137 A JP 2003107137A JP 2004320087 A JP2004320087 A JP 2004320087A
Authority
JP
Japan
Prior art keywords
signal
transmission
divided
redundant
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003107137A
Other languages
Japanese (ja)
Inventor
Osamu Matsuda
修 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003107137A priority Critical patent/JP2004320087A/en
Publication of JP2004320087A publication Critical patent/JP2004320087A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transmission system capable of continuing communication even when a fault occurs and setting the band required therefor at a value less than two times the value in the conventional case of using an active system and a standby system. <P>SOLUTION: First-third transmission paths 204<SB>1</SB>-204<SB>3</SB>for individually transmitting signals obtained by dividing a transmission target signal 203 into two and a redundant signal created based on these signals are arranged between a transmitter side node 201 and a receiver side node 202. The divided signals each have a half band, and have one and a half band when adding the redundant signal additionally created in a redundant signal adding section 205. A signal selecting section 206 excludes a transmission path in which a fault has been detected from the received signal, reproduces the transmission target signal 203, and outputs it as a transmitted signal 207. If the number of transmission paths through which the redundant signal is transmitted is less than the number of transmission paths through which the divided signals are transmitted, the number of transmission paths may be determined otherwise. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は伝送路の障害時にも通信を継続することのできる伝送システムに関する。
【0002】
【従来の技術】
信号の伝送が伝送路の障害によって中断すると、リアルタイムの信号伝送ができなくなる等の問題がある。そこで伝送路の障害発生時には無瞬断で伝送路を切り替えるようにした技術が従来から提案されている。そのうちの代表的なものは、同一の信号を伝送するために複数系統の伝送路を設けるようにしたものである(たとえば特許文献1)。この提案では、一部の伝送路に障害が発生しても他の伝送路を伝送した信号を採用することができる。
【0003】
図22は、この提案による伝送システムの原理的な構成を表わしたものである。この伝送システム100では、送信側ノード101と受信側ノード102の間に同一の伝送対象信号103を分岐して伝送する第1および第2の伝送路104、104の合計2つの伝送路を設けている。受信側ノード102には第1および第2の伝送路104、104のいずれか一方を選択するためのセレクタ105が配置されている。セレクタ105によって選択された後の信号が伝送された信号106となる。
【0004】
図23は、この提案による送信側ノードの構成を表わしたものである。送信側ノード101では、伝送対象信号103が2つに分岐されて、全く同じ信号が第1および第2の伝送路104、104に送出されることになる。
【0005】
図24は、この提案による受信側ノードの構成を表わしたものである。受信側ノード102は、第1の伝送路104に接続された第1のバッファメモリ111および第1の障害検出部112と、第2の伝送路104に接続された第2のバッファメモリ111および第2の障害検出部112と、第1および第2のバッファメモリ111、111の出力側に接続されたセレクタ105と、第1および第2の障害検出部112、112の検出結果113、113を入力して障害の判定を行う障害判定部114から構成されている。
【0006】
第1の障害検出部112は、第1の伝送路104から受信した信号を監視して、障害が検出された場合には検出結果113として障害の発生を示す信号を障害判定部114に出力するようになっている。第2の障害検出部112も、同様に第2の伝送路104から受信した信号を監視して、障害が検出された場合には検出結果113として障害の発生を示す信号を障害判定部114に出力する。障害判定部114は、これら検出結果113、113を入力して、障害の発生していない伝送路を判定し、その伝送路を示すセレクタ制御信号115をセレクタ105に供給する。第1および第2の伝送路104、104の双方が障害を発生していない状態では、セレクタ制御信号115として予め設定された側の伝送路を示す信号がセレクタ105に出力される。
【0007】
第1および第2のバッファメモリ111、111は、第1および第2の伝送路104、104の長さの差による信号の遅延時間の差分を補償して、セレクタ105の入力部に送信側ノード101(図22)から同一タイミングで送り出された信号が供給されるように調整している。この特許文献1では、第1および第2のバッファメモリ111、111からの信号の読出周波数を変化させることで第1および第2の伝送路104、104の長さの差および長さの変更に対処している。
【0008】
このようにこの特許文献1で提案された伝送システム100では、第1および第2の伝送路104、104の長さの差を調整しているので、これらの伝送路104、104の一方に障害が発生したとき障害判定部114がこれに応じてセレクタ制御信号115で切り替えを指示するとセレクタ105が障害の発生していない方の信号を選択し、信号の途切れがない状態で信号106が出力され、障害発生時にも通信を継続することができる。
【0009】
【特許文献1】
特開2002−353931号公報(第0046段落、図1)
【0010】
【発明が解決しようとする課題】
しかしながら提案されたこの伝送システム100では伝送に必要な信号の帯域が、伝送対象となる信号に本来必要とされる信号帯域の2倍必要となる。これは送信側ノード101で伝送対象信号103を分岐して、いわゆる現用系と予備系に対応する第1および第2の伝送路104、104に伝送しているためである。
【0011】
そこで本発明の目的は、障害時にも通信を継続することができ、しかもそのために必要とする帯域を、従来の現用系と予備系を用いた場合の2倍よりも少ない値とすることのできる伝送システムを提供することにある。
【0012】
【課題を解決するための手段】
請求項1記載の発明では、(イ)伝送の対象となる信号を構成するビット列を時間軸上で周期的にN(ただしNは“2”以上の任意の整数。)分割し、分割後のそれぞれのビット列をそれぞれ分割前の伝送の対象となる信号の各ビットの読み取られる速度のN分の1の速度でN本の伝送路にそれぞれ分割信号として送出する分割信号送出手段と、この分割信号送出手段によってN本の伝送路に送出されるそれぞれの分割信号を順次入力してこれらを基に所定の論理でM(ただしMは“1”以上でN未満の整数)個の冗長信号を生成し、これらをM本の伝送路に割り当てて分割信号と同一速度の冗長信号として順次送出する冗長信号送出手段とを備えた送信ノードと、(ロ)この送信ノードからこれらN本とM本の伝送路によって送られてきた分割信号および冗長信号を別々に受信してこれらの障害を検出する障害検出手段と、この障害検出手段の検出結果を基にして障害の発生した伝送路を特定する障害判定手段と、N本の伝送路とM本の伝送路をそれぞれ経て受信された分割信号および冗長信号から障害判定手段によって判定された障害の発生した伝送路を除外して、残りの信号から伝送の対象となる信号を順次再生する信号再生手段とを備えた受信ノードとを伝送システムに具備させる。
【0013】
すなわち請求項1記載の発明では、伝送の対象となる信号をN分割して分割前の伝送の対象となる信号の各ビットの読み取られる速度のN分の1の速度でN本の伝送路にそれぞれ分割信号として送出すると共に、これらの分割信号を基にして所定の論理でM個の冗長信号を作成してこれらをM本の伝送路に冗長信号として送出するので、いずれかの分割信号側の伝送路に障害が発生しても、冗長信号を基にしてこれを再生することができる。しかも分割によって信号の送出に必要な帯域を狭めたので、Mが“1”以上でN未満の整数という条件では伝送路の総本数が2Nに至らず、従来の現用系と予備系を用いた場合の2倍よりも少ない値とすることができる。
【0014】
請求項2記載の発明では、請求項1記載の伝送システムで、受信ノードは送信ノードからN本とM本の伝送路によって送られてきた分割信号および冗長信号をそれぞれ別々に受信して格納するバッファメモリと、信号再生手段が伝送の対象となる信号を再生するときそれぞれの伝送路を伝送する信号の遅延を補償するようにこれらのバッファメモリから読み出す信号のタイミングを調整する読出タイミング調整手段を更に具備することを特徴としている。
【0015】
すなわち請求項2記載の発明では、M本とN本の伝送路の長さが相違することによる信号の切り替えのタイミングの調整をバッファメモリの読み出しの制御で行うようにしている。
【0016】
請求項3記載の発明では、請求項1記載の伝送システムで、N本とM本の伝送路がすべて異なる伝送路によって構成されることを特徴としている。
【0017】
すなわち請求項3記載の発明では、N本とM本の伝送路がすべて異なる伝送路によって構成されるので、途中のノードに障害が発生したような場合にも通信を継続することができる。
【0018】
請求項4記載の発明では、請求項1記載の伝送システムで、N本とM本の伝送路の少なくとも一部が同一の伝送路を共有する共有伝送路であることを特徴としている。
【0019】
すなわち請求項4記載の発明では、同一の伝送路を異なった帯域で使用することで共有する場合を示している。
【0020】
請求項5記載の発明では、請求項1〜請求項4いずれかに記載の伝送システムで、N本とM本の伝送路は時分割多重されたそれぞれの伝送路であることを特徴としている。
【0021】
すなわち請求項5記載の発明では、1本の光ファイバ等の通信ケーブルを時分割多重によって複数の伝送路(チャネル)として使用できることを示している。
【0022】
請求項6記載の発明では、請求項1〜請求項4いずれかに記載の伝送システムで、N本とM本の伝送路は波長多重されたそれぞれの伝送路であることを特徴としている。
【0023】
すなわち請求項6記載の発明では、1本の光ファイバ等の通信ケーブルを波長多重によって複数の伝送路(チャネル)として使用できることを示している。
【0024】
請求項7記載の発明では、請求項1記載の伝送システムで、Nは整数“2”であり、Mは整数“1”であり、冗長信号は伝送の対象となるビットシリアルな信号を2ビットずつ排他的論理和をとって得られた信号であり、送信ノードは合計3本の伝送路に伝送の対象となる信号を1ビットずつ振り分けた分割信号と冗長信号を受信ノードに向かって送出するものであることを特徴としている。
【0025】
すなわち請求項7記載の発明では、最も単純な伝送システムの例を挙げている。以下に説明する第1の実施例がこれに相当する。
【0026】
【発明の実施の形態】
【0027】
【実施例】
以下実施例につき本発明を詳細に説明する。
【0028】
<第1の実施例>
【0029】
図1は本発明の第1の実施例における伝送システムの構成の概要を示したものである。この伝送システム200は、送信側ノード201と受信側ノード202の間に伝送対象信号203を基にした3種類の信号をそれぞれ別々に伝送する第1〜第3の伝送路204〜204を設けている。送信側ノード201には、伝送対象信号203に所定の冗長信号を追加的に作成するための冗長信号付加部205が設けられている。受信側ノード202には信号選択部206が配置されている。信号選択部206は、第1〜第3の伝送路204〜204を伝送してきた信号から伝送対象信号203を再生して、伝送された信号207として出力することになる。
【0030】
図2は、第1の実施例の送信側ノードにおける冗長信号付加部の構成の概要を表わしたものである。冗長信号付加部205は、伝送対象信号203を入力して2本の信号に分割して第2の伝送路204と第3の伝送路204に分岐して出力する1対2分配部211と、冗長信号を生成する冗長信号生成部212とを備えている。冗長信号生成部212は1対2分配部211から出力される信号213、213をそれぞれ入力して、伝送路の障害時にも通信を継続するために必要な1本の伝送路についての冗長信号214を生成し、これを第1の伝送路204に出力するようになっている。
【0031】
図3は、図2に示した1対2分配部の具体的な構成を表わしたものである。1対2分配部211は、伝送対象信号203を分岐してデータ入力端子Dにそれぞれ入力する第1および第2のフリップフロップ回路221、222と、クロック信号223を入力してこれを2分の1に分周する分周器224と、この分周器224の出力する分周後のクロック信号225を反転させるインバータ226を備えている。分周後のクロック信号225はそのまま第1のフリップフロップ回路221のクロック入力端子Cに入力され、インバータ226によって論理を反転されたクロック信号227は第2のフリップフロップ回路222のクロック入力端子Cに入力されるようになっている。第1のフリップフロップ回路221の出力端子Qからは第2の伝送路204に送出される信号213が出力され、第2のフリップフロップ回路222の出力端子Qからは第3の伝送路204に送出される信号213が出力されるようになっている。なお、1対2分配部211を構成する第1および第2のフリップフロップ回路221、222、分周器224およびインバータ226は基本的な電子回路であり、その詳細な構成の説明は省略する。
【0032】
図4は、図2に示した冗長信号生成部の具体的な構成を表わしたものである。冗長信号生成部212は、図2に示した1対2分配部211から出力される信号213、213をそれぞれ入力する排他的論理和回路231によって構成されている。排他的論理和回路231の出力が冗長信号214となり、第1の伝送路204に出力される。
【0033】
図5は、受信側ノードにおける信号選択部の具体的な構成を表わしたものである。信号選択部206は、第1の伝送路204に接続された第1のバッファメモリ241および第1の障害検出部242を備えている。また、第2の伝送路204に接続された第2のバッファメモリ241および第2の障害検出部242と、第3の伝送路204に接続された第3のバッファメモリ241および第3の障害検出部242を備えている。第1〜第3のバッファメモリ241〜241の出力側には信号再生部243が設けられている。また、第1〜第3の障害検出部242〜242の出力側には、これらの検出結果244〜244を入力してどの伝送路に障害が発生しているかを判定する障害判定部245が設けられている。障害判定部245の判定結果246は信号再生部243に入力されるようになっており、これにより図1に示した伝送された信号207が出力されることになる。
【0034】
この信号選択部206では、第1〜第3の障害検出部242〜242が第1〜第3の伝送路204〜204を伝送されてくる各信号214、213、213を監視して障害が発生した場合には検出結果244〜244として障害判定部245に通知する。障害判定部245はこれら通知される検出結果244〜244を基にして障害を判定することになる。第1〜第3のバッファメモリ241〜241は、図1における第1〜第3の伝送路204〜204の伝送距離の差による信号の遅延時間の差分を補償するものであり、この点は図24で説明した従来の提案と同一である。
【0035】
なお、この図5における第1〜第3の障害検出部242〜242の障害検出のための回路構成および第1〜第3のバッファメモリ241〜241による信号の遅延時間の差分の補償の原理は、すでに知られた技術であり、本発明の特徴となるものではないのでこれらの詳細な説明は省略する。一例としては先の特許文献1に開示されている手法を用いることができる。
【0036】
次に第1の実施例の伝送システムの送信側ノード201に用いられる1対2分配部211の動作を説明する。
【0037】
図6は1対2分配部に関連する信号とこれらの時間軸上の配置関係を示したものである。このうち同図(a)は伝送対象信号203の6ビット分を1ビットずつ第1〜第6のタイムスロットとして示したものであり、図中に示した数値“1”〜“6”はタイムスロット番号を表わしている。同図(b)は図3に示すクロック信号223を示したものである。クロック信号223はその立ち下がりが伝送対象信号203の各ビットの区切りに対応するようにこれと同期している。1対2分配部211を構成する分周器224(図3参照)はこのクロック信号223を2分の1に分周するので、分周後のクロック信号225は図6(c)で示すようになる。インバータ226は分周後のクロック信号225の論理を反転させるので、図6(d)で示すようになる。
【0038】
図3に示した第1のフリップフロップ回路221は図6(c)に示すクロック信号225の各立ち上がりで図6(a)に示した伝送対象信号203をラッチする。そして、図6(e)に示す信号213を第1のフリップフロップ回路221の出力端子Qから第2の伝送路204に出力することになる。この結果、信号213は、伝送対象信号203の第1ビット、第3ビット、第5ビット、……というように奇数番目のビットとなる。一方、第2のフリップフロップ回路222は図6(d)に示す反転後のクロック信号227の各立ち上がりで図6(a)に示した伝送対象信号203をラッチする。そして、図6(f)に示す信号213を第2のフリップフロップ回路222の出力端子Qから第3の伝送路204に出力することになる。この結果、信号213は、伝送対象信号203の第2ビット、第4ビット、第6ビット、……というように偶数番目のビットとなる。
【0039】
図7は、図4に示した冗長信号生成部の生成する信号を表わしたものである。冗長信号生成部212は図6(e)で示した信号213と図6(f)で示した信号213の排他的論理和(XOR)をとる。したがって、図7(a)を信号213の各ビットとし、同図(b)を信号213の各ビットとすると、冗長信号214は同図(c)で示したようになる。ただし、この図では第1ビットと第2ビットの排他的論理和をとることを“1XOR2”と表現することにする。他の排他的論理和の表現もこの図7(c)に示した通り同様である。
【0040】
図8は、第2の伝送路と第3の伝送路のそれぞれの信号と、第1の伝送路に送出される信号の具体的な値の組み合わせを示したものである。これは排他的論理和の真理値表と同じである。
【0041】
次に受信側ノード202における図5に示した障害判定部245の動作を説明する。
【0042】
障害判定部245には、第1〜第3の障害検出部242〜242から障害の有無を表わした検出結果244〜244が入力される。障害判定部245はその内部に障害の判定を行う障害判定用テーブルを用意している。第1の実施例では第2および第3の伝送路204、204の2本の伝送路に伝送対象信号203を2分割して伝送し第1の伝送路204に冗長信号を伝送するので、2本以上の伝送路に同時に障害が発生したときには障害の回復を行うことができない。そこで、この障害判定テーブルには、これを前提に障害判定部245の判定を行うためのデータが書き込まれている。
【0043】
図9は障害判定テーブルの内容を示したものである。障害判定テーブル251には、第1〜第3の障害検出部242〜242のそれぞれが「障害なし」と検出したか「障害あり」と検出したかを、「障害あり」が同時に2以上存在しないような組み合わせで合計4つの場合分けを行っており、それ以外の場合には「上記以外の組み合わせ」としてその場合の障害判定部245の判定結果246は現在の状態を保持する「状態保持」となっている。
【0044】
第1〜第3の障害検出部242〜242のいずれも「障害なし」と検出している場合、判定結果246は「状態保持」となっているので信号再生部243を現在の状態に保持する。すなわち、第1〜第3の伝送路204〜204のいずれかを新たに使用しないような変更は行わない。これに対して第1の障害検出部242のみが「障害あり」と検出したときには、その障害が検出された第1の伝送路204を使用しない旨の判定結果246を信号再生部243へ出力する。第2の障害検出部242のみが「障害あり」と検出したときには、その障害が検出された第2の伝送路204を使用しない旨の判定結果246を信号再生部243へ出力する。第3の障害検出部242のみが「障害あり」と検出したときには、その障害が検出された第3の伝送路204を使用しない旨の判定結果246を信号再生部243へ出力することになる。
【0045】
図10は、信号再生部内に備えられた判定結果に対する伝送された信号の生成方法を設定した信号再生テーブルの内容を表わしたものである。信号再生テーブル252は、図9に示した障害判定テーブル251と同様に図1に示した受信側ノード202に備えられた図示しないROM(リード・オンリ・メモリ)等の記憶媒体に格納されている。そして、同じく図示しないCPU(中央処理装置)が所定の制御プログラムを用いて障害の判定や信号の再生の制御を行うときにこれらのテーブル251、252の参照を行うようになっている。
【0046】
信号再生部243は障害判定部245から「状態保持」の判定結果246が入力されているときには信号再生テーブル252に示されるように現状と同様の信号再生を継続する。これに対して「第1の伝送路を使用しない」とする判定結果246が入力されたときには、第2の伝送路204に対応する第2のバッファメモリ241と第3の伝送路204に対応する第3のバッファメモリ241から読み出した信号を多重化する。これは、冗長信号214を伝送する第1の伝送路204に障害が発生したので、図2あるいは図6に示したように1対2分配部211により奇数ビットと偶数ビットにそれぞれ分配された信号213、213(図6(e)、(f))を多重化することで元のビット列を再生することにしたものである。
【0047】
一方、「第2の伝送路を使用しない」とする判定結果246が信号再生部243に入力された場合には、まず、第1のバッファメモリ241と第3のバッファメモリ241のそれぞれの信号の排他的論理和を計算する。次にそれぞれの排他的論理和の計算結果と第3のバッファメモリ241から読み出した信号とを多重化する。これは、第1のバッファメモリ241と第3のバッファメモリ241のそれぞれの信号の排他的論理和を計算することで第2のバッファメモリ241から読み出したと同様の信号を再生するので、これと第3のバッファメモリ241から読み出した信号とを多重化することで元のビット列を再生することにしたものである。
【0048】
同様に「第3の伝送路を使用しない」とする判定結果246が信号再生部243に入力された場合には、まず、第1のバッファメモリ241と第2のバッファメモリ241のそれぞれの信号の排他的論理和を計算する。次にそれぞれの排他的論理和の計算結果と第2のバッファメモリ241から読み出した信号とを多重化する。これは、第1のバッファメモリ241と第2のバッファメモリ241のそれぞれの信号の排他的論理和を計算することで第3のバッファメモリ241から読み出したと同様の信号を再生するので、これと第2のバッファメモリ241から読み出した信号とを多重化することで元のビット列を再生することにしたものである。
【0049】
このように以上説明した第1の実施例では図1に示した伝送対象信号203を2本の伝送路の信号213、213に分割して、伝送対象信号203の排他的論理和として1本の伝送路の冗長信号214を生成した。そして、合計3本の伝送路としての第1〜第3の伝送路204〜204を用いて冗長信号214およびこれらの信号213、213を受信側ノード202に伝送して、このうちの1本の伝送路に障害が発生しても伝送対象信号203を再生して、伝送された信号207として出力するようにして、障害発生時にも通信を継続できるようにした。
【0050】
第1の実施例で第1〜第3の伝送路204〜204を伝送される信号214、213、213は、図6(e)、(f)および図7に示すように伝送対象信号203(図6(a))の2分の1の信号速度となっている。このため、第1〜第3の伝送路204〜204を使用する全体として必要な帯域は伝送対象信号203の信号速度の1.5倍となっており、特許文献1として示した従来例の2倍よりも少ない帯域となる。このような第1の実施例の伝送システムが実際の通信ネットワークでどう生かされるかを各種の通信ネットワークの態様を示しながら次に説明する。
【0051】
図11は、通信ネットワークの第1の態様を示したものである。この第1の通信ネットワーク401は最も単純なネットワークであって、第1のノード402と第2のノード402とで示された2点間を伝送路403で接続している。このような単純な第1の通信ネットワーク401では、使用する帯域は図1で示した伝送対象信号203の帯域と同一である。しかしながら、伝送路403に何らかの障害が発生するとこの障害が復旧するまで通信は途絶えてしまう。
【0052】
図12は、通信ネットワークの第2の態様を示したものである。この第2の通信ネットワーク411は、第1〜第3のノード412〜412をそれぞれ伝送路41312、41323、41331でリング状に接続している。第1のノード412から第2のノード412に図1に示した伝送対象信号203を伝送する場合を考える。この場合に図1で示した伝送対象信号203を、第1の経路415として伝送路41312を使用して第1のノード412から第2のノード412に送出し、第2の経路416として伝送路41331および伝送路41323を使用して第1のノード412から第2のノード412に送出すると、2点間に2つの伝送路を設定した通信を行うことができる。この第2の通信ネットワーク411は、図22で説明した従来の伝送システムと同じであり、第1の経路415と第2の経路416のいずれか一方に障害が発生しても、通信を継続することができる。ただし、使用する帯域は図11に示した第1の通信ネットワーク401の2倍となる。
【0053】
本発明の第1の実施例で説明した伝送システム200では使用帯域が図11に示した第1の通信ネットワーク401の1.5倍となるが、この図12で示したリング状の第2の通信ネットワーク411に適用することができない。
【0054】
図13は、第1の実施例で説明した伝送システムを適用可能な通信ネットワークとして第3の態様を示したものである。この第3の通信ネットワーク421は、近年の通信ネットワークの普及によってポピュラとなったもので、各ノード422がメッシュ状に接続されている。ここでは説明の便宜上、マトリックス状に配置されたものとし、また第3の通信ネットワーク421の一部のみを切り取った形で示している。各ノード42211、42212、……42232、42233は、それぞれ対応する伝送路4231112、4231213、……4233132、4233233と接続されている。この第3の通信ネットワーク421の図で左上のノード42211と右下のノード42233の間で図1に示した伝送対象信号203を第1の実施例のように3本の伝送路を使用して伝送する場合を考える。
【0055】
図14は、この場合の第1の例として3本の通信経路を伝送路を共用せずに形成した場合を示したものである。第1の経路431は、ノード42211側から伝送路4231112、4231213、4231323、4232333のそれぞれを順に経由してノード42233に達する経路である。第2の経路432は、ノード42211側から伝送路4231122、4232233を順に経由してノード42233に達する経路である。第3の経路433は、ノード42211側から伝送路4231121、4232131、4233132、4233233のそれぞれを順に経由してノード42233に達する経路である。
【0056】
これら第1〜第3の経路431〜433に図1に示した伝送対象信号203をそれぞれ伝送する従来の伝送システムの場合では、1本の伝送路に伝送対象信号203を伝送させる場合と比較して3倍の帯域が必要になる。第1の実施例の伝送システムを使用すると、すでに説明したようにこれが1.5倍となる。しかも図14に示した例では伝送路が共有しないのでノード42211とノード42233の間のノード422自体に障害が発生してもこれがこのノード422を経由しない他の伝送路に影響を与えることはない。なお、メッシュあるいはマトリックスが更に複雑化すると、ノード42211とノード42233の間に伝送路を共用しない更に多くの伝送路の組み合わせを設定することができる。
【0057】
図15は、第2の例として3本の通信経路における一部の伝送路を共用した場合を示したものである。この例では第1の経路431および第2の経路432は図14に示した例と同じである。第3の経路433Aは、ノード42211側から伝送路4231121、4232131、4232231、4232233のそれぞれを順に経由してノード42233に達する経路である。すなわち第2の経路432と第3の経路433Aとはノード42222とノード42233の間の伝送路4232233を共用している。これは、これらの経路432、433Aの伝送路の帯域が第1の実施例の場合にはそれぞれ2分の1に減少するので、別々の伝送路を使用することができないような場合にも、このように一部の伝送路を共用することができる。従来の伝送システムではこのような伝送路の共用は、共用部分の伝送路の帯域がその分だけ広くなっていない限り実現不可能である。
【0058】
このように経路の少なくとも一部を共用する場合、多重する信号は時分割多重方式を採用してもよいし、波長多重方式を採用することも可能である。
【0059】
<第2の実施例>
【0060】
図16は、本発明の第2の実施例における伝送システムの構成の概要を示したものである。この伝送システム500は、送信側ノード501と受信側ノード502の間に伝送対象信号503を基にした信号をそれぞれ別々に伝送する第1〜第(M+N)の伝送路504〜504M+Nを設けている。送信側ノード501には、伝送対象信号503に所定の冗長信号を追加的に作成するための冗長信号付加部505が設けられている。受信側ノード502には信号選択部506が配置されている。信号選択部506は、第1〜第(M+N)の伝送路504〜504M+Nを伝送してきた信号から伝送対象信号503を再生して、伝送された信号507として出力することになる。
【0061】
図17は、この第2の実施例の送信側ノードにおける冗長信号付加部の要部を表わしたものである。冗長信号付加部505は、伝送対象信号503を入力してN本の信号に分割して第(M+1)〜第(M+N)の伝送路504M+1〜504M+Nに分岐して出力する1対N分配部511と、冗長信号を生成する冗長信号生成部512とを備えている。冗長信号生成部512は1対N分配部511から出力される信号513〜513をそれぞれ入力して、伝送路の障害時にも通信を継続するために必要なM本の伝送路についての冗長信号514〜514を生成し、これらを第1〜第Mの伝送路504〜504に出力するようになっている。
【0062】
この冗長信号付加部505における1対N分配部511は、第1の実施例の図3に示した1対2分配部211と実質的に同じ回路であり、相違する点は分周比を2分の1からN分の1に変更した点である。このような1対N分配部511は図示しないN分の1分周器と、信号513〜513を伝送する第(M+1)〜第(M+N)の伝送路504M+1〜504M+Nに対応した図示しない第1〜第Nのフリップフロップ回路を使用し、図3に示したクロック信号223に対応するクロック信号を順次シフトさせて立ち上げることによって実現する。そこで、1対N分配部511の構成の図示は省略する。
【0063】
図18は、第1の実施例の図6に対応するもので、図17に示した1対N分配部に関連する信号とこれらの時間軸上の配置関係を示したものである。このうち同図(a)は伝送対象信号503の2Nビット分を1ビットずつ第1〜第2Nのタイムスロットとして示したものであり、図中に示した数値“1”〜“2N”はタイムスロット番号を表わしている。同図(b)は図3に示すクロック信号223に対応するクロック信号523を示したものである。クロック信号523はその立ち下がりが伝送対象信号503の各ビットの区切りに対応するようにこれと同期している。1対N分配部511を構成する前記したN分の1分周器はこのクロック信号223をN分の1に分周するので、分周後のクロック信号525は図18(c)で示すようになる。このクロック信号525を前記した第1〜第Nのフリップフロップ回路で順にシフトさせることで、同図(d)ならびに同図(e)に例示したような残りのクロック信号525〜525を得るようになっている。
【0064】
前記した第1のフリップフロップ回路は図18(c)に示すクロック信号525の各立ち上がりで図18(a)に示した伝送対象信号503をラッチする。この結果、同図(f)に示すように信号513は、伝送対象信号503の第1ビット、第N+1ビット……というように第1ビットから始まりNビット間隔のビット列となる。一方、第2のフリップフロップ回路は同図(d)に示すクロック信号525の各立ち上がりで同図(a)に示した伝送対象信号503をラッチする。この結果、同図(g)に示すように信号513は、伝送対象信号503の第2ビット、第N+2ビット……というように第2ビットから始まりNビット間隔のビット列となる。以下同様にして第Nのフリップフロップ回路は同図(e)に示すクロック信号525の各立ち上がりで同図(a)に示した伝送対象信号503をラッチする。この結果、同図(h)に示すように信号513は、伝送対象信号503の第Nビット、第2Nビット……というように第Nビットから始まりNビット間隔のビット列となる。
【0065】
図17に示した冗長信号生成部512は、以上説明したN通りの信号513〜513を入力して、M通りの冗長信号514〜514を生成し、これらを第1〜第Mの伝送路504〜504に出力する。このような冗長信号生成部512は、たとえば数値Nが数値Mの2倍の整数値の関係にあるとき、N本の入力を数値Nを数値“2”で割ったM個のグループに分割して、それぞれについて排他的論理和を計算すればよい。
【0066】
図19は、この数値Nが数値Mの2倍の整数値の関係にあるときの冗長信号生成部の生成する信号を表わしたものである。図17に示した冗長信号生成部512は図18(f)で示した信号513と同図(g)で示した信号513の排他的論理和(XOR)をとり、これを図19(a)に示すように冗長信号514として第1の伝送路504に出力する。また、3ビット目の信号と4ビット目の信号の排他的論理和をとって図19(b)に示すように冗長信号514として第2の伝送路504に出力する。同図(c)は同様にして第Mの伝送路504に出力される冗長信号514を表わしている。なお、同図(d)〜(f)は残りの第(M+1)〜第(M+N)の伝送路504M+1〜504M+Nに出力される信号513〜513を表わしており、これらは図18(f)〜(h)と同一であるので、説明を省略する。
【0067】
図20は、この第2の実施例における信号選択部の具体的な構成を表わしたものである。信号選択部506は、第1の伝送路504に接続された第1のバッファメモリ541および第1の障害検出部542を備えている。以下同様に第(M+N)の伝送路504M+Nに接続された第(M+N)のバッファメモリ541M+Nおよび第(M+N)の障害検出部542M+Nを備えている。第1〜第(M+N)のバッファメモリ541〜541M+Nの出力側には信号再生部543が設けられている。また、第1〜第(M+N)の障害検出部542〜542M+Nの出力側には、これらの検出結果544〜544M+Nを入力してどの伝送路に障害が発生しているかを判定する障害判定部545が設けられている。障害判定部545の判定結果546は信号再生部543に入力されるようになっており、これにより図16に示した伝送された信号507が出力されることになる。
【0068】
この信号選択部506では、第1〜第(M+N)の障害検出部542〜542M+Nが第1〜第(M+N)の伝送路504〜504M+Nを伝送されてくる各信号514〜514、513〜513を監視して障害が発生した場合には検出結果544〜544M+Nとして障害判定部545に通知する。障害判定部545はこれら通知される検出結果544〜544M+Nを基にして障害を判定することになる。第1〜第(M+N)のバッファメモリ541〜541M+Nは、図16における第1〜第(M+N)の伝送路504〜504M+Nの伝送距離の差による信号の遅延時間の差分を補償するものであり、この点は図24で説明した従来の提案と同一である。
【0069】
数値Nが数値Mの2倍の整数値の関係にあるときの障害判定部545の動作および障害判定部545の使用する障害判定テーブルについては第1の実施例と同一なのでこれらの説明は省略する。
【0070】
<第2の実施例の変形可能性>
【0071】
以上説明したように本発明の第2の実施例では数値Nが数値Mの2倍の整数値の関係にあるときを例に挙げて説明したが、数値Nと数値Mの関係はこれに限るものではない。
【0072】
図21は、数値Nと数値Mの各種組み合わせに対する帯域を示したものである。この表で「従来例」として示したのは先行技術として説明した特許文献1であり、障害時にも通信を継続するために必要とする必要帯域が伝送対象信号の帯域の2倍となっている。この図21で第2の実施例として説明した例は、数値Mの値が“1”で数値Nの値が“2”となっているとき、あるいは数値Mの値が“2”で数値Nの値が“4”となっているときで、障害時にも通信を継続するために必要とする必要帯域が共に伝送対象信号の帯域の1.5倍となっている。各種の値を組み合わせると、従来例として示した場合よりも必要帯域が多くなるという場合も発生する。そこで従来例よりも帯域の減少を達成できる組み合わせに対してはアンダーラインを付している。
【0073】
このように伝送対象信号をN本の伝送路に分かれる信号に分割し、分割したこれらN通りの信号(ここでM、Nは共に正の整数。)に対してM通りの冗長信号を生成して、(M+N)通りの信号から伝送対象となる信号を回復するようにすることで、伝送路の一部に障害が発生しても、この伝送路を切り離して通信を継続することができる。そして、この図21より明らかなように数値Mが数値Nよりも小さい整数で数値Mが“1”以上のときに、障害時にも通信を継続するために必要とする必要帯域が“2”よりも少ない値となり、「従来例」として示したのは先行技術よりも必要帯域が減少することになる。
【0074】
なお、図21では、数値Nの値を値“1”から値“8”までとし、数値Mの値を値“0”から値“3”までとしたが、これらよりも多い整数の組合わせ採用できることはもちろんである。
【0075】
【発明の効果】
以上説明したように本発明によれば、伝送の対象となる信号をN分割して分割前の伝送の対象となる信号の各ビットの読み取られる速度のN分の1の速度でN本の伝送路にそれぞれ分割信号として送出すると共に、これらの分割信号を基にして所定の論理でM個の冗長信号を作成してこれらをM本の伝送路に冗長信号として送出するので、いずれかの分割信号側の伝送路に障害が発生しても、冗長信号を基にしてこれを再生することができる。しかも分割によって信号の送出に必要な帯域を狭めたので、Mが“1”以上でN未満の整数の本発明では伝送路の総本数が2Nに至らず、従来の現用系と予備系を用いた場合の2倍よりも少ない値とすることができ、インターネット網等の複雑な構成の通信ネットワークで特に信頼性のよい伝送システムを構築することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における伝送システムの構成の概要を示したシステム構成図である。
【図2】第1の実施例の冗長信号付加部の構成の概要を表わしたブロック図である。
【図3】第1の実施例の1対2分配部の構成を表わしたのブロック図である。
【図4】第1の実施例の冗長信号生成部の具体的な構成を表わした回路図である。
【図5】第1の実施例で受信側ノードの信号選択部の具体的な構成を表わしたブロック図である。
【図6】第1の実施例で1対2分配部に関連する信号とこれらの時間軸上の配置関係を示したタイミング図である。
【図7】第1の実施例で図4に示した冗長信号生成部の生成する信号の時間軸上の配置関係を示したタイミング図である。
【図8】第1の実施例で第2の伝送路と第3の伝送路のそれぞれの信号と、第1の伝送路に送出される信号の具体的な値の組み合わせを示した真理値表を表わした図である。
【図9】第1の実施例における障害判定テーブルの内容を示した説明図である。
【図10】第1の実施例における信号再生テーブルの内容を表わした説明図である。
【図11】通信ネットワークの第1の態様を示した説明図である。
【図12】通信ネットワークの第2の態様を示した説明図である。
【図13】通信ネットワークの第3の態様を示した説明図である。
【図14】図13に示した通信ネットワークで3本の通信経路を伝送路を共用せずに形成した例を示した説明図である。
【図15】図13に示した通信ネットワークで3本の通信経路を伝送路を一部共用して形成した例を示した説明図である。
【図16】本発明の第2の実施例における伝送システムの構成の概要を示したシステム構成図である。
【図17】第2の実施例の冗長信号付加部の要部を表わしたブロック図である。
【図18】図17に示した1対N分配部に関連する信号とこれらの時間軸上の配置関係を示したタイミング図である。
【図19】第2の実施例で冗長信号生成部の生成する信号を表わしたタイミング図である。
【図20】第2の実施例における信号選択部の具体的な構成を表わしたブロック図である。
【図21】数値Nと数値Mの各種組み合わせに対する帯域を示した説明図である。
【図22】従来提案された伝送システムの原理的な構成を表わしたシステム構成図である。
【図23】図22に示した伝送システムの送信側ノードの原理的な構成を示した説明図である。
【図24】図22に示した伝送システムの受信側ノードの概要を示すブロック図である。
【符号の説明】
200、500 伝送システム
201、501 送信側ノード
202、502 受信側ノード
203、503 伝送対象信号
204、504 伝送路
205、505 冗長信号付加部
206、506 信号選択部
207、507 伝送された信号
212、512 冗長信号生成部
213、513 信号
214、514 冗長信号
231 排他的論理和回路
241、541 バッファメモリ
242、542 障害検出部
243、543 信号再生部
245、545 障害判定部
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a transmission system capable of continuing communication even when a transmission path fails.
[0002]
[Prior art]
If transmission of a signal is interrupted due to a failure in a transmission path, there is a problem that real-time signal transmission cannot be performed. Therefore, a technique has been proposed in which a transmission path is switched without interruption when a transmission path failure occurs. A typical one of them is one in which a plurality of transmission lines are provided to transmit the same signal (for example, Patent Document 1). In this proposal, a signal transmitted through another transmission path can be adopted even if a failure occurs in some transmission paths.
[0003]
FIG. 22 shows a principle configuration of a transmission system according to this proposal. In this transmission system 100, a first transmission path 104 and a second transmission path 104 for branching and transmitting the same transmission target signal 103 between a transmission side node 101 and a reception side node 102. 1 , 104 2 Are provided in total. The receiving node 102 has first and second transmission paths 104 1 , 104 2 A selector 105 for selecting one of the two is arranged. The signal selected by the selector 105 becomes the transmitted signal 106.
[0004]
FIG. 23 shows the configuration of the transmitting node according to this proposal. In the transmitting node 101, the transmission target signal 103 is split into two, and the same signal is transmitted to the first and second transmission paths 104. 1 , 104 2 Will be sent to
[0005]
FIG. 24 shows the configuration of the receiving node according to this proposal. The receiving node 102 is connected to the first transmission path 104 1 Buffer memory 111 connected to 1 And first failure detection unit 112 1 And the second transmission path 104 2 Buffer memory 111 connected to 2 And second failure detection unit 112 2 And the first and second buffer memories 111 1 , 111 2 Selector 105 connected to the output side of the first and second and first and second failure detection units 112 1 , 112 2 Detection result 113 1 , 113 2 And a failure determination unit 114 that determines a failure by inputting the input.
[0006]
First failure detection unit 112 1 Is the first transmission path 104 1 Monitor the signal received from the server, and if a failure is detected, the detection result 113 1 And outputs a signal indicating the occurrence of a failure to the failure determination unit 114. Second failure detection unit 112 2 Similarly, the second transmission path 104 2 Monitor the signal received from the server, and if a failure is detected, the detection result 113 2 And outputs a signal indicating the occurrence of a failure to the failure determination unit 114. The failure determination unit 114 calculates the detection results 113 1 , 113 2 Is input, a transmission path in which no failure has occurred is determined, and a selector control signal 115 indicating the transmission path is supplied to the selector 105. First and second transmission paths 104 1 , 104 2 In the state in which both of them have not failed, a signal indicating the transmission path set in advance as the selector control signal 115 is output to the selector 105.
[0007]
First and second buffer memories 111 1 , 111 2 Are the first and second transmission paths 104 1 , 104 2 Is compensated for the difference in the delay time of the signal due to the difference in the length, so that the signal transmitted from the transmitting node 101 (FIG. 22) at the same timing is supplied to the input unit of the selector 105. In this Patent Document 1, the first and second buffer memories 111 1 , 111 2 The first and second transmission paths 104 by changing the read frequency of the signal from 1 , 104 2 Addresses length differences and length changes.
[0008]
Thus, in the transmission system 100 proposed in Patent Document 1, the first and second transmission paths 104 1 , 104 2 Since the length difference is adjusted, these transmission paths 104 1 , 104 2 When a failure occurs in one of them, the failure determination unit 114 instructs the switching by the selector control signal 115 in response thereto, and the selector 105 selects the signal in which the failure has not occurred, and outputs the signal without interruption. 106 is output, and communication can be continued even when a failure occurs.
[0009]
[Patent Document 1]
JP 2002-339331 A (paragraph 0046, FIG. 1)
[0010]
[Problems to be solved by the invention]
However, in the proposed transmission system 100, the signal band required for transmission is twice as large as the signal band originally required for the signal to be transmitted. That is, the transmission-side node 101 branches the transmission target signal 103, and the first and second transmission paths 104 corresponding to the so-called working system and protection system. 1 , 104 2 Because it is transmitted to
[0011]
Therefore, an object of the present invention is to enable communication to be continued even in the event of a failure, and to reduce the required bandwidth to a value less than twice that in the case of using the conventional active and standby systems. To provide a transmission system.
[0012]
[Means for Solving the Problems]
According to the first aspect of the present invention, (a) a bit string constituting a signal to be transmitted is periodically divided on the time axis into N (where N is an arbitrary integer equal to or greater than "2"), and the divided bit stream is divided. Divided signal transmitting means for transmitting each bit string as a divided signal to N transmission paths at a rate of 1 / N of a reading speed of each bit of a signal to be transmitted before the division, and the divided signal; The divided signals transmitted to the N transmission paths by the transmission means are sequentially input, and M (where M is an integer of 1 or more and less than N) redundant signals are generated based on the divided signals. And a transmission node having redundant signal transmitting means for allocating these to M transmission paths and sequentially transmitting the divided signals as redundant signals having the same speed as the divided signal; Sent by transmission Fault detecting means for separately receiving the split signal and the redundant signal and detecting these faults; fault determining means for specifying a failed transmission line based on the detection result of the fault detecting means; From the divided signal and the redundant signal received through the transmission path and the M transmission paths, the transmission path in which the failure determined by the failure determination means is excluded from the divided signal and the redundant signal, and the transmission target signal is sequentially determined from the remaining signals. And a receiving node provided with signal reproducing means for reproducing the signal.
[0013]
In other words, according to the first aspect of the present invention, a signal to be transmitted is divided into N and transmitted to N transmission paths at a speed 1 / N of the speed at which each bit of the signal to be transmitted before division is read. Each of them is transmitted as a divided signal, and based on these divided signals, M redundant signals are created with a predetermined logic and transmitted as redundant signals to the M transmission lines. Even if a failure occurs in the transmission path, it can be reproduced based on the redundant signal. Moreover, since the band necessary for signal transmission is narrowed by division, the total number of transmission lines does not reach 2N under the condition that M is an integer of 1 or more and less than N, and the conventional working system and the standby system are used. The value can be less than twice as large as the case.
[0014]
According to the second aspect of the present invention, in the transmission system according to the first aspect, the receiving node separately receives and stores the divided signal and the redundant signal transmitted from the transmitting node via the N and M transmission paths, respectively. A buffer memory and read timing adjusting means for adjusting the timing of signals read from these buffer memories so as to compensate for delays of signals transmitted through the respective transmission paths when the signal reproducing means reproduces a signal to be transmitted. It is further characterized by being provided.
[0015]
In other words, according to the second aspect of the invention, the timing of signal switching due to the difference between the lengths of the M transmission lines and the N transmission lines is adjusted by controlling the reading of the buffer memory.
[0016]
According to a third aspect of the present invention, in the transmission system according to the first aspect, the N transmission lines and the M transmission lines are all configured by different transmission lines.
[0017]
That is, according to the third aspect of the present invention, since the N and M transmission lines are all constituted by different transmission lines, communication can be continued even if a failure occurs in a node in the middle.
[0018]
According to a fourth aspect of the present invention, in the transmission system according to the first aspect, at least a part of the N transmission lines and the M transmission lines are shared transmission lines sharing the same transmission line.
[0019]
That is, the invention according to claim 4 shows a case where the same transmission line is shared by using different transmission bands.
[0020]
According to a fifth aspect of the present invention, in the transmission system according to any one of the first to fourth aspects, the N transmission lines and the M transmission lines are time-division multiplexed transmission lines.
[0021]
That is, the invention according to claim 5 indicates that a communication cable such as one optical fiber can be used as a plurality of transmission paths (channels) by time division multiplexing.
[0022]
According to a sixth aspect of the present invention, in the transmission system according to any one of the first to fourth aspects, the N transmission lines and the M transmission lines are wavelength-division multiplexed transmission lines.
[0023]
That is, the invention according to claim 6 shows that one communication cable such as an optical fiber can be used as a plurality of transmission paths (channels) by wavelength multiplexing.
[0024]
According to a seventh aspect of the present invention, in the transmission system according to the first aspect, N is an integer “2”, M is an integer “1”, and the redundant signal is a 2-bit bit serial signal to be transmitted. The transmission node sends a divided signal obtained by dividing the signal to be transmitted to a total of three transmission lines one bit at a time and a redundant signal toward the reception node. It is characterized by things.
[0025]
That is, the seventh aspect of the invention exemplifies the simplest transmission system. The first embodiment described below corresponds to this.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
[0027]
【Example】
Hereinafter, the present invention will be described in detail with reference to examples.
[0028]
<First embodiment>
[0029]
FIG. 1 shows an outline of a configuration of a transmission system according to a first embodiment of the present invention. The transmission system 200 includes first to third transmission paths 204 for separately transmitting three types of signals based on a transmission target signal 203 between a transmission-side node 201 and a reception-side node 202. 1 ~ 204 3 Is provided. The transmission-side node 201 is provided with a redundant signal adding unit 205 for additionally creating a predetermined redundant signal in the transmission target signal 203. A signal selection unit 206 is arranged in the receiving node 202. The signal selection unit 206 includes the first to third transmission paths 204 1 ~ 204 3 Is reproduced from the transmitted signal, and is output as the transmitted signal 207.
[0030]
FIG. 2 shows an outline of the configuration of the redundant signal adding unit in the transmitting node according to the first embodiment. The redundant signal adding unit 205 receives the transmission target signal 203, divides the signal into two signals, and 2 And the third transmission path 204 3 And a redundant signal generation unit 212 that generates a redundant signal. Redundant signal generation section 212 outputs signal 213 output from one-to-two distribution section 211. 2 213 3 To generate a redundant signal 214 for one transmission line necessary for continuing communication even when a transmission line failure occurs, 1 Output.
[0031]
FIG. 3 shows a specific configuration of the one-to-two distribution unit shown in FIG. The one-to-two distribution unit 211 receives the first and second flip-flop circuits 221 and 222 for branching the transmission target signal 203 and inputting them to the data input terminal D, and the clock signal 223, and divides this by two. A frequency divider 224 for dividing the frequency by 1 and an inverter 226 for inverting the frequency-divided clock signal 225 output from the frequency divider 224 are provided. The clock signal 225 after the frequency division is directly input to the clock input terminal C of the first flip-flop circuit 221, and the clock signal 227 whose logic is inverted by the inverter 226 is input to the clock input terminal C of the second flip-flop circuit 222. Is to be entered. From the output terminal Q of the first flip-flop circuit 221, the second transmission path 204 2 213 sent to 2 Is output from the output terminal Q of the second flip-flop circuit 222. 3 213 sent to 3 Is output. Note that the first and second flip-flop circuits 221 and 222, the frequency divider 224, and the inverter 226 that constitute the one-to-two distribution unit 211 are basic electronic circuits, and a detailed description of the configuration will be omitted.
[0032]
FIG. 4 shows a specific configuration of the redundant signal generator shown in FIG. The redundant signal generation unit 212 outputs the signal 213 output from the one-to-two distribution unit 211 shown in FIG. 2 213 3 Are respectively input to the exclusive OR circuits 231. The output of the exclusive OR circuit 231 becomes the redundant signal 214 and the first transmission line 204 1 Is output to
[0033]
FIG. 5 shows a specific configuration of the signal selection unit in the receiving node. The signal selection unit 206 is connected to the first transmission path 204 1 Buffer memory 241 connected to 1 And the first failure detection unit 242 1 It has. Also, the second transmission path 204 2 Buffer memory 241 connected to 2 And the second failure detection unit 242 2 And the third transmission path 204 3 Buffer memory 241 connected to 3 And the third failure detection unit 242 3 It has. First to third buffer memories 241 1 ~ 241 3 A signal reproducing unit 243 is provided on the output side of the. Further, the first to third failure detection units 242 1 ~ 242 3 On the output side, these detection results 244 1 ~ 244 3 And a failure determination unit 245 for determining which transmission path has a failure by inputting the input. The determination result 246 of the failure determination unit 245 is input to the signal reproduction unit 243, whereby the transmitted signal 207 shown in FIG. 1 is output.
[0034]
In the signal selection unit 206, the first to third failure detection units 242 1 ~ 242 3 Are the first to third transmission paths 204 1 ~ 204 3 Signals 214 and 213 transmitted 2 213 3 Is monitored, and if a failure occurs, the detection result 244 is displayed. 1 ~ 244 3 To the failure determination unit 245. The failure determination unit 245 determines the detected result 244 1 ~ 244 3 The failure is determined based on the First to third buffer memories 241 1 ~ 241 3 Are the first to third transmission lines 204 in FIG. 1 ~ 204 3 This compensates for the difference in the delay time of the signal due to the difference in the transmission distance, which is the same as the conventional proposal described with reference to FIG.
[0035]
Note that the first to third failure detection units 242 in FIG. 1 ~ 242 3 Configuration and First to Third Buffer Memory 241 for Failure Detection 1 ~ 241 3 The principle of compensating for the difference between the delay times of signals is a well-known technique and does not characterize the present invention, so a detailed description thereof will be omitted. As an example, the technique disclosed in Patent Document 1 can be used.
[0036]
Next, the operation of the one-to-two distribution unit 211 used in the transmission-side node 201 of the transmission system of the first embodiment will be described.
[0037]
FIG. 6 shows signals related to the one-to-two distribution unit and their positional relationship on the time axis. 6A shows six bits of the transmission target signal 203 as 1st to 6th time slots, one bit at a time. Numerical values “1” to “6” shown in FIG. Indicates the slot number. FIG. 3B shows the clock signal 223 shown in FIG. The clock signal 223 is synchronized with the falling edge of the clock signal 223 so that the falling edge corresponds to each bit segment of the transmission target signal 203. The frequency divider 224 (see FIG. 3) constituting the one-to-two distribution unit 211 divides the frequency of the clock signal 223 by half, so that the frequency-divided clock signal 225 is as shown in FIG. become. Since the inverter 226 inverts the logic of the clock signal 225 after the frequency division, it becomes as shown in FIG.
[0038]
The first flip-flop circuit 221 shown in FIG. 3 latches the transmission target signal 203 shown in FIG. 6A at each rising edge of the clock signal 225 shown in FIG. 6C. Then, the signal 213 shown in FIG. 2 From the output terminal Q of the first flip-flop circuit 221 to the second transmission line 204 2 Will be output. As a result, the signal 213 2 Are odd-numbered bits such as the first bit, third bit, fifth bit,... Of the transmission target signal 203. On the other hand, the second flip-flop circuit 222 latches the transmission target signal 203 shown in FIG. 6A at each rising edge of the inverted clock signal 227 shown in FIG. 6D. Then, the signal 213 shown in FIG. 3 From the output terminal Q of the second flip-flop circuit 222 to the third transmission line 204 3 Will be output. As a result, the signal 213 3 Are even-numbered bits such as the second bit, the fourth bit, the sixth bit,... Of the transmission target signal 203.
[0039]
FIG. 7 shows signals generated by the redundant signal generation unit shown in FIG. The redundant signal generation unit 212 outputs the signal 213 shown in FIG. 2 And the signal 213 shown in FIG. 3 Exclusive-OR (XOR) of Therefore, FIG. 2 FIG. 14B shows the signal 213 3 , The redundant signal 214 is as shown in FIG. However, in this figure, taking the exclusive OR of the first bit and the second bit is expressed as "1XOR2". The expression of the other exclusive OR is the same as shown in FIG.
[0040]
FIG. 8 shows a combination of each signal of the second transmission path and the third transmission path and a specific value of the signal transmitted to the first transmission path. This is the same as the XOR truth table.
[0041]
Next, the operation of the failure determination unit 245 shown in FIG.
[0042]
The failure determination unit 245 includes first to third failure detection units 242. 1 ~ 242 3 244 indicating the presence or absence of a failure from the 1 ~ 244 3 Is entered. The failure determination unit 245 has a failure determination table for determining a failure therein. In the first embodiment, the second and third transmission paths 204 2 , 204 3 The transmission target signal 203 is divided into two and transmitted to the two transmission paths, and the first transmission path 204 1 Therefore, when a failure occurs simultaneously in two or more transmission paths, the failure cannot be recovered. Therefore, data for making a determination by the failure determination unit 245 based on this is written in the failure determination table.
[0043]
FIG. 9 shows the contents of the failure determination table. The failure determination table 251 includes first to third failure detection units 242. 1 ~ 242 3 Are detected as “no failure” or “failed”, and a total of four cases are classified by combining two or more “failed” at the same time. In other cases, Is “combination other than the above”, and the determination result 246 of the failure determination unit 245 in that case is “state holding” for holding the current state.
[0044]
First to third failure detection units 242 1 ~ 242 3 Are detected as “no failure”, the determination result 246 is “state hold”, so that the signal reproducing unit 243 is held in the current state. That is, the first to third transmission paths 204 1 ~ 204 3 No change is made so that any of the above is not used. On the other hand, the first failure detection unit 242 1 Only the first transmission line 204 in which the failure is detected 1 Is output to the signal reproducing unit 243. Second failure detection unit 242 2 Only the second transmission path 204 in which the failure is detected 2 Is output to the signal reproducing unit 243. Third failure detection unit 242 3 When only a failure is detected, the third transmission line 204 in which the failure is detected 3 Is output to the signal reproducing unit 243.
[0045]
FIG. 10 shows the contents of a signal reproduction table in which a method of generating a transmitted signal with respect to the determination result provided in the signal reproduction unit is set. The signal reproduction table 252 is stored in a storage medium (not shown) such as a ROM (Read Only Memory) provided in the receiving node 202 shown in FIG. 1 similarly to the failure determination table 251 shown in FIG. . When a CPU (Central Processing Unit) (not shown) uses a predetermined control program to determine a failure or control signal reproduction, these tables 251 and 252 are referred to.
[0046]
When the determination result 246 of “state hold” is input from the failure determination unit 245, the signal reproduction unit 243 continues the same signal reproduction as the current state as shown in the signal reproduction table 252. On the other hand, when the determination result 246 indicating that “the first transmission path is not used” is input, the second transmission path 204 2 Buffer memory 241 corresponding to 2 And the third transmission path 204 3 Buffer memory 241 corresponding to 3 And multiplex the signals read from. This is because the first transmission path 204 for transmitting the redundant signal 214 1 2, the signal 213 divided into odd and even bits by the one-to-two distribution unit 211 as shown in FIG. 2 or FIG. 2 213 3 The original bit sequence is reproduced by multiplexing (FIGS. 6E and 6F).
[0047]
On the other hand, when the determination result 246 indicating that “the second transmission path is not used” is input to the signal reproducing unit 243, first, the first buffer memory 241 is used. 1 And the third buffer memory 241 3 Calculate the exclusive OR of each signal of Next, the calculation result of each exclusive OR and the third buffer memory 241 3 Is multiplexed with the signal read from This is because the first buffer memory 241 1 And the third buffer memory 241 3 Is calculated by calculating the exclusive OR of the signals of the second buffer memory 241 2 And reproduces the same signal as read out from the third buffer memory 241. 3 The original bit string is reproduced by multiplexing the signal read out from the bit stream.
[0048]
Similarly, when the determination result 246 indicating that “the third transmission path is not used” is input to the signal reproducing unit 243, first, the first buffer memory 241 is used. 1 And the second buffer memory 241 2 Calculate the exclusive OR of each signal of Next, the calculation result of each exclusive OR and the second buffer memory 241 2 Is multiplexed with the signal read from This is because the first buffer memory 241 1 And the second buffer memory 241 2 Is calculated by calculating the exclusive OR of the signals of the third buffer memory 241 3 And reproduces the same signal as read from the second buffer memory 241. 2 The original bit string is reproduced by multiplexing the signal read out from the bit stream.
[0049]
In the first embodiment described above, the transmission target signal 203 shown in FIG. 2 213 3 And a redundant signal 214 of one transmission line is generated as an exclusive OR of the transmission target signal 203. Then, the first to third transmission paths 204 as a total of three transmission paths 1 ~ 204 3 Using the redundant signal 214 and these signals 213 2 213 3 Is transmitted to the receiving node 202, and even if a failure occurs in one of the transmission paths, the transmission target signal 203 is reproduced and output as the transmitted signal 207. Communication can be continued.
[0050]
In the first embodiment, the first to third transmission paths 204 1 ~ 204 3 214, 213 transmitted through 2 213 3 Has a signal speed that is half that of the transmission target signal 203 (FIG. 6A) as shown in FIGS. 6 (e), 6 (f), and 7. Therefore, the first to third transmission paths 204 1 ~ 204 3 Is 1.5 times the signal speed of the transmission target signal 203, which is less than twice the bandwidth of the conventional example shown in Patent Document 1. How the transmission system of the first embodiment is utilized in an actual communication network will be described below with reference to various communication network modes.
[0051]
FIG. 11 shows a first mode of the communication network. This first communication network 401 is the simplest network and has a first node 402. 1 And the second node 402 2 Are connected by a transmission line 403. In such a simple first communication network 401, the band used is the same as the band of the transmission target signal 203 shown in FIG. However, if any failure occurs in the transmission path 403, communication is interrupted until the failure is recovered.
[0052]
FIG. 12 shows a second mode of the communication network. The second communication network 411 includes first to third nodes 412 1 ~ 412 3 To the transmission path 413 12 , 413 23 , 413 31 Connected in a ring. First node 412 1 To the second node 412 2 The case where the transmission target signal 203 shown in FIG. In this case, the transmission target signal 203 shown in FIG. 12 Using the first node 412 1 To the second node 412 2 To the transmission path 413 as the second path 416. 31 And transmission line 413 23 Using the first node 412 1 To the second node 412 2 , It is possible to perform communication in which two transmission paths are set between two points. The second communication network 411 is the same as the conventional transmission system described with reference to FIG. 22, and continues communication even if a failure occurs in either the first path 415 or the second path 416. be able to. However, the band used is twice as large as that of the first communication network 401 shown in FIG.
[0053]
In the transmission system 200 described in the first embodiment of the present invention, the band used is 1.5 times as large as that of the first communication network 401 shown in FIG. 11, but the ring-shaped second network shown in FIG. It cannot be applied to the communication network 411.
[0054]
FIG. 13 shows a third mode as a communication network to which the transmission system described in the first embodiment can be applied. The third communication network 421 has become popular due to the recent spread of communication networks, and each node 422 is connected in a mesh. Here, for convenience of explanation, it is assumed that they are arranged in a matrix, and only a part of the third communication network 421 is shown cut out. Each node 422 11 , 422 12 …… 422 32 , 422 33 Are the corresponding transmission paths 423 1112 , 423 1213 …… 423 3132 , 423 3233 Is connected to In the diagram of the third communication network 421, an upper left node 422 11 And lower right node 422 33 The case where the transmission target signal 203 shown in FIG. 1 is transmitted using three transmission paths as in the first embodiment will be considered.
[0055]
FIG. 14 shows a first example of this case in which three communication paths are formed without sharing a transmission path. The first path 431 is a node 422 11 Transmission line 423 from the side 1112 , 423 1213 , 423 1323 , 423 2333 Through each of the nodes 422 33 It is the route to reach. The second path 432 is connected to the node 422 11 Transmission line 423 from the side 1122 , 423 2233 Through the nodes 422 33 It is the route to reach. The third path 433 is a node 422 11 Transmission line 423 from the side 1121 , 423 2131 , 423 3132 , 423 3233 Through each of the nodes 422 33 It is the route to reach.
[0056]
In the case of the conventional transmission system in which the transmission target signal 203 shown in FIG. 1 is transmitted through each of the first to third paths 431 to 433, the transmission target signal 203 is transmitted through one transmission path. Three times the bandwidth is required. Using the transmission system of the first embodiment multiplies this by a factor of 1.5, as already explained. In addition, in the example shown in FIG. 11 And node 422 33 Does not affect other transmission paths that do not pass through this node 422 if a failure occurs in the node 422 itself. If the mesh or matrix becomes more complicated, the node 422 11 And node 422 33 More transmission line combinations that do not share transmission lines can be set.
[0057]
FIG. 15 shows, as a second example, a case where some of the three communication paths share some of the transmission paths. In this example, the first path 431 and the second path 432 are the same as the example shown in FIG. The third route 433A is connected to the node 422. 11 Transmission line 423 from the side 1121 , 423 2131 , 423 2231 , 423 2233 Through each of the nodes 422 33 It is the route to reach. That is, the second route 432 and the third route 433A are connected to the node 422. 22 And node 422 33 Transmission line 423 between 2233 Is shared. This is because the bandwidths of the transmission lines of these paths 432 and 433A are reduced to one half in the case of the first embodiment, and therefore, even when separate transmission lines cannot be used, In this way, some transmission paths can be shared. In the conventional transmission system, such sharing of the transmission path is not feasible unless the bandwidth of the transmission path in the shared portion is widened accordingly.
[0058]
When at least a part of the path is shared in this way, the signals to be multiplexed may employ a time division multiplexing method or a wavelength multiplexing method.
[0059]
<Second embodiment>
[0060]
FIG. 16 shows an outline of the configuration of a transmission system according to the second embodiment of the present invention. The transmission system 500 includes first to (M + N) transmission paths 504 for separately transmitting a signal based on a transmission target signal 503 between a transmission-side node 501 and a reception-side node 502. 1 ~ 504 M + N Is provided. The transmission-side node 501 is provided with a redundant signal adding unit 505 for additionally creating a predetermined redundant signal in the transmission target signal 503. A signal selection unit 506 is arranged in the receiving node 502. The signal selection unit 506 includes first to (M + N) th transmission paths 504. 1 ~ 504 M + N Is reproduced from the transmitted signal, and is output as the transmitted signal 507.
[0061]
FIG. 17 shows a main part of the redundant signal adding unit in the transmitting node according to the second embodiment. The redundant signal adding unit 505 receives the transmission target signal 503, divides the signal into N signals, and performs the (M + 1) th to (M + N) th transmission paths 504. M + 1 ~ 504 M + N And a redundant signal generation unit 512 for generating a redundant signal. Redundant signal generation section 512 outputs signal 513 output from one-to-N distribution section 511. 1 ~ 513 N And redundant signals 514 for the M transmission paths necessary to continue communication even when a transmission path failure occurs. 1 ~ 514 M Are generated, and these are transmitted to the first to Mth transmission paths 504. 1 ~ 504 M Output.
[0062]
The 1: N distribution section 511 of the redundant signal addition section 505 is substantially the same circuit as the 1: 2 distribution section 211 of the first embodiment shown in FIG. That is, the ratio was changed from 1 / N to 1 / N. Such a 1-to-N divider 511 includes a 1 / N frequency divider (not shown) and a signal 513. 1 ~ 513 N (M + 1)-(M + N) -th transmission path 504 for transmitting M + 1 ~ 504 M + N The clock signal corresponding to the clock signal 223 shown in FIG. 3 is sequentially shifted and started using the first to N-th flip-flop circuits (not shown) corresponding to FIG. Therefore, the illustration of the configuration of the 1: N distribution unit 511 is omitted.
[0063]
FIG. 18 corresponds to FIG. 6 of the first embodiment, and shows signals related to the one-to-N distribution unit shown in FIG. 17 and their positional relationship on the time axis. Among them, FIG. 7A shows 2N bits of the transmission target signal 503 as 1st to 2N time slots one bit at a time, and the numerical values “1” to “2N” shown in FIG. Indicates the slot number. FIG. 7B shows a clock signal 523 corresponding to the clock signal 223 shown in FIG. The clock signal 523 is synchronized with the falling edge of the clock signal 523 so that the falling edge corresponds to the division of each bit of the transmission target signal 503. Since the 1 / N frequency divider constituting the 1-to-N distribution section 511 divides the frequency of the clock signal 223 by 1 / N, the clock signal 525 after the frequency division is obtained. 1 Is as shown in FIG. The clock signal 525 is sequentially shifted by the above-described first to N-th flip-flop circuits, whereby the remaining clock signal 525 as illustrated in FIG. 2 ~ 525 N Is to be obtained.
[0064]
The first flip-flop circuit described above operates with the clock signal 525 shown in FIG. 1 Is latched at each rising edge of the transmission target signal 503 shown in FIG. As a result, as shown in FIG. 1 Is a bit string starting from the first bit and having an N-bit interval, such as the first bit, the (N + 1) th bit,... Of the transmission target signal 503. On the other hand, the second flip-flop circuit receives the clock signal 525 shown in FIG. 2 , The transmission target signal 503 shown in FIG. As a result, as shown in FIG. 2 Is a bit string starting at the second bit and having an N-bit interval, such as the second bit of the transmission target signal 503, the (N + 2) th bit... Similarly, the N-th flip-flop circuit operates the clock signal 525 shown in FIG. N , The transmission target signal 503 shown in FIG. As a result, as shown in FIG. N Is a bit sequence starting from the N-th bit and having an N-bit interval, such as the N-th bit, the second N-bit,... Of the transmission target signal 503.
[0065]
The redundant signal generation unit 512 shown in FIG. 1 ~ 513 N And M redundant signals 514 1 ~ 514 M Are generated, and these are transmitted to the first to Mth transmission paths 504. 1 ~ 504 M Output to For example, when the numerical value N has an integer value twice as large as the numerical value M, the redundant signal generating unit 512 divides N inputs into M groups obtained by dividing the numerical value N by the numerical value “2”. Then, an exclusive OR may be calculated for each.
[0066]
FIG. 19 shows a signal generated by the redundant signal generation unit when the numerical value N has an integer value twice as large as the numerical value M. The redundant signal generation unit 512 shown in FIG. 17 generates the signal 513 shown in FIG. 1 And the signal 513 shown in FIG. 2 The exclusive-OR (XOR) of the redundant signal 514 and the redundant signal 514 as shown in FIG. 1 As the first transmission path 504 1 Output to Further, an exclusive OR of the signal of the third bit and the signal of the fourth bit is calculated, and as shown in FIG. 2 As the second transmission path 504 2 Output to FIG. 11C shows the M-th transmission line 504 in the same manner. M Redundant signal 514 output to M Represents. 6D to 6F show the remaining (M + 1) to (M + N) transmission paths 504. M + 1 ~ 504 M + N 513 output to 1 ~ 513 N These are the same as FIGS. 18 (f) to 18 (h), and the description is omitted.
[0067]
FIG. 20 shows a specific configuration of the signal selection unit in the second embodiment. The signal selection unit 506 includes a first transmission path 504 1 Buffer memory 541 connected to 1 And the first failure detection unit 542 1 It has. Hereinafter, similarly, the (M + N) -th transmission line 504 M + N (M + N) -th buffer memory 541 connected to M + N And the (M + N) th failure detection unit 542 M + N It has. First to (M + N) -th buffer memories 541 1 ~ 541 M + N A signal reproducing unit 543 is provided on the output side of the. Also, the first to (M + N) -th failure detection units 542 1 ~ 542 M + N On the output side of these detection results 544 1 ~ 544 M + N And a failure determination unit 545 for determining which transmission path has a failure by inputting the input. The determination result 546 of the failure determination unit 545 is to be input to the signal reproduction unit 543, whereby the transmitted signal 507 shown in FIG. 16 is output.
[0068]
In the signal selection unit 506, first to (M + N) -th failure detection units 542 1 ~ 542 M + N Are the first to (M + N) th transmission paths 504 1 ~ 504 M + N Each signal 514 transmitted 1 ~ 514 M , 513 1 ~ 513 N Is monitored, and if a failure occurs, a detection result 544 is displayed. 1 ~ 544 M + N To the failure determination unit 545. The failure determining unit 545 determines the notified detection result 544. 1 ~ 544 M + N The failure is determined based on the First to (M + N) -th buffer memories 541 1 ~ 541 M + N Are the first to (M + N) transmission paths 504 in FIG. 1 ~ 504 M + N This compensates for the difference in the delay time of the signal due to the difference in the transmission distance, which is the same as the conventional proposal described with reference to FIG.
[0069]
The operation of the failure determination unit 545 when the numerical value N has an integer value twice as large as the numerical value M and the failure determination table used by the failure determination unit 545 are the same as those in the first embodiment, and thus description thereof is omitted. .
[0070]
<Possibility of Deformation of Second Embodiment>
[0071]
As described above, in the second embodiment of the present invention, the case where the numerical value N has an integer value twice as large as the numerical value M has been described as an example, but the relationship between the numerical value N and the numerical value M is limited to this. Not something.
[0072]
FIG. 21 shows bands for various combinations of the numerical value N and the numerical value M. In this table, the "conventional example" is shown in Patent Document 1 described as a prior art, and the required bandwidth required to continue communication even when a failure occurs is twice the bandwidth of the transmission target signal. . In the example described as the second embodiment in FIG. 21, the value of the numerical value M is “1” and the value of the numerical value N is “2”, or the value of the numerical value M is “2” and the numerical value N Is "4", and the required bandwidth required to continue communication even in the event of a failure is 1.5 times the bandwidth of the transmission target signal. When various values are combined, there may be a case where the required bandwidth is increased as compared with the case shown as the conventional example. Therefore, combinations that can achieve a reduction in bandwidth compared to the conventional example are underlined.
[0073]
In this way, the transmission target signal is divided into signals divided into N transmission paths, and M redundant signals are generated for these N divided signals (M and N are both positive integers). By recovering a signal to be transmitted from (M + N) signals, even if a failure occurs in a part of the transmission path, the transmission path can be disconnected and communication can be continued. As is clear from FIG. 21, when the numerical value M is an integer smaller than the numerical value N and the numerical value M is “1” or more, the required bandwidth required to continue communication even when a failure occurs is smaller than “2”. Is smaller, and what is shown as “conventional example” is that the required bandwidth is smaller than in the prior art.
[0074]
In FIG. 21, the value of the numerical value N is from the value “1” to the value “8”, and the value of the numerical value M is from the value “0” to the value “3”. Of course, it can be adopted.
[0075]
【The invention's effect】
As described above, according to the present invention, a signal to be transmitted is divided into N signals, and N signals are transmitted at a rate 1 / N of the speed at which each bit of the signal to be transmitted before division is read. Each of the divided signals is transmitted to the M transmission lines as a redundant signal, and the divided signals are transmitted to the M transmission lines. Even if a failure occurs in the transmission path on the signal side, it can be reproduced based on the redundant signal. In addition, since the band required for signal transmission is narrowed by division, the total number of transmission lines does not reach 2N in the present invention where M is an integer of 1 or more and less than N, and the conventional working system and standby system are used. The value can be set to a value smaller than twice as large as that in the case where the communication system is used, and a particularly reliable transmission system can be constructed in a communication network having a complicated configuration such as the Internet network.
[Brief description of the drawings]
FIG. 1 is a system configuration diagram illustrating an outline of a configuration of a transmission system according to a first embodiment of the present invention.
FIG. 2 is a block diagram illustrating an outline of a configuration of a redundant signal adding unit according to the first embodiment.
FIG. 3 is a block diagram illustrating a configuration of a one-to-two distribution unit according to the first embodiment.
FIG. 4 is a circuit diagram illustrating a specific configuration of a redundant signal generation unit according to the first embodiment.
FIG. 5 is a block diagram illustrating a specific configuration of a signal selection unit of a receiving node in the first embodiment.
FIG. 6 is a timing chart showing signals related to the one-to-two distribution unit and their positional relationship on the time axis in the first embodiment.
FIG. 7 is a timing chart showing an arrangement relationship on a time axis of signals generated by the redundant signal generation unit shown in FIG. 4 in the first embodiment.
FIG. 8 is a truth table showing combinations of signals of the second and third transmission paths and specific values of signals transmitted to the first transmission path in the first embodiment. FIG.
FIG. 9 is an explanatory diagram showing contents of a failure determination table in the first embodiment.
FIG. 10 is an explanatory diagram showing the contents of a signal reproduction table in the first embodiment.
FIG. 11 is an explanatory diagram showing a first mode of the communication network.
FIG. 12 is an explanatory diagram showing a second mode of the communication network.
FIG. 13 is an explanatory diagram showing a third mode of the communication network.
14 is an explanatory diagram showing an example in which three communication paths are formed without sharing a transmission path in the communication network shown in FIG.
FIG. 15 is an explanatory diagram showing an example in which three communication paths are formed by partially sharing a transmission path in the communication network shown in FIG. 13;
FIG. 16 is a system configuration diagram illustrating an outline of a configuration of a transmission system according to a second embodiment of the present invention.
FIG. 17 is a block diagram illustrating a main part of a redundant signal adding unit according to the second embodiment.
18 is a timing chart showing signals related to the 1: N distribution unit shown in FIG. 17 and their positional relationship on the time axis.
FIG. 19 is a timing chart showing signals generated by a redundant signal generation unit in the second embodiment.
FIG. 20 is a block diagram illustrating a specific configuration of a signal selection unit according to the second embodiment.
FIG. 21 is an explanatory diagram showing bands for various combinations of a numerical value N and a numerical value M.
FIG. 22 is a system configuration diagram showing a basic configuration of a conventionally proposed transmission system.
FIG. 23 is an explanatory diagram showing a basic configuration of a transmitting node of the transmission system shown in FIG. 22;
FIG. 24 is a block diagram illustrating an outline of a receiving node of the transmission system illustrated in FIG. 22;
[Explanation of symbols]
200, 500 transmission system
201, 501 Sender node
202, 502 Receiver node
203, 503 Transmission target signal
204, 504 transmission path
205, 505 redundant signal adding unit
206, 506 Signal selector
207, 507 transmitted signal
212, 512 redundant signal generator
213, 513 signals
214, 514 redundant signal
231 Exclusive OR circuit
241,541 buffer memory
242, 542 failure detection unit
243, 543 signal reproduction unit
245, 545 Failure judgment unit

Claims (7)

伝送の対象となる信号を構成するビット列を時間軸上で周期的にN(ただしNは“2”以上の任意の整数。)分割し、分割後のそれぞれのビット列をそれぞれ分割前の前記伝送の対象となる信号の各ビットの読み取られる速度のN分の1の速度でN本の伝送路にそれぞれ分割信号として送出する分割信号送出手段と、この分割信号送出手段によってN本の伝送路に送出されるそれぞれの分割信号を順次入力してこれらを基に所定の論理でM(ただしMは“1”以上でN未満の整数)個の冗長信号を生成し、これらをM本の伝送路に割り当てて前記分割信号と同一速度の冗長信号として順次送出する冗長信号送出手段とを備えた送信ノードと、
この送信ノードからこれらN本とM本の伝送路によって送られてきた分割信号および冗長信号を別々に受信してこれらの障害を検出する障害検出手段と、この障害検出手段の検出結果を基にして障害の発生した伝送路を特定する障害判定手段と、前記N本の伝送路とM本の伝送路をそれぞれ経て受信された分割信号および冗長信号から障害判定手段によって判定された障害の発生した伝送路を除外して、残りの信号から前記伝送の対象となる信号を順次再生する信号再生手段とを備えた受信ノード
とを具備することを特徴とする伝送システム。
A bit string constituting a signal to be transmitted is periodically divided on the time axis into N (where N is any integer equal to or greater than "2"), and each of the divided bit strings is divided by Divided signal transmitting means for transmitting each of the bits of the signal of interest as divided signals to N transmission paths at a rate of 1 / N of the reading speed of each bit, and transmitting the divided signals to N transmission paths by the divided signal transmitting means. The divided signals are sequentially input, and M (where M is an integer equal to or greater than “1” and less than N) redundant signals are generated based on the divided signals, and these signals are transmitted to M transmission lines. A transmitting node comprising redundant signal transmitting means for sequentially allocating and transmitting as a redundant signal having the same speed as the divided signal;
Fault detecting means for separately receiving the divided signal and the redundant signal sent from the transmitting node via the N and M transmission paths and detecting these faults, and based on the detection result of the fault detecting means; Fault determining means for specifying the transmission path in which the fault has occurred, and the occurrence of the fault determined by the fault determining means from the divided signal and the redundant signal received via the N transmission paths and the M transmission paths, respectively. And a signal reproducing means for sequentially reproducing the signal to be transmitted from the remaining signals excluding a transmission path.
前記受信ノードは前記送信ノードからN本とM本の伝送路によって送られてきた分割信号および冗長信号をそれぞれ別々に受信して格納するバッファメモリと、前記信号再生手段が前記伝送の対象となる信号を再生するときそれぞれの伝送路を伝送する信号の遅延を補償するようにこれらのバッファメモリから読み出す信号のタイミングを調整する読出タイミング調整手段とを更に具備することを特徴とする請求項1記載の伝送システム。The receiving node is a buffer memory for separately receiving and storing the divided signal and the redundant signal sent from the transmitting node via N and M transmission paths, respectively, and the signal reproducing means is a target of the transmission. 2. A read timing adjusting means for adjusting a timing of a signal read from these buffer memories so as to compensate for a delay of a signal transmitted through each transmission path when reproducing a signal. Transmission system. 前記N本とM本の伝送路がすべて異なる伝送路によって構成されることを特徴とする請求項1記載の伝送システム。2. The transmission system according to claim 1, wherein the N transmission lines and the M transmission lines are all configured by different transmission lines. 前記N本とM本の伝送路の少なくとも一部が同一の伝送路を共有する共有伝送路であることを特徴とする請求項1記載の伝送システム。2. The transmission system according to claim 1, wherein at least a part of the N and M transmission lines are shared transmission lines sharing the same transmission line. 前記N本とM本の伝送路は時分割多重されたそれぞれの伝送路であることを特徴とする請求項1〜請求項4いずれかに記載の伝送システム。5. The transmission system according to claim 1, wherein the N and M transmission lines are time-division multiplexed transmission lines. 前記N本とM本の伝送路は波長多重されたそれぞれの伝送路であることを特徴とする請求項1〜請求項4いずれかに記載の伝送システム。The transmission system according to any one of claims 1 to 4, wherein the N transmission lines and the M transmission lines are wavelength-division multiplexed transmission lines. 前記Nは整数“2”であり、前記Mは整数“1”であり、前記冗長信号は前記伝送の対象となるビットシリアルな信号を2ビットずつ排他的論理和をとって得られた信号であり、前記送信ノードは合計3本の伝送路に前記伝送の対象となる信号を1ビットずつ振り分けた分割信号と冗長信号を前記受信ノードに向かって送出するものであることを特徴とする請求項1記載の伝送システム。The N is an integer “2”, the M is an integer “1”, and the redundant signal is a signal obtained by exclusive ORing the bit-serial signal to be transmitted with each other by 2 bits. The transmission node transmits a divided signal obtained by dividing the signal to be transmitted to the transmission target one bit at a time on a total of three transmission lines and a redundant signal toward the reception node. 2. The transmission system according to 1.
JP2003107137A 2003-04-10 2003-04-10 Transmission system Pending JP2004320087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003107137A JP2004320087A (en) 2003-04-10 2003-04-10 Transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003107137A JP2004320087A (en) 2003-04-10 2003-04-10 Transmission system

Publications (1)

Publication Number Publication Date
JP2004320087A true JP2004320087A (en) 2004-11-11

Family

ID=33469056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003107137A Pending JP2004320087A (en) 2003-04-10 2003-04-10 Transmission system

Country Status (1)

Country Link
JP (1) JP2004320087A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235621A (en) * 2006-03-01 2007-09-13 Nec Corp Data transmission system and data transmission method
JP2010183562A (en) * 2008-12-22 2010-08-19 Gn Resound As Error correction scheme in hearing system wireless network
JPWO2010137507A1 (en) * 2009-05-28 2012-11-15 三菱電機株式会社 Communication device
JP2012253610A (en) * 2011-06-03 2012-12-20 Oki Electric Ind Co Ltd System and method for system switchover, communication device and communication program
WO2014136226A1 (en) * 2013-03-06 2014-09-12 株式会社日立製作所 Data transmission system
JP2017041772A (en) * 2015-08-20 2017-02-23 日本電信電話株式会社 Packet transmission system, packet transmission method, transmission control device, reception control device, and packet transmission program
WO2021152870A1 (en) * 2020-01-27 2021-08-05 三菱電機株式会社 Transmitting device, receiving device, and communication method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01314043A (en) * 1988-06-13 1989-12-19 Oki Electric Ind Co Ltd 5/4 conversion circuit
JPH04287543A (en) * 1991-03-18 1992-10-13 Nec Corp Parallel optical transmission circuit
JPH0983603A (en) * 1995-09-13 1997-03-28 Chubu Nippon Denki Software Kk Data communication method and device
JPH11136220A (en) * 1997-06-04 1999-05-21 Toshiba Corp Code transmission method, transmitter, receiver and communication system
JPH11331132A (en) * 1998-05-20 1999-11-30 Fujitsu Ltd System and equipment for optical transmission
JP2001203749A (en) * 2000-01-20 2001-07-27 Mitsubishi Electric Corp Device and system for high efficiency data transmission
JP2001298480A (en) * 2000-04-12 2001-10-26 Toshiba Corp Data transmission system
JP2002353931A (en) * 2001-05-30 2002-12-06 Nec Corp Method and device for hit-less switching
JP2002368811A (en) * 2001-06-07 2002-12-20 Nippon Telegr & Teleph Corp <Ntt> Data transmission method, data transfer system, transmitter, and receiver

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01314043A (en) * 1988-06-13 1989-12-19 Oki Electric Ind Co Ltd 5/4 conversion circuit
JPH04287543A (en) * 1991-03-18 1992-10-13 Nec Corp Parallel optical transmission circuit
JPH0983603A (en) * 1995-09-13 1997-03-28 Chubu Nippon Denki Software Kk Data communication method and device
JPH11136220A (en) * 1997-06-04 1999-05-21 Toshiba Corp Code transmission method, transmitter, receiver and communication system
JPH11331132A (en) * 1998-05-20 1999-11-30 Fujitsu Ltd System and equipment for optical transmission
JP2001203749A (en) * 2000-01-20 2001-07-27 Mitsubishi Electric Corp Device and system for high efficiency data transmission
JP2001298480A (en) * 2000-04-12 2001-10-26 Toshiba Corp Data transmission system
JP2002353931A (en) * 2001-05-30 2002-12-06 Nec Corp Method and device for hit-less switching
JP2002368811A (en) * 2001-06-07 2002-12-20 Nippon Telegr & Teleph Corp <Ntt> Data transmission method, data transfer system, transmitter, and receiver

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235621A (en) * 2006-03-01 2007-09-13 Nec Corp Data transmission system and data transmission method
JP2010183562A (en) * 2008-12-22 2010-08-19 Gn Resound As Error correction scheme in hearing system wireless network
JPWO2010137507A1 (en) * 2009-05-28 2012-11-15 三菱電機株式会社 Communication device
JP2012253610A (en) * 2011-06-03 2012-12-20 Oki Electric Ind Co Ltd System and method for system switchover, communication device and communication program
WO2014136226A1 (en) * 2013-03-06 2014-09-12 株式会社日立製作所 Data transmission system
JP6041976B2 (en) * 2013-03-06 2016-12-14 株式会社日立製作所 Data transmission system
JP2017041772A (en) * 2015-08-20 2017-02-23 日本電信電話株式会社 Packet transmission system, packet transmission method, transmission control device, reception control device, and packet transmission program
WO2021152870A1 (en) * 2020-01-27 2021-08-05 三菱電機株式会社 Transmitting device, receiving device, and communication method
JPWO2021152870A1 (en) * 2020-01-27 2021-08-05
JP7394889B2 (en) 2020-01-27 2023-12-08 三菱電機株式会社 Transmitting device, receiving device and communication method

Similar Documents

Publication Publication Date Title
CN110431763A (en) Communication equipment, communication system, communication instrument and communication means
JP2004320087A (en) Transmission system
US20040196847A1 (en) Method and device for virtual concatenation transmission
KR100970351B1 (en) Data transfer device, clock switching circuit and clock switching method
JP4855878B2 (en) Multi-ring network system
JP4199994B2 (en) Signal communication apparatus and signal communication system
US20150207580A1 (en) Method, system and device for synchronization clocks
JP3308908B2 (en) Transmission system
US20080192625A1 (en) Redundant switching system, redundant switching method and recording medium
US20060239301A1 (en) Method for compensating for internal delays within each node and transmission delays between the nodes
US7221687B2 (en) Reference timing architecture
JP2006311416A (en) Data transmission system
US20220173815A1 (en) Optical communication system and optical communication method
US6959011B2 (en) Data transmission and reception system, data transmitter and data receiver
JP6684731B2 (en) Signal converter
JP2611805B2 (en) Transmission line switching method
US7804788B2 (en) Ring type network system including a function of setting up a path
JP2008167128A (en) Uninterruptible communication system and uninterruptible communicating method
US6418116B1 (en) Transmission system having an uninterrupted switchover function for a plurality of lines
JP5610985B2 (en) Non-instantaneous switching device and method
JP4819596B2 (en) Transmission equipment
JPH0338128A (en) Hitless switching method
JP5189567B2 (en) Ring network system clock transmission method and node device
JPH01263566A (en) System for measuring transmission delay difference
JP4712233B2 (en) Transmission equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331