JP2004311804A - Wiring board and manufacturing method thereof, and element mount board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof, and element mount board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2004311804A JP2004311804A JP2003104861A JP2003104861A JP2004311804A JP 2004311804 A JP2004311804 A JP 2004311804A JP 2003104861 A JP2003104861 A JP 2003104861A JP 2003104861 A JP2003104861 A JP 2003104861A JP 2004311804 A JP2004311804 A JP 2004311804A
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- conductor pattern
- exfoliated
- layer
- peeled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、転写法によって形成された導体パターンを有する配線基板及びその製造方法、その配線基板に素子が実装された素子実装基板及びその製造方法に関する。更に詳しくは、導体パターンの転写時に合わせて絶縁材の薄型化や厚さ制御が行える配線基板及びその製造方法、素子実装基板及びその製造方法に関する。
【0002】
【従来の技術】
近年、携帯電話機やPDA(Personal Digital Assistant)、ノート型コンピュータ等の電子機器の小型化、高機能化に伴い、これらを構成する電子部品の高密度実装化が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や、電子部品が実装される配線基板上の導体パターンの微細化等によって進められてきた。
【0003】
また、近年においては、複数の配線基板を積層することによって三次元的な配線の引き回しを可能とする多層配線基板の開発が進められ、更には、この多層配線基板に対し、チップ抵抗やチップコンデンサあるいは半導体ベアチップ等の素子を内蔵して、実装効率の更なる向上を図った素子実装基板の開発も進められている。
【0004】
配線基板にファインピッチな導体パターンを形成する方法として、従来より、転写法が知られている。この転写法による製造プロセスは、主として、転写シートの一表面に導体パターンを形成する工程と、その導体パターンを転写シートごと絶縁層へ貼り合わせる工程と、転写シートを分離して導体パターンを絶縁層に転写する工程とを有している。この種の従来技術として、例えば特許文献1がある。
【0005】
【特許文献1】
特開平10−107445号公報
【0006】
以下、図23を参照して説明する。
(図23Aの工程)
絶縁層70にビアホール71を形成する。このビアホール71は例えばレーザ加工やマイクロドリルなどによって形成される。そして、そのビアホール71内に金属粉末を含有する導電ペースト72を充填する。
【0007】
(図23Bの工程)
樹脂製の転写シート73に導体パターン74を形成する。例えば、転写シート73の表面に金属箔を接着した後、この金属箔の表面にレジストをパターニングした後、エッチング処理及びレジスト除去を行って導体パターン74が形成される。
【0008】
(図23Cの工程)
導体パターン74を、導電ペースト72が充填されたビアホール71に位置合わせして転写シート73を絶縁層70の表面に貼り付ける。その後、転写シート73を剥がすことにより、ビアホール71に接続する導体パターン74を表面に有する配線基板が得られる。
【0009】
このようにして作製した一単位の配線基板を複数作製し、これらを積層圧着することにより多層配線基板を作製することができる。
【0010】
【発明が解決しようとする課題】
上記特許文献1の従来例では、導体パターン74の転写時には導体パターン74と導電ペースト72との接合に主眼がおかれており、また既に絶縁層70にビアホール71及び導電ペースト72が形成されていることなどから、絶縁層70の厚さ制御や面方向に関して均一な厚さに調整するといったことができない。また、転写時に導体パターン74とビアホール71との位置合わせが必要であり、導体パターン74が微細化してくるとこれへの対応が困難となる。あるいは厳密な工程管理が要求されコスト高をもたらしてしまう。
【0011】
本発明は上述の問題に鑑みてなされ、その目的とするところは、導体パターンの転写工程時に、合わせて被転写体である絶縁材の薄型且つ厚さの均一化が図れる配線基板及びその製造方法、素子実装基板及びその製造方法を提供することにある。
【0012】
【課題を解決するための手段】
本発明の配線基板では、絶縁材の一表面に第1の剥離体から転写された導体パターンが、未硬化の絶縁材を第1の剥離体と第2の剥離体とで狭圧し、第1の剥離体を絶縁材から剥離することで転写されたことを特徴としている。
【0013】
本発明の配線基板の製造方法は、第1の剥離体に導体パターンを形成する工程と、未硬化の絶縁材の一表面に導体パターンを密着させ、他表面に第2の剥離体を密着させて、第1の剥離体と第2の剥離体とで絶縁材を狭圧する工程と、第1の剥離体を絶縁材から剥離して導体パターンを絶縁材に転写する工程と、第2の剥離体を絶縁材から剥離する工程とを有することを特徴としている。
【0014】
このように、絶縁材の一表面に導体パターンを圧着させると共に、他表面にも絶縁材に対して剥離可能な第2の剥離体を圧着させて未硬化(Bステージの半硬化状態や、熱可塑性樹脂の軟化した状態や、ペーストあるいは液状の状態なども含む)の絶縁材を挟み込むので、一表面に対する導体パターンの転写と合わせて絶縁材の厚さ制御を行うことができる。加圧条件や加熱条件を絶縁材の材質に応じて適宜調整することで、面方向に関して厚さにばらつきのない均一な厚さの、しかも非常に薄い配線基板を得ることができる。
【0015】
絶縁材として例えば熱硬化性樹脂を用いた場合には、絶縁材が狭圧された状態で第1及び第2の剥離体を加熱し、第1及び第2の剥離体からの伝熱により絶縁材を熱硬化させることができる。このとき、絶縁材と第1及び第2の剥離体は面接触で密着しているため、絶縁材をその面方向に関して均一に加熱して硬化させることができ反りを抑制することができる。したがって、第1及び第2の剥離体は熱伝導率が等しいあるいは近い値の材料を用いることが好ましい。
【0016】
その他、絶縁材として光硬化性樹脂を用いて例えば紫外線などの光照射により絶縁材を硬化させてもよい。また、絶縁材には、紙、ガラス布、ガラス繊維などを混合させて強度の向上を図ってもよい。
【0017】
また、第2の剥離体をその一部を絶縁材に残して剥離し、その残された第2の剥離体をマスクとして、導体パターンに達する層間接続孔を絶縁材に形成するようにすれば、工程の簡略化及びコスト低減が図れる。
【0018】
第1の剥離体は、導体パターンの平面度を維持するため及びハンドリング性を向上させるための支持体として機能する。したがって、この要求に応えるべき強度等の機械的性質及び耐熱温度等の材料学的性質を具備するように構成される。
【0019】
第1及び第2の剥離体は、最終的には絶縁材から剥離されて残らない。その剥離を容易とするための剥離層を有していることが好ましい。剥離層としては、例えば複数の金属層を積層させた構成が挙げられる。この構成の場合には、例えば350℃ほどの熱プレス工程を経ても寸法変化や変質などが生じないという利点がある。
【0020】
また、他の剥離層の構成として、剥離されるべき表面の所定部位に離型剤が塗布された樹脂層が挙げられる。更に、他の剥離層として熱発泡層を用いてもよく、この場合、所定温度への加熱処理により熱発泡層を発泡させて転写用支持体の剥離が可能である。
【0021】
あるいは、剥離層は設けずに、第1の剥離体又は第2の剥離体を溶解させて絶縁材から剥離させてもよい。
【0022】
また、導体パターンを、導電性の第1の剥離体に電気めっき法で形成すれば、アディティブ法によるパターンめっき技術を用いて微細な導体パターンを高精度に形成できる。
【0023】
本発明の素子実装基板は、未硬化の絶縁材を第1の剥離体と第2の剥離体とで狭圧し、第1の剥離体を絶縁材から剥離することで転写された導体パターンに、素子が電気的に接続されて実装されたことを特徴としている。
【0024】
本発明の素子実装基板の製造方法は、第1の剥離体に導体パターンを形成する工程と、未硬化の絶縁材の一表面に導体パターンを密着させ、他表面に第2の剥離体を密着させて、第1の剥離体と第2の剥離体とで絶縁材を狭圧する工程と、第1の剥離体を絶縁材から剥離して導体パターンを絶縁材に転写する工程と、第2の剥離体を絶縁材から剥離する工程と、導体パターンと電気的に接続させて素子を実装する工程とを有することを特徴としている。
【0025】
絶縁材が導体パターンと密着されて狭圧されることで導体パターンを絶縁材表面上に平坦に形成させることができ、微小な素子であっても高精度に実装させることができる。
【0026】
素子としては、例えば、チップ抵抗、チップコンデンサなどの受動素子や、半導体ベアチップ、半導体パッケージ部品などの能動素子などが挙げられる。
【0027】
また、厚さ方向を貫通する凹所が形成された補強材を絶縁材に貼り合わせて、その凹所内に位置させて素子を実装すれば、素子実装基板の変形や反りを抑制して寸法安定性やハンドリング性の向上を図ることができる。
【0028】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照して説明する。
【0029】
(第1の実施の形態)
図1〜図5は、第1の実施の形態による配線基板の製造工程を示す。
【0030】
(図1Aの工程)
例えば厚さ140μmほどの銅箔2の一表面に剥離層3を形成して第1の剥離体1を作製する。剥離層3は、例えば厚さ0.01μmほどのCr層と、厚さ0.15μmほどの(Ni−Co)層の2層の金属層から構成される。Cr層は銅箔2を給電体とした電気めっき法で銅箔2の表面上に析出され、(Ni−Co)層は同じく銅箔2を給電体とした電気めっき法でCr層の表面上に析出される。
【0031】
Cr層と(Ni−Co)層は、例えば350℃ほどの温度でも金属接合しない特性を有し、したがって後工程で熱プレスを受けても簡単に剥離させることができる。この場合、Cr層と(Ni−Co)層との境界で剥離可能である。
【0032】
また、剥離層3としては上記構成以外にも、例えばCr層の1層構造、Ni層の1層構造、Cr層と(Ni−Cr)層との2層構造、Cr層とNi層との2層構造などとしてもよい。
【0033】
(図1Bの工程)
以上のように構成される第1の剥離体1に、後の工程で絶縁材に転写されるべき導体パターン4を形成する。具体的には、先ず、剥離層3の表面に所望の形状にパターニングされためっきレジスト(図示せず)を形成する。
【0034】
次いで、第1の剥離体1を銅の電解浴中に浸漬してカソード電極に接続し、銅の電気めっき膜を析出させる。その後めっきレジストを除去して銅材料からなる導体パターン4が得られる。
【0035】
一般に、ウェットエッチング法によって導体膜の不要部分を除去してパターニングする方法(サブトラクティブ法)に比べて、電気めっき法によって必要な部分にのみ導体膜を析出させて導体パターンを形成する方法(アディティブ法)の方が微細なパターンを形成することができるので、本実施の形態によれば、ラインアンドスペースが例えば10μm/10μmといった微細な導体パターン4を高精度に形成することができる。
【0036】
また、第1の剥離体1の全厚のほとんどを占める銅箔2は寸法変化が小さく、よって、以下に続く工程中における導体パターン4の寸法変化を抑制して微細な導体パターン4の寸法精度を安定して保つことができる。
【0037】
(図2C、Dの工程)
上記第1の剥離体1に形成された導体パターン4を絶縁材5に転写する工程である。この工程に際しては、第1の剥離体1に加えてこの第1の剥離体1と同様な構成の第2の剥離体6も用いる。
【0038】
すなわち、第2の剥離体6は、銅箔7の一表面に、例えばCr層と(Ni−Co)層の2層の金属層からなる剥離層8を形成して構成される。なお、第2の剥離体6には転写用の導体パターンは形成されていない。
【0039】
絶縁材5は、例えばガラス布にワニス状のエポキシ樹脂を含浸させてBステージの半硬化状態としたフィルム状のプリプレグである。
【0040】
この絶縁材5の一表面に上記導体パターン4を密着させ、更に他表面には第2の剥離体6の剥離層8を密着させて、第1の剥離体1、絶縁材5及び第2の剥離体6を図示しない熱プレス装置の熱板間で加熱させながら狭圧する(図2D)。
【0041】
これによって、絶縁材5を数μm〜数十μmの薄さにすることができ、しかも面方向にわたってその厚さを均一とすることができる。また、導体パターン4間の間隙が微小であっても隙間なく絶縁材5をその間隙に充填させることができる。更に、導体パターン4は絶縁材5の表面に埋め込まれて、導体パターン4と絶縁材5双方の表面を面一にして凹凸のない平坦な表面が得られる。
【0042】
また、絶縁材5の材質に応じて加圧圧力と加熱温度を制御することで、絶縁材5の厚さを調整して例えば特性インピーダンスなどの電気的特性を制御することができる。
【0043】
また、絶縁材5はその両表面全体が、金属である第1及び第2の剥離体1、6で密着された状態でこれら第1及び第2の剥離体1、6からの伝熱によって加熱される。したがって、絶縁材5をその面方向に関して偏りなく加熱させることができ、よって面方向に関して均一に樹脂の熱硬化を進ませて反りの発生を抑制できる。
【0044】
絶縁材5としては、上述した剥離層3を構成するCr層と(Ni−Co)層とが金属接合しない350℃ぐらいの温度までの加熱で変形や変質しない材料を用いることができる。
【0045】
例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ビスマレイミド・トリアジン樹脂などの熱硬化性樹脂を用いることができる。熱硬化性樹脂の場合には、絶縁材5を熱硬化温度よりも低い温度で軟化させて所望の厚さにしたり導体パターン4との密着力を高めたりした後、更なる高温加熱によって完全に硬化させる。
【0046】
あるいは、熱硬化性樹脂に限らず、液晶ポリマー、ポリエーテルエーテルケトン、ポリエーテルイミドなどの熱可塑性樹脂を用いてもよい。この場合には、絶縁材5を加熱軟化させた後高温加熱を行わなくても常温で硬化させることができる。
【0047】
また、絶縁材5と特性の異なる他の絶縁層が積層されているとその絶縁層を変形させたり変質させたりしてしまうおそれがあるが、本実施の形態では熱プレスを行うべき積層体は絶縁材5以外は金属であるのでそのようなことはない。
【0048】
(図3Eの工程)
上記熱プレス工程にて絶縁材5がCステージの完全硬化状態となると、第2の剥離体6が絶縁材5から剥離される。具体的には剥離層8におけるCr層と(Ni−Co)層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上記熱プレスは、Cr層と(Ni−Co)層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもCr層と(Ni−Co)層は簡単に剥離可能である。
【0049】
(図3Fの工程)
上記剥離工程にて、絶縁材5の他表面には、2層構造の剥離層8のうちの1層(Ni−Co)層8aが残る。この(Ni−Co)層8aに図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしてウェットエッチングにて選択的に開口9を形成する。
【0050】
(図4Gの工程)
上記開口9が形成された(Ni−Co)層8aをマスクとして、開口9に臨む絶縁材5の部分を例えばレーザエッチングする。これにより、導体パターン4に達する層間接続孔10が絶縁材5に形成される。なお、レーザエッチングに限らず、ウェットエッチングやドライエッチング、あるいはドリル加工にて層間接続孔10を形成してもよい。
【0051】
このように、第2の剥離体6の剥離時に絶縁材5に残された剥離層の一部をそのまま層間接続孔形成用のマスクとして用いることで、別途レーザエッチング用のマスクを形成する工程を省け、工程の簡略化及びコスト低減が図れる。
【0052】
(図4Hの工程)
第1の剥離体1を給電体として銅の電解浴中にて電気めっきを行い、銅材料にて、層間接続孔10を埋めると共に絶縁材5の他表面側にパネルめっき膜11を形成する。
【0053】
(図5Iの工程)
めっき膜11に図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしたウェットエッチングにて(Ni−Co)層8a及びめっき膜11のパターニングを行い、導体パターン12を形成する。
【0054】
(図5Jの工程)
次いで、第1の剥離体1が絶縁材5から剥離され、導体パターン4が絶縁材5に転写される。具体的には剥離層3におけるCr層と(Ni−Co)層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上述した熱プレスは、Cr層と(Ni−Co)層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもCr層と(Ni−Co)層は簡単に剥離可能である。
【0055】
(図5Kの工程)
上記第1の剥離体1の剥離工程にて、絶縁材5の表面には、2層構造の剥離層3のうちの1層(Ni−Co)層3aが残るが、この(Ni−Co)層3aを、銅材料でなる導体パターン4は溶解させないエッチング液を用いたウェットエッチングにて除去して導体パターン4の表面を露出させる。
【0056】
これにより、絶縁材5の一表面に第1の剥離体1から転写されたファインピッチな導体パターン4が絶縁材5に対して凹凸なく平坦に形成され、更に絶縁材5の他表面に層間接続孔10を充填する導電材を介して導体パターン4と電気的に接続された導体パターン12が形成された配線基板17が得られる。
【0057】
この配線基板17は、上述した導体パターン4転写時の熱プレスにて、面方向にわたって均一な厚さでもって薄型化されており、しかも反りの発生も抑えられている。また、導体パターン4の転写と絶縁材5の均一薄型化とを同一工程で行うので工程数の増加にはつながらず、また上記した一連の工程は既存の設備を用いて行うことができるので、新たな設備の準備に係るコスト上昇も抑えることができる。
【0058】
また、絶縁材5に導体パターン4を転写した後にその導体パターン4と接続する層間接続孔10を形成するので、導体パターン4の転写時には絶縁材5との高精度な位置合わせは不要であり、導体パターン4が微細であってもレーザエッチングにて高精度に層間接続を行える。
【0059】
(第2の実施の形態)
次に本発明の第2の実施の形態について説明する。なお、上記第1の実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【0060】
(図6L、Mの工程)
上記第1の実施の形態で得られた配線基板17に、例えば樹脂やセラミックなどからなる絶縁性の補強材13を熱圧着する。補強材13の一表面には絶縁性で且つ流動性の小さい接着層14が形成されている。更に、補強材13には厚さ方向を貫く凹所15が形成されている。この凹所15の平面寸法は、配線基板17の導体パターン4aに実装すべき素子の平面寸法よりわずかに大きい。
【0061】
(図7Nの工程)
素子との接合部となる導体パターン4a上に、ぬれ性を高めて接合性を良くするための錫、ニッケル、金、銀、はんだなどの接合材16を供給あるいは形成する。
【0062】
(図7Oの工程)
素子20を凹所15に配置させて配線基板17に実装する。素子20はその導電性バンプ20aが接合材16を介して導体パターン4aと電気的に接続される。素子20の実装後、凹所15にアンダーフィル樹脂21が供給され素子20と配線基板17との接合部の保護が図られる。
【0063】
(図8の工程)
配線基板17の他表面側で露出している導体パターン12に、外部接続用端子として機能する導電性バンプ22(はんだボール、金属めっきバンプ、金属スタッドバンプなど)を接合させて素子実装基板23が得られる。
【0064】
なお、図8は図9に示す平面図における[8]−[8]線方向の断面図である。図9に示す素子実装基板23は最終的には、1個の素子20を1単位とするユニット、あるいは2個以上の素子20を1単位とするユニットに分割される。
【0065】
素子20の周囲を囲むようにして存在する補強材13によって、素子実装基板23の反りなどが抑制されると共にハンドリング性を向上させて、導電性バンプ22を介しての他の基板などへの実装工程の作業性を向上させることができる。
【0066】
また、素子の実装後に、剥離体の剥離や配線基板に対するエッチングやフォトリソグラフィなどの各種処理を行う方法においては、その実装後の処理に不良が生じた場合、素子が正常であっても製品全体としては不良となってしまう。これに対して本実施の形態では、素子20の実装後は配線基板17自体の加工は何ら行われず、既に完成した配線基板17に対して素子20を実装するだけであるので、既存の実装設備をそのまま用いることができ、更に歩留りも向上させることができる。
【0067】
(第3の実施の形態)
次に本発明の第3の実施の形態について説明する。なお、上記各実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【0068】
上記図1A〜図5Iまでの工程と同様にして、図10Aに示すように第1の剥離体1、導体パターン4、絶縁材5、導体パターン12’の積層体を得る。
【0069】
(図10A、Bの工程)
そして、その積層体と、第2の剥離体26とで、絶縁材25を狭圧する。第2の剥離体26は、銅箔27の一表面に、例えばCr層と(Ni−Co)層の2層の金属層からなる剥離層28を形成して構成される。なお、第2の剥離体26には転写用の導体パターンは形成されていない。
【0070】
絶縁材25は、例えばガラス布にワニス状のエポキシ樹脂を含浸させてBステージの半硬化状態としたフィルム状のプリプレグである。
【0071】
その絶縁材25の一表面に上記導体パターン12’を密着させ、更に他表面には第2の剥離体26の剥離層28を密着させて、第1の剥離体1、絶縁材25及び第2の剥離体26を図示しない熱プレス装置の熱板間で加熱させながら狭圧する(図10B)。
【0072】
これによって、絶縁材25を薄く、且つ面方向にわたってその厚さを均一とすることができる。また、導体パターン12’間の間隙が微小であっても隙間なく絶縁材25をその間隙に充填させることができる。
【0073】
また、絶縁材25の材質に応じて加圧圧力と加熱温度を制御することで、絶縁材25の厚さを調整して例えば特性インピーダンスなどの電気的特性を制御することができる。
【0074】
(図11Cの工程)
上記熱プレス工程にて絶縁材25がCステージの完全硬化状態となると、第2の剥離体26が絶縁材25から剥離される。具体的には剥離層28におけるCr層と(Ni−Co)層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上記熱プレスは、Cr層と(Ni−Co)層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもCr層と(Ni−Co)層は簡単に剥離可能である。
【0075】
(図11Dの工程)
上記剥離工程にて、絶縁材25の他表面には、2層構造の剥離層28のうちの1層(Ni−Co)層28aが残る。この(Ni−Co)層28aに図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしてウェットエッチングにて選択的に開口29を形成する。
【0076】
(図12Eの工程)
上記開口29が形成された(Ni−Co)層28aをマスクとして、開口29に臨む絶縁材25の部分を例えばレーザエッチングする。これにより、導体パターン12’に達する層間接続孔30が絶縁材25に形成される。なお、レーザエッチングに限らず、ウェットエッチングやドライエッチング、あるいはドリル加工にて層間接続孔30を形成してもよい。
【0077】
(図12Fの工程)
第1の剥離体1を給電体として銅の電解浴中にて電気めっきを行い、銅材料にて、層間接続孔30を埋めると共に絶縁材25の他表面側にパネルめっき膜31を形成する。
【0078】
(図13Gの工程)
めっき膜31に図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしたウェットエッチングにて(Ni−Co)層28a及びめっき膜31のパターニングを行い、導体パターン32を形成する。
【0079】
(図13Hの工程)
次いで、第1の剥離体1が絶縁材5から剥離され、導体パターン4が絶縁材5に転写される。具体的には剥離層3におけるCr層と(Ni−Co)層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上述した熱プレスは、Cr層と(Ni−Co)層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもCr層と(Ni−Co)層は簡単に剥離可能である。
【0080】
(図13Iの工程)
上記第1の剥離体1の剥離工程にて、絶縁材5の表面には、2層構造の剥離層3のうちの1層(Ni−Co)層3aが残るが、この(Ni−Co)層3aを、銅材料でなる導体パターン4は溶解させないエッチング液を用いたウェットエッチングにて除去して導体パターン4の表面を露出させる。
【0081】
これにより、図13Iに示すように、3層の導体パターン4、12’、32を有する配線基板33が得られる。絶縁材5の一表面には第1の剥離体1から転写されたファインピッチな導体パターン4が絶縁材5に対して凹凸なく平坦に形成されている。導体パターン12’は層間接続孔10を充填する導電材を介して導体パターン4と電気的に接続されている。導体パターン32は層間接続孔30を充填する導電材を介して導体パターン12’と電気的に接続されている。
【0082】
なお、図13Gの工程の後、この積層体に、上述した図10Aから始まる同様の工程を繰り返していけば、4層以上の導体パターンを有する配線基板を製造することができる。
【0083】
(第4の実施の形態)
次に本発明の第4の実施の形態について説明する。なお、上記各実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【0084】
(図17Aの工程)
上記第1の実施の形態と同様に、銅箔2の一表面に剥離層3を形成して第1の剥離体1を作製する。
【0085】
(図17Bの工程)
第1の剥離体1に、後の工程で絶縁材に転写されるべき導体パターン36を形成する。具体的には、先ず、剥離層3の表面に所望の形状にパターニングされためっきレジスト(図示せず)を形成する。
【0086】
次いで、第1の剥離体1を銅の電解浴中に浸漬してカソード電極に接続し、銅の電気めっき膜を析出させる。その後めっきレジストを除去して銅材料からなる導体パターン36が得られる。
【0087】
(図18C、Dの工程)
第1の剥離体1に形成された導体パターン36を絶縁材5に転写する工程である。この工程に際しては、第1の剥離体1に加えてこの第1の剥離体1と同様な構成の第2の剥離体6も用いる。
【0088】
第2の剥離体6は、銅箔7の一表面に、例えばCr層と(Ni−Co)層の2層の金属層からなる剥離層8を形成して構成される。剥離層8の表面上には、絶縁材5の他表面側に転写されるべき導体パターン37が電気めっき法でパターンめっきされている。
【0089】
絶縁材5は、例えばガラス布にワニス状のエポキシ樹脂を含浸させてBステージの半硬化状態としたフィルム状のプリプレグである。
【0090】
この絶縁材5の一表面に第1の剥離体1に形成された導体パターン36を密着させ、他表面には第2の剥離体6に形成された導体パターン37を密着させて、第1の剥離体1、絶縁材5及び第2の剥離体6を図示しない熱プレス装置の熱板間で加熱させながら狭圧する(図18D)。
【0091】
これによって、絶縁材5を薄く、しかも面方向にわたってその厚さを均一とすることができる。また、絶縁材5の材質に応じて加圧圧力と加熱温度を制御することで、絶縁材5の厚さを調整して例えば特性インピーダンスなどの電気的特性を制御することができる。
【0092】
また、絶縁材5はその両表面全体が、金属である第1及び第2の剥離体1、6で密着された状態でこれら第1及び第2の剥離体1、6からの伝熱によって加熱される。したがって、絶縁材5をその面方向に関して偏りなく加熱させることができ、よって面方向に関して均一に樹脂の熱硬化を進ませて反りの発生を抑制できる。
【0093】
(図19Eの工程)
上記熱プレス工程にて絶縁材5がCステージの完全硬化状態となると、第2の剥離体6が絶縁材5から剥離される。具体的には剥離層8におけるCr層と(Ni−Co)層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上記熱プレスは、Cr層と(Ni−Co)層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもCr層と(Ni−Co)層は簡単に剥離可能である。
【0094】
(図19Fの工程)
上記剥離工程にて、絶縁材5の他表面には、導体パターン37と、2層構造の剥離層8のうちの1層(Ni−Co)層8aが残る。その(Ni−Co)層8a表面に図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしてウェットエッチングにて選択的に開口9を形成する。
【0095】
(図20Gの工程)
上記開口9が形成された(Ni−Co)層8aをマスクとして、開口9に臨む絶縁材5の部分を例えばレーザエッチングする。これにより、導体パターン36に達する層間接続孔10が絶縁材5に形成される。なお、レーザエッチングに限らず、ウェットエッチングやドライエッチング、あるいはドリル加工にて層間接続孔10を形成してもよい。
【0096】
(図20Hの工程)
第1の剥離体1を給電体として銅の電解浴中にて電気めっきを行い、銅材料にて、層間接続孔10を埋めると共に(Ni−Co)層8a表面上にパネルめっき膜11を形成する。
【0097】
(図21Iの工程)
めっき膜11に図示しないレジストパターンを形成した後、そのレジストパターンをマスクとしたウェットエッチングにて(Ni−Co)層8a及びめっき膜11のパターニングを行い、導体パターン38を形成する。
【0098】
(図21Jの工程)
次いで、第1の剥離体1が絶縁材5から剥離され、導体パターン36が絶縁材5に転写される。具体的には剥離層3におけるCr層と(Ni−Co)層との境界面で剥離される。例えば、その境界面に切れ込みを入れて剥離する。上述した熱プレスは、Cr層と(Ni−Co)層とが金属接合しない温度にて行われるため、上記工程の熱ストレスを受けてもCr層と(Ni−Co)層は簡単に剥離可能である。
【0099】
(図21Kの工程)
上記第1の剥離体1の剥離工程にて、絶縁材5の表面には、2層構造の剥離層3のうちの1層(Ni−Co)層3aが残るが、この(Ni−Co)層3aを、銅材料でなる導体パターン36は溶解させないエッチング液を用いたウェットエッチングにて除去して導体パターン36の表面を露出させる。
【0100】
これにより、図21Kに示す配線基板39が得られる。絶縁材5の一表面には第1の剥離体1から転写されたファインピッチな導体パターン36が絶縁材5に対して凹凸なく平坦に形成されている。絶縁材5の他表面側には、層間接続孔10を充填する導電材を介して導体パターン4と電気的に接続された導体パターン37、38が形成されている。
【0101】
この配線基板39は、上述した熱プレスにて、面方向にわたって均一な厚さでもって薄型化されており、しかも反りの発生も抑えられている。また、導体パターン36、37の転写と絶縁材5の均一薄型化とを同一工程で行うので工程数の増加にはつながらず、また上記した一連の工程は既存の設備を用いて行うことができるので、新たな設備の準備に係るコスト上昇も抑えることができる。
【0102】
(第5の実施の形態)
次に本発明の第5の実施の形態について説明する。なお、上記各実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。本実施の形態では転写時の熱プレス工程が上記第1の実施の形態と異なる。すなわち、図2に示すようなフィルム状の絶縁材5を用いる代わりに、図14に示すようにペースト状の絶縁材34を用いている。
【0103】
(図14Aの工程)
例えばペースト状のポリイミド樹脂34を、スピンコート法、スプレー法などで第1の剥離体1における導体パターン4が形成された表面上に塗布する。
【0104】
(図14Bの工程)
その後、ポリイミド樹脂34の表面に第2の剥離体6の剥離層8を密着させて、第1及び第2の剥離体1、6間でポリイミド樹脂34を挟み込んで加熱する。第1及び第2の剥離体1、6を介した伝熱を受けてポリイミド樹脂34は硬化して、薄く且つ厚さの均一な絶縁材34’となる。以降、第1の実施の形態と同様にして工程が進められていく。
【0105】
(第6の実施の形態)
次に本発明の第6の実施の形態について説明する。なお、上記各実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【0106】
本実施の形態では、図15に示すように、第1の実施の形態と同様にして製造される配線基板52の両面側にそれぞれ素子20と素子53が実装されて素子実装基板51が構成される。
【0107】
すなわち、絶縁材5の一表面に転写によって形成された導体パターン4と層間接続されて絶縁材5の他表面に形成された導体パターン55に、素子53がその導電性バンプ53aを介して接合されている。
【0108】
絶縁材5に貼り付けられた補強材13には導体パターン4に達する貫通孔が形成され、その貫通孔に例えばはんだなどの導電材が充填されて、外部接続端子として機能する導電性バンプ54が形成されている。なお、素子は2個に限らず、3個以上の素子を配線基板52に実装してもよい。
【0109】
(第7の実施の形態)
次に本発明の第7の実施の形態について説明する。なお、上記各実施の形態と同じ構成部分には同一の符号を付し、その詳細な説明は省略する。
【0110】
本実施の形態の素子実装基板は図16に示すように、3つの素子実装基板60a〜60cを積層させた構造を有する。各素子実装基板60a、60b、60cは、上記第1及び第2の実施の形態と同様な工程にて得られる。
【0111】
素子実装基板60aの補強材13には導体パターン4に達する貫通孔が形成され、その貫通孔に例えばはんだなどの導電材61が充填されている。その導電材61に、素子実装基板60bの導電性バンプ22が接合している。素子実装基板60bの補強材13にも導体パターン4に達する貫通孔が形成され、その貫通孔に例えばはんだなどの導電材61が充填されている。その導電材61に、素子実装基板60cの導電性バンプ22が接合している。更に、これを繰り返していけば、4層以上の積層構造が得られる。
【0112】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【0113】
第1及び第2の剥離体とで絶縁材を狭圧するに際しては、図22に示すように、一対のガイドローラ41a、41b間を送られるフィルム状の絶縁材を、第1及び第2の剥離体1、6間で挟んだ状態で、一対の押圧ローラ40a、40bによって狭圧するようにしてもよい。あるいは、ローラを用いて液状樹脂を導体パターン上に塗布するロールコート法を用いてもよい。
【0114】
また、真空下で、第1及び第2の剥離体間で絶縁材を狭圧すれば、密着部における空気が完全に抜けるためボイドの発生を抑え、ファインピッチな導体パターンであっても絶縁材の充填性を高めることができる。
【0115】
なお、導体パターンや層間接続用の導体材料としては、銅に限らず、例えば銅合金、金、銀、アルミニウムなどのその他の金属、合金を用いてもよい。
【0116】
【発明の効果】
以上述べたように、本発明によれば、導体パターンの転写に際しては、未硬化の絶縁材の一表面に、第1の剥離体に形成された導体パターンを密着させ、他表面に第2の剥離体を密着させて、第1の剥離体と第2の剥離体とで絶縁材を狭圧した後、第1の剥離体を絶縁材から剥離して導体パターンを絶縁材に転写するので、何ら工程を増加させることなく絶縁材の厚さの最適化及び均一化を行える。これによって、配線基板、あるいは素子実装基板の品質向上や薄型化を実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による配線基板の製造工程断面図である。
【図2】図1に続く製造工程断面図である。
【図3】図2に続く製造工程断面図である。
【図4】図3に続く製造工程断面図である。
【図5】図4に続く製造工程断面図である。
【図6】図5に続いて行われる、第2の実施の形態による素子実装基板の製造工程断面図である。
【図7】図6に続く製造工程断面図である。
【図8】第2の実施の形態による素子実装基板の断面図である。
【図9】同素子実装基板の平面図である。
【図10】第3の実施の形態による配線基板の製造工程断面図である。
【図11】図10に続く製造工程断面図である。
【図12】図11に続く製造工程断面図である。
【図13】図12に続く製造工程断面図である。
【図14】第5の実施の形態による配線基板の製造工程断面図である。
【図15】第6の実施の形態による素子実装基板の断面図である。
【図16】第7の実施の形態による素子実装基板の断面図である。
【図17】第4の実施の形態による配線基板の製造工程断面図である。
【図18】図17に続く製造工程断面図である。
【図19】図18に続く製造工程断面図である。
【図20】図19に続く製造工程断面図である。
【図21】図20に続く製造工程断面図である。
【図22】転写工程の変形例を示す模式図である。
【図23】従来例の配線基板の製造工程断面図である。
【符号の説明】
1…第1の剥離体、2…銅箔、3…剥離層、4…導体パターン、5…絶縁材、6…第2の剥離体、7…銅箔、8…剥離層、10…層間接続孔、12…導体パターン、13…補強材、14…接着層、15…凹所、17…配線基板、20…素子、22…外部端子、23…素子実装基板、25…絶縁材、26…第2の剥離体、27…銅箔、28…剥離層、30…層間接続孔、32…導体パターン、33…配線基板、34…絶縁材、36…導体パターン、37…導体パターン、38…導体パターン、39…配線基板、51…素子実装基板、52…配線基板、53…素子、55…導体パターン、60a〜60c…素子実装基板。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring board having a conductor pattern formed by a transfer method and a method of manufacturing the same, an element mounting board having elements mounted on the wiring board, and a method of manufacturing the same. More particularly, the present invention relates to a wiring board, a method of manufacturing the same, a method of manufacturing the same, a method of manufacturing an element mounting board, and a method of manufacturing the same, in which the thickness of the insulating material can be reduced and the thickness thereof can be controlled at the time of transferring the conductive pattern.
[0002]
[Prior art]
2. Description of the Related Art In recent years, as electronic devices such as mobile phones, PDAs (Personal Digital Assistants), and notebook computers have become smaller and more sophisticated, high-density mounting of electronic components constituting these devices has become indispensable. 2. Description of the Related Art High-density mounting of electronic components has conventionally been promoted by miniaturization of electronic components, finer pitch of component terminals, miniaturization of conductor patterns on wiring boards on which electronic components are mounted, and the like.
[0003]
In recent years, the development of a multilayer wiring board that enables three-dimensional wiring by stacking a plurality of wiring boards has been promoted. Alternatively, an element mounting board incorporating a device such as a semiconductor bare chip to further improve mounting efficiency has been developed.
[0004]
As a method for forming a fine-pitch conductive pattern on a wiring board, a transfer method has been conventionally known. The manufacturing process by this transfer method mainly includes a step of forming a conductor pattern on one surface of a transfer sheet, a step of bonding the conductor pattern to the insulating layer together with the transfer sheet, and a step of separating the transfer sheet and forming the conductor pattern on the insulating layer. And a step of transferring to As this type of conventional technology, for example, there is
[0005]
[Patent Document 1]
JP-A-10-107445
[0006]
Hereinafter, description will be made with reference to FIG.
(Step of FIG. 23A)
A
[0007]
(Step of FIG. 23B)
A
[0008]
(Step of FIG. 23C)
The
[0009]
A plurality of wiring boards of one unit manufactured in this way are manufactured, and a multilayer wiring board can be manufactured by laminating and pressing them.
[0010]
[Problems to be solved by the invention]
In the conventional example of
[0011]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and has as its object to provide a wiring board and a method of manufacturing the same, in which the thickness of an insulating material, which is an object to be transferred, can be made uniform and uniform in the process of transferring a conductor pattern. And a method of manufacturing the same.
[0012]
[Means for Solving the Problems]
In the wiring board of the present invention, the conductor pattern transferred from the first release body to one surface of the insulating material narrows the uncured insulating material between the first release body and the second release body, and causes Is transferred by peeling the peeled body from the insulating material.
[0013]
In the method for manufacturing a wiring board according to the present invention, a step of forming a conductive pattern on a first peeled body, a step of bonding a conductive pattern to one surface of an uncured insulating material, and a step of bonding a second peeled body to another surface are performed. A step of narrowing the insulating material between the first peeled body and the second peeled body, a step of peeling the first peeled body from the insulating material and transferring the conductor pattern to the insulating material, Separating the body from the insulating material.
[0014]
As described above, the conductor pattern is pressure-bonded to one surface of the insulating material, and the second peelable body that can be peeled from the insulating material is pressed to the other surface, and is uncured (the semi-cured state of the B stage or the thermal curing). Since the insulating material (including the softened state of the plastic resin and the paste or liquid state) is sandwiched, the thickness of the insulating material can be controlled together with the transfer of the conductor pattern to one surface. By appropriately adjusting the pressurizing condition and the heating condition according to the material of the insulating material, it is possible to obtain a wiring board having a uniform thickness without variation in thickness in the plane direction and a very thin wiring board.
[0015]
For example, when a thermosetting resin is used as the insulating material, the first and second exfoliated bodies are heated in a state where the insulating material is narrowly pressed, and the insulation is performed by heat transfer from the first and second exfoliated bodies. The material can be thermoset. At this time, since the insulating material and the first and second exfoliated bodies are in close contact with each other by surface contact, the insulating material can be uniformly heated and cured in the surface direction, thereby suppressing warpage. Therefore, it is preferable that the first and second exfoliated bodies be made of materials having the same or similar thermal conductivity.
[0016]
In addition, a photocurable resin may be used as the insulating material to cure the insulating material by irradiation with light such as ultraviolet light. Further, the insulating material may be mixed with paper, glass cloth, glass fiber, or the like to improve the strength.
[0017]
Further, the second exfoliated body may be exfoliated while leaving a part of the second exfoliated body as an insulating material, and an interlayer connection hole reaching the conductor pattern may be formed in the insulating material using the remaining second exfoliated body as a mask. Thus, the process can be simplified and the cost can be reduced.
[0018]
The first exfoliated body functions as a support for maintaining the flatness of the conductor pattern and improving the handleability. Therefore, it is configured to have mechanical properties such as strength and material properties such as heat-resistant temperature to meet this requirement.
[0019]
The first and second exfoliated bodies are ultimately exfoliated from the insulating material and do not remain. It is preferable to have a release layer for facilitating the release. Examples of the release layer include a configuration in which a plurality of metal layers are stacked. In the case of this configuration, there is an advantage that a dimensional change or deterioration does not occur even after a hot pressing process at about 350 ° C., for example.
[0020]
Another configuration of the release layer includes a resin layer in which a release agent is applied to a predetermined portion of the surface to be released. Further, a heat-foaming layer may be used as another release layer. In this case, the transfer support can be peeled off by foaming the heat-foamable layer by heating to a predetermined temperature.
[0021]
Alternatively, without providing the release layer, the first release body or the second release body may be dissolved and separated from the insulating material.
[0022]
In addition, if the conductive pattern is formed on the first conductive strip by electroplating, a fine conductive pattern can be formed with high precision by using a pattern plating technique based on an additive method.
[0023]
The element mounting substrate according to the present invention is configured such that the uncured insulating material is narrowed by the first peeling body and the second peeling body, and the first peeling body is peeled off from the insulating material. The device is characterized in that the elements are electrically connected and mounted.
[0024]
In the method for manufacturing an element mounting board according to the present invention, a step of forming a conductor pattern on a first peeled body, a step of adhering the conductor pattern to one surface of an uncured insulating material, and a step of adhering the second peeled body to the other surface A step of narrowing the insulating material between the first peeled body and the second peeled body, a step of peeling the first peeled body from the insulating material and transferring the conductor pattern to the insulating material, The method is characterized by including a step of peeling the peeled body from the insulating material and a step of electrically connecting the peeled body to the conductor pattern to mount the element.
[0025]
The conductive pattern can be formed flat on the surface of the insulating material by the insulating material being brought into close contact with the conductive pattern and being narrowed, and even a small element can be mounted with high accuracy.
[0026]
Examples of the element include passive elements such as chip resistors and chip capacitors, and active elements such as semiconductor bare chips and semiconductor package parts.
[0027]
In addition, by attaching a reinforcing material with a recess formed through the thickness direction to an insulating material and mounting the element in the recess, the deformation and warpage of the element mounting board are suppressed and the dimensions are stabilized. And handling properties can be improved.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0029]
(First Embodiment)
1 to 5 show a manufacturing process of the wiring board according to the first embodiment.
[0030]
(Step of FIG. 1A)
For example, a
[0031]
The Cr layer and the (Ni-Co) layer have a characteristic that they are not metal-joined even at a temperature of, for example, about 350 ° C., and therefore can be easily separated even if they are subjected to a hot press in a later step. In this case, peeling is possible at the boundary between the Cr layer and the (Ni-Co) layer.
[0032]
In addition to the above-described configuration, the
[0033]
(Step of FIG. 1B)
A
[0034]
Next, the first
[0035]
In general, a method of forming a conductive pattern by depositing a conductive film only in a necessary portion by an electroplating method (additive method) is different from a method of removing an unnecessary portion of the conductive film by a wet etching method and patterning (a subtractive method). According to this embodiment, a
[0036]
The
[0037]
(Steps in FIGS. 2C and D)
This is a step of transferring the
[0038]
That is, the second
[0039]
The insulating
[0040]
The
[0041]
Thus, the thickness of the insulating
[0042]
Further, by controlling the pressing pressure and the heating temperature according to the material of the insulating
[0043]
Further, the insulating
[0044]
As the insulating
[0045]
For example, a thermosetting resin such as an epoxy resin, a polyimide resin, a phenol resin, and a bismaleimide / triazine resin can be used. In the case of a thermosetting resin, the insulating
[0046]
Alternatively, a thermoplastic resin such as a liquid crystal polymer, polyetheretherketone, or polyetherimide may be used instead of the thermosetting resin. In this case, after the insulating
[0047]
Further, if another insulating layer having a different property from that of the insulating
[0048]
(Step of FIG. 3E)
When the insulating
[0049]
(Step of FIG. 3F)
In the peeling step, one layer (Ni-Co)
[0050]
(Step of FIG. 4G)
Using the (Ni—Co)
[0051]
As described above, by using a part of the release layer left on the insulating
[0052]
(Step of FIG. 4H)
Electroplating is performed in a copper electrolytic bath using the first
[0053]
(Step of FIG. 5I)
After a resist pattern (not shown) is formed on the
[0054]
(Step of FIG. 5J)
Next, the first
[0055]
(Step of FIG. 5K)
In the peeling step of the first peeled
[0056]
As a result, the fine-pitch
[0057]
The
[0058]
Moreover, since the
[0059]
(Second embodiment)
Next, a second embodiment of the present invention will be described. The same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0060]
(Steps in FIGS. 6L and M)
An insulating reinforcing
[0061]
(Step of FIG. 7N)
A
[0062]
(Step of FIG. 7O)
The
[0063]
(Step of FIG. 8)
A conductive bump 22 (solder ball, metal plating bump, metal stud bump, etc.) functioning as an external connection terminal is joined to the
[0064]
FIG. 8 is a sectional view taken along the line [8]-[8] in the plan view shown in FIG. The element mounting board 23 shown in FIG. 9 is finally divided into a unit having one
[0065]
The reinforcing
[0066]
In addition, in a method of performing various processes such as peeling of a peeled body, etching of a wiring board, and photolithography after mounting of an element, if a failure occurs in the processing after mounting, even if the element is normal, the entire product is Will be bad. On the other hand, in the present embodiment, after the
[0067]
(Third embodiment)
Next, a third embodiment of the present invention will be described. The same components as those in the above embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0068]
1A to 5I, a laminated body of the first
[0069]
(Steps in FIGS. 10A and 10B)
Then, the insulating
[0070]
The insulating
[0071]
The
[0072]
This makes it possible to make the insulating
[0073]
Further, by controlling the pressing pressure and the heating temperature in accordance with the material of the insulating
[0074]
(Step of FIG. 11C)
When the insulating
[0075]
(Step of FIG. 11D)
In the peeling step, one layer (Ni-Co)
[0076]
(Step of FIG. 12E)
Using the (Ni-Co)
[0077]
(Step of FIG. 12F)
Electroplating is performed in a copper electrolytic bath using the first
[0078]
(Step of FIG. 13G)
After a resist pattern (not shown) is formed on the
[0079]
(Step of FIG. 13H)
Next, the first
[0080]
(Step of FIG. 13I)
In the peeling step of the first peeled
[0081]
As a result, as shown in FIG. 13I, a wiring board 33 having three layers of
[0082]
After the step of FIG. 13G, by repeating the same steps starting from FIG. 10A described above on this laminate, a wiring board having a conductor pattern of four or more layers can be manufactured.
[0083]
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described. The same components as those in the above embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0084]
(Step of FIG. 17A)
Similarly to the first embodiment, the
[0085]
(Step of FIG. 17B)
A conductive pattern to be transferred to an insulating material in a later step is formed on the first
[0086]
Next, the first
[0087]
(Steps in FIGS. 18C and 18D)
This is a step of transferring the
[0088]
The
[0089]
The insulating
[0090]
The
[0091]
This makes it possible to make the insulating
[0092]
Further, the insulating
[0093]
(Step of FIG. 19E)
When the insulating
[0094]
(Step of FIG. 19F)
In the peeling step, the
[0095]
(Step of FIG. 20G)
Using the (Ni—Co)
[0096]
(Step of FIG. 20H)
Electroplating is performed in a copper electrolytic bath using the first
[0097]
(Step of FIG. 21I)
After forming a resist pattern (not shown) on the
[0098]
(Step of FIG. 21J)
Next, the first
[0099]
(Step of FIG. 21K)
In the peeling step of the first peeled
[0100]
Thereby, the wiring board 39 shown in FIG. 21K is obtained. On one surface of the insulating
[0101]
The wiring board 39 is thinned by the above-described hot press with a uniform thickness in the surface direction, and the occurrence of warpage is suppressed. In addition, since the transfer of the
[0102]
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described. The same components as those in the above embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted. This embodiment differs from the first embodiment in the heat press step at the time of transfer. That is, instead of using the film-like insulating
[0103]
(Step of FIG. 14A)
For example, a paste-
[0104]
(Step of FIG. 14B)
Thereafter, the
[0105]
(Sixth embodiment)
Next, a sixth embodiment of the present invention will be described. The same components as those in the above embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0106]
In this embodiment, as shown in FIG. 15, an element mounting board 51 is formed by mounting
[0107]
That is, the
[0108]
A through-hole reaching the
[0109]
(Seventh embodiment)
Next, a seventh embodiment of the present invention will be described. The same components as those in the above embodiments are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0110]
As shown in FIG. 16, the element mounting board of the present embodiment has a structure in which three
[0111]
A through hole reaching the
[0112]
Although the embodiments of the present invention have been described above, the present invention is, of course, not limited to these, and various modifications can be made based on the technical idea of the present invention.
[0113]
When the insulating material is narrowed with the first and second peeling members, as shown in FIG. 22, the film-like insulating material fed between the pair of
[0114]
Also, if the insulating material is narrowed under vacuum between the first and second exfoliated bodies, the air at the close contact portion is completely released, thereby suppressing the generation of voids. Can be improved.
[0115]
The conductor pattern and the conductor material for interlayer connection are not limited to copper, and other metals and alloys such as copper alloy, gold, silver, and aluminum may be used.
[0116]
【The invention's effect】
As described above, according to the present invention, when transferring a conductor pattern, the conductor pattern formed on the first exfoliated body is brought into close contact with one surface of the uncured insulating material, and the second surface is adhered to the other surface. Since the peeled body is closely adhered and the insulating material is narrowed between the first peeled body and the second peeled body, the first peeled body is peeled from the insulating material, and the conductor pattern is transferred to the insulating material. The thickness of the insulating material can be optimized and made uniform without increasing the number of steps. As a result, it is possible to improve the quality and reduce the thickness of the wiring board or the element mounting board.
[Brief description of the drawings]
FIG. 1 is a sectional view showing a manufacturing process of a wiring board according to a first embodiment of the present invention.
FIG. 2 is a manufacturing process sectional view following FIG. 1;
FIG. 3 is a sectional view of the manufacturing process following FIG. 2;
FIG. 4 is a manufacturing process sectional view following FIG. 3;
FIG. 5 is a sectional view of the manufacturing process following FIG. 4;
FIG. 6 is a cross-sectional view of a manufacturing step of the element mounting board according to the second embodiment, which is performed subsequent to FIG. 5;
FIG. 7 is a sectional view of the manufacturing process following FIG. 6;
FIG. 8 is a sectional view of an element mounting board according to a second embodiment.
FIG. 9 is a plan view of the element mounting board.
FIG. 10 is a cross-sectional view showing a manufacturing step of the wiring substrate according to the third embodiment.
FIG. 11 is a manufacturing process sectional view following FIG. 10;
FIG. 12 is a sectional view of the manufacturing process following FIG. 11;
FIG. 13 is a manufacturing process sectional view following FIG. 12;
FIG. 14 is a cross-sectional view showing a manufacturing step of the wiring substrate according to the fifth embodiment.
FIG. 15 is a sectional view of an element mounting board according to a sixth embodiment.
FIG. 16 is a sectional view of an element mounting board according to a seventh embodiment.
FIG. 17 is a cross-sectional view illustrating a manufacturing step of the wiring substrate according to the fourth embodiment;
FIG. 18 is a sectional view of the manufacturing process, following FIG. 17;
FIG. 19 is a manufacturing process sectional view following FIG. 18;
FIG. 20 is a sectional view of the manufacturing process, following FIG. 19;
FIG. 21 is a sectional view of the manufacturing process, following FIG. 20;
FIG. 22 is a schematic view showing a modification of the transfer step.
FIG. 23 is a cross-sectional view illustrating a manufacturing process of a conventional wiring board.
[Explanation of symbols]
DESCRIPTION OF
Claims (9)
前記導体パターンは、未硬化の前記絶縁材を前記第1の剥離体と、前記絶縁材に対して剥離可能な第2の剥離体とで狭圧し、前記第1の剥離体を前記絶縁材から剥離することで前記絶縁材に転写された
ことを特徴とする配線基板。A wiring board having, on one surface of an insulating material, a conductor pattern transferred from a first peelable body that can be peeled off from the insulating material,
The conductor pattern narrows the uncured insulating material with the first peeled body and a second peelable body that can be peeled from the insulating material, and separates the first peeled body from the insulating material. A wiring substrate, which is transferred to the insulating material by peeling.
未硬化の絶縁材の一表面に前記導体パターンを密着させ、他表面に第2の剥離体を密着させて、前記第1の剥離体と前記第2の剥離体とで前記絶縁材を狭圧する工程と、
前記第1の剥離体を前記絶縁材から剥離して前記導体パターンを前記絶縁材に転写する工程と、
前記第2の剥離体を前記絶縁材から剥離する工程とを有する
ことを特徴とする配線基板の製造方法。Forming a conductor pattern on the first exfoliated body;
The conductor pattern is brought into close contact with one surface of the uncured insulating material, and the second exfoliated body is adhered to the other surface, and the insulating material is narrowed by the first exfoliated body and the second exfoliated body. Process and
A step of transferring the conductor pattern to the insulating material by peeling the first peeled body from the insulating material;
Separating the second strip from the insulating material.
前記絶縁材に残された前記第2の剥離体をマスクとして、前記導体パターンに達する層間接続孔を前記絶縁材に形成する工程を有する
ことを特徴とする請求項2に記載の配線基板の製造方法。The second exfoliated body is exfoliated from the insulating material while leaving a part thereof in the insulating material,
3. The method of manufacturing a wiring board according to claim 2, further comprising the step of forming an interlayer connection hole reaching the conductor pattern in the insulating material using the second exfoliated body remaining on the insulating material as a mask. Method.
ことを特徴とする請求項2に記載の配線基板の製造方法。The method according to claim 1, wherein the first and second exfoliated bodies are heated in a state where the insulating material is narrowly pressed, and the insulating material is thermoset by heat transfer from the first and second exfoliated bodies. 3. The method for manufacturing a wiring board according to item 2.
ことを特徴とする請求項2に記載の配線基板の製造方法。3. The method according to claim 2, wherein the conductive pattern is formed on the first conductive body by electroplating.
前記導体パターンは、未硬化の前記絶縁材を前記第1の剥離体と、前記絶縁材に対して剥離可能な第2の剥離体とで狭圧して前記第1の剥離体を前記絶縁材から剥離することで前記絶縁材に転写された
ことを特徴とする素子実装基板。An element substrate having, on one surface of an insulating material, a conductor pattern transferred from a first exfoliating body that can be peeled off from the insulating material, and an element electrically connected to the conductor pattern mounted thereon. ,
The conductor pattern narrows the uncured insulating material with the first peeled body and a second peelable body that can be peeled off from the insulating material, and presses the first peeled body from the insulating material. An element mounting substrate, which is transferred to the insulating material by peeling.
ことを特徴とする請求項6に記載の素子実装基板。The device mounting board according to claim 6, wherein a reinforcing material bonded to the insulating material surrounds the periphery of the device.
未硬化の絶縁材の一表面に前記導体パターンを密着させ、他表面に第2の剥離体を密着させて、前記第1の剥離体と前記第2の剥離体とで前記絶縁材を狭圧する工程と、
前記第1の剥離体を前記絶縁材から剥離して前記導体パターンを前記絶縁材に転写する工程と、
前記第2の剥離体を前記絶縁材から剥離する工程と、
前記導体パターンと電気的に接続させて素子を実装する工程とを有する
ことを特徴とする素子実装基板の製造方法。Forming a conductor pattern on the first exfoliated body;
The conductor pattern is brought into close contact with one surface of the uncured insulating material, and the second exfoliated body is adhered to the other surface, and the insulating material is narrowed by the first exfoliated body and the second exfoliated body. Process and
A step of transferring the conductor pattern to the insulating material by peeling the first peeled body from the insulating material;
Peeling the second peeling body from the insulating material;
Mounting the element by electrically connecting the element to the conductor pattern.
前記凹所内に位置させて前記素子を実装する工程とを有する
ことを特徴とする請求項8に記載の素子実装基板の製造方法。A step of attaching a reinforcing material having a recess formed therethrough in the thickness direction to the insulating material,
9. The method of manufacturing an element mounting board according to claim 8, further comprising the step of mounting the element while being positioned in the recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104861A JP2004311804A (en) | 2003-04-09 | 2003-04-09 | Wiring board and manufacturing method thereof, and element mount board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003104861A JP2004311804A (en) | 2003-04-09 | 2003-04-09 | Wiring board and manufacturing method thereof, and element mount board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004311804A true JP2004311804A (en) | 2004-11-04 |
Family
ID=33467530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003104861A Pending JP2004311804A (en) | 2003-04-09 | 2003-04-09 | Wiring board and manufacturing method thereof, and element mount board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004311804A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335845A (en) * | 2006-06-16 | 2007-12-27 | Samsung Electro-Mechanics Co Ltd | Electronic element package printed circuit board and method for manufacturing same |
US9713267B2 (en) | 2014-03-31 | 2017-07-18 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post |
JP2019026102A (en) * | 2017-07-31 | 2019-02-21 | トヨタ車体株式会社 | Vehicular ceiling module and method for manufacturing the same |
-
2003
- 2003-04-09 JP JP2003104861A patent/JP2004311804A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335845A (en) * | 2006-06-16 | 2007-12-27 | Samsung Electro-Mechanics Co Ltd | Electronic element package printed circuit board and method for manufacturing same |
US9713267B2 (en) | 2014-03-31 | 2017-07-18 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post |
JP2019026102A (en) * | 2017-07-31 | 2019-02-21 | トヨタ車体株式会社 | Vehicular ceiling module and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4291279B2 (en) | Flexible multilayer circuit board | |
US7229293B2 (en) | Connecting structure of circuit board and method for manufacturing the same | |
US10327340B2 (en) | Circuit board, production method of circuit board, and electronic equipment | |
WO2007046459A1 (en) | Multilayer printed wiring board and its manufacturing method | |
JP2005216935A (en) | Semiconductor device and its production process | |
KR20080056016A (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2012015562A (en) | Method of manufacturing circuit board | |
CN113163622B (en) | Thermoplastic polyimide subtraction process for ultrathin rigid-flexible printed circuit board | |
JP2008124398A (en) | Semiconductor package and its manufacturing method | |
US20060193108A1 (en) | Circuit device and manufacturing method thereof | |
JP2008153360A (en) | Adhesive sheet for capacitor and method of manufacturing built-in capacitor printed wiring board using same | |
US11516910B1 (en) | Circuit board structure and manufacturing method thereof | |
JP4939519B2 (en) | Multilayer circuit board manufacturing method | |
JP5176676B2 (en) | Manufacturing method of component-embedded substrate | |
JP4086607B2 (en) | Circuit device manufacturing method | |
JP2004311804A (en) | Wiring board and manufacturing method thereof, and element mount board and manufacturing method thereof | |
JP2010283300A (en) | Wiring board with bump electrode, and method of manufacturing the same | |
WO2021049106A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
JP2003298213A (en) | Printed wiring board and manufacturing thereof | |
JP5097006B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2002305376A (en) | Printed wiring board, manufacturing method thereof, and semiconductor device | |
JP2005123493A (en) | Wiring substrate and element packaging substrate | |
JP4378949B2 (en) | Manufacturing method of multilayer wiring board | |
JP2020017634A (en) | Method for manufacturing multilayer printed wiring board and multilayer printed wiring board | |
JP2004214273A (en) | Method for manufacturing single side lamination wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20071027 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A02 | Decision of refusal |
Effective date: 20090526 Free format text: JAPANESE INTERMEDIATE CODE: A02 |