JP2004309681A - Reflective liquid crystal display - Google Patents

Reflective liquid crystal display Download PDF

Info

Publication number
JP2004309681A
JP2004309681A JP2003101211A JP2003101211A JP2004309681A JP 2004309681 A JP2004309681 A JP 2004309681A JP 2003101211 A JP2003101211 A JP 2003101211A JP 2003101211 A JP2003101211 A JP 2003101211A JP 2004309681 A JP2004309681 A JP 2004309681A
Authority
JP
Japan
Prior art keywords
pixel
liquid crystal
signal line
electrode
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003101211A
Other languages
Japanese (ja)
Other versions
JP4135547B2 (en
Inventor
Takayuki Iwasa
隆行 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2003101211A priority Critical patent/JP4135547B2/en
Publication of JP2004309681A publication Critical patent/JP2004309681A/en
Application granted granted Critical
Publication of JP4135547B2 publication Critical patent/JP4135547B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a reflective liquid crystal display in which the parasitic capacitance between a signal line and a source line is decreased to suppress crosstalk without generating flickers. <P>SOLUTION: The reflective liquid crystal display comprises: a semiconductor substrate 11 on which pixels each comprising a pixel transistor 14, a storage capacitor C and a reflective electrode 30 are arranged in the row direction and the column direction into a matrix form; a transparent substrate on which a transparent counter electrode 41 is formed opposing to the above plurality of reflective electrodes 30; and a liquid crystal 40 sealed between the substrates. In the liquid crystal display, a guard pattern 1A to which a fixed potential is supplied is disposed between the signal line 73 for supplying a video signal which is connected to the drain electrode 18 of the pixel transistor 14 arranged in each column and the source wiring 77A which is connected to the source electrode 20 of the pixel transistor 14 and in the same layer as the signal line 73, with the guard pattern 1A apart from both of the signal line 73 and the source wiring 77A. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は反射型液晶表示装置に係り、画素を構成する画素トランジスタの各ドレイン（又はソース）に接続する信号線の配線と、画素トランジスタのソース（又はドレイン）に接続する反射電極に接続する配線との間に生じる寄生容量を抑制することにより、同一信号線に接続する複数の画素間における信号のクロストークによる表示品質の劣化を抑えるのに好適な反射型液晶表示装置に関するものである。
【０００２】
【従来の技術】
最近、屋外公衆用や管制業務用のディスプレイや、ハイビジョン放送規格や、コンピュータ・グラフィクスのＳＶＧＡ規格に代表される高精細映像の表示用ディスプレイ等のように、映像を大画面に表示するための投射型液晶表示装置が盛んに利用されている。
この種の投射型液晶表示装置には、大別すると透過方式を用いた透過型液晶表示装置と、反射方式を用いた反射型液晶表示装置とがある。前者の透過型液晶表示装置の場合には、各画素に設けられたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｎｓｉｓｔｏｒ：薄膜トランジスタ）の領域が、光を透過させる画素の透過領域とならないために開口率が小さくなるという欠点を有していることから、後者の反射型液晶表示装置が注目されている。
【０００３】
一般的に、上記した反射型液晶表示装置では、半導体基板（Ｓｉ基板）上にスイッチング素子（画素トランジスタ）と、該スイッチング素子用の保持容量部とを電気的に分離してそれぞれ複数設け、且つ、複数のスイッチング素子及び複数の保持容量部の上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極を電気的に分離して複数設けて、一つのスイッチング素子に接続した一つの保持容量部及び一つの反射用画素電極を組にして一つの画素を形成し、この画素を半導体基板上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の反射用画素電極に対向して全画素共通となる透明な対向電極を透明基板の下面に成膜して、複数の反射用画素電極と対向電極との間に液晶を封入して構成することで、透明基板側からカラー画像用の読み出し光を対向電極を介して液晶内に入射させて、スイッチング素子により対向電極と各反射用画素電極の間の電位差をビデオ信号に対応させて各反射用画素電極ごとに変化させ、液晶の配向を制御することでカラー画像用の読出し光を変調して、各反射用画素電極で反射させたカラー画像用の読出し光を透明基板から出射させるものである。
【０００４】
図８は、従来例１の反射型液晶表示装置において、１つの画素を模式的に拡大して示した断面図である。
図９において、図９の（ａ）は、従来例１の反射型液晶表示装置におけるアクティブマトリクス駆動回路を説明するためのブロック図であり、図９の（ｂ）は図９の（ａ）の中のＸ部を拡大して示した模式図である。
【０００５】
図８に示した従来例１の反射型液晶表示装置５０Ａは、一般的な反射型プロジェクタに適用できるように構成されているものである。画像を表示するための複数の画素のうちで一つの画素を拡大して説明すると、基台となる半導体基板１１は、単結晶シリコンのようなｐ型Ｓｉ基板（又はｎ型Ｓｉ基板でも良い）を用いており、この半導体基板１１（以下、ｐ型Ｓｉ基板ともいう）の図示左側に、一つのｐ−ウエル領域１２が左右のフィルード酸化膜１３Ａ，１３Ｂによって画素単位で電気的に分離された状態で設けられている。そして、一つのｐ−ウエル領域１２に一つのスイッチング素子１４（以下、画素トランジスタともいう）が設けられており、このスイッチング素子１４はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）より構成されている。
【０００６】
また、一つの画素トランジスタ１４においては、ｐ−ウエル領域１２上の略中央に位置するゲート酸化膜１５上にポリシリコンからなるゲート電極１６が成膜されることで、ゲートＧが形成されている。
また、画素トランジスタ１４のゲートＧの図示左側にはドレイン領域１７が形成され、且つ、このドレイン領域１７上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるドレイン電極１８が形成されることで、ドレインＤが形成されている。
【０００７】
また、画素トランジスタ１４のゲートＧの図示右側にはソース領域１９が形成され、且つ、このソース領域上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるソース電極２０が形成されることで、ソースＳが形成されている。
また、ｐ型Ｓｉ基板１１上でｐ−ウエル領域１２より図示右方に、イオン注入した拡散容量電極２１（以下、ＣＯＭ電極ともいう）が形成されており、この拡散容量電極２１も左右のフィルード酸化膜１３Ｂ，１３Ｃによって画素単位で電気的に分離された状態で設けられている。
【０００８】
また、拡散容量電極２１上には絶縁膜２２と容量電極２３とが順に成膜され、且つ、容量電極２３上の第１ビアホールＶｉａ１内にアルミ配線により容量電極用コンタクト２４が形成されることで、一つの画素トランジスタ１４に対応した保持容量部Ｃが形成されている。
また、フィルード酸化膜１３Ａ，１３Ｂ，１３Ｃ、ゲート電極１６、容量電極２３の上方には、第１層間絶縁膜２５と、第１メタル膜２６と、第２層間絶縁膜２７と、第２メタル膜２８と、第３層間絶縁膜２９と、第３メタル膜３０とによる複数の機能膜が上記した順で積層して成膜されている。
【０００９】
この際、第１、第２及び第３層間絶縁膜２５，２７，２９は、絶縁性があるＳｉＯ２（酸化ケイ素）などを用いて成膜されている。
また、第１、第２及び第３メタル膜２６，２８，３０は、導電性がある金属膜としてアルミ配線などにより一つの画素トランジスタ１４と対応して一つの画素ごとに所定のパターン形状にそれぞれ形成されており、同じ画素内では第１、第２及び第３メタル膜２６，２８，３０同士が電気的に接続されているものの、隣り合う画素に対しては第１、第２及び第３メタル膜中に細い幅で略角状に周回した開口部２６’，２８’，３０’がそれぞれ形成されることで画素ごとに第１、第２及び第３メタル膜２６，２８，３０が電気的にそれぞれ分離されている。
【００１０】
そして、一つの画素内では、最下段の第１メタル膜２６の一部は画素トランジスタ１４のソース領域１９と、保持容量部Ｃの容量電極にそれぞれ接続されている。また、一つの画素内において、中段の第２メタル膜２８は、上方に配置した透明基板（図示しない）側から入射させた読み出し光Ｌの一部を下方に設けたｐ型Ｓｉ基板１１上の画素トランジスタ１４側に対して遮光するための金属遮光膜として設けられているものである。即ち、第２メタル膜２８（金属遮光膜）は、上段の隣り合う第３メタル膜３０間に形成された開口部３０’から侵入する読み出し光Ｌの一部を遮光するように開口部３０’を遮蔽して成膜されていると共に、第２層間絶縁膜２７をエッチングして形成した第２ビアホールＶｉａ２内にアルミ配線を形成することにより最下段の第１メタル膜２６に接続されている。
【００１１】
また、一つの画素内において、上段の第３メタル膜３０は、一つの画素に対応して隣り合う第３メタル膜３０間に形成した開口部３０’によって正方形状に区切られて一つの反射画素電極として設けられており、且つ、第３層間絶縁膜２９をエッチングして形成した第３ビアホールＶｉａ３内にアルミ配線を形成することにより中段の第２メタル膜２８に接続されている。
また、第３メタル膜３０（以下、反射用画素電極、又は反射電極ともいう）の上方には液晶４０が封入されており、この液晶を介して透明な対向電極４１が透明基板（ガラス基板）（図示しない）の下面に複数の反射画素電極３０に対向し、且つ、各反射画素電極３０に対する共通電極として画素ごとに区画されずにＩＴＯ（Ｉｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）などを用いて成膜されている。
【００１２】
次に、従来例１の反射型液晶表示装置５０Ａにおいて、ｐ型Ｓｉ基板１１上に複数の画素を行方向と列方向とにマトリクス状に配置した時のアクティブマトリクス駆動回路について図９の（ａ）及び図９の（ｂ）を用いて説明する。
図９の（ａ）及び図９の（ｂ）に示した如く、従来例１の反射型液晶表示装置５０Ａにおけるアクティブマトリクス駆動回路７０では、一つの画素トランジスタ１４に接続した一つの保持容量部Ｃ及び一つの反射電極３０を組にして一つの画素が形成され、この画素の組がｐ型Ｓｉ基板１１上に行方向と列方向とにマトリクス状に複数配置されている。
【００１３】
そして、複数の画素のうちで一つの画素を特定するために、水平シフトレジスタ回路７１と垂直シフトレジスタ回路７５とが設けられている。
まず、水平シフトレジスタ回路７１には、ビデオスイッチ７２を介して信号線７３が画素の列方向（垂直方向）に向かって画素列ごとに配線されているものの、ここでは図示の都合上、信号線７３の１本のみを水平シフトレジスタ回路７１に接続した状態で示す。この信号線７３はビデオ信号を画素列順に供給するものである。この際、ビデオスイッチ７２を介して信号線７３にはビデオ線７４が結線されている。また、一つの信号線７３は、第１メタル膜２６（図８）のアルミ配線により一つの画素列に沿って配置した複数の画素トランジスタ１４のドレイン電極１８にそれぞれ接続されている。
【００１４】
次に、垂直シフトレジスタ回路７５には、ゲート線７６が画素の行方向（水平方向）に向かって画素行ごとに配線されているものの、ここでは図示の都合上、ゲート線７６の１本のみを垂直シフトレジスタ回路７５に接続した状態で示す。このゲート線７６はゲートパルスを後述のスキャン方向の行順に供給するものである。この際、一つのゲート線７６は、ポリシリコンにより一つの画素行に沿って配置した複数の画素トランジスタ１４のゲート電極１６にそれぞれ接続されている。
【００１５】
また、各画素トランジスタ１４のソース電極２０は、第１メタル膜２６（図８）のアルミ配線からなるソース配線７７により容量電極用コンタクト２４（以下、単に、コンタクトともいう）を介して保持容量部Ｃの容量電極２３に接続されていると共に、これに接続する第２メタル膜２８（図８）のアルミ配線を介して一つの反射電極３０にも接続されている。
【００１６】
この際、アクティブマトリクス駆動回路７０は、周知のフレーム反転駆動法を適用しており、ビデオ信号はフレーム周期ごとに正極性及び負極性に反転し、即ち、例えば、ビデオ信号の第ｎフレーム期間が正書き込み、第（ｎ＋１）フレーム期間が負書き込みとなる。従って、信号線からビデオ信号を入力する場合には、信号線７３を画素トランジスタ１４のドレイン電極か、ソース電極のいずれか一方に接続すれば良いが、ここでは上述したように信号線７３を画素トランジスタ１４のドレイン電極１８に接続している。尚、信号線７３をソース電極２０に接続した場合には、画素トランジスタ１４のドレイン電極１８に一つの保持容量部Ｃ及び一つの反射電極３０が接続されるものである。
【００１７】
また、上記した従来例１の反射型液晶表示装置５０Ａにおいて、固定電位として画素トランジスタ１４のｐ−ウエル領域１２に供給するウエル電位と、保持容量部Ｃの拡散容量電極２１（ＣＯＭ電極）に供給するＣＯＭ（コモン）電位とが必要である。
即ち、ｐ−ウエル領域１２に供給するウエル電位は、ｐ−ウエル領域１２内に形成したｐ＋領域（図示しない）上のウエル電位用コンタクトに固定電位として例えば０Ｖの電圧が印加されている。
【００１８】
一方、保持容量部ＣのＣＯＭ電極２１に供給されるＣＯＭ（コモン）電位は、保持容量部ＣのＣＯＭ電極２１に、ＣＯＭ電極２１上形成したＣＯＭ（コモン）電位用コンタクト（図示しない）を介して印加される。それは、例えば８．５Ｖの固定電圧である。この際、ＣＯＭ電位は、保持容量部Ｃを形成するためには基本的に何ボルトでもかまわないものの、ビデオ信号の中心値（例えば８．５Ｖ）などに設定しておけば、保持容量部Ｃにかかる電圧は電源電圧の略半分ですむ。つまり、保持容量耐圧は電源電圧の略半分で良いので、保持容量部Ｃの絶縁膜２２の膜厚のみを薄くして容量値を大きくすることが可能であり、保持容量部Ｃの保持容量値が大きいと、反射電極３０の電位の変動を小さくすることができ、フリッカーや液晶の焼きつきを抑制するのに有利である。
【００１９】
そして、保持容量部Ｃは、一つの反射電極３０に印加された電位とＣＯＭ電位との電位差に応じて電荷を蓄積し、非選択期間に一つの画素トランジスタ１４がオフ状態になってもその電圧を保持し、一つの反射電極３０にその保持電圧を印加し続ける機能を備えている。
【００２０】
ここで、従来例１の反射型液晶表示装置５０Ａにおけるアクティブマトリクス駆動回路７０において、一つの画素が駆動させる場合には、ビデオ線７４から順次タイミングをずらして入力されたビデオ信号がビデオスイッチ７２を介して画素列方向に配置した一つの信号線７３に供給され、且つ、この一つの信号線７３と画素行方向に配置した一つのゲート線７６とが交差した位置にある一つの画素トランジスタ１４が選択されてＯＮ動作する。
【００２１】
そして、選択された（ＯＮした）一つの画素トランジスタ１４のソースＳに接続する反射電極３０に、信号線７３からドレインＤを介してビデオ信号が入力されると、電荷のかたちで保持容量部Ｃに書き込まれ、且つ、選択された一つの反射電極３０と対向電極４１（図８）との間にビデオ信号に応じた電位差（液晶駆動電圧）が発生し、液晶４０の光学特性を変調している。この結果、透明基板（図示しない）側から対向電極４１を介して入射されたカラー画像用の読み出し光Ｌ（図８）は液晶４０で画素ごとに変調されて反射電極３０により反射され、透明基板から出射される。このため、透過方式と異なって、読み出し光Ｌを１００％近く利用でき、投射される画像に対して高精細と高輝度とを両立できる構造となっている。
【００２２】
次に、反射型液晶表示装置において、半導体基板上に複数の画素が画素列方向と画素行方向とに直交してマトリクス状に配置されている場合に、一つの画素列上に配置され、同一の信号線に接続する、それぞれの画素において発生する寄生容量及びそれによって生じる信号のクロストークについて、説明する。
【００２３】
図１０は、従来例１の反射型液晶表示装置において、複数の画素のうち、例えば画素８０Ａ，画素８０Ｂ及び画素８０Ｃを１つの列上に配置した時に、画素の寄生容量を説明するための模式図である。
同図には、従来例１の反射型液晶表示装置を構成する複数の画素のうち、一つの信号線７３に接続する３つの画素８０Ａ，画素８０Ｂ，画素８０Ｃを示してある。画素８０Ａ，８０Ｂ，８０Ｃには、説明の便宜上、これらに含まれる要素のうち、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃと、保持容量部ＣＡ，ＣＢ，ＣＣと、反射電極３０Ａ，３０Ｂ，３０Ｃと、ゲート線７６Ａ，７６Ｂ，７６Ｃとをそれぞれ示してある。
【００２４】
ここで、各画素トランジスタ（スイッチング素子：ＭＯＳＦＥＴ）１４Ａ，１４Ｂ，１４ＣのそれぞれのドレインＤには信号線７３が接続され、それぞれのソースＳには反射電極３０Ａ，３０Ｂ，３０Ｃ及び保持容量部ＣＡ，ＣＢ，ＣＣの一端子がそれぞれ接続され、それぞれのゲートＧにはゲート線７６Ａ，７６Ｂ，７６Ｃがそれぞれ接続している。
各画素トランジスタ１４Ａ，１４Ｂ，１４ＣのドレインＤとソースＳとの間には、それぞれ寄生容量Ｃｄｓが存在している。
なお、図１０において、画素８０Ａ，８０Ｂ，８０Ｃは隣接しているが、同列（同じ信号線に接続している）であれば、隣り合う画素でなくても良い。
【００２５】
このように、画素８０Ａ，８０Ｂ，８０Ｃは、画素列方向において同列であるため、画素８０Ａ，８０Ｂ，８０Ｃに接続されている信号線７３は同じであり、画素８０Ａに信号を書き込む時、画素８０Ｂに信号を書き込む時、画素８０Ｃに信号を書き込む時は、それぞれタイミングが異なるが、常に信号線７３にはそれぞれの画素８０Ａ，８０Ｂ，８０Ｃに書き込むための信号電圧が印加される。
【００２６】
詳しく説明すると、例えば画素８０Ｂに信号を書き込む場合、信号線７３には画素８０Ｂに書き込むための信号電圧が印加される。このとき、ゲート線７６Ｂに印加される信号によって画素トランジスタ１４Ｂがオンされて、画素８０Ｂの反射電極３０Ｂに所定の信号電圧が印加される。
なお、このとき、画素８０Ａと画素８０Ｃの画素トランジスタ１４Ａ，１４Ｃは、ゲートＧにそれぞれ接続するゲート線７６Ａ，７６Ｃには信号が印加されていないので、オフになっている。従って、画素８０Ａ，８０Ｃのそれぞれの反射電極３０Ａ，３０Ｃには、画素８０Ｂに書き込む信号電圧が印加されることはない。
【００２７】
この後、タイミングをずらして画素８０Ａ，８０Ｃにも同じように、同じ信号線７３を使用して、それぞれの画素８０Ａ，８０Ｃの反射電極３０Ａ，３０Ｃに所定の信号電圧が印加され、書き込みがなされる。
その間、画素８０Ｂに書き込まれた信号は、次のフレームで画素８０Ｂに次の書き込みがなされるまで、保持される。
【００２８】
このとき、それぞれの画素トランジスタ８０Ａ，８０Ｂ，８０Ｃに寄生容量Ｃｄｓが存在すると、上記のように画素８０Ｂに書き込むための信号電圧が信号線７３に印加されているとき、画素トランジスタ１４Ａ，１４Ｃがオフになっていて、所定の大きさを保持しておかなければならない画素８０Ａ，８０Ｃの信号電圧が、寄生容量Ｃｄｓを介して、信号線７３に印加された信号電圧の影響を受けて変動してしまう。
液晶表示装置から画像信号によって変調した光をプロジェクターに投影した場合に、この寄生容量Ｃｄｓによって発生するクロストークにより、投影画像の表示品質を劣化させてしまう。
【００２９】
図１１は、画素トランジスタの寄生容量により発生するクロストーク現象による表示特性を説明するための図であり、図１１の（ａ）は表示したい表示画面を示し、図１１の（ｂ）は、クロストークが発生した表示画面を示す。
図１１の（ａ）に示すように、表示画面６０の中央部に白表示を行う矩形のホワイトボックスパターン部６４を設け、その周囲には、灰色表示を行うグレーバック部６１，６３，６５、６２を設ける。
【００３０】
しかし、図１１の（ｂ）に示すように、表示画面６０に対応する複数の画素の画素トランジスタには寄生容量Ｃｄｓが存在するため、白表示を行うホワイトボックスパターン部６４に対応する各画素と同一の信号線に接続される画素を有する、図上でホワイトボックスパターン部６４の上下に位置するグレーバック部６３及びグレーバック部６５の灰色階調は、クロストークの影響を受け、図上でホワイトボックスパターン部の左右に位置するグレーバック部６１及びグレーバック部６２とは異なる灰色階調となる。これは、表示品質において、不良レベルであることを示す。
【００３１】
ここで、図１１の（ａ）及び（ｂ）に矢印で示すように、垂直シフトレジスタによる画素のスキャン方向を、図上で上方より下方に向うようにした場合、ホワイトボックスパターン部６４の図上で上のグレーバック部６３（これは、クロストーク部６３’になる。）の階調は、グレーバック部６１，６２の階調よりも白くなり、ホワイトボックスパターン部６４の図上で下のグレーバック部６５（これは、クロストーク部６５’になる。）の階調は、グレーバック部６１，６２の階調よりよりも黒くなる。
【００３２】
このクロストーク現象について、図１２及び図１３を用いて説明する。
図１２は、１つの列上に配置された画素８０Ａ、画素８０Ｂ及び画素８０Ｃにクロストークが発生している場合の信号波形図である。縦軸が電圧、横軸が時間である。
図１３は、液晶の駆動電圧（入力電圧）と出力光の強度との関係を示すグラフ図である。
【００３３】
いま、図１０に示したように、同一の信号線７３に画素８０Ａ，８０Ｂ，８０Ｃが接続されているとする。また、図１１の（ｂ）に示すように、各画素８０Ａ，８０Ｂ，８０Ｃは表示画面の６０の図上左右の中央部Ｍにあり、画素８０Ａはグレーバック部６３内に位置し、画素８０Ｂはホワイトボックスパターン部６４に位置し、画素８０Ｃはグレーバック部６５に位置するとし、垂直シフトレジスタによる各画素８０Ａ，８０Ｂ，８０Ｃのスキャン方向は図上で上から下に向う方向であるとする。
【００３４】
このとき、図１１の（ａ）に示す表示画面を表示するために、図１１の（ｂ）に示す中央部Ｍに配置された信号線７３に供給されるビデオ信号は、図１２に信号線電圧で示される。この信号線電圧は、保持容量部ＣＡ、ＣＢ，ＣＣの一端に供給されるＣＯＭ電位Ｖｃｏｍを中心に、フレーム周期ごとに正極性及び負極性に反転する。同図において、垂直走査期間として示されているのは、１フレームの垂直走査期間である。例えば、時刻ｔ１から時刻ｔ７までをビデオ信号の第ｎフレーム期間とすると、ここでは正書き込みであり、時間ｔ７から時間ｔ１３までをビデオ信号の第（ｎ＋１）フレーム期間とすると負書き込みとなる。このとき、液晶としてはノーマリーブラックの液晶を用いているのでＶｃｏｍのセンター電圧においては、黒表示となっている。
【００３５】
信号線電圧は、時刻ｔ１から時刻ｔ３の間は灰色表示に対応する電圧Ｖ１であり、この期間においてはグレーバック部６３が走査される。信号線電圧は、時刻ｔ３から時刻ｔ５の間は白表示に対応する電圧Ｖ２であり、この期間においてはホワイトボックスパターン部６４が走査される。信号線電圧は、時刻ｔ５から時刻ｔ７の間は灰色表示に対応する電圧Ｖ１であり、この期間においてはグレーバック部６５が走査される。
【００３６】
従って、グレーバック部６３の中央近辺にある画素８０Ａにおいては、グレー書き込みが、ホワイトボックスパターン部６４の中央近辺にある画素８０Ｂにおいては、白書き込みが、グレーバック部６５の中央近辺にある画素８０Ｃにおいてはグレー書き込みが行われる。
このとき、画素８０Ａにおいては、時刻ｔ２から１フレーム分の正のグレー書き込みがなされ、画素８０Ｂにおいては、時刻ｔ４で１フレーム分の正の白書き込みがなされ、画素８０Ｃにおいては、時刻ｔ６から１フレーム分の正のグレー書き込みがなされる。
【００３７】
上述のように、画素８０Ａにおいては、時刻ｔ２で電圧Ｖ１が印加され、それが保持容量部ＣＡで保持されるが、ホワイトボックスパターン部６４が白表示開始する時刻ｔ３において、信号線７３に電圧Ｖ２が印加されると、寄生容量Ｃｄｓがあるので、その影響を受けて、保持電圧がプラス方向にシフトする。
画素８０Ｃにおいても同様で、時刻ｔ０で電圧（２Ｖｃｏｍ−Ｖ１）が印加され、それが，保持容量部ＣＣで保持されるが、時刻ｔ３において、寄生容量Ｃｄｓにより、保持電圧がプラス方向にシフトする。
画素８０Ｂにおいても同様で、時刻ｔ０から保持されていた電圧（２Ｖｃｏｍ−Ｖ２）が、時刻ｔ３において、容量Ｃｄｓにより、保持電圧がプラス方向にシフトする。
【００３８】
図１２において、上向きの矢印で示す箇所が、寄生容量Ｃｄｓによるクロストークを示す。
このため、図１１の（ｂ）に示すように、垂直シフトレジスタのスキャン方向を図示上、上から下方向方向にスキャンした場合、ホワイトボックスパターン部６４の上に位置するグレーバック部６３はグレーバック部６１，６２よりも白く表示されるクロストーク部６３’となり、ホワイトボックスパターン部６４の下に位置するグレーバック部６５はグレーバック部６１，６２よりも黒く表示されるクロストーク部６５’となる。
【００３９】
なお、画素８０Ｂも寄生容量Ｃｄｓによりクロストークが発生するが、図１３に示すように、白表示するには、液晶に飽和電圧Ｖｐ（図１２におけるＶ２に対応する。）を印加するが、ここで電圧をΔ変動させても出力光の強度変化が少ないので影響が小さいが、画素８０Ａ，８０Ｃにおけるように、グレー表示する、電圧Ｖｐと閾値電圧Ｖｔｈ（これは黒表示となり、図１２におけるＶｃｏｍに対応する。）の中間の電圧Ｖｇでは、同じΔの電圧変動でも出力光の強度の変動が大きいためである。
【００４０】
ここで、寄生容量Ｃｄｓとしては、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃ内部のものと、画素トランジスタ１４Ａ，１４Ｂ，１４Ｃのドレイン電極、ソース電極にそれぞれ接続されたアルミ配線間に生じるものとがあるが、後者の割合が大きい。
【００４１】
以下、画素の構造に基いて、寄生容量を説明する。
図１４は、従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図１５は、従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１４に示すＸ−Ｙ矢視線に沿った断面図である。上述の図８と対応する。
【００４２】
両図に示されるように、第１メタル膜２６から形成された信号線７３が、画素トランジスタ１４のドレイン電極１８に接続されている。
また画素トランジスタ１４のソース電極２０には、反射電極３０へ接続するためのソース配線７７が第１メタル膜２６で形成されている。このソース配線７７は、画素トランジスタ１４のソース電極２０に光が当たるのを抑制するために、画素トランジスタ１４のソース電極２０を覆うように大きな面積で形成されている。画素トランジスタ１４のソース電極２０に光が照射されると、光キャリアによるリーク電流が発生する。このソース電極２０はソース領域１９（拡散電極部）とウエル領域１２のＰＮ接合になっており、言い換えるとフォトダイオードを形成しているといえる。従って、このフォトダイオードに相当する拡散電極部に到達する光を低減させる必要があるためである。
【００４３】
このため、信号線７３とソース配線７７のアルミ配線間において寄生容量Ｃｄｓが発生することになる。
なお、図１４、１５に示すレイアウト構造においては、ウエル領域１２とＣＯＭ電極２１においては、基板１１と同電極の拡散にしているために、アルミ配線を必要としていない。
図１５における断面図でも、画素トランジスタ１４のドレイン電極１８に接続されたアルミ配線と、画素トランジスタ１４のソース電極２０に接続されたアルミ配線間において、寄生容量Ｃｄｓが発生している部分を示してある。
【００４４】
従来例２の反射型液晶表示装置として、その画素における配置を従来例１の反射型液晶表示装置と異ならせたものがある。
図１６は、従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１７に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図１７は、従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１６に示すＸ−Ｙ矢視線に沿った断面図である。
【００４５】
従来例２の反射型液晶表示装置５０Ｂにおいては、その構成要素は、従来例１の反射型液晶表示装置５０Ａにおける構成要素と変わらないのであるが、その配置・形状が異なるので、その構成要素には、図８、図１４及び図１５に示した従来例１の同様の各構成要素に付した記号のあとに「ａ」を付した符号を付して、区別とその対応が分かるようにしてある。
従来例２における画素においては、ドレイン電極１８ａとソース電極２０ａの並びに平行して矩形の容量電極２３ａを配置してある。一方従来例１における画素においては、ドレイン電極１８、ソース電極２０と容量電極２３を一列に配置してある。
【００４６】
従来例２は、基本構成は従来例１と同様であるので、その基本構成の説明を省略する。
従来例２においては、第１メタル膜より構成した信号線７３ａとソース配線との間に寄生容量Ｃｄｓが発生する。
【００４７】
ここで、このような寄生容量を抑制するものとして、例えば、以下のものがある（例えば、特許文献１参照。）
これによれば、ＴＦＴなどの薄膜トランジスタのアクティブマトリクスにおいて、ドレインバスラインと画素電極との間の寄生容量による電圧変動を防ぐため、ドレインバスライン上に保護絶縁膜を介して導電膜を形成するとともに、この導電膜を接地端に接続して、導電膜を常に低電位に保持することによりシールド膜として働くようにすることが開示されている。
【００４８】
【特許文献１】
特開昭６３−２０２７９２号公報（第２頁、第１図）
【００４９】
【発明が解決しようとする課題】
ところで、上述したように、表示画面を９分割して、中央部の１／９分割画面に白（１００％輝度）を、この周りの８つの１／９分割画面にグレー（５０％輝度）を表示すると、寄生容量によりクロストークの発生する画面部分においては、そうでない画面部分と比較して５％の輝度変化が発生した。
通常、人間の目においては、２％以下の輝度変化分は認識されないとされており、クロストークによる輝度変化を２％以下にする必要がある。
【００５０】
クロストークを引き起こす信号線とソース配線間の寄生容量Ｃｄｓを減らすには、信号線とソース配線間の間隔を広げればよい。この場合、配線間隔を例えば２μｍ以上すれば、クロストークを２％以下に抑制できることが確認されている。
しかし、反射型液晶表示装置においては、配線間隔を大きくすると、画素トランジスタに到達する不要光の入射行路を広げてしまうことになり、光による画素トランジスタのリークが顕著に発生する。
【００５１】
この場合、例えば９μｍ程度の画素ピッチでは、信号線とソース配線の配線間隔を例えば２μｍに広げてしまうと、光によるリーク電流によってフリッカーや焼き付が発生するといった問題が発生する。
従って、配線間隔を大きくすることなく、信号線とソース配線間の寄生容量Ｃｄｓを減少させることが求められている。
【００５２】
一方、特許文献１に示された方法によれば、同一面上に形成したドレインバスラインと画素電極に対して、シールド膜をドレインバスラインの上方に形成してあるので、ドレインバスラインと画素電極間の横方向の寄生容量を効果的に抑制することは出来ないという問題がある。
そこで本発明は、上記問題を解決して、フリッカーや焼き付を発生させることなく、信号線とソース配線間の寄生容量を減少させてクロストークを抑制できる反射型液晶表示装置を提供することを目的とするものである。
【００５３】
【課題を解決するための手段】
上記目的を達成するための手段として、第１の発明は、半導体基板１１上に画素トランジスタ１４と、前記画素トランジスタ１４用の保持容量部Ｃとを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ１４及び保持容量部Ｃの上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極３０を電気的に分離して複数設けて、一つの前記画素トランジスタ１４に接続した一つの前記保持容量部Ｃ及び一つの前記反射用画素電極３０を組にして一つの画素を形成し、前記画素を前記半導体基板１１上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極３０に対向して透明な対向電極４１を透明基板の下面に成膜して、複数の前記反射用画素電極３０と前記対向電極４１との間に液晶４０を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタ１４のドレイン電極１８に接続する、金属膜（第１メタル膜２６）からなり、ビデオ信号を供給するための信号線７３と、前記画素トランジスタ１４のソース電極２０に接続し、前記信号線７３を形成する前記金属膜（第１メタル膜２６）と同じ金属膜から形成した配線部（ソース配線７７Ａ）との間隙に、前記信号線７３及び前記配線部（ソース配線７７Ａ）から離間して、固定電位を供給される、前記同じ金属膜（第１メタル膜２６）から形成したガードパターン１Ａを配置して構成したことを特徴とする反射型液晶表示装置である。
また、第２の発明は、半導体基板１１上に画素トランジスタと、前記画素トランジスタ１４用の保持容量部Ｃとを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ１４及び保持容量部Ｃの上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極３０を電気的に分離して複数設けて、一つの前記画素トランジスタ１４に接続した一つの前記保持容量部Ｃ及び一つの前記反射用画素電極３０を組にして一つの画素を形成し、前記画素を前記半導体基板１１上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極３０に対向して透明な対向電極４１を透明基板の下面に成膜して、複数の前記反射用画素電極３０と前記対向電極４１との間に液晶４０を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタ１４のドレイン電極１８に接続する、金属膜（第１メタル膜２６）からなり、ビデオ信号を供給するための信号線７３と、前記画素トランジスタ１４のソース電極２０に接続し、前記信号線７３を形成する前記金属膜（第１メタル膜２６）と同じ金属膜から形成した配線部（ソース配線７７Ａ）との間隙に、前記信号線７３及び前記配線部（ソース配線７７Ａ）から離間して、電位を供給されない、前記同じ金属膜（第１メタル膜２６）から形成したガードパターン１Ｂを配置して構成したことを特徴とする反射型液晶表示装置である。
【００５４】
【発明の実施の形態】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。なお、構成要素に付す参照符号については、従来例と同一の構成要素には同一の参照符号を付し、その説明を省略する。
【００５５】
＜第１実施例＞
図１は、本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図２に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図２は、本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図１に示すＸ−Ｙ矢視線に沿った断面図である。
【００５６】
第１実施例の反射型液晶表示装置１０Ａは、従来例１の液晶表示装置５０Ａにガードパターン１Ａ及びＣＯＭ電極２１と接続するためのコンタクト６を追加したものである。
図１及び図２に示した第１実施例の反射型液晶表示装置１０Ａは、一般的な反射型プロジェクタに適用できるように構成されているものである。画像を表示するための行列状（マトリクス状）に配置された複数の画素のうちで、一つの画素を拡大して説明すると、基台となる半導体基板１１としては、単結晶シリコンのようなｐ型Ｓｉ基板（又はｎ型Ｓｉ基板でも良い）を用いている。この半導体基板１１（以下、ｐ型Ｓｉ基板ともいう）の図示左側に、一つのｐ−ウエル領域１２が左右のフィルード酸化膜１３Ａ，１３Ｂによって画素単位で電気的に分離された状態で設けられている。そして、一つのｐ−ウエル領域１２に一つの画素トランジスタ１４（スイッチング素子である）が設けられており、この画素トランジスタ１４はＭＯＳＦＥＴより構成されている。
【００５７】
また、一つの画素トランジスタ１４においては、ｐ−ウエル領域１２上の略中央に位置するゲート酸化膜１５上にポリシリコンからなるゲート電極１６が成膜されることで、ゲートＧが形成されている。ゲート電極１６は、各画素の行毎に形成されているゲート線７６に接続している。
また、画素トランジスタ１４のゲートＧの図示左側にはドレイン領域１７が形成され、且つ、このドレイン領域１７上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるドレイン電極１８が形成されることで、ドレインＤが形成されている。
【００５８】
また、画素トランジスタ１４のゲートＧの図示右側にはソース領域１９が形成され、且つ、このソース領域上の第１ビアホールＶｉａ１内に成膜されたアルミ配線からなるソース電極２０が形成されることで、ソースＳが形成されている。
また、ｐ型Ｓｉ基板１１上でｐ−ウエル領域１２より図示右方に、イオン注入した拡散容量電極２１（以下、ＣＯＭ電極ともいう）が形成されており、この拡散容量電極２１も左右のフィルード酸化膜１３Ｂ，１３Ｃによって画素単位で電気的に分離された状態で設けられている。
【００５９】
また、拡散容量電極２１上には絶縁膜２２と容量電極２３とが順に成膜され、且つ、容量電極２３上の第１ビアホールＶｉａ１内にアルミ配線により容量電極用コンタクト２４が形成されることで、一つの画素トランジスタ１４に対応した保持容量部Ｃが形成されている。
また、フィルード酸化膜１３Ａ，１３Ｂ，１３Ｃ、ゲート電極１６、容量電極２３の上方には、第１層間絶縁膜２５と、第１メタル膜２６と、第２層間絶縁膜２７と、第２メタル膜２８と、第３層間絶縁膜２９と、第３メタル膜３０とによる複数の機能膜が上記した順で積層して成膜されている。
【００６０】
この際、第１、第２及び第３層間絶縁膜２５，２７，２９は、絶縁性があるＳｉＯ２（酸化ケイ素）などを用いて成膜されている。
また、第１、第２及び第３メタル膜２６，２８，３０は、導電性がある金属膜としてアルミ配線などにより一つの画素トランジスタ１４と対応して一つの画素ごとに所定のパターン形状にそれぞれ形成されている。
第１メタル膜２６からは、ドレイン電極１８に接続する信号線７３と、ソース電極２０及び容量電極用コンタクト２４に接続するソース配線７７Ａと、ガードパターン１Ａとがそれぞれ所定の形状で、互いに物理的に電気的に分離して形成されている。
【００６１】
同じ画素内では、ソース配線７７Ａは第２ビアホールＶｉａ２内に形成したアルミ配線を介して第２メタル膜２８から形成された接続部３１に接続されている。この接続部３１は第３ビアホールＶｉａ３内に形成したアルミ配線を介して第３メタル膜（以下、反射画素電極、又は反射電極ともいう）３０に接続されている。
第３メタル膜（反射電極）３０は、第３メタル膜３０中に細い幅で略角状に周回した開口部３０’が形成されることで、正方形状に区切られており、画素毎に電気的に分離されている。
【００６２】
第２メタル膜２８においては、第２メタル膜２８中に細い幅で略角状に周回した開口部２８’が形成してあり、これにより接続部３１と第２メタル膜２８とは画素毎に電気的に分離されている。
第２メタル膜２８とＣＯＭ電極２１とは、コンタクト（図示しない）を介して電気的に接続されており、これは、全画素共通に接続されている。
【００６３】
第１メタル膜２６から形成されているガードパターン１Ａは、図１に示すように、ソース配線７７Ａと信号線７３との間に配置されている。ガードパターン１Ａは、そのコンタクト接続部３２に接続するコンタクト６を介して、ＣＯＭ電極２１に電気的に接続されている。ガードパターン１Ａは、矩形状のソース配線７７Ａの４辺のうち、３辺の全長にわたって対向しており、残りの１辺においても一部の部分で対向して配置されている。ガードパターン１Ａは信号線７３と平行して対向しており、ドレイン電極１８からの引き出し部分とも対向して配置されている。
【００６４】
なお、一つの画素内において、中段の第２メタル膜２８は、上方に配置した透明基板（図示しない）側から入射させた読み出し光Ｌの一部を下方に設けたｐ型Ｓｉ基板１１上の画素トランジスタ１４側に対して遮光するための金属遮光膜として設けられているものである。即ち、第２メタル膜２８（金属遮光膜）は、上段の隣り合う第３メタル膜３０間に形成された開口部３０’から侵入する読み出し光Ｌの一部を遮光するように開口部３０’を遮蔽して成膜されている。
【００６５】
また、第３メタル膜３０の上方には液晶４０が封入されており、この液晶を介して透明な対向電極４１が透明基板（ガラス基板）（図示しない）の下面に複数の反射画素電極３０に対向し、且つ、各反射画素電極３０に対する共通電極として画素ごとに区画されずにＩＴＯなどを用いて成膜されている。
以上のように第１実施例の反射型液晶表示装置は構成されている。
【００６６】
上述のように、本実施例の反射型液晶表示装置において、第１メタル膜２６から形成される信号線７３とソース配線７７Ａとの間に、第１メタル膜２６から形成するガードパターン１Ａを設けてある。ガードパターン１Ａの配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ａと信号線７３との間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ａとソース配線７７Ａとの間隔（最も短い間隔）を０．５μｍとしてある。
【００６７】
この第１実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を２％以下にすることができる。これにより、人間の視覚においてほとんど判別することが出来ないレベルまで改善された。なお、表示動作時には、ガードパターン１Ａには、ＣＯＭ電圧Ｖｃｏｍを印加した。
すなわち、信号線７３とソース配線７７Ａ間に、ガードパターン１Ａを設けることにより、信号線７３とソース配線７７Ａ間に生じる寄生容量を抑制することができた。
【００６８】
また、配線間隔（ガードパターン１Ａと信号線７３との間隔、ガードパターン１Ａとソース配線７７Ａとの間隔）を０．５μｍとすることで、読出し光Ｌが不要光として画素トランジスタ１４に到達するのを抑制できて、問題となるレベルのリーク電流の発生がない。
通常、リークの発生において、光を照射した状態で、１フレーム分の１／６０ｓｅｃにおいて画素電圧の降下分が１０ｍＶを超えてしまうと、フリッカーや焼きつきが発生するが、本実施例においては、画素をピッチ９μｍで形成してあるが、このような画素寸法においても、光によるリーク電流での電圧降下分は、１フレーム分の１／６０ｓｅｃにおいて５ｍＶ以下であり、スペック内である。
【００６９】
なお、ガードパターン１Ａを固定電位に保持することによって、信号線７３とソース配線７７Ａとの間の寄生容量を遮断すればよいため、ガードリングの配線幅はいくらでもかまわない。
ガードパターン１Ａを構成する配線はアルミであるため、アルミ自体の抵抗は十分に低いために信号線電圧の寄生容量によってガードリングの電位が揺すられることはほとんどない。
また、ガードパターン１Ａと信号線７３との間の配線間隔、ガードパターン１Ａとソース配線７７Ａとの間の配線間隔を０．５μｍの場合を説明したが、それぞれを例えば１．０μｍ以下としておけば、光によるリーク電流の影響を抑えることが出来る。
【００７０】
＜第２実施例＞
図３は、本発明の反射型液晶表示装置の第２実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
第２実施例の反射型液晶表示装置１０Ｂは、第１実施例の反射型液晶表示装置１０Ａにおいて、ガードリング１Ａに代えて、コンタクト接続部３２を有せず、従って、ＣＯＭ電極２１とは接続せず、電位を固定しない以外はガードパターン１Ａと同様のガードパターン１Ｂを設けた以外は、第１実施例の反射型液晶表示装置１０Ａと同様に構成してある。
【００７１】
第２実施例の反射型液晶表示装置１０Ｂにおいては、ガードパターンの電位を固定する場合（第１実施例）と比較して、信号線７３とソース配線７７Ａとの間に生じる寄生容量を抑制する効果は減少してしまうが、それでもクロストークを減少することができ、ホワイトボックスパターン表示において、ホワイトボックスパターン上下の領域に発生するクロストークによる輝度変化を抑制することができる。一方、ガードパターンの電位を固定する場合と比較して、反射型液晶表示装置製作時の歩留まりを向上させることが出来るというメリットをもつ。
【００７２】
すなわち、図３に例示するように、ゴミ等により信号線７３とガードパターン１Ｂとショートしてしまった場合でも、ガードパターン１Ｂとソース配線７７Ａの分離が保持されていれば、画素欠陥となることはない。また、ソース配線７７Ａとガードパターン１Ｂがショートした場合においても画素欠陥となることは無い。
従って、信号線７３とガードパターン１Ｂがショートするか、ソース配線７７Ａとガードパターン１Ｂがショートした場合においては、表示欠陥とはならず、ガードパターンの電位を固定した場合と比較して歩留まりを向上させることが出来る。
【００７３】
なお、ガードパターン１Ｂと信号線７３又はソース配線７７Ａとの間にショートが発生した場合、信号線７３とソース配線７７Ａ間の寄生容量が増えて、その画素の輝度変化があるが、人間は１つの画素のみを見ているわけではなく、画面全体の絵を見ているので、１つの画素のみが輝度変化したとしても、識別できないので問題はない。
【００７４】
＜第３実施例＞
図４は、本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
図５は、本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図４に示すＸ−Ｙ矢視線に沿った断面図である。
【００７５】
第３実施例の反射型液晶表示装置１０Ｃは、従来例２の液晶表示装置５０Ｂにガードパターン１Ｃ、ガードパターン１Ｃ’、コンタクト６ａ及びコンタクト７を追加し、これらを配置するために、ソース配線をソース配線７７ａよりは領域の小さいソース配線７７ａＣとしたものである。
従って、第３実施例の反射型液晶表示装置１０Ｃにおいては、その構成要素は、第１実施例の反射型液晶表示装置５０Ａにおける構成要素と変わらないのであるが、その配置・形状が異なるので、その構成要素には、図１及び図２に示した第１実施例の同様の各構成要素に付した記号のあとに「ａ」を付した符号を付して、区別とその対応が分かるようにしてある。これらは、上述の従来例１と従来例２の関係と同様である。
【００７６】
第３実施例（ガードパターン関連以外の基本構成は従来例２と同様である。）における画素においては、ドレイン電極１８ａとソース電極２０ａの並びに平行して矩形の容量電極２３ａを配置してある。一方、第１実施例（ガードパターン関連以外の基本構成は従来例１と同様である。）における画素においては、ドレイン電極１８、ソース電極２０と容量電極２３を一列に配置してある。
第３実施例は、その基本構成は第１実施例と同様であるので、その基本構成の説明を省略する。
なお、ガードパターン１Ｃ及びガードパターン１Ｃ’は、第１メタル膜２６ａを所定形状にすることにより形成されている。
【００７７】
図４に図示の左側に配置した、信号線７３ａとソース配線７７ａＣとの間に配置したガードパターン１Ｃは、同一列の画素に共通して接続・配置されている。同様に、図示の右側に配置した、ソース配線７７ａＣと右に隣接する画素の信号線（図示しない）との間に配置したガードパターン１Ｃ’は、同一列の画素に共通に接続・配置されている。
ガードパターン１Ｃは、第１ビアホールＶｉａ１ａに形成したコンタクト６ａを介してＣＯＭ電極２１ａに電気的に接続しており、ＣＯＭ電位Ｖｃｏｍに保たれる。一方、ガードパターン１Ｃ’は、コンタクト７を介してｐ−ウエル領域１２ａに接続され、ウエル電位に保持される。
【００７８】
ここで、ガードパターン１Ｃ、１Ｃ’の配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ｃ、１Ｃ’と信号線７３ａとの間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ｃ，１Ｃ’とソース配線７７ａＣとの間隔（最も短い間隔）を０．５μｍとしてある。
【００７９】
この第３実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を２％以下にすることができる。これは、人間の視覚においてほとんど判別することが出来ないレベルまで改善された。
なお、ここでは、信号線７３ａとソース配線７７ａＣとの間の寄生容量Ｃｄｓを抑制するために、ガードパターン１ＣはＣＯＭ電極２１ａに接続している。また、ソース配線７７ａＣと右に隣り合う画素の信号線との間の寄生容量を抑制するために、ガードパターン１Ｃ’はウエル電極１２ａに接続している。
【００８０】
＜第４実施例＞
図６は、本発明の反射型液晶表示装置の第４実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
同図に示すように、第４実施例の反射型液晶表示装置１０Ｄは、第１実施例の反射型液晶表示装置１０Ａにおいて、ガードパターン１Ａに代えてガードパターン１Ｄとし、ソース配線７７Ａに代えてソース配線７７Ｄとした以外は、第１実施例の反射型液晶表示装置と同様にして構成してある。
【００８１】
第１メタル膜から形成されるガードパターン１Ｄは、矩形のソース配線７７Ｄの周囲を取り囲んでいる。ガードパターン１Ｄの配線寸法（幅）を、０．４μｍとしてある。ガードパターン１Ｄと信号線７３との間隔（最も短い間隔）を０．５μｍとし、ガードパターン１Ｄとソース配線７７Ｄとの間隔（最も短い間隔）を０．５μｍとしてある。
このガードパターン１Ｄを配置できるように、ソース領域としてソース領域７７より領域の小さいソース領域７７Ｄを形成してある。ガードパターン１Ｄはコンタクト６を介してＣＯＭ電極２１に電気的に接続している。
【００８２】
本実施例は、寄生容量の影響で電位を変動させたくないソース配線の周囲の影響を防ぐことで、もっとも効果的なレイアウト方法である。
この第４実施例の反射型液晶表示装置に、図１１で上述した、矩形の中央部を白表示のホワイトボックスパターン部６４とし、その周囲をグレー表示のグレーバック部６１，６２，６３，６５とする画面表示を行ったところ、グレーバック部６３，６５におけるクロストークによる出力光の輝度変化を１％以下に抑制することができる。これにより、人間の視覚において輝度変化を判別することが出来ないレベルまで改善された。なお、表示動作時には、ガードパターン１Ａには、ＣＯＭ電圧Ｖｃｏｍを印加した。
これにより、ガードパターン１Ｄを信号線７３とソース配線７７Ｄ間に配置することにより、信号線７３とソース配線７７Ｄ間に発生する寄生容量を抑制することができた。
【００８３】
＜第５実施例＞
図７は、本発明の反射型液晶表示装置の第５実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
同図に示すように、第５実施例の反射型液晶表示装置１０Ｅは、第４実施例の反射型液晶表示装置１０Ｄにおいて、ガードパターン１Ｄに代えて、コンタクト接続部３２Ｄを有せず、従って、ＣＯＭ電極２１とは接続せず、電位を固定しない以外はガードパターン１Ｄと同様のガードパターン１Ｅを設けた以外は、第４実施例の反射型液晶表示装置１０Ｄと同様に構成してある。
【００８４】
第５実施例の反射型液晶表示装置１０Ｅにおいては、ガードパターンの電位を固定する場合（第４実施例）と比較して、信号線７３とソース配線７７Ｄとの間に生じる寄生容量を抑制する効果は減少してしまうが、クロストークを減少することができ、ホワイトボックスパターン表示において、ホワイトボックスパターン上下の領域に発生するクロストークによる輝度変化を抑制することができる。一方、ガードパターンの電位を固定する場合と比較して、歩留まりを向上させることが出来るというメリットを有する。
【００８５】
すなわち、図７に例示するように、ゴミ等により信号線７３とガードパターン１Ｅとショートしてしまった場合でも、ガードパターン１Ｅとソース配線７７Ｄの分離が保持されていれば、画素欠陥となることはない。また、ソース配線７７Ｄとガードパターン１Ｅがショートした場合においても画素欠陥となることは無い。
従って、信号線とガードリング、ソース配線とガードリングがショートした場合においても、表示欠陥とはならず、ガードリングの電位を固定した場合と比較して歩留まりを向上させることが出来る。
【００８６】
なお、ガードパターン１Ｄと信号線７３又はソース配線７７Ｄとの間にショートが発生した場合、寄生容量が増えて、その画素の輝度変化があるが、人間は１つの画素のみを見ているわけではなく、画面全体の絵を見ているので、１つの画素のみが輝度変化したとしても、識別できないので問題はない。
【００８７】
このように反射型液晶表示装置において、画素トランジスタのドレイン（又はソース）に接続するビデオ信号を供給する信号線と、画素トランジスタのソース（又はドレイン）に接続する、信号線と同じ層上に配置された配線部との間に、固定電位が供給された、又は電位が供給されていない導電性のガードパターンを配置することにより、信号線と配線部間に発生する寄生容量を抑制して、ホワイトボックスパターンを表示するときに顕著に発生するクロストークを低減することができる。また、信号線とガードパターン間、及びガードパターンと配線部との間の間隙は、その間を通過する不要光を遮蔽するに十分に狭く保持することができ、リーク電流の発生を押え、フリッカーや液晶の焼きつきを防止できる。
【００８８】
なお、ここでは、ここの画素にガードパターンを配置した場合、同一列の画素に共通するガードパターンを配置した場合について説明したが、画素トランジスタに接続する信号線と画素トランジスタのソース配線間にガードリングを配置してあれば、寄生容量を抑制できるのであるから、ガードパターンに固定の電位を供給するのであれば、当然ながら全ての画素に接続する１つの電位線でもかまわない。
また、ガードパターンに電位を供給せず、ダミーパターンとする場合には、反射型液晶表示装置製作の歩留まりを良好にできる。
【００８９】
【発明の効果】
以上詳細に説明したように、本発明の請求項１記載の反射型液晶表示装置によれば、各列方向に配置した画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、固定電位を供給した、前記同じ金属膜から形成したガードパターンを配置することにより、フリッカーや焼き付を発生させることなく、信号線とソース配線間の寄生容量を減少させてクロストークを抑制できる反射型液晶表示装置を提供できるという効果がある。
また、請求項２記載の発明によれば、各列方向に配置した前記画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、電位を供給しない、前記同じ金属膜から形成したガードパターンを配置することにより、作製プロセスにおけるゴミなどの影響を受けにくくなるため、作製の歩留まりを向上することが出来る。
【図面の簡単な説明】
【図１】本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図２に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図２】本発明の反射型液晶表示装置の第１実施例における１つの画素を示す図であり、図１に示すＸ−Ｙ矢視線に沿った断面図である。
【図３】本発明の反射型液晶表示装置の第２実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図４】本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図５】本発明の反射型液晶表示装置の第３実施例における１つの画素を示す図であり、図４に示すＸ−Ｙ矢視線に沿った断面図である。
【図６】本発明の反射型液晶表示装置の第４実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図７】本発明の反射型液晶表示装置の第５実施例における１つの画素を示す図であり、第１メタル膜側から半導体基板を見た平面図である。
【図８】従来例１の反射型液晶表示装置において、１つの画素を模式的に拡大して示した断面図である。
【図９】（ａ）は、従来例１の反射型液晶表示装置におけるアクティブマトリクス駆動回路を説明するためのブロック図であり、（ｂ）は（ａ）の中のＸ部を拡大して示した模式図である。
【図１０】従来例１の反射型液晶表示装置において、複数の画素のうち、例えば画素８０Ａ，画素８０Ｂ及び画素８０Ｃを１つの列上に配置した時に、画素の寄生容量を説明するための模式図である。
【図１１】画素トランジスタの寄生容量により発生するクロストーク現象による表示特性を説明するための図であり、図１１の（ａ）は表示したい表示画面を示し、図１１の（ｂ）は、クロストークが発生した表示画面を示す。
【図１２】１つの列上に配置された画素８０Ａ、画素８０Ｂ及び画素８０Ｃにクロストークが発生している場合の信号波形図である。
【図１３】液晶の駆動電圧（入力電圧）と出力光の強度との関係を示すグラフ図である。
【図１４】従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１５に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図１５】従来例１の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１４に示すＸ−Ｙ矢視線に沿った断面図である。
【図１６】従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１７に示すＸ−Ｙ矢視線に沿って、第１メタル膜側から半導体基板を見た平面図である。
【図１７】従来例２の反射型液晶表示装置において、１つの画素の寄生容量を説明するための図であり、図１６に示すＸ−Ｙ矢視線に沿った断面図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ，１Ｃ’，１Ｄ，１Ｅ…ガードパターン、５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ…画素、６，６ａ…コンタクト、７…コンタクト、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ…反射型液晶表示装置、１１…半導体基板（ｐ型Ｓｉ基板）、１２，１２ａ…ｐ−ウエル領域、１３Ａ，１３Ａａ，１３Ｂ，１３Ｂａ，１３Ｃ，１３Ｃａ…フィールド酸化膜、１４，１４ａ…画素トランジスタ（スイッチング素子：ＭＯＳＦＥＴ）、１５，１５ａ…ゲート酸化膜、１６，１６ａ…ゲート電極、１７，１７ａ…ドレイン領域、１８，１８ａ…ドレイン電極、１９，１９ａ…ソース領域、２０，２０ａ…ソース電極、２１，２１ａ…ＣＯＭ電極（拡散容量電極）、２２，２２ａ…絶縁膜、２３，２３ａ，２３ａＣ…容量電極、２４，２４ａ，２４ａＣ…容量電極用コンタクト、２５，２５ａ…第１層間絶縁膜、２６，２６ａ…第１メタル膜、２６’，２６’ａ…開口部、２７，２７ａ…第２層間絶縁膜、２８，２８ａ…遮光膜（第２メタル膜）、２８’，２８’ａ…開口部、２９，２９ａ…第３層間絶縁膜、３０，３０ａ…反射（画素）電極（第３メタル膜）、３０’，３０’ａ…開口部、３１，３１ａ…接続部、３２，３２Ｄ…コンタクト接続部、４０…液晶、４１…対向電極、５０Ａ，５０Ｂ…反射型液晶表示装置、５１Ａ，５１Ｂ…画素、６０…表示画面、６１…グレーバック部、６２…グレーバック部、６３…グレーバック部、６３’…クロストーク部、６４…ホワイトボックスパターン部、６５…グレーバック部、６５’…クロストーク部、７０…アクティブマトリクス駆動回路、７１…水平シフトレジスタ回路、７２…ビデオスイッチ、７３…信号線、７４…ビデオ線、７５垂直シフトレジスタ回路、７６…ゲート線、７７，７７ａ，７７Ａ，７７ａＡ，７７ａＣ，７７Ｄ…ソース配線、８０Ａ…画素Ａ，８０Ｂ…画素Ｂ、８０Ｃ…画素Ｃ，Ｃ，Ｃａ，ＣＡ，ＣＢ，ＣＣ…保持容量部、Ｄ…ドレイン、Ｇ…ゲート、Ｓ…ソース、Ｖｉａ１，Ｖｉａ１ａ…第１ビアホール、Ｖｉａ２，Ｖｉａ２ａ…第２ビアホール、Ｖｉａ３，Ｖｉａ３ａ…第３ビアホール。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a reflection type liquid crystal display device, and more particularly, to a signal line wiring connected to each drain (or source) of a pixel transistor constituting a pixel and a wiring connected to a reflection electrode connected to a source (or drain) of the pixel transistor. The present invention relates to a reflection-type liquid crystal display device suitable for suppressing deterioration of display quality due to signal crosstalk between a plurality of pixels connected to the same signal line by suppressing a parasitic capacitance generated between the pixels.
[0002]
[Prior art]
Recently, projection for displaying an image on a large screen, such as a display for outdoor public use or a traffic control operation, a display for displaying a high-definition image typified by the HDTV broadcast standard, or the SVGA standard of computer graphics, etc. Liquid crystal display devices are widely used.
This type of projection type liquid crystal display device is roughly classified into a transmission type liquid crystal display device using a transmission type and a reflection type liquid crystal display device using a reflection type. In the case of the former transmissive liquid crystal display device, there is a disadvantage that the area of a TFT (Thin Film Transistor) provided in each pixel does not become a transmissive region of a pixel that transmits light, so that the aperture ratio becomes small. Therefore, the latter reflective liquid crystal display device has been attracting attention.
[0003]
Generally, in the above-mentioned reflection type liquid crystal display device, a plurality of switching elements (pixel transistors) and a plurality of storage capacitors for the switching elements are provided on a semiconductor substrate (Si substrate) by being electrically separated from each other; A plurality of reflective pixel electrodes formed by using a metal film as the uppermost layer among a plurality of functional films stacked above a plurality of switching elements and a plurality of storage capacitor portions are electrically separated and provided. One pixel is formed by combining one storage capacitor unit and one reflection pixel electrode connected to one switching element, and a plurality of the pixels are arranged in a matrix in a row direction and a column direction on a semiconductor substrate. A transparent counter electrode common to all pixels is formed on the lower surface of the transparent substrate in opposition to the plurality of reflective pixel electrodes, and liquid crystal is sealed between the plurality of reflective pixel electrodes and the counter electrode. To do The reading light for a color image is made to enter the liquid crystal from the transparent substrate side through the counter electrode, and the potential difference between the counter electrode and each reflection pixel electrode is made to correspond to the video signal by the switching element so that each reflection pixel is turned on. The readout light for a color image is modulated by controlling the orientation of the liquid crystal by changing it for each electrode, and the readout light for a color image reflected by each reflective pixel electrode is emitted from the transparent substrate.
[0004]
FIG. 8 is a cross-sectional view schematically showing one pixel in a reflective liquid crystal display device of Conventional Example 1 in an enlarged scale.
FIG. 9A is a block diagram for explaining an active matrix driving circuit in the reflection type liquid crystal display device of Conventional Example 1, and FIG. 9B is a block diagram of FIG. It is the schematic diagram which expanded and showed the X part in.
[0005]
The reflection type liquid crystal display device 50A of Conventional Example 1 shown in FIG. 8 is configured so as to be applicable to a general reflection type projector. When one pixel among a plurality of pixels for displaying an image is enlarged and described, a semiconductor substrate 11 serving as a base is a p-type Si substrate such as single-crystal silicon (or may be an n-type Si substrate). On the left side of the semiconductor substrate 11 (hereinafter also referred to as a p-type Si substrate), one p-well region 12 is electrically separated in pixel units by left and right field oxide films 13A and 13B. It is provided in a state. One switching element 14 (hereinafter, also referred to as a pixel transistor) is provided in one p-well region 12, and this switching element 14 is configured by a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
[0006]
In one pixel transistor 14, a gate G is formed by forming a gate electrode 16 made of polysilicon on a gate oxide film 15 located substantially at the center on the p-well region 12. .
A drain region 17 is formed on the left side of the gate G of the pixel transistor 14 in the figure, and a drain electrode 18 made of an aluminum wiring formed in the first via hole Via1 on the drain region 17 is formed. Thus, a drain D is formed.
[0007]
Also, a source region 19 is formed on the right side of the gate G of the pixel transistor 14 in the figure, and a source electrode 20 made of an aluminum wiring formed in the first via hole Via1 on the source region is formed. , Source S is formed.
Further, on the p-type Si substrate 11, a diffusion capacitance electrode 21 (hereinafter also referred to as a COM electrode) into which ions are implanted is formed on the right side of the p-well region 12 in the figure, and the diffusion capacitance electrode 21 It is provided in a state where it is electrically separated for each pixel by the oxide films 13B and 13C.
[0008]
Further, an insulating film 22 and a capacitor electrode 23 are sequentially formed on the diffusion capacitor electrode 21, and a capacitor electrode contact 24 is formed by aluminum wiring in the first via hole Via 1 on the capacitor electrode 23. The storage capacitor portion C corresponding to one pixel transistor 14 is formed.
In addition, a first interlayer insulating film 25, a first metal film 26, a second interlayer insulating film 27, and a second metal film are provided above the field oxide films 13A, 13B, 13C, the gate electrode 16, and the capacitor electrode 23. 28, a third interlayer insulating film 29, and a third metal film 30 are formed by stacking a plurality of functional films in the order described above.
[0009]
At this time, the first, second and third interlayer insulating films 25, 27 and 29 are made of insulating SiO 2. 2 (Silicon oxide) or the like.
The first, second, and third metal films 26, 28, and 30 are formed of conductive metal films in a predetermined pattern shape for each pixel corresponding to one pixel transistor 14 by aluminum wiring or the like. Although the first, second, and third metal films 26, 28, and 30 are electrically connected to each other in the same pixel, the first, second, and third metal films are adjacent to each other. The first, second, and third metal films 26, 28, and 30 are electrically connected to each pixel by forming the openings 26 ', 28', and 30 ', each of which has a narrow width and a substantially angular shape, are formed in the metal film. Are separated from each other.
[0010]
In one pixel, a part of the lowermost first metal film 26 is connected to the source region 19 of the pixel transistor 14 and the capacitor electrode of the storage capacitor C, respectively. Further, in one pixel, the middle second metal film 28 is formed on the p-type Si substrate 11 on which a part of the readout light L made incident from the transparent substrate (not shown) disposed above is provided below. It is provided as a metal light shielding film for shielding light from the pixel transistor 14 side. In other words, the second metal film 28 (metal light-shielding film) blocks the opening 30 ′ so as to block a part of the readout light L entering from the opening 30 ′ formed between the upper adjacent third metal films 30. , And is connected to the lowermost first metal film 26 by forming an aluminum wiring in the second via hole Via2 formed by etching the second interlayer insulating film 27.
[0011]
In one pixel, the upper third metal film 30 is divided into a square shape by an opening 30 ′ formed between the adjacent third metal films 30 corresponding to one pixel to form one reflection pixel. It is provided as an electrode, and is connected to the middle second metal film 28 by forming an aluminum wiring in a third via hole Via3 formed by etching the third interlayer insulating film 29.
A liquid crystal 40 is sealed above the third metal film 30 (hereinafter, also referred to as a reflective pixel electrode or a reflective electrode), and a transparent counter electrode 41 is formed via the liquid crystal on a transparent substrate (glass substrate). On the lower surface (not shown), a film is formed using ITO (Indium Thin Oxide) or the like as a common electrode for each of the reflective pixel electrodes 30 without being partitioned for each pixel. .
[0012]
Next, in the reflection type liquid crystal display device 50A of the first conventional example, an active matrix driving circuit when a plurality of pixels are arranged in a matrix in the row direction and the column direction on the p-type Si substrate 11 is shown in FIG. ) And FIG. 9B.
As shown in FIGS. 9A and 9B, in the active matrix driving circuit 70 in the reflection type liquid crystal display device 50A of the conventional example 1, one storage capacitor C connected to one pixel transistor 14 is provided. In addition, one pixel is formed by combining one reflective electrode 30, and a plurality of such pixel sets are arranged on the p-type Si substrate 11 in a matrix in a row direction and a column direction.
[0013]
Further, a horizontal shift register circuit 71 and a vertical shift register circuit 75 are provided to specify one pixel among the plurality of pixels.
First, in the horizontal shift register circuit 71, a signal line 73 is wired for each pixel column in the pixel column direction (vertical direction) via a video switch 72. Only one of the circuits 73 is shown connected to the horizontal shift register circuit 71. The signal line 73 supplies video signals in the order of pixel columns. At this time, a video line 74 is connected to the signal line 73 via the video switch 72. One signal line 73 is connected to the drain electrodes 18 of the plurality of pixel transistors 14 arranged along one pixel column by aluminum wiring of the first metal film 26 (FIG. 8).
[0014]
Next, in the vertical shift register circuit 75, although a gate line 76 is wired for each pixel row in the pixel row direction (horizontal direction), here, for convenience of illustration, only one of the gate lines 76 is provided. Are connected to the vertical shift register circuit 75. The gate line 76 supplies gate pulses in the order of rows in the scanning direction described later. At this time, one gate line 76 is connected to the gate electrodes 16 of the plurality of pixel transistors 14 arranged along one pixel row by polysilicon.
[0015]
Further, the source electrode 20 of each pixel transistor 14 is connected to a storage capacitor portion via a capacitor electrode contact 24 (hereinafter, also simply referred to as a contact) by a source wiring 77 made of an aluminum wiring of the first metal film 26 (FIG. 8). In addition to being connected to the capacitor electrode 23 of C, it is also connected to one reflection electrode 30 via the aluminum wiring of the second metal film 28 (FIG. 8) connected thereto.
[0016]
At this time, the active matrix driving circuit 70 applies a well-known frame inversion driving method, and the video signal is inverted to a positive polarity and a negative polarity every frame period. That is, for example, the n-th frame period of the video signal is The positive write and the (n + 1) th frame period are negative write. Therefore, when a video signal is input from the signal line, the signal line 73 may be connected to either the drain electrode or the source electrode of the pixel transistor 14, but here, as described above, the signal line 73 is connected to the pixel. It is connected to the drain electrode 18 of the transistor 14. When the signal line 73 is connected to the source electrode 20, one storage capacitor C and one reflection electrode 30 are connected to the drain electrode 18 of the pixel transistor 14.
[0017]
In the reflection type liquid crystal display device 50A of Conventional Example 1 described above, the well potential supplied as a fixed potential to the p-well region 12 of the pixel transistor 14 and the diffusion potential electrode 21 (COM electrode) of the storage capacitor C are supplied. COM (common) potential.
That is, the well potential supplied to the p-well region 12 is, for example, a voltage of 0 V applied as a fixed potential to the well potential contact on the p + region (not shown) formed in the p-well region 12.
[0018]
On the other hand, the COM (common) potential supplied to the COM electrode 21 of the storage capacitor C is connected to the COM electrode 21 of the storage capacitor C via a COM (common) potential contact (not shown) formed on the COM electrode 21. Is applied. It is a fixed voltage of, for example, 8.5V. At this time, although the COM potential may be basically any number of volts to form the storage capacitor section C, if the COM potential is set to the center value (for example, 8.5 V) of the video signal, the storage capacitor section C Is about half of the power supply voltage. That is, since the withstand voltage of the storage capacitor may be approximately half of the power supply voltage, it is possible to increase the capacitance by reducing only the thickness of the insulating film 22 of the storage capacitor C. Is large, the fluctuation of the potential of the reflective electrode 30 can be reduced, which is advantageous for suppressing flicker and burn-in of the liquid crystal.
[0019]
The storage capacitor section C accumulates charges according to the potential difference between the potential applied to one reflection electrode 30 and the COM potential, and keeps the voltage even when one pixel transistor 14 is turned off during the non-selection period. And a function of continuously applying the holding voltage to one reflection electrode 30 is provided.
[0020]
Here, when one pixel is driven in the active matrix driving circuit 70 in the reflection type liquid crystal display device 50A of the first conventional example, a video signal input from the video line 74 with a sequential shift in timing switches the video switch 72. The pixel transistor 14 is supplied to one signal line 73 arranged in the pixel column direction through the pixel transistor 14 at a position where the one signal line 73 and one gate line 76 arranged in the pixel row direction intersect. Selected and turned on.
[0021]
Then, when a video signal is input from the signal line 73 via the drain D to the reflection electrode 30 connected to the source S of the selected (turned on) one pixel transistor 14, the storage capacitor C is formed in the form of electric charge. And a potential difference (liquid crystal drive voltage) corresponding to the video signal is generated between one selected reflective electrode 30 and the counter electrode 41 (FIG. 8), and modulates the optical characteristics of the liquid crystal 40. I have. As a result, the readout light L for a color image (FIG. 8) incident from the transparent substrate (not shown) through the counter electrode 41 is modulated for each pixel by the liquid crystal 40, reflected by the reflective electrode 30, and reflected by the transparent substrate. Is emitted from. Therefore, unlike the transmission system, the structure is such that nearly 100% of the readout light L can be used, and both high definition and high luminance can be achieved for the projected image.
[0022]
Next, in the reflective liquid crystal display device, when a plurality of pixels are arranged on a semiconductor substrate in a matrix at right angles to the pixel column direction and the pixel row direction, they are arranged on one pixel column and The following describes the parasitic capacitance generated in each pixel and the signal crosstalk generated thereby, which are connected to the signal line.
[0023]
FIG. 10 is a schematic diagram for explaining the parasitic capacitance of a pixel when, for example, the pixels 80A, 80B, and 80C among a plurality of pixels are arranged on one column in the reflective liquid crystal display device of the first related art. FIG.
FIG. 3 shows three pixels 80A, 80B, and 80C connected to one signal line 73 among a plurality of pixels constituting the reflective liquid crystal display device of Conventional Example 1. For convenience of description, the pixels 80A, 80B, and 80C include, among the elements included therein, the pixel transistors 14A, 14B, and 14C, the storage capacitors CA, CB, and CC, the reflective electrodes 30A, 30B, and 30C, and the gate. Lines 76A, 76B and 76C are shown, respectively.
[0024]
Here, a signal line 73 is connected to each drain D of each pixel transistor (switching element: MOSFET) 14A, 14B, 14C, and a reflection electrode 30A, 30B, 30C and a storage capacitor CA, to each source S. One terminals of CB and CC are connected to each other, and gate lines 76A, 76B and 76C are connected to the respective gates G.
A parasitic capacitance Cds exists between the drain D and the source S of each of the pixel transistors 14A, 14B, 14C.
In FIG. 10, the pixels 80A, 80B, and 80C are adjacent to each other, but may not be adjacent pixels as long as they are in the same column (connected to the same signal line).
[0025]
As described above, since the pixels 80A, 80B, and 80C are in the same column in the pixel column direction, the signal lines 73 connected to the pixels 80A, 80B, and 80C are the same, and when a signal is written to the pixel 80A, the pixel 80B When writing a signal to the pixel 80C and when writing a signal to the pixel 80C, the timing is different, but a signal voltage for writing to each of the pixels 80A, 80B, and 80C is always applied to the signal line 73.
[0026]
More specifically, for example, when writing a signal to the pixel 80B, a signal voltage for writing to the pixel 80B is applied to the signal line 73. At this time, the pixel transistor 14B is turned on by a signal applied to the gate line 76B, and a predetermined signal voltage is applied to the reflective electrode 30B of the pixel 80B.
At this time, the pixel transistors 14A and 14C of the pixels 80A and 80C are off because no signal is applied to the gate lines 76A and 76C connected to the gate G, respectively. Therefore, no signal voltage to be written to the pixel 80B is applied to the reflective electrodes 30A, 30C of the pixels 80A, 80C.
[0027]
Thereafter, similarly, a predetermined signal voltage is applied to the reflective electrodes 30A and 30C of the pixels 80A and 80C by using the same signal line 73 with the timing shifted to the pixels 80A and 80C, and writing is performed. You.
Meanwhile, the signal written to the pixel 80B is held until the next writing to the pixel 80B is performed in the next frame.
[0028]
At this time, if the parasitic capacitance Cds exists in each of the pixel transistors 80A, 80B, and 80C, the pixel transistors 14A and 14C are turned off when the signal voltage for writing to the pixel 80B is applied to the signal line 73 as described above. And the signal voltages of the pixels 80A and 80C, which must keep a predetermined magnitude, fluctuate under the influence of the signal voltage applied to the signal line 73 via the parasitic capacitance Cds. I will.
When light modulated by an image signal is projected from a liquid crystal display device to a projector, crosstalk generated by the parasitic capacitance Cds degrades the display quality of a projected image.
[0029]
FIGS. 11A and 11B are diagrams for explaining display characteristics due to a crosstalk phenomenon generated by a parasitic capacitance of a pixel transistor. FIG. 11A illustrates a display screen to be displayed, and FIG. 5 shows a display screen where a talk has occurred.
As shown in FIG. 11A, a rectangular white box pattern portion 64 for displaying white is provided in the center of the display screen 60, and gray-back portions 61, 63, 65 for displaying gray are provided around the rectangular white box pattern portion 64. 62 are provided.
[0030]
However, as shown in FIG. 11B, since the parasitic capacitance Cds exists in the pixel transistors of the plurality of pixels corresponding to the display screen 60, each pixel corresponding to the white box pattern unit 64 that performs white display has The gray scales of the gray-back portions 63 and 65 located above and below the white-box pattern portion 64 in the drawing, which have pixels connected to the same signal line, are affected by crosstalk. The gray scale is different from that of the gray back portions 61 and 62 located on the left and right of the white box pattern portion. This indicates that the display quality is at a defective level.
[0031]
Here, as shown by arrows in FIGS. 11A and 11B, when the scanning direction of the pixels by the vertical shift register is directed downward from above in FIG. The gray level of the upper gray-back section 63 (which becomes the crosstalk section 63 ′) is whiter than the gray levels of the gray-back sections 61 and 62, and is lower in the figure of the white box pattern section 64. The gray level of the gray-back section 65 (which becomes the crosstalk section 65 ') is darker than the gray levels of the gray-back sections 61 and 62.
[0032]
This crosstalk phenomenon will be described with reference to FIGS.
FIG. 12 is a signal waveform diagram when crosstalk occurs in the pixels 80A, 80B, and 80C arranged on one column. The vertical axis is voltage and the horizontal axis is time.
FIG. 13 is a graph showing the relationship between the driving voltage (input voltage) of the liquid crystal and the intensity of the output light.
[0033]
Now, it is assumed that the pixels 80A, 80B, and 80C are connected to the same signal line 73 as shown in FIG. As shown in FIG. 11B, the pixels 80A, 80B, and 80C are located at the center M on the left and right of the display screen 60 in the figure, and the pixel 80A is located in the gray-back portion 63 and the pixel 80B Is located in the white box pattern portion 64, the pixel 80C is located in the gray back portion 65, and the scanning direction of each pixel 80A, 80B, 80C by the vertical shift register is a direction from top to bottom in the figure. .
[0034]
At this time, in order to display the display screen shown in FIG. 11A, the video signal supplied to the signal line 73 arranged in the central portion M shown in FIG. Indicated by voltage. This signal line voltage is inverted to a positive polarity and a negative polarity every frame period, centering on the COM potential Vcom supplied to one end of the storage capacitors CA, CB, and CC. In the figure, what is shown as a vertical scanning period is a vertical scanning period of one frame. For example, if the period from time t1 to time t7 is the n-th frame period of the video signal, positive writing is performed here, and if the period from time t7 to time t13 is the (n + 1) -th frame period of the video signal, negative writing is performed. At this time, since a normally black liquid crystal is used as the liquid crystal, black display is performed at the center voltage of Vcom.
[0035]
The signal line voltage is a voltage V1 corresponding to gray display from time t1 to time t3, and during this period, the gray back portion 63 is scanned. The signal line voltage is a voltage V2 corresponding to white display from time t3 to time t5, and the white box pattern section 64 is scanned during this period. The signal line voltage is a voltage V1 corresponding to gray display from time t5 to time t7, and the gray-back portion 65 is scanned during this period.
[0036]
Therefore, in the pixel 80A near the center of the gray-back portion 63, gray writing is performed, and in the pixel 80B near the center of the white box pattern portion 64, white writing is performed on the pixel 80C near the center of the gray-back portion 65. In, gray writing is performed.
At this time, in the pixel 80A, positive gray writing for one frame is performed from the time t2, in the pixel 80B, positive white writing for one frame is performed at the time t4, and in the pixel 80C, one gray writing is performed from the time t6. Positive gray writing for the frame is performed.
[0037]
As described above, in the pixel 80A, the voltage V1 is applied at time t2 and is held in the storage capacitor CA. However, at time t3 when the white box pattern unit 64 starts displaying white, the voltage is applied to the signal line 73. When V2 is applied, the holding voltage shifts in the positive direction due to the influence of the parasitic capacitance Cds.
Similarly, in the pixel 80C, the voltage (2Vcom−V1) is applied at time t0 and is held in the storage capacitor CC. At time t3, the holding voltage shifts in the positive direction due to the parasitic capacitance Cds. .
Similarly, in the pixel 80B, the voltage (2Vcom−V2) held from time t0 shifts in the plus direction at time t3 due to the capacitance Cds.
[0038]
In FIG. 12, a portion indicated by an upward arrow indicates crosstalk due to the parasitic capacitance Cds.
Therefore, as shown in FIG. 11B, when the scanning direction of the vertical shift register is scanned from top to bottom in the drawing, the gray-back portion 63 located above the white box pattern portion 64 becomes gray. The crosstalk portion 63 'is displayed whiter than the back portions 61 and 62, and the gray back portion 65 located below the white box pattern portion 64 is a cross talk portion 65' displayed blacker than the gray back portions 61 and 62. It becomes.
[0039]
The pixel 80B also generates crosstalk due to the parasitic capacitance Cds. As shown in FIG. 13, a saturation voltage Vp (corresponding to V2 in FIG. 12) is applied to the liquid crystal for white display, as shown in FIG. In this case, even if the voltage is changed by Δ, the change in the intensity of the output light is small, so that the influence is small. However, as in the pixels 80A and 80C, the voltage Vp and the threshold voltage Vth (this is black display and Vcom in FIG. This is because, at the intermediate voltage Vg in (2), the intensity of the output light fluctuates greatly even with the same voltage fluctuation of Δ.
[0040]
Here, as the parasitic capacitance Cds, there are a parasitic capacitance Cds inside the pixel transistors 14A, 14B and 14C, and a parasitic capacitance Cds generated between the aluminum wirings respectively connected to the drain electrodes and the source electrodes of the pixel transistors 14A, 14B and 14C. The ratio of the latter is large.
[0041]
Hereinafter, the parasitic capacitance will be described based on the structure of the pixel.
FIG. 14 is a diagram for explaining the parasitic capacitance of one pixel in the reflection type liquid crystal display device of Conventional Example 1, and the semiconductor is viewed from the first metal film side along the line XY shown in FIG. It is the top view which looked at the board | substrate.
FIG. 15 is a diagram for explaining the parasitic capacitance of one pixel in the reflective liquid crystal display device of Conventional Example 1, and is a cross-sectional view taken along the line XY shown in FIG. This corresponds to FIG. 8 described above.
[0042]
As shown in both figures, a signal line 73 formed from the first metal film 26 is connected to the drain electrode 18 of the pixel transistor 14.
A source wiring 77 for connecting to the reflection electrode 30 is formed on the source electrode 20 of the pixel transistor 14 by the first metal film 26. The source wiring 77 is formed to have a large area so as to cover the source electrode 20 of the pixel transistor 14 in order to prevent light from shining on the source electrode 20 of the pixel transistor 14. When light is applied to the source electrode 20 of the pixel transistor 14, a leak current due to photocarriers occurs. The source electrode 20 is a PN junction between the source region 19 (diffusion electrode portion) and the well region 12, in other words, it can be said that it forms a photodiode. Therefore, it is necessary to reduce the light reaching the diffusion electrode portion corresponding to the photodiode.
[0043]
Therefore, a parasitic capacitance Cds is generated between the signal line 73 and the aluminum wiring of the source wiring 77.
In the layout structure shown in FIGS. 14 and 15, the well region 12 and the COM electrode 21 do not require aluminum wiring because the same electrode is diffused as the substrate 11.
The cross-sectional view in FIG. 15 also shows a portion where the parasitic capacitance Cds is generated between the aluminum wiring connected to the drain electrode 18 of the pixel transistor 14 and the aluminum wiring connected to the source electrode 20 of the pixel transistor 14. is there.
[0044]
As a reflection type liquid crystal display device of the second conventional example, there is a reflection type liquid crystal display device in which the arrangement of pixels is different from that of the first conventional example.
FIG. 16 is a diagram for explaining the parasitic capacitance of one pixel in the reflection type liquid crystal display device of the conventional example 2, and the semiconductor is viewed from the first metal film side along the line XY shown in FIG. It is the top view which looked at the board | substrate.
FIG. 17 is a diagram for explaining the parasitic capacitance of one pixel in the reflective liquid crystal display device of Conventional Example 2, and is a cross-sectional view taken along the line XY shown in FIG.
[0045]
In the reflection type liquid crystal display device 50B of the second conventional example, the components are the same as those of the reflection type liquid crystal display device 50A of the first conventional example, but since the arrangement and shape are different, the components are different. Is attached with a symbol with an “a” added after the symbol attached to each of the similar components of the conventional example 1 shown in FIGS. 8, 14 and 15 so that the distinction and the correspondence can be understood. is there.
In the pixel of the second conventional example, a rectangular capacitor electrode 23a is arranged in parallel with the drain electrode 18a and the source electrode 20a. On the other hand, in the pixel of Conventional Example 1, the drain electrode 18, the source electrode 20, and the capacitor electrode 23 are arranged in a line.
[0046]
The second conventional example has the same basic configuration as the first conventional example, and thus the description of the basic configuration is omitted.
In Conventional Example 2, a parasitic capacitance Cds occurs between the signal line 73a formed of the first metal film and the source line.
[0047]
Here, for example, there is the following as a device for suppressing such a parasitic capacitance (for example, see Patent Document 1).
According to this, in an active matrix of a thin film transistor such as a TFT, a conductive film is formed on the drain bus line via a protective insulating film in order to prevent a voltage change due to a parasitic capacitance between the drain bus line and the pixel electrode. It is disclosed that this conductive film is connected to a ground terminal so that the conductive film is always maintained at a low potential so as to function as a shield film.
[0048]
[Patent Document 1]
JP-A-63-202792 (page 2, FIG. 1)
[0049]
[Problems to be solved by the invention]
By the way, as described above, the display screen is divided into nine parts, and white (100% luminance) is placed on the central 1/9 divided screen, and gray (50% luminance) is placed on eight surrounding 1/9 divided screens. When displayed, a luminance change of 5% occurred in a screen portion where crosstalk occurs due to parasitic capacitance, as compared with a screen portion where crosstalk does not occur.
Normally, human eyes do not recognize a luminance change of 2% or less, and it is necessary to reduce the luminance change due to crosstalk to 2% or less.
[0050]
In order to reduce the parasitic capacitance Cds between the signal line and the source line that causes crosstalk, the distance between the signal line and the source line may be increased. In this case, it has been confirmed that the crosstalk can be suppressed to 2% or less by setting the wiring interval to 2 μm or more, for example.
However, in the reflection type liquid crystal display device, when the wiring interval is increased, the incident path of the unnecessary light reaching the pixel transistor is widened, and the leak of the pixel transistor due to light occurs remarkably.
[0051]
In this case, at a pixel pitch of, for example, about 9 μm, if the wiring interval between the signal line and the source wiring is widened to, for example, 2 μm, a problem such as flicker or burning occurs due to a leak current due to light.
Therefore, it is required to reduce the parasitic capacitance Cds between the signal line and the source line without increasing the wiring interval.
[0052]
On the other hand, according to the method disclosed in Patent Document 1, the shield film is formed above the drain bus line with respect to the drain bus line and the pixel electrode formed on the same surface. There is a problem that the parasitic capacitance in the lateral direction between the electrodes cannot be effectively suppressed.
Accordingly, the present invention has been made to solve the above-mentioned problem, and to provide a reflection type liquid crystal display device capable of reducing crosstalk by reducing a parasitic capacitance between a signal line and a source line without generating flicker or burn-in. It is the purpose.
[0053]
[Means for Solving the Problems]
As means for achieving the above object, a first invention is to provide a plurality of pixel transistors 14 and a plurality of storage capacitor portions C for the pixel transistors 14 on a semiconductor substrate 11 which are electrically separated from each other; A plurality of reflective pixel electrodes 30 formed by using a metal film on the uppermost layer among a plurality of functional films stacked above the plurality of pixel transistors 14 and the storage capacitor unit C are provided in an electrically separated manner. One pixel is formed by combining one storage capacitor portion C connected to one pixel transistor 14 and one reflection pixel electrode 30, and the pixel is formed on the semiconductor substrate 11 in a row direction and a column direction. A plurality of reflective pixel electrodes 30 are formed on a lower surface of a transparent substrate, and a plurality of reflective pixel electrodes 30 are formed on a lower surface of a transparent substrate. In the reflection type liquid crystal display device constructed by sealing liquid crystal 40 between the poles 41,
A signal line 73 for supplying a video signal, comprising a metal film (first metal film 26) connected to the drain electrode 18 of the pixel transistor 14 arranged in each column direction, and a source electrode of the pixel transistor 14 The signal line 73 and the wiring portion (the wiring portion (source wiring 77A) formed from the same metal film as the metal film (first metal film 26) forming the signal line 73) are connected to the signal line 73 and the wiring portion ( A reflection type liquid crystal display device comprising a guard pattern 1A formed of the same metal film (first metal film 26), which is supplied with a fixed potential and is separated from the source wiring 77A). is there.
According to a second aspect of the present invention, a plurality of pixel transistors and a plurality of storage capacitor portions C for the pixel transistors are provided on the semiconductor substrate 11 so as to be electrically separated from each other. A plurality of reflective pixel electrodes 30 formed by using a metal film as the uppermost layer among a plurality of functional films stacked above the portion C were provided electrically separated from each other, and were connected to one pixel transistor 14. One pixel is formed by combining one storage capacitor section C and one reflection pixel electrode 30, and a plurality of the pixels are arranged in a matrix on the semiconductor substrate 11 in a row direction and a column direction. A transparent counter electrode 41 is formed on the lower surface of the transparent substrate so as to face the plurality of reflective pixel electrodes 30, and a liquid crystal 40 is sealed between the plurality of reflective pixel electrodes 30 and the counter electrode 41. do it In the reflection type liquid crystal display device which forms,
A signal line 73 for supplying a video signal, comprising a metal film (first metal film 26) connected to the drain electrode 18 of the pixel transistor 14 arranged in each column direction, and a source electrode of the pixel transistor 14 The signal line 73 and the wiring portion (the wiring portion (source wiring 77A) formed from the same metal film as the metal film (first metal film 26) forming the signal line 73) are connected to the signal line 73 and the wiring portion ( A reflection type liquid crystal display device characterized by comprising a guard pattern 1B formed of the same metal film (first metal film 26) which is not supplied with a potential and is separated from the source wiring 77A).
[0054]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings by way of preferred examples. Note that the same reference numerals are given to the same components as those in the conventional example, and the description is omitted.
[0055]
<First embodiment>
FIG. 1 is a view showing one pixel in a first embodiment of the reflection type liquid crystal display device of the present invention. The semiconductor substrate is viewed from the first metal film side along the line XY shown in FIG. FIG.
FIG. 2 is a diagram showing one pixel in the first embodiment of the reflective liquid crystal display device of the present invention, and is a cross-sectional view taken along the line XY shown in FIG.
[0056]
The reflection type liquid crystal display device 10A of the first embodiment is obtained by adding a contact 6 for connecting to the guard pattern 1A and the COM electrode 21 to the liquid crystal display device 50A of the conventional example 1.
The reflective liquid crystal display device 10A of the first embodiment shown in FIGS. 1 and 2 is configured to be applicable to a general reflective projector. Of a plurality of pixels arranged in a matrix for displaying an image, one pixel is enlarged and described. As a semiconductor substrate 11 serving as a base, a p-type material such as single crystal silicon is used. A type Si substrate (or an n-type Si substrate may be used) is used. One p-well region 12 is provided on the left side of the semiconductor substrate 11 (hereinafter also referred to as a p-type Si substrate) in a state where the p-well region 12 is electrically separated in pixel units by left and right field oxide films 13A and 13B. I have. One pixel transistor 14 (which is a switching element) is provided in one p-well region 12, and the pixel transistor 14 is configured by a MOSFET.
[0057]
In one pixel transistor 14, a gate G is formed by forming a gate electrode 16 made of polysilicon on a gate oxide film 15 located substantially at the center on the p-well region 12. . The gate electrode 16 is connected to a gate line 76 formed for each pixel row.
A drain region 17 is formed on the left side of the gate G of the pixel transistor 14 in the figure, and a drain electrode 18 made of an aluminum wiring formed in the first via hole Via1 on the drain region 17 is formed. Thus, a drain D is formed.
[0058]
Also, a source region 19 is formed on the right side of the gate G of the pixel transistor 14 in the figure, and a source electrode 20 made of an aluminum wiring formed in the first via hole Via1 on the source region is formed. , Source S is formed.
Further, on the p-type Si substrate 11, a diffusion capacitance electrode 21 (hereinafter also referred to as a COM electrode) into which ions are implanted is formed on the right side of the p-well region 12 in the figure, and the diffusion capacitance electrode 21 It is provided in a state where it is electrically separated for each pixel by the oxide films 13B and 13C.
[0059]
Further, an insulating film 22 and a capacitor electrode 23 are sequentially formed on the diffusion capacitor electrode 21, and a capacitor electrode contact 24 is formed by aluminum wiring in the first via hole Via 1 on the capacitor electrode 23. The storage capacitor portion C corresponding to one pixel transistor 14 is formed.
In addition, a first interlayer insulating film 25, a first metal film 26, a second interlayer insulating film 27, and a second metal film are provided above the field oxide films 13A, 13B, 13C, the gate electrode 16, and the capacitor electrode 23. 28, a third interlayer insulating film 29, and a third metal film 30 are formed by stacking a plurality of functional films in the order described above.
[0060]
At this time, the first, second and third interlayer insulating films 25, 27 and 29 are made of insulating SiO 2. 2 (Silicon oxide) or the like.
The first, second, and third metal films 26, 28, and 30 are formed of conductive metal films in a predetermined pattern shape for each pixel corresponding to one pixel transistor 14 by aluminum wiring or the like. Is formed.
From the first metal film 26, a signal line 73 connected to the drain electrode 18, a source wiring 77A connected to the source electrode 20 and the capacitor electrode contact 24, and a guard pattern 1A are respectively formed in a predetermined shape and physically separated from each other. Are formed electrically separated from each other.
[0061]
In the same pixel, the source wiring 77A is connected to the connection part 31 formed from the second metal film 28 via the aluminum wiring formed in the second via hole Via2. The connection portion 31 is connected to a third metal film (hereinafter, also referred to as a reflection pixel electrode or a reflection electrode) 30 via an aluminum wiring formed in the third via hole Via3.
The third metal film (reflection electrode) 30 is divided into a square shape by forming an opening 30 ′ having a small width and a substantially angular shape in the third metal film 30, and is divided into squares. Are separated.
[0062]
In the second metal film 28, an opening 28 ′ having a small width and a substantially angular circumference is formed in the second metal film 28, so that the connection portion 31 and the second metal film 28 are formed for each pixel. Electrically isolated.
The second metal film 28 and the COM electrode 21 are electrically connected via a contact (not shown), and are commonly connected to all pixels.
[0063]
The guard pattern 1A formed from the first metal film 26 is disposed between the source line 77A and the signal line 73 as shown in FIG. The guard pattern 1A is electrically connected to the COM electrode 21 via the contact 6 connected to the contact connection portion 32. The guard pattern 1A opposes the entire length of three sides of the four sides of the rectangular source wiring 77A, and is also arranged to oppose a part of the remaining one side. The guard pattern 1A is opposed to the signal line 73 in parallel, and is also opposed to a portion drawn from the drain electrode 18.
[0064]
In one pixel, the second metal film 28 in the middle stage is formed on the p-type Si substrate 11 on which a part of the readout light L made incident from the transparent substrate (not shown) disposed above is provided below. It is provided as a metal light shielding film for shielding light from the pixel transistor 14 side. In other words, the second metal film 28 (metal light-shielding film) blocks the opening 30 ′ so as to block a part of the readout light L entering from the opening 30 ′ formed between the upper adjacent third metal films 30. The film is formed so as to shield the light.
[0065]
A liquid crystal 40 is sealed above the third metal film 30, and a transparent counter electrode 41 is provided on the lower surface of a transparent substrate (glass substrate) (not shown) to the plurality of reflective pixel electrodes 30 via the liquid crystal. The film is formed using ITO or the like as a common electrode facing each other and as a common electrode for each reflective pixel electrode 30 without being divided for each pixel.
The reflection type liquid crystal display device of the first embodiment is configured as described above.
[0066]
As described above, in the reflection type liquid crystal display device of this embodiment, the guard pattern 1A formed from the first metal film 26 is provided between the signal line 73 formed from the first metal film 26 and the source line 77A. It is. The wiring size (width) of the guard pattern 1A is set to 0.4 μm. The interval (shortest interval) between the guard pattern 1A and the signal line 73 is 0.5 μm, and the interval (shortest interval) between the guard pattern 1A and the source wiring 77A is 0.5 μm.
[0067]
In the reflection type liquid crystal display device of the first embodiment, the central portion of the rectangle described above with reference to FIG. 11 is a white box pattern portion 64 for white display, and the periphery thereof is a gray back portion 61, 62, 63, 65 for gray display. , The change in the luminance of the output light due to the crosstalk in the gray-back portions 63 and 65 can be reduced to 2% or less. As a result, it has been improved to a level where human vision can hardly discriminate. During the display operation, the COM voltage Vcom was applied to the guard pattern 1A.
That is, by providing the guard pattern 1A between the signal line 73 and the source wiring 77A, the parasitic capacitance generated between the signal line 73 and the source wiring 77A could be suppressed.
[0068]
Further, by setting the wiring interval (the interval between the guard pattern 1A and the signal line 73, the interval between the guard pattern 1A and the source wiring 77A) to 0.5 μm, the readout light L reaches the pixel transistor 14 as unnecessary light. Can be suppressed, and no problematic level of leakage current is generated.
Normally, in the occurrence of a leak, flicker or burn-in occurs when the drop of the pixel voltage exceeds 10 mV in 1/60 sec for one frame in a state where light is irradiated, but in this embodiment, The pixels are formed at a pitch of 9 μm. Even with such pixel dimensions, the voltage drop due to light leakage current is 5 mV or less in 1/60 sec of one frame, which is within the specification.
[0069]
Note that by holding the guard pattern 1A at a fixed potential, the parasitic capacitance between the signal line 73 and the source wiring 77A may be cut off, so that the wiring width of the guard ring is not limited.
Since the wiring forming the guard pattern 1A is made of aluminum, the resistance of aluminum itself is sufficiently low, so that the potential of the guard ring hardly fluctuates due to the parasitic capacitance of the signal line voltage.
Also, the case where the wiring interval between the guard pattern 1A and the signal line 73 and the wiring interval between the guard pattern 1A and the source wiring 77A are 0.5 μm has been described. In addition, the effect of light leakage current can be suppressed.
[0070]
<Second embodiment>
FIG. 3 is a view showing one pixel in the second embodiment of the reflection type liquid crystal display device of the present invention, and is a plan view of the semiconductor substrate viewed from the first metal film side.
The reflection type liquid crystal display device 10B of the second embodiment is different from the reflection type liquid crystal display device 10A of the first embodiment in that the guard ring 1A is not provided with the contact connection portion 32, and thus the reflection type liquid crystal display device 10B is connected to the COM electrode 21. The configuration is the same as that of the reflective liquid crystal display device 10A of the first embodiment, except that a guard pattern 1B similar to the guard pattern 1A is provided except that the potential is not fixed.
[0071]
In the reflection type liquid crystal display device 10B of the second embodiment, the parasitic capacitance generated between the signal line 73 and the source line 77A is suppressed as compared with the case where the potential of the guard pattern is fixed (the first embodiment). Although the effect is reduced, crosstalk can still be reduced, and a change in luminance due to crosstalk occurring in areas above and below the white box pattern in white box pattern display can be suppressed. On the other hand, as compared with the case where the potential of the guard pattern is fixed, there is an advantage that the yield at the time of manufacturing the reflective liquid crystal display device can be improved.
[0072]
That is, as illustrated in FIG. 3, even if the signal line 73 and the guard pattern 1B are short-circuited due to dust or the like, if the separation between the guard pattern 1B and the source wiring 77A is maintained, a pixel defect may occur. There is no. Further, even when the source wiring 77A and the guard pattern 1B are short-circuited, no pixel defect occurs.
Therefore, when the signal line 73 and the guard pattern 1B are short-circuited, or when the source wiring 77A and the guard pattern 1B are short-circuited, no display defect occurs, and the yield is improved as compared with the case where the potential of the guard pattern is fixed. Can be made.
[0073]
When a short circuit occurs between the guard pattern 1B and the signal line 73 or the source line 77A, the parasitic capacitance between the signal line 73 and the source line 77A increases, and the luminance of the pixel changes. Since the user is not looking at only one pixel but looking at a picture of the entire screen, even if only one pixel changes in luminance, there is no problem because it cannot be identified.
[0074]
<Third embodiment>
FIG. 4 is a view showing one pixel in a third embodiment of the reflection type liquid crystal display device of the present invention, and the semiconductor substrate is viewed from the first metal film side along the line XY shown in FIG. FIG.
FIG. 5 is a diagram showing one pixel in a third embodiment of the reflection type liquid crystal display device of the present invention, and is a cross-sectional view taken along the line XY shown in FIG.
[0075]
In the reflective liquid crystal display device 10C of the third embodiment, a guard pattern 1C, a guard pattern 1C ', a contact 6a, and a contact 7 are added to the liquid crystal display device 50B of the second conventional example. The source wiring 77aC has a smaller area than the source wiring 77a.
Therefore, in the reflection type liquid crystal display device 10C of the third embodiment, the components are the same as those of the reflection type liquid crystal display device 50A of the first embodiment, but since the arrangement and shape are different, The components are denoted by the same reference numerals as those of the first embodiment shown in FIGS. 1 and 2 followed by “a”, so that the distinction and correspondence can be understood. It is. These are the same as the relationship between Conventional Example 1 and Conventional Example 2 described above.
[0076]
In the pixel of the third embodiment (the basic configuration other than that related to the guard pattern is the same as that of the conventional example 2), a rectangular capacitor electrode 23a is arranged in parallel with the drain electrode 18a and the source electrode 20a. On the other hand, in the pixel of the first embodiment (the basic configuration other than the guard pattern is the same as that of the conventional example 1), the drain electrode 18, the source electrode 20, and the capacitor electrode 23 are arranged in a line.
The third embodiment has the same basic configuration as the first embodiment, and a description of the basic configuration will be omitted.
The guard pattern 1C and the guard pattern 1C 'are formed by forming the first metal film 26a into a predetermined shape.
[0077]
The guard pattern 1C disposed between the signal line 73a and the source line 77aC, which is disposed on the left side in FIG. 4, is connected and disposed commonly to the pixels in the same column. Similarly, the guard pattern 1C ′ disposed between the source line 77aC and the signal line (not shown) of the pixel adjacent to the right, which is disposed on the right side in the drawing, is connected and disposed commonly to the pixels in the same column. I have.
The guard pattern 1C is electrically connected to the COM electrode 21a via the contact 6a formed in the first via hole Via1a, and is kept at the COM potential Vcom. On the other hand, guard pattern 1C 'is connected to p-well region 12a via contact 7, and is kept at the well potential.
[0078]
Here, the wiring size (width) of the guard patterns 1C and 1C 'is 0.4 μm. The interval (shortest interval) between the guard patterns 1C and 1C 'and the signal line 73a is 0.5 μm, and the interval (shortest interval) between the guard patterns 1C and 1C' and the source wiring 77aC is 0.5 μm.
[0079]
In the reflection type liquid crystal display device of the third embodiment, the central portion of the rectangle described above with reference to FIG. 11 is used as a white box pattern portion 64 for displaying white, and the surroundings are gray back portions 61, 62, 63, 65 for displaying gray. , The change in the luminance of the output light due to the crosstalk in the gray-back portions 63 and 65 can be reduced to 2% or less. This has been improved to a level where human vision is almost indistinguishable.
Here, the guard pattern 1C is connected to the COM electrode 21a in order to suppress the parasitic capacitance Cds between the signal line 73a and the source line 77aC. The guard pattern 1C 'is connected to the well electrode 12a in order to suppress a parasitic capacitance between the source line 77aC and the signal line of the pixel adjacent to the right.
[0080]
<Fourth embodiment>
FIG. 6 is a view showing one pixel in the fourth embodiment of the reflection type liquid crystal display device of the present invention, and is a plan view of the semiconductor substrate viewed from the first metal film side.
As shown in the drawing, a reflection type liquid crystal display device 10D of the fourth embodiment differs from the reflection type liquid crystal display device 10A of the first embodiment in that a guard pattern 1D is used instead of the guard pattern 1A, and a source wiring 77A is used instead. The configuration is the same as that of the reflective liquid crystal display device of the first embodiment except that the source wiring 77D is used.
[0081]
The guard pattern 1D formed of the first metal film surrounds the rectangular source wiring 77D. The wiring size (width) of the guard pattern 1D is 0.4 μm. The interval (shortest interval) between the guard pattern 1D and the signal line 73 is 0.5 μm, and the interval (shortest interval) between the guard pattern 1D and the source wiring 77D is 0.5 μm.
A source region 77D having a smaller area than the source region 77 is formed as a source region so that the guard pattern 1D can be arranged. The guard pattern 1D is electrically connected to the COM electrode 21 via the contact 6.
[0082]
This embodiment is the most effective layout method by preventing the influence around the source wiring which does not want to fluctuate the potential due to the influence of the parasitic capacitance.
In the reflection type liquid crystal display device of the fourth embodiment, the center of the rectangle described above with reference to FIG. 11 is used as a white box pattern portion 64 for displaying white, and the surroundings are gray back portions 61, 62, 63, 65 for displaying gray. Is performed, the change in the luminance of the output light due to the crosstalk in the gray-back portions 63 and 65 can be suppressed to 1% or less. As a result, the luminance was improved to a level at which a luminance change could not be discriminated in human vision. During the display operation, the COM voltage Vcom was applied to the guard pattern 1A.
Thus, by arranging the guard pattern 1D between the signal line 73 and the source line 77D, it was possible to suppress the parasitic capacitance generated between the signal line 73 and the source line 77D.
[0083]
<Fifth embodiment>
FIG. 7 is a view showing one pixel in the fifth embodiment of the reflection type liquid crystal display device of the present invention, and is a plan view of the semiconductor substrate viewed from the first metal film side.
As shown in the figure, the reflective liquid crystal display device 10E of the fifth embodiment is different from the reflective liquid crystal display device 10D of the fourth embodiment in that the guard pattern 1D is not included in the reflective liquid crystal display device 10D. The configuration is the same as that of the reflection type liquid crystal display device 10D of the fourth embodiment, except that a guard pattern 1E similar to the guard pattern 1D is provided except that it is not connected to the COM electrode 21 and the potential is not fixed.
[0084]
In the reflection type liquid crystal display device 10E of the fifth embodiment, the parasitic capacitance generated between the signal line 73 and the source line 77D is suppressed as compared with the case where the potential of the guard pattern is fixed (the fourth embodiment). Although the effect is reduced, it is possible to reduce the crosstalk, and it is possible to suppress a change in luminance due to crosstalk occurring in regions above and below the white box pattern in white box pattern display. On the other hand, there is an advantage that the yield can be improved as compared with the case where the potential of the guard pattern is fixed.
[0085]
That is, as illustrated in FIG. 7, even if the signal line 73 and the guard pattern 1E are short-circuited due to dust or the like, if the separation between the guard pattern 1E and the source wiring 77D is maintained, a pixel defect may occur. There is no. Further, even when the source wiring 77D and the guard pattern 1E are short-circuited, no pixel defect occurs.
Therefore, even when the signal line and the guard ring are short-circuited and the source line and the guard ring are short-circuited, no display defect occurs, and the yield can be improved as compared with the case where the potential of the guard ring is fixed.
[0086]
Note that when a short circuit occurs between the guard pattern 1D and the signal line 73 or the source line 77D, the parasitic capacitance increases and the luminance of the pixel changes, but a person does not see only one pixel. In addition, since the picture on the entire screen is viewed, even if only one pixel changes in luminance, there is no problem because it cannot be identified.
[0087]
As described above, in the reflective liquid crystal display device, the signal line connected to the drain (or source) of the pixel transistor for supplying a video signal and the signal line connected to the source (or drain) of the pixel transistor are provided on the same layer as the signal line. By placing a conductive guard pattern to which a fixed potential is supplied or to which no potential is supplied, the parasitic capacitance generated between the signal line and the wiring portion is suppressed, It is possible to reduce crosstalk that occurs significantly when displaying a white box pattern. Further, the gap between the signal line and the guard pattern and the gap between the guard pattern and the wiring portion can be kept narrow enough to shield unnecessary light passing therethrough, suppressing generation of leak current, flicker and Liquid crystal burn-in can be prevented.
[0088]
Note that, here, the case where the guard pattern is arranged in the pixel here and the case where the guard pattern common to the pixels in the same column is arranged have been described, but the guard line is provided between the signal line connected to the pixel transistor and the source line of the pixel transistor. If a ring is arranged, the parasitic capacitance can be suppressed. Therefore, if a fixed potential is supplied to the guard pattern, a single potential line connected to all pixels may be used.
Further, when a dummy pattern is used without supplying a potential to the guard pattern, the yield of manufacturing a reflective liquid crystal display device can be improved.
[0089]
【The invention's effect】
As described above in detail, according to the reflective liquid crystal display device of the first aspect of the present invention, a video signal is supplied from a metal film connected to the drain electrode of a pixel transistor arranged in each column direction. A signal line for connecting to a source electrode of the pixel transistor and a wiring portion formed of the same metal film as the metal film forming the signal line, separated from the signal line and the wiring portion. By arranging a guard pattern formed of the same metal film to which a fixed potential is supplied, it is possible to reduce a parasitic capacitance between a signal line and a source line without causing flicker or burn-in, thereby suppressing crosstalk. There is an effect that a reflective liquid crystal display device can be provided.
Further, according to the invention of claim 2, a signal line for supplying a video signal, comprising a metal film, connected to a drain electrode of the pixel transistor arranged in each column direction, and a source electrode of the pixel transistor Connected to a wiring portion formed from the same metal film as the metal film forming the signal line, separated from the signal line and the wiring portion and not supplied with a potential, formed from the same metal film. By arranging the guard pattern described above, the influence of dust and the like in the manufacturing process becomes less likely, so that the manufacturing yield can be improved.
[Brief description of the drawings]
FIG. 1 is a diagram showing one pixel in a first embodiment of the reflection type liquid crystal display device of the present invention, and the semiconductor substrate is viewed from the first metal film side along the line XY shown in FIG. FIG.
FIG. 2 is a diagram showing one pixel in a first embodiment of the reflective liquid crystal display device of the present invention, and is a cross-sectional view taken along the line XY shown in FIG.
FIG. 3 is a view showing one pixel in a second embodiment of the reflection type liquid crystal display device of the present invention, and is a plan view of the semiconductor substrate viewed from the first metal film side.
FIG. 4 is a view showing one pixel in a third embodiment of the reflection type liquid crystal display device of the present invention, and the semiconductor substrate is viewed from the first metal film side along the line XY shown in FIG. FIG.
FIG. 5 is a diagram showing one pixel in a third embodiment of the reflective liquid crystal display device of the present invention, and is a cross-sectional view taken along the line XY shown in FIG.
FIG. 6 is a view showing one pixel in a reflection type liquid crystal display device according to a fourth embodiment of the present invention, and is a plan view of a semiconductor substrate viewed from a first metal film side.
FIG. 7 is a view showing one pixel in a fifth embodiment of the reflection type liquid crystal display device of the present invention, and is a plan view of the semiconductor substrate viewed from the first metal film side.
FIG. 8 is a cross-sectional view schematically showing one pixel in a reflective liquid crystal display device of Conventional Example 1 in an enlarged scale.
FIG. 9A is a block diagram for explaining an active matrix driving circuit in the reflection type liquid crystal display device of Conventional Example 1, and FIG. 9B is an enlarged view of an X portion in FIG. FIG.
FIG. 10 is a schematic diagram illustrating a parasitic capacitance of a pixel when, for example, a pixel 80A, a pixel 80B, and a pixel 80C among a plurality of pixels are arranged on one column in the reflective liquid crystal display device of Conventional Example 1. FIG.
11A and 11B are diagrams for explaining display characteristics due to a crosstalk phenomenon generated by a parasitic capacitance of a pixel transistor. FIG. 11A illustrates a display screen to be displayed, and FIG. 5 shows a display screen where a talk has occurred.
FIG. 12 is a signal waveform diagram in a case where crosstalk occurs in the pixels 80A, 80B, and 80C arranged on one column.
FIG. 13 is a graph showing the relationship between the driving voltage (input voltage) of the liquid crystal and the intensity of output light.
14 is a diagram for explaining the parasitic capacitance of one pixel in the reflection type liquid crystal display device of Conventional Example 1, and the semiconductor is viewed from the first metal film side along the line XY shown in FIG. It is the top view which looked at the board | substrate.
FIG. 15 is a diagram for explaining the parasitic capacitance of one pixel in the reflective liquid crystal display device of Conventional Example 1, and is a cross-sectional view taken along line XY shown in FIG.
FIG. 16 is a diagram for explaining the parasitic capacitance of one pixel in the reflection type liquid crystal display device of Conventional Example 2, and the semiconductor is viewed from the first metal film side along the line XY shown in FIG. It is the top view which looked at the board | substrate.
FIG. 17 is a diagram for explaining the parasitic capacitance of one pixel in the reflective liquid crystal display device of Conventional Example 2, and is a cross-sectional view taken along line XY shown in FIG.
[Explanation of symbols]
1A, 1B, 1C, 1C ', 1D, 1E ... guard pattern, 5A, 5B, 5C, 5D, 5E ... pixel, 6, 6a ... contact, 7 ... contact, 10A, 10B, 10C, 10D, 10E ... reflection type Liquid crystal display device, 11: semiconductor substrate (p-type Si substrate), 12, 12a: p-well region, 13A, 13Aa, 13B, 13Ba, 13C, 13Ca: field oxide film, 14, 14a: pixel transistor (switching element: MOSFET, 15, 15a gate oxide film, 16, 16a gate electrode, 17, 17a drain region, 18, 18a drain electrode, 19, 19a source region, 20, 20a source electrode, 21, 21a ... COM electrode (diffusion capacitance electrode), 22, 22a ... insulating film, 23, 23a, 23aC ... capacitance electrode, 24, 24a, 24 aC: Capacitance electrode contact, 25, 25a: first interlayer insulating film, 26, 26a: first metal film, 26 ', 26'a: opening, 27, 27a: second interlayer insulating film, 28, 28a ... Light-shielding film (second metal film), 28 ', 28'a ... opening, 29, 29a ... third interlayer insulating film, 30, 30a ... reflection (pixel) electrode (third metal film), 30', 30 ' a opening, 31, 31a connecting part, 32, 32D contact connecting part, 40 liquid crystal, 41 counter electrode, 50A, 50B reflective liquid crystal display device, 51A, 51B pixel, 60 display screen, 61: gray back section, 62: gray back section, 63: gray back section, 63 ': crosstalk section, 64: white box pattern section, 65: gray back section, 65': crosstalk section, 70: active matrix drive Circuit, 71 Horizontal shift register circuit, 72 Video switch, 73 Signal line, 74 Video line, 75 Vertical shift register circuit, 76 Gate line, 77, 77a, 77A, 77aA, 77aC, 77D Source wiring, 80A Pixel A , 80B: Pixel B, 80C: Pixels C, C, Ca, CA, CB, CC: Storage capacitor, D: Drain, G: Gate, S: Source, Via1, Via1a: First via hole, Via2, Via2a: 2 via holes, Via3, Via3a ... third via hole.

Claims (2)

半導体基板上に画素トランジスタと、前記画素トランジスタ用の保持容量部とを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ及び保持容量部の上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極を電気的に分離して複数設けて、一つの前記画素トランジスタに接続した一つの前記保持容量部及び一つの前記反射用画素電極を組にして一つの画素を形成し、前記画素を前記半導体基板上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極に対向して透明な対向電極を透明基板の下面に成膜して、複数の前記反射用画素電極と前記対向電極との間に液晶を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、固定電位を供給される、前記同じ金属膜から形成したガードパターンを配置して構成したことを特徴とする反射型液晶表示装置。A plurality of pixel transistors and a plurality of storage capacitors for the pixel transistors are electrically separated from each other on a semiconductor substrate, and among a plurality of functional films stacked above the plurality of pixel transistors and the storage capacitors, A plurality of reflective pixel electrodes formed by using a metal film as the uppermost layer are electrically separated and provided, and one storage capacitor unit and one reflective pixel electrode connected to one pixel transistor are provided. One pixel is formed as a set, and a plurality of the pixels are arranged in a matrix in the row direction and the column direction on the semiconductor substrate, and a transparent counter electrode facing the plurality of reflective pixel electrodes is transparent. In a reflection type liquid crystal display device formed by depositing a liquid crystal between a plurality of the pixel electrodes for reflection and the counter electrode, a film is formed on the lower surface of the substrate,
A signal line for supplying a video signal, comprising a metal film connected to a drain electrode of the pixel transistor arranged in each of the column directions, and a signal line connected to a source electrode of the pixel transistor to form the signal line; A guard pattern formed from the same metal film, which is supplied with a fixed potential and is separated from the signal line and the wiring portion, is arranged in a gap between the metal film and a wiring portion formed from the same metal film. A reflective liquid crystal display device characterized by the above-mentioned. 半導体基板上に画素トランジスタと、前記画素トランジスタ用の保持容量部とを電気的に分離してそれぞれ複数設け、且つ、前記複数の画素トランジスタ及び保持容量部の上方に積層した複数の機能膜のうちで最上層に金属膜を用いて成膜した反射用画素電極を電気的に分離して複数設けて、一つの前記画素トランジスタに接続した一つの前記保持容量部及び一つの前記反射用画素電極を組にして一つの画素を形成し、前記画素を前記半導体基板上で行方向と列方向とにマトリクス状に複数配置すると共に、複数の前記反射用画素電極に対向して透明な対向電極を透明基板の下面に成膜して、複数の前記反射用画素電極と前記対向電極との間に液晶を封入して構成した反射型液晶表示装置において、
各前記列方向に配置した前記画素トランジスタのドレイン電極に接続する、金属膜からなり、ビデオ信号を供給するための信号線と、前記画素トランジスタのソース電極に接続し、前記信号線を形成する前記金属膜と同じ金属膜から形成した配線部との間隙に、前記信号線及び前記配線部から離間して、電位を供給されない、前記同じ金属膜から形成したガードパターンを配置して構成したことを特徴とする反射型液晶表示装置。A plurality of pixel transistors and a plurality of storage capacitors for the pixel transistors are electrically separated from each other on a semiconductor substrate, and among a plurality of functional films stacked above the plurality of pixel transistors and the storage capacitors, A plurality of reflective pixel electrodes formed by using a metal film as the uppermost layer are electrically separated and provided, and one storage capacitor unit and one reflective pixel electrode connected to one pixel transistor are provided. One pixel is formed as a set, and a plurality of the pixels are arranged in a matrix in the row direction and the column direction on the semiconductor substrate, and a transparent counter electrode facing the plurality of reflective pixel electrodes is transparent. In a reflection type liquid crystal display device formed by depositing a liquid crystal between a plurality of the pixel electrodes for reflection and the counter electrode, a film is formed on the lower surface of the substrate,
A signal line for supplying a video signal, comprising a metal film connected to a drain electrode of the pixel transistor arranged in each of the column directions, and a signal line connected to a source electrode of the pixel transistor to form the signal line; In a gap between a metal film and a wiring portion formed of the same metal film, a guard pattern formed of the same metal film, which is separated from the signal line and the wiring portion and is not supplied with a potential, is arranged. Characteristic reflection type liquid crystal display device.
JP2003101211A 2003-04-04 2003-04-04 Reflective liquid crystal display Expired - Fee Related JP4135547B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003101211A JP4135547B2 (en) 2003-04-04 2003-04-04 Reflective liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003101211A JP4135547B2 (en) 2003-04-04 2003-04-04 Reflective liquid crystal display

Publications (2)

Publication Number Publication Date
JP2004309681A true JP2004309681A (en) 2004-11-04
JP4135547B2 JP4135547B2 (en) 2008-08-20

Family

ID=33465083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003101211A Expired - Fee Related JP4135547B2 (en) 2003-04-04 2003-04-04 Reflective liquid crystal display

Country Status (1)

Country Link
JP (1) JP4135547B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774797B1 (en) * 2005-10-19 2007-11-07 비오이 하이디스 테크놀로지 주식회사 Array substrate of thin film transistor liquid crystal display
JP2007316615A (en) * 2006-04-27 2007-12-06 Canon Inc Reflection type liquid crystal display device and substrate for reflection type liquid crystal display device
JP2012103733A (en) * 2006-04-27 2012-05-31 Canon Inc Reflection type liquid crystal display device and substrate for reflection type liquid crystal display device
JP2016180943A (en) * 2015-03-25 2016-10-13 株式会社Ｊｖｃケンウッド Liquid crystal display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5187363B2 (en) 2010-08-24 2013-04-24 株式会社Ｊｖｃケンウッド Liquid crystal display

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100774797B1 (en) * 2005-10-19 2007-11-07 비오이 하이디스 테크놀로지 주식회사 Array substrate of thin film transistor liquid crystal display
JP2007316615A (en) * 2006-04-27 2007-12-06 Canon Inc Reflection type liquid crystal display device and substrate for reflection type liquid crystal display device
CN101799606A (en) * 2006-04-27 2010-08-11 佳能株式会社 Reflection type liquid crystal display apparatus, semiconductor substrate and liquid crystal display
US7852310B2 (en) 2006-04-27 2010-12-14 Canon Kabushiki Kaisha Reflection type liquid crystal display apparatus and substrate for reflection type liquid crystal display
US7973756B2 (en) 2006-04-27 2011-07-05 Canon Kabushiki Kaisha Reflection type liquid crystal display apparatus and substrate for reflection type liquid crystal display
US8125438B2 (en) 2006-04-27 2012-02-28 Canon Kabushiki Kaisha Reflection type liquid crystal display apparatus and substrate for reflection type liquid crystal display
JP2012103733A (en) * 2006-04-27 2012-05-31 Canon Inc Reflection type liquid crystal display device and substrate for reflection type liquid crystal display device
CN101799606B (en) * 2006-04-27 2016-03-30 佳能株式会社 Reflection-type liquid-crystal display device and semiconductor substrate thereof and LCD projecting system
JP2016180943A (en) * 2015-03-25 2016-10-13 株式会社Ｊｖｃケンウッド Liquid crystal display device

Also Published As

Publication number Publication date
JP4135547B2 (en) 2008-08-20

Similar Documents

Publication Publication Date Title
US5461501A (en) Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
US5712652A (en) Liquid crystal display device
JP5078416B2 (en) Reflective liquid crystal display device and substrate for reflective liquid crystal display device
US5193018A (en) Active matrix liquid crystal display system using complementary thin film transistors
JP5024110B2 (en) Electro-optical device and electronic apparatus
US20090102824A1 (en) Active matrix substrate and display device using the same
US5757054A (en) Display unit
CN101228637A (en) Thin film circuits with transistor containing shading light part
KR100648141B1 (en) Display device and drive method thereof
US8014055B2 (en) Electro-optic device and electronic apparatus
JP3972838B2 (en) Reflective liquid crystal display
JP3869463B2 (en) Large aperture ratio array architecture for active matrix liquid crystal displays
US20060113540A1 (en) Reflective active matrix liquid crystal display and apparatus
JP4135547B2 (en) Reflective liquid crystal display
US6853419B2 (en) Reflective liquid crystal display having fine pixels
CN101241285A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2012123303A (en) Electro optical device, driving method of the same and electronic apparatus
JPS63210823A (en) Active matrix type liquid crystal display element
US20010033346A1 (en) Liquid crystal light valve and projection type display using same
US7688300B2 (en) Driving method of pixel array
JP5084958B2 (en) Reflective liquid crystal display device and substrate for reflective liquid crystal display device
JP3797108B2 (en) Reflective liquid crystal display
JP2006258857A (en) Electrooptical device and electronic equipment
JPH05273593A (en) Liquid crystal display device
JP2001249357A (en) Liquid crystal light valve and projection type display using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080526

R151 Written notification of patent or utility model registration

Ref document number: 4135547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees