JP2004303954A - Teg pattern of semiconductor device and inspection method of pattern deviation using the same - Google Patents

Teg pattern of semiconductor device and inspection method of pattern deviation using the same Download PDF

Info

Publication number
JP2004303954A
JP2004303954A JP2003095065A JP2003095065A JP2004303954A JP 2004303954 A JP2004303954 A JP 2004303954A JP 2003095065 A JP2003095065 A JP 2003095065A JP 2003095065 A JP2003095065 A JP 2003095065A JP 2004303954 A JP2004303954 A JP 2004303954A
Authority
JP
Japan
Prior art keywords
pattern
teg
semiconductor device
shift
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003095065A
Other languages
Japanese (ja)
Inventor
Yuichiro Murata
雄一朗 村田
Kenichi Ao
青  建一
Hiroki Noguchi
浩樹 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003095065A priority Critical patent/JP2004303954A/en
Publication of JP2004303954A publication Critical patent/JP2004303954A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a TEG pattern which allows an electrical detection of a positional deviation in a semiconductor device wherein a conductive film is processed by two-time photolithographic processes. <P>SOLUTION: In a thin film having a conductivity which is formed on top of a semiconductor substrate, a first pattern 3 is formed by a first photolithographic process, and then second patterns 4a and 4b are formed by a second photolithographic process. The first pattern 3 consists of rectangular pads 2a and 2b and a coupling portion 2c. By forming the second patterns 4a and 4b, gauges 5a and 5b are formed. When an electric current is caused to flow between the pads 2a and 2b, an amount of electric current corresponding to an amount of positional deviation flows and amounts of positional deviations can be obtained as different resistance values. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体製造工程におけるパターンずれのずれを検出することができるようにした半導体装置のTEGパターンおよびTEGパターンを使ったパターンずれの検査方法に関する。
【0002】
【発明が解決しようとする課題】
半導体装置を製造するウエハ工程では、一般に何回ものフォトリソグラフィ処理工程が実施されるが、これらのフォトリソグラフィ処理において下地のパターンとのずれを許容範囲内に収めるようにしてマスクパターンの目合わせを行うようにしている。
【0003】
これらは通常ウエハ内あるいはチップ毎にTEGパターンと呼ばれる目合わせ用のパターン部が形成されていて、この部分で所定の位置に来るように位置を微調整することになる。そして、処理後に検査を行う段階では通常は外観検査により位置ずれが許容範囲内にあるかどうかをチェックすることが行われている。
【0004】
しかし、外観検査では許容範囲内のずれ量であった場合でも、出来上がった製品の電気的特性が許容範囲を外れていたり、不良品となってしまう場合もある。また、フォトリソグラフィ処理の位置ずれに起因した不良の発生は、製品として電気的特性に現れるものは異常となるほどの大きなものでないと検出できない場合もある。
【0005】
さらに、電気的特性については、製造した製品の初期の段階では、問題がない場合でも、ずれ方によっては使用している間に問題が起こることもあり得るため、小さなずれを検出することが必要とされている。また、通常小さなずれは外観検査でチェック可能であるが、人によるため人的ミスが起こらないとは言い切れないものであった。
【0006】
そこで、上記の不具合を回避するために、小さなずれであってもこれを電気的検査により検出することができるようになることが要望されていた。しかし、このようなことはすべてのフォトリソグラフィ処理の条件において成り立つわけではない。
【0007】
本発明は上記事情に鑑みてなされたものであり、その目的は、基板上に形成した導電性を有する膜について少なくとも第1及び第2のフォトリソグラフィ処理工程を行って加工する製造工程を含んだ半導体装置のTEGパターンにおいて、その第2のフォトリソグラフィ処理工程における位置ずれを電気的に検出することができるようにした半導体装置のTEGパターンを提供すると共に、そのTEGパターンを使ったパターンずれの検査方法を提供することにある。
【0008】
【課題を解決するための手段】
上記課題を解決するために、請求項1の発明においては、基板上に導電性を有する膜を形成した後に、少なくとも第1及び第2のフォトリソグラフィ処理工程を行ってこれを加工する製造工程を含んだ半導体装置に形成するTEGパターンを対象とするもので、第1のフォトリソグラフィ処理工程において形成する第1のパターン部と、第2のフォトリソグラフィ処理工程において第1のパターン部の一部を除去することによりゲージ部を形成する第2のパターン部とを実施し、ゲージ部を、第2のパターン部の形成位置が第1のパターン部に対して基準位置から位置ずれを起こすとそのずれ量に応じて抵抗値が変化するように設定されたパターンとして設ける構成とした。
【0009】
これにより、第2のパターン部の形成後に、ゲージ部の抵抗値を測定することにより、基準位置からのずれ量に応じた抵抗値の変化量を求めることにより第2のパターン部の形成位置の基準位置からのずれ量を検出することができるようになる。また、これにより、目視による外観検査では判定し得なかったような精度でずれ量の適否を判定することができるようになる。
【0010】
請求項2の発明によれば、上記発明において、ゲージ部を、第2のパターン部を形成するときにそのずれ量に応じて電流経路の幅寸法が変化して抵抗値が変化するように設定したので、ずれ量に応じた電流値の違いからその抵抗値を簡単に測定することができるようになるので、特殊な測定装置を使用することなく、簡単且つ安価に判定する機能を設けることができるようになる。
【0011】
請求項3の発明によれば、上記各発明において、第1及び第2のパターン部を、ずれ量で抵抗値が変化する方向に対して少なくとも2個並べた状態に形成し、ずれ量に応じて一方のゲージ部が抵抗値が増大すると共に他方が減少するように設定したので、所定の基準位置からいずれの方向にずれた場合でも同等に取り扱うことができるようになる。
【0012】
請求項4の発明によれば、上記各発明において、第1及び第2のパターン部を、少なくとも2組形成し、ずれ量に応じて抵抗値が変化する方向が互いに交差する方向に設定したので、設定した各方向に対して基準位置からのずれを検出することができるので、2次元的なずれ量に対応して検出することができるようになる。
【0013】
請求項5の発明によれば、前記請求項1および2の発明において、第1および第2のパターン部を直交する2つの方向に対して対称形に設定し、ゲージ部を環状のパターンとして形成し、そのゲージ部を、四方から取り出す電極部間により4つの抵抗体をブリッジ接続したものとして形成して第2のパターン部の形成位置がずれることにより当該4つの抵抗体の抵抗値がそれぞれずれ方向とずれ量とに応じた変化をするように設定したので、第2のパターン部の形成時の位置ずれに対応した値をブリッジ接続した抵抗体の電位差として検出することができるようになる。
【0014】
請求項6の発明によれば、上記請求項5の発明において、第1及び第2のパターンを円形状に設定してゲージ部を円環状に形成するように設定したので、第2のパターン部の形成時の位置ずれに対して、ゲージ部の幅寸法をずれの方向によらず等方的に取り扱うことができるようになる。これにより、ブリッジ接続する場合の電極の設定の仕方次第で、どの方向においても検出対象として設定することができるようになる。
【0015】
請求項7の発明によれば、上記請求項5および6の発明において、第1及び第2のパターン部を少なくとも2組形成し、それらの組同士は電極部が互いに傾斜した状態となるように配置形成したので、一方のゲージ部により形成されたブリッジ接続で検出できる検出方向と、他方のそれとで異なる方向に設定することができ、これによって、両者の検出出力にもとづいて演算を行うことで、検出方向を2次元的に取り扱うことができるようになる。
【0016】
請求項8の発明によれば、上記請求項7の発明において、第1及び第2のパターン部を形成する少なくとも2組については、電極部の配置方向を45度傾斜した状態に配置したので、2組のブリッジ接続した抵抗体についての出力を位相が90度ずれた検出信号として取り扱うことができるようになり、これによって、ずれ量やずれの方向などのデータの算出にさいして取り扱いが簡単になり、精度良く検出をすることができるようになる。
【0017】
請求項9の発明によれば、上記請求項1ないし4に示した半導体装置のTEGパターンを使ってパターンずれを検査する場合に、ゲージ部について電気的に測定して得られる抵抗値もしくは抵抗値に相当する値が、第2のパターン部の形成位置が基準位置にあるときの値に対して所定範囲内にあるときに許容範囲内のパターンずれであると判断するので、電気的な手段を用いて簡単に位置ずれの判定をすることができるようになる。
【0018】
請求項10の発明によれば、上記した請求項5ないし8に記載の半導体装置のTEGパターンを使ってパターンずれの検査を行う方法において、ゲージ部においてブリッジ接続された抵抗対として形成された部分に、電圧を印加してそのオフセット電圧を検出することにより、第2のパターンの位置ずれの量を検出するようにしたので、検出方向に対するずれ量をオフセット電圧の出力として得ることができる。
【0019】
請求項11の発明によれば、上記した請求項8に記載の半導体装置のTEGパターンを使ってパターンずれの検査を行う方法において、2組のゲージ部から出力されるオフセット電圧をそれぞれ第1及び第2のオフセット電圧としたときに、それら第1及び第2のオフセット電圧の絶対値の自乗和を振幅値の自乗値として求め、その振幅値から第2のパターン形成時の形成位置の位置ずれ量を算出する過程と、第1及び第2のオフセット電圧の値と符号とからずれ方向を算出する過程とを実施するようにしたので、2組のTEGパターンを用いることで、ずれ方向に依存しない条件でずれ量の情報を得ることができるようになる。
【0020】
請求項12の発明によれば、上記請求項11の発明において、オフセット電圧の振幅値の算出結果と、第1及び第2のオフセット電圧の値と符号とからずれ方向を算出する過程とを実施するようにしたので、2組のTEGパターンを用いることで、ずれ方向についての情報も得ることができるようになる。
【0021】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態について図1ないし図4を参照して説明する。要部となるTEGパターンの説明に先立って、この実施形態で取り扱う半導体装置の性質について若干説明する。本発明における前提となる対象物の性質となるものである。
【0022】
この半導体装置では、図示はしないが、例えば、導電性を有する膜としてアルミニウム、多結晶シリコン、NiFe,NiCoなどのMRE用強磁性体薄膜などが半導体基板の上に成膜される工程を有すると共に、その形成した薄膜について2回のフォトリソグラフィ処理を行ってパターン形成を行うようにした製造工程を含んだものである。形成する導電性を有する薄膜については上記したもの以外にも適用することができるものである。
【0023】
通常、半導体基板の製造工程では、ウエハ状態で取り扱い、そのウエハ内に多数の半導体装置のチップを形成するようになっており、その一部に本発明でいうところのTEGパターンが形成される。製造工程のうちのフォトリソグラフィ処理工程では、このTEGパターンを利用してマスクの位置合わせが行われるようになっている。
【0024】
図1はTEGパターン1の外観と測定系の一部を示した模式図である。半導体基板上に形成された導電性を有する薄膜を加工して得られたTEGパターン1の外形は、左右に設けた矩形状のパッド部2a,2bとそれらを連結するように掛け渡された接続部2cとからなる。この外形は第1のパターン部3として形成されるものである。また、パッド部2a,2bの内部には第2のパターン部としての長方形状の窓部4a,4bが中央寄りの所定位置に形成されている。
【0025】
パッド部2a,2bおよび連結部2cからなる第1のパターン部3は、第1のフォトリソグラフィ処理工程にて外形をエッチングにより除去することで得られるものである(図2(a)参照)。また、窓部4a,4bは、第2のフォトリソグラフィ処理工程にて形成されるものである(図2(b)参照)。そして、この窓部4a,4bを形成することにより、連結部2cとの間にゲージ部5a,5bが形成されるようになる。
【0026】
これにより、第1および第2のフォトリソグラフィ処理工程を経ることで、導電性を有する薄膜をパターニングしてTEGパターン1が形成される。形成されたTEGパターン1は、2つのパッド部2a,2b間に直流電源6および電流計7が接続され、その電流値から両パッド部2a,2b間の抵抗値Rを求めることができる。パッド部2a,2bのゲージ部4a,4bに形成される各抵抗成分の抵抗値をr1,r2とする。
【0027】
TEGパターン1を測定することで得られる抵抗値Rは、第2のパターン部4a,4bがパターニングされる第2のフォトリソグラフィ処理工程でのマスクの位置あわせのずれ量によって変化する。図3に示すように、いま、例えば図中右方向にΔwだけずれた場合を想定する。
【0028】
これにより、パッド部2a側に形成されているゲージ部4aは電流経路となる部分がΔwだけ狭くなることで抵抗値r1が増大し、パッド部2b側に形成されているゲージ部4bは電流経路となる部分がΔwだけ広くなることで抵抗値r2が減少する。
【0029】
ここで、抵抗値Rの大きさは、抵抗値r1とr2との直列抵抗として得られるので、抵抗値r1,r2のうちの一方が大きくなり他方が小さくなることは、それらの変化が相殺して変化があまり生じないように作用するが、Δwが大きくなってゲージ部4a,4bの電流経路が非常に狭くなるとその抵抗値r1,r2は急激に増大するので、全体として抵抗値Rも急激に増大する。
【0030】
この様子の一例を図4に示している。この図では、パターンずれ量が2.2μmを超えると急激に抵抗値Rが増大するように設定されている。したがって、このように抵抗値Rが急激に上昇する部分がパターンずれの許容範囲となるように第1および第2のパターン部を設定するようにすることで、電気的な測定をすることで容易にパターンずれの検査を行うことができるようになる。
【0031】
このような第1の実施形態によれば、TEGパターン1を設けることにより、第1および第2のフォトリソグラフィ処理工程によって両者の間の位置ずれが生じた場合に、これを電気的に測定して許容範囲内のずれ量であるか否かを判定することができるようになるので、簡単且つ安価な手法によりながら確実な判定をすることができるようになる。
【0032】
(第2の実施形態)
図5は本発明の第2の実施形態を示すもので、第1の実施形態と異なるところは、ずれ検出方向を直交する2つの方向に対応させるようにしたもので、TEGパターン1と同じ構成で直交する位置に配置したTEGパターン8を設け、これらの各一方のパッド部2a,2a間をパッド部9により連結した状態に形成したものとして構成している。
【0033】
上記構成を採用することにより、TEGパターン1によるずれ検出方向が図中矢印Aで示す方向であるとすると、他方のTEGパターン8によるずれ検出方向は直交するずれ検出方向Bとすることができる。これにより、ウエハの面内での直交する両方向にたいしてずれ量の検査を行うことができるようになる。
【0034】
(第3の実施形態)
図6〜図12は本発明の第3の実施形態を示すもので、以下、第1の実施形態と異なる部分について説明する。この実施形態で説明するTEGパターン10は、第1の実施形態と同様に、第1および第2のフォトリソグラフィ処理工程を経て形成されるものである。
【0035】
TEGパターン10は、円環状をなすゲージ部11と上下左右に接続された状態に形成される4つの電極部12a〜12dとから構成されている。各電極部12a〜12dは、後述するようにそれぞれVcc,V1,GND,V2という端子として使用されるものである。電極部12a(端子Vcc)には直流電源13が接続され、電極部12c(端子GND)はグランドに接続される。電極部12b,12d(端子FV1,V2)は出力端子としてそれらの差の電位を検出するように構成されている。
【0036】
また、ゲージ部11は、抵抗体として作用させるもので、電極部12a〜12d間での各間がそれぞれ抵抗Ra,Rb,Rc,Rdとして機能する。この構成により、4つの抵抗Ra〜Rdはフルブリッジ接続された状態の抵抗体とみなすことができるようになる。
【0037】
図8は製造工程の順にTEGパターン10が形成される様子を示すもので、形成した導電性膜を第1のフォトリソグラフィ処理により加工することで同図(a)に示すように第1のパターン14が形成され、その後、第2のフォトリソグラフィ処理により加工することで同図(b)に示すように第2のパターン15が形成され、これにより図6に示した構成となる。
【0038】
図7はTEGパターン10の電気的な等価回路を示している。抵抗Ra〜Rdをフルブリッジ接続した構成として得られ、端子V1,V2間に抵抗値の変化に応じた出力を得ることができるように構成されている。
【0039】
次に、上記構成の作用について図9ないし図12も参照して説明する。
図9に示した状態は、第1のパターン14の形成位置に対して、第2のパターン15の形成位置が図中右方向にずれた場合のTEGパターン10の状態を示している。図中、第1のパターン14の中心位置P1に対して第2のパターン15の中心位置P2は、電極部12b,12dを結んだ方向で右方にずれた位置となっている。
【0040】
この状態では、第2のパターン15がずれたことによりゲージ部11の幅寸法が変化し、図中、抵抗Ra,Rbは等しく幅が広くなることで抵抗値は減少し、抵抗Rc,Rdは幅が狭くなることで抵抗値は増大する。この様子を等価回路で表すと、図10に示したように、抵抗Ra,Rb,Rc,Rdのそれぞれが矢印で示したように抵抗値が増減している。
【0041】
ブリッジ回路の性質から、Ra=Rb,Rc=Rdである場合には、出力電圧V1,V2は変化がなく、したがって、V1とV2との差の電圧であるオフセット電圧Voff (=V1−V2)についても、第2のパターン15が基準位置に形成された場合と全く同じで、ゼロとなる。このことは、ずれ方向が図中左方向である場合も全く同じとなり、さらに上下方向にずれた場合についてもオフセット電圧Voff についてはゼロとなる。
【0042】
したがって、電極12a,12cの方向(図中上下方向)と電極12b,12dの方向(図中左右方向)とについては、第2のパターン15の形成位置にずれが生じていても、いずれも検出することができない方向となる。
【0043】
これに対して、ずれ方向が図11に示すように、図中斜め方向である場合(第1のパターン14の中心位置P1に対して第2のパターン15の中心が図示の位置P3となっている場合)には、抵抗値RaとRbとが減少する割合が異なると共に、抵抗値RcとRdとが増大する割合も異なるので、そのずれ量に応じたオフセット電圧Voff を得ることができるようになる。
【0044】
このオフセット電圧Voff の値を、ずれ量を一定としてずれ方向のずれ角度θを変数としてシミュレーションにより求めると、図12に示すような結果が得られた。ここでは、第1のパターン14の直径を200μm、第2のパターン15の直径を190μm、ずれ量を例えば3μm(太実線)、それよりも少ないずれ量(細実線)の場合で行った。また、端子Vccに印加する電圧は2.4Vである。
【0045】
この結果からわかるように、オフセット電圧Voff の変化は、ずれ角度θが180度を周期としたサインカーブを描いている。そして、ずれ角度θが45度、135度のときに絶対値が最も大きなオフセット電圧Voff となっていることがわかる。つまり、左右方向である電極部12a,12cの方向と上下方向である電極部12b,12dの方向に対して、45度傾いた方向が最も大きなオフセット電圧Voff が得られるということである。また、ずれ量に応じて振幅が変化していることがわかる。
【0046】
換言すれば、検出対象となるずれ方向があらかじめわかっている場合には、そのずれ方向に最もオフセット電圧Voff が大きく出るようにTEGパターン10を形成することにすれば、オフセット電圧Voff を検出することで精度良く第2のパターン15の位置ずれを検出することができるようになる。
【0047】
したがって、上記の結果が示しているように、ずれ方向が決まっている場合には、そのずれ方向にあわせてTEGパターン10を形成するように設定することで、ずれ量を検出することができるようになる。
【0048】
(第4の実施形態)
図13ないし図15は本発明の第4の実施形態を示すもので、第3の実施形態と異なるところは、2組のTEGパターン10、16を設ける構成としたところであり、サイドエッチの影響を考慮しつつ、ずれ方向に依存しないずれ量の検出をすることができるようにしたものである。以下、第3の実施形態との相違点について説明する。
【0049】
この実施形態では、第1のTEGパターン10は前述と同様にして形成するが、第2のTEGパターン16は、電極部12a〜12dの位置に形成することに代えて、45度傾斜した方向に電極部17a〜17dを形成している。この電極部の形成位置は、第1のTEGパターン10による検出不能な方向においてずれ量の検出値であるオフセット電圧Voff がピーク値を出力するように設定されたものである。
【0050】
上記構成において、第1のTEGパターン10の電極部12b,12dを端子V1a,V2aとし、その両端子間に現れるオフセット電圧をVoffaとする。また、第2のTEGパターン16の電極部17b,17dを端子V1b,V2bとし、オフセット電圧をVoffbとする。
【0051】
いま、第2のパターン15の形成時における位置ずれのずれ量を一定としてずれ方向を示すずれ角度θを変数として変化させた場合には、オフセット電圧Voffa(=V1a−V2a),Voffb(=V1b−V2b)が図14に示すような変化を示す。これは三角関数で示される値である。また、その周期は前述したように180度であるから、これを式で表すと、次式(1)、(2)のようになる。
【0052】
Voffa(θ)=Vo・sin(2θ) (1)
Voffb(θ)=Vo・cos(2θ) (2)
ここで、式中のVoはピーク値すなわち振幅値となるもので、TEGパターン10および16が同じ条件でエッチング処理されているから、同じ形状で且つ同じエッチング量になる筈であり、したがってサイドエッチの量についても同等であるから、振幅値も等しくなる。
【0053】
さらに、式(1)、(2)を両辺を自乗して足し合わせると、次式(3)に示すように、右辺の値はVoの自乗した値となる。この値Voがずれ量に相当する値である。
【0054】
Voffa(θ)+Voffb(θ)=Vo (3)
これにより、ずれ方向に無関係にずれ量をVoとして検出することができるようになる。
【0055】
また、この結果を式(1)、(2)から導出した式(4)、(5)に代入すれば、ずれ角度θを求めることができるようになる。
【0056】
θ=sin−1(Voffa(θ)/Vo)/2 (4)
θ=cos−1(Voffb(θ)/Vo)/2 (5)
この場合、オフセット電圧Voffa(θ),Voffb(θ)は正負のいずれかの値となるので、その組み合わせによりずれ角度θを算出することができる。例えば図14に示すようにずれ角度θ1の場合には、Voffa(θ1)が正の値となり、Voffb(θ1)が負の値となるので、それらの値からずれ角度θ1を求めることができるのである。
【0057】
さて、振幅値としての電圧Voは、ずれ量によって決まる値であるが、前述したようにサイドエッチ量によっても変化する値である。すなわち、導電性を有する薄膜を第1および第2のパターン14,15を形成するときに第1および第2のフォトリソグラフィ処理を行うので、実際のプロセスでは、エッチング処理においてサイドエッチが発生することがある。これにより、マスクどおりの寸法でパターンが形成されるのではなく、サイドエッチが発生することにより、ゲージ部11の幅寸法そのものがすべての部分に渡って狭くなった状態に形成されることになる。
【0058】
この結果、前述したように検出電圧Voを求めると、サイドエッチが発生していない場合に得られる検出電圧Voに対してゲージ部11が細くなった分だけ誤差電圧ΔVoだけ高い検出電圧として得られることになる。この関係を図15に示している。ところが、サイドエッチ量はあらかじめわかっている値ではないので、サイドエッチが発生した分だけずれ量の検出値も検出誤差Δdとして幅を持つことになる。
【0059】
図では、例えば、ずれ量の検出狙いを1.5μmとしたときのサイドエッチ量による検出誤差の範囲を示している。サイドエッチ量が1.0μmのときに最大0.25μmのずれ量の検出誤差が発生することがわかった。この検出誤差の程度であれば、十分に実用可能なレベルとなる。
【0060】
(他の実施形態)
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
第1および第2のフォトリソグラフィ処理は必ずしも連続して実施される必要は無く、途中に別のフォトリソグラフィ処理工程があっても良い。
【0061】
第1および第2の実施形態では、矩形状をなすパッド部を設ける構成としているが、これに限らず、円形のパターンやその他のパターンを採用することができる。
【0062】
第2の実施形態では、直交する方向に2つのTEGパターン1,8を設ける構成としたが、これに限らず、任意の異なる方向に設定することもできるし、3個以上のTEGパターンをずれ方向を検出したい方向に配置して設ける構成とすることもできる。
【0063】
第3および第4の実施形態では、円形を有する第1および第2のパターン部14,15を設ける構成としたが、矩形状に設定することもできるし、あるいはひし形のような形状に設定することもできる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す平面図
【図2】製造過程での第1および第2のパターンを示す平面図
【図3】ずれ発生時のTEGパターンの図1相当図
【図4】ずれ量に対する抵抗値の変化をシミュレーションにより求めた結果を示す図
【図5】本発明の第2の実施形態を示す図1相当図
【図6】本発明の第3の実施形態を示す図1相当図
【図7】等価回路図
【図8】図2相当図(その1)
【図9】図3相当図
【図10】図9の場合に対応した等価回路図
【図11】図2相当図(その2)
【図12】ずれ角度に対するオフセット電圧の値をシミュレーションにより求めた結果を示す図
【図13】本発明の第4の実施形態を示す図1相当図
【図14】図12相当図
【図15】ずれ量と検出誤差の関係を示す図
【符号の説明】
1,8,10,16はTEGパターン、2a,2b,9はバッド部、2cは連結部、3,14は第1のパターン部、4a,4b,15は第2のパターン部、5a,5b,11はゲージ部、6は直流電源、7は電流計、12a〜12d,17a〜17dは電極部である。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a TEG pattern of a semiconductor device capable of detecting a shift in a pattern shift in a semiconductor manufacturing process and a pattern shift inspection method using the TEG pattern.
[0002]
[Problems to be solved by the invention]
In a wafer process for manufacturing a semiconductor device, a number of photolithography processes are generally performed. In these photolithography processes, alignment of a mask pattern is performed so that a deviation from an underlying pattern is within an allowable range. I'm trying to do it.
[0003]
In these, a pattern portion for alignment called a TEG pattern is usually formed in a wafer or for each chip, and the position is finely adjusted so as to come to a predetermined position in this portion. Then, at the stage of performing the inspection after the processing, it is usual to check whether or not the positional deviation is within an allowable range by an appearance inspection.
[0004]
However, even if the deviation is within the allowable range in the appearance inspection, the electrical characteristics of the finished product may be out of the allowable range or may be defective. Further, in some cases, the occurrence of a defect due to a position shift in the photolithography process cannot be detected unless the product that appears in the electrical characteristics is a large one that is abnormal.
[0005]
Furthermore, regarding the electrical characteristics, even if there is no problem in the early stage of the manufactured product, it is necessary to detect small deviations because problems may occur during use depending on how they are displaced. It has been. In addition, although a small deviation can usually be checked by an appearance inspection, it cannot be said that a human error does not occur because of a person.
[0006]
Therefore, in order to avoid the above-mentioned problem, it has been demanded that even a small deviation can be detected by an electrical inspection. However, this is not the case in all photolithographic processing conditions.
[0007]
The present invention has been made in view of the above circumstances, and has as its object to include a manufacturing process of processing a conductive film formed on a substrate by performing at least a first and a second photolithography process. Provided is a TEG pattern of a semiconductor device, wherein a TEG pattern of the semiconductor device can be electrically detected in a second photolithography processing step, and a pattern deviation inspection using the TEG pattern is provided. It is to provide a method.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, in the invention of claim 1, after forming a conductive film on a substrate, at least a first and a second photolithography processing steps are performed to perform a manufacturing step of processing the same. A first pattern portion formed in a first photolithography process and a part of the first pattern portion formed in a second photolithography process are intended for a TEG pattern formed in a semiconductor device including the same. A second pattern portion is formed by forming a gauge portion by removing the gauge portion. If the formation position of the second pattern portion is displaced from the reference position with respect to the first pattern portion, the gauge portion is displaced. It was configured to be provided as a pattern set so that the resistance value changes according to the amount.
[0009]
Thus, after the formation of the second pattern portion, the resistance value of the gauge portion is measured, and the amount of change in the resistance value according to the amount of deviation from the reference position is obtained. The amount of deviation from the reference position can be detected. In addition, this makes it possible to determine the appropriateness of the deviation amount with an accuracy that could not be determined by visual appearance inspection.
[0010]
According to the second aspect of the present invention, in the above invention, when forming the second pattern portion, the width dimension of the current path is changed according to the amount of deviation when the second pattern portion is formed, so that the resistance value is changed. Therefore, it is possible to easily measure the resistance value from the difference in the current value according to the amount of deviation, so that it is possible to provide a simple and inexpensive determination function without using a special measuring device. become able to.
[0011]
According to the third aspect of the present invention, in each of the above aspects, the first and second pattern portions are formed in a state where at least two of the first and second pattern portions are arranged in a direction in which the resistance value changes according to the shift amount. Since one of the gauge portions is set so that the resistance value increases and the other decreases, the displacement can be handled equally in any direction from a predetermined reference position.
[0012]
According to the fourth aspect of the present invention, in each of the above inventions, at least two sets of the first and second pattern portions are formed, and the directions in which the resistance values change in accordance with the amount of displacement are set so as to intersect each other. Since the displacement from the reference position can be detected in each set direction, it is possible to detect the displacement in accordance with the two-dimensional displacement amount.
[0013]
According to the fifth aspect of the present invention, in the first and second aspects of the invention, the first and second pattern portions are set symmetrical with respect to two directions orthogonal to each other, and the gauge portion is formed as an annular pattern. Then, the gauge portion is formed as a bridge connection of the four resistors between the electrode portions taken out from the four sides, and the formation position of the second pattern portion is shifted, so that the resistance values of the four resistors are shifted. Since the setting is made so as to change in accordance with the direction and the shift amount, a value corresponding to the position shift at the time of forming the second pattern portion can be detected as the potential difference of the bridge-connected resistor.
[0014]
According to the sixth aspect of the invention, in the invention of the fifth aspect, the first and second patterns are set to be circular and the gauge portion is set to be formed in an annular shape. The width dimension of the gauge portion can be isotropically handled irrespective of the direction of the displacement with respect to the displacement at the time of forming. As a result, it is possible to set the detection target in any direction, depending on how the electrodes are set in the case of the bridge connection.
[0015]
According to a seventh aspect of the present invention, in the fifth and sixth aspects of the present invention, at least two sets of the first and second pattern portions are formed such that the electrode portions are inclined with respect to each other. Since it is arranged and formed, it is possible to set a detection direction that can be detected by the bridge connection formed by one gauge part and a different direction with the other one, thereby performing an arithmetic operation based on the detection outputs of both. , Detection directions can be handled two-dimensionally.
[0016]
According to the invention of claim 8, in the invention of claim 7, at least two sets forming the first and second pattern portions are arranged in a state where the arrangement direction of the electrode portions is inclined by 45 degrees. The output of the two bridge-connected resistors can be handled as a detection signal having a phase shift of 90 degrees, which makes it easy to handle data such as the amount of shift and the direction of the shift. Thus, detection can be performed with high accuracy.
[0017]
According to the ninth aspect of the present invention, when inspecting a pattern shift using the TEG pattern of the semiconductor device according to the first to fourth aspects, a resistance value or a resistance value obtained by electrically measuring a gauge portion. Is determined to be within an allowable range when the formation position of the second pattern portion is within a predetermined range with respect to the value when the formation position of the second pattern portion is at the reference position. This makes it possible to easily determine the positional deviation by using this.
[0018]
According to the tenth aspect of the present invention, in the method for inspecting a pattern shift using the TEG pattern of the semiconductor device according to the fifth aspect, the portion formed as a bridge-connected resistor pair in the gauge portion. Then, by applying a voltage and detecting the offset voltage, the amount of displacement of the second pattern is detected, so that the amount of displacement in the detection direction can be obtained as an output of the offset voltage.
[0019]
According to an eleventh aspect of the present invention, in the method for inspecting a pattern shift using the TEG pattern of the semiconductor device according to the eighth aspect, the offset voltages output from the two sets of gauge units are respectively set to the first and the second sets. When the second offset voltage is used, the sum of the squares of the absolute values of the first and second offset voltages is obtained as the square of the amplitude value, and the displacement of the formation position at the time of forming the second pattern is calculated from the amplitude value. The step of calculating the amount and the step of calculating the direction of deviation from the values and signs of the first and second offset voltages are performed. Therefore, by using two sets of TEG patterns, the direction of deviation depends on the direction of deviation. It is possible to obtain information on the amount of deviation under the condition that no deviation occurs.
[0020]
According to a twelfth aspect of the present invention, in the eleventh aspect of the present invention, the calculation of the amplitude value of the offset voltage and the step of calculating the direction of deviation from the first and second offset voltage values and the sign are performed. Therefore, by using two sets of TEG patterns, it is also possible to obtain information on the shift direction.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. Prior to the description of the TEG pattern as a main part, the properties of the semiconductor device handled in this embodiment will be described briefly. This is the property of the object which is the premise of the present invention.
[0022]
Although not shown, this semiconductor device includes a step of forming a ferromagnetic thin film for MRE such as aluminum, polycrystalline silicon, NiFe, NiCo or the like as a conductive film on a semiconductor substrate. The manufacturing process includes performing a photolithography process twice on the formed thin film to form a pattern. The conductive thin film to be formed can be applied other than those described above.
[0023]
Normally, in a semiconductor substrate manufacturing process, a semiconductor device is handled in a wafer state, and a large number of semiconductor device chips are formed in the wafer, and a TEG pattern according to the present invention is formed in a part of the semiconductor device. In the photolithography process step of the manufacturing process, the alignment of the mask is performed using this TEG pattern.
[0024]
FIG. 1 is a schematic diagram showing the appearance of the TEG pattern 1 and a part of the measurement system. The outer shape of the TEG pattern 1 obtained by processing a conductive thin film formed on a semiconductor substrate is connected to rectangular pads 2a and 2b provided on the left and right and connected to connect them. 2c. This outer shape is formed as the first pattern portion 3. Further, rectangular windows 4a, 4b as second pattern portions are formed at predetermined positions near the center inside the pads 2a, 2b.
[0025]
The first pattern portion 3 including the pad portions 2a and 2b and the connecting portion 2c is obtained by removing an outer shape by etching in a first photolithography process (see FIG. 2A). The windows 4a and 4b are formed in the second photolithography process (see FIG. 2B). By forming the windows 4a and 4b, the gauges 5a and 5b are formed between the windows 4a and 4b.
[0026]
Thus, the TEG pattern 1 is formed by patterning the conductive thin film through the first and second photolithography processing steps. In the formed TEG pattern 1, the DC power supply 6 and the ammeter 7 are connected between the two pad portions 2a and 2b, and the resistance value R between the two pad portions 2a and 2b can be obtained from the current value. The resistance values of the respective resistance components formed on the gauge portions 4a and 4b of the pad portions 2a and 2b are defined as r1 and r2.
[0027]
The resistance value R obtained by measuring the TEG pattern 1 varies depending on the amount of misalignment of the mask in the second photolithography process in which the second pattern portions 4a and 4b are patterned. As shown in FIG. 3, it is assumed that, for example, the position is shifted rightward in the figure by Δw.
[0028]
As a result, the resistance value r1 of the gauge portion 4a formed on the pad portion 2a side is increased by reducing the current path portion by Δw, and the gauge portion 4b formed on the pad portion 2b side is connected to the current path. Is increased by Δw, the resistance value r2 decreases.
[0029]
Here, since the magnitude of the resistance value R is obtained as a series resistance of the resistance values r1 and r2, a change in one of the resistance values r1 and r2 and a decrease in the other value are offset by those changes. However, when .DELTA.w increases and the current paths of the gauge portions 4a and 4b become very narrow, the resistance values r1 and r2 increase rapidly, so that the resistance value R as a whole also increases rapidly. To increase.
[0030]
An example of this situation is shown in FIG. In this figure, the resistance value R is set to increase rapidly when the pattern shift amount exceeds 2.2 μm. Therefore, by setting the first and second pattern portions so that the portion where the resistance value R sharply rises is within the allowable range of the pattern shift, it is easy to perform the electrical measurement. Inspection of a pattern shift can be performed at a time.
[0031]
According to the first embodiment, when the TEG pattern 1 is provided, when the first and second photolithography processing steps cause a positional shift between the two, this is electrically measured. Thus, it is possible to determine whether or not the deviation is within the allowable range, so that it is possible to make a reliable determination while using a simple and inexpensive method.
[0032]
(Second embodiment)
FIG. 5 shows a second embodiment of the present invention. The difference from the first embodiment is that the shift detection directions correspond to two orthogonal directions, and have the same configuration as the TEG pattern 1. The TEG patterns 8 are provided at positions orthogonal to each other, and the pad portions 2a are connected to each other by a pad portion 9.
[0033]
By adopting the above configuration, assuming that the shift detection direction by the TEG pattern 1 is the direction indicated by the arrow A in the drawing, the shift detection direction by the other TEG pattern 8 can be the orthogonal shift detection direction B. This makes it possible to inspect the amount of displacement in both directions orthogonal to each other in the plane of the wafer.
[0034]
(Third embodiment)
FIGS. 6 to 12 show a third embodiment of the present invention. Hereinafter, portions different from the first embodiment will be described. The TEG pattern 10 described in this embodiment is formed through first and second photolithography processing steps, as in the first embodiment.
[0035]
The TEG pattern 10 is composed of an annular gauge portion 11 and four electrode portions 12a to 12d formed in a state of being connected vertically and horizontally. The electrode portions 12a to 12d are used as terminals Vcc, V1, GND, and V2, respectively, as described later. A DC power supply 13 is connected to the electrode 12a (terminal Vcc), and the electrode 12c (terminal GND) is connected to ground. The electrode portions 12b and 12d (terminals FV1 and V2) are configured to detect the potential difference between them as output terminals.
[0036]
The gauge 11 acts as a resistor, and the portions between the electrodes 12a to 12d function as resistors Ra, Rb, Rc, and Rd, respectively. With this configuration, the four resistors Ra to Rd can be regarded as resistors in a state of full bridge connection.
[0037]
FIG. 8 shows a state in which a TEG pattern 10 is formed in the order of the manufacturing process. The formed conductive film is processed by a first photolithography process to form a first pattern as shown in FIG. 14 are formed and then processed by a second photolithography process to form a second pattern 15 as shown in FIG. 6B, thereby obtaining the configuration shown in FIG.
[0038]
FIG. 7 shows an electrical equivalent circuit of the TEG pattern 10. The configuration is such that the resistors Ra to Rd are connected in a full bridge, and an output according to a change in the resistance value can be obtained between the terminals V1 and V2.
[0039]
Next, the operation of the above configuration will be described with reference to FIGS.
The state shown in FIG. 9 shows the state of the TEG pattern 10 when the formation position of the second pattern 15 is shifted rightward in the figure with respect to the formation position of the first pattern 14. In the figure, the center position P2 of the second pattern 15 is shifted to the right in the direction connecting the electrode portions 12b and 12d with respect to the center position P1 of the first pattern 14.
[0040]
In this state, the width of the gauge portion 11 changes due to the displacement of the second pattern 15, and in the figure, the resistances Ra and Rb are equal and the width is widened, so that the resistance value decreases, and the resistances Rc and Rd are changed. The resistance value increases as the width decreases. When this state is represented by an equivalent circuit, as shown in FIG. 10, the resistances of the resistors Ra, Rb, Rc, and Rd increase and decrease as indicated by arrows.
[0041]
Due to the nature of the bridge circuit, when Ra = Rb and Rc = Rd, the output voltages V1 and V2 do not change, and therefore, the offset voltage Voff (= V1-V2), which is the voltage of the difference between V1 and V2. Is also zero, which is exactly the same as when the second pattern 15 is formed at the reference position. This is exactly the same when the shift direction is the left direction in the figure, and even when the shift direction is vertical, the offset voltage Voff becomes zero.
[0042]
Therefore, the direction of the electrodes 12a and 12c (vertical direction in the figure) and the direction of the electrodes 12b and 12d (horizontal direction in the figure) are both detected even if the formation position of the second pattern 15 is shifted. It is a direction that can not be done.
[0043]
On the other hand, when the shift direction is an oblique direction in the figure as shown in FIG. 11 (the center of the second pattern 15 becomes the illustrated position P3 with respect to the center position P1 of the first pattern 14). In this case, the rate of decrease in the resistance values Ra and Rb is different, and the rate of increase in the resistance values Rc and Rd is also different, so that the offset voltage Voff according to the shift amount can be obtained. Become.
[0044]
When the value of the offset voltage Voff is determined by simulation using the deviation angle θ in the deviation direction as a variable while keeping the deviation amount constant, the result shown in FIG. 12 is obtained. In this case, the first pattern 14 has a diameter of 200 μm, the second pattern 15 has a diameter of 190 μm, the shift amount is, for example, 3 μm (thick solid line), and the shift amount is smaller (thin solid line). The voltage applied to the terminal Vcc is 2.4V.
[0045]
As can be seen from this result, the change in the offset voltage Voff has a sine curve with a shift angle θ of 180 degrees. It can be seen that the offset voltage Voff has the largest absolute value when the shift angle θ is 45 degrees or 135 degrees. In other words, the largest offset voltage Voff is obtained in a direction inclined by 45 degrees with respect to the direction of the electrode portions 12a and 12c, which is the horizontal direction, and the direction of the electrode portions 12b, 12d, which is the vertical direction. Also, it can be seen that the amplitude changes according to the amount of displacement.
[0046]
In other words, when the shift direction to be detected is known in advance, if the TEG pattern 10 is formed so that the offset voltage Voff is greatest in the shift direction, the offset voltage Voff can be detected. Thus, the displacement of the second pattern 15 can be detected with high accuracy.
[0047]
Therefore, as shown in the above results, when the shift direction is determined, the setting is made so that the TEG pattern 10 is formed in accordance with the shift direction, so that the shift amount can be detected. become.
[0048]
(Fourth embodiment)
FIGS. 13 to 15 show a fourth embodiment of the present invention. The difference from the third embodiment is that two sets of TEG patterns 10 and 16 are provided. In consideration of this, it is possible to detect a shift amount independent of the shift direction. Hereinafter, differences from the third embodiment will be described.
[0049]
In this embodiment, the first TEG pattern 10 is formed in the same manner as described above, but the second TEG pattern 16 is formed in the direction inclined by 45 degrees instead of being formed at the positions of the electrode portions 12a to 12d. The electrode portions 17a to 17d are formed. The position where the electrode portion is formed is set such that the offset voltage Voff, which is the detected value of the amount of deviation, outputs a peak value in a direction in which the first TEG pattern 10 cannot detect the electrode portion.
[0050]
In the above configuration, the electrode portions 12b and 12d of the first TEG pattern 10 are terminals V1a and V2a, and an offset voltage appearing between both terminals is Voffa. The electrode portions 17b and 17d of the second TEG pattern 16 are set to terminals V1b and V2b, and the offset voltage is set to Voffb.
[0051]
Now, when the displacement amount of the displacement during the formation of the second pattern 15 is fixed and the displacement angle θ indicating the displacement direction is changed as a variable, the offset voltages Voffa (= V1a−V2a) and Voffb (= V1b). -V2b) shows a change as shown in FIG. This is the value indicated by the trigonometric function. Further, since the period is 180 degrees as described above, when this is expressed by an equation, the following equations (1) and (2) are obtained.
[0052]
Voffa (θ) = Vo · sin (2θ) (1)
Voffb (θ) = Vo · cos (2θ) (2)
Here, Vo in the formula is a peak value, that is, an amplitude value. Since the TEG patterns 10 and 16 are etched under the same conditions, they should have the same shape and the same etching amount. Are equal, the amplitude values are also equal.
[0053]
Furthermore, when Equations (1) and (2) are squared on both sides and added together, the value on the right side becomes the square of Vo as shown in the following Equation (3). This value Vo is a value corresponding to the deviation amount.
[0054]
Voffa (θ) 2 + Voffb (θ) 2 = Vo 2 (3)
As a result, the shift amount can be detected as Vo regardless of the shift direction.
[0055]
By substituting the result into equations (4) and (5) derived from equations (1) and (2), the shift angle θ can be obtained.
[0056]
θ = sin -1 (Voffa (θ) / Vo) / 2 (4)
θ = cos -1 (Voffb (θ) / Vo) / 2 (5)
In this case, since the offset voltages Voffa (θ) and Voffb (θ) are either positive or negative, the shift angle θ can be calculated by a combination thereof. For example, in the case of the shift angle θ1 as shown in FIG. 14, Voffa (θ1) has a positive value and Voffb (θ1) has a negative value. Therefore, the shift angle θ1 can be obtained from these values. is there.
[0057]
The voltage Vo as the amplitude value is a value determined by the amount of deviation, but is a value that also changes by the amount of side etching as described above. That is, since the first and second photolithography processes are performed when forming the first and second patterns 14 and 15 on a thin film having conductivity, side etching occurs in the etching process in an actual process. There is. As a result, the pattern is not formed with the dimensions according to the mask, but the width dimension itself of the gauge portion 11 is formed in a state of being narrowed over all portions due to occurrence of side etching. .
[0058]
As a result, when the detection voltage Vo is obtained as described above, the detection voltage Vo is obtained as a detection voltage higher than the detection voltage Vo obtained when no side etching occurs by the error voltage ΔVo by the thinner gauge section 11. Will be. This relationship is shown in FIG. However, since the side etch amount is not a value that is known in advance, the detected value of the shift amount has a width as the detection error Δd by the amount of occurrence of the side etch.
[0059]
In the drawing, for example, the range of the detection error due to the side etch amount when the detection target of the shift amount is 1.5 μm is shown. It has been found that when the side etch amount is 1.0 μm, a detection error of a maximum shift amount of 0.25 μm occurs. The level of the detection error is a sufficiently practical level.
[0060]
(Other embodiments)
The present invention is not limited to the above embodiment, but can be modified or expanded as follows.
The first and second photolithography processes need not necessarily be performed continuously, and another photolithography process step may be provided on the way.
[0061]
In the first and second embodiments, the pad portion having a rectangular shape is provided. However, the present invention is not limited to this, and a circular pattern or another pattern can be adopted.
[0062]
In the second embodiment, two TEG patterns 1 and 8 are provided in the direction orthogonal to each other. However, the present invention is not limited to this, and any other direction can be set. A configuration in which the direction is arranged in the direction in which the direction is desired to be detected may be employed.
[0063]
In the third and fourth embodiments, the first and second pattern portions 14 and 15 having a circular shape are provided. However, the shape may be set to a rectangular shape or a rhombic shape. You can also.
[Brief description of the drawings]
FIG. 1 is a plan view showing a first embodiment of the present invention.
FIG. 2 is a plan view showing first and second patterns in a manufacturing process.
FIG. 3 is a diagram corresponding to FIG. 1 of a TEG pattern when a displacement occurs.
FIG. 4 is a diagram showing a result of a change in resistance value with respect to a shift amount obtained by simulation;
FIG. 5 is a view corresponding to FIG. 1, showing a second embodiment of the present invention;
FIG. 6 is a view corresponding to FIG. 1, showing a third embodiment of the present invention.
FIG. 7 is an equivalent circuit diagram.
FIG. 8 is a diagram corresponding to FIG. 2 (part 1);
FIG. 9 is a diagram corresponding to FIG. 3;
FIG. 10 is an equivalent circuit diagram corresponding to the case of FIG. 9;
FIG. 11 is a diagram corresponding to FIG. 2 (part 2);
FIG. 12 is a diagram showing a result of a simulation of an offset voltage value with respect to a shift angle;
FIG. 13 is a view corresponding to FIG. 1, showing a fourth embodiment of the present invention;
FIG. 14 is a diagram corresponding to FIG. 12;
FIG. 15 is a diagram showing a relationship between a shift amount and a detection error.
[Explanation of symbols]
1, 8, 10, 16 are TEG patterns, 2a, 2b, 9 are bad portions, 2c is a connection portion, 3, 14 are first pattern portions, 4a, 4b, 15 are second pattern portions, 5a, 5b. , 11 are gauge parts, 6 is a DC power supply, 7 is an ammeter, and 12a to 12d and 17a to 17d are electrode parts.

Claims (12)

基板上に形成した導電性を有する膜について少なくとも第1及び第2のフォトリソグラフィ処理工程を行って加工する製造工程を含んだ半導体装置のTEGパターンにおいて、
前記第1のフォトリソグラフィ処理工程において形成する第1のパターン部と、
前記第2のフォトリソグラフィ処理工程において前記第1のパターン部の一部を除去することによりゲージ部を形成する第2のパターン部とを備え、
前記ゲージ部は、前記第2のパターン部の形成位置が前記第1のパターン部に対して基準位置から位置ずれを起こすとそのずれ量に応じて抵抗値が変化するように設定されたパターンであることを特徴とする半導体装置のTEGパターン。
In a TEG pattern of a semiconductor device including a manufacturing process of performing at least a first and a second photolithography process steps on a conductive film formed on a substrate,
A first pattern portion formed in the first photolithography processing step;
A second pattern portion that forms a gauge portion by removing a part of the first pattern portion in the second photolithography processing step;
The gauge section is a pattern set so that when the formation position of the second pattern section is displaced from the reference position with respect to the first pattern section, the resistance value is changed according to the displacement amount. A TEG pattern of a semiconductor device, comprising:
請求項1に記載の半導体装置のTEGパターンにおいて、
前記ゲージ部は、第2のパターン部を形成するときにそのずれ量に応じて電流経路の幅寸法が変化して抵抗値が変化するように設定されていることを特徴とする半導体装置のTEGパターン。
The TEG pattern of the semiconductor device according to claim 1,
The TEG of a semiconductor device is characterized in that the gauge section is set such that when forming the second pattern section, the width of the current path changes according to the amount of displacement and the resistance value changes. pattern.
請求項1または2に記載の半導体装置のTEGパターンにおいて、
前記第1及び第2のパターン部は、前記ずれ量で抵抗値が変化する方向に対して少なくとも2個並べた状態に形成され、ずれ量に応じて一方のゲージ部が抵抗値が増大すると共に他方が減少するように設定されていることを特徴とする半導体装置のTEGパターン。
The TEG pattern of the semiconductor device according to claim 1 or 2,
The first and second pattern portions are formed in a state where at least two of them are arranged in a direction in which the resistance value changes according to the shift amount, and one of the gauge portions increases in resistance value according to the shift amount. A TEG pattern of a semiconductor device, wherein the other is set to decrease.
請求項1ないし3のいずれかに記載の半導体装置のTEGパターンにおいて、
前記第1及び第2のパターン部は、少なくとも2組形成され、ずれ量に応じて抵抗値が変化する方向が互いに交差する方向に設定されていることを特徴とする半導体装置のTEGパターン。
The TEG pattern of the semiconductor device according to claim 1,
The TEG pattern of a semiconductor device, wherein at least two sets of the first and second pattern portions are formed, and directions in which resistance values change in accordance with a shift amount are set in directions intersecting each other.
請求項1または2に記載の半導体装置のTEGパターンにおいて、
前記第1および第2のパターン部は、直交する2つの方向に対して対称形に設定され、前記ゲージ部を、環状のパターンとして形成するように設定され、
前記ゲージ部は、四方から取り出す電極部間により4つの抵抗体をブリッジ接続したものとして形成され、前記第2のパターン部の形成位置がずれることにより当該4つの抵抗体の抵抗値がそれぞれずれ方向とずれ量とに応じた変化をするように設定されていることを特徴とする半導体装置のTEGパターン。
The TEG pattern of the semiconductor device according to claim 1 or 2,
The first and second pattern portions are set to be symmetrical with respect to two orthogonal directions, and the gauge portion is set to be formed as an annular pattern,
The gauge portion is formed as a bridge connection of four resistors between electrode portions taken out from four sides. When the formation position of the second pattern portion is shifted, the resistance values of the four resistors are shifted in the respective directions. A TEG pattern of the semiconductor device, wherein the TEG pattern is set so as to change in accordance with the deviation amount.
請求項5に記載の半導体装置のTEGパターンにおいて、
前記第1及び第2のパターンは円形状をなし、前記ゲージ部を円環状に形成するように設定されていることを特徴とする半導体装置のTEGパターン。
The TEG pattern of the semiconductor device according to claim 5,
The TEG pattern of a semiconductor device, wherein the first and second patterns have a circular shape, and are set so that the gauge portion is formed in an annular shape.
請求項5または6に記載の半導体装置のTEGパターンにおいて、
前記第1及び第2のパターン部は、少なくとも2組形成され、それらの組同士は前記電極部が互いに傾斜した状態に配置形成されることを特徴とする半導体装置のTEGパターン。
The TEG pattern of the semiconductor device according to claim 5,
The TEG pattern of a semiconductor device, wherein at least two sets of the first and second pattern portions are formed, and the sets are arranged so that the electrode portions are inclined with respect to each other.
請求項7に記載の半導体装置のTEGパターンにおいて、
前記第1及び第2のパターン部を形成する少なくとも2組については、前記電極部の配置方向が45度傾斜した状態に配置されていることを特徴とする半導体装置のTEGパターン。
The TEG pattern of the semiconductor device according to claim 7,
The TEG pattern of a semiconductor device, wherein at least two sets forming the first and second pattern units are arranged in a state where the arrangement direction of the electrode units is inclined by 45 degrees.
請求項1ないし4のいずれかに記載の半導体装置のTEGパターンを使ったパターンずれの検査方法であって、
前記ゲージ部について電気的に測定して得られる抵抗値もしくは抵抗値に相当する値が、前記第2のパターン部の形成位置が基準位置にあるときの値に対して所定範囲内にあるときに許容範囲内のパターンずれであると判断することを特徴とするTEGパターンを使ったパターンずれの検査方法。
A method for inspecting a pattern shift using a TEG pattern of the semiconductor device according to claim 1,
When the resistance value obtained by electrically measuring the gauge portion or a value corresponding to the resistance value is within a predetermined range with respect to the value when the formation position of the second pattern portion is at the reference position. A pattern shift inspection method using a TEG pattern, characterized in that it is determined that the pattern shift is within an allowable range.
請求項5ないし8のいずれかに記載の半導体装置のTEGパターンを使ったパターンずれの検査方法であって、
前記ゲージ部においてブリッジ接続された抵抗対として形成された部分に、電圧を印加してそのオフセット電圧を検出することにより、第2のパターンの位置ずれの量を検出することを特徴とするTEGパターンを使ったパターンずれの検査方法。
A method for inspecting a pattern shift using a TEG pattern of the semiconductor device according to claim 5,
A TEG pattern, wherein a voltage is applied to a portion formed as a bridge-connected resistor pair in the gauge portion to detect an offset voltage thereof, thereby detecting an amount of displacement of the second pattern. Inspection method for pattern deviation using.
請求項8に記載の半導体装置のTEGパターンを使ったパターンずれの検査方法であって、
前記2組のゲージ部から出力されるオフセット電圧をそれぞれ第1及び第2のオフセット電圧としたときに、それら第1及び第2のオフセット電圧の自乗和を振幅値の自乗値として求め、その振幅値から前記第2のパターン形成時の形成位置の位置ずれ量を算出する過程を有することを特徴とするTEGパターンを使ったパターンずれの検査方法。
A method for inspecting a pattern shift using a TEG pattern of the semiconductor device according to claim 8,
When the offset voltages output from the two sets of gauge units are respectively defined as first and second offset voltages, the sum of the squares of the first and second offset voltages is obtained as the square value of the amplitude value. A method of calculating a positional deviation amount of a formation position at the time of forming the second pattern from a value, the method for inspecting a pattern deviation using a TEG pattern.
請求項11に記載の半導体装置のTEGパターンを使ったパターンずれの検査方法において、
前記オフセット電圧の振幅値の値および前記第1及び第2のオフセット電圧の値と符号とからずれ方向を算出する過程を備えたことを特徴とするTEGパターンを使ったパターンずれの検査方法。
A method for inspecting a pattern shift using a TEG pattern of a semiconductor device according to claim 11,
A method for inspecting a pattern shift using a TEG pattern, comprising calculating a shift direction from the amplitude value of the offset voltage and the values of the first and second offset voltages and the sign.
JP2003095065A 2003-03-31 2003-03-31 Teg pattern of semiconductor device and inspection method of pattern deviation using the same Pending JP2004303954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003095065A JP2004303954A (en) 2003-03-31 2003-03-31 Teg pattern of semiconductor device and inspection method of pattern deviation using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003095065A JP2004303954A (en) 2003-03-31 2003-03-31 Teg pattern of semiconductor device and inspection method of pattern deviation using the same

Publications (1)

Publication Number Publication Date
JP2004303954A true JP2004303954A (en) 2004-10-28

Family

ID=33407477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003095065A Pending JP2004303954A (en) 2003-03-31 2003-03-31 Teg pattern of semiconductor device and inspection method of pattern deviation using the same

Country Status (1)

Country Link
JP (1) JP2004303954A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243443A (en) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 Detection method for pattern offset between exposure areas and test pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243443A (en) * 2010-05-14 2011-11-16 北京京东方光电科技有限公司 Detection method for pattern offset between exposure areas and test pattern

Similar Documents

Publication Publication Date Title
US10746788B2 (en) Sensing structure of alignment of a probe for testing integrated circuits
US5923041A (en) Overlay target and measurement procedure to enable self-correction for wafer-induced tool-induced shift by imaging sensor means
US8466676B2 (en) Magnetic sensor with bridge circuit including magnetoresistance effect elements
US20170322052A1 (en) Magnetoresistive wheatstone measuring bridge and angle sensor having at least two such measuring bridges
US10877123B2 (en) Field sensor device and method for redundant sensor error reduction
US11085976B2 (en) Redundant sensor fault detection
WO2012116660A1 (en) Individually packaged magnetoresistance angle sensor
CN109946637B (en) Method, system, device and apparatus for redundant combined readout
US4437760A (en) Reusable electrical overlay measurement circuit and process
US10180486B2 (en) Test standards and methods for impedance calibration of a probe system, and probe systems that include the test standards or utilize the methods
CN105891577A (en) Offset voltage compensation
JP2008218921A (en) Pattern for measuring amount of positional misalignment and measuring method, and semiconductor device
US11686787B2 (en) Magnetic sensor
JP2004303954A (en) Teg pattern of semiconductor device and inspection method of pattern deviation using the same
JP7011668B2 (en) Magnetic sensor module and IC chip used for it
JP2005340696A (en) Position detection method of probe needle, semiconductor device and semiconductor inspection apparatus
EP1573403B1 (en) Resistor structures to electrically measure unidirectional misalignment of stitched masks
JP2007526497A (en) Offset-dependent resistors for measuring mismatch between bonded masks
JP5055644B2 (en) Mounting evaluation structure and mounting evaluation method
JPH03273661A (en) Alignment-accuracy detecting element
JPH0364944A (en) Inspecting device for electronic circuit device
CN118092067A (en) Overlay mark, mask assembly, detection method and error analysis method
JPH01179417A (en) Mask alignment accuracy measuring method
JPS60100474A (en) Semiconductor pressure sensor
JPS63227033A (en) Detecting method for mask alignment deviation of semiconductor device