JP2004303841A - Semiconductor device, its manufacturing method, and spacer - Google Patents

Semiconductor device, its manufacturing method, and spacer Download PDF

Info

Publication number
JP2004303841A
JP2004303841A JP2003092939A JP2003092939A JP2004303841A JP 2004303841 A JP2004303841 A JP 2004303841A JP 2003092939 A JP2003092939 A JP 2003092939A JP 2003092939 A JP2003092939 A JP 2003092939A JP 2004303841 A JP2004303841 A JP 2004303841A
Authority
JP
Japan
Prior art keywords
spacer
semiconductor
semiconductor device
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003092939A
Other languages
Japanese (ja)
Inventor
Naoya Saeki
尚哉 佐伯
Takashi Sugino
貴志 杉野
Osamu Yamazaki
修 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2003092939A priority Critical patent/JP2004303841A/en
Publication of JP2004303841A publication Critical patent/JP2004303841A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Die Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mounted structure (semiconductor device) suitable for three-dimensionally mounting semiconductor chips of the same size in layers, to provide a method of manufacturing a three-dimensionally mounted semiconductor device through a simplified process, and to provide a spacer suitable for the three-dimensionally mounted semiconductor device. <P>SOLUTION: The semiconductor device 10 is a multilayered three-dimensionally mounted semiconductor device equipped with a plurality of semiconductor chips and spacers 1 interposed between the semiconductor chips. The spacer 1 is equipped with a sheet-like base 2 and an adhesive agent layer 3A provided on the one surface of the base 2, the surface of the spacer 1 bonded to the semiconductor chip is set smaller in area than the surface of the lower semiconductor chip bonded to the spacer 1. The spacer 1 is equipped with the sheet-like base 2 and the an adhesive agent layer provided on both sides of the base 2. The semiconductor chips are all of the same size, and the semiconductor chips are electrically connected to the semiconductor substrate with binding wires. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法およびスペーサに関する。
【０００２】
【従来の技術】
近年、半導体装置の高機能化、高集積化を行うために、１個の半導体装置に複数の半導体チップを縦方向に組み込んだ３次元実装型のものが開発されている。
【０００３】
ところで、半導体チップは回路面上に半導体基板への導通のための電極が形成されている。また、半導体チップと半導体基板との導通はワイヤボンディング法によって行われることが多く、電極の周囲には比較的広めの空間が必要となる。この空間を確保して３次元実装するため、半導体装置は上段のチップが下段のチップよりも小さいピラミッド状が考えられていた。しかし、この形状では、高集積化に限界があり、製造工程が複雑過ぎた。このため、同型の半導体チップを縦に３次元実装された半導体装置として、各半導体チップの間にスペーサを介在させて、前述の空間を確保する構造のものが提案されている。
【０００４】
従来、このようなスペーサには、例えばシリコンウエハから削られた材料が用いられ、その両面にペースト状の接着剤で半導体チップに積層していた。ところが、このようなスペーサは所定のサイズにするために、ダイシングやウエハ研削のような半導体製造工程と同様の工程により作られるため、極めて煩雑であり、高コストである。
【０００５】
また、積層する半導体チップの周縁部に段差を設けた半導体装置が知られている（例えば、特許文献１参照）この半導体装置であっても、その製造工程は段差を設けるという特殊な加工が必要であり、生産性の低さや高コストであるという問題点は解決されていない。
【０００６】
【特許文献１】
特許第２９５３８９９号公報（特許請求の範囲）
【０００７】
【発明が解決しようとする課題】
本発明の目的は、同サイズの半導体チップ同士を多段に３次元実装する際の好適な実装構造（半導体装置）および工程が簡略化された３次元実装型の半導体装置の製造方法を提供することにある。また、この３次元実装型の半導体装置に好適なスペーサを提供することにある。
【０００８】
【課題を解決するための手段】
このような目的は、下記（１）〜（９）の本発明により達成される。
【０００９】
（１） 複数の半導体チップと、各半導体チップの間を介在するスペーサとを有する複数段の３次元実装型の半導体装置であって、
前記スペーサが、基材と、少なくともその１面に設けられた接着剤層とを有し、
前記スペーサの前記半導体チップと接合する面側の面積が、下段の前記半導体チップの前記スペーサと接合する面側の面積よりも小さいことを特徴とする半導体装置。
【００１０】
（２） 前記スペーサが、前記基材とその両面に設けられた接着剤層とを有する上記（１）に記載の半導体装置。
【００１１】
（３） 前記複数の半導体チップが全て同サイズであり、各半導体チップが半導体基板にボンディングワイヤで導通している上記（１）または（２）に記載の半導体装置。
【００１２】
（４） 前記スペーサの外側に位置する半導体チップの面上にボンディングワイヤ接合部が設けられている上記（３）に記載の半導体装置。
【００１３】
（５） 前記スペーサの厚みが、ボンディングワイヤの高さよりも厚い上記（３）または（４）に記載の半導体装置。
【００１４】
（６） 複数段の半導体チップと、各半導体チップの間を介在するスペーサとを有する３次元実装型の半導体装置の製造方法であって、
（ａ）外周部にボンディングワイヤ接合部を有する複数の半導体チップを準備する工程、
（ｂ）基材と少なくともその１面に設けられた接着剤層とを有し、隣接する前記半導体チップの前記スペーサと接合する面側の面積よりも小さく、かつ前記半導体チップのボンディングワイヤ接合部の位置よりも前記半導体チップと接合する面側の面積の小さい前記スペーサを準備する工程、
（ｃ）半導体基板に１段目の半導体チップをボンディングし、ワイヤボンディングを行う工程、
（ｄ）前記複数の半導体チップの１個の半導体チップを上段の半導体チップとし、該上段の半導体チップと下段の半導体チップとを前記スペーサを介して接着する工程、
（ｅ）前記半導体チップのボンディングワイヤ接合部よりワイヤボンディングで半導体基板と前記半導体チップとを導通させる工程、
の工程を含み、（ａ）、（ｂ）、（ｃ）の工程を行った後、（ｄ）、（ｅ）または（ｅ）、（ｄ）の順からなる工程を繰り返すことを特徴とする半導体装置の製造方法。
【００１５】
（７） 前記スペーサが、前記基材と、その両面に設けられた接着剤層とを有する上記（６）に記載の半導体装置の製造方法。
【００１６】
（８） 上記（１）ないし（５）のいずれかに記載の半導体装置に用いる３次元実装用のスペーサであって、基材と、少なくともその１面に設けられた接着剤層とを有することを特徴とするスペーサ。
【００１７】
（９） 前記基材と、その両面に設けられた接着剤層とを有する上記（８）に記載のスペーサ。
【００１８】
【発明の実施の形態】
以下、本発明の半導体装置、半導体装置の製造方法およびスペーサの好適な実施形態について、添付図面を参照しつつ詳細に説明する。
【００１９】
図１は、本発明のスペーサの実施形態を示す断面図である。このように、本発明のスペーサ１は、シート状基材（基材）２と少なくともシート状基材２の片面に設けられた接着剤層３Ａとを有することを特徴とする。
【００２０】
本発明のスペーサ１に用いられるシート状基材２としては、例えば、ポリイミド、ポリエーテルスルフォン、ポリエーテルエーテルケトン、フッ素フィルム、液晶ポリマーフィルムなどの耐熱性プラスチックフィルムや、ガラスクロスなどの無機繊維からなるシート等を用いることができる。
【００２１】
本発明の接着剤層３Ａを構成する接着剤としては、例えば、熱硬化型接着剤、粘接着剤、熱可塑性接着剤、ホットメルト接着剤等が挙げられる。
【００２２】
熱硬化型接着剤としては、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、ポリエステル樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂等およびこれらの混合物が挙げられる。特に本発明では、エポキシ樹脂、フェノール樹脂ならびにこれらの混合物が好ましく用いられる。
【００２３】
エポキシ樹脂は、加熱を受けると三次元網状化し、強固な被膜を形成する性質を有する。このようなエポキシ樹脂としては、従来より公知の種々のエポキシ樹脂が用いられるが、通常は、分子量３００〜２０００程度のものが好ましく、特に分子量３００〜５００、好ましくは３３０〜４００の常態で液状のエポキシ樹脂と、分子量４００〜２５００、好ましくは５００〜２０００の常温で固体のエポキシ樹脂とをブレンドした形で用いるのが望ましい。また、本発明において好ましく使用されるエポキシ樹脂のエポキシ当量は通常５０〜５０００ｇ／ｅｑである。このようなエポキシ樹脂としては、具体的には、ビスフェノールＡ、ビスフェノールＦ、レゾルシノール、フェニルノボラック、クレゾールノボラックなどのフェノール類のグリシジルエーテル；ブタンジオール、ポリエチレングリコール、ポリプロピレングリコールなどのアルコール類のグリシジルエーテル；フタル酸、イソフタル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル；アニリンイソシアヌレートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂；ビニルシクロヘキサンジエポキシド、３，４−エポキシシクロヘキシルメチル−３，４−ジシクロヘキサンカルボキシレート、２−（３，４−エポキシ）シクロヘキシル−５，５−スピロ（３，４−エポキシ）シクロヘキサン−ｍ−ジオキサン等のように、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。その他、ビフェニル骨格、ジシクロヘキサジエン骨格、ナフタレン骨格を有するエポキシ樹脂を用いることができる。
【００２４】
これらの中でも、本発明では、ビスフェノール系グリシジル型エポキシ樹脂、ｏ−クレゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。これらエポキシ樹脂は、１種単独で、または２種以上を組み合わせて用いることができる。エポキシ樹脂を用いる場合には、助剤として、熱活性型潜在性エポキシ樹脂硬化剤を併用することが好ましい。
【００２５】
また、フェノール系樹脂としては、アルキルフェノール、多価フェノール、ナフトール等のフェノール類とアルデヒド類との縮合物等が特に制限されることなく用いられる。本発明において好ましく使用されるフェノール系樹脂としては、具体的には、フェノールノボラック樹脂、ｏ−クレゾールノボラック樹脂、ｐ−クレゾールノボラック樹脂、ｔ−ブチルフェノールノボラック樹脂、ジシクロペンタジエンクレゾール樹脂、ポリパラビニルフェノール樹脂、ビスフェノールＡ型ノボラック樹脂、あるいはこれらの変性物等が用いられる。
【００２６】
粘接着剤は、常温で粘着性を示し接着時に仮止め的な接着が可能であり、その後何らかの手段により凝集強さを向上させ強接着化する接着剤をいう。例えば、粘接着剤は、熱硬化性成分と、粘弾性ポリマーからなる粘着性成分とのブレンドよりなり、加熱により熱硬化性成分を硬化することにより、粘接着剤全体の凝集強さを向上させて、耐熱性を向上させるとともに強接着化が行える。
【００２７】
粘接着剤に用いる熱硬化性成分としては、前述の熱硬化型接着剤に使用できる樹脂として記載されたものが同様に挙げられる。
【００２８】
粘接着剤に用いる粘着性成分としては、例えば、（メタ）アクリル酸エステル共重合体、ポリエステル樹脂、ポリアミド樹脂、ウレタン樹脂、ポリビニルエステル樹脂、シリコーン樹脂、天然ゴム、合成ゴム等が挙げられる。特に、初期粘着性が良好となること、熱硬化性成分との相溶性を制御しやすいことなどの理由により、（メタ）アクリル酸エステル共重合体を選択することが好ましい。
【００２９】
（メタ）アクリル酸エステルとしては、炭素数１〜１８のアルキル基を有するアクリル酸またはメタクリル酸のエステルを主モノマーとした共重合体であり、必要に応じ共重合可能な他のモノマーが共重合される。共重合可能な他のモノマーとしては、アクリル酸、メタクリル酸、イタコン酸などのカルボキシル基含有モノマー、２−ヒドロキシエチル（メタ）アクリレート、２−ヒドロキシプロピル（メタ）アクリレートなどのヒドロキシル基含有（メタ）アクリレート、グリシジル（メタ）アクリレート等のグリシジル基含有モノマー、蟻酸ビニル、酢酸ビニル、スチレン等が挙げられる。
【００３０】
（メタ）アクリル酸エステル共重合体の重量平均分子量（Ｍｗ）は、好ましくは１００，０００〜２，０００，０００であり、より好ましくは２００，０００〜１，０００，０００である。
【００３１】
粘接着剤において、熱硬化性成分と粘着性成分との配合比は、熱硬化性成分１００重量部に対し粘着性成分が、通常は、５〜２０００重量部、好ましくは１０〜１００重量部である。
【００３２】
熱可塑性接着剤としては、例えば、酢酸ビニル系、ポリビニルアルコール、ポリビニルブチラール、塩化ビニル系、メタクリル系、アクリル系、スチレン系、ポリエチレン系、ポリプロピレン系、ポリアミド系、セルロース系、イソブチレン系、ビニルエーテル系、ポリイミド系等の接着剤およびこれらの混合物が挙げられる。
【００３３】
ホットメルト型接着剤としては、例えば、ポリエチレン系、エチレン・酢酸ビニル共重合体系、エチレン・アクリレート共重合体系、エチレン・イソブチルアクリレート共重合体系、スチレン・ブタジエン共重合体系、スチレン・イソプレン共重合体系、ポリブタジエン系、ポリイソブチレン系、アクリル酸エステル共重合体系、メタアクリル酸エステル共重合体系、ポリビニルエーテル系、ポリウレタン系、ポリアミド系等の接着剤およびこれらの混合物が挙げられる。
【００３４】
本発明のスペーサ１に用いられる接着剤は、半導体装置に組み込まれるため、充分な耐熱性を有することが好ましい。従って、半導体チップをボンディングした後で加熱硬化するタイプである、熱硬化型接着剤や粘接着剤が特に好ましい。また、熱可塑性接着剤であっても、ポリイミド系の接着剤のようにボンディング時の温度条件が比較的高温に設定され、その温度よりも低い温度で化学的、熱力学的に安定であれば、充分な耐熱性を付与でき好適に使用できる。
【００３５】
本発明のスペーサ１に使用されるシート状基材２および接着剤層３Ａの厚みは、スペーサ１全体としての厚みが最適化されていれば特に特定されないが、スペーサ１として取り扱いが良好となるため、シート状基材２の厚みは、２５〜２００μｍが好ましく、接着剤層３Ａの厚みは１０〜１００μｍが好ましい。
【００３６】
このようなスペーサ１は、通常使用するときには、図１に示すような構成となっているが、使用するまで保管・保存する場合には、露出している接着剤層３Ａの面に剥離シートが仮着され保護された状態で供給されるものが好ましい。剥離シートは、常用されているいずれの剥離シートを使用してもよく、例えば、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート等のプラスチックフィルムにシリコーン樹脂等の剥離剤で剥離処理が施されたものを用いることができる。剥離シートとしては、通常２５〜１００μｍの厚さのものを用いることができる。
【００３７】
また、本発明のスペーサ１の別の実施形態として、図４に示すようなシート状基材２の両面に接着剤層３Ａが塗布された３層構造であってもよい。このような構成であれば、上段の半導体チップと下段の半導体チップとのボンディングを、スペーサ１の接着剤層３Ａですべて行うことができるようになり、他の接着材料を用意する必要がなくなる。また、隣接する半導体チップ間の距離をスペーサ１のみで制御が可能となるので好ましい。
【００３８】
本発明において、スペーサのサイズは半導体装置に使用する半導体チップに形成されている回路面の配置によって決定される。半導体チップの回路面上の周辺にボンディングワイヤ接合部が形成され、スペーサのサイズはその内側のサイズになるようにする。すなわち、本発明のスペーサは、半導体チップと接合する面側の面積が、下段の半導体チップのスペーサと接合する面側の面積よりも小さいことを特徴とする。スペーサを所定のサイズにするには、単にカッターやナイフで切断すればよいので、工程は極めて単純である。このため、スペーサは半導体装置の製造時にあわせて用意することもできるし、前もって大量に保管しておくこともできる。それに対して、スペーサをシリコンウエハを削って用意する場合は、製造が複雑であり、スペーサのサイズ厚さでは極めて脆質であるため長期間の保管には向かない。
【００３９】
本発明の半導体装置の一例を、図２に示す。
図２に記載の半導体装置１０は、半導体チップ７Ａおよび７Ｂの２段積層した半導体装置である。１段目の半導体チップ７Ａは、汎用のダイボンディング用接着剤４Ａを介して半導体基板６上にボンディングされている。半導体チップ７Ａは回路面上のボンディングワイヤ接合部を除く領域にスペーサ１の接着剤層３Ａの面が接合されている。スペーサ１の上面には、フィルム状接着剤からなるダイボンディング用接着剤４Ｂを介して、第２段目の半導体チップ７Ｂがボンディングされている。
【００４０】
半導体チップ７Ａおよび７Ｂの回路面のボンディングワイヤ接合部からは、半導体基板６のボンディングワイヤ接合部に向かって、それぞれのボンディングワイヤが接続導通している。さらに半導体基板６上の全体がモールド樹脂１１により樹脂封止され、半導体基板６の裏面には、図示しない外部電極（ハンダボールやアウターリード等）が設けられた構造をしている。
【００４１】
また、本発明の半導体装置の別の例を図５に示す。
図５に記載の半導体装置１０は、図２に記載の半導体装置に使用したスペーサ１を、図４に示す両面に接着剤層３Ａを有するスペーサに変更したものであり、ダイボンディング接着剤４Ｂの使用が省略された構造をしている。
【００４２】
次に、本発明の半導体装置の製造方法の一例を、図３に従って説明する。
図３（ａ）に示すように、まず、半導体基板６に対し第１段目となる半導体チップ７Ａの裏面を対向させて、汎用のダイボンディング用接着剤４Ａを使用して接合する。さらに、半導体チップ７Ａと半導体基板６のそれぞれのボンディングワイヤ接合部を、ボンディングワイヤ８Ａで接続導通させる。次に、図３（ｂ）に示すように、スペーサ１の接着剤層３Ａの側を半導体チップ７Ａに戴置し、必要に応じて加熱硬化を行って、スペーサ１と半導体チップ７Ａを接合する。スペーサ１に剥離シートが仮着されている場合は、剥離シートを剥がして接着剤層３Ａを露出させ、接合を行う。
【００４３】
このとき、スペーサ１は半導体チップのボンディングワイヤ接合部が配列されている領域よりも内側にのみ接合されるように、半導体チップ７Ａのスペーサ１と接合する面側の面積よりも小さな形状面積に設定され、予めカットされている。また、ボンディングワイヤ接合部の領域上にボンディングワイヤ８Ａが配線され、その頂点と半導体チップ７Ａの上面（回路面）との間に高さＨの空間が存在する。スペーサ１の厚さは、この高さＨよりも大きくなるように、シート状基材２や接着剤層３Ａの厚みが予め設定されたものが用意され使用される。高さＨは、ワイヤボンディングに使用する装置により目的に応じて種々設定できる。
続いて、図３（ｃ）に示すように、スペーサ１のシート状基材２側に対して、第２段目となる半導体チップ７Ｂの裏面を対向させて接合する。この接合にはフィルム状接着剤からなるダイボンディング用接着剤４Ｂが用いられ、予め半導体チップ７Ｂの裏面に積層してスペーサ１に圧着して接合する。その後、半導体チップ７Ｂと半導体基板６のそれぞれのボンディングワイヤ接合部を、ボンディングワイヤ８Ｂで接続導通させる。半導体チップの積層が完了したら、その全体を図２のようにモールド樹脂１１で封止することにより、半導体装置１０が得られる。
【００４４】
なお、汎用のダイボンディング用接着剤４Ａや４Ｂは、例えば、ペースト状の接着剤であってもよいが、図３（ｃ）のようにフィルム状の接着剤を用いた場合は、上段の半導体チップが傾きにくくなり、また半導体装置全体の厚みを制御しやすくなるので好ましい。さらに、ダイシング・ダイボンディング兼用のフィルム状接着剤を用いた場合は、半導体ウエハからのチップ化と接着剤塗布の工程を一括して行うことができ、工程がさらに簡略化されるので好ましい。
【００４５】
以上、本発明を同サイズの半導体チップを２段積層された半導体装置の製造方法に基づき説明したが、本発明はこれに限定されるものではない。
【００４６】
例えば、半導体チップが４段あるいは８段のように多段に積層される半導体装置に本発明の製造方法を用いてもよいし、第１段目が異なるサイズの半導体チップが用いられ、第２段目より上の半導体チップが同サイズである半導体装置に用いてもよい。
【００４７】
また、前述の説明においては、スペーサ１の接着剤層３Ａは、下段の半導体チップとの接合に用いられ、上段の半導体チップの接合では、汎用のダイボンディング用接着剤が用いられたが、その反対であってもよい。
【００４８】
さらに、下段の半導体チップに対してワイヤボンディングを先に行い、スペーサ１の接合を後で行ったが、その反対であってもよい。
【００４９】
また、スペーサ１の接着剤層３Ａが熱硬化型である場合は、各スペーサを半導体チップにボンディングした段階で、それぞれ熱硬化を行えば耐熱性が向上しているため、ワイヤボンディングの際の熱によりスペーサが脱落しにくくなる。また、加熱硬化前であってもある程度の接着力があれば、すべての半導体チップを積層した後に一括で加熱硬化を行ってもよい。その場合、樹脂封止の工程における加熱で接着剤層３Ａを硬化させるようにしてもよい。
【００５０】
次に、図４に示すようなシート状基材２の両面に接着剤層３Ａを有するスペーサ１を用いる場合の半導体装置の製造方法について説明する。
【００５１】
まず、半導体基板６に対し第１段目となる半導体チップ７Ａの裏面を対向させて、汎用のダイボンディング用接着剤４Ａを使用して接合する。さらに、半導体チップ７Ａと半導体基板６のそれぞれのボンディングワイヤ接合部を、ボンディングワイヤ８Ａで接続導通させる。次に、スペーサ１の下面側の接着剤層３Ａを半導体チップ７Ａに戴置し、スペーサ１と半導体チップ７Ａを接合する。続いて、スペーサ１のシート状基材２側に対して、第２段目となる半導体チップ７Ｂの裏面を対向させて、スペーサ１の上面側の接着剤層３Ａを使用して接合する。接着剤層３Ａに剥離シートが仮着されている場合は、接合する側の剥離シートを剥がして接着剤層３Ａを露出させた後、接合を行う。
【００５２】
その後、半導体チップ７Ｂと半導体基板６のそれぞれのボンディングワイヤ接合部を、ボンディングワイヤ８Ｂで接続導通させ、半導体チップ７Ｂの積層が完了したら、その全体を樹脂封止することにより、半導体装置１０が得られる（図５）。
【００５３】
両面の接着剤層３Ａがともに熱硬化型である場合は、スペーサ１の両面に半導体チップを接合した後に加熱硬化を行うか、半導体チップをすべて積層した後、一括して加熱硬化することが好ましい。
【００５４】
このように本発明の半導体チップの製造方法によれば、多段に３次元実装するための工程が極めて簡略化され、製造コストを安価にすることが可能になる。
【００５５】
【実施例】
（実施例１）
スペーサの接着剤の構成材料として、高分子ビスフェノール型エポキシ樹脂（ジャパンエポキシレジン社製、エピコート１０１０）４０重量部、多官能クレゾールノボラック型エポキシ樹脂（日本化薬社製、ＥＯＣＮ−４６００）２０重量部、熱活性型潜在性硬化剤として２−フェニル−４，５−ヒドロキシメチルイミダゾール１．５重量部およびγ−グリシドプロピルトリメトキシシラン０．１重量部を混合希釈した配合物を用意した。また、シート状基材としてポリイミドフィルム（宇部興産社製、ユーピレックス５０Ｓ、厚さ５０μｍ）を用い、この片面に前記配合物を塗布乾燥してシート状基材上に厚さ２５μｍの熱硬化型接着剤からなる接着剤層を有する総厚７５μｍのスペーサ材料を作成した。なお、接着剤面には剥離処理したポリエチレンテレフタレートフィルム（３８μｍ）を積層し、接着剤面を保護した。
その後、このスペーサ材料を抜き刃で打ち抜き、７．０ｍｍ×７．０ｍｍのサイズのスペーサを作成した。
【００５６】
ダイシング・ダイボンディング兼用のフィルム状接着剤（リンテック社製Ａｄｗｉｌｌ ＬＥ５００３）を介して半導体ウエハから第１の半導体チップ（９．０ｍｍ×９．０ｍｍ×２００μｍ厚）をダイシングにより作成し、第１の半導体チップの裏面にフィルム状接着剤を形成した状態でピックアップし、これを半導体基板（ポリイミドフィルム上にダイパッド部、ボンディングワイヤ接合部を設けたもの。）に対し、ボンディング（ボンディング条件：１２０℃、１５０ＭＰａ、１秒、硬化条件：１６０℃、６０分）を行った。次に第１のチップと半導体基板のそれぞれのボンディングワイヤ接合部をワイヤボンディングし、導通させた。さらに、前述の操作で作成したスペーサを第１の半導体チップ上に載置し、１２０℃、１５０ＭＰａ、１秒の条件で熱圧着し、１６０℃、６０分で加熱硬化した。
【００５７】
続いて、第２の半導体チップをフィルム状接着剤（Ａｄｗｉｌｌ ＬＥ５００３）を使用して第１の半導体チップと同様にして同サイズで作成し、第２の半導体チップの裏面にフィルム状接着剤を形成した状態でピックアップし、これをスペーサ上にボンディング（ボンディング条件：１２０℃、１５０ＭＰａ、１秒、硬化条件：１６０℃、６０分）を行った。第２の半導体チップと半導体基板のそれぞれのボンディングワイヤ接合部をワイヤボンディングし、導通させた。その後、半導体チップを２段に実装した基板を、モールド樹脂を用いた高圧封止を行い、基板の裏面にハンダボール付けを行って、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の３次元実装半導体装置を作成した。
【００５８】
ここで、第１の半導体チップと第２の半導体チップのボンディングワイヤ接合部は、それぞれのチップの４周に各辺より０．５ｍｍの位置に設けている。また第１の半導体チップに対するワイヤボンディングのワイヤの高さは、第１の半導体チップの表面位置より、約７０μｍであった。
【００５９】
（実施例２）
接着剤層として、熱可塑性ポリイミド（宇部興産社製、エピタイトＵＰＡ−Ｎ２２１）とし、接着剤の厚さを３０μｍ、総厚８０μｍのスペーサ材料を使用し、ボンディングの後で１６０℃、３０分の加熱硬化の代わりに１８０℃、１時間の熱処理を行った以外は、実施例１と同様にして、スペーサおよび半導体装置を製造した。
【００６０】
（実施例３）
接着剤層として、以下の粘接着剤（厚さ２５μｍ）を用い総厚７５μｍのスペーサ材料を使用した以外は実施例１と同様にして、スペーサおよび半導体装置を製造した。
【００６１】
（熱硬化性成分）ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン社製、エピコート８２８）１０重量部、ジシクロペンタジエン骨格含有固形エポキシ樹脂（大日本インキ工業社製、ＥＸＡ７２００ＨＨ）２０重量部
（硬化剤）ジシアンジアミド（旭電化社製、アデカハードナー３６３６ＡＳ）２重量部
（硬化促進剤）イミダゾール化合物（四国化成工業社製、キュアゾール２ＰＨＺ）２重量部
（粘着成分）アクリル酸ブチル（５５重量部）、メタクリル酸（１０重量部）とメタクリル酸２ヒドロキシエチル（１５重量部）を共重合してなるアクリル系共重合体（Ｍｗ約８０万）１０重量部
（架橋剤）トリメチロールプロパンとトルイレンジイソシナートとの付加物 ０．３重量部
【００６２】
（実施例４）
シート状基材として、厚さ５０μｍの液晶ポリマーフィルム（クラレ社製、ベクスター）を用い総厚７５μｍのスペーサ材料を使用した以外は、実施例１と同様にして、スペーサおよび半導体装置を製造した。
【００６３】
（実施例５）
シート状基材をポリイミドフィルム（宇部興産社製、ユーピレックス５０Ｓ、厚さ５０μｍ）とし、その両面に実施例１で用いた熱硬化型接着剤層をそれぞれ２０μｍ厚に塗布した総厚９０μｍのスペーサ材料を作成し、これを抜き刃で打ち抜き、７．０ｍｍ×７．０ｍｍのサイズのスペーサとした。
【００６４】
ダイシング・ダイボンディング兼用のフィルム状接着剤（リンテック社製Ａｄｗｉｌｌ ＬＥ５００３）を介して半導体ウエハから第１の半導体チップ（９．０ｍｍ×９．０ｍｍ×２００μｍ厚）を作成し、第１の半導体チップの裏面にフィルム状接着剤を形成した状態でピックアップし、これを半導体基板にボンディング（ボンディング条件：１２０℃、１５０ＭＰａ、１秒、硬化条件：１６０℃、６０分）を行った。次に第１のチップと基板のそれぞれのボンディングワイヤ接合部をワイヤボンディングし、導通させた。さらに、前述の操作で作成したスペーサの片面側の接着剤層を第１の半導体チップ上に載置し、１２０℃、１５０ＭＰａ、１秒の条件で熱圧着した。
【００６５】
続いて、第２のチップ（第１の半導体チップと同サイズ）を、第１の半導体チップ上のスペーサの他面側の接着剤層上にボンディング（ボンディング条件：１２０℃、１５０ＭＰａ、１秒）を行い、加熱硬化（１６０℃、６０分）した。第２の半導体チップと基板のそれぞれのボンディングワイヤ接合部をワイヤボンディングし、導通させた。その後、半導体チップを２段に実装した基板を、モールド樹脂を用いた高圧封止を行い、基板の裏面にハンダボール付けを行って、ＢＧＡ型の３次元実装半導体装置を作成した。
【００６６】
いずれの実施例においても、問題なく半導体装置が製造可能であり、半導体チップ上のボンディングワイヤのための空間を充分に確保することができた。また、得られた半導体装置の上段の半導体チップは、傾きは確認されず、半導体チップをさらに多段に積層しても問題はなかった。
【００６７】
【発明の効果】
以上述べたように、本発明によれば、半導体装置を多段に３次元実装するための工程が極めて簡略化され、３次元実装型の半導体装置の製造コストを安価にすることが可能になる。
【図面の簡単な説明】
【図１】本発明のスペーサの実施形態を示す断面図である。
【図２】本発明の半導体装置の一例を示す断面図である。
【図３】本発明の半導体装置の組み立て工程を示す断面図である。
【図４】本発明のスペーサの実施形態を示す断面図である。
【図５】本発明の半導体装置の一例を示す断面図である。
【符号の説明】
１ スペーサ
２ シート状基材
３Ａ 接着剤層
４Ａ、４Ｂ ダイボンディング用接着剤
６ 半導体基板
７Ａ、７Ｂ 半導体チップ
８Ａ、８Ｂ ボンディングワイヤ
１０ 半導体装置
１１ モールド樹脂[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device, a method for manufacturing a semiconductor device, and a spacer.
[0002]
[Prior art]
2. Description of the Related Art In recent years, a three-dimensional mounting type in which a plurality of semiconductor chips are incorporated in one semiconductor device in a vertical direction has been developed in order to enhance the functionality and integration of a semiconductor device.
[0003]
By the way, a semiconductor chip has electrodes formed on a circuit surface for conduction to a semiconductor substrate. In addition, conduction between the semiconductor chip and the semiconductor substrate is often performed by a wire bonding method, and a relatively large space is required around the electrodes. In order to secure this space and perform three-dimensional mounting, it has been considered that the semiconductor device has a pyramid shape in which the upper chip is smaller than the lower chip. However, with this shape, there is a limit to high integration, and the manufacturing process is too complicated. For this reason, as a semiconductor device in which semiconductor chips of the same type are vertically mounted three-dimensionally, a semiconductor device having a structure in which a spacer is interposed between the semiconductor chips to secure the above-described space has been proposed.
[0004]
Heretofore, for such a spacer, for example, a material cut from a silicon wafer has been used, and the spacers have been laminated on the semiconductor chip with a paste-like adhesive on both surfaces thereof. However, since such a spacer is formed by a process similar to a semiconductor manufacturing process such as dicing or wafer grinding in order to obtain a predetermined size, the spacer is extremely complicated and expensive.
[0005]
Further, a semiconductor device in which a step is provided at a peripheral portion of a semiconductor chip to be laminated is known (for example, see Patent Document 1). Even in this semiconductor device, a special process of providing a step is required in the manufacturing process. However, the problems of low productivity and high cost have not been solved.
[0006]
[Patent Document 1]
Japanese Patent No. 2953899 (Claims)
[0007]
[Problems to be solved by the invention]
An object of the present invention is to provide a suitable mounting structure (semiconductor device) for three-dimensionally mounting semiconductor chips of the same size in multiple stages and a method of manufacturing a three-dimensional mounting type semiconductor device in which the process is simplified. It is in. Another object of the present invention is to provide a spacer suitable for the three-dimensional mounting type semiconductor device.
[0008]
[Means for Solving the Problems]
Such an object is achieved by the following (1) to (9) of the present invention.
[0009]
(1) A three-dimensional three-dimensionally mounted semiconductor device having a plurality of semiconductor chips and a spacer interposed between the semiconductor chips,
The spacer has a substrate and an adhesive layer provided on at least one surface thereof,
The semiconductor device according to claim 1, wherein an area of a surface of the spacer that is bonded to the semiconductor chip is smaller than an area of a surface of the lower semiconductor chip that is bonded to the spacer.
[0010]
(2) The semiconductor device according to (1), wherein the spacer has the base material and adhesive layers provided on both surfaces thereof.
[0011]
(3) The semiconductor device according to (1) or (2), wherein the plurality of semiconductor chips are all the same size, and each semiconductor chip is electrically connected to a semiconductor substrate by a bonding wire.
[0012]
(4) The semiconductor device according to (3), wherein a bonding wire bonding portion is provided on a surface of the semiconductor chip located outside the spacer.
[0013]
(5) The semiconductor device according to (3) or (4), wherein a thickness of the spacer is larger than a height of a bonding wire.
[0014]
(6) A method for manufacturing a three-dimensionally mounted semiconductor device having a plurality of stages of semiconductor chips and a spacer interposed between the semiconductor chips,
(A) a step of preparing a plurality of semiconductor chips having a bonding wire bonding portion on an outer peripheral portion;
(B) an area having a base material and an adhesive layer provided on at least one surface thereof, which is smaller than an area of a surface of the adjacent semiconductor chip to be bonded to the spacer, and a bonding wire bonding portion of the semiconductor chip; Preparing the spacer having a smaller area on the surface side to be joined to the semiconductor chip than the position of
(C) bonding a first-stage semiconductor chip to a semiconductor substrate and performing wire bonding;
(D) using one of the plurality of semiconductor chips as an upper semiconductor chip, and bonding the upper semiconductor chip and the lower semiconductor chip via the spacer;
(E) conducting a connection between the semiconductor substrate and the semiconductor chip by wire bonding from a bonding wire bonding portion of the semiconductor chip;
After performing the steps (a), (b) and (c), the steps (d), (e) or (e) and (d) are repeated. A method for manufacturing a semiconductor device.
[0015]
(7) The method of manufacturing a semiconductor device according to (6), wherein the spacer includes the base material and adhesive layers provided on both surfaces of the base material.
[0016]
(8) A three-dimensional mounting spacer used in the semiconductor device according to any one of (1) to (5), which has a base material and an adhesive layer provided on at least one surface thereof. A spacer characterized by the above.
[0017]
(9) The spacer according to (8), including the base material and adhesive layers provided on both surfaces of the base material.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of a semiconductor device, a method of manufacturing a semiconductor device, and a spacer according to the present invention will be described in detail with reference to the accompanying drawings.
[0019]
FIG. 1 is a sectional view showing an embodiment of the spacer of the present invention. As described above, the spacer 1 of the present invention is characterized by having the sheet-like base material (base material) 2 and the adhesive layer 3A provided on at least one surface of the sheet-like base material 2.
[0020]
Examples of the sheet-like substrate 2 used for the spacer 1 of the present invention include, for example, heat-resistant plastic films such as polyimide, polyethersulfone, polyetheretherketone, fluorine films, liquid crystal polymer films, and inorganic fibers such as glass cloth. Sheet or the like can be used.
[0021]
Examples of the adhesive constituting the adhesive layer 3A of the present invention include a thermosetting adhesive, a tacky adhesive, a thermoplastic adhesive, and a hot melt adhesive.
[0022]
Examples of the thermosetting adhesive include an epoxy resin, a phenol resin, a melamine resin, a urea resin, a polyester resin, a urethane resin, an acrylic resin, a polyimide resin, a benzoxazine resin, and a mixture thereof. Particularly, in the present invention, an epoxy resin, a phenol resin and a mixture thereof are preferably used.
[0023]
The epoxy resin has a property of forming a three-dimensional network when heated and forming a strong film. As such an epoxy resin, various conventionally known epoxy resins are used, and usually, those having a molecular weight of about 300 to 2,000 are preferable, and particularly those having a molecular weight of 300 to 500, preferably 330 to 400, which are liquid in a normal state. It is desirable to use the epoxy resin in a form blended with a solid epoxy resin at room temperature having a molecular weight of 400 to 2500, preferably 500 to 2000. The epoxy equivalent of the epoxy resin preferably used in the present invention is usually 50 to 5000 g / eq. Specific examples of such an epoxy resin include glycidyl ethers of phenols such as bisphenol A, bisphenol F, resorcinol, phenyl novolak, and cresol novolak; glycidyl ethers of alcohols such as butanediol, polyethylene glycol, and polypropylene glycol; Glycidyl ethers of carboxylic acids such as phthalic acid, isophthalic acid and tetrahydrophthalic acid; glycidyl-type or alkylglycidyl-type epoxy resins in which active hydrogen bonded to a nitrogen atom such as aniline isocyanurate is substituted with a glycidyl group; vinylcyclohexane diepoxide; 3,4-epoxycyclohexylmethyl-3,4-dicyclohexanecarboxylate, 2- (3,4-epoxy) cyclohexyl-5,5-spiro As such 3,4-epoxy) cyclohexane -m- dioxane, carbon in the molecule - epoxy is introduced by for example oxidation to carbon double bond include a so-called alicyclic epoxides. In addition, an epoxy resin having a biphenyl skeleton, a dicyclohexadiene skeleton, or a naphthalene skeleton can be used.
[0024]
Among these, in the present invention, a bisphenol-based glycidyl-type epoxy resin, an o-cresol novolak-type epoxy resin, and a phenol novolak-type epoxy resin are preferably used. These epoxy resins can be used alone or in combination of two or more. When an epoxy resin is used, it is preferable to use a thermally active latent epoxy resin curing agent as an auxiliary agent.
[0025]
As the phenolic resin, a condensate of a phenol and an aldehyde such as alkylphenol, polyhydric phenol, and naphthol is used without any particular limitation. As the phenolic resin preferably used in the present invention, specifically, phenol novolak resin, o-cresol novolak resin, p-cresol novolak resin, t-butylphenol novolak resin, dicyclopentadiene cresol resin, polyparavinylphenol Resin, bisphenol A type novolak resin, or a modified product thereof is used.
[0026]
The adhesive is an adhesive which exhibits tackiness at room temperature and can be temporarily bonded at the time of bonding, and thereafter increases the cohesive strength by some means to make the adhesive strong. For example, the adhesive is composed of a blend of a thermosetting component and a tacky component made of a viscoelastic polymer, and by curing the thermosetting component by heating, the cohesive strength of the entire adhesive is reduced. By improving the heat resistance, the heat resistance can be improved and the strong adhesion can be achieved.
[0027]
Examples of the thermosetting component used in the adhesive include those described as resins that can be used in the thermosetting adhesive described above.
[0028]
Examples of the adhesive component used in the adhesive include (meth) acrylate copolymer, polyester resin, polyamide resin, urethane resin, polyvinyl ester resin, silicone resin, natural rubber, synthetic rubber, and the like. In particular, it is preferable to select a (meth) acrylic acid ester copolymer because of good initial tackiness and easy control of compatibility with the thermosetting component.
[0029]
The (meth) acrylic acid ester is a copolymer mainly containing an ester of acrylic acid or methacrylic acid having an alkyl group having 1 to 18 carbon atoms, and other copolymerizable monomers may be copolymerized as necessary. Is done. Other copolymerizable monomers include carboxyl group-containing monomers such as acrylic acid, methacrylic acid and itaconic acid, and hydroxyl group-containing (meth) such as 2-hydroxyethyl (meth) acrylate and 2-hydroxypropyl (meth) acrylate. Examples include glycidyl group-containing monomers such as acrylate and glycidyl (meth) acrylate, vinyl formate, vinyl acetate, and styrene.
[0030]
The weight average molecular weight (Mw) of the (meth) acrylate copolymer is preferably from 100,000 to 2,000,000, and more preferably from 200,000 to 1,000,000.
[0031]
In the adhesive, the compounding ratio of the thermosetting component and the adhesive component is such that the adhesive component is usually 5 to 2,000 parts by weight, preferably 10 to 100 parts by weight based on 100 parts by weight of the thermosetting component. It is.
[0032]
As the thermoplastic adhesive, for example, vinyl acetate, polyvinyl alcohol, polyvinyl butyral, vinyl chloride, methacrylic, acrylic, styrene, polyethylene, polypropylene, polyamide, cellulose, isobutylene, vinyl ether, An adhesive such as a polyimide-based adhesive and a mixture thereof may be used.
[0033]
Examples of the hot melt type adhesive include polyethylene, ethylene / vinyl acetate copolymer, ethylene / acrylate copolymer, ethylene / isobutyl acrylate copolymer, styrene / butadiene copolymer, styrene / isoprene copolymer, Adhesives such as polybutadiene-based, polyisobutylene-based, acrylate copolymer-based, methacrylate copolymer-based, polyvinyl ether-based, polyurethane-based, and polyamide-based adhesives, and mixtures thereof are included.
[0034]
Since the adhesive used for the spacer 1 of the present invention is incorporated in a semiconductor device, it is preferable that the adhesive has sufficient heat resistance. Therefore, a thermosetting adhesive or a pressure-sensitive adhesive, which is a type of heat-curing after bonding a semiconductor chip, is particularly preferable. In addition, even for a thermoplastic adhesive, if the temperature condition at the time of bonding is set to a relatively high temperature like a polyimide-based adhesive, and if it is chemically and thermodynamically stable at a temperature lower than that temperature, , Sufficient heat resistance can be imparted, and it can be suitably used.
[0035]
The thickness of the sheet-like base material 2 and the adhesive layer 3A used for the spacer 1 of the present invention is not particularly limited as long as the thickness of the entire spacer 1 is optimized. The thickness of the sheet-like substrate 2 is preferably 25 to 200 μm, and the thickness of the adhesive layer 3A is preferably 10 to 100 μm.
[0036]
Such a spacer 1 has a configuration as shown in FIG. 1 when it is used normally, but when it is stored and stored until it is used, a release sheet is provided on the exposed surface of the adhesive layer 3A. It is preferable to be supplied in a temporarily attached and protected state. As the release sheet, any release sheet that is commonly used may be used.For example, polyethylene, polypropylene, a plastic film such as polyethylene terephthalate that has been subjected to a release treatment with a release agent such as a silicone resin may be used. it can. A release sheet having a thickness of usually 25 to 100 μm can be used.
[0037]
Further, as another embodiment of the spacer 1 of the present invention, a three-layer structure in which an adhesive layer 3A is applied to both surfaces of a sheet-like substrate 2 as shown in FIG. 4 may be used. With such a configuration, the bonding between the upper semiconductor chip and the lower semiconductor chip can all be performed by the adhesive layer 3A of the spacer 1, and there is no need to prepare another adhesive material. Further, the distance between adjacent semiconductor chips can be controlled only by the spacer 1, which is preferable.
[0038]
In the present invention, the size of the spacer is determined by the arrangement of the circuit surface formed on the semiconductor chip used for the semiconductor device. A bonding wire joint is formed around the circuit surface of the semiconductor chip, and the size of the spacer is set to the size inside the bonding wire. That is, the spacer of the present invention is characterized in that the area on the surface side to be joined to the semiconductor chip is smaller than the area on the surface side to be joined to the spacer of the lower semiconductor chip. The process is very simple because the spacers can be made to have a predetermined size simply by cutting with a cutter or a knife. For this reason, the spacer can be prepared at the time of manufacturing the semiconductor device, or can be stored in large quantities in advance. On the other hand, when the spacer is prepared by shaving a silicon wafer, the manufacture is complicated, and the spacer is extremely brittle in size and thickness, so that it is not suitable for long-term storage.
[0039]
FIG. 2 shows an example of the semiconductor device of the present invention.
The semiconductor device 10 shown in FIG. 2 is a semiconductor device in which semiconductor chips 7A and 7B are stacked in two stages. The first-stage semiconductor chip 7A is bonded to the semiconductor substrate 6 via a general-purpose die bonding adhesive 4A. In the semiconductor chip 7A, the surface of the adhesive layer 3A of the spacer 1 is bonded to a region other than the bonding wire bonding portion on the circuit surface. The second-stage semiconductor chip 7B is bonded to the upper surface of the spacer 1 via a die bonding adhesive 4B made of a film adhesive.
[0040]
From the bonding wire joints on the circuit surfaces of the semiconductor chips 7A and 7B, the respective bonding wires are connected and connected to the bonding wire joints of the semiconductor substrate 6. Further, the entire surface of the semiconductor substrate 6 is resin-sealed with a mold resin 11, and external electrodes (solder balls, outer leads, etc.) (not shown) are provided on the back surface of the semiconductor substrate 6.
[0041]
FIG. 5 shows another example of the semiconductor device of the present invention.
A semiconductor device 10 shown in FIG. 5 is obtained by changing the spacer 1 used in the semiconductor device shown in FIG. 2 to a spacer having an adhesive layer 3A on both sides shown in FIG. The structure has been omitted.
[0042]
Next, an example of a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIG.
As shown in FIG. 3A, first, the back surface of the first-stage semiconductor chip 7A is opposed to the semiconductor substrate 6 and bonded using a general-purpose die bonding adhesive 4A. Further, the respective bonding wire joints of the semiconductor chip 7A and the semiconductor substrate 6 are electrically connected by bonding wires 8A. Next, as shown in FIG. 3B, the side of the adhesive layer 3A of the spacer 1 is placed on the semiconductor chip 7A, and if necessary, heat curing is performed to join the spacer 1 and the semiconductor chip 7A. . When a release sheet is temporarily attached to the spacer 1, the release sheet is peeled off to expose the adhesive layer 3A, and bonding is performed.
[0043]
At this time, the shape of the spacer 1 is set to be smaller than the area of the surface of the semiconductor chip 7A to be joined to the spacer 1, so that the spacer 1 is joined only inside the region where the bonding wire joints of the semiconductor chip are arranged. Is cut in advance. Further, a bonding wire 8A is wired on the region of the bonding wire joint, and a space having a height H exists between the vertex thereof and the upper surface (circuit surface) of the semiconductor chip 7A. The thickness of the spacer 1 is prepared and used so that the thickness of the sheet-like base material 2 or the adhesive layer 3A is set in advance so as to be greater than the height H. The height H can be variously set according to the purpose by an apparatus used for wire bonding.
Subsequently, as shown in FIG. 3C, the back surface of the semiconductor chip 7B, which is the second stage, is bonded to the spacer 1 on the sheet-like base material 2 side. For this bonding, a die bonding adhesive 4B made of a film-like adhesive is used. The die bonding adhesive 4B is laminated on the back surface of the semiconductor chip 7B in advance, and is bonded to the spacer 1 by pressure bonding. After that, the respective bonding wire bonding portions of the semiconductor chip 7B and the semiconductor substrate 6 are electrically connected by bonding wires 8B. After the lamination of the semiconductor chips is completed, the whole is sealed with a mold resin 11 as shown in FIG. 2, thereby obtaining the semiconductor device 10.
[0044]
The general-purpose die bonding adhesives 4A and 4B may be, for example, paste adhesives. However, when a film adhesive is used as shown in FIG. This is preferable because the chip is less likely to be inclined and the thickness of the entire semiconductor device can be easily controlled. Furthermore, it is preferable to use a film adhesive for both dicing and die bonding, since the steps of chipping from a semiconductor wafer and applying the adhesive can be performed at one time, and the steps are further simplified.
[0045]
As described above, the present invention has been described based on the method of manufacturing a semiconductor device in which semiconductor chips of the same size are stacked in two stages, but the present invention is not limited to this.
[0046]
For example, the manufacturing method of the present invention may be used for a semiconductor device in which semiconductor chips are stacked in multiple stages such as four or eight stages, or a semiconductor chip of a different size is used in the first stage, and the second stage is used. The present invention may be applied to a semiconductor device in which semiconductor chips above the eyes have the same size.
[0047]
In the above description, the adhesive layer 3A of the spacer 1 is used for bonding to the lower semiconductor chip, and for bonding the upper semiconductor chip, a general-purpose die bonding adhesive is used. The opposite may be true.
[0048]
Furthermore, although wire bonding was performed first on the lower semiconductor chip and bonding of the spacer 1 was performed later, the opposite may be performed.
[0049]
When the adhesive layer 3A of the spacer 1 is a thermosetting type, the heat resistance is improved by performing thermosetting at the stage of bonding each spacer to the semiconductor chip. This makes it difficult for the spacers to fall off. Further, if there is a certain degree of adhesive strength even before the heat curing, the heat curing may be performed at once after all the semiconductor chips are stacked. In that case, the adhesive layer 3A may be cured by heating in the resin sealing step.
[0050]
Next, a method of manufacturing a semiconductor device in the case of using the spacer 1 having the adhesive layer 3A on both sides of the sheet-like base material 2 as shown in FIG. 4 will be described.
[0051]
First, the back surface of the first stage semiconductor chip 7A is opposed to the semiconductor substrate 6 and bonded using a general-purpose die bonding adhesive 4A. Further, the respective bonding wire joints of the semiconductor chip 7A and the semiconductor substrate 6 are electrically connected by bonding wires 8A. Next, the adhesive layer 3A on the lower surface side of the spacer 1 is placed on the semiconductor chip 7A, and the spacer 1 and the semiconductor chip 7A are joined. Subsequently, the back surface of the semiconductor chip 7B, which is the second stage, is opposed to the sheet-like base material 2 side of the spacer 1 and is bonded using the adhesive layer 3A on the upper surface side of the spacer 1. When the release sheet is temporarily attached to the adhesive layer 3A, the bonding is performed after the release sheet on the joining side is peeled off to expose the adhesive layer 3A.
[0052]
Thereafter, the bonding wire bonding portions of the semiconductor chip 7B and the semiconductor substrate 6 are connected and connected with the bonding wires 8B, and when the lamination of the semiconductor chips 7B is completed, the whole is sealed with resin to obtain the semiconductor device 10. (FIG. 5).
[0053]
When the adhesive layers 3A on both surfaces are both of a thermosetting type, it is preferable to carry out heat curing after bonding the semiconductor chips to both surfaces of the spacer 1, or to carry out heat curing collectively after laminating all the semiconductor chips. .
[0054]
As described above, according to the method for manufacturing a semiconductor chip of the present invention, the steps for three-dimensional mounting in multiple stages are extremely simplified, and the manufacturing cost can be reduced.
[0055]
【Example】
(Example 1)
As a constituent material of the adhesive for the spacer, 40 parts by weight of a polymer bisphenol type epoxy resin (Epicoat 1010 manufactured by Japan Epoxy Resin Co.), 20 parts by weight of a polyfunctional cresol novolak type epoxy resin (EOCN-4600 manufactured by Nippon Kayaku Co., Ltd.) A mixture prepared by mixing and diluting 1.5 parts by weight of 2-phenyl-4,5-hydroxymethylimidazole and 0.1 part by weight of γ-glycidopropyltrimethoxysilane as a heat-active latent curing agent was prepared. In addition, a polyimide film (UPILEX 50S, manufactured by Ube Industries, Ltd., 50 μm in thickness) was used as a sheet-like substrate, and the above-mentioned composition was applied to one surface of the sheet and dried to form a 25 μm-thick thermosetting adhesive on the sheet-like substrate. A spacer material having a total thickness of 75 μm having an adhesive layer made of an agent was prepared. In addition, a polyethylene terephthalate film (38 μm) subjected to a release treatment was laminated on the adhesive surface to protect the adhesive surface.
Thereafter, this spacer material was punched out with a punching blade to form a spacer having a size of 7.0 mm × 7.0 mm.
[0056]
A first semiconductor chip (9.0 mm × 9.0 mm × 200 μm thick) is formed from a semiconductor wafer by dicing via a film-like adhesive (Adwill LE5003 manufactured by Lintec Corporation) which is also used for dicing and die bonding. The chip is picked up with a film-like adhesive formed on the back surface of the chip and bonded to a semiconductor substrate (a die pad portion and a bonding wire bonding portion provided on a polyimide film) (bonding conditions: 120 ° C., 150 MPa). , 1 second, curing conditions: 160 ° C, 60 minutes). Next, the bonding wires of the first chip and the semiconductor substrate were wire-bonded to each other to make them conductive. Further, the spacer prepared by the above-described operation was placed on the first semiconductor chip, thermocompression-bonded at 120 ° C. and 150 MPa for 1 second, and heat-cured at 160 ° C. for 60 minutes.
[0057]
Subsequently, a second semiconductor chip is formed in the same size as the first semiconductor chip using a film adhesive (Adwill LE5003), and a film adhesive is formed on the back surface of the second semiconductor chip. In this state, the pickup was picked up and bonded onto a spacer (bonding conditions: 120 ° C., 150 MPa, 1 second, curing conditions: 160 ° C., 60 minutes). The respective bonding wire joints of the second semiconductor chip and the semiconductor substrate were wire-bonded to make them conductive. Thereafter, the substrate on which the semiconductor chips are mounted in two stages is subjected to high-pressure sealing using a molding resin, and solder balls are attached to the back surface of the substrate, thereby creating a BGA (Ball Grid Array) type three-dimensional mounting semiconductor device. did.
[0058]
Here, the bonding wire bonding portions of the first semiconductor chip and the second semiconductor chip are provided at positions 0.5 mm from each side on four circumferences of each chip. The height of the wire for wire bonding with respect to the first semiconductor chip was about 70 μm from the surface position of the first semiconductor chip.
[0059]
(Example 2)
As the adhesive layer, a thermoplastic polyimide (Epite UPA-N221 manufactured by Ube Industries, Ltd.) was used, and a spacer material having a thickness of 30 μm and a total thickness of 80 μm was used. After bonding, heating was performed at 160 ° C. for 30 minutes. A spacer and a semiconductor device were manufactured in the same manner as in Example 1 except that heat treatment at 180 ° C. for 1 hour was performed instead of curing.
[0060]
(Example 3)
A spacer and a semiconductor device were manufactured in the same manner as in Example 1 except that a spacer material having a total thickness of 75 μm was used as the adhesive layer using the following adhesive (thickness: 25 μm).
[0061]
(Thermosetting component) 10 parts by weight of bisphenol A type epoxy resin (manufactured by Japan Epoxy Resin Co., Epicoat 828), 20 parts by weight of dicyclopentadiene skeleton-containing solid epoxy resin (manufactured by Dainippon Ink Industries, Ltd., EXA7200HH)
(Curing agent) 2 parts by weight of dicyandiamide (Adeka Hardener 3636AS, manufactured by Asahi Denka Co., Ltd.)
(Curing accelerator) 2 parts by weight of imidazole compound (Cureazole 2PHZ, manufactured by Shikoku Chemicals)
(Adhesive component) 10 weight parts of acrylic copolymer (Mw about 800,000) obtained by copolymerizing butyl acrylate (55 weight parts), methacrylic acid (10 weight parts) and 2-hydroxyethyl methacrylate (15 weight parts) Department
(Crosslinking agent) Adduct of trimethylolpropane and toluylenediisocyanate 0.3 part by weight
[0062]
(Example 4)
A spacer and a semiconductor device were manufactured in the same manner as in Example 1 except that a 50 μm-thick liquid crystal polymer film (Vexter, manufactured by Kuraray Co., Ltd.) was used as the sheet-like base material, and a spacer material having a total thickness of 75 μm was used.
[0063]
(Example 5)
A sheet material having a total thickness of 90 μm was obtained by applying a polyimide film (UPILEX 50S, 50 μm thickness, manufactured by Ube Industries, Ltd., 50 μm in thickness), and applying the thermosetting adhesive layers used in Example 1 on each side to a thickness of 20 μm. Was prepared and punched out with a punching blade to obtain a spacer having a size of 7.0 mm × 7.0 mm.
[0064]
A first semiconductor chip (9.0 mm × 9.0 mm × 200 μm thick) is formed from a semiconductor wafer via a film adhesive (Adwill LE5003 manufactured by Lintec Corporation) for both dicing and die bonding. The film was picked up in a state where a film-like adhesive was formed on the back surface, and this was bonded to a semiconductor substrate (bonding conditions: 120 ° C., 150 MPa, 1 second, curing conditions: 160 ° C., 60 minutes). Next, the bonding wire bonding portions of the first chip and the substrate were wire-bonded to make them conductive. Further, the adhesive layer on one side of the spacer prepared by the above-described operation was placed on the first semiconductor chip, and was thermocompression-bonded at 120 ° C., 150 MPa, and 1 second.
[0065]
Subsequently, the second chip (same size as the first semiconductor chip) is bonded on the adhesive layer on the other side of the spacer on the first semiconductor chip (bonding conditions: 120 ° C., 150 MPa, 1 second). And cured by heating (160 ° C., 60 minutes). The respective bonding wire joints of the second semiconductor chip and the substrate were wire-bonded to make them conductive. Thereafter, the substrate on which the semiconductor chips were mounted in two stages was subjected to high-pressure sealing using a mold resin, and solder balls were attached to the back surface of the substrate, thereby producing a BGA type three-dimensional mounted semiconductor device.
[0066]
In each of the examples, a semiconductor device could be manufactured without any problem, and a sufficient space for bonding wires on a semiconductor chip could be secured. In addition, no inclination was confirmed in the upper semiconductor chip of the obtained semiconductor device, and there was no problem even if the semiconductor chips were stacked in multiple layers.
[0067]
【The invention's effect】
As described above, according to the present invention, the steps for three-dimensionally mounting a semiconductor device in multiple stages are extremely simplified, and the manufacturing cost of a three-dimensionally mounted semiconductor device can be reduced.
[Brief description of the drawings]
FIG. 1 is a sectional view showing an embodiment of a spacer of the present invention.
FIG. 2 is a cross-sectional view illustrating an example of the semiconductor device of the present invention.
FIG. 3 is a sectional view showing an assembling step of the semiconductor device of the present invention.
FIG. 4 is a sectional view showing an embodiment of the spacer of the present invention.
FIG. 5 is a cross-sectional view illustrating an example of the semiconductor device of the present invention.
[Explanation of symbols]
1 Spacer
2 Sheet-shaped substrate
3A adhesive layer
4A, 4B Die bonding adhesive
6 Semiconductor substrate
7A, 7B semiconductor chip
8A, 8B bonding wire
10 Semiconductor device
11 Mold resin

Claims (9)

複数の半導体チップと、各半導体チップの間を介在するスペーサとを有する複数段の３次元実装型の半導体装置であって、
前記スペーサが、基材と、少なくともその１面に設けられた接着剤層とを有し、
前記スペーサの前記半導体チップと接合する面側の面積が、下段の前記半導体チップの前記スペーサと接合する面側の面積よりも小さいことを特徴とする半導体装置。A three-dimensional three-dimensionally mounted semiconductor device having a plurality of semiconductor chips and a spacer interposed between the semiconductor chips,
The spacer has a substrate and an adhesive layer provided on at least one surface thereof,
The semiconductor device according to claim 1, wherein an area of a surface of the spacer that is bonded to the semiconductor chip is smaller than an area of a surface of the lower semiconductor chip that is bonded to the spacer. 前記スペーサが、前記基材とその両面に設けられた接着剤層とを有する請求項１に記載の半導体装置。The semiconductor device according to claim 1, wherein the spacer has the base material and adhesive layers provided on both surfaces thereof. 前記複数の半導体チップが全て同サイズであり、各半導体チップが半導体基板にボンディングワイヤで導通している請求項１または２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein the plurality of semiconductor chips are all the same size, and each semiconductor chip is electrically connected to a semiconductor substrate by a bonding wire. 前記スペーサの外側に位置する半導体チップの面上にボンディングワイヤ接合部が設けられている請求項３に記載の半導体装置。The semiconductor device according to claim 3, wherein a bonding wire bonding portion is provided on a surface of the semiconductor chip located outside the spacer. 前記スペーサの厚みが、ボンディングワイヤの高さよりも厚い請求項３または４に記載の半導体装置。The semiconductor device according to claim 3, wherein a thickness of the spacer is larger than a height of a bonding wire. 複数段の半導体チップと、各半導体チップの間を介在するスペーサとを有する３次元実装型の半導体装置の製造方法であって、
（ａ）外周部にボンディングワイヤ接合部を有する複数の半導体チップを準備する工程、
（ｂ）基材と少なくともその１面に設けられた接着剤層とを有し、隣接する前記半導体チップの前記スペーサと接合する面側の面積よりも小さく、かつ前記半導体チップのボンディングワイヤ接合部の位置よりも前記半導体チップと接合する面側の面積の小さい前記スペーサを準備する工程、
（ｃ）半導体基板に１段目の半導体チップをボンディングし、ワイヤボンディングを行う工程、
（ｄ）前記複数の半導体チップの１個の半導体チップを上段の半導体チップとし、該上段の半導体チップと下段の半導体チップとを前記スペーサを介して接着する工程、
（ｅ）前記半導体チップのボンディングワイヤ接合部よりワイヤボンディングで半導体基板と前記半導体チップとを導通させる工程、
の工程を含み、（ａ）、（ｂ）、（ｃ）の工程を行った後、（ｄ）、（ｅ）または（ｅ）、（ｄ）の順からなる工程を繰り返すことを特徴とする半導体装置の製造方法。A method of manufacturing a three-dimensionally mounted semiconductor device having a plurality of stages of semiconductor chips and a spacer interposed between the semiconductor chips,
(A) a step of preparing a plurality of semiconductor chips having a bonding wire bonding portion on an outer peripheral portion;
(B) an area having a base material and an adhesive layer provided on at least one surface thereof, which is smaller than an area of a surface of the adjacent semiconductor chip to be bonded to the spacer, and a bonding wire bonding portion of the semiconductor chip; Preparing the spacer having a smaller area on the surface side to be joined to the semiconductor chip than the position of
(C) bonding a first-stage semiconductor chip to a semiconductor substrate and performing wire bonding;
(D) using one of the plurality of semiconductor chips as an upper semiconductor chip, and bonding the upper semiconductor chip and the lower semiconductor chip via the spacer;
(E) conducting a connection between the semiconductor substrate and the semiconductor chip by wire bonding from a bonding wire bonding portion of the semiconductor chip;
After performing the steps (a), (b) and (c), the steps (d), (e) or (e) and (d) are repeated. A method for manufacturing a semiconductor device. 前記スペーサが、前記基材と、その両面に設けられた接着剤層とを有する請求項６に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 6, wherein the spacer has the base material and adhesive layers provided on both surfaces thereof. 請求項１ないし５のいずれかに記載の半導体装置に用いる３次元実装用のスペーサであって、基材と、少なくともその１面に設けられた接着剤層とを有することを特徴とするスペーサ。A spacer for three-dimensional mounting used in the semiconductor device according to claim 1, comprising a base material and an adhesive layer provided on at least one surface thereof. 前記基材と、その両面に設けられた接着剤層とを有する請求項８に記載のスペーサ。The spacer according to claim 8, comprising the base material and adhesive layers provided on both surfaces thereof.
JP2003092939A 2003-03-28 2003-03-28 Semiconductor device, its manufacturing method, and spacer Pending JP2004303841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003092939A JP2004303841A (en) 2003-03-28 2003-03-28 Semiconductor device, its manufacturing method, and spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003092939A JP2004303841A (en) 2003-03-28 2003-03-28 Semiconductor device, its manufacturing method, and spacer

Publications (1)

Publication Number Publication Date
JP2004303841A true JP2004303841A (en) 2004-10-28

Family

ID=33405847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003092939A Pending JP2004303841A (en) 2003-03-28 2003-03-28 Semiconductor device, its manufacturing method, and spacer

Country Status (1)

Country Link
JP (1) JP2004303841A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356529A (en) * 2003-05-30 2004-12-16 Renesas Technology Corp Semiconductor device and method for manufacturing the semiconductor device
JP2006222470A (en) * 2006-05-29 2006-08-24 Renesas Technology Corp Semiconductor device and manufacturing method thereof
JP2006294795A (en) * 2005-04-08 2006-10-26 Toshiba Corp Semiconductor device and its manufacturing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058743A (en) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd Semiconductor device
JP2002057272A (en) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 Stacked-die package structure
JP2002141459A (en) * 2000-10-31 2002-05-17 Sony Corp Semiconductor device and its manufacturing method
JP2002170918A (en) * 2000-12-01 2002-06-14 Nec Corp Semiconductor device and its manufacturing method
JP2003100953A (en) * 2001-06-29 2003-04-04 Hitachi Chem Co Ltd Adhesive member
JP2003204033A (en) * 2002-01-08 2003-07-18 Shinko Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2003332524A (en) * 2002-05-09 2003-11-21 Samsung Electronics Co Ltd Multichip package of improved heat release characteristics
JP2003347504A (en) * 2003-05-12 2003-12-05 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058743A (en) * 1998-07-31 2000-02-25 Sanyo Electric Co Ltd Semiconductor device
JP2002057272A (en) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 Stacked-die package structure
JP2002141459A (en) * 2000-10-31 2002-05-17 Sony Corp Semiconductor device and its manufacturing method
JP2002170918A (en) * 2000-12-01 2002-06-14 Nec Corp Semiconductor device and its manufacturing method
JP2003100953A (en) * 2001-06-29 2003-04-04 Hitachi Chem Co Ltd Adhesive member
JP2003204033A (en) * 2002-01-08 2003-07-18 Shinko Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2003332524A (en) * 2002-05-09 2003-11-21 Samsung Electronics Co Ltd Multichip package of improved heat release characteristics
JP2003347504A (en) * 2003-05-12 2003-12-05 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356529A (en) * 2003-05-30 2004-12-16 Renesas Technology Corp Semiconductor device and method for manufacturing the semiconductor device
JP2006294795A (en) * 2005-04-08 2006-10-26 Toshiba Corp Semiconductor device and its manufacturing method
JP4643341B2 (en) * 2005-04-08 2011-03-02 株式会社東芝 Semiconductor device
JP2006222470A (en) * 2006-05-29 2006-08-24 Renesas Technology Corp Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TWI427685B (en) Semiconductor device and method of manufacturing the same
JP4668001B2 (en) Dicing / die-bonding sheet and method for manufacturing semiconductor device using the same
EP2068352A1 (en) Film for semiconductor, method for producing film for semiconductor, and semiconductor device
JP2002299378A (en) Adhesive sheet with conductor, method for manufacturing semiconductor device and the semiconductor device
JP6670156B2 (en) Circuit member connection sheet and method of manufacturing semiconductor device
CN103124778B (en) Adhesive composition and film for preparing semiconductor
JP2006303472A (en) Dicing die bond film
JP4067308B2 (en) Wafer dicing / bonding sheet and method of manufacturing semiconductor device
JP2010285602A (en) Adhesive composition, adhesive sheet for connecting circuit member, and method for manufacturing semiconductor device
JP5569148B2 (en) Dicing tape, dicing tape integrated adhesive sheet, semiconductor device, and method for manufacturing semiconductor device
JP2005064239A (en) Manufacturing method of semiconductor device
JP2005350520A (en) Adhesive sheet, method for producing the sheet, method for producing semiconductor device, and the semiconductor device
JP2004253476A (en) Wafer dicing bonding sheet and process for manufacturing semiconductor device
JP3958297B2 (en) Adhesive film for semiconductor with dicing sheet function, method for manufacturing semiconductor device using the same, and semiconductor device
KR102711424B1 (en) Semiconductor device having dolmen structure and method for manufacturing same
JPWO2019220540A1 (en) Semiconductor device, thermosetting resin composition and dicing die bonding integrated tape used for its manufacture
JP2004099833A (en) Thermosetting adhesive composition, film adhesive, and semiconductor device
JP4372463B2 (en) Manufacturing method of semiconductor device
JP2004303841A (en) Semiconductor device, its manufacturing method, and spacer
JP5224710B2 (en) Adhesive used in semiconductor device manufacturing method
WO2022149582A1 (en) Film-like adhesive, integrated dicing/die bonding film, semiconductor device and method for producing same
JP4368093B2 (en) Film adhesive, semiconductor device and manufacturing method thereof
KR102625368B1 (en) Sheet for manufacturing three-dimensional integrated laminate circuit and method for manufacturing three-dimensional integrated laminate circuit
JP2010024431A (en) Adhesive composition, film type adhesive, adhesive sheet, and semiconductor device
WO2011155406A1 (en) Heat-curable die-bonding film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225