JP2004297637A - Multifunctional pin control apparatus and semiconductor integrated circuit device - Google Patents

Multifunctional pin control apparatus and semiconductor integrated circuit device Download PDF

Info

Publication number
JP2004297637A
JP2004297637A JP2003089608A JP2003089608A JP2004297637A JP 2004297637 A JP2004297637 A JP 2004297637A JP 2003089608 A JP2003089608 A JP 2003089608A JP 2003089608 A JP2003089608 A JP 2003089608A JP 2004297637 A JP2004297637 A JP 2004297637A
Authority
JP
Japan
Prior art keywords
signal line
pin
function
function pin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003089608A
Other languages
Japanese (ja)
Inventor
Kenji Kamata
健二 鎌田
Yoichi Onodera
洋一 小野寺
Yasukata Suzuki
康方 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Alpine Electronics Inc
Original Assignee
Renesas Technology Corp
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Alpine Electronics Inc filed Critical Renesas Technology Corp
Priority to JP2003089608A priority Critical patent/JP2004297637A/en
Publication of JP2004297637A publication Critical patent/JP2004297637A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide techniques for controlling a multifunctional pin for assigning a plurality of functions to a single pin so as to prevent the malfunction or damage of a semiconductor integrated circuit device or an external circuit when positive logic and negative logic coexist or an input and an output coexist in the multifunctional pin. <P>SOLUTION: A switching circuit 11 is provided for switching a signal line TXD that connects a multifunctional pin 14 of a semiconductor integrated circuit device 12 and an external circuit 13 into either an unconnected state or a connected state. The switching circuit 11 then turns the signal line TXD into the unconnected state in an initial state and turns the signal line TXD into the connected state after the external circuit 13 corresponding to a function selected for the multifunctional pin 14 is connected to the signal line TXD. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、多機能ピン制御装置または半導体集積回路装置に関し、特に、複数の機能を同一のピンに割り当てる多機能ピンの制御技術に適用して有効な技術に関する。
【0002】
【従来の技術】
本発明者が検討した技術として、多機能ピンの制御技術に関しては、例えば特許文献1に記載される技術が挙げられる。
【0003】
特許文献1の技術は、半導体集積回路装置(以下、「LSI(Large Scale Integrated Circuit)」という)に内蔵されたシリアル通信装置の1つの通信ポートに接続された2つのデバイスの内1つを選択してシリアル通信を行う場合、送信の信号線に接続されたプルアップ/プルダウン制御装置によりプルアップ/プルダウンを電源投入前に切り替えて当該送信の信号線を「ロウ」または「ハイ」にして、通信するデバイスを選択するものである。
【0004】
【特許文献1】
特開2001−197094号公報(第3頁)
【0005】
【発明が解決しようとする課題】
ところで、前記のような多機能ピンの制御技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【0006】
例えば、特許文献1の技術は送信の信号線を「ロウ」または「ハイ」にして通信するデバイスを選択するものであるが、当該送信の信号線の初期値は「ロウ」または「ハイ」のどちらかの設定であり、接続したデバイスの種類によっては、当該送信の信号線の設定によって誤動作してしまう問題がある。
【0007】
すなわち、「ロウ」または「ハイ」のどちらで動作するかなど、接続するデバイスの動作条件に合わせて制御する点については考慮されていない。したがって、間違った設定によっては接続したデバイスが破損してしまうという問題がある。
【0008】
そこで、本発明の目的は、複数の機能を同一のピンに割り当てる多機能ピンにおいて、LSIまたは外部回路の誤動作・損傷を防止することができる技術を提供するものである。
【0009】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【0010】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0011】
(1)本発明による多機能ピン制御装置は、半導体集積回路装置の多機能ピンと外部回路とを結ぶ信号線を未接続状態か接続状態のどちらかに切り替える切り替え回路を有し、前記切り替え回路は、初期状態では前記信号線を未接続状態とし、前記多機能ピンについて選択された機能に対応した外部回路が前記信号線に接続された後に前記信号線を接続状態にするものである。
【0012】
(2)本発明による多機能ピン制御装置は、前記切り替え回路を半導体集積回路装置の内部に設け、内部回路と多機能ピンとを結ぶ信号線を未接続状態か接続状態のどちらかに切り替えるものである。
【0013】
(3)前記(1)、(2)の多機能ピン制御装置は、前記多機能ピンには正論理と負論理が混在しているものである。
【0014】
(4)前記(1)〜(3)の多機能ピン制御装置は、前記多機能ピンには入力機能と出力機能が混在しているものである。
【0015】
(5)本発明による半導体集積回路装置は、前記(1)〜(4)の多機能ピン制御装置を有するものである。
【0016】
よって、前記(1)〜(5)によれば、切り替え回路を設けることにより、多機能ピンを有するLSIを使用するシステムの誤動作が防止され、当該LSIおよび当該LSIに接続される外部回路の破壊が防止される。また、信号の意味が異なる機能同士を同じピンに割り当てることが可能となりLSIのピン数が削減される。
【0017】
また、前記(2)〜(5)によれば、切り替え回路をLSIに内蔵することにより、外付け回路が不要となりシステムの部品点数が削減される。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。
【0019】
(実施の形態1)
図1は本発明の実施の形態1において、多機能ピン制御装置の構成を示すブロック図である。
【0020】
まず、図1により、本実施の形態1における多機能ピン制御装置の構成の一例を説明する。本実施の形態1の多機能ピン制御装置は、例えば、切り替え回路11などから構成され、切り替え回路11はLSI12の多機能ピン14と外部回路13とを結ぶ送信の信号線TXDの間に接続されている。
【0021】
切り替え回路11は、LSI12の多機能ピン14と外部回路13を結ぶ送信の信号線TXDを未接続状態か接続状態のどちらかに電気的または物理的に切り替えることができる回路であり、LSI12内部または外部のCPU(図示せず)などにより制御される。また、切り替え回路11は、例えばトライステートバッファなどで構成される。
【0022】
LSI12は、例えばカーナビゲーションシステム用のシステムLSIであり、CPU、メモリ、レジスタ、シリアルデータ通信回路(SCIF:Serial Communication Interface)、赤外線データ通信回路(IrDA:Infrared Data Association)などを含む。また、シリアルデータ通信用の制御ピンと赤外線データ通信用の制御ピンは、送信と受信のピンが1本ずつであり、機能やピン数が似ているため同一のピンに割り当てられている。すなわち、LSI12の多機能ピン14は、シリアルデータ通信および赤外線データ通信の送信の信号線TXDを兼用したピンとなっている。信号線RXDはシリアルデータ通信および赤外線データ通信の受信の信号線である。
【0023】
外部回路13は、例えばシリアルデータ通信または赤外線データ通信などを行うモジュールであり、GPS(Global Positioning System)、ETC(Electronic Toll Collection)、FMチューナ、ワイヤレスモデムなどの機器と接続される。
【0024】
次に、本実施の形態1の多機能ピン制御装置の動作を説明する。前述したようにLSI12の多機能ピン14は、シリアルデータ通信および赤外線データ通信の送信の信号線TXDを兼用したピン構成となっているため、使用する機能に応じて設定を切り替えている。シリアルデータ通信と赤外線データ通信の切り替えは、LSI12に内蔵されたレジスタによって行う。当該レジスタを赤外線データ通信として使用する設定にすると、信号線TXDの送信信号は赤外線データ通信モジュールの送信信号の極性に合わせて正論理(ハイアクティブ)に切り替わる。
【0025】
しかし、多機能ピン14の初期状態はシリアルデータ通信が選択されているので、多機能ピン14に外部回路13として赤外線データ通信モジュールが接続されていると、ピン接続と外部回路との整合がとれず問題となる。
【0026】
初期値のシリアルデータ通信では、信号線TXDの送信信号は負論理(ロウアクティブ)であるため初期信号は「ハイ」が出力され、信号線TXDが接続されていると、外部回路13である赤外線データ通信モジュールはアクティブ状態となる。この状態は、赤外線データ通信として使用するようにLSI12に内蔵されたレジスタを設定するまで保持される。そのため、外部回路13の赤外線データ通信モジュールが破壊される危険がある。
【0027】
そこで、切り替え回路11により、初期状態では送信の信号線TXDを未接続状態とし、多機能ピン14の機能を赤外線データ通信に切り替えた後に信号線TXDを接続状態とする。これにより、外部回路13の誤動作または破壊を防止することができる。
【0028】
すなわち、初期状態では、LSI12の多機能ピン14と外部回路13は未接続状態とする。使用するピンの機能を選択し、その選択した機能に対応した外部回路13が接続されていれば、多機能ピン14と外部回路13を結ぶ信号線TXDを接続状態にする。これにより、システムを正常に動作させることが可能となる。
【0029】
また、外部回路13とそれに対応していないピン機能を選択した場合においても、接続状態としなければ信号線TXDは切り離されているので、LSI12と外部回路13双方に悪影響を与えることはなく、システムの誤動作やLSI12と外部回路13の破壊を防止することができる。
【0030】
(実施の形態2)
図2は本発明の実施の形態2において、多機能ピン制御装置の構成を示すブロック図である。
【0031】
本実施の形態2における多機能ピン制御装置は、前記実施の形態1の切り替え回路をLSIに内蔵したものである。すなわち、LSI22の内部回路と多機能ピン24との間に切り替え回路21を設け、多機能ピン24と外部回路13のTXDピンを結ぶ信号線をLSI22の内部で分離し、LSI22の内部回路と外部回路13のTXDピンを結ぶ信号線との遮断および接続を制御する。切り替え回路21の制御は、前記実施の形態1と同様にしてLSI22内部または外部のCPUなどで行う。
【0032】
以上のような構成にして、ピン機能を赤外線データ通信に切り替えた後にLSI22に内蔵されるレジスタを設定して外部回路13とLSI22の内部回路を結ぶ信号線を接続する。これにより、前記実施の形態1の効果を有するとともに、外付け回路が不要となりシステム全体として部品点数が削減される。
【0033】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0034】
例えば、前記実施の形態においては、多機能ピンとしてシリアルデータ通信および赤外線データ通信の送信の信号線TXDについて説明したが、これに限定されるものではなく、受信の信号線RXDなどについても広く適用可能であり、特に正論理と負論理が混在するようなピンにおいては効果が大きい。
【0035】
また、シリアルデータ通信および赤外線データ通信以外のピンについても適用可能であり、例えば、入力機能と出力機能を兼用しているピンなどについても広く適用可能である。
【0036】
また、前記実施の形態においては、カーナビゲーションシステム用のシステムLSIについて説明したが、これに限定されるものではなく、他のシステムLSIについても広く適用可能である。
【0037】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0038】
(1)多機能ピンを有するLSIを使用するシステムの誤動作が防止される。
【0039】
(2)多機能ピンを有するLSIの破壊が防止される。
【0040】
(3)多機能ピンを有するLSIに接続される外部回路の破壊が防止される。
【0041】
(4)信号の意味が異なる機能同士(逆相、入出力など)を同じピンに割り当てる多機能ピン構成が可能となり、LSIのピン数が削減される。
【0042】
(5)切り替え回路をLSIに内蔵することにより、外付け回路が不要となりシステムの部品点数が削減される。
【図面の簡単な説明】
【図1】本発明の実施の形態1において、多機能ピン制御装置の構成を示すブロック図である。
【図2】本発明の実施の形態2において、多機能ピン制御装置の構成を示すブロック図である。
【符号の説明】
11,21 切り替え回路
12,22 半導体集積回路装置(LSI)
13 外部回路
14,24 多機能ピン
TXD,RXD 信号線
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multi-function pin control device or a semiconductor integrated circuit device, and more particularly to a technology effective when applied to a multi-function pin control technology for assigning a plurality of functions to the same pin.
[0002]
[Prior art]
As a technique studied by the inventor of the present invention, a technique described in Patent Literature 1 is cited as an example of a technique for controlling a multi-function pin.
[0003]
The technique disclosed in Patent Document 1 selects one of two devices connected to one communication port of a serial communication device built in a semiconductor integrated circuit device (hereinafter, referred to as “LSI (Large Scale Integrated Circuit)”). When serial communication is performed, the pull-up / pull-down control device connected to the transmission signal line switches the pull-up / pull-down before turning on the power, and sets the transmission signal line to “low” or “high”. This is for selecting a device to communicate with.
[0004]
[Patent Document 1]
JP 2001-97094 A (page 3)
[0005]
[Problems to be solved by the invention]
By the way, as a result of the present inventor's study on the multi-function pin control technique as described above, the following has been clarified.
[0006]
For example, the technique disclosed in Patent Document 1 selects a device to communicate by setting a transmission signal line to “low” or “high”, and the initial value of the transmission signal line is “low” or “high”. There is a problem that depending on the type of the connected device, a malfunction may occur due to the setting of the transmission signal line.
[0007]
In other words, no consideration is given to controlling according to the operating conditions of the device to be connected, such as whether to operate at “low” or “high”. Therefore, there is a problem that a connected device is damaged depending on an incorrect setting.
[0008]
Therefore, an object of the present invention is to provide a technique capable of preventing a malfunction or damage of an LSI or an external circuit in a multi-function pin in which a plurality of functions are assigned to the same pin.
[0009]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0010]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0011]
(1) A multi-function pin control device according to the present invention includes a switching circuit that switches a signal line connecting a multi-function pin of a semiconductor integrated circuit device to an external circuit to either an unconnected state or a connected state. In the initial state, the signal line is not connected, and after the external circuit corresponding to the function selected for the multi-function pin is connected to the signal line, the signal line is connected.
[0012]
(2) A multi-function pin control device according to the present invention, wherein the switching circuit is provided inside a semiconductor integrated circuit device, and a signal line connecting an internal circuit and a multi-function pin is switched between an unconnected state and a connected state. is there.
[0013]
(3) In the multi-function pin control device according to (1) or (2), the multi-function pin has a mixture of positive logic and negative logic.
[0014]
(4) In the multi-function pin control device of (1) to (3), the multi-function pin has an input function and an output function mixed.
[0015]
(5) A semiconductor integrated circuit device according to the present invention includes the multi-function pin control device of (1) to (4).
[0016]
Therefore, according to the above (1) to (5), by providing the switching circuit, malfunction of the system using the LSI having the multi-function pin is prevented, and destruction of the LSI and the external circuit connected to the LSI is prevented. Is prevented. Also, functions having different signal meanings can be assigned to the same pin, and the number of pins of the LSI can be reduced.
[0017]
According to the above (2) to (5), since the switching circuit is built in the LSI, an external circuit is not required and the number of components of the system is reduced.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, the same members are denoted by the same reference numerals, and a repeated description thereof will be omitted.
[0019]
(Embodiment 1)
FIG. 1 is a block diagram showing a configuration of the multi-function pin control device according to the first embodiment of the present invention.
[0020]
First, an example of the configuration of the multi-function pin control device according to the first embodiment will be described with reference to FIG. The multi-function pin control device according to the first embodiment includes, for example, a switching circuit 11, and the switching circuit 11 is connected between a transmission signal line TXD connecting the multi-function pin 14 of the LSI 12 and the external circuit 13. ing.
[0021]
The switching circuit 11 is a circuit that can electrically or physically switch the transmission signal line TXD connecting the multi-function pin 14 of the LSI 12 and the external circuit 13 to either an unconnected state or a connected state. It is controlled by an external CPU (not shown) or the like. Further, the switching circuit 11 is configured by, for example, a tri-state buffer.
[0022]
The LSI 12 is, for example, a system LSI for a car navigation system, and includes a CPU, a memory, a register, a serial data communication circuit (SCIF: Serial Communication Interface), an infrared data communication circuit (IrDA: Infrared Data Association), and the like. Further, the control pin for serial data communication and the control pin for infrared data communication have one transmission and one reception pin, and are assigned to the same pin because they have similar functions and the same number of pins. That is, the multi-function pin 14 of the LSI 12 is a pin that also serves as the signal line TXD for transmitting serial data communication and infrared data communication. The signal line RXD is a signal line for receiving serial data communication and infrared data communication.
[0023]
The external circuit 13 is a module that performs, for example, serial data communication or infrared data communication, and is connected to devices such as a GPS (Global Positioning System), an ETC (Electronic Toll Collection), an FM tuner, and a wireless modem.
[0024]
Next, the operation of the multi-function pin control device according to the first embodiment will be described. As described above, since the multi-function pin 14 of the LSI 12 has a pin configuration that also serves as the signal line TXD for transmission of serial data communication and infrared data communication, the setting is switched according to the function to be used. Switching between serial data communication and infrared data communication is performed by a register built in the LSI 12. When the register is set to be used for infrared data communication, the transmission signal on the signal line TXD switches to positive logic (high active) in accordance with the polarity of the transmission signal of the infrared data communication module.
[0025]
However, since serial data communication is selected as the initial state of the multi-function pin 14, if the infrared data communication module is connected to the multi-function pin 14 as the external circuit 13, the pin connection and the external circuit match. Not a problem.
[0026]
In the serial data communication of the initial value, the transmission signal of the signal line TXD is negative logic (low active), so that the initial signal is “high”, and when the signal line TXD is connected, the infrared signal of the external circuit 13 is output. The data communication module becomes active. This state is maintained until a register built in the LSI 12 is set to be used for infrared data communication. Therefore, there is a risk that the infrared data communication module of the external circuit 13 will be destroyed.
[0027]
Thus, the switching circuit 11 sets the transmission signal line TXD to the unconnected state in the initial state, and switches the function of the multi-function pin 14 to infrared data communication, and then sets the signal line TXD to the connected state. Thereby, malfunction or destruction of the external circuit 13 can be prevented.
[0028]
That is, in the initial state, the multi-function pin 14 of the LSI 12 and the external circuit 13 are not connected. The function of the pin to be used is selected, and if the external circuit 13 corresponding to the selected function is connected, the signal line TXD connecting the multi-function pin 14 and the external circuit 13 is connected. This allows the system to operate normally.
[0029]
Further, even when the external circuit 13 and the pin function not corresponding thereto are selected, the signal line TXD is disconnected unless the connection state is established, so that the LSI 12 and the external circuit 13 are not adversely affected. Malfunction and destruction of the LSI 12 and the external circuit 13 can be prevented.
[0030]
(Embodiment 2)
FIG. 2 is a block diagram showing a configuration of the multi-function pin control device according to the second embodiment of the present invention.
[0031]
The multifunction pin control device according to the second embodiment has the switching circuit of the first embodiment built in an LSI. That is, the switching circuit 21 is provided between the internal circuit of the LSI 22 and the multi-function pin 24, the signal line connecting the multi-function pin 24 and the TXD pin of the external circuit 13 is separated inside the LSI 22, and the internal circuit of the LSI 22 is connected to the external circuit. The circuit 13 controls disconnection and connection with a signal line connecting the TXD pin. The control of the switching circuit 21 is performed by an internal or external CPU of the LSI 22 in the same manner as in the first embodiment.
[0032]
With the above configuration, after switching the pin function to infrared data communication, a register built in the LSI 22 is set, and a signal line connecting the external circuit 13 and the internal circuit of the LSI 22 is connected. As a result, while having the effects of the first embodiment, an external circuit is not required, and the number of components in the entire system is reduced.
[0033]
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist thereof. Needless to say.
[0034]
For example, in the above-described embodiment, the signal line TXD for transmission of serial data communication and infrared data communication has been described as a multi-function pin. However, the present invention is not limited to this, and is widely applied to the signal line RXD of reception. This is possible, and is particularly effective for a pin in which positive logic and negative logic are mixed.
[0035]
Further, the present invention can be applied to pins other than the serial data communication and the infrared data communication. For example, the present invention can be widely applied to a pin having both an input function and an output function.
[0036]
Further, in the above-described embodiment, a system LSI for a car navigation system has been described. However, the present invention is not limited to this, and can be widely applied to other system LSIs.
[0037]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0038]
(1) Malfunction of a system using an LSI having multi-function pins is prevented.
[0039]
(2) Destruction of an LSI having a multifunctional pin is prevented.
[0040]
(3) Destruction of an external circuit connected to an LSI having a multi-function pin is prevented.
[0041]
(4) A multi-function pin configuration in which functions having different meanings of signals (reverse phase, input / output, etc.) are assigned to the same pin becomes possible, and the number of pins of the LSI is reduced.
[0042]
(5) Since the switching circuit is built in the LSI, no external circuit is required, and the number of components in the system is reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a multi-function pin control device according to a first embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration of a multi-function pin control device according to a second embodiment of the present invention.
[Explanation of symbols]
11,21 switching circuits 12,22 semiconductor integrated circuit device (LSI)
13 External circuit 14, 24 Multi-function pin TXD, RXD signal line

Claims (5)

半導体集積回路装置の多機能ピンと外部回路とを結ぶ信号線を未接続状態か接続状態のどちらかに切り替える切り替え回路を有し、
前記切り替え回路は、初期状態では前記信号線を未接続状態とし、前記多機能ピンについて選択された機能に対応した外部回路が前記信号線に接続された後に前記信号線を接続状態にすることを特徴とする多機能ピン制御装置。
A switching circuit for switching a signal line connecting the multifunction pin of the semiconductor integrated circuit device and the external circuit to either an unconnected state or a connected state,
The switching circuit sets the signal line to an unconnected state in an initial state, and sets the signal line to a connected state after an external circuit corresponding to a function selected for the multi-function pin is connected to the signal line. Characteristic multi-function pin control device.
半導体集積回路装置の内部回路と多機能ピンとを結ぶ信号線を未接続状態か接続状態のどちらかに切り替える切り替え回路を有し、
前記切り替え回路は、初期状態では前記信号線を未接続状態とし、前記多機能ピンについて選択された機能に対応した外部回路が前記多機能ピンに接続された後に前記信号線を接続状態にすることを特徴とする多機能ピン制御装置。
A switching circuit for switching a signal line connecting the internal circuit of the semiconductor integrated circuit device and the multifunction pin to either an unconnected state or a connected state,
The switching circuit sets the signal line to an unconnected state in an initial state, and sets the signal line to a connected state after an external circuit corresponding to a function selected for the multi-function pin is connected to the multi-function pin. A multifunctional pin control device characterized by the following.
請求項1または2記載の多機能ピン制御装置において、
前記多機能ピンは正論理と負論理とが混在していることを特徴とする多機能ピン制御装置。
The multi-function pin control device according to claim 1 or 2,
A multi-function pin control device, wherein the multi-function pin has a mixture of positive logic and negative logic.
請求項1〜3のいずれか1項に記載の多機能ピン制御装置において、
前記多機能ピンは入力機能と出力機能とが混在していることを特徴とする多機能ピン制御装置。
The multi-function pin control device according to any one of claims 1 to 3,
The multi-function pin control device according to claim 1, wherein the multi-function pin has both an input function and an output function.
請求項1〜4のいずれか1項に記載の多機能ピン制御装置を有することを特徴とする半導体集積回路装置。A semiconductor integrated circuit device comprising the multi-function pin control device according to claim 1.
JP2003089608A 2003-03-28 2003-03-28 Multifunctional pin control apparatus and semiconductor integrated circuit device Pending JP2004297637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003089608A JP2004297637A (en) 2003-03-28 2003-03-28 Multifunctional pin control apparatus and semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003089608A JP2004297637A (en) 2003-03-28 2003-03-28 Multifunctional pin control apparatus and semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2004297637A true JP2004297637A (en) 2004-10-21

Family

ID=33403416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003089608A Pending JP2004297637A (en) 2003-03-28 2003-03-28 Multifunctional pin control apparatus and semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2004297637A (en)

Similar Documents

Publication Publication Date Title
US20030197525A1 (en) On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same
US20040153597A1 (en) Communication control semiconductor device and interface system
US7656185B2 (en) Semiconductor integrated circuit device with a fail-safe IO circuit and electronic device including the same
JPH07182078A (en) System and operating method for data processing
KR20030065563A (en) I2c bus control for isolating selected ic&#39;s for fast i2c bus communication
US8570085B2 (en) Low consumption flip-flop circuit with data retention and method thereof
EP1548607B1 (en) Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N
CN114690882A (en) Low power embedded USB2(eUSB2) repeater
US7073078B2 (en) Power control unit that provides one of a plurality of voltages on a common power rail
EP0848333B1 (en) Method and apparatus for dynamic termination logic of data buses
JP2004297637A (en) Multifunctional pin control apparatus and semiconductor integrated circuit device
JP2004096563A (en) Level shift circuit
TWI258271B (en) Receiving device
JP2004165993A (en) Multiple power supply interface of semiconductor integrated circuit
JPH09181596A (en) Programmable drive circuit for multiple source bus
JP2000307413A (en) Current converting circuit and communication network
JPH0278319A (en) Semiconductor integrated circuit device
US6567944B1 (en) Boundary scan cell design for high performance I/O cells
JPH0698343A (en) Integrated circuit of delay line using solid-state image sensing element
JP3836332B2 (en) Bus structure and electronic equipment
JPS62266645A (en) Serial interface circuit
JPH03183159A (en) Semiconductor integrated circuit device
US20030201789A1 (en) Bus termination system and method
WO2006070663A1 (en) Semiconductor device and electronic device
JPH05304461A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224