JP2004296985A - Method for manufacturing printed circuit board and printed circuit board - Google Patents
Method for manufacturing printed circuit board and printed circuit board Download PDFInfo
- Publication number
- JP2004296985A JP2004296985A JP2003090298A JP2003090298A JP2004296985A JP 2004296985 A JP2004296985 A JP 2004296985A JP 2003090298 A JP2003090298 A JP 2003090298A JP 2003090298 A JP2003090298 A JP 2003090298A JP 2004296985 A JP2004296985 A JP 2004296985A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit board
- printed circuit
- electrodes
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、プリント基板製造方法及びプリント基板に係り、特に基板上にコンデンサを形成して成るプリント基板のプリント基板製造方法及びプリント基板に関する。
【0002】
【従来の技術】
表面や内部に電子部品を実装したプリント基板において、その実装部品の高機能化,高密度化,高性能化が急速に進んでいる。
そして、これらの部品は、プリント基板上の占有面積を可能な限り小さくしてプリント基板の回路密度を向上させるため、更なる小型化が求められている。
そのため、チップ部品の限界を超えるべく、スクリーン印刷法を用いて基板内部や基板上に直接コンデンサ等の部品を形成したプリント基板が提案されており、基板上にコンデンサの機能を備えたノイズ吸収素子を形成した例として、特許文献1に記載されたものがある。
【0003】
【特許文献1】
特開平9−270656号公報
【0004】
【発明が解決しようとする課題】
ところで、この従来の方法では、スクリーン印刷により電極を作成しているので、電極の寸法精度が低く、細微な電極パターンの形成が困難であった。
それは、このスクリーン印刷で電極を形成した場合、基板面上の電極の境界がはっきりせず、電極の立ち上がり形状が基板に対して傾いて台形形状になる傾向があり、さらに、その形状も安定して形成されないからである。
従って、この電極で形成したコンデンサは容量のばらつきが大きいという問題があり、特に、細微なパターン形成ができないことから、高容量のコンデンサを作成することが極めて困難であった。
【0005】
そこで本発明が解決しようとする課題は、高容量値を有し、この容量値のばらつきが極めて少ないコンデンサを基板表面に形成可能にするプリント基板製造方法を提供することにある。
また、高容量値を有し、この容量値のばらつきが極めて少ないコンデンサを基板表面に備えたプリント基板を提供することにある。
【0006】
【課題を解決するための手段】
上記の課題を解決するために、本願発明は手段として次の手順を有する。
即ち、請求項1は、基板5表面に、所定の間隙3を挟んで対向するように形成された所定の厚さhを有する一対の電極2A1,2A2と前記間隙3に充填した誘電体4とで構成されるコンデンサ1を有して成るプリント基板のプリント基板製造方法において、前記基板5表面に、前記所定の厚さよりも薄い厚さの一対の基礎電極2を、前記間隙3を挟んで対向するように形成する基礎電極形成工程と、前記間隙3に前記誘電体4を充填する基礎充填工程と、前記一対の基礎電極2の表面上に電極層を積層し前記間隙3を挟んで対向する新たな一対の基礎電極20を形成する電極積層工程と、前記一対の新たな基礎電極20の前記間隙30にさらに前記誘電体40を充填する積層充填工程とを有し、前記電極積層工程および前記積層充填工程を一組の工程としてこれを所定回数実施し、前記一対の基礎電極とこれに前記所定回数積層して成る前記新たな一対の基礎電極との総厚さを前記所定の厚さhにして前記一対の電極を形成することを特徴とするプリント基板製造方法である。
また、請求項2は、前記電極積層工程と前記基礎充填工程または前記積層充填工程との間に、前記基礎電極2,20の表面を研磨する電極研磨工程を有することを特徴とする請求項1記載のプリント基板製造方法である。
【0007】
また、上記の課題を解決するために、本願発明は手段として次の構成を有する。
即ち、請求項3は、請求項1または請求項2記載のプリント基板製造方法によって製造されたプリント基板であって、基板表面に所定の間隙3を挟んで対向するように所定のパターンで形成された一対の電極2A1,2A2と前記間隙3に充填された誘電体4とで構成されるコンデンサ1を有して成るプリント基板において、前記一対の電極は、前記対向する部分において所定の厚さh及び前記所定のパターンの幅wとを有し、前記厚さhと前記幅wとの関係がh≧5wとなるように形成されていることを特徴としたプリント基板である。
また、請求項4は、前記誘電体4は、ベース樹脂に、粒径が0.08μm以上かつ10μm以下の顔料を95重量%以下の比率で混合されて成ることを特徴とする請求項3記載のプリント基板である。
【0008】
【発明の実施の形態】
本発明の実施の形態を、好ましい実施例により図1乃至図10を用いて説明する。
図1は、本発明のプリント基板の実施例における配線パターンの第1の電極パターンを示す平面図である。
図2は、本発明のプリント基板の実施例における配線パターンの第2の電極パターンを示す平面図である。
図3は、本発明のプリント基板の実施例における配線パターンの第3の電極パターンを示す平面図である。
図4は、本発明のプリント基板の実施例における配線パターンの第4の電極パターンを示す平面図である。
図5は、本発明のプリント基板の製造方法における実施例の工程を説明する第1の断面図である。
図6は、本発明のプリント基板の製造方法における実施例の工程を説明する第2の断面図である。
図7は、本発明のプリント基板の製造方法における実施例の工程を説明する第3の断面図である。
図8は、本発明のプリント基板の製造方法における実施例の工程を説明する第4の断面図である。
図9は、本発明のプリント基板の製造方法における実施例の工程を説明する第5の断面図である。
図10は、本発明のプリント基板の製造方法における実施例の工程を説明する第6の断面図である。
【0009】
図1は、本実施例のプリント基板において、電極パターンを最も基本的な第1の電極パターンでコンデンサ1を形成した例を示した平面図である。
この第1の電極パターンは、一対の電極2A1,2A2が間隙3を挟んで対向配置され、その間隙に誘電体4が充填されたものである。電極が対向する長さL1は各電極の幅となっている。
【0010】
本実施例のプリント基板におけるコンデンサ1の第2の電極パターンを図2に示す。
図2は、一対の電極2B1,2B2がそれぞれ略櫛状に形成され、互いにはまり合うように一定の間隙3を挟んで対向して形成されている。また、間隙3には誘電体4が充填されている。
この形態においては、水平方向(当図の左右方向)は幅A1とA2,B1とB2,C1とC2,D1とD2の4箇所で対向し、垂直方向(当図の上下方向)も、幅E1とE2,F1とF2,G1とG2,H1とH2,I1とI2の4箇所で対向している。
この形態の対向する長さL2は、L2=A1+B1+…+H1+I1とみなされる。
【0011】
本実施例のプリント基板におけるコンデンサ1の第3の電極パターンを図3に示す。
図3は、一対の電極2C1,2C2がそれぞれ略渦巻き状に形成され、互いにはまり合うように一定の間隙3を挟んで対向して形成されている。
また、間隙3には誘電体4が充填されている。
この形態においては、電極2C1が電極2C2と対向し始める点Jから円弧状に対向し終える点Kまでの円弧上距離が対向距離L3とみなされる。
【0012】
本実施例のプリント基板におけるコンデンサ1の第4の電極パターンを図4に示す。
図4は、一対の電極2D1,2D2がそれぞれ略櫛状に形成され、互いにはまり合うように一定の間隙3を挟んで対向して形成されている。
また、間隙3には誘電体4が充填されている。
この第4の電極パターンは、第2の電極パターンの櫛状部をさらに細かくして電極が対向する部分を大幅に増加させた例である。
水平方向(当図の左右方向)は幅M1〜Myのy箇所(yは自然数)で対向し、垂直方向(当図の上下方向)も、幅N1〜Nyのy箇所で対向している。当図はy=17とした例である。このyの数は任意に設定できる。
この形態の対向する長さL4は、L4=(M1+M2+…+My)+(N1+N2+…+Ny)とみなされる。
【0013】
第1〜第4のいずれの電極パターンにおいても、対向距離L1〜L4が長い程、高容量のコンデンサ1を得ることができるが、少ない占有面積で高容量を得る場合は、第2〜第4の電極パターンを採るのが好ましい。
また、電極のパターンは上述の例に限るものではなく、任意のパターンとすることができるのは言うまでもない。
【0014】
次に、上述したようなパターンの電極2を有するコンデンサ1を表面に形成したプリント基板を製造する方法について図5〜図10を用いて詳述する。
プリント基板の基材は、慣用されている銅張り積層板等を用いることができ、これに限定されるものではない。本実施例のプリント基板の製造方法は、以下の(工程1)〜(工程5)を有する方法である。
【0015】
(工程1)<図5参照>
基板5の表面(図5においては、絶縁層またはプリプレグと記載)上に周知の方法で基礎となる銅の電極2を所定のパターンで形成する。
この基礎電極2の厚さt0は、最終的に得る電極の厚さよりも薄く形成しておく。
これは、銅箔やめっき銅に対してサブトラクティブ法あるいはアディティブ法等の周知の方法を施すことで形成することができる。電極2は間隙3を挟んで対向して形成される。
【0016】
(工程2)<図6参照>
電極2を覆うようにペースト状の誘電体4の層を形成する。
この層はペースト状のものを塗布する方法に限らず、蒸着やスパッタリングによって形成してもよい。この層上にさらにレジスト層を形成してコンデンサとすることも可能である。
【0017】
(工程3)<図7参照>
表面を研磨する。
これにより、パターン間の浮遊容量を低減できる。また、さらに絶縁層を積層する場合、この研磨は安定した積層のために必要であり、この研磨を容量値の調整を行う方法として利用することもできる。
図7は、この研磨により電極パターン2の上面を露出させた状態を示している。
この段階でレジスト層を積層してコンデンサを完成させてもよい。
【0018】
上述の(工程1)〜(工程3)に続いて、さらに以下の工程を施すことにより電極の厚さを増してより高容量のコンデンサを形成することができる。
【0019】
(工程4)<図8参照>
図7に示すように上面を研磨した状態で、電極に電圧を印可して銅の電気めっきを行う。この電気めっきにより銅が析出して電極はさらに厚さを増すように成長し、新たな電極層20を形成する。この電極層20の厚さt1は任意に設定できる。
【0020】
(工程5)<図9参照>
エッチング等によって電極層20の形状を整え、電極層20間に新たに生じた間隙30に誘電体4を(工程2)の方法等により充填する。
【0021】
この状態で、基礎電極と積層した電極との総厚さ(t0+t1)を所定の厚さhになるように電気めっきの積層厚さを設定してもよい。
所定の厚さhが比較的厚い場合は、(工程3)〜(工程5)をさらに繰り返して電極層を順次積層し、基礎電極と積層した電極との総厚さを所定の厚さhにすることで、所定の厚さh及び幅wの断面形状を有し、均一な間隙3,30を挟んで対向して成る一対の電極を形成することができる(図10参照)。例えば、積層をn回繰り返した場合、t0+t1+…+tn=hとなるように形成する。図10はn=3とした例を示す。
【0022】
従って、一対の電極の対向面積をより大きくすることが可能であり、電極形状とその間隙を極めて精度よく安定して形成することができるので、高容量でばらつきの極めて少ないコンデンサ1を得ることができる。
また、(工程3)で積層する銅層は、薄く形成する方が形状において高い精度が得られるので好ましい。従って、1回あたりの積層厚さをより薄くし、積層回数をその分増やして所定の厚さhとするのが最も精度よい電極を得る方法である。
【0023】
以上の工程により形成したコンデンサについて、本発明者らが鋭意検討した結果、電極パターン2の間隙3,30に充填する誘電体4について下記▲1▼,▲2▼を見いだした。即ち、
▲1▼:誘電体4に用いるベース樹脂中に顔料を混合分散させることにより、形成したコンデンサの誘電率を飛躍的に向上できる。
▲2▼:形成した電極2の総厚みをh,電極間の間隙をwとしたときに、h≧5wとすることによって、高容量値でありながらそのばらつきを少なくして精度を著しく高くできる、ということである。
【0024】
まず、▲1▼について詳述する。
電極2の間隙3に充填する誘電体4は、上述したように、スパッタリングや蒸着によっても形成できるものであるが、樹脂のみを、あるいは、誘電性顔料を混合分散した樹脂を誘電体4として塗布により充填する場合は、真空装置を必要としないので作成が容易になって好ましい。
【0025】
そして、この誘電体4に用いる樹脂中に誘電性顔料を混合分散させることによって誘電率を飛躍的に向上させることができる。
さらに、この誘電性顔料の最大粒径を10μm以下にすることで、電極2の間隙3が極めて狭くても、その中への充填が安定して可能となり、コンデンサ1の容量値の精度をより高いものにできる。
【0026】
本発明者らは、各種の誘電性顔料を用いて試作を行った結果、殆どの誘電性顔料において、最大粒径を0.08μm以上かつ10μm以下にすると混合分散が良好になることを見いだした。最大粒径の範囲をこのように限定することで、顔料の材料依存性をなくして誘電体4を間隙3に良好に充填することができる。
【0027】
また、この誘電性顔料を樹脂に混合分散した樹脂溶液(ペースト状の誘電体)では、誘電性顔料がその樹脂に占める重量比率が95%以下であると、誘電体の硬化後の顕著な脆化が生じないことを見いだした。
重量比率が95%を越えると、誘電体が硬化した後、著しく脆くなって実用に耐えないものになる。
従って、誘電性顔料の配合比率が高い程、高い容量値を得るから、できる限り誘電性顔料が樹脂に占める重量比率を95%に近く設定することが望ましい。
【0028】
本実施例で用いる誘電性顔料は、もちろん高誘電率を有する材料が使用に適しているが、その種類が限定されるものではない。
また、誘電性顔料を混合分散させる樹脂も限定されるものではなく、特にエポキシ系樹脂,フェノール系樹脂,塩化ビニル系樹脂,ポリオレフィン系樹脂,ポリイミド系樹脂,ポリアミド系樹脂が適している。
【0029】
また、この誘電体ペーストには、顔料の分散を促進する,ペースト自体の安定性を高める,ペーストの流動性を向上させる,ペーストと電極との密着性を高める等の目的で、界面活性剤,分散剤,カップリング剤,流動化剤等の添加剤を添加しても良い。
またエポキシ系樹脂の様に、硬化剤の添加によって硬化後の強度がより向上するものは、硬化剤を添加する事が望ましい。
【0030】
この誘電体4を形成するペーストは、プリント基板の表面に形成するコンデンサ1に要求される誘電率に応じて、誘電性顔料の配合比率を適宜決定できるものであるが、有効な誘電性を有し、その機械的強度や信頼性などの実用性能を確保するためには、重量比率で95%以下とすることが望ましいことは上述した通りである。
【0031】
次に、▲2▼について、本実施例におけるプリント基板の具体的作成例の説明と共に詳述する。
誘電体4として、エポキシ樹脂のみから成るもの(誘電体例1)と、エポキシ樹脂にチタン酸バリウムを混合分散して成るもの2種(誘電体例2,誘電体例3)とを用意した。誘電体例2,3の組成は以下の通りである。
(誘電体例2)
チタン酸バリウム(1次粒径 0.3μm) 70重量部
エポキシ樹脂(ベース樹脂) 30重量部
エチレングリコールモノエチルエーテル 40重量部
(誘電体例3)
チタン酸バリウム(1次粒径 0.3μm) 60重量部
エポキシ樹脂(ベース樹脂) 40重量部
エチレングリコールモノエチルエーテル 40重量部
【0032】
これらは、チタン酸バリウムとエポキシ樹脂にエチレングリコールモノエチルエーテルを少量ずつ添加し、顔料の分散に有効な装置であるエクストルーダーを用いて混合分散を行ったものである。
上記組成を全量添加しペースト状誘電体(以下、塗料と記す)とした。
この塗料を使用する時点で硬化剤を5重量部を添加し、撹拌後に塗布を行った。
【0033】
<試作1−1>
電極パターンとして図1〜図4に示す4種のパターンを作成した。
ここで作成する各電極パターンの厚さは、まず20μmとし、各電極の間隙3の幅は20μmとして統一した。
図1の電極パターンは、一対の電極全体で約1mm角の大きさであり、対向する部分の長さL1は1mmとした。
図2の電極パターンは、L2が3.1mmであり、
図3の電極パターンは、L3が6.0mmである。
図4の電極パターンは、L4が21mmである。
【0034】
図1〜図4に示す各電極パターンの電極間間隙3に、上述の誘電体例1〜誘電体例3を塗布して完全に充填し、更に電極上にも2μm程度盛り上がるように塗布した。その後、150℃,1時間の加熱処理により硬化させコンデンサ1を形成した。
図1〜図4の4種類の電極パターンについて各200個コンデンサを作成し、更にそのうちの各100個を、電極の表面が露出するまで研磨した。
このようにして作成したコンデンサの容量値を測定し、平均値と容量値のばらつきの指標である偏差σを求めた。この偏差は平均値に対する比率である。
【0035】
この測定結果を表1に示す。また、誘電体例1〜誘電体例3の場合をそれぞれ表1(A)〜表1(C)で示している。
【表1】
【0036】
<試作1−2>
次に、試作1−1の試作品の内、誘電体例2,3の試作品に対して、上述の(工程3)〜(工程5)を施して新たに電極層を15μm積層し、総厚みを35μmにした。新たに積層した電極20間の間隙30にもさらに誘電体例1〜3をそれぞれ充填してある。
電極上に盛り上がるように塗布した誘電体を研磨により取り除き、電極20の表面を露出させた。
これらの試作品について容量値を測定した。その結果を表2に示す。
【表2】
【0037】
<試作1−3>
試作1―2の試作品に更に(工程3)〜(工程5)を繰り返し実施し、電極3の総厚みを110μmにした。これらの試作品の容量値を次に示す。
【表3】
【0038】
<試作2−1>
さらに、図2〜図4に示す電極パターンにおいて、各電極2の厚みを20μm、各電極パターン間の間隙3の幅をまず50μmとした電極パターンを形成した。
次に、この電極2に電圧を印加し、銅の電気めっきを行い、銅を析出させて電極2を幅方向も含めて拡大し、その間隙3が20μmとなる様にした。この時の電極の厚みは35μmである。
【0039】
さらに、この電極2間の間隙3に誘電体例2,3をそれぞれ塗布して充填し、電極表面上にあるペーストを研磨にて取り除いた。
即ち、電極2のパターンが図2〜図4の3種、充填した誘電体例が2種の計6通りの組み合わせでそれぞれ100個作成し、容量値の測定と上述の偏差を求めた。結果を表4に示す。
【表4】
【0040】
<評価>
上述した各試作品の測定結果を評価した。
試作の内容は、上述したように、誘電体4を形成するものとしてエポキシ樹脂を用いたもの(誘電体例1)と、樹脂ペーストとを用いたもの(誘電体例2,3)であり、樹脂ペーストは顔料としてチタン酸バリウムを用いたものである。
【0041】
(1)電極2間の間隙3の幅を20μmとした4種類の電極形状の試作品に対して、この間隙に各誘電体例1〜3を充填したが、いずれも、空隙は認められず充填の状態は良好であった。
【0042】
(2)誘電体例2,3を使用したものは、誘電体例1(エポキシ樹脂のみ)を使用したものに比べて比誘電率が高く、誘電体例1を用いたものに比べて容量値が高くなっており良好であった(表1)。
【0043】
(3)電極2の間隙3は20μmで統一したが、パターン形状によって対向する電極の長さ、厚さに応じて対向する電極の面積に違いがあり、これに対応して容量値の平均値に大小が生じている〔表1(A)〕。
特に、間隙3の幅w20μmに対して電極の厚さ(h)を5倍以上の110μmにした場合は、いずれのパターンにおいても飛躍的に容量値が増加しており、高容量のコンデンサを得る場合の電極の断面形状を与える比率として極めて好ましい比率であることが明確にわかった(表3,表4)。
【0044】
(4)図1に示した電極パターンに対して、図2〜図4に示した電極パターンは、偏差値が小さく、また、容量値のばらつきも小さく、好ましい電極パターンである。(表1)。
【0045】
(5)誘電体ペーストを塗布して充填した後に、電極上に盛り上がったペーストを研磨したものは、この偏差がより小さくなっている〔表1(B),表1(C)〕。
これは誘電体ペーストの盛り上がった部分を研磨することでコンデンサとしての形状が整い、容量値のばらつきが小さくなったものと推察された。
従って、電極の表面を研磨してから電気めっきを施して銅層を積層することはより好ましい方法である。
【0046】
以上のように、本実施例によれば、高容量値を有し、この容量値のばらつきが少ないコンデンサを形成するプリント基板の製造方法を提供でき、また、高容量値を有し、この容量値のばらつきが少ないコンデンサを基板表面に備えたプリント基板を提供できるものである。
電極2の表面上にも誘電体ペースト4を塗布し、その後に研磨を行うことで電極を露出させ、銅の電気めっきを行うことで電極の厚みを増やすことは、電極の対向する面積を精度よく大きくする方法として大変有効な方法である。
【0047】
また誘電体4を電極の間隙3に充填する前に、電極2を小さく(所定の電極寸法に対して厚みは薄く、電極間の間隙幅は広く)形成し、その後、追加の銅の電気めっきを1回以上行って段階的に電極を所定の寸法にすることで、電極を一回の電気めっきで形成するよりも遙かに精度良く電極を形成できる。
従って、高容量値でありながらそのばらつきを少なく抑制したコンデンサを作成することができる(表4)。
【0048】
本発明の実施例は、上述した構成に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
特に、電極パターンの形成は、基板表面に限ることなく多層基板の絶縁層上に形成してもよいものであり、いわゆるビルドアップ基板にも適用できるものであることは言うまでもない。
【0049】
【発明の効果】
以上詳述したように、本願発明によれば、プリント基板の製造方法において、高容量値でその容量値のばらつきが極めて少ないコンデンサを基板表面に形成できるという効果を得る。
また、プリント基板の基板表面に形成したコンデンサが高容量でありながらその容量値のばらつきが極めて少ないという効果を得る。
【図面の簡単な説明】
【図1】本発明のプリント基板の実施例における配線パターンの第1の電極パターンを示す平面図である。
【図2】本発明のプリント基板の実施例における配線パターンの第2の電極パターンを示す平面図である。
【図3】本発明のプリント基板の実施例における配線パターンの第3の電極パターンを示す平面図である。
【図4】本発明のプリント基板の実施例における配線パターンの第4の電極パターンを示す平面図である。
【図5】本発明のプリント基板の製造方法における実施例の工程を説明する第1の断面図である。
【図6】本発明のプリント基板の製造方法における実施例の工程を説明する第2の断面図である。
【図7】本発明のプリント基板の製造方法における実施例の工程を説明する第3の断面図である。
【図8】本発明のプリント基板の製造方法における実施例の工程を説明する第4の断面図である。
【図9】本発明のプリント基板の製造方法における実施例の工程を説明する第5の断面図である。
【図10】本発明のプリント基板の製造方法における実施例の工程を説明する第6の断面図である。
【符号の説明】
1 コンデンサ
2,2A1〜2D1,2A2〜2D2 (基礎)電極
3,30 間隙
4,40 誘電体
5 基板(絶縁層,プリプレグ)
20 電極層(新たな基礎電極)
A1〜I1,A2〜I2,M1〜My,Ny〜Ny 幅
h,t0,t1,…,tn 厚さ
L1〜L4 長さ
w 幅[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a printed circuit board manufacturing method and a printed circuit board, and more particularly to a printed circuit board manufacturing method and a printed circuit board formed by forming a capacitor on the printed circuit board.
[0002]
[Prior art]
2. Description of the Related Art In a printed circuit board on which electronic components are mounted on the surface or inside, high performance, high density, and high performance of the mounted components are rapidly progressing.
These components are required to be further miniaturized in order to minimize the area occupied on the printed circuit board and to improve the circuit density of the printed circuit board.
Therefore, in order to exceed the limit of chip components, a printed circuit board in which components such as a capacitor are formed directly on the substrate or inside the substrate using a screen printing method has been proposed, and a noise absorbing element having a capacitor function on the substrate has been proposed. An example in which is formed is described in Patent Document 1.
[0003]
[Patent Document 1]
JP-A-9-270656
[Problems to be solved by the invention]
By the way, in this conventional method, since the electrodes are formed by screen printing, the dimensional accuracy of the electrodes is low, and it is difficult to form a fine electrode pattern.
When electrodes are formed by this screen printing, the boundaries of the electrodes on the substrate surface are not clear, the rising shape of the electrodes tends to be inclined with respect to the substrate and becomes trapezoidal, and the shape is also stable. This is because they are not formed.
Therefore, the capacitor formed by this electrode has a problem of large variation in capacitance. In particular, since a fine pattern cannot be formed, it is extremely difficult to produce a high-capacity capacitor.
[0005]
Accordingly, an object of the present invention is to provide a method of manufacturing a printed circuit board which allows a capacitor having a high capacitance value and having a very small variation in the capacitance value to be formed on the substrate surface.
Another object of the present invention is to provide a printed circuit board provided with a capacitor having a high capacitance value and having a very small variation in the capacitance value on the substrate surface.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, the present invention has the following procedure as means.
That is, a pair of electrodes 2A1 and 2A2 having a predetermined thickness h and formed on the surface of the
In a preferred embodiment of the present invention, an electrode polishing step of polishing the surface of the
[0007]
In order to solve the above problems, the present invention has the following configuration as means.
That is,
According to a fourth aspect of the present invention, in the third aspect, the dielectric 4 is formed by mixing a pigment having a particle size of 0.08 μm or more and 10 μm or less with a base resin at a ratio of 95% by weight or less. Printed circuit board.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described using a preferred embodiment with reference to FIGS.
FIG. 1 is a plan view showing a first electrode pattern of a wiring pattern in a printed circuit board according to an embodiment of the present invention.
FIG. 2 is a plan view showing a second electrode pattern of a wiring pattern in the embodiment of the printed circuit board of the present invention.
FIG. 3 is a plan view showing a third electrode pattern of the wiring pattern in the embodiment of the printed circuit board of the present invention.
FIG. 4 is a plan view showing a fourth electrode pattern of the wiring pattern in the embodiment of the printed circuit board of the present invention.
FIG. 5 is a first cross-sectional view for explaining the steps of the example in the method of manufacturing a printed circuit board according to the present invention.
FIG. 6 is a second cross-sectional view for explaining the steps of the example in the printed circuit board manufacturing method of the present invention.
FIG. 7 is a third cross-sectional view for explaining the steps in the example of the method for manufacturing a printed circuit board according to the present invention.
FIG. 8 is a fourth cross-sectional view for explaining the steps in the example of the method for manufacturing a printed circuit board according to the present invention.
FIG. 9 is a fifth sectional view for explaining the steps of the embodiment in the method of manufacturing a printed circuit board according to the present invention.
FIG. 10 is a sixth sectional view for explaining the steps of the embodiment in the method of manufacturing a printed circuit board according to the present invention.
[0009]
FIG. 1 is a plan view showing an example in which a capacitor 1 is formed with the most basic first electrode pattern on the printed circuit board of the present embodiment.
In the first electrode pattern, a pair of electrodes 2A1 and 2A2 are opposed to each other with a
[0010]
FIG. 2 shows a second electrode pattern of the capacitor 1 on the printed circuit board according to the present embodiment.
In FIG. 2, a pair of electrodes 2B1 and 2B2 are formed in a substantially comb shape, respectively, and are formed to face each other with a
In this embodiment, the horizontal direction (horizontal direction in this figure) is opposed at four places of widths A1 and A2, B1 and B2, C1 and C2, D1 and D2, and the vertical direction (vertical direction in this figure) is also the width. E1 and E2, F1 and F2, G1 and G2, H1 and H2, and I1 and I2 oppose each other at four points.
The opposite length L2 in this form is considered to be L2 = A1 + B1 +... + H1 + I1.
[0011]
FIG. 3 shows a third electrode pattern of the capacitor 1 on the printed circuit board according to the present embodiment.
In FIG. 3, a pair of electrodes 2C1 and 2C2 are formed in a substantially spiral shape, and are formed to face each other with a
The
In this embodiment, the distance on the arc from the point J at which the electrode 2C1 begins to face the electrode 2C2 to the point K at which the electrode 2C1 ends facing the arc is regarded as the facing distance L3.
[0012]
FIG. 4 shows a fourth electrode pattern of the capacitor 1 on the printed circuit board according to the present embodiment.
In FIG. 4, a pair of electrodes 2D1 and 2D2 are respectively formed in a substantially comb shape, and are formed to face each other with a
The
The fourth electrode pattern is an example in which the comb-shaped portion of the second electrode pattern is made finer to greatly increase the portion where the electrodes face each other.
The horizontal direction (horizontal direction in this figure) is opposed at y places (y is a natural number) of widths M1 to My, and the vertical direction (vertical direction in this figure) is also opposed at y places of widths N1 to Ny. This figure shows an example in which y = 17. The number of y can be set arbitrarily.
The opposing length L4 of this form is considered to be L4 = (M1 + M2 +... + My) + (N1 + N2 +... + Ny).
[0013]
In any of the first to fourth electrode patterns, the longer the opposing distances L1 to L4, the higher the capacity of the capacitor 1 can be obtained. It is preferable to adopt the above electrode pattern.
In addition, the electrode pattern is not limited to the above-described example, but may be an arbitrary pattern.
[0014]
Next, a method of manufacturing a printed circuit board having a capacitor 1 having the above-described pattern of
As the substrate of the printed circuit board, a commonly used copper-clad laminate or the like can be used, and the present invention is not limited to this. The method of manufacturing a printed circuit board according to the present embodiment is a method including the following (Step 1) to (Step 5).
[0015]
(Step 1) <See FIG. 5>
On a surface of the substrate 5 (described as an insulating layer or a prepreg in FIG. 5), a
The thickness t0 of the
This can be formed by applying a known method such as a subtractive method or an additive method to copper foil or plated copper. The
[0016]
(Step 2) <See FIG. 6>
A layer of a paste-
This layer is not limited to a method of applying a paste, and may be formed by vapor deposition or sputtering. It is also possible to form a capacitor by further forming a resist layer on this layer.
[0017]
(Step 3) <See FIG. 7>
Polish the surface.
Thereby, the stray capacitance between the patterns can be reduced. In the case of further laminating an insulating layer, this polishing is necessary for stable lamination, and this polishing can be used as a method for adjusting the capacitance value.
FIG. 7 shows a state in which the upper surface of the
At this stage, a capacitor may be completed by laminating a resist layer.
[0018]
Subsequent to the above-mentioned (Step 1) to (Step 3), the following steps are further performed to increase the thickness of the electrode and form a capacitor with higher capacity.
[0019]
(Step 4) <See FIG. 8>
As shown in FIG. 7, while the upper surface is polished, a voltage is applied to the electrodes to perform copper electroplating. Copper is deposited by this electroplating, and the electrode is grown so as to further increase the thickness, thereby forming a
[0020]
(Step 5) <See FIG. 9>
The shape of the electrode layers 20 is adjusted by etching or the like, and the
[0021]
In this state, the laminated thickness of the electroplating may be set so that the total thickness (t0 + t1) of the base electrode and the laminated electrode becomes a predetermined thickness h.
When the predetermined thickness h is relatively large, (Step 3) to (Step 5) are further repeated to sequentially stack the electrode layers, and the total thickness of the base electrode and the stacked electrodes is set to the predetermined thickness h. By doing so, a pair of electrodes having a predetermined thickness h and a width w and having a cross-sectional shape and facing each other with
[0022]
Therefore, the facing area of the pair of electrodes can be made larger, and the electrode shapes and the gaps can be formed with high precision and stability. Therefore, it is possible to obtain the capacitor 1 with high capacitance and very little variation. it can.
Further, it is preferable that the copper layer to be laminated in (Step 3) be formed thin, since high precision in shape can be obtained. Therefore, it is a method to obtain the most accurate electrode by making the lamination thickness per one time thinner and increasing the number of laminations to a predetermined thickness h.
[0023]
The inventors of the present invention have conducted intensive studies on the capacitor formed by the above steps, and as a result, have found the following (1) and (2) for the dielectric 4 filling the
{Circle around (1)} By mixing and dispersing the pigment in the base resin used for the dielectric 4, the dielectric constant of the formed capacitor can be dramatically improved.
{Circle around (2)} Assuming that the total thickness of the formed
[0024]
First, (1) will be described in detail.
As described above, the dielectric 4 filling the
[0025]
By mixing and dispersing the dielectric pigment in the resin used for the dielectric 4, the dielectric constant can be dramatically improved.
Furthermore, by setting the maximum particle size of the dielectric pigment to 10 μm or less, even if the
[0026]
The present inventors have conducted trial production using various kinds of dielectric pigments, and as a result, have found that, for most of the dielectric pigments, when the maximum particle size is 0.08 μm or more and 10 μm or less, the mixing and dispersion becomes good. . By limiting the range of the maximum particle size in this way, the dielectric 4 can be filled in the
[0027]
In addition, in a resin solution (paste-like dielectric) in which the dielectric pigment is mixed and dispersed in a resin, if the weight ratio of the dielectric pigment to the resin is 95% or less, remarkable brittleness after curing of the dielectric is obtained. Was found to not occur.
If the weight ratio exceeds 95%, after the dielectric is cured, it becomes extremely brittle and cannot be put to practical use.
Therefore, the higher the compounding ratio of the dielectric pigment, the higher the capacity value is obtained. Therefore, it is desirable to set the weight ratio of the dielectric pigment to the resin as close as possible to 95%.
[0028]
As the dielectric pigment used in this embodiment, of course, a material having a high dielectric constant is suitable for use, but the type is not limited.
Further, the resin for mixing and dispersing the dielectric pigment is not limited, and particularly, epoxy resin, phenol resin, vinyl chloride resin, polyolefin resin, polyimide resin, and polyamide resin are suitable.
[0029]
In addition, the dielectric paste contains a surfactant, for the purpose of accelerating the dispersion of the pigment, improving the stability of the paste itself, improving the fluidity of the paste, and improving the adhesion between the paste and the electrode. Additives such as dispersants, coupling agents, and fluidizing agents may be added.
In addition, if the strength after curing is further improved by adding a curing agent, such as an epoxy resin, it is desirable to add a curing agent.
[0030]
The paste for forming the dielectric 4 can appropriately determine the compounding ratio of the dielectric pigment in accordance with the dielectric constant required for the capacitor 1 formed on the surface of the printed circuit board. However, as described above, it is desirable that the weight ratio be 95% or less in order to secure practical performance such as mechanical strength and reliability.
[0031]
Next, (2) will be described in detail together with a description of a specific example of forming a printed circuit board in the present embodiment.
As the dielectric 4, two types (dielectric example 2 and dielectric example 3) each prepared by mixing and dispersing barium titanate in an epoxy resin were prepared. The compositions of the dielectric examples 2 and 3 are as follows.
(Dielectric example 2)
Barium titanate (primary particle size: 0.3 μm) 70 parts by weight Epoxy resin (base resin) 30 parts by weight Ethylene
Barium titanate (primary particle size: 0.3 μm) 60 parts by weight Epoxy resin (base resin) 40 parts by weight Ethylene
In these, ethylene glycol monoethyl ether is added little by little to barium titanate and epoxy resin, and mixed and dispersed using an extruder which is an effective device for dispersing pigment.
The whole amount of the above composition was added to obtain a paste-like dielectric (hereinafter referred to as paint).
At the time of using this paint, 5 parts by weight of a curing agent was added, and the mixture was applied after stirring.
[0033]
<Prototype 1-1>
Four types of patterns shown in FIGS. 1 to 4 were prepared as electrode patterns.
First, the thickness of each electrode pattern created here was 20 μm, and the width of the
The electrode pattern in FIG. 1 has a size of about 1 mm square for the entire pair of electrodes, and the length L1 of the opposing portion is 1 mm.
In the electrode pattern of FIG. 2, L2 is 3.1 mm,
In the electrode pattern of FIG. 3, L3 is 6.0 mm.
In the electrode pattern of FIG. 4, L4 is 21 mm.
[0034]
The above-mentioned dielectric examples 1 to 3 were applied to the
200 capacitors were prepared for each of the four types of electrode patterns shown in FIGS. 1 to 4, and 100 capacitors were polished until the surface of the electrodes was exposed.
The capacitance value of the capacitor thus prepared was measured, and a deviation σ, which is an index of the variation between the average value and the capacitance value, was obtained. This deviation is a ratio to the average value.
[0035]
Table 1 shows the measurement results. Tables 1 (A) to 1 (C) show the cases of Dielectric Example 1 to Dielectric Example 3, respectively.
[Table 1]
[0036]
<Prototype 1-2>
Next, of the prototypes of the prototype 1-1, the prototypes of the dielectric examples 2 and 3 are subjected to the above-described (step 3) to (step 5) to newly laminate an electrode layer of 15 μm, and to obtain a total thickness. Was 35 μm. The
The dielectric material applied so as to swell on the electrode was removed by polishing, and the surface of the
The capacitance values of these prototypes were measured. Table 2 shows the results.
[Table 2]
[0037]
<Prototype 1-3>
(Step 3) to (Step 5) were further repeated for the prototype of prototype 1-2, and the total thickness of the
[Table 3]
[0038]
<Prototype 2-1>
Further, in the electrode patterns shown in FIGS. 2 to 4, electrode patterns were formed in which the thickness of each
Next, a voltage was applied to the
[0039]
Further, dielectric examples 2 and 3 were applied to and filled in the
That is, three patterns of the
[Table 4]
[0040]
<Evaluation>
The measurement results of each prototype described above were evaluated.
As described above, the contents of the prototypes include a case where an epoxy resin is used to form the dielectric 4 (dielectric example 1) and a case where a resin paste is used (dielectric examples 2 and 3). Are those using barium titanate as a pigment.
[0041]
(1) For the four types of electrode-shaped prototypes in which the width of the
[0042]
(2) Those using dielectric examples 2 and 3 have higher relative dielectric constants than those using dielectric example 1 (only epoxy resin), and have higher capacitance values than those using dielectric example 1. It was good (Table 1).
[0043]
(3) The
In particular, when the thickness (h) of the electrode is set to 110 μm, which is 5 times or more the width w of the
[0044]
(4) Compared to the electrode pattern shown in FIG. 1, the electrode patterns shown in FIGS. 2 to 4 have a small deviation value and a small variation in capacitance value, and are preferable electrode patterns. (Table 1).
[0045]
(5) This deviation is smaller in the case where the paste that has been raised on the electrode after the dielectric paste is applied and filled is polished (Tables 1 (B) and 1 (C)).
This was presumed to be due to the fact that the raised portion of the dielectric paste was polished to adjust the shape of the capacitor and to reduce the variation in the capacitance value.
Therefore, it is more preferable to laminate the copper layer by polishing the surface of the electrode and then performing electroplating.
[0046]
As described above, according to the present embodiment, it is possible to provide a method of manufacturing a printed circuit board that forms a capacitor having a high capacitance value and a small variation in the capacitance value. It is possible to provide a printed circuit board provided with a capacitor having a small value variation on the board surface.
The
[0047]
Before filling the
Therefore, it is possible to produce a capacitor having a high capacitance value while suppressing its variation to be small (Table 4).
[0048]
The embodiment of the present invention is not limited to the above-described configuration, and various modifications can be made without departing from the gist of the present invention.
In particular, the formation of the electrode pattern is not limited to the surface of the substrate, and may be formed on the insulating layer of the multilayer substrate. Needless to say, the electrode pattern can be applied to a so-called build-up substrate.
[0049]
【The invention's effect】
As described above in detail, according to the present invention, in a method of manufacturing a printed circuit board, an effect is obtained in which a capacitor having a high capacitance value and an extremely small variation in the capacitance value can be formed on the substrate surface.
In addition, the capacitor formed on the surface of the printed circuit board has a high capacitance, but has a very small variation in capacitance value.
[Brief description of the drawings]
FIG. 1 is a plan view showing a first electrode pattern of a wiring pattern in a printed circuit board according to an embodiment of the present invention.
FIG. 2 is a plan view showing a second electrode pattern of a wiring pattern in the embodiment of the printed circuit board of the present invention.
FIG. 3 is a plan view showing a third electrode pattern of a wiring pattern in the embodiment of the printed circuit board of the present invention.
FIG. 4 is a plan view showing a fourth electrode pattern of the wiring pattern in the embodiment of the printed circuit board of the present invention.
FIG. 5 is a first cross-sectional view for explaining steps of an example in the method of manufacturing a printed circuit board according to the present invention.
FIG. 6 is a second cross-sectional view for explaining the steps in the example of the method for manufacturing a printed circuit board according to the present invention.
FIG. 7 is a third cross-sectional view for explaining the steps of the example in the printed circuit board manufacturing method of the present invention.
FIG. 8 is a fourth sectional view for explaining the steps of the embodiment in the method of manufacturing a printed circuit board according to the present invention.
FIG. 9 is a fifth sectional view for explaining the steps of the example in the method of manufacturing a printed board according to the present invention;
FIG. 10 is a sixth sectional view for explaining the steps in the example of the method for manufacturing a printed circuit board according to the present invention;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1
20 electrode layer (new basic electrode)
A1 to I1, A2 to I2, M1 to My, Ny to Ny Width h, t0, t1,..., Tn Thickness L1 to L4 Length w Width
Claims (4)
前記基板表面に、前記所定の厚さよりも薄い厚さの一対の基礎電極を、前記間隙を挟んで対向するように形成する基礎電極形成工程と、
前記間隙に前記誘電体を充填する基礎充填工程と、
前記一対の基礎電極の表面上に電極層を積層し前記間隙を挟んで対向する新たな一対の基礎電極を形成する電極積層工程と、
前記新たな一対の基礎電極の前記間隙にさらに前記誘電体を充填する積層充填工程とを有し、
前記電極積層工程および前記積層充填工程を一組の工程としてこれを所定回数実施し、前記一対の基礎電極とこれに前記所定回数積層して成る前記新たな一対の基礎電極との総厚さを前記所定の厚さにして前記一対の電極を形成することを特徴とするプリント基板製造方法。A printed circuit board having a capacitor composed of a pair of electrodes having a predetermined thickness formed opposite to the substrate surface with a predetermined gap therebetween and a dielectric filled in the gap. In the manufacturing method,
A base electrode forming step of forming a pair of base electrodes having a thickness smaller than the predetermined thickness on the substrate surface so as to face each other with the gap interposed therebetween;
A basic filling step of filling the gap with the dielectric,
An electrode laminating step of laminating an electrode layer on the surface of the pair of base electrodes and forming a new pair of base electrodes facing each other with the gap therebetween,
A lamination filling step of further filling the dielectric in the gap between the new pair of base electrodes,
The electrode laminating step and the laminating and filling step are performed as a set of steps and performed a predetermined number of times, and the total thickness of the pair of base electrodes and the new pair of base electrodes formed by laminating the pair of base electrodes the predetermined number of times is determined. A method of manufacturing a printed circuit board, comprising forming the pair of electrodes at the predetermined thickness.
前記一対の電極は、前記対向する部分において所定の厚さh及び前記所定のパターンの幅wとを有し、前記厚さhと前記幅wとの関係がh≧5wとなるように形成されていることを特徴としたプリント基板。A printed circuit board manufactured by the printed circuit board manufacturing method according to claim 1 or 2, wherein a pair of electrodes formed in a predetermined pattern so as to face the substrate surface with a predetermined gap therebetween and the pair of electrodes are provided. A printed circuit board comprising a capacitor composed of a filled dielectric and
The pair of electrodes has a predetermined thickness h and a width w of the predetermined pattern at the opposing portions, and is formed such that a relationship between the thickness h and the width w satisfies h ≧ 5w. Printed circuit board characterized by the fact that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090298A JP3818513B2 (en) | 2003-03-28 | 2003-03-28 | Printed circuit board manufacturing method and printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003090298A JP3818513B2 (en) | 2003-03-28 | 2003-03-28 | Printed circuit board manufacturing method and printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296985A true JP2004296985A (en) | 2004-10-21 |
JP3818513B2 JP3818513B2 (en) | 2006-09-06 |
Family
ID=33403962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003090298A Expired - Fee Related JP3818513B2 (en) | 2003-03-28 | 2003-03-28 | Printed circuit board manufacturing method and printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3818513B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7609526B2 (en) | 2004-09-24 | 2009-10-27 | Meiko Electronics Co., Ltd. | Circuit board |
-
2003
- 2003-03-28 JP JP2003090298A patent/JP3818513B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7609526B2 (en) | 2004-09-24 | 2009-10-27 | Meiko Electronics Co., Ltd. | Circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP3818513B2 (en) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI299900B (en) | Printed circuit board having embedded capacitors using hybrid material and method of manufacturing the same | |
US6551427B2 (en) | Method for manufacturing ceramic substrate and non-fired ceramic substrate | |
TWI384513B (en) | Capacitor devices and manufacture method thereof | |
KR100861618B1 (en) | Printed circuit board for improving tolerance of embedded capacitors, and process for manufacturing the same | |
JP2008091908A (en) | Insulating material for printed circuit board | |
DE102006062919A1 (en) | Integrated thin-film capacitor with optimized temperature characteristic | |
US7911318B2 (en) | Circuit boards with embedded resistors | |
US8192508B2 (en) | High dielectric constant ceramic-polymer composites, embedded capacitors using the same, and fabrication method thereof | |
JP3818513B2 (en) | Printed circuit board manufacturing method and printed circuit board | |
JP2004071852A (en) | Multilayer substrate | |
JP3818512B2 (en) | Printed circuit board manufacturing method and printed circuit board | |
JP2007123550A (en) | Dielectric paste, capacitor and substrate | |
CN113242774B (en) | Silver paste | |
JP2008147537A (en) | High frequency transformer | |
JP2000091152A (en) | Stacked electronic part, and its manufacture | |
JP2009289839A (en) | Anti-static electricity measure material, method of manufacturing the same, and anti-static electricity measure component | |
JP2000331831A (en) | Laminated impedance device | |
JP2005019670A (en) | Method of producing printed board | |
CN113226595B (en) | Silver paste | |
JP3203492B2 (en) | Paint and multilayer inductor using the same | |
CN113226596B (en) | Silver paste | |
JP2001068803A (en) | High permitivity composite material and printed wiring board using the same | |
JP4539109B2 (en) | Manufacturing method of printed wiring board with built-in element | |
JP2002367859A (en) | Method for manufacturing multi-terminal lamination ceramic electronic component | |
CN106783772A (en) | Chip packaging structure and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060608 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150623 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |